JP4377693B2 - 画像データ検索 - Google Patents

画像データ検索 Download PDF

Info

Publication number
JP4377693B2
JP4377693B2 JP2003550153A JP2003550153A JP4377693B2 JP 4377693 B2 JP4377693 B2 JP 4377693B2 JP 2003550153 A JP2003550153 A JP 2003550153A JP 2003550153 A JP2003550153 A JP 2003550153A JP 4377693 B2 JP4377693 B2 JP 4377693B2
Authority
JP
Japan
Prior art keywords
image
segment
memory
window
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003550153A
Other languages
English (en)
Other versions
JP2005512202A (ja
Inventor
アブラハム、カー.リーメンス
ロバート、イェー.シュッテン
セリア、ラスナム
アンドレア、マカット
コーネリス、アー.ビサース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2005512202A publication Critical patent/JP2005512202A/ja
Application granted granted Critical
Publication of JP4377693B2 publication Critical patent/JP4377693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • H04N19/433Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Analysis (AREA)
  • Holo Graphy (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Description

本発明は、データ検索に係り、特に、ビデオ画像における動き補償および/または動き推定のためのデータ検索に関する。
例えばビデオ画像のような連続する画像においては、動きの対象は一般的に、連続した画像の異なるゾーンに現れるであろう。
デジタルビデオ画像信号の符号化において、圧縮方法を提供することは公知であり、例えば、MPEG−2はこの信号に組み込まれるべきデータ量の顕著な低減を得るために符号化を行ない、完全な符号化のためには、動き推定技術の種々の形態を用いて連続する画像の総数のほんの一部分を配置することにより行ない、他の画像は符号化された画像や連続する画像間における相関に基づいて予測することにより生成されるように許容されており、ここでは、動きの対象は、符号化された画像の出発セグメントと、連続して予測された画像の到着セグメントとの間の空間的なオフセットを表現するいわゆる動きベクトルの符号化されたビデオ信号内への包含により保証されるようにして出現するであろう。
MPEG規格にしたがったデジタルビデオ信号の符号化に対する動き推定または補償の実施の一般的な開示は、例えば、ハーブ・ベノイツ:「デジタルテレビジョンMPEG−1、MPEG−2およびDVBシステムの原理」ロンドン、1997年、にみられる。
動き推定または補償の他の実施は、ビデオの走査レートの変換であり、これによれば、ビデオ信号処理システムの出力画像レートが入力画像レートとは異なっている。また、この実施のタイプは、「3−D帰納的ブロックマッチングを伴う真正の動き推定」、1993年10月ビデオ技術のための回路およびシステムに関するIEEEトランザクション、Vol.3,No.5におけるゲアード・デ・ハーン(Gerard de Haan)により、また、「動き補償された非インターレーシング、雑音低減および画像レート変換のためのIC」1999年8月、消費者の電子工学に関するIEEEトランザクション、Vol.45,No.3におけるゲアード・デ・ハーン(Gerard de Haan)により、説明されているような動きベクトルの使用から利益を受けている。
動き推定または補償に関する他の実用上の実施と同様にこのような符号化または走査レート変換方法のために、動きベクトルの決定は、選択された画像セグメントに対して行なうことによりブロックマッチングとしての公知の技術に基づいており、この画像セグメントは、通常画素の正方形の具体的には8×8画素を含むブロックであっても良く、探索領域は、画像の中心に位置するある画素ブロックについて次の画像における対応する画素ブロックを囲むと共に、具体的には88×40画素を含むように画定されている。ブロックマッチングにより、探索は選択された画素ブロックの探索領域に合致するデータを含む画素ブロックのための探索領域を介して達成されている。
このシステムにおいては、この探索領域またはウィンドウ内の画像データは、通常、この画像の幅に等しい大きさを有すると共に、相対的に大きなバッファメモリを必要とするローカルバッファまたはワンチップメモリ内に格納される。
動きベクトルが画像の画素ブロックのような新たなセグメントに対して配置されるべきである場合には、探索領域の内容は、バックグラウンド(背景)メモリ内に格納された画像からの新たな画素ブロックを囲んでいる画素ブロックの転送により更新されなくてはならない。この探索領域の更新は、このシステムの全てのデータのスループットを最適化するための画像処理と同時に、パイプライン技術により行なわれる。
発明の概要
この発明の目的は、ウィンドウを更新している顕著に改善された方法を提供することであり、これにより、改善された効率性のために画像アクセスを最適化することができる。この目的を達するために、本発明はデータ検索用の方法および装置並びに独立請求項に定義されたような装置を提供する。
有利な実施形態は従属する請求項に定義されている。
本発明の第1のアスペクトによれば、ある画像の画像セグメントに所属するデータは所定のウィンドウをシフトすることにより画像メモリから検索されており、このウィンドウは、画像上の画像セグメントおよび1つまたはそれ以上の隣接するセグメントを備えると共に前記画像の幅よりも小さい幅を有し、所定の走査方向にシフトさせることにより、前記画像における前記画像セグメントに属するデータを画像メモリから検索する方法であって、現在のウィンドウのデータを格納可能なバッファメモリを用いて、前記画像上の前記ウィンドの位置を垂直走査方向にシフトさせることにより検索される。1つまたはそれ以上の隣接する画像セグメントは、幾つかの実際の実施形態においては同一のサイズではあっても、前記画像セグメントと同一のサイズであるべき必要性はない。
処理されており、これにより連続する垂直のカラムで走査されている画像上の探索ウィンドウの垂直の走査により、バックグラウンドメモリに対するアクセス要求は、水平メモリへの簡単な連続するアクセスに対して低減させることができ、これにより、ハードウェア上の制限が低減されて処理時間が短縮される。選択されかつ対応する画像セグメントが相対的に大きいものであっても、探索領域を格納するためのオンチップメモリに対する帯域幅の要求は依然として完全に受け入れ可能である。
好ましい実施形態において、探索領域を画定することは、画像の幅とは独立しており、バッファメモリは画像の幅から独立したサイズを有している。画像の幅は、例えば720画素で外部的に決定されるが、他の値であってもまた可能である。バッファメモリの幅は基本設計概念を考慮して決定される。実用的なバッファメモリの幅は、8画素の倍数、例えば256画素である。画像の幅から独立した探索領域およびバッファメモリのサイズを作成することにより、幾つかの画像の幅が同一の基本設計疑念により処理可能である。
この方法の個別の有利な実施によれば、処理時間は画素ブロックの水平方向の列の数を含んでいる探索領域を画定することによりさらに低減されるであろうし、更新領域は、探索領域の外側で走査方向に沿う次の水平方向の列内の画素ブロック用の探索領域に設けられる。
発明の詳細な説明
以下、添付図面を参照しながら、本発明の実施形態をさらに詳細に説明する。
図1において、連続する画像のうち先行する画像に基づいて、連続する画像の順番で画像の補間(内挿)に対する動きの推定の適用が具体例として与えられている。このような補間は具体的には、例えば50Hzから100Hzへと画像のフォーマットを変更するビデオ走査レート変換で用いられている。
各動きベクトルVは、第1の画像Aにおける出発セグメントBDと、第2の画像Bにおける到着ゾーンBAとの位置の間の差を説明している。したがって、動きベクトルは、第1の画像における出発ゾーンから第2の画像における到着ゾーンへの個別の対象の運動を表現している。
図2は、動きベクトルVの決定と、入力ビデオ信号の8×8画素のブロックBの形態における画像セグメントに対するその割り当てとを示している。動きベクトルの推定は、この技術分野において公知である、いわゆるブロックマッチングの技術に基づいており、画像Bにおける画素ブロックBD−Bについての選択がなされることにより、動きベクトルVは画像Bにおける実際の画素ブロックBD−Bを囲む探索領域またはウィンドウSに割り当てられるべきである。具体的には、探索領域Sは水平および垂直方向に画素ブロックBD−Bを囲む多数の画素ブロックを備えていても良く、8×8画素のブロックのためには、探索領域Sのサイズは例えば88×40画素であっても良い。
平易に表現すれば、実際の画素ブロックBD−Bに割り当てられるべき動きベクトルVは、第1の画像Aにおける画素ブロックBD−Aに合致する画素ブロックBA−Bのための探索領域またはウィンドウを探索することにより決定される。
ブロックマッチング技術の使用により、この探索プロセスは、動き補償または推定の実際の適用例におけるある範囲に依存する複雑さのレベルを変化させながら行うことが可能であるが、予測メモリ内に格納されたいわゆる候補ベクトルのセットの中からの最良のベクトルの典型的な選択を含んでいる。探索プロセスの詳細はここでは説明しないが、種々のオプションの包括的な解析は、上述した、「3−D帰納的ブロックマッチングを伴う真正の動き推定」、1993年10月ビデオ技術のための回路およびシステムに関するIEEEトランザクション、Vol.3,No.5におけるゲアード・デ・ハーン(Gerard de Haan)により、また、「動き補償された非インターレーシング、雑音低減および画像レート変換のためのIC」1999年8月、消費者の電子工学に関するIEEEトランザクション、Vol.45,No.3におけるゲアード・デ・ハーン(Gerard de Haan)により与えられる。
このようにして、動きベクトルは、画像の全ての画素ブロックについて決定されても良い。
図2に示された先行技術の方法においては、探索領域Sの範囲は画素ブロックのような新たな画像セグメントに対する動きベクトルの各々の割り当てのために更新されなくてはならず、それは探索領域は垂直および水平の両方向で選択された画素ブロックを囲む多数の画素ブロックを含まなくてはならないからである。画素ブロックに関するこのような更新は重要な帯域幅の要求をして画像データを探索領域バッファへの転送させている。この理由により、先行技術のシステムは具体的には画像の全ての幅を含む局部的なバッファを用いている。これは、帯域幅の問題を解決してはいるが、この実施が画像のサイズにおける限定を提示して、さらにこのバッファが相対的に大きくなるという明らかな不都合を有している。
図3に示されているように、この発明の方法によって、画像の選択された画像セグメントは、この画像の単一の水平方向の列に配置された多数の連続する画素ブロックを含むように画定されている。さらに、画像セグメントBD−Bを囲む探索領域Sは水平方向の拡張部分を有するように画定されているので、探索領域Sは水平方向に第2の数の画素ブロックを含むことができ、この第2の数の画素ブロックは実際の画像セグメントBDPにおける単一の列でのブロックの数よりも大きく、それだけで探索領域Sの中心部分に配置されていても良い。
画像内で垂直方向に分散されたセグメントに対するブロックマッチングおよび動きベクトルの割り当てが画像上の探索領域Sをあるセグメントから他のセグメントへと垂直走査方向SCにシフトすることにより行なわれるという特徴に結びつけられて、探索領域の更新は著しく容易に行なわれ、これは画像メモリへのアクセス要求が簡単な水平メモリアクセスへと低減可能であるからである。したがって、ハードウェア的な制限を低減することができると共に処理時間が短縮される。
本発明はこの先行技術のシステムの状態よりもより多くの帯域を局部的な探索に要求しているにも拘わらず、本発明は全面的に受け入れ可能な帯域幅の要求の範囲内で、一例としては、結果として32個の標準的な画素ブロックに対応する256バイトの幅となる動きベクトルを介してデータアクセスを許容する両サイドで64バイトずつの水平方向の拡張を伴う、単一の水平方向の列すなわち128バイトの水平長毎に、各々8×8画素の16個の標準的な画素ブロックを処理するための探索領域を配備することが可能となるべきであることが判明した。このような探索領域の更新は、先行技術のメモリシステムの非常に効果的な使用状態を実行可能である、256の連続的なメモリアドレスへのメモリアクセスを要求する。この個別的な例において、2つの因子を上まわる帯域幅があり、これは128バイトの画素データを処理するためのバッファ内には256バイトがロードされることが必要だからである。多くのシステムにおいて、このような帯域幅の不利な条件は、完全に受け入れ可能であるが、バッファのサイズと帯域幅との間での他のトレードオフも可能である。この個別の例において、バッファはたった256バイトの幅のみを有しており、これは、標準的なビデオ信号を処理するための先行技術のシステムの状態で用いられるような720バイトの完全な画像の幅に比較して著しく低減されている。
図3に示されているように、探索領域Sは、画素ブロックの水平方向の列の数、すなわち、40バイトの垂直方向の高さに対応する5つの列を含んでいても良い。これに関連して、もしも更新領域UP−Bが探索領域に付着されたならば、処理時間の更に有利な低減を得ることができる。画像における垂直走査方向SCでの探索領域Sのシフトが1つの列から次の列への実際のセグメントのシフトにより達成されるときには、更新領域UPDの利用可能性は、現在のセグメントについてのブロックマッチングや動きベクトルの決定が進行している間に、この次列の画素ブロックの更新領域への転送を許可するであろう。
使用のための例えばビデオ走査レート変換における可能な動き推定の基本設計概念である図4における簡略化されたブロック図において、動き推定は、動きベクトルが決定されるべきであることに関する画像セグメントのグループを備える画像Aがブロックマッチ部2へと転送されることから、画像メモリ1内に格納された1対の画像AおよびB上で行なわれる。ブロックマッチ部2においては、画像A内の所定の画像ブロックにマッチングする画像Bの画像セグメントグループまたはブロックのための探索は、局部的なバッファまたは探索領域メモリ3からブロックマッチ部2へと転送される探索ウィンドウSの適用により、また、ベクトルメモリ4からブロックマッチ部2に転送されるセットになった候補動きベクトルCVの使用により、行なわれる。
バッファメモリ3に一時的に格納された探索領域Sは、画像Bのデータのサブセットを含んでいる。
ベクトルメモリ4は、先行する画像のセグメントグループまたはブロックのために決定された全ての動きベクトルを格納し、画像A内で探索されるべき画像ブロックのために、セットになった候補動きベクトルは、具体的には現在の画像における先行する画像または隣接する画像ブロックにおける同じ配置を伴う画像ブロック様に決定された動きベクトルを備えていても良い。
探索領域またはウィンドウSは、実際の画素ブロックBD−Bを囲んで画定された多数の画素ブロックを画像メモリ1から局部的なバッファメモリ3へと転送することにより行なわれ、局部的なバッファメモリ内には、探索およびブロックマッチングプロセスの持続時間のために格納され続けている。この発明によれば、実際の画像セグメントは画像内の同一の水平方向の列に配置された画素ブロックで構成されているので、探索領域Sのための画素ブロックの転送は、選択手段5によりメモリ1へとアクセスする簡単な水平ラインにより達成される。ブロックマッチ部2内で処理されるブロックマッチングプロセスは、この技術分野で公知であり、候補ベクトルCVの適用により一部分に集められたブロックの比較やマッチングを含んでいる。この処理を通して、マッチMが各々の候補ベクトルのために見つけられる。最上のマッチは、ベクトルセレクタ6において選択されて、対応する最上のベクトルBVは将来の動きベクトルの決定の際に用いるためにベクトルメモリ4内に格納される。
実際の画像セグメント用のブロックマッチングの進展と同時に、更新領域UP−Bへの包含のために、画像メモリ1から探索領域メモリ3への対応する画素ブロックの転送により次のセグメント処理のための準備がなされる。
この技術分野における熟練者にとって、完全な動き推定装置が画像データを画像メモリ1へロードさせるための手段と、更なる処理に用いられるべきベクトルをベクトルメモリ4から読み出す手段とを備えることは明らかなことであろう。
上述した実施形態はこの発明を限定するよりもむしろ明らかにするものであること、およびこの技術分野の熟練者達が特許請求の範囲に記載された請求項の範囲から逸脱することなしに多くの選択的な実施形態を設計することができるであろうことは注目されるべきである。単語「備える」は、請求項にリストされた以上の他の構成要素やステップの存在を排除するものではない。この発明は、幾つかの個別の構成要素を備えるハードウェアの手段により、また、適切にプログラムされたコンピュータの手段により、実施することができる。幾つかの手段を列挙している装置の請求項において、これらの手段の幾つかは、ハードウェアの1つおよび同一の項目により実施化することができる。特定の手段が相互に異なる従属請求項に引用されているという単なる事実は、これらの手段の結合が長所に対して用いられることができることを示すものではない。
要するに、画像メモリからのデータ検索のため、特にデジタルビデオ画像における動きの補償および/または推定のため、ウィンドウSは実際の画像セグメント(BD−B)用に画定され、このウィンドウは実際の画像セグメントおよび1つまたはそれ以上の隣接する画像セグメントを含んでいる。このウィンドウの幅は、画像の幅よりも小さい。画像について進展しているときに、ウィンドウ(S)は、垂直走査方向(SC)について1つのセグメントから次のセグメントへとシフトされる。
現在のセグメントの処理と同時に、次の画像セグメントの処理のために準備するウィンドウ(S)に更新領域(UP−B)が付加されても良い。
動き推定の使用による画像予測の簡単な例を示す説明図である。 従来技術のブロックマッチング技術による動きベクトルの決定を示す説明図である。 本発明の一実施形態に係る垂直方向の探索領域の走査に伴う動きベクトルの決定を示す説明図である。 本発明に係る推定装置を示す簡略なブロック図である。

Claims (10)

  1. 動き推定を行うため、ブロックマッチングにより画像メモリから第1画像の画像セグメントと一致する第2画像の画像データを探索する方法であって、前記第2画像内の探索領域は、前記第2画像の幅よりも幅が狭く前記第2画像の高さよりも高さが低い所定のウィンドウとして規定され、前記第1画像の前記画像セグメントは、同一の水平方向の列内に配置された複数の連続する画素ブロックから構成され、
    前記画像メモリから前記第2画像内の前記探索領域の前記画像データをバッファメモリに格納するステップと、
    前記各画素ブロックについて動きベクトルを決定するために、前記第1画像の前記画像セグメント内の前記複数の画素ブロックのそれぞれを前記バッファメモリに格納された前記画像データから探索するステップと、
    前記第1画像の次のセグメントの処理のため、前記ウィンドウの垂直方向の次の水平の列の前記第2画像の画像データを、前記画像メモリから前記バッファメモリに転送することによって前記バッファメモリを更新し、これによって前記ウィンドウの位置を垂直の探索方向へシフトさせるステップと、
    を含む方法。
  2. 前記ウィンドウのサイズは前記画像のサイズから独立していると共に、前記バッファメモリは前記画像の幅から独立したサイズを有している請求項1に記載の方法。
  3. 全体の画像は前記垂直方向でカラム毎に走査されている請求項1に記載の方法。
  4. 前記画像セグメントは1つの画素ブロックが8×8画素で16個の画素ブロックよりなり、前記ウィンドウは1つの画素ブロックが8×8画素で32個の画素ブロックよりなる請求項1に記載の方法。
  5. デジタルビデオ信号内の雑音を低減させるフィルタリングのために用いられることを特徴とする請求項1に記載の方法。
  6. ビデオフォーマット変換のために内挿に用いられることを特徴とする請求項1に記載の方法。
  7. インターレースのビデオ信号の非飛び越し操作のために用いられることを特徴とする請求項1に記載の方法。
  8. 動き推定を行うため、ブロックマッチングにより第1画像の画像セグメントと一致する第2画像の画像データを探索する探索装置であって、前記第2画像内の探索領域は、前記第2画像の幅よりも幅が狭く前記第2画像の高さよりも高さが低い所定のウィンドウとして規定され、前記第1画像の前記画像セグメントは、同一の水平方向の列内に配置された複数の連続する画素ブロックから構成され、
    前記画像データを格納する画像メモリと、
    前記画像メモリから前記ウィンドウの画像データを格納可能なバッファメモリと、
    前記各画素ブロックについて動きベクトルを決定するために、前記第1画像の前記画像セグメント内の前記複数の画素ブロックのそれぞれを前記バッファメモリに格納された前記画像データから探索する探索手段と、
    前記第1画像の次のセグメントの処理のため、前記ウィンドウの垂直方向の次の水平の列の前記第2画像の画像データを、前記画像メモリから前記バッファメモリに転送することによって前記バッファメモリを更新し、これによって、前記ウィンドウの位置を垂直の探索方向にシフトさせる手段と、
    を備える装置。
  9. 前記バッファメモリの格納容量は現在のウィンドウおよび前記垂直方向の次の水平の列の画素を含む更新領域を含むように定義される請求項8に記載の装置。
  10. 画像を符号化し、または、再生する装置であって、
    ビデオ画像を得るための入力ユニットと、
    画像の画像セグメントに属するデータが画像メモリから検索されることによりデータを検索するための請求項8に記載の装置と
    を備える装置。
JP2003550153A 2001-12-03 2002-12-03 画像データ検索 Expired - Fee Related JP4377693B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/011,896 US20030103567A1 (en) 2001-12-03 2001-12-03 Motion compensation and/or estimation
PCT/IB2002/005068 WO2003049034A2 (en) 2001-12-03 2002-12-03 Image data retrieval

Publications (2)

Publication Number Publication Date
JP2005512202A JP2005512202A (ja) 2005-04-28
JP4377693B2 true JP4377693B2 (ja) 2009-12-02

Family

ID=21752422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003550153A Expired - Fee Related JP4377693B2 (ja) 2001-12-03 2002-12-03 画像データ検索

Country Status (9)

Country Link
US (1) US20030103567A1 (ja)
EP (1) EP1461770B1 (ja)
JP (1) JP4377693B2 (ja)
KR (1) KR100984953B1 (ja)
CN (1) CN1312637C (ja)
AT (1) ATE311636T1 (ja)
AU (1) AU2002351071A1 (ja)
DE (1) DE60207756T2 (ja)
WO (1) WO2003049034A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198608B2 (ja) * 2004-01-15 2008-12-17 株式会社東芝 補間画像生成方法および装置
US9292904B2 (en) 2004-01-16 2016-03-22 Nvidia Corporation Video image processing with parallel processing
US7738740B2 (en) * 2005-01-13 2010-06-15 Nvidia Corporation Video processing system and method with dynamic tag architecture
US7853044B2 (en) * 2005-01-13 2010-12-14 Nvidia Corporation Video processing system and method with dynamic tag architecture
US7536487B1 (en) * 2005-03-11 2009-05-19 Ambarella, Inc. Low power memory hierarchy for high performance video processor
EP1864492A1 (en) * 2005-03-21 2007-12-12 Koninklijke Philips Electronics N.V. Processing a data array with a meandering scanning order using a circular buffer memory
US8068647B2 (en) * 2005-06-14 2011-11-29 General Electric Company Method and apparatus for real-time motion correction for ultrasound spatial compound imaging
US8761258B2 (en) * 2005-06-17 2014-06-24 The Hong Kong University Of Science And Technology Enhanced block-based motion estimation algorithms for video compression
US7697783B2 (en) * 2005-07-26 2010-04-13 Sony Corporation Coding device, coding method, decoding device, decoding method, and programs of same
TWI308459B (en) * 2005-10-26 2009-04-01 Univ Nat Chiao Tung Context-aware frame memory scheme for motion compensation in video decoding
US9524008B1 (en) * 2012-09-11 2016-12-20 Pixelworks, Inc. Variable frame rate timing controller for display devices
JP2016066922A (ja) * 2014-09-25 2016-04-28 ソニー株式会社 信号処理装置、撮像装置、および、それらにおける信号処理方法。

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8909498D0 (en) * 1989-04-26 1989-06-14 British Telecomm Motion estimator
JPH07250328A (ja) * 1994-01-21 1995-09-26 Mitsubishi Electric Corp 動きベクトル検出装置
US5699129A (en) * 1995-10-17 1997-12-16 Zapex Technologies, Inc. Method and apparatus for motion vector determination range expansion
US5680181A (en) * 1995-10-20 1997-10-21 Nippon Steel Corporation Method and apparatus for efficient motion vector detection
JPH09163373A (ja) * 1995-12-08 1997-06-20 Toshiba Corp 雑音低減装置
FR2742900B1 (fr) * 1995-12-22 1998-02-13 Thomson Multimedia Sa Procede d'interpolation de trames progressives
US6075875A (en) * 1996-09-30 2000-06-13 Microsoft Corporation Segmentation of image features using hierarchical analysis of multi-valued image data and weighted averaging of segmentation results
US6005980A (en) * 1997-03-07 1999-12-21 General Instrument Corporation Motion estimation and compensation of video object planes for interlaced digital video
US6823013B1 (en) * 1998-03-23 2004-11-23 International Business Machines Corporation Multiple encoder architecture for extended search
KR100325253B1 (ko) * 1998-05-19 2002-03-04 미야즈 준이치롯 움직임벡터 검색방법 및 장치
CN1201589C (zh) * 1999-04-06 2005-05-11 皇家菲利浦电子有限公司 运动估计方法和装置
US6400764B1 (en) * 1999-04-06 2002-06-04 Koninklijke Philips Electronics N. V. Motion estimation method featuring orthogonal-sum concurrent multi matching
JP2000308064A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 動きベクトル検出装置
KR100331050B1 (ko) * 2000-06-01 2002-04-19 송종수 동영상 데이터상의 객체 추적 방법

Also Published As

Publication number Publication date
DE60207756T2 (de) 2006-08-10
JP2005512202A (ja) 2005-04-28
ATE311636T1 (de) 2005-12-15
CN1602503A (zh) 2005-03-30
EP1461770B1 (en) 2005-11-30
KR100984953B1 (ko) 2010-10-01
WO2003049034A3 (en) 2003-11-20
CN1312637C (zh) 2007-04-25
US20030103567A1 (en) 2003-06-05
WO2003049034A2 (en) 2003-06-12
KR20040071159A (ko) 2004-08-11
AU2002351071A1 (en) 2003-06-17
DE60207756D1 (de) 2006-01-05
EP1461770A2 (en) 2004-09-29

Similar Documents

Publication Publication Date Title
US7929609B2 (en) Motion estimation and/or compensation
US20150085918A1 (en) Image coding device, image coding method, and image coding integrated circuit
US20050238102A1 (en) Hierarchical motion estimation apparatus and method
EP1072017B1 (en) Motion estimation system and method
Cheng et al. A comparison of block-matching algorithms mapped to systolic-array implementation
JP4377693B2 (ja) 画像データ検索
US7453940B2 (en) High quality, low memory bandwidth motion estimation processor
JPH11331751A (ja) データシーケンスの圧縮及び脱圧縮におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピングにおけるタイル化
GB2378345A (en) Method for scanning a reference macroblock window in a search area
US20060002472A1 (en) Various methods and apparatuses for motion estimation
US8135224B2 (en) Generating image data
US6263112B1 (en) Motion vector searching apparatus and motion picture coding apparatus
US6016163A (en) Methods and apparatus for comparing blocks of pixels
US20030012281A1 (en) Motion estimation apparatus and method for scanning an reference macroblock window in a search area
KR100378339B1 (ko) 동화상 부호방법 및 부호장치와 동화상 부호 프로그램을기록하는 기록매체
US6370195B1 (en) Method and apparatus for detecting motion
US6411652B1 (en) Motion estimation
JPH0759096A (ja) ビデオエンコーダ及びデコーダ
US8837585B2 (en) Tertiary content addressable memory based motion estimator
KR101091054B1 (ko) 동화상 부호화에 있어서의 움직임 탐색 장치
JP5182285B2 (ja) デコード方法及びデコード装置
JP2004229150A (ja) 動きベクトル探索方法および装置
JP3698501B2 (ja) 動きベクトル検出装置
JP2005244844A (ja) 動画像符号化装置
JPH10224797A (ja) 動きベクトル検出装置及びそれを用いた動画像符号化装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070502

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees