JP4374729B2

JP4374729B2 - Current measurement circuit, current consumption measurement circuit, and charge / discharge current measurement circuit

Info

Publication number: JP4374729B2
Application number: JP2000143976A
Authority: JP
Inventors: 久仁彦密岡
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2000-05-16
Filing date: 2000-05-16
Publication date: 2009-12-02
Anticipated expiration: 2020-05-16
Also published as: JP2001324519A

Description

【０００１】
【発明の属する技術分野】
この発明は、ノートパソコン、携帯電話機等の使用電流（電池電流）測定に用いて好適な電流測定回路および使用電流量測定回路に関するものである。
【０００２】
【従来の技術】
図４は、従来のこの種の電流測定回路の構成例を示すブロック図であり、この図において、符号３００は電池、３０１はノートパソコン等の負荷、３０２は負荷３０１に直列に挿入された抵抗、３０３は抵抗３０２の両端電圧を一定時間が経過する毎にサンプリングし、ディジタルデータに変換して出力するＡ／Ｄ（アナログ／ディジタル）変換器である。そして、Ａ／Ｄ変換器３０３の出力として負荷３０１に流れる電流が得られる。
【０００３】
【発明が解決しようとする課題】
ところで、上述した電流測定回路は、一定時間毎に抵抗３０２の両端電圧をサンプルしている為、負荷電流の値が急激に変化する場合に測定誤差が大きくなるという問題があった。また、抵抗３０２の値を大きく出来ない為に該電流値の変動の幅が大きい場合において微小電流を測定できないという問題もあった。
他方、ノートパソコンや携帯電話機は電池によって動作するようになっており、電池の残電気量を正確に検出することは極めて重要である。しかしながら、従来の電池電圧測定による残電気量測定は、正確さにおいて問題があった。
【０００４】
この発明は、このような事情を考慮してなされたもので、その目的は測定すべき電流値が急激に変化した場合の測定誤差を減少させることができると共に、該電流値の変動幅が大きい場合においても微小な電流値まで測定することができる電流測定回路を提供することにある。
また、この発明の他の目的は、電池等の使用電流量を正確に測定することができ、これにより、電池やバッテリ等の残電気量を正確に検出することができる使用電流量測定回路を提供することにある。
【０００５】
【課題を解決するための手段】
この発明は、かかる課題を解決するものであり、請求項１に記載の発明は、被測定回路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、前記第２の抵抗にシリーズに挿入されたトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタとを具備してなる電流測定回路である。
【０００６】
また、請求項２に記載の発明は、請求項１に記載の電流測定回路において、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路が、前記コンデンサの端子電圧と前記一定値とを比較するコンパレータと、前記コンパレータの出力に接続されたディレイ素子と、前記ディレイ素子の出力に接続されたインバータと、前記コンパレータの出力と前記インバータの出力に接続されたアンドゲートとを有し、前記ディレイ素子のディレイ時間を時間幅とする前記パルス信号を前記アンドゲートから出力することを特徴とする。
【０００７】
また、請求項３に記載の発明は、請求項２に記載の電流測定回路において、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路が、前記アンドゲートの出力によってオンされて前記コンデンサの電荷を放電させる放電用のトランジスタを有していることを特徴とする。
【０００８】
また、請求項４に記載の発明は、蓄電池、電池等の電源部品の使用電流量を測定する使用電流量測定回路において、前記電源部品の出力電流が流れる回路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、前記第２の抵抗にシリーズに挿入されたトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタと、前記カウンタの出力を累算する累算手段とを具備してなる使用電流量測定回路である。
【０００９】
また、請求項５に記載の発明は、蓄電池、電池等の電源部品の放電電流および充電電流を測定する充放電電流測定回路において、前記電源部品の充放電電流が流れる経路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に各一端が接続された前記第１の抵抗より値が大きい第２、第３の抵抗と、前記第２の抵抗にシリーズに挿入された第１のトランジスタと、前記第３の抵抗にシリーズに挿入された第２のトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記第１のトランジスタに流れる電流を制御する第１の演算増幅器と、前記第１、第３の抵抗の電圧降下が等しくなるように前記第２のトランジスタに流れる電流を制御する第２の演算増幅器と、前記第１のトランジスタに流れる電流に比例する電流を発生させる第１のカレント・ミラー回路と、前記第２のトランジスタに流れる電流に比例する電流を発生させる第２のカレント・ミラー回路と、前記第１のカレント・ミラー回路によって発生された電流によって充電される第１のコンデンサと、前記第２のカレント・ミラー回路によって発生された電流によって充電される第２のコンデンサと、前記第１のコンデンサの端子電圧が一定値を越えた時第１のパルス信号を発生すると共に前記第１のコンデンサを放電する第１の回路と、前記第２のコンデンサの端子電圧が一定値を越えた時第２のパルス信号を発生すると共に前記第２のコンデンサを放電する第２の回路と、前記第１、第２のパルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタとを具備してなる充放電電流測定回路である。
【００１０】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。図１はこの発明の第１の実施形態による電流測定回路の構成を示すブロック図である。この図において、符号１０１は電池であり、１０２はノートパソコン等の負荷である。１０３は微小抵抗（この実施形態では１Ω）であり、負荷１０２に直列に接続されている。１０４は微小抵抗１０３にくらべ十分に大きな値の抵抗（この実施形態では１０００Ω）である。１０５、１０７はカレント・ミラー回路を構成するＦＥＴ（電界効果トランジスタ）であり、ＦＥＴ１０５のソースと接地間に上述した抵抗１０４が挿入され、また、ＦＥＴ１０７のソースと接地間にコンデンサ１０８が挿入されている。１０６はＯＰアンプであり、抵抗１０４の一端の電圧と抵抗１０３の一端の電圧の差が「０」となるように、ＦＥＴ１０５のゲート電圧を制御する。１１０はコンデンサ１０８の電荷を放電させるＦＥＴである。
【００１１】
１０９はコンパレータであり、その反転入力端へ印加されているスレショルド電圧Ｖｒｅｆとコンデンサ１０８の一端の電圧Ｖ１とを比較し、Ｖ１＞Ｖｒｅｆの場合に“Ｈ（ハイ）”レベルの信号を、Ｖ１≦Ｖｒｅｆの場合に“Ｌ（ロー）”レベル（接地レベル）の信号を出力する。１１１はディレイ（遅延）素子、１１２はインバータ、１１３はアンドゲートであり、これらによって、コンパレータ１０９の立ち上がりエッジを検出する立ち上がりエッジ検出回路１１５が構成されている。そして、この立ち上がりエッジ検出回路１１５は、コンパレータ１０９の立ち上がりにおいて、ディレイ素子１１１のディレイ時間を時間幅とするパルス信号を出力する。
【００１２】
１１４は立ち上がりエッジ検出回路１１５の出力パルスをアップカウントする１６ビットのカウンタであり、その出力が端子１１６を介して測定装置（図示略）へ入力される。測定装置は一定時間が経過する毎にカウンタ１１４の出力を読み込み、次いで、カウンタ１１４のリセット端子Ｒへリセット信号を入力してリセットを行う。なお、この測定装置としては、例えば負荷１０２がノートパソコンの場合、負荷１０２に内蔵されるＣＰＵ（中央処理装置）が用いられる。
【００１３】
次に、上述した回路の動作を説明する。ＯＰアンプ１０６は抵抗１０４の一端と抵抗１０３の一端の電圧が等しくなるようにＦＥＴ１０５のゲート電圧を制御する。この結果、抵抗１０４には抵抗１０３に流れる電流（すなわち、負荷電流）の１／１０００の電流が流れる。また、ＦＥＴ１０５，１０７がカレント・ミラー回路を構成していることから、ＦＥＴ１０７にはＦＥＴ１０５の電流に比例する電流が流れる。そして、この電流によってコンデンサ１０８が充電される。コンデンサ１０８が充電され、コンデンサ１０８の一端の電圧Ｖ１が徐々に上昇し、スレショルド電圧Ｖｒｅｆを越えると、コンパレータ１０９の出力が“Ｈ”レベルとなり、このコンパレータ１０９の立ち上がりにおいてエッジ検出回路１１５からパルス信号が出力される。このパルス信号はＦＥＴ１１０のゲートへ印加され、これにより、ＦＥＴ１１０がオンとなり、コンデンサ１０８の電荷が放電される。また、カウンタ１１４がこのパルス信号をアップカウントする。以後、再びコンデンサ１０８がＦＥＴ１０７を介して流れる電流によって充電され、上記の動作が繰り返される。
【００１４】
このように、コンデンサ１０８は負荷１０２に流れる電流の１／１０００の電流に比例する電流によって充電される。この結果、エッジ検出回路１１５の出力パルスの間隔は負荷電流に反比例した値となり、言い換えれば、エッジ検出回路１１５の出力パルス信号の周波数が負荷電流に比例した値となる。そして、一定時間が経過する毎に測定装置に読み込まれるカウンタ１１４のカウント値は、負荷電流に比例したデータとなる。また、一定時間が経過する毎に測定装置に読み込まれるカウント値を累算すれば、電池１０１の使用電流量を測定することができる。
なお、上述した説明から明らかなように、図１におけるＦＥＴ１０７、コンデンサ１０８、コンパレータ１０９、ＦＥＴ１１０、エッジ検出回路１１５によって、電流を周波数に変換するＩ／Ｆ変換回路１１７が構成されている。
【００１５】
また、図１における負荷１０２がノートパソコンの場合、図１の回路は電池１０１の残電気量を測定する回路として使用することができる。すなわち、ノートパソコン１０２は、電池１０１を交換した時点で内部のＲＡＭ（ランダムアクセスメモリ）の特定エリアをクリアし、以後、一定時間が経過する毎にカウンタ１１４のカウント値を読み込み、該特定エリア内に累算し、次いでカウンタ１１４をリセットする。この処理により、ＲＡＭの特定エリアのデータは、電池１０１の使用電流量を示すことになる。この値が一定値に達した時点で、ノートパソコン１０２のＣＰＵ（中央処理装置）はディスプレイに電池充電の指示マークを表示する。そして、電池が充電されると、ＣＰＵがＲＡＭの特定エリアをクリアし、以後、上記と同様の処理を繰り返す。
【００１６】
次に、この発明の第２の実施形態について説明する。図２はこの発明の第２の実施形態による充放電電流測定回路２０１の構成を示すブロック図である。この図において、２０３はノートパソコン等の負荷であり、内部にＣＰＵ２０４が設けられている。２０２は負荷２０３へ直流電流を供給する充電式電池、２０５は電池２０２を充電する充電器である。そして、負荷２０３および充電器２０５と電池２０２との間に充放電電流測定回路２０１が配置されている。
【００１７】
次に、充放電電流測定回路２０１において、抵抗２０６、抵抗２０７ａ、ＯＰアンプ２０８ａ,ＦＥＴ２０９ａ、カレント・ミラー回路２１０ａ、Ｉ／Ｆ変換回路２１１ａが充電電流測定回路２２０ａを構成し、また、抵抗２０６、抵抗２０７ｂ、ＯＰアンプ２０８ｂ,ＦＥＴ２０９ｂ、カレント・ミラー回路２１０ｂ、Ｉ／Ｆ変換回路２１１ｂが放電電流測定回路２２０ｂを構成している。ここで、抵抗２０６が充電電流測定回路と放電電流測定回路に共用されている。
【００１８】
充電電流測定回路２２０ａにおいて、抵抗２０６は例えば１Ωの微少抵抗であり、抵抗２０７ａは１０００Ωの抵抗である。ＯＰアンプ２０８ａは、抵抗２０６と抵抗２０７ａの電圧降下が同一となるようにＦＥＴ２０３のゲート電圧を制御する。カレント・ミラー回路２１０ａとＩ／Ｆ変換回路２１１ａの詳細を図３に示す。ＦＥＴ２０９ａと図３に示すＦＥＴ２３１がカレント・ミラー回路を構成し、図３のＦＥＴ２３２、２３３がカレント・ミラー回路を構成し、ＦＥＴ２３４、２３５が同様にカレント・ミラー回路を構成している。これにより、ＦＥＴ２３５にはＦＥＴ２０９ａの電流に比例する電流が流れる。すなわち、ＦＥＴ２３５には、抵抗２０６に流れる電流に比例する電流が流れる。そして、このＦＥＴ２３５の電流によってＩ／Ｆ変換回路２１１のコンデンサ２３７が充電される。Ｉ／Ｆ変換回路２１１の構成は前述した図１のＩ／Ｆ変換回路１１７と同一であり、コンデンサ２３７と、このコンデンサ２３７の充電電流を制御する上記ＦＥＴ２３５と、コンデンサ放電用のＦＥＴ２３８と、コンパレータ２３９と、立ち上がりエッジ検出回路２４１とから構成されている。
【００１９】
また、放電電流測定回路２２０ｂの構成は上述した充電電流測定回路２２０ａと同様であり、カレント・ミラー回路２１０ｂおよびＩ／Ｆ変換回路２１１ｂの構成は図３に示される通りである。
図２のカウンタ２１２はＩ／Ｆ変換回路２１１ａ、２１１ｂの出力パルス信号をカウントするカウンタである。ＡＬＵ２１３はカウンタ２１２の出力に係数を乗算して電流値とする演算回路である。メモリ２１４はＡＬＵ２１３の出力を一時記憶する。インターフェイス２１５はＣＰＵ２０４とカウンタ２１２、ＡＬＵ２１３、メモリ２１４との間のデータ授受を仲介する。
【００２０】
以上の構成において、電池２０２を充電する場合は、充電器２０５から電池２０２、抵抗２０６を経て充電器２０５へ戻る電流が流れる。これにより、抵抗２０６に図に示す矢印Ｙ１方向の電流が流れ、この電流の１／１０００倍の電流がＦＥＴ２０９ａに流れる。このＦＥＴ２０９ａの電流はカレント・ミラー回路２１０ａを介してＩ／Ｆ変換回路２１１ａへ伝達される。これにより、Ｉ／Ｆ変換回路２１１ａから抵抗２０６を流れる電流に比例する周波数のパルス信号が出力され、カウンタ２１２がこのパルス信号をアップカウントする。
【００２１】
充電の開始から一定時間Ｈが経過すると、ＣＰＵ２０４がインターフェイス２１５を介してＡＬＵ２１３へ指示を与える。ＡＬＵ２１３はこの指示を受け、カウンタ２１２の出力を読み込み、読み込んだデータに所定の係数を乗算して出力する。出力されたデータはメモリ２１４に書き込まれる。次に、ＣＰＵ２０４は、カウンタ２１２のリセット指令を出力し、次いで、メモリ２１４のデータを負荷２０３の内部のメモリに読み込む。
【００２２】
以後、再びカウンタ２１２によってＩ／Ｆ変換回路２１１ａの出力パルス信号のアップカウントが行われ、一定時間Ｈが経過すると、上記と同様に、カウンタ２１２の出力がＡＬＵ２１３に読み込まれ、係数が乗算されてメモリ２１４に書き込まれる。ＣＰＵ２０４はカウンタをリセットすると共に、メモリ２１４に書き込まれたデータを読み込み、負荷２０３の内部のメモリに累算する。
【００２３】
以後、同様の過程が繰り返される。ここで、負荷２０３内のメモリの累算値は電池２０２の充電電流の合計電流量を示している。そして、同メモリのデータが予め設定されている一定値を越えると、ＣＰＵ２０４が電池２０２の充電が完了したと判断し、充電器２０５へ充電終了を指示する。
なお、上述した充電時においては、ＦＥＴ２０９ｂがカットオフとなり、Ｉ／Ｆ変換回路２１１ｂからパルス信号が出力されることはない。
【００２４】
次に、電池２０２によって負荷２０３を駆動する場合は、電池２０２から負荷２０３、抵抗２０６を経て電池２０２へ戻る電流が流れる。これにより、抵抗２０６に矢印Ｙ２方向の電流が流れ、この電流の１／１０００倍の電流がＦＥＴ２０９ｂに流れる。このＦＥＴ２０９ｂの電流はカレント・ミラー回路２１０ｂを介してＩ／Ｆ変換回路２１１ｂへ伝達される。これにより、Ｉ／Ｆ変換回路２１１ｂから抵抗２０６を流れる電流に比例する周波数のパルス信号が出力され、カウンタ２１２がこのパルス信号をアップカウントする。
【００２５】
カウンタ２１２のカウント値はＡＬＵ２１３によって係数が乗算され、メモリ２１４に書き込まれる。ＣＰＵ２０４は、一定時間が経過する毎にメモリ２１４内のデータを読み込み、負荷２０３内部のメモリのデータ（電池２０２の現在の電気量を表すデータ）から読み込んだデータを減算する。そして、該メモリ内のデータが一定値以下になった場合は、充電器２０５を駆動し、電池２０２の充電を行う。
【００２６】
なお、図１に示す実施形態において、コンデンサ１０８とＦＥＴ１０７をプログラマブルとすることで、種々の大きさの電流に対応することが可能となり、ダイナミックレンジを大きくすることができる。
また、図２の実施形態において、カレント・ミラー回路２１０ａ、２１０ｂは、原理上なくてもよいが、Ｉ／Ｆ変換回路２１１ａ、２１１ｂの設計上適切な電流値となるように電流変換している。
また、同実施形態は、抵抗２０６、２０７ａ、２０７ｂを外付け抵抗とし、他の構成要素はＬＳＩに組み込まれる。抵抗をＦＥＴによって作成することも可能であるが、外付け抵抗の方が安価にできる利点がある。
また、図１、図２の実施形態において、温度センサを設け、該温度センサの出力に基づいて測定電流値を温度補償するようにしてもよい。
【００２７】
【発明の効果】
以上説明したように、この発明によれば、被測定回路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、前記第２の抵抗にシリーズに挿入されたトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタと、を設けたので、電流を連続測定することができ、測定すべき電流値が急激に変化した場合における測定誤差を減少させることができる効果がある。また、この発明によれば、測定電流の変動幅が大きい場合においても微小な電流値まで測定することができる利点が得られる。
【００２８】
また、請求項４に記載の発明によれば、前記カウンタの出力を累算する累算手段をもうけたので、電池等の使用電流量を正確に測定することができ、これにより、電池やバッテリ等の残電気量を正確に検出することができる効果が得られる。また、請求項５に記載の発明によれば、充電電流の検出および放電電流の検出を共に行うことができる利点が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による電流測定回路の構成を示すブロック図である。
【図２】本発明の第２の実施形態による充放電電流測定回路の構成を示すブロック図である。
【図３】図２におけるカレント・ミラー回路およびＩ／Ｆ変換回路の詳細構成を示すブロック図である。
【図４】従来の電流測定回路の構成を示すブロック図である。
【符号の説明】
１０１電池
１０２負荷
１０３、１０４抵抗
１０５、１０７、１１０ＦＥＴ（電界効果トランジスタ）
１０６ＯＰアンプ
１０８コンデンサ
１０９コンパレータ
１１１ディレイ（遅延）素子
１１２インバータ
１１３アンドゲート
１１４パルスカウンタ
１１５エッジ検出回路
１１６出力端子
１１７Ｉ／Ｆ（電流／周波数）変換回路
２０１充放電電流測定回路
２０２充電式電池
２０３負荷
２０４ＣＰＵ
２０５充電器
２０６、２０７ａ、２０７ｂ抵抗
２０８ａ、２０８ｂＯＰアンプ
２０９ａ、２０９ｂＦＥＴ
２１０ａ、２１０ｂカレント・ミラー回路
２１１ａ、２１１ｂＩ／Ｆ変換回路
２１２カウンタ
２１３ＡＬＵ
２１４メモリ
２１５インターフェイス
２２０ａ充電電流測定回路
２２０ｂ放電電流測定回路
２３１、２３２、２３３、２３４、２３５、２３８ＦＥＴ
２３７コンデンサ
２３９コンパレータ
２４１立ち上がりエッヂ検出回路
２４２ディレイ素子
２４３インバータ
２４４アンドゲート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a current measuring circuit and a used current amount measuring circuit suitable for use current (battery current) measurement of a notebook personal computer, a cellular phone and the like.
[0002]
[Prior art]
FIG. 4 is a block diagram showing a configuration example of a conventional current measuring circuit of this type. In this figure, reference numeral 300 denotes a battery, 301 denotes a load such as a notebook computer, and 302 denotes a resistor inserted in series with the load 301. , 303 is an A / D (analog / digital) converter that samples the voltage across the resistor 302 every time a predetermined time elapses, converts the voltage into digital data, and outputs the digital data. Then, a current flowing through the load 301 as an output of the A / D converter 303 is obtained.
[0003]
[Problems to be solved by the invention]
By the way, since the current measuring circuit described above samples the voltage across the resistor 302 at regular intervals, there is a problem that the measurement error increases when the value of the load current changes abruptly. In addition, since the value of the resistor 302 cannot be increased, there is a problem that a minute current cannot be measured when the fluctuation range of the current value is large.
On the other hand, notebook computers and mobile phones are operated by batteries, and it is extremely important to accurately detect the remaining amount of electricity in the batteries. However, the conventional method for measuring the amount of remaining electricity by measuring the battery voltage has a problem in accuracy.
[0004]
The present invention has been made in view of such circumstances, and its purpose is to reduce measurement errors when the current value to be measured changes abruptly and to have a large fluctuation range of the current value. It is an object of the present invention to provide a current measurement circuit that can measure even a very small current value.
Another object of the present invention is to provide a usage current amount measurement circuit that can accurately measure the amount of current used in a battery or the like and thereby accurately detect the amount of remaining electricity in a battery or battery. It is to provide.
[0005]
[Means for Solving the Problems]
The present invention solves such a problem. The invention according to claim 1 is a first resistor inserted in series in a circuit under test, and the first resistor having one end connected to the first resistor . The current flowing in the transistor is controlled so that the voltage drop of the second resistor having a value larger than that of the first resistor, the transistor inserted in series in the second resistor, and the first and second resistors are equal. An operational amplifier, a current mirror circuit for generating a current proportional to the current flowing through the transistor , a capacitor charged by the current generated by the current mirror circuit, and a terminal voltage of the capacitor exceeding a certain value A circuit that generates a pulse signal and discharges the capacitor, and counts the pulse signal. A current measuring circuit comprising; and a counter which is reset together with the issued.
[0006]
According to a second aspect of the present invention, in the current measuring circuit according to the first aspect, the circuit for generating a pulse signal and discharging the capacitor when the terminal voltage of the capacitor exceeds a certain value is A comparator for comparing the terminal voltage of the comparator and the constant value; a delay element connected to the output of the comparator; an inverter connected to the output of the delay element; and an output of the comparator and an output of the inverter. The pulse signal is output from the AND gate, the delay time of the delay element being a time width .
[0007]
According to a third aspect of the present invention, in the current measuring circuit according to the second aspect , the circuit that generates a pulse signal and discharges the capacitor when the terminal voltage of the capacitor exceeds a certain value, It has a discharge transistor that is turned on by the output of the gate to discharge the electric charge of the capacitor .
[0008]
According to a fourth aspect of the present invention, in a usage current amount measurement circuit for measuring a usage current amount of a power supply component such as a storage battery or a battery, a first inserted in series in a circuit through which an output current of the power supply component flows. A resistor, a second resistor having one end connected to the first resistor, a value greater than that of the first resistor, a transistor inserted in series with the second resistor, the first and second resistors an operational amplifier the voltage drop across the resistor to control the current flowing through the transistor to be equal, and the current mirror circuit for generating a current proportional to the current flowing through the transistor, the current generated by said current mirror circuit A capacitor to be charged, a circuit for generating a pulse signal and discharging the capacitor when a terminal voltage of the capacitor exceeds a certain value, and the pulse A counts the items, a counter is reset with its outputs are read out every predetermined time, the use amount of current measuring circuit formed by and a accumulation means for accumulating the output of the counter is there.
[0009]
According to a fifth aspect of the present invention, in a charge / discharge current measuring circuit for measuring a discharge current and a charge current of a power supply component such as a storage battery or a battery, the battery is inserted into a series in a path through which the charge / discharge current of the power supply component flows. A first resistor, a second resistor having a value greater than that of the first resistor connected at one end to the first resistor, and a first resistor inserted in series with the second resistor. A first transistor configured to control a current flowing through the first transistor so that a voltage drop of the transistor, the second transistor inserted in series with the third resistor, and the first and second resistors are equal to each other; An operational amplifier, a second operational amplifier that controls the current flowing through the second transistor so that the voltage drops of the first and third resistors are equal, and a current proportional to the current flowing through the first transistor Raised That a first current mirror circuit, said second current mirror circuit for generating a current proportional to the current flowing through the second transistor is charged by the current generated by the first current mirror circuit A first capacitor, a second capacitor charged by a current generated by the second current mirror circuit, and a first pulse signal when a terminal voltage of the first capacitor exceeds a predetermined value. And a first circuit that discharges the first capacitor, and a second pulse signal is generated and the second capacitor is discharged when the terminal voltage of the second capacitor exceeds a certain value. The second circuit counts the first and second pulse signals. The output is read and reset every time a fixed time elapses. Formed by and a pointer which is discharge current measuring circuit.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a current measuring circuit according to the first embodiment of the present invention. In this figure, reference numeral 101 denotes a battery, and 102 denotes a load such as a notebook personal computer. Reference numeral 103 denotes a minute resistance (1Ω in this embodiment), which is connected to the load 102 in series. Reference numeral 104 denotes a resistor having a sufficiently large value (1000Ω in this embodiment) as compared with the minute resistor 103. Reference numerals 105 and 107 denote FETs (field effect transistors) constituting a current mirror circuit. The above-described resistor 104 is inserted between the source of the FET 105 and the ground, and a capacitor 108 is inserted between the source of the FET 107 and the ground. Yes. An OP amplifier 106 controls the gate voltage of the FET 105 so that the difference between the voltage at one end of the resistor 104 and the voltage at one end of the resistor 103 becomes “0”. Reference numeral 110 denotes an FET that discharges the electric charge of the capacitor 108.
[0011]
Reference numeral 109 denotes a comparator, which compares the threshold voltage Vref applied to its inverting input terminal with the voltage V1 at one end of the capacitor 108. When V1> Vref, a signal of “H (high)” level is expressed as V1 ≦ In the case of Vref, a signal of “L (low)” level (ground level) is output. Reference numeral 111 denotes a delay element, 112 denotes an inverter, and 113 denotes an AND gate. A rising edge detection circuit 115 that detects the rising edge of the comparator 109 is configured by these elements. The rising edge detection circuit 115 outputs a pulse signal having the delay time of the delay element 111 as a time width when the comparator 109 rises.
[0012]
Reference numeral 114 denotes a 16-bit counter that counts up the output pulses of the rising edge detection circuit 115, and its output is input to a measuring device (not shown) via a terminal 116. The measuring device reads the output of the counter 114 every time a predetermined time elapses, and then inputs a reset signal to the reset terminal R of the counter 114 to perform a reset. As the measuring device, for example, when the load 102 is a notebook personal computer, a CPU (central processing unit) built in the load 102 is used.
[0013]
Next, the operation of the circuit described above will be described. The OP amplifier 106 controls the gate voltage of the FET 105 so that the voltage at one end of the resistor 104 is equal to the voltage at one end of the resistor 103. As a result, a current that is 1/1000 of the current flowing through the resistor 103 (that is, the load current) flows through the resistor 104. Since the FETs 105 and 107 constitute a current mirror circuit, a current proportional to the current of the FET 105 flows through the FET 107. The capacitor 108 is charged by this current. When the capacitor 108 is charged and the voltage V1 at one end of the capacitor 108 gradually rises and exceeds the threshold voltage Vref, the output of the comparator 109 becomes “H” level. Is output. This pulse signal is applied to the gate of the FET 110, whereby the FET 110 is turned on and the capacitor 108 is discharged. The counter 114 counts up this pulse signal. Thereafter, the capacitor 108 is charged again by the current flowing through the FET 107, and the above operation is repeated.
[0014]
In this manner, the capacitor 108 is charged with a current proportional to 1/1000 of the current flowing through the load 102. As a result, the interval between the output pulses of the edge detection circuit 115 becomes a value inversely proportional to the load current. In other words, the frequency of the output pulse signal of the edge detection circuit 115 becomes a value proportional to the load current. The count value of the counter 114 that is read into the measuring device every time a certain time elapses becomes data proportional to the load current. Further, if the count value read by the measuring device is accumulated every time a certain time has elapsed, the amount of current used by the battery 101 can be measured.
As is clear from the above description, the FET 107, the capacitor 108, the comparator 109, the FET 110, and the edge detection circuit 115 in FIG. 1 constitute an I / F conversion circuit 117 that converts a current into a frequency.
[0015]
In addition, when the load 102 in FIG. 1 is a notebook personal computer, the circuit in FIG. 1 can be used as a circuit for measuring the remaining electricity amount of the battery 101. That is, the notebook personal computer 102 clears a specific area of the internal RAM (random access memory) when the battery 101 is replaced, and thereafter reads the count value of the counter 114 every time a predetermined time elapses. And then the counter 114 is reset. By this processing, the data in the specific area of the RAM indicates the amount of current used by the battery 101. When this value reaches a certain value, the CPU (central processing unit) of the notebook personal computer 102 displays a battery charging instruction mark on the display. When the battery is charged, the CPU clears the specific area of the RAM, and thereafter repeats the same processing as described above.
[0016]
Next explained is the second embodiment of the invention. FIG. 2 is a block diagram showing a configuration of a charge / discharge current measuring circuit 201 according to the second embodiment of the present invention. In this figure, 203 is a load of a notebook personal computer or the like, and a CPU 204 is provided therein. A rechargeable battery 202 supplies a direct current to the load 203, and a charger 205 charges the battery 202. A charge / discharge current measuring circuit 201 is disposed between the load 203 and the charger 205 and the battery 202.
[0017]
Next, in the charge / discharge current measurement circuit 201, the resistor 206, the resistor 207a, the OP amplifier 208a, the FET 209a, the current mirror circuit 210a, and the I / F conversion circuit 211a constitute the charge current measurement circuit 220a. The resistor 207b, the OP amplifier 208b, the FET 209b, the current mirror circuit 210b, and the I / F conversion circuit 211b constitute a discharge current measuring circuit 220b. Here, the resistor 206 is shared by the charging current measuring circuit and the discharging current measuring circuit.
[0018]
In the charging current measuring circuit 220a, the resistor 206 is a very small resistor of 1Ω, for example, and the resistor 207a is a resistor of 1000Ω. The OP amplifier 208a controls the gate voltage of the FET 203 so that the voltage drop between the resistor 206 and the resistor 207a is the same. Details of the current mirror circuit 210a and the I / F conversion circuit 211a are shown in FIG. The FET 209a and the FET 231 shown in FIG. 3 constitute a current mirror circuit, the FETs 232 and 233 in FIG. 3 constitute a current mirror circuit, and the FETs 234 and 235 similarly constitute a current mirror circuit. As a result, a current proportional to the current of the FET 209a flows through the FET 235. That is, a current proportional to the current flowing through the resistor 206 flows through the FET 235. The capacitor 237 of the I / F conversion circuit 211 is charged by the current of the FET 235. The configuration of the I / F conversion circuit 211 is the same as that of the I / F conversion circuit 117 of FIG. 1 described above. The capacitor 237, the FET 235 for controlling the charging current of the capacitor 237, the capacitor discharging FET 238, and a comparator 239 and a rising edge detection circuit 241.
[0019]
The configuration of the discharge current measurement circuit 220b is the same as that of the above-described charging current measurement circuit 220a, and the configurations of the current mirror circuit 210b and the I / F conversion circuit 211b are as shown in FIG.
A counter 212 in FIG. 2 is a counter that counts output pulse signals of the I / F conversion circuits 211a and 211b. The ALU 213 is an arithmetic circuit that multiplies the output of the counter 212 by a coefficient to obtain a current value. The memory 214 temporarily stores the output of the ALU 213. The interface 215 mediates data exchange between the CPU 204 and the counter 212, the ALU 213, and the memory 214.
[0020]
In the above configuration, when the battery 202 is charged, a current flows from the charger 205 to the charger 205 via the battery 202 and the resistor 206. As a result, a current in the direction of the arrow Y1 shown in the figure flows through the resistor 206, and a current that is 1/1000 times the current flows through the FET 209a. The current of the FET 209a is transmitted to the I / F conversion circuit 211a via the current mirror circuit 210a. As a result, a pulse signal having a frequency proportional to the current flowing through the resistor 206 is output from the I / F conversion circuit 211a, and the counter 212 counts up the pulse signal.
[0021]
When a certain time H has elapsed from the start of charging, the CPU 204 gives an instruction to the ALU 213 via the interface 215. Upon receiving this instruction, the ALU 213 reads the output of the counter 212, multiplies the read data by a predetermined coefficient, and outputs it. The output data is written into the memory 214. Next, the CPU 204 outputs a reset command for the counter 212, and then reads the data in the memory 214 into the memory inside the load 203.
[0022]
Thereafter, the counter 212 again counts up the output pulse signal of the I / F conversion circuit 211a, and when a predetermined time H has passed, the output of the counter 212 is read into the ALU 213 and multiplied by a coefficient in the same manner as described above. It is written in the memory 214. The CPU 204 resets the counter, reads the data written in the memory 214, and accumulates it in the memory inside the load 203.
[0023]
Thereafter, the same process is repeated. Here, the accumulated value of the memory in the load 203 indicates the total current amount of the charging current of the battery 202. When the data in the memory exceeds a predetermined value set in advance, the CPU 204 determines that the battery 202 has been charged, and instructs the charger 205 to end charging.
At the time of charging described above, the FET 209b is cut off and no pulse signal is output from the I / F conversion circuit 211b.
[0024]
Next, when the load 203 is driven by the battery 202, a current flows from the battery 202 to the battery 202 via the load 203 and the resistor 206. As a result, a current in the direction of the arrow Y2 flows through the resistor 206, and a current that is 1/1000 times the current flows through the FET 209b. The current of the FET 209b is transmitted to the I / F conversion circuit 211b via the current mirror circuit 210b. As a result, a pulse signal having a frequency proportional to the current flowing through the resistor 206 is output from the I / F conversion circuit 211b, and the counter 212 counts up the pulse signal.
[0025]
The count value of the counter 212 is multiplied by a coefficient by the ALU 213 and written to the memory 214. The CPU 204 reads the data in the memory 214 every time a predetermined time elapses, and subtracts the read data from the data in the memory in the load 203 (data indicating the current amount of electricity of the battery 202). When the data in the memory becomes a certain value or less, the charger 205 is driven to charge the battery 202.
[0026]
In the embodiment shown in FIG. 1, by making the capacitor 108 and the FET 107 programmable, it is possible to cope with various currents and increase the dynamic range.
In the embodiment of FIG. 2, the current mirror circuits 210a and 210b may be omitted in principle, but current conversion is performed so that the current values are appropriate in terms of design of the I / F conversion circuits 211a and 211b. .
In this embodiment, the resistors 206, 207a, and 207b are external resistors, and other components are incorporated in the LSI. Although it is possible to make the resistor by an FET, the external resistor has an advantage that it can be made cheaper.
1 and 2, a temperature sensor may be provided, and the measured current value may be temperature compensated based on the output of the temperature sensor.
[0027]
【The invention's effect】
As described above, according to the present invention, the first resistor inserted in series in the circuit under test and the second resistor having a value larger than that of the first resistor having one end connected to the first resistor. A resistor, a transistor inserted in series with the second resistor, an operational amplifier for controlling a current flowing through the transistor so that the voltage drops of the first and second resistors are equal, and a current flowing through the transistor A current mirror circuit for generating a current proportional to the capacitor, a capacitor charged by the current generated by the current mirror circuit, and a pulse signal when the terminal voltage of the capacitor exceeds a certain value and the capacitor A circuit that discharges and counts the pulse signal, and the output is read and reset every time a fixed time elapses. And counter, since the provided current can the continuous measurement, the current value to be measured the effect capable of reducing the measurement error in the case of changes rapidly. Further, according to the present invention, there is an advantage that even a measurement current having a large fluctuation range can be measured up to a minute current value.
[0028]
Further, according to the invention of claim 4, since providing an accumulation means for accumulating the output of the previous SL counters, it is possible to accurately measure the current used amount of such a battery, and so the battery The effect that the amount of remaining electricity of a battery etc. can be detected correctly is acquired. Further, according to the invention described in claim 5, there is an advantage that both the detection of the charging current and the detection of the discharging current can be performed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a current measurement circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a charge / discharge current measuring circuit according to a second embodiment of the present invention.
3 is a block diagram showing a detailed configuration of a current mirror circuit and an I / F conversion circuit in FIG. 2;
FIG. 4 is a block diagram showing a configuration of a conventional current measurement circuit.
[Explanation of symbols]
101 Battery 102 Load 103, 104 Resistance 105, 107, 110 FET (Field Effect Transistor)
106 OP amplifier 108 Capacitor 109 Comparator 111 Delay element 112 Inverter 113 AND gate 114 Pulse counter 115 Edge detection circuit 116 Output terminal 117 I / F (current / frequency) conversion circuit 201 Charge / discharge current measurement circuit 202 Rechargeable battery 203 Load 204 CPU
205 Charger 206, 207a, 207b Resistor 208a, 208b OP amplifier 209a, 209b FET
210a, 210b Current mirror circuit 211a, 211b I / F conversion circuit 212 Counter 213 ALU
214 Memory 215 Interface 220a Charging current measuring circuit 220b Discharging current measuring circuit 231, 232, 233, 234, 235, 238 FET
237 Capacitor 239 Comparator 241 Rising edge detection circuit 242 Delay element 243 Inverter 244 AND gate

Claims

A first resistor inserted in series in the circuit under test;
A second resistor having a value larger than that of the first resistor, one end of which is connected to the first resistor;
A transistor inserted in series with the second resistor;
An operational amplifier that controls the current flowing through the transistor so that the voltage drops across the first and second resistors are equal;
A current mirror circuit for generating a current proportional to the current flowing through the transistor ;
A capacitor charged by the current generated by the current mirror circuit ;
A circuit for generating a pulse signal when the terminal voltage of the capacitor exceeds a certain value and discharging the capacitor;
A counter that counts the pulse signal, the output of which is read and reset every time a fixed time elapses;
A current measurement circuit comprising:

A circuit that generates a pulse signal and discharges the capacitor when the terminal voltage of the capacitor exceeds a certain value,
A comparator that compares the terminal voltage of the capacitor and the constant value;
A delay element connected to the output of the comparator;
An inverter connected to the output of the delay element;
An output of the comparator and an AND gate connected to the output of the inverter;
The current measuring circuit according to claim 1, wherein the pulse signal having a delay time of the delay element as a time width is output from the AND gate .

A circuit that generates a pulse signal and discharges the capacitor when the terminal voltage of the capacitor exceeds a certain value,
3. The current measuring circuit according to claim 2 , further comprising a discharging transistor that is turned on by an output of the AND gate to discharge the electric charge of the capacitor .

In the used current amount measurement circuit that measures the used current amount of power supply components such as storage batteries and batteries,
A first resistor inserted in series in a circuit through which the output current of the power supply component flows;
A second resistor having a value larger than that of the first resistor, one end of which is connected to the first resistor;
A transistor inserted in series with the second resistor;
An operational amplifier that controls the current flowing through the transistor so that the voltage drops across the first and second resistors are equal;
A current mirror circuit for generating a current proportional to the current flowing through the transistor ;
A capacitor charged by the current generated by the current mirror circuit ;
A circuit for generating a pulse signal when the terminal voltage of the capacitor exceeds a certain value and discharging the capacitor;
A counter that counts the pulse signal, the output of which is read and reset every time a fixed time elapses;
And accumulating means for accumulating the output of said counter,
A circuit for measuring the amount of current used.

In the charge / discharge current measurement circuit that measures the discharge current and charge current of power supply components such as storage batteries and batteries,
A first resistor inserted in series in a path through which a charge / discharge current of the power supply component flows;
Second and third resistors each having a value greater than that of the first resistor, each end of which is connected to the first resistor;
A first transistor inserted in series with the second resistor;
A second transistor inserted in series with the third resistor;
A first operational amplifier that controls a current flowing through the first transistor so that the voltage drops of the first and second resistors are equal;
A second operational amplifier that controls a current flowing through the second transistor so that voltage drops of the first and third resistors are equal;
A first current mirror circuit for generating a current proportional to the current flowing through the first transistor ;
A second current mirror circuit for generating a current proportional to the current flowing through the second transistor ;
A first capacitor that is charged by a current generated by the first current mirror circuit;
A second capacitor charged by a current generated by the second current mirror circuit;
A first circuit that generates a first pulse signal and discharges the first capacitor when a terminal voltage of the first capacitor exceeds a certain value;
A second circuit for generating a second pulse signal and discharging the second capacitor when a terminal voltage of the second capacitor exceeds a certain value;
A counter that counts the first and second pulse signals, the output of which is read and reset every time a predetermined time elapses;
A charge / discharge current measuring circuit comprising: