JP4367175B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4367175B2
JP4367175B2 JP2004050143A JP2004050143A JP4367175B2 JP 4367175 B2 JP4367175 B2 JP 4367175B2 JP 2004050143 A JP2004050143 A JP 2004050143A JP 2004050143 A JP2004050143 A JP 2004050143A JP 4367175 B2 JP4367175 B2 JP 4367175B2
Authority
JP
Japan
Prior art keywords
thin film
film transistors
group
electro
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004050143A
Other languages
Japanese (ja)
Other versions
JP2005243825A (en
Inventor
宏明 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004050143A priority Critical patent/JP4367175B2/en
Publication of JP2005243825A publication Critical patent/JP2005243825A/en
Application granted granted Critical
Publication of JP4367175B2 publication Critical patent/JP4367175B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及びこれを備えた例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the same.

この種の電気光学装置は、例えば液晶装置として、基板上に、複数の走査線及びデータ線に接続された複数の画素部の他、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路、画像信号をサンプリングするためのサンプリング回路等が作り込まれる。そしてその動作時には、データ線駆動回路から供給されるサンプリング回路駆動信号のタイミングで、サンプリング回路が画像信号線上に供給される画像信号をサンプリングし、データ線に供給するように構成されている。
更に、駆動周波数の上昇を抑えつつ高精細な画像表示を実現するために、シリアルな画像信号を、例えば3相、6相、12相、24相、…など、複数のパラレルな画像信号に変換(即ち、相展開)してから、複数本の画像信号線を介して当該電気光学装置に対して供給する技術も既に実用化されている。この場合、複数の画像信号が、複数のサンプリングスイッチによって同時にサンプリングされ、複数本のデータ線に対して同時に供給されるように構成されている(例えば、特許文献1等を参照)。尚、本明細書では、このような変換を“シリアル−パラレル変換”と称する。
In this type of electro-optical device, for example, as a liquid crystal device, a plurality of pixel portions connected to a plurality of scanning lines and data lines, a data line driving circuit for driving the data lines, and a scanning line are provided on a substrate. A scanning line driving circuit for driving, a sampling circuit for sampling an image signal, and the like are built in. At the time of the operation, the sampling circuit samples the image signal supplied onto the image signal line and supplies it to the data line at the timing of the sampling circuit drive signal supplied from the data line drive circuit.
Furthermore, in order to realize a high-definition image display while suppressing an increase in drive frequency, a serial image signal is converted into a plurality of parallel image signals such as 3-phase, 6-phase, 12-phase, 24-phase, etc. A technique for supplying the electro-optical device via a plurality of image signal lines after phase expansion (that is, phase development) has already been put into practical use. In this case, a plurality of image signals are simultaneously sampled by a plurality of sampling switches and are simultaneously supplied to a plurality of data lines (see, for example, Patent Document 1). In this specification, such conversion is referred to as “serial-parallel conversion”.

特開2002−49357号公報JP 2002-49357 A 特開2002−49331号公報JP 2002-49331 A 特開2002−49052号公報Japanese Patent Laid-Open No. 2002-49052

しかしながら、この種の複数本のデータ線を同時に駆動する電気光学装置においては、サンプリング回路を構成する複数のサンプリングスイッチとしての複数の薄膜トランジスタ(以下適宜“TFT”と称す)相互間及びそれらの配線相互間における寄生容量に起因して、データ線に沿った画素列間で画像信号の干渉が生じ、画像不良が多かれ少なかれ発生している。   However, in this type of electro-optical device that simultaneously drives a plurality of data lines, a plurality of thin film transistors (hereinafter referred to as “TFTs” as appropriate) as a plurality of sampling switches constituting a sampling circuit and their wirings. Due to the parasitic capacitance in between, image signal interference occurs between the pixel columns along the data line, and more or less image defects occur.

そして特に、同時駆動されるデータ線からなるグループの境目に、ゴースト或いはクロストークといった画像不良が顕著に認められるという技術的問題点がある。このようなゴースト等の画像不良は、後述の如く本願発明者の研究によれば、サンプリング回路を構成する複数の薄膜トランジスタのうち、同時駆動されるデータ線からなるグループの境目を介して相隣接する二つの薄膜トランジスタ間における寄生容量に起因しているものと考察され、少なくとも該グループの境目において画像不良が顕在化し易いことが判明している。   In particular, there is a technical problem that image defects such as ghost or crosstalk are noticeable at the boundary between groups of data lines that are driven simultaneously. Such image defects such as ghosts are adjacent to each other through the boundary of a group of data lines that are driven simultaneously among a plurality of thin film transistors constituting a sampling circuit, according to the research of the present inventors as will be described later. It is considered that this is caused by the parasitic capacitance between the two thin film transistors, and it has been found that an image defect is likely to appear at least at the boundary between the groups.

本発明は、例えば上記問題点に鑑みなされたものであり、複数本のデータ線を同時に駆動する際に、特に同時駆動されるデータ線からなるグループの境目において顕在化される画像不良を低減し得る、例えば液晶装置等の電気光学装置、及び例えば液晶プロジェクタ等の電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and reduces image defects that are manifested at the boundary between groups of data lines that are driven simultaneously, particularly when a plurality of data lines are driven simultaneously. An object is to provide an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector.

本発明の電気光学装置は上記課題を解決するために、基板上における画像表示領域に、相交差して配列された複数の走査線及び複数のデータ線と前記複数の走査線及び前記複数のデータ線に接続された複数の画素部とを備え、前記画像表示領域の周辺に位置する周辺領域に、シリアル−パラレル変換されたn(但し、nは2以上の自然数)個の画像信号が供給されるn本の画像信号線と、(i) 前記データ線に電気的に接続されたドレインと、(ii) 前記画像信号線に電気的に接続されたソースと、(iii) 前記ソースと前記ドレインとの間のチャネルの導通をサンプリング回路駆動信号に応じて制御するゲートとを夫々備えると共に、前記複数のデータ線に対応して配列された複数の薄膜トランジスタを含むサンプリング回路と、前記複数の薄膜トランジスタのうち、前記複数のデータ線のうち同時に駆動されるn本のデータ線に電気的に接続されたn個の薄膜トランジスタのグループ毎に、前記ゲートに対して共通配線を介して共通に接続され、前記共通配線を通じて、前記グループ毎に前記ゲートに前記サンプリング回路駆動信号を供給するデータ線駆動回路とを備え、前記複数の薄膜トランジスタのうち、前記グループの境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方は、前記複数のデータ線に対する前記画像信号の前記ドレインからの出力値が一定化されるように、同一の前記グループ内における前記少なくとも一方の薄膜トランジスタを除く他の薄膜トランジスタとは特性が異ならしめられている。   In order to solve the above problems, an electro-optical device according to an aspect of the invention includes a plurality of scanning lines and a plurality of data lines, a plurality of the scanning lines, and the plurality of data lines arranged in an image display region on the substrate. And n (where n is a natural number of 2 or more) image signals subjected to serial-parallel conversion are supplied to a peripheral region located around the image display region. n image signal lines; (i) a drain electrically connected to the data line; (ii) a source electrically connected to the image signal line; and (iii) the source and the drain Each of which has a gate for controlling the conduction of the channel between the plurality of thin film transistors, and a plurality of thin film transistors arranged corresponding to the plurality of data lines. Among the plurality of data lines, each group of n thin film transistors electrically connected to n data lines that are driven at the same time among the plurality of data lines is commonly connected to the gate through a common wiring. A data line driving circuit for supplying the sampling circuit driving signal to the gate for each group through the common wiring, and two of the plurality of thin film transistors adjacent to each other through the boundary of the group. At least one of the plurality of data lines has a characteristic different from that of the other thin film transistors except the at least one thin film transistor in the same group so that an output value of the image signal from the drain to the plurality of data lines is made constant. It has been.

本発明の電気光学装置によれば、サンプリング回路を構成する、サンプリングスイッチとしての薄膜トランジスタは、複数のデータ線に対応して配列されている。その動作時には、n本の画像信号線に供給されるシリアル−パラレル変換(即ち、相展開)されたn個の画像信号は、サンプリング回路を構成するn個の薄膜トランジスタのグループ毎に、夫々サンプリングされて、n本のデータ線に対して同時に供給される。他方で、例えば走査線駆動回路から走査信号が走査線に対して順次に供給される。これらにより、例えば画素スイッチング用TFT、画素電極、蓄積容量等を備えた画素部では、例えば液晶駆動等の電気光学動作がアクティブマトリクス方式により画素単位で行われる。   According to the electro-optical device of the present invention, the thin film transistors serving as the sampling switches constituting the sampling circuit are arranged corresponding to the plurality of data lines. During the operation, n image signals subjected to serial-parallel conversion (that is, phase expansion) supplied to n image signal lines are sampled for each group of n thin film transistors constituting the sampling circuit. Are simultaneously supplied to n data lines. On the other hand, for example, scanning signals are sequentially supplied from the scanning line driving circuit to the scanning lines. Accordingly, for example, in a pixel portion including a pixel switching TFT, a pixel electrode, a storage capacitor, and the like, an electro-optic operation such as liquid crystal driving is performed on a pixel basis by an active matrix method.

ここで本願発明者の研究によれば、一般には、データ線をn本同時に駆動する場合には、サンプリング回路内において相隣接する薄膜トランジスタ間の寄生容量及び該薄膜トランジスタに接続されており相隣接して延びる複数の配線間の寄生容量により、同時に駆動されるn本のデータ線及びそれらに隣接するデータ線に接続された薄膜トランジスタのソース配線やドレイン配線間で相互の電位変動が影響を及ぼしあう結果、ゴースト或いはクロストーク等が発生することが確認されている。そして特に、サンプリング回路内において相隣接する薄膜トランジスタ間及びその配線間の寄生容量のうち、表示画像に対する悪影響を顕在化させるのは、グループの境目を介しての寄生容量であることが判明している。より具体的には、同一グループ内での、相隣接する薄膜トランジスタ間及びその配線間の寄生容量によっては、例えば数μm〜数十μm程度の狭い配線ピッチで相隣接するライン(即ち、データ線に沿った画素列)間におけるゴースト等のみが表示されるので、人間の視覚上では殆ど又は全く識別されない。これに対し、グループの境目を介して相隣接する薄膜トランジスタ間の寄生容量によっては、何らの対策を施さない状況下では、次のようにゴースト等が人間の視覚上で識別されてしまう。   According to the research of the present inventor, generally, when n data lines are driven simultaneously, the parasitic capacitance between adjacent thin film transistors in the sampling circuit and the thin film transistors connected to the thin film transistors are adjacent to each other. As a result of the parasitic capacitance between the plurality of wirings extending, mutual potential fluctuations affect n data lines that are driven simultaneously and the source wirings and drain wirings of the thin film transistors connected to the adjacent data lines. It has been confirmed that ghost or crosstalk occurs. In particular, among the parasitic capacitances between adjacent thin film transistors and wirings in the sampling circuit, it has been found that it is the parasitic capacitance via the group boundary that makes the adverse effect on the display image obvious. . More specifically, depending on the parasitic capacitance between adjacent thin film transistors and wirings in the same group, for example, lines adjacent to each other with a narrow wiring pitch of about several μm to several tens of μm (that is, data lines). Since only ghosts or the like between the adjacent pixel columns) are displayed, little or no discrimination is made on human vision. On the other hand, depending on the parasitic capacitance between the thin film transistors adjacent to each other through the boundary between the groups, a ghost or the like is identified on the human eye as follows under a situation where no countermeasure is taken.

例えば、ソース配線、ゲート及びドレイン配線の並び方がサンプリング回路の全域で統一されている複数の薄膜トランジスタのみが配列されている場合を想定する。この場合、M(但し、Mは自然数)番目のグループにおける最初の薄膜トランジスタとM+1番目のグループにおける最初の薄膜トランジスタとは、同一の第1番目の画像信号線に接続されている。ここで、M番目のグループにおける最後の薄膜トランジスタ(以下適宜、単に“第nTFT”と称する)とM+1番目のグループにおける最初の薄膜トランジスタ(以下適宜、単に“第n+1TFT”と称する)との間にある寄生容量によって、(i)1番目の画像信号線の電位変動が、第n+1TFTのTFTのソース配線から第nTFTのドレイン配線へと伝達される。すると、第nTFT前者がn番目の画像信号線の画像信号をデータ線に供給する際に、当該画像信号に対して、上述の境目を介しての寄生容量により第n+1TFTのソース領域から伝えられた第1番目の画像信号線上の画像信号に対応する電位変動がのってしまう結果を招く。或いは、(ii)n番目の画像信号線の電位変動が、第nTFTのTFTのソース配線から第n+1TFTのドレイン配線へと伝達される。すると、第n+1TFTが第1番目の画像信号線の画像信号をデータ線に供給する際に、当該画像信号に対して、上述の境目を介しての寄生容量により第nTFTのソース領域から伝えられた第n番目の画像信号線上の画像信号に対応する電位変動がのってしまう結果を招く。   For example, it is assumed that only a plurality of thin film transistors in which the arrangement of the source wiring, the gate, and the drain wiring are unified throughout the sampling circuit are arranged. In this case, the first thin film transistor in the M (where M is a natural number) group and the first thin film transistor in the M + 1 group are connected to the same first image signal line. Here, the parasitic between the last thin film transistor in the Mth group (hereinafter simply referred to as “nth TFT”) and the first thin film transistor in the M + 1th group (hereinafter simply referred to as “n + 1 TFT”). Due to the capacitance, (i) the potential fluctuation of the first image signal line is transmitted from the source wiring of the (n + 1) th TFT to the drain wiring of the nth TFT. Then, when the n-th TFT former supplies the image signal of the n-th image signal line to the data line, the image signal is transmitted from the source region of the (n + 1) -th TFT by the parasitic capacitance via the above-mentioned boundary. This results in a potential fluctuation corresponding to the image signal on the first image signal line. Alternatively, (ii) the potential fluctuation of the nth image signal line is transmitted from the source wiring of the nth TFT to the drain wiring of the (n + 1) th TFT. Then, when the n + 1 TFT supplies the image signal of the first image signal line to the data line, the image signal is transmitted from the source region of the nth TFT to the image signal by the parasitic capacitance through the above-mentioned boundary. This results in a potential fluctuation corresponding to the image signal on the nth image signal line.

上記(i)及び(ii)のいずれの場合にあっても、上述の境目を介しての寄生容量に起因して、各グループ内において第1番目と第n番目とのデータ線間で、例えば、表示画像の明暗に応じて、ゴースト等として白ライン或いは黒ラインがグループの境目に表示されてしまうのである。そして、このようなゴースト等は、同時駆動されるデータ線群の幅だけ、例えば数μm〜数十μm程度×(n−1)個の距離を隔てて位置するので、人間の視覚上で認識され得る或いは目立つ、ゴースト等として表示されるのである。   In any case of (i) and (ii) above, due to the parasitic capacitance through the above-mentioned boundary, between the first and nth data lines in each group, for example, Depending on the brightness of the display image, a white line or a black line is displayed at the boundary of the group as a ghost or the like. Such ghosts and the like are located on the basis of the width of the data line group that is driven at the same time, for example, a distance of about several μm to several tens of μm × (n−1) distances. It is displayed as a ghost or the like that can be made or conspicuous.

しかるに本発明によれば、n本のデータ線を同時に駆動するn個の薄膜トランジスタからなるグループの境目を介して、相隣接する二つの薄膜トランジスタ(即ち、第nTFT及び第n+1TFT)の少なくとも一方は、複数のデータ線に対する画像信号のドレインからの出力値が一定化されるように、同一のグループ内における他の薄膜トランジスタとは特性が異なるように構成されている。   However, according to the present invention, at least one of two adjacent thin film transistors (that is, the nth TFT and the (n + 1) th TFT) passes through a boundary of a group of n thin film transistors that simultaneously drive n data lines. The other thin film transistors in the same group have different characteristics so that the output value from the drain of the image signal to the data line is constant.

通常の薄膜トランジスタは、同じレイアウトで一括形成されることで同じ特性に揃えられているのに対し、本発明では、グループの両端に位置する2つの薄膜トランジスタの少なくとも一方の特性を、この少なくとも一方の薄膜トランジスタを除いた同じグループ内の他の薄膜トランジスタの特性とは意図的に異ならしめることで、上述の寄生容量によるデータ線の電圧変動、とりわけデータ線群の間隔周期で生じる電圧変動が補償される。   While ordinary thin film transistors are formed in the same layout at the same time and have the same characteristics, in the present invention, at least one of the characteristics of two thin film transistors located at both ends of the group is represented by at least one thin film transistor. By intentionally differing from the characteristics of the other thin film transistors in the same group except for, the voltage fluctuation of the data line due to the parasitic capacitance described above, in particular, the voltage fluctuation generated in the interval cycle of the data line group is compensated.

例えば、第nTFTのデータ線への出力電圧は、第n+1TFTのソースとの間の寄生容量によって低下するが、第nTFTの特性を調整し、これまでと同じゲート信号入力に対するドレイン電流を増大させることで、データ線への実効的な出力電圧が増大し、電圧降下分が保障される。従って、データ線に対する画像信号の出力値が一定化され、各グループ内で、第1番目と第n番目とのデータ線間で、寄生容量によるゴースト等は殆ど又は実践上全く生じないで済む。   For example, the output voltage to the data line of the nth TFT decreases due to the parasitic capacitance with the source of the (n + 1) th TFT, but the characteristics of the nth TFT are adjusted to increase the drain current for the same gate signal input as before. Thus, the effective output voltage to the data line is increased, and the voltage drop is guaranteed. Therefore, the output value of the image signal for the data line is made constant, and little or no ghost or the like due to parasitic capacitance occurs between the first and nth data lines in each group.

ここに「一定化」とは、上述の如くに薄膜トランジスタ毎の特性が何ら考慮されず、概ね揃っている場合と比較して、各薄膜トランジスタの特性を調整し、各々からデータ線への出力電圧の差を低減するという意味である。理想的には、係る差を零にする又は零に近付けるという意味であるが、当該特性の調整により多少なりとも差が小さくなれば、ここにいう「一定化」する意味に含まれる。   Here, “stabilization” means that the characteristics of each thin film transistor is not considered at all as described above, and the characteristics of each thin film transistor are adjusted and the output voltage from each to the data line is compared with the case where the characteristics are almost uniform. It means to reduce the difference. Ideally, this means to make the difference zero or close to zero, but if the difference becomes somewhat smaller by adjusting the characteristics, it is included in the meaning of “constant” here.

以上の結果、本発明の電気光学装置によれば、サンプリング回路内の薄膜トランジスタ間の寄生容量に起因して、同時駆動されるデータ線群の境目に発生するゴースト等が低減された、高品位の画像を表示可能となる。   As a result of the above, according to the electro-optical device of the present invention, a high-quality image in which ghosts or the like generated at the boundary of the data line groups that are driven simultaneously is reduced due to the parasitic capacitance between the thin film transistors in the sampling circuit. An image can be displayed.

しかも、このような寄生容量による画像表示への悪影響を抑制しつつサンプリング回路内における薄膜トランジスタのピッチを狭めることができるので、データ線の狭ピッチ化、即ち画素ピッチの狭ピッチ化が可能となり、高精細度の画像表示を行うことも可能となる。   In addition, since the pitch of the thin film transistors in the sampling circuit can be reduced while suppressing the adverse effect on the image display due to such parasitic capacitance, the data line can be narrowed, that is, the pixel pitch can be narrowed. It is also possible to display a fine image.

本発明の電気光学装置の一態様では、隣接する前記グループに係る前記薄膜トランジスタ、前記画像信号線及び前記共通配線からの電気的影響を相殺又は低減するように、前記少なくとも一方の薄膜トランジスタは、前記特性が異ならしめられている。   In one aspect of the electro-optical device according to the aspect of the invention, the at least one thin film transistor includes the characteristic so as to cancel or reduce an electrical influence from the thin film transistor, the image signal line, and the common wiring in the adjacent group. Are made different.

この態様によれば、グループの境目に位置する2つの薄膜トランジスタの少なくとも一方、例えば第nTFT及び第n+1TFTの少なくとも一方は、隣接するグループに係る薄膜トランジスタ、画像信号線及び共通配線からの電気的影響を相殺又は低減するように特性が調整されるので、寄生容量のうちでも特にグループ間に生じる寄生容量の影響を解消することができ、データ線群の境目に発生するゴースト等が低減された、高品位の画像を表示可能となる。   According to this aspect, at least one of the two thin film transistors positioned at the boundary of the group, for example, at least one of the nth TFT and the n + 1th TFT cancels an electrical influence from the thin film transistor, the image signal line, and the common wiring related to the adjacent group. In addition, since the characteristics are adjusted so as to reduce, it is possible to eliminate the influence of the parasitic capacitance particularly among the parasitic capacitances, and to reduce the ghost generated at the boundary of the data line group. Can be displayed.

本発明の電気光学装置の他の態様では、前記グループの境目を介して相隣接する二つの薄膜トランジスタのうち、前記ドレインにおいて隣接する薄膜トランジスタの特性が、前記他の薄膜トランジスタの特性とは異なるように調整されている。   In another aspect of the electro-optical device of the present invention, among the two thin film transistors adjacent to each other through the boundary of the group, the characteristics of the thin film transistor adjacent to the drain are adjusted to be different from the characteristics of the other thin film transistors. Has been.

この態様によれば、グループの境目に位置する2つの薄膜トランジスタのうちでも、更にドレイン側が隣接する薄膜トランジスタの特性が調整される。上述した寄生容量が実際に問題となるのは、データ線に接続されたドレイン側の電位に影響する場合であるから、このように特性を調整する対象を選ぶことで、実際に寄生容量の影響が大きい薄膜トランジスタのみを選択的に特性調整することができる。   According to this aspect, among the two thin film transistors located at the boundary of the group, the characteristics of the thin film transistor whose drain side is adjacent are further adjusted. The parasitic capacitance described above is actually a problem when it affects the potential on the drain side connected to the data line. By selecting the target whose characteristics are adjusted in this way, the effect of the parasitic capacitance actually Only the thin film transistor having a large thickness can be selectively adjusted.

尚、通常のサンプリング回路では、配列する薄膜トランジスタのソースとドレインとの位置関係は統一されていることから、グループの境目を介して相隣接する第nTFTと第n+1TFTとでは、ドレインにおいて隣接するのはいずれか一方になる。   In the normal sampling circuit, since the positional relationship between the source and drain of the thin film transistors arranged is uniform, the nth TFT and the n + 1 TFT adjacent to each other through the group boundary are adjacent in the drain. Become either one.

本発明の電気光学装置の他の態様では、前記境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方の特性は、前記他の薄膜トランジスタの特性とは異なるようにチャネル長が調整されている。   In another aspect of the electro-optical device of the present invention, the channel length is adjusted such that at least one characteristic of two thin film transistors adjacent to each other through the boundary is different from the characteristic of the other thin film transistor.

この態様によれば、上述の薄膜トランジスタの特性調整が、チャネル長を加減することで行われる。一般に、トランジスタの特性は、チャネル長及びチャネル幅に強く依存しており、オン状態時におけるトランジスタ抵抗は、チャネル長に比例、チャネル幅に反比例することが知られている。そこで、チャネル長を変えることで、薄膜トランジスタを容易に所望の特性に調整することができる。   According to this aspect, the above-described characteristic adjustment of the thin film transistor is performed by adjusting the channel length. In general, the characteristics of a transistor are strongly dependent on the channel length and the channel width, and it is known that the transistor resistance in the on state is proportional to the channel length and inversely proportional to the channel width. Therefore, by changing the channel length, the thin film transistor can be easily adjusted to a desired characteristic.

本発明の電気光学装置の他の態様では、前記境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方の特性は、前記他の薄膜トランジスタの特性とは異なるようにチャネル幅が調整されている。   In another aspect of the electro-optical device of the present invention, the channel width is adjusted so that at least one characteristic of two thin film transistors adjacent to each other via the boundary is different from the characteristic of the other thin film transistor.

この態様によれば、上述の薄膜トランジスタの特性調整が、チャネル幅を加減することで行われる。通常のサンプリング回路では、薄膜トランジスタのドレイン配線、ゲート及びソース配線は、データ線の延びる方向、例えば縦方向或いはY方向に延設され、複数の薄膜トランジスタは、複数のデータ線に対応して、例えば横方向或いはX方向に配列されている。この場合のチャネル長は、チャネルのデータ線配列方向の寸法を指し、チャネル幅はチャネルのデータ線の延びる方向の寸法を指す。よって、チャネル長を変更すると、隣接する薄膜トランジスタ間の距離等を考慮する必要があるが、チャネル幅は、そのような相互間の影響を考慮せずに変更できるため、好都合である。   According to this aspect, the above-described characteristics adjustment of the thin film transistor is performed by adjusting the channel width. In a normal sampling circuit, the drain wiring, gate, and source wiring of the thin film transistor are extended in the direction in which the data line extends, for example, the vertical direction or the Y direction, and the plurality of thin film transistors correspond to the plurality of data lines, for example, in the horizontal direction. It is arranged in the direction or X direction. The channel length in this case refers to the dimension of the channel in the data line arrangement direction, and the channel width refers to the dimension in the direction in which the channel data line extends. Therefore, when the channel length is changed, it is necessary to consider the distance between adjacent thin film transistors, but the channel width can be changed without considering such influence between the thin film transistors.

本発明の電気光学装置の他の態様では、前記複数の薄膜トランジスタのうち、前記境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方とそれ以外の薄膜トランジスタとは、全体又は一部のレイアウトが相異なるように構成されている。   In another aspect of the electro-optical device of the present invention, among the plurality of thin film transistors, at least one of two thin film transistors adjacent to each other through the boundary and the other thin film transistors are different in whole or in part. It is configured as follows.

この態様によれば、上述の薄膜トランジスタの特性調整が、トランジスタのレイアウト変更によって実現される。ここでいうレイアウトの変更とは、個々のトランジスタの全体又は一部の位置形状を変更することに加え、並列又は直列に接続する単位素子の個数を変えることで、全体の特性を調整することも含まれる。但し、通常、加減されるトランジスタの特性ばらつきは僅差であることや、サンプリング回路のスペース等の関係から、前者の方式が採用されると考えられる。   According to this aspect, the above-described characteristic adjustment of the thin film transistor is realized by changing the layout of the transistor. In this case, the layout change means that the overall characteristics can be adjusted by changing the number of unit elements connected in parallel or in series in addition to changing the position shape of all or part of each transistor. included. However, it is considered that the former method is usually adopted because of the small difference in characteristics of the transistors to be adjusted and the space of the sampling circuit.

尚、以上に述べたチャネル長及びチャネル幅の調整やレイアウト変更は、夫々単独で行っても良いが、これらを組み合わせて行うようにしても構わない。   The channel length and channel width adjustments and layout changes described above may be performed independently, but may be performed in combination.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。   In order to solve the above-described problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像表示画が可能な、投射型表示装置、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)等を実現することも可能である。   Since the electronic apparatus of the present invention comprises the above-described electro-optical device of the present invention, a projection display device, a television receiver, a mobile phone, an electronic notebook, a word processor, capable of displaying a high-quality image display image, Various electronic devices such as a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), and the like can be realized.

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.

<第1実施形態>
先ず、本発明の第1実施形態について、図1から図4を参照して説明する。
<First Embodiment>
First, a first embodiment of the present invention will be described with reference to FIGS.

(表示パネルの構成)
図1は、本実施形態の液晶装置のうち、表示パネルの構成を示している。この液晶装置は、駆動回路内蔵型の表示パネル100と、全体の駆動制御や画像信号に対する各種処理を行う、図示しない回路部により構成されている。
(Configuration of display panel)
FIG. 1 shows a configuration of a display panel in the liquid crystal device of the present embodiment. The liquid crystal device includes a display panel 100 with a built-in drive circuit and a circuit unit (not shown) that performs overall drive control and various processes on image signals.

表示パネル100は、TFTアレイ基板1と対向基板(図示せず)とが液晶層を介して対向配置されることにより構成され、画像表示領域10において区画配列された画素部4毎に液晶層に電界を印加することにより両基板間の透過光量が制御され、画像が階調表示される。また、この液晶装置はTFTアクティブマトリクス駆動方式を採り、表示パネル100では、TFTアレイ基板1上の画素表示領域10に、複数の走査線2及びデータ線3が相交差して配列され、走査線2及びデータ線3の夫々に画素部4が接続されている。画素部4は、データ線3に供給される画像信号Svを選択的に入力するスイッチング素子としてのTFTと、入力電圧を液晶層に印加し保持するための、即ち対向電極と共に液晶保持容量をなす画素電極とを含んで構成されている。   The display panel 100 is configured by disposing a TFT array substrate 1 and a counter substrate (not shown) so as to face each other via a liquid crystal layer. The display panel 100 has a liquid crystal layer for each pixel unit 4 that is partitioned in the image display region 10. By applying an electric field, the amount of transmitted light between the two substrates is controlled, and an image is displayed in gradation. Further, this liquid crystal device adopts a TFT active matrix driving method. In the display panel 100, a plurality of scanning lines 2 and data lines 3 are arranged in the pixel display region 10 on the TFT array substrate 1 so as to cross each other. The pixel unit 4 is connected to each of the data lines 3. The pixel unit 4 forms a TFT as a switching element for selectively inputting the image signal Sv supplied to the data line 3 and a liquid crystal holding capacitor for applying and holding the input voltage to the liquid crystal layer, that is, together with the counter electrode. And a pixel electrode.

走査線2は、例えば両端において走査線2を順次選択駆動する走査線駆動回路5A及び5Bに接続されている。走査線駆動回路5A及び5Bは、画像表示領域10の周辺領域に設けられ、各走査線2に両端から同時に電圧を印加するように構成されている。   The scanning line 2 is connected to scanning line drive circuits 5A and 5B that sequentially select and drive the scanning line 2 at both ends, for example. The scanning line drive circuits 5A and 5B are provided in the peripheral region of the image display region 10, and are configured to apply a voltage to each scanning line 2 from both ends simultaneously.

データ線3は、画像信号Svを供給する画像信号線6に、サンプリング回路7を介して接続されている。サンプリング回路7は、画像信号線6から画像信号Svを受けるデータ線3を選択するためにデータ線3毎に付設されるスイッチング素子からなり、そのスイッチング動作は、データ線駆動回路8によってタイミング制御されるように構成されている。尚、プリチャージ回路9は、画像信号Svの印加前に、データ線3にプリチャージレベルを印加するために設けられている。尚、サンプリング回路7を構成するスイッチング素子は、例えば片チャネル型のTFT、CMOS型のTFT等からなる。   The data line 3 is connected to an image signal line 6 that supplies an image signal Sv via a sampling circuit 7. The sampling circuit 7 is composed of a switching element attached to each data line 3 in order to select the data line 3 that receives the image signal Sv from the image signal line 6, and the switching operation is timing-controlled by the data line driving circuit 8. It is comprised so that. The precharge circuit 9 is provided to apply a precharge level to the data line 3 before the application of the image signal Sv. The switching element constituting the sampling circuit 7 is composed of, for example, a single-channel TFT, a CMOS TFT, or the like.

また、本実施形態における表示パネル100は、“シリアル−パラレル変換”を利用して駆動されるように構成されている。即ち、図示したように、画像信号線6は複数(ここでは4本)配設され、その各々に対して配列順に接続したデータ線3(つまり4本)が1グループにまとめられており、データ線3に対応したスイッチング素子が、制御配線X(X1、X2、…、Xn)によってグループ毎にデータ線駆動回路8に接続されている。そして、データ線駆動回路8内に設けられたシフトレジスタから順次出力されるパルスがサンプリング回路駆動信号として、制御配線X1、X2、…、Xnを介して、サンプリング回路7に順番に入力される。この際、同一の制御配線Xに接続された一グループをなす複数のスイッチング素子は、同時に駆動される。即ち、本発明に係る「共通配線」の一例を構成する、シフトレジスタから分岐して延びるサンプリング回路7に至る複数の分岐配線を介して、サンプリング回路駆動信号は供給される。これらにより、データ線3のグループ毎に、画像信号線6上の画像信号がサンプリングされるように構成されている。このように、複数の画像信号線6に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時に供給すると、データ線3への画像信号入力をグループ毎に同時に行うことができるので、駆動周波数が抑えられる。   In addition, the display panel 100 according to the present embodiment is configured to be driven using “serial-parallel conversion”. That is, as shown in the figure, a plurality of (in this case, four) image signal lines 6 are arranged, and the data lines 3 (that is, four lines) connected to each of the image signal lines 6 are arranged in one group. A switching element corresponding to the line 3 is connected to the data line driving circuit 8 for each group by a control wiring X (X1, X2,..., Xn). Then, pulses sequentially output from a shift register provided in the data line driving circuit 8 are sequentially input to the sampling circuit 7 through the control wirings X1, X2,..., Xn as sampling circuit driving signals. At this time, a plurality of switching elements forming a group connected to the same control wiring X are driven simultaneously. That is, the sampling circuit drive signal is supplied through a plurality of branch wirings that constitute an example of the “common wiring” according to the present invention and reach the sampling circuit 7 that branches off from the shift register. Thus, the image signal on the image signal line 6 is sampled for each group of the data lines 3. As described above, when parallel image signals obtained by converting serial image signals are simultaneously supplied to a plurality of image signal lines 6, image signals can be input to the data lines 3 simultaneously for each group. The driving frequency is suppressed.

(サンプリング回路の機能的構成)
図2は、表示パネルのうち、データ線の駆動に関する回路系を示したものである。尚、同図は、簡便のため、制御配線X1,X2に接続されたグループG1,G2のデータ線3の系についてのみ代表的に表しており、以下においても、この2つのグループの回路系に基づいてより詳細な説明を行うことにする。
(Functional configuration of sampling circuit)
FIG. 2 shows a circuit system related to data line driving in the display panel. For the sake of simplicity, FIG. 4 shows only the system of the data line 3 of the groups G1 and G2 connected to the control wirings X1 and X2, and the circuit system of these two groups is also shown below. Based on this, a more detailed description will be given.

ここで、画像信号線6は4本であり、画像信号Sv1〜Sv4が夫々供給されるように構成されている。また、サンプリング回路7のスイッチング素子は、具体的にはサンプリング用TFT71(以下、適宜TFT71と略称する)として構成される。TFT71の夫々は、データ線3にソース−ドレイン間で直列に接続され、そのゲートは、データ線駆動回路8に接続されている。尚、個々のデータ線3は、サンプリング回路7とは反対側において多数の画素部4に接続されており、選択された画素部4の液晶容量Csに信号電圧を供給するようになっている。尚、液晶容量Csに蓄積容量が別途並列に接続されていてもよい。   Here, the number of the image signal lines 6 is four, and the image signals Sv1 to Sv4 are respectively supplied. The switching element of the sampling circuit 7 is specifically configured as a sampling TFT 71 (hereinafter, abbreviated as TFT 71 as appropriate). Each of the TFTs 71 is connected to the data line 3 in series between the source and the drain, and the gate thereof is connected to the data line driving circuit 8. Each data line 3 is connected to a large number of pixel units 4 on the side opposite to the sampling circuit 7 and supplies a signal voltage to the liquid crystal capacitor Cs of the selected pixel unit 4. A storage capacitor may be separately connected in parallel to the liquid crystal capacitor Cs.

(サンプリング回路のレイアウト)
次に、サンプリング回路のTFTアレイ基板上におけるレイアウトについて、図3及び図4を参照して説明する。
(Sampling circuit layout)
Next, the layout of the sampling circuit on the TFT array substrate will be described with reference to FIGS.

本実施形態のサンプリング回路7では、グループの境目を介して相隣接する2つのTFT71のうち、ドレイン配線側で隣接しているTFT71A(図3中、各グループの左端)は、データ線3に対する画像信号の出力値が一定化されるように、同一グループ内における他のTFT71Bとは特性が異ならしめられている。   In the sampling circuit 7 of the present embodiment, of the two TFTs 71 adjacent to each other via the boundary of the group, the TFT 71A adjacent to the drain wiring side (the left end of each group in FIG. 3) is an image for the data line 3. The characteristics are different from those of the other TFTs 71B in the same group so that the output value of the signal is fixed.

具体的には、TFT71は、図3に示したレイアウトで配置されている。複数のTFT71は、制御配線X1及びX2に対応してグループG1及びG2にグループ化されている。グループG1及びG2は夫々、左端のTFT71Aと、それ以外のTFT71Bの計4個のTFT71を含んでなる。TFT71Aは、データ線3の延びる方向に延設されたソース配線72S及びドレイン配線72D、並びにデータ線3の延びる方向にソース配線72S及びドレイン配線72Dに挟まれて延設されたゲート配線72Gを備えている。また、TFT71Bは、データ線3の延びる方向に延設された73S及びドレイン配線73D、並びにデータ線3の延びる方向にソース配線73S及びドレイン配線73Dに挟まれて延設されたゲート配線73Gを備えている。   Specifically, the TFTs 71 are arranged in the layout shown in FIG. The plurality of TFTs 71 are grouped into groups G1 and G2 corresponding to the control wirings X1 and X2. Each of the groups G1 and G2 includes a total of four TFTs 71, the leftmost TFT 71A and the other TFT 71B. The TFT 71A includes a source wiring 72S and a drain wiring 72D that extend in the direction in which the data line 3 extends, and a gate wiring 72G that extends between the source wiring 72S and the drain wiring 72D in the direction in which the data line 3 extends. ing. The TFT 71B includes 73S and drain wiring 73D extending in the direction in which the data line 3 extends, and a gate wiring 73G extending between the source wiring 73S and the drain wiring 73D in the direction in which the data line 3 extends. ing.

図4は、I−I'線におけるTFT71Aの断面構成を拡大表示している。TFT71Aは、例えばこのようにTFTアレイ基板1の上に設けられた半導体層74のソース領域74S及びドレイン領域74Dにソース配線72S及びドレイン配線72Dが夫々接続され、チャネル領域74Cの上層に、チャネル領域74Cとゲート絶縁膜75を介して正対するようにゲート配線72Gが設けられることによりゲートが形成されている。ソース配線72S、ゲート配線72G及びドレイン配線72Dは、層間絶縁膜76によって互いに電気的に絶縁されている。尚、TFT71Bも、基本構成は図4と同様である。   FIG. 4 is an enlarged view of the cross-sectional configuration of the TFT 71A taken along line II ′. In the TFT 71A, for example, the source wiring 72S and the drain wiring 72D are respectively connected to the source region 74S and the drain region 74D of the semiconductor layer 74 provided on the TFT array substrate 1, and the channel region 74C is formed on the channel region 74C. A gate is formed by providing a gate wiring 72G so as to face the 74C via the gate insulating film 75. The source wiring 72S, the gate wiring 72G, and the drain wiring 72D are electrically insulated from each other by the interlayer insulating film 76. The basic configuration of the TFT 71B is the same as that shown in FIG.

そして、本実施形態では、TFT71Aにおけるチャネル領域74Cのチャネル幅Wchは、TFT71Bのチャネル幅Wchよりも長く設定されている。一般に、TFTの抵抗はチャネル幅寸法に強く依存しており、チャネル幅が広いほど、抵抗は低下する。即ち、同等のゲート電圧が印加された場合には、チャネル幅が広い方がより多くのドレイン電流が流れる。ここでは、以下に詳述するように、TFT71Aに対する寄生容量の影響を補償するために、TFT71Aのみチャネル幅Wchが調整されており、結果的に、TFT71からデータ線3への画像信号の出力値が一定化されている。   In this embodiment, the channel width Wch of the channel region 74C in the TFT 71A is set longer than the channel width Wch of the TFT 71B. In general, the resistance of a TFT strongly depends on the channel width dimension, and the resistance decreases as the channel width increases. That is, when an equivalent gate voltage is applied, a larger drain current flows when the channel width is wider. Here, as will be described in detail below, the channel width Wch is adjusted only for the TFT 71A in order to compensate for the influence of the parasitic capacitance on the TFT 71A. As a result, the output value of the image signal from the TFT 71 to the data line 3 is adjusted. Is constant.

(表示パネル100の動作)
このような表示パネル100では、一水平走査期間中に画像信号Svを各データ線3に供給する際、データ線駆動回路8が所定のタイミングで制御配線X1、X2、…、Xnに制御信号を順次入力することによって、TFT71のオン/オフがグループ毎に制御される。このサンプリング制御に同期して、各グループのうちTFT71がオン状態となり、信号入力が許可されたグループの各データ線3に対応する画像信号Sv1〜Sv4が、画像信号線6上でサンプリングされて、対応する4本のデータ線3に対して同時に供給される。
(Operation of display panel 100)
In such a display panel 100, when the image signal Sv is supplied to each data line 3 during one horizontal scanning period, the data line driving circuit 8 sends control signals to the control lines X1, X2,. By sequentially inputting, on / off of the TFT 71 is controlled for each group. In synchronization with this sampling control, the TFT 71 of each group is turned on, and the image signals Sv1 to Sv4 corresponding to the data lines 3 of the group permitted to input signals are sampled on the image signal line 6, They are supplied simultaneously to the corresponding four data lines 3.

いま、制御配線X1に電圧が印加され、グループG1に対して画像信号Sv1〜Sv4が供給されたとする(図2及び図3参照)。この場合、グループG1のTFT71のみオン状態であり、それ以外のTFT71は全てオフ状態となっている。よって、グループG1内では、TFT71Aのソース配線72S及びドレイン配線72D、TFT71Bのソース配線73S及びドレイン配線73Dに、入力される画像信号Sv(Sv1〜Sv4)に応じた電圧が印加されている。   Now, it is assumed that a voltage is applied to the control wiring X1 and the image signals Sv1 to Sv4 are supplied to the group G1 (see FIGS. 2 and 3). In this case, only the TFT 71 of the group G1 is in an on state, and all other TFTs 71 are in an off state. Therefore, in the group G1, a voltage corresponding to the input image signal Sv (Sv1 to Sv4) is applied to the source wiring 72S and drain wiring 72D of the TFT 71A and the source wiring 73S and drain wiring 73D of the TFT 71B.

このとき、隣接するTFT71同士には、層間絶縁膜76を誘電体膜として介して対向することで容量電極として機能する配線部分間において寄生容量が存在している。そして、最近接配線間では特にこのような寄生容量が大きい。寄生容量はまた、高精細化により画素ピッチが狭まり、TFT71の間隔が狭まるにつれて、その誘電体膜が薄くなるので、増大する。動作中のグループ内では、この配線系に結合する寄生容量の大きさに応じて、主に相隣接するソース配線とドレイン配線との間で相互に電位変動の影響を及ぼし合っている。従って、データ線3、更には画素部4に本来供給される画像信号とは別の画像信号に起因した電位変動が多かれ少なかれ生じる。これらは、厳密な意味では全てゴースト発生の原因となり得る。   At this time, there is a parasitic capacitance between adjacent TFTs 71 between the wiring portions that function as capacitive electrodes by facing the interlayer insulating film 76 as a dielectric film. Such parasitic capacitance is particularly large between the closest wirings. The parasitic capacitance also increases as the pixel pitch is reduced due to high definition and the dielectric film becomes thinner as the distance between the TFTs 71 is reduced. Within the group in operation, depending on the magnitude of the parasitic capacitance coupled to the wiring system, the source wiring and the drain wiring that are adjacent to each other mainly influence the potential fluctuation. Therefore, more or less potential fluctuation is caused by an image signal different from the image signal originally supplied to the data line 3 and further to the pixel portion 4. These can all cause ghosting in the strict sense.

但し、本発明の発明者は、このようなグループ内におけるTFT71相互間の寄生容量に比べ、互いに異なるグループに属し、グループとグループの境界で隣接しているTFT71の間の寄生容量(以下、グループ間容量と呼ぶことにする)の方が、画質に与える影響が顕著に大きいことを見出している。   However, the inventor of the present invention compares the parasitic capacitance between the TFTs 71 that belong to different groups and are adjacent to each other at the boundary between the groups as compared to the parasitic capacitance between the TFTs 71 in such a group. It has been found that the effect on the image quality is significantly larger.

この点について図5を参照して説明する。ここに図5は、本実施形態の場合の、サンプリング回路内における寄生容量の様子を示した等価的な回路図である。   This point will be described with reference to FIG. FIG. 5 is an equivalent circuit diagram showing the state of the parasitic capacitance in the sampling circuit in the case of this embodiment.

図5に示すように本実施形態の場合、グループ内やグループ間に関わらず、ソース配線と、このソース配線に近接するドレイン配線との間に寄生容量が寄生している。ここでは、便宜的に、グループ内のTFT71間における寄生容量をC11とし、境界Rを挟んで異なるグループに属するTFT71同士の間に生じる容量を、グループ間容量C21としている。   As shown in FIG. 5, in the case of the present embodiment, a parasitic capacitance is parasitic between the source wiring and the drain wiring adjacent to the source wiring regardless of the group or between the groups. Here, for convenience, the parasitic capacitance between the TFTs 71 in the group is C11, and the capacitance generated between the TFTs 71 belonging to different groups across the boundary R is the intergroup capacitance C21.

通常、画像は画素単位でみれば急激に変化することはなく、隣接画素同士は似通った表示を行うことが知られている。つまり、近接する画素同士ほど、画素信号電圧も差がないことになる。従って、グループ内については、寄生容量C11による隣接配線間における電位変動の及ぼす悪影響は、基本的に小さくて済む。更に、仮に画素単位で急激に変化する場合であっても、隣接画素間における急激な変化であれば、相隣接するTFT71間での寄生容量によって、相隣接するデータ線に接続された画素ライン間でゴーストが生じても、これを視認するのはむしろ困難である。例えば、白画像と黒画像との境界付近に黒ライン又は白ラインが表示されていても、一ライン分のみ、例えば十数μm程度のみ離れた細い当該黒ラインや白ラインは殆ど又は実践的な意味では全く通常視認できない。   Normally, it is known that an image does not change abruptly when viewed in units of pixels, and adjacent pixels perform similar display. That is, there is no difference in pixel signal voltage between adjacent pixels. Therefore, in the group, the adverse effect of the potential fluctuation between the adjacent wirings due to the parasitic capacitance C11 is basically small. Further, even if the pixel changes suddenly in units of pixels, if the change is rapid between adjacent pixels, the parasitic capacitance between adjacent TFTs 71 may cause a gap between pixel lines connected to adjacent data lines. Even if a ghost occurs, it is rather difficult to see it. For example, even if a black line or a white line is displayed near the boundary between a white image and a black image, the thin black line or white line that is separated by only one line, for example, only about a dozen μm, is almost or practical. In general, it cannot be seen at all.

しかしながら、グループG1に画像信号が供給されるべき期間に、グループG1の左端のTFT71Aでは、画像信号線6における電位変動のうち、画像信号Sv1による電位変動が、境界Rを挟んで隣接するグループG2のTFT71Bのソース配線73Sから、グループ間容量C21を介してドレイン配線72Dに伝わってしまう。   However, in the period when the image signal is to be supplied to the group G1, in the leftmost TFT 71A of the group G1, among the potential fluctuations in the image signal line 6, the potential fluctuation due to the image signal Sv1 is adjacent to the group G2 across the boundary R. Is transmitted from the source wiring 73S of the TFT 71B to the drain wiring 72D via the inter-group capacitance C21.

その場合の具体例として、本発明の発明者によれば、例えばグループG1において右端の画素部4を黒表示する画像信号Sv1を与えると、左端の画素部4が白く表示されるという現象が観察されている。これは、グループ間容量C21が、画像信号Sv1に応じて左端の画素部4における印加電圧を実効的に減少させていることに起因している。   As a specific example in this case, according to the inventor of the present invention, for example, when the image signal Sv1 for displaying the rightmost pixel portion 4 in black is given in the group G1, the phenomenon that the leftmost pixel portion 4 is displayed in white is observed. Has been. This is due to the fact that the inter-group capacitance C21 effectively reduces the applied voltage at the leftmost pixel unit 4 in accordance with the image signal Sv1.

また、グループ間容量C21は、このようにグループ内で一端側に配列するデータ線3の電位を他端側のデータ線3の電位に作用させるため、その影響はグループの周期分だけ離間した画素に現れる。従って、隣接画素間で発生するノイズよりもはるかに視認されやすい。このように、何ら対策を施さない場合には、グループ間容量C21による悪影響が、表示画面上で距離を隔てることで顕在化するゴーストとして視覚上で目立って認識されることになってしまうのである。   Further, since the inter-group capacitor C21 causes the potential of the data line 3 arranged on one end side in the group to act on the potential of the data line 3 on the other end side in this way, the effect is the pixel separated by the period of the group. Appear in Therefore, it is much easier to visually recognize than noise generated between adjacent pixels. As described above, when no countermeasure is taken, the adverse effect of the inter-group capacity C21 is visually recognized as a ghost that becomes apparent when the distance is separated on the display screen. .

これに対し、本実施形態では、グループ左端に位置するTFT71Aのチャネル幅Wchを広げている。このチャネル幅Wchが広がった分だけ、TFT71Aは、TFT71Bに比べてドレイン電流が増大し、グループ間容量C21によるドレイン配線72D側での電流量減少分が相殺される。その結果、データ線3に印加される画像信号Svへのグループ間容量C21の影響が低減され、画素部4に適正電圧を供給することが可能となる。よって、上述のグループの間隔で顕在化する表示ノイズを防止することができる。   In contrast, in the present embodiment, the channel width Wch of the TFT 71A located at the left end of the group is increased. As the channel width Wch increases, the drain current of the TFT 71A increases as compared with the TFT 71B, and the decrease in the amount of current on the drain wiring 72D side due to the inter-group capacitance C21 is offset. As a result, the influence of the inter-group capacitance C21 on the image signal Sv applied to the data line 3 is reduced, and an appropriate voltage can be supplied to the pixel unit 4. Therefore, it is possible to prevent display noise that becomes apparent at the above-described group intervals.

このように本実施形態では、全てのTFT71からデータ線3への画像信号の出力値が一定化されるように、TFT71Aの特性をTFT71Bと異ならしめるようにしたので、グループ間容量C21の影響を受けるTFT71Aからデータ線3への出力電圧が、本来データ線3に供給されるべき画像信号Sv4の電圧値に近づく又は一致し、ゴースト等による画質劣化を殆ど又は全く生じさせずに画像表示を行うことができる。   As described above, in this embodiment, the characteristics of the TFT 71A are made different from those of the TFT 71B so that the output value of the image signal from all the TFTs 71 to the data line 3 is constant. The output voltage from the received TFT 71A to the data line 3 approaches or coincides with the voltage value of the image signal Sv4 that should originally be supplied to the data line 3, and image display is performed with little or no image quality degradation due to ghost or the like. be able to.

また、このように従来のサンプリング回路に対し一部分だけレイアウト変更を加えるだけで、グループ間容量という特に大きな寄生容量成分を軽減し、画質を飛躍的に改善するという大きな効果を得ることができる。特に、本実施形態ではTFT71Aの特性調整をチャネル幅Wchの変更により行うようにしたので、調整自体が容易であるのに加え、レイアウト変更も簡便に行うことができる。   In addition, by simply changing the layout of the conventional sampling circuit only in part, a particularly large parasitic capacitance component such as inter-group capacitance can be reduced, and a great effect of dramatically improving the image quality can be obtained. In particular, in the present embodiment, the characteristic adjustment of the TFT 71A is performed by changing the channel width Wch. Therefore, in addition to the adjustment itself being easy, the layout can be easily changed.

更に、このような方法で、特に画質に及ぼす影響が大きい寄生容量成分を低減することで、寄生容量とトレードオフの関係にあるTFT71の配線ピッチを(画質を落とさずに)狭めることができる。よって、表示パネル100は、従来に比して高精細化を図ることが可能となる。   Further, by reducing the parasitic capacitance component that has a great influence on the image quality by such a method, the wiring pitch of the TFT 71 having a trade-off relationship with the parasitic capacitance can be narrowed (without degrading the image quality). Therefore, the display panel 100 can achieve higher definition than conventional.

<第2実施形態>
次に、図6及び図7を参照して第2実施形態について説明する。
Second Embodiment
Next, a second embodiment will be described with reference to FIGS.

図6は、第2実施形態に係るサンプリング回路の構成を表しており、図7は、この場合のサンプリング回路内における寄生容量の様子を示した等価的な回路図である。尚、第2実施形態に係る電気光学装置の主要構成は、第1実施形態と同様であり、サンプリング回路のレイアウトが異なるのみである。従って、第1実施形態と同様の構成要素については、同一の符号を付し、その説明を適宜省略するものとする。   FIG. 6 shows the configuration of the sampling circuit according to the second embodiment, and FIG. 7 is an equivalent circuit diagram showing the state of the parasitic capacitance in the sampling circuit in this case. The main configuration of the electro-optical device according to the second embodiment is the same as that of the first embodiment, except that the layout of the sampling circuit is different. Therefore, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate.

図6におけるサンプリング回路は、右端のTFT81Aと、それ以外のTFT81Bの計4個のTFT81を1単位とするグループによって構成されている。ここにTFT81は、TFT71とはソース配線及びドレイン配線の配置が逆になっている。つまり、ここでは、TFT81の構造はTFT71の鏡像となっているとみなしてよい。そして、グループの境目を介して相隣接する2つのTFT81のうち、ドレイン配線側で隣接しているTFT81A(図6中、各グループの右端)は、データ線3に対する画像信号の出力値が一定化されるように、特性が調整されている。   The sampling circuit in FIG. 6 is configured by a group in which a total of four TFTs 81, that is, the rightmost TFT 81A and the other TFT 81B are taken as one unit. Here, the arrangement of the source wiring and the drain wiring of the TFT 81 is opposite to that of the TFT 71. That is, here, the structure of the TFT 81 may be regarded as a mirror image of the TFT 71. Of the two TFTs 81 adjacent to each other through the boundary of the group, the output value of the image signal to the data line 3 is constant in the TFT 81A adjacent to the drain wiring side (the right end of each group in FIG. 6). The characteristics have been adjusted as described.

この場合には、図7のように、ソース配線と、このソース配線に近接するドレイン配線との間には寄生容量が寄生している。そこで、グループG2に画像信号が供給されるべき期間に、グループG2の右端のTFT81Aでは、画像信号線6における電位変動のうち、画像信号Sv4による電位変動が、境界Rを挟んで隣接するグループG1のTFT81Bのソース配線からグループ間容量C22を介してドレイン配線に伝わってしまう。   In this case, as shown in FIG. 7, parasitic capacitance is parasitic between the source wiring and the drain wiring adjacent to the source wiring. Therefore, in the rightmost TFT 81A of the group G2 during the period when the image signal is to be supplied to the group G2, among the potential fluctuations in the image signal line 6, the potential fluctuation due to the image signal Sv4 is adjacent to the group G1 across the boundary R. Is transmitted from the source wiring of the TFT 81B to the drain wiring via the inter-group capacitor C22.

但し、本実施形態におけるTFT81Aによれば、チャネル幅Wchが広がった分だけ、TFT81Bに比べてドレイン電流が増大し、グループ間容量C22によるドレイン配線側での電流量減少分が相殺される。そのため、データ線3に印加される画像信号Svへのグループ間容量C22の影響が低減され、画素部4に適正電圧を供給することが可能となる。従って、上述のグループの間隔周期で顕在化する表示ノイズを防止することができる。   However, according to the TFT 81A in the present embodiment, the drain current is increased as compared with the TFT 81B by an amount corresponding to the increase of the channel width Wch, and the decrease in the current amount on the drain wiring side due to the inter-group capacitance C22 is offset. Therefore, the influence of the inter-group capacitance C22 on the image signal Sv applied to the data line 3 is reduced, and an appropriate voltage can be supplied to the pixel unit 4. Accordingly, it is possible to prevent display noise that becomes apparent in the above-described group interval period.

このように本実施形態では、全てのTFT81からデータ線3への画像信号の出力値が一定化されるように、TFT81Aの特性をTFT81Bと異ならしめるようにしたので、データ線3ひいては画素部4の容量C22に起因する電圧変動が軽減され、ゴースト等による画質劣化を殆ど又は全く生じさせずに画像表示を行うことができる。   As described above, in this embodiment, the characteristics of the TFT 81A are made different from those of the TFT 81B so that the output value of the image signal from all the TFTs 81 to the data line 3 is constant. The voltage fluctuation caused by the capacitor C22 is reduced, and image display can be performed with little or no image quality degradation due to ghost or the like.

更に、このように特に画質に及ぼす影響が大きい寄生容量成分を低減することで、寄生容量とトレードオフの関係にあるTFT71の配線ピッチを(画質を落とさずに)狭めることができる。よって、表示パネル100は、従来に比して高精細化を図ることが可能となる。   Furthermore, by reducing the parasitic capacitance component that has a particularly large influence on the image quality in this way, the wiring pitch of the TFT 71 having a trade-off relationship with the parasitic capacitance can be reduced (without degrading the image quality). Therefore, the display panel 100 can achieve higher definition than conventional.

尚、上記第1及び第2の実施形態では、サンプリング回路のTFTの特性を、チャネル幅Wchを変化させることで調整する場合について説明したが、例えば、そのチャネル長を変化させることによっても特性を調整することができる。チャネル長は、TFT71では図4におけるチャネル領域24Cの横方向の長さであり、一般にトランジスタ抵抗と比例関係にある。よって、チャネル長を長くすれば、チャネル幅を短くするのと同等の効果が得られる。   In the first and second embodiments, the case where the characteristics of the TFT of the sampling circuit are adjusted by changing the channel width Wch has been described. However, for example, the characteristics can also be changed by changing the channel length. Can be adjusted. In the TFT 71, the channel length is the horizontal length of the channel region 24C in FIG. 4 and is generally proportional to the transistor resistance. Therefore, if the channel length is increased, the same effect as that of shortening the channel width can be obtained.

このようなTFTの特性調整は、更に、チャネル長とチャネル幅の両方を変えることで行うようにしてもよく、チャネル領域に限らず、TFTのレイアウトを変えることで行うようにしてもよい。   Such TFT characteristic adjustment may be performed by changing both the channel length and the channel width, and may be performed by changing not only the channel region but also the TFT layout.

更に、上記実施形態では、サンプリング回路のTFTのうち、グループの境目を介して相隣接する二つの薄膜トランジスタの一方について特性を調整する場合について説明したが、本発明に係るサンプリング回路では、例えば回路レイアウトや駆動方法等によっては、グループの境目を介して相隣接する二つの薄膜トランジスタの両方の特性が調整されていてもよい。   Furthermore, in the above-described embodiment, the case where the characteristics of one of two thin film transistors adjacent to each other via a group boundary is adjusted among the TFTs of the sampling circuit has been described. However, in the sampling circuit according to the present invention, for example, the circuit layout Depending on the driving method or the like, the characteristics of both of the two thin film transistors adjacent to each other may be adjusted via the boundary between the groups.

次に、以上に説明した液晶装置を、各種の電子機器に適用する場合について説明する。   Next, the case where the liquid crystal device described above is applied to various electronic devices will be described.

(プロジェクタ)
先ず、本発明の「電気光学装置」の一例たる液晶装置を、ライトバルブに適用したプロジェクタについて説明する。図8は、このプロジェクタの構成例を示す平面図である。同図に示したように、プロジェクタ1100の内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶装置1110R、1110B及び1110Gに入射される。液晶装置1110R、1110B及び1110Gの構成は、例えば上記実施形態における液晶装置と同等であり、夫々において、画像信号処理回路(図示せず)から供給されるR、G、Bの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、R及びBの光が90度に屈折する一方、Gの光が直進する。これにより各色の画像が合成され、投射レンズ1114を介して、スクリーン等にカラー画像が投写される。
(projector)
First, a projector in which a liquid crystal device as an example of the “electro-optical device” of the present invention is applied to a light valve will be described. FIG. 8 is a plan view showing a configuration example of the projector. As shown in the figure, a projector 1100 is provided with a lamp unit 1102 composed of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. It enters the liquid crystal devices 1110R, 1110B, and 1110G. The configurations of the liquid crystal devices 1110R, 1110B, and 1110G are the same as, for example, the liquid crystal devices in the above-described embodiments. In each of them, R, G, and B primary color signals supplied from an image signal processing circuit (not shown) are modulated. The Light modulated by these liquid crystal devices is incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted by 90 degrees, while G light travels straight. As a result, the images of the respective colors are synthesized and a color image is projected onto the screen or the like via the projection lens 1114.

(モバイル型コンピュータ)
次に、この電気光学装置たる液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図9は、このパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。液晶表示ユニット1206は、前述の電気光学装置としての液晶装置1005に、バックライトを付加した構成となっている。
(Mobile computer)
Next, an example in which the liquid crystal device as the electro-optical device is applied to a mobile personal computer will be described. FIG. 9 is a perspective view showing the configuration of this personal computer. The personal computer 1200 includes a main body 1204 having a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 has a configuration in which a backlight is added to the above-described liquid crystal device 1005 as an electro-optical device.

(携帯電話)
更に、この電気光学装置たる液晶装置を、携帯電話に適用した例について説明する。図10は、この携帯電話の構成を示す斜視図である。同図における携帯電話1300は、複数の操作ボタン1302及び内蔵回路と共に、液晶装置1005を備える。ここに液晶装置1005は反射型であり、必要に応じてその前面にフロントライトが設けられる。
(mobile phone)
Further, an example in which the liquid crystal device as the electro-optical device is applied to a mobile phone will be described. FIG. 10 is a perspective view showing the configuration of this mobile phone. A cellular phone 1300 in the figure includes a liquid crystal device 1005 together with a plurality of operation buttons 1302 and a built-in circuit. Here, the liquid crystal device 1005 is of a reflective type, and a front light is provided on the front surface thereof as necessary.

以上では、本発明の電気光学装置について、液晶装置を例に挙げて具体的に説明したが、本発明の電気光学装置は、その他にも“シリアルーパラレル変換”による駆動を行うものであって、サンプリング用スイッチング素子にTFTを用いる装置全般に広く適用可能である。そのような装置としては、例えば、電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等を挙げることができる。   In the above, the electro-optical device of the present invention has been specifically described by taking a liquid crystal device as an example. However, the electro-optical device of the present invention also performs driving by “serial-parallel conversion”. The present invention can be widely applied to all devices using TFTs as sampling switching elements. Examples of such a device include an electrophoretic device such as electronic paper, and a display device (Field Emission Display and Surface-Conduction Electron-Emitter Display) using an electron-emitting device.

また、このような本発明の電気光学装置は、先に説明した電子機器の他にも、テレビジョン受像機や、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などに適用可能である。   In addition to the above-described electronic apparatus, the electro-optical device of the present invention includes a television receiver, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, and an electronic notebook. It can be applied to a calculator, a word processor, a workstation, a video phone, a POS terminal, a device equipped with a touch panel, and the like.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及びこれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic device including the same is also included in the technical scope of the present invention.

本発明の第1実施形態に係る電気光学装置の表示パネルを示すブロック図である。1 is a block diagram illustrating a display panel of an electro-optical device according to a first embodiment of the invention. FIG. 図1に示した表示パネルにおけるデータ線駆動回路系の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a data line driving circuit system in the display panel shown in FIG. 1. 図2に示したサンプリング回路の配線レイアウト図である。FIG. 3 is a wiring layout diagram of the sampling circuit shown in FIG. 2. 図3のI−I’断面図である。It is I-I 'sectional drawing of FIG. 図2に示したサンプリング回路における寄生容量について説明するための図である。FIG. 3 is a diagram for explaining a parasitic capacitance in the sampling circuit shown in FIG. 2. 第2実施形態に係るサンプリング回路の配線レイアウト図である。FIG. 6 is a wiring layout diagram of a sampling circuit according to a second embodiment. 図6に示したサンプリング回路における寄生容量について説明するための図である。It is a figure for demonstrating the parasitic capacitance in the sampling circuit shown in FIG. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。It is sectional drawing which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied. 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す断面図である。1 is a cross-sectional view illustrating a configuration of a personal computer as an example of an electronic apparatus to which an electro-optical device is applied. 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す断面図である。It is sectional drawing which shows the structure of the mobile telephone which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

1…TFT基板、2…走査線、3…データ線、4…画素部、5A,5B…走査線駆動回路、6…画像信号線、7…サンプリング回路、8…データ線駆動回路、9…プリチャージ回路、10…画像表示領域、71(71A、71B)、81(81A,81B)…TFT、72S、73S…ソース、72G、73G…ゲート、72D、73D…ドレイン、X、X1、X2…制御配線、G1,G2…(同時駆動される配線系の)グループ、R…グループ間の境界、Sv、Sv1〜Sv4…画像信号、Wch…チャネル幅、C11…寄生容量、C21、C22…グループ間容量、100…表示パネル。
DESCRIPTION OF SYMBOLS 1 ... TFT substrate, 2 ... Scan line, 3 ... Data line, 4 ... Pixel part, 5A, 5B ... Scan line drive circuit, 6 ... Image signal line, 7 ... Sampling circuit, 8 ... Data line drive circuit, 9 ... Pre Charge circuit, 10 ... Image display area, 71 (71A, 71B), 81 (81A, 81B) ... TFT, 72S, 73S ... Source, 72G, 73G ... Gate, 72D, 73D ... Drain, X, X1, X2 ... Control Wiring, G1, G2... (Group of simultaneously driven wiring system), R... Boundary between groups, Sv, Sv1 to Sv4... Image signal, Wch... Channel width, C11. , 100 ... display panel.

Claims (7)

基板上における画像表示領域に、相交差して配列された複数の走査線及び複数のデータ線と前記複数の走査線及び前記複数のデータ線に接続された複数の画素部とを備え、
前記画像表示領域の周辺に位置する周辺領域に、
シリアル−パラレル変換されたn(但し、nは2以上の自然数)個の画像信号が供給されるn本の画像信号線と、
(i) 前記データ線に電気的に接続されたドレインと、(ii) 前記画像信号線に電気的に接続されたソースと、(iii) 前記ソースと前記ドレインとの間のチャネルの導通をサンプリング回路駆動信号に応じて制御するゲートとを夫々備えると共に、前記複数のデータ線に対応して配列された複数の薄膜トランジスタを含むサンプリング回路と、
前記複数の薄膜トランジスタのうち、前記複数のデータ線のうち同時に駆動されるn本のデータ線に電気的に接続されたn個の薄膜トランジスタのグループ毎に、前記ゲートに対して共通配線を介して共通に接続され、前記共通配線を通じて、前記グループ毎に前記ゲートに前記サンプリング回路駆動信号を供給するデータ線駆動回路と
を備え、
前記複数の薄膜トランジスタのうち、前記グループの境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方は、前記複数のデータ線に対する前記画像信号の前記ドレインからの出力値が一定化されるように、同一の前記グループ内における前記少なくとも一方の薄膜トランジスタを除く他の薄膜トランジスタとは特性が異ならしめられていることを特徴とする電気光学装置。
The image display area on the substrate includes a plurality of scanning lines and a plurality of data lines arranged in a crossing manner, and a plurality of pixel portions connected to the plurality of scanning lines and the plurality of data lines,
In the peripheral area located around the image display area,
N image signal lines to which n (where n is a natural number of 2 or more) converted image signals are supplied;
(i) a drain electrically connected to the data line; (ii) a source electrically connected to the image signal line; and (iii) sampling a channel conduction between the source and the drain. A sampling circuit including a plurality of thin film transistors arranged corresponding to the plurality of data lines, each of which includes a gate controlled according to a circuit drive signal,
Among the plurality of thin film transistors, each of the n thin film transistors electrically connected to the n data lines driven simultaneously among the plurality of data lines is common to the gate through a common wiring. And a data line driving circuit that supplies the sampling circuit driving signal to the gate for each group through the common wiring, and
Among the plurality of thin film transistors, at least one of two thin film transistors adjacent to each other through the boundary of the group is the same so that the output value of the image signal from the drain for the plurality of data lines is constant. An electro-optical device having characteristics different from those of the other thin film transistors except the at least one thin film transistor in the group.
隣接する前記グループに係る前記薄膜トランジスタ、前記画像信号線及び前記共通配線からの電気的影響を相殺又は低減するように、前記少なくとも一方の薄膜トランジスタは、前記特性が異ならしめられていることを特徴とする請求項1に記載の電気光学装置。   The at least one thin film transistor has different characteristics so as to cancel or reduce an electrical influence from the thin film transistor, the image signal line, and the common wiring in the adjacent group. The electro-optical device according to claim 1. 前記グループの境目を介して相隣接する二つの薄膜トランジスタのうち、前記ドレインにおいて隣接する薄膜トランジスタの特性が、前記他の薄膜トランジスタの特性とは異なるように調整されていることを特徴とする請求項1又は2に記載の電気光学装置。   The characteristic of the thin film transistor adjacent to the drain among the two thin film transistors adjacent to each other through the boundary of the group is adjusted to be different from the characteristics of the other thin film transistors. 2. The electro-optical device according to 2. 前記境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方の特性は、前記他の薄膜トランジスタの特性とは異なるようにチャネル長が調整されていることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。   4. The channel length is adjusted so that at least one characteristic of two thin film transistors adjacent to each other through the boundary is different from characteristics of the other thin film transistors. 5. The electro-optical device according to Item. 前記境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方の特性は、前記他の薄膜トランジスタの特性とは異なるようにチャネル幅が調整されていることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。   The channel width is adjusted so that at least one characteristic of two thin film transistors adjacent to each other via the boundary is different from the characteristic of the other thin film transistor. The electro-optical device according to Item. 前記複数の薄膜トランジスタのうち、前記境目を介して相隣接する二つの薄膜トランジスタの少なくとも一方とそれ以外の薄膜トランジスタとは、全体又は一部のレイアウトが相異なるように構成されていることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。   The at least one of two thin film transistors adjacent to each other through the boundary and the other thin film transistors among the plurality of thin film transistors are configured such that the whole or a part of the layout is different. Item 4. The electro-optical device according to any one of Items 1 to 3. 請求項1から請求項6のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 6.
JP2004050143A 2004-02-25 2004-02-25 Electro-optical device and electronic apparatus Expired - Fee Related JP4367175B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004050143A JP4367175B2 (en) 2004-02-25 2004-02-25 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004050143A JP4367175B2 (en) 2004-02-25 2004-02-25 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2005243825A JP2005243825A (en) 2005-09-08
JP4367175B2 true JP4367175B2 (en) 2009-11-18

Family

ID=35025249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004050143A Expired - Fee Related JP4367175B2 (en) 2004-02-25 2004-02-25 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4367175B2 (en)

Also Published As

Publication number Publication date
JP2005243825A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4029802B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP5646283B2 (en) display
KR20040052194A (en) Display device
JP2009168849A (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
US8049694B2 (en) Electro-optical device and electronic apparatus including the same
US20080284708A1 (en) Liquid Crystal Display Device
JP2003202592A (en) Liquid crystal display panel
JP4957190B2 (en) Electro-optical device and electronic apparatus
JP3841074B2 (en) Electro-optical device and electronic apparatus
US7548234B2 (en) Driving circuit for electro-optical device, electro-optical device, and electronic apparatus
US11747692B2 (en) Display device
JP4572316B2 (en) Electro-optical panel drive circuit and method, electro-optical device, and electronic apparatus
JP2006215377A (en) Electrooptical device and electronic apparatus
JP4367175B2 (en) Electro-optical device and electronic apparatus
JP2007140479A (en) Electro-optical device and electronic apparatus
JP5285256B2 (en) Electro-optical device and electronic apparatus
JP2006227243A (en) Electrooptical apparatus and electronic equipment
JP4093270B2 (en) Electro-optical device and electronic apparatus
JP4483341B2 (en) Electro-optical device and electronic apparatus
JP4617861B2 (en) Liquid crystal display device
JP5228517B2 (en) Electro-optical device and electronic apparatus
JP2004061631A (en) Optoelecronic device, flexible printed circuit board, and electronic device
US20210065638A1 (en) Display device
JP4581557B2 (en) Electro-optical device and electronic apparatus
JP2003337545A (en) Driving circuit for electrooptical device, electrooptical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060609

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090817

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees