JP4362244B2 - Semiconductor stack and pressure control device for the same - Google Patents
Semiconductor stack and pressure control device for the same Download PDFInfo
- Publication number
- JP4362244B2 JP4362244B2 JP2001145444A JP2001145444A JP4362244B2 JP 4362244 B2 JP4362244 B2 JP 4362244B2 JP 2001145444 A JP2001145444 A JP 2001145444A JP 2001145444 A JP2001145444 A JP 2001145444A JP 4362244 B2 JP4362244 B2 JP 4362244B2
- Authority
- JP
- Japan
- Prior art keywords
- strain
- semiconductor stack
- data
- detector
- predetermined range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、内部に冷却媒体用流路が形成される複数の冷却フィンと、平形状の半導体素子とを交互に積層した積層体を、その積層方向両側から固定部材で挟持するとともに、前記固定部材間を複数本の締め付けボルトで一体的に固定する半導体スタックおよびその加圧力管理装置に関する。
【0002】
【従来の技術】
例えば、溶接トランス等に使用される半導体スタックでは、平形状の半導体素子を複数の冷却フィン間に配設した積層体を、その積層方向両側からクランパを介して加圧挟持するように構成されている。
【0003】
この種の半導体スタックでは、通常、クランパと積層体との間に、荷重計、例えば、ロードセルを挟み込んでおり、このロードセルの出力データをモニタしながら、前記クランパを構成する締め付けボルトを締め付けて、前記積層体に作用する荷重量(加圧力)を調整する作業が行われている。
【0004】
ところが、この種の技術では、積層体に作用する荷重を直接的に把握できるために荷重量を精度よく調整し得るものの、ロードセルが組み込まれるために積層方向の寸法が長尺化するとともに、半導体スタックが相当に高価なものになるという問題があった。
【0005】
そこで、ロードセル等の荷重計を使用することがなく、簡単に荷重量を調整するために、種々の提案がなされており、例えば、特開昭50−112736号公報に開示されている平形整流素子の加圧装置が知られている。この従来技術では、平形整流素子と液冷式冷却フィンを交互に積み重ね、その一端には絶縁碍子を介してスプリングにより加圧されるスプリングガイドと、このスプリングガイドの移動量を指示する目視ライン指示計とを設け、他端には絶縁碍子および鋼球受け金具を介して鋼球とこの鋼球の押しボルトとを設けている。
【0006】
【発明が解決しようとする課題】
ところで、上記の従来技術では、クランパに対する積層体の変位量を指示する目視ライン指示計をモニタしながら、締め付けボルトを締め付けて前記積層体に作用する荷重量を調整している。しかしながら、荷重量に対する変位量が微少であるため、前記荷重量の調整誤差やばらつきが大きくなり、高精度な荷重量調整作業が遂行されないという問題が指摘されている。
【0007】
本発明はこの種の問題を解決するものであり、簡単かつ安価な構成で、積層体に作用する加圧力を精度よく調整することが可能な半導体スタックおよびその加圧力管理装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る半導体スタックでは、複数の冷却フィンと、平形状の半導体素子とを交互に積層した積層体を、その積層方向に加圧する皿ばねの表面に、前記中心軸を中心とする円周上に等間隔ずつ離間して、例えば、締め付けボルトと同位相の位置に対応して、少なくとも3個の歪み検出器が配置されている。この歪み検出器で検出される歪みデータは、積層体に作用する加圧力の一次関数として設定されるため、前記歪みデータから前記積層体に作用する前記加圧力が容易に得られる。
【0009】
これにより、歪み検出器で検出される歪みデータをモニタしながら締め付けボルトの締め付け作業を行うことによって、積層体に作用する加圧力を高精度かつ迅速に調整することができる。
【0010】
また、本発明に係る半導体スタックの加圧力管理装置では、歪み検出器で検出される歪みデータをモニタしながら締め付けボルトの締め付け作業を行う際、前記歪み検出器により検出されたそれぞれの歪みデータが、所定の範囲内にあるか否かが判断される。従って、積層体に作用する加圧力の調整作業が、容易かつ確実に遂行可能になる。
【0011】
さらに、歪み検出器の雰囲気温度を検出する温度検出器と、前記温度検出器により検出された温度データに基づいて歪みデータを補正し、補正歪みデータを得る補正部と、前記補正歪みデータが所定の範囲内にあるか否かを判断する補正歪みデータ判断部とを備えている。このため、温度変化に影響されることがなく、積層体に作用する加圧力を精度よく調整することができる。
【0012】
そこで、歪みデータまたは補正歪みデータが、所定の範囲から逸脱したと判断された際、警告信号を出力する警告信号出力部を備えている。これにより、半導体スタックの運転時に、外部からの衝撃等によって締め付けボルトに弛みが発生したり、半導体素子の熱膨張によって冷却異常等が惹起したりしても、これらの不具合を容易に検出することが可能になる。そして、異常時に警告信号が出力されるため、この警告信号を半導体スタックを制御する制御部にフィードバックしたり、異常警告を表示したりすることができる。
【0013】
【発明の実施の形態】
図1は、本発明の第1の実施形態に係る半導体スタック10が組み付けられた抵抗溶接機12の概略構成説明図であり、図2は、前記半導体スタック10の要部正面図である。
【0014】
抵抗溶接機12はAC電源14を備え、このAC電源14にコンバータ16およびインバータ18を介して溶接トランス20が接続される。この溶接トランス20に半導体スタック10が装着されるとともに、前記溶接トランス20および前記半導体スタック10に溶接ガン22を構成するガンアーム22a、22bが接続されている。
【0015】
溶接トランス20は、積層鋼板からなるカットコア24と、このカットコア24に組み合わされる一次コイル26および二次コイル28とを備える。二次コイル28には、半導体スタック10が接続される。
【0016】
図2および図3に示すように、半導体スタック10は、二次コイル28のマイナス側端部28a、28bに接続される冷却フィン32、34と、前記冷却フィン32、34の両側面に配置される平形状の半導体素子36を挟持固定する冷却フィン38、40、42および44と、前記冷却フィン38、40、42および44の側面に一体的に連結されるプラス側電極板46とを備える。
【0017】
冷却フィン32、34、38、40、42および44は、銅材で構成されるとともに、それぞれの表面には腐蝕等の発生を防止するためにニッケルメッキ処理が施されている。冷却フィン38、32および40間と、冷却フィン42、34および44間とには、それぞれ絶縁部材48を介して半導体素子36が配設され、これらにより積層体50が構成される。積層体50の積層方向(矢印A方向)両側には、第1および第2支持板(固定部材)52、54が配置されており、前記第1および第2支持板52、54間が複数本、例えば、4本の締め付けボルト56により一体的に固定されている。
【0018】
冷却フィン38、32、40、42、34および44は、内部に冷却媒体(例えば、冷却水)用流路58が形成されており、前記流路58は、それぞれの出口と入口とが積層方向に対向して設けられている。冷却フィン38、44では、それぞれの側面38a、44aに冷却媒体供給ポート60aと冷却媒体排出ポート60bとが形成される。冷却フィン38、32、40、42、34および44のそれぞれの四隅には、締め付けボルト56を挿入するための孔部62が形成される。
【0019】
絶縁部材48は、樹脂系材料で形成された板状を有しており、その中央部には、半導体素子36の外形形状と同一形状の開口部64が形成される。絶縁部材48の四隅には、開口部64の外方に位置して締め付けボルト56を挿入するための孔部66が形成されるとともに、各流路58の出入口をそれぞれ連通するための連結通路68が所定の位置に対応して貫通形成される。
【0020】
第1および第2支持板52、54は、ステンレス鋼(JIS規格SUS)で構成されており、この第1支持板52の四隅には締め付けボルト56を挿入するための孔部69が形成される。第2支持板54には、凹部70が形成されており、この凹部70に皿ばね72が配置されるとともに、この第2支持板54の四隅には、締め付けボルト56の先端が螺合するねじ孔74が形成される。
【0021】
図4に示すように、皿ばね72は、積層体50の中心軸O上に同軸的に配設されており、この皿ばね72の表面には、前記中心軸Oを中心とする仮想円周76上に等間隔ずつ離間して(例えば、締め付けボルト56と同位相の位置に対応して)、少なくとも3個、本実施形態では4個の歪みゲージ(歪み検出器)78が貼り付けられる。各歪みゲージ78は、中心軸Oと各締め付けボルト56の軸芯とを結ぶ線上に前記中心軸Oから等間隔ずつ離間した位置に配置されている。
【0022】
図2および図3に示すように、冷却フィン38、44の積層方向両側には、絶縁板80a、80bが配置されるとともに、冷却フィン40、42間に絶縁板80cが介装されている。
【0023】
図1に示すように、抵抗溶接機12には、第1の実施形態に係る加圧力管理装置90が組み込まれる。この加圧力管理装置90は、歪みゲージ78と制御部92とを備える。
【0024】
制御部92は、抵抗溶接機12を駆動制御するとともに、歪みゲージ78により検出されたそれぞれの歪みデータが所定の範囲内にあるか否かを判断する歪みデータ判断部94と、前記歪みデータが所定の範囲から逸脱したと判断された際、警告信号を出力する警告信号出力部100と、溶接条件、各種のマップデータおよび演算式等が予め記憶されている記憶部102とを備えている。
【0025】
このように構成される半導体スタック10の動作について、以下に説明する。
【0026】
まず、半導体スタック10に組み付けられた4個の歪みゲージ78により検出される皿ばね72の平均歪みと、この半導体スタック10の積層方向(矢印A方向)の荷重量(圧接力)との関係を設定した。
【0027】
すなわち、図5に示すように、半導体スタック10を構成する第1支持板52にロードセル110を配置し、このロードセル110に矢印A1方向(締め付け方向)に加圧力を付与した。これにより、皿ばね72が変形し、この皿ばね72に設けられている4個の歪みゲージ78が前記皿ばね72の歪みを検出する。そして、全ての歪みゲージ78により検出された歪みを平均した平均歪みと、ロードセル110で測定した圧接力(kN)との関係が、図6に示されている。
【0028】
なお、上記の実験は10台の半導体スタック10を用いて行っており、図6には、その平均値が示されている。従って、歪みδ(μS)と圧接力P(kN)とは一次関数として設定されることになる。この図6に示す歪みδ(μS)と圧接力P(kN)との関係、または、目標歪みデータ値が記憶部102に記憶されている。
【0029】
そこで、半導体スタック10の圧接力をP1kN〜P2kNの範囲内に調整する際には、各歪みゲージ78により検出される歪みおよびその平均歪みがδ1μS(マイクロストレイン)〜δ2μSの範囲内になるように調整すればよい。
【0030】
次いで、半導体スタック10を所定の荷重量に締め付ける作業について、図7に示すフローチャートを参照しながら、以下に説明する。
【0031】
まず、半導体スタック10の積層方向(矢印A方向)に、例えば、P3kNの予加圧を付与した状態で(ステップS1)、トルクレンチ等を介して締め付けボルト56の仮締め作業が行われる(ステップS2)。この仮締め作業が終了した後、予加圧を解除し(ステップS3)、各締め付けボルト56の締め付けが開始される(ステップS4)。
【0032】
締め付けボルト56が締め付けられることにより、皿ばね72に変形が惹起し、この皿ばね72に貼り付けられている各歪みゲージ78からの出力値が加圧力管理装置90を構成する制御部92に送られる。そして、歪みデータ判断部94では、各歪みゲージ78からの出力値およびその平均値が所定の範囲内、すなわち、δ1μS〜δ2μSの範囲内にあるか否かが判断され(ステップS5)、この範囲内になるように締め付けボルト56の締め付け動作が行われる。
【0033】
このように、第1の実施形態では、半導体スタック10内には皿ばね78の表面に4個の歪みゲージ78が配置され、前記歪みゲージ78により検出される歪みデータをモニタしながら、締め付けボルト56の締め付け作業を行っている。この歪みゲージ78で検出される歪みデータは、積層体50に作用する加圧力(圧接力)の一次関数として設定されるため(図6参照)、前記歪みデータから前記積層体50に作用する前記加圧力が容易に得られる。
【0034】
これにより、歪みゲージ78を用いることにより、積層体50に作用する加圧力を高精度かつ容易に調整することができるという効果が得られる。しかも、半導体スタック10内には、歪みゲージ78を組み込むだけでよく、この半導体スタック10全体のコンパクト化が図られるとともに、簡単かつ安価な構成で、積層体50の加圧力を精度よく調整することが可能になる。
【0035】
さらに、第1の実施形態では、抵抗溶接機12により図示しないワークに抵抗溶接作業を行っている際に、半導体スタック10に異常が発生したことを自動的に検出することができる。すなわち、抵抗溶接機12の運転が開始されると(図8中、ステップS10)、加圧力管理装置90では、歪みデータ判断部94を介して、歪みゲージ78から検出される歪みゲージ78の出力値および各出力値の平均値が所定範囲内にあるか否かの判断が行われている(ステップS11)。そして、各歪みゲージ78の出力値とその平均値の少なくともいずれかが所定の範囲を逸脱した際には、ステップS12に進んで、警告信号出力部100を介して警告信号が出力される。
【0036】
これにより、半導体スタック10の運転中に、例えば、外部からの衝撃等によって締め付けボルト56に弛みが発生した際に、この締め付けボルト56の弛みを容易かつ確実に検出することができる。さらに、制御部92を介して抵抗溶接機12の運転が停止され、あるいは、異常警告の表示が行われる。
【0037】
一方、歪みゲージ78の出力値および平均値が所定範囲内であれば(ステップS11中、YES)、ステップS13に進んで運転が終了であるか否かが判断される。運転が継続されていれば(ステップS13中、NO)、ステップS11に戻って半導体スタック10の異常検出処理が行われる。
【0038】
図9は、本発明の第2の実施形態に係る半導体スタック120および加圧力管理装置122が組み付けられた抵抗溶接機123の概略構成説明図である。なお、第1の実施形態に係る半導体スタック10および加圧力管理装置90と同一の構成要素には同一の参照符号を付して、その詳細な説明は省略する。
【0039】
半導体スタック120は、歪みゲージ78の雰囲気温度を検出するために、例えば、冷却フィン44に組み込まれるサーミスタ(温度検出器)124を備える。このサーミスタ124で検出される温度データは、加圧力管理装置122を構成する制御部125に送られる。
【0040】
この制御部125は、サーミスタ124により検出された温度データに基づいて歪みデータを補正し、補正歪みデータを得る補正部126と、前記補正歪みデータが所定の範囲内にあるか否かを判断する補正歪みデータ判断部128と、前記補正歪みデータが所定の範囲から逸脱したと判断された際、警告信号を出力する警告信号出力部100とを備える。なお、補正歪みデータ判断部128を用いずに、歪みデータ判断部94が補正歪みデータ判断部を兼用してもよい。
【0041】
歪みゲージ78の温度特性は、図10に示すように、温度とΔ歪み値との関係を有している。補正部126は、この温度特性に基づいて歪みデータを補正し、所望の補正歪みデータを得る。
【0042】
このように構成される第2の実施形態では、図11に示すように、サーミスタ124を介して歪みゲージ78の雰囲気温度が検出され(ステップS1a)、この温度データに基づいて歪みデータが補正され、補正歪みデータが算出される(ステップS2a)。そこで、第1の実施形態と同様に、半導体スタック120に予加圧が付与された状態で(ステップS3a)、締め付けボルト56の仮締め付けが行われる(ステップS4a)。
【0043】
次に、予加圧が解除された後(ステップS5a)、締め付けボルト56の締め付け作業が行われるとともに(ステップS6a)、歪みゲージ78の出力値および各出力値の平均値が、補正歪みデータの所定の範囲内であるか否かの判断が行われる(ステップS7a)。そして、上記の出力値およびその平均値が所定範囲内に入ることにより(ステップS7a中、YES)、半導体スタック120の締め付け作業が終了する。
【0044】
このように、第2の実施形態では、サーミスタ124を介して歪みゲージ78の雰囲気温度が検出され、この雰囲気温度に基づいて、前記歪みゲージ78により検出される歪みデータが補正されて、補正歪みデータが得られている。従って、歪みゲージ78の雰囲気温度に影響されることがなく、この歪みゲージ78を介して半導体スタック120を所望の加圧力で確実に調整することができるという効果が得られる。
【0045】
次いで、半導体スタック120が運転される際の制御について、図12を参照して説明する。
【0046】
抵抗溶接機123の運転が開始されると(ステップS10a)、半導体スタック120内では、サーミスタ124による温度の検出が行われる(ステップS11a)。そして、サーミスタ124により検出される温度データに基づいて歪みデータが補正され、補正歪みデータが算出される(ステップS12a)。
【0047】
このため、歪みゲージ78により検出される歪みデータは、補正歪みデータとして補正歪みデータ判断部128に送られ、この補正歪みデータ判断部128では、前記補正歪みデータが所定の範囲内にあるか否かを判断する(ステップS13a)。補正歪みデータが所定範囲から逸脱している際には、ステップS14aに進んで、警告信号が出力される。
【0048】
一方、補正歪みデータが所定の範囲内であれば、ステップS15aに進んで運転が終了しているか否かの判断がなされる。その際、運転が継続されていれば、ステップS11aに戻って上記の処理が繰り返し行われることになる。
【0049】
このように、第2の実施形態では、抵抗溶接機123の運転時に、半導体スタック120内で歪みゲージ78の雰囲気温度がサーミスタ124を介して検出される。そして、歪みゲージ78で検出される歪みデータが補正されて補正歪みデータが得られ、この補正歪みデータが所定の範囲内にあるか否かの判断が行われている。このため、例えば、外部からの衝撃等により締め付けボルト56に弛みが発生し、あるいは半導体素子36の熱膨張による冷却異常等が惹起した際には、補正歪みデータ判断部128を介して容易かつ確実に検出することができる。
【0050】
さらに、異常時には、警告信号が警告信号出力部100から出力されるため、この警告信号を半導体スタック120を制御する制御部125にフィードバックし、あるいは異常警告を表示することにより、高品質な溶接作業が効率的に遂行されるという効果が得られる。
【0051】
なお、第1および第2の実施形態では、皿ばね72に4つの歪みゲージ78を貼り付けているが、これに限定されるものではなく、前記歪みゲージ78を3個以上設ければよい。また、各歪みゲージ78からの出力値およびその平均値が所定の範囲内にあるか否かの判断を行っているが、出力値または平均値の一方のみを使用して所定の範囲内にあるか否かの判断を行ってもよい。さらにまた、歪み検出器としては、歪みゲージ78の他、電歪素子等を用いてもよい。
【0052】
【発明の効果】
本発明に係る半導体スタックでは、複数の冷却フィンと、平形状の半導体素子とを交互に積層した積層体を、その積層方向に加圧する皿ばねの表面に、少なくとも3個の歪み検出器が配置されており、前記歪み検出器で検出される歪みデータをモニタしながら、締め付けボルトの締め付け作業を行っている。これにより、簡単かつ小型な構成で、積層体に作用する加圧力を高精度に調整することができる。
【0053】
また、本発明に係る半導体スタックの加圧力管理装置では、歪み検出器で検出される歪みデータをモニタしながら、締め付けボルトの締め付け作業を行う際、前記歪み検出器により検出されたそれぞれの歪みデータが所定の範囲内にあるか否かが判断される。このため、積層体に作用する加圧力の調整作業が、容易かつ確実に遂行可能になる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体スタックが組み付けられた抵抗溶接機の概略構成説明図である。
【図2】前記半導体スタックの要部正面図である。
【図3】前記半導体スタックの分解斜視図である。
【図4】前記半導体スタックを構成する皿ばねおよび歪みゲージの正面説明図である。
【図5】前記歪みゲージの検出歪みデータと荷重との関係を算出するための構成図である。
【図6】前記歪みデータとロードセルで測定した圧接力との関係を示す説明図である。
【図7】前記半導体スタックの締め付け作業のフローチャートである。
【図8】前記抵抗溶接機が運転される際の加圧力管理装置の動作を説明するフローチャートである。
【図9】本発明の第2の実施形態に係る半導体スタックおよび加圧力管理装置が組み付けられた抵抗溶接機の概略構成説明図である。
【図10】前記歪みゲージの温度特性説明図である。
【図11】前記半導体スタックの締め付け動作を説明するフローチャートである。
【図12】前記半導体スタックの加圧力管理装置の動作を説明するフローチャートである。
【符号の説明】
10、120…半導体スタック 12…抵抗溶接機
20…溶接トランス 32、34…冷却フィン
36…半導体素子 38、40、42、44…冷却フィン
46…電極板 48…絶縁部材
50…積層体 52、54…支持板
56…締め付けボルト 58…流路
72…皿ばね 78…歪みゲージ
80a〜80c…絶縁板 90、122…加圧力管理装置
92、125…制御部 94…歪みデータ判断部
100…警告信号出力部 102…記憶部
124…サーミスタ 126…補正部
128…補正歪みデータ判断部[0001]
BACKGROUND OF THE INVENTION
In the present invention, a laminated body in which a plurality of cooling fins each having a cooling medium channel formed therein and a flat semiconductor element are alternately laminated is sandwiched by fixing members from both sides in the laminating direction, and the fixing is performed. The present invention relates to a semiconductor stack that integrally fixes members with a plurality of fastening bolts and a pressure management device for the semiconductor stack.
[0002]
[Prior art]
For example, in a semiconductor stack used for a welding transformer or the like, a laminated body in which flat semiconductor elements are arranged between a plurality of cooling fins is configured to be pressed and clamped from both sides in the stacking direction via clampers. Yes.
[0003]
In this type of semiconductor stack, a load cell, for example, a load cell is usually sandwiched between the clamper and the laminated body, and while tightening the tightening bolts constituting the clamper while monitoring the output data of the load cell, Work to adjust the amount of load (pressing force) acting on the laminate is being performed.
[0004]
However, in this type of technology, although the load acting on the laminate can be directly grasped, the load amount can be adjusted with high accuracy, but since the load cell is incorporated, the dimension in the stacking direction becomes longer and the semiconductor There was a problem that the stack was quite expensive.
[0005]
Therefore, various proposals have been made in order to easily adjust the load without using a load cell such as a load cell. For example, a flat rectifier disclosed in Japanese Patent Laid-Open No. 50-112736 is disclosed. Is known. In this prior art, flat rectifying elements and liquid-cooled cooling fins are alternately stacked, a spring guide pressed by a spring through an insulator at one end thereof, and a visual line instruction that indicates the amount of movement of the spring guide The other end is provided with a steel ball and a push bolt for the steel ball via an insulator and a steel ball receiving bracket.
[0006]
[Problems to be solved by the invention]
By the way, in said prior art, the load amount which acts on the said laminated body is tightened, tightening a fastening bolt, monitoring the visual line indicator which instruct | indicates the displacement amount of the laminated body with respect to a clamper. However, since the amount of displacement with respect to the load amount is very small, adjustment errors and variations in the load amount become large, and a problem has been pointed out that highly accurate load amount adjustment work cannot be performed.
[0007]
The present invention solves this type of problem, and provides a semiconductor stack capable of accurately adjusting the pressure applied to the laminated body with a simple and inexpensive configuration, and a pressure management apparatus for the semiconductor stack. Objective.
[0008]
[Means for Solving the Problems]
In the semiconductor stack according to the present invention, a circumferential body centered on the central axis is formed on the surface of a disc spring that pressurizes a laminated body in which a plurality of cooling fins and flat semiconductor elements are alternately laminated in the laminating direction. For example, at least three strain detectors are arranged corresponding to positions in the same phase as the fastening bolts, spaced apart from each other at equal intervals. Since the strain data detected by the strain detector is set as a linear function of the applied pressure acting on the laminate, the applied pressure acting on the laminate can be easily obtained from the strain data.
[0009]
As a result, by performing the tightening operation of the tightening bolt while monitoring the strain data detected by the strain detector, it is possible to adjust the applied pressure acting on the laminated body with high accuracy and speed.
[0010]
Further, in the pressure management device for a semiconductor stack according to the present invention, when the tightening bolt is tightened while monitoring the strain data detected by the strain detector, each strain data detected by the strain detector is stored. It is determined whether or not it is within a predetermined range. Therefore, it is possible to easily and reliably perform the adjustment operation of the applied pressure acting on the laminated body.
[0011]
Furthermore, a temperature detector that detects the atmospheric temperature of the strain detector, a correction unit that corrects strain data based on the temperature data detected by the temperature detector, and obtains corrected strain data; and the corrected strain data is predetermined. A correction distortion data determination unit for determining whether or not it is within the range. For this reason, it is not influenced by a temperature change, and the applied pressure which acts on a laminated body can be adjusted accurately.
[0012]
Therefore, a warning signal output unit is provided that outputs a warning signal when it is determined that the distortion data or the corrected distortion data has deviated from a predetermined range. This makes it easy to detect these malfunctions even when the tightening bolts are slack due to external impacts, etc., or when cooling abnormalities occur due to the thermal expansion of the semiconductor elements during the operation of the semiconductor stack. Is possible. Since a warning signal is output at the time of abnormality, the warning signal can be fed back to the control unit that controls the semiconductor stack, or an abnormality warning can be displayed.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic configuration explanatory view of a
[0014]
The
[0015]
The
[0016]
As shown in FIGS. 2 and 3, the
[0017]
The
[0018]
The cooling fins 38, 32, 40, 42, 34, and 44 have a cooling medium (for example, cooling water)
[0019]
The insulating
[0020]
The first and
[0021]
As shown in FIG. 4, the
[0022]
As shown in FIGS. 2 and 3, insulating
[0023]
As shown in FIG. 1, the
[0024]
The
[0025]
The operation of the
[0026]
First, the relationship between the average strain of the
[0027]
That is, as shown in FIG. 5, the
[0028]
In addition, said experiment is performed using the ten
[0029]
Therefore, when the pressure contact force of the
[0030]
Next, the operation of tightening the
[0031]
First, in the stacking direction of the semiconductor stack 10 (in the direction of arrow A), for example, a pre-pressurization of P3 kN is applied (step S1), and the
[0032]
When the tightening
[0033]
As described above, in the first embodiment, four
[0034]
Thereby, by using the
[0035]
Furthermore, in the first embodiment, it is possible to automatically detect that an abnormality has occurred in the
[0036]
Thereby, during operation of the
[0037]
On the other hand, if the output value and the average value of the
[0038]
FIG. 9 is an explanatory diagram of a schematic configuration of a
[0039]
The
[0040]
The
[0041]
The temperature characteristics of the
[0042]
In the second embodiment configured as described above, as shown in FIG. 11, the ambient temperature of the
[0043]
Next, after the pre-pressurization is released (step S5a), the tightening operation of the tightening
[0044]
As described above, in the second embodiment, the ambient temperature of the
[0045]
Next, control when the
[0046]
When the operation of the
[0047]
Therefore, the strain data detected by the
[0048]
On the other hand, if the corrected distortion data is within the predetermined range, the process proceeds to step S15a to determine whether or not the operation is finished. At that time, if the operation is continued, the process returns to step S11a and the above processing is repeated.
[0049]
Thus, in the second embodiment, the ambient temperature of the
[0050]
Furthermore, since a warning signal is output from the warning
[0051]
In the first and second embodiments, the four
[0052]
【The invention's effect】
In the semiconductor stack according to the present invention, at least three strain detectors are arranged on the surface of a disc spring that pressurizes a stacked body in which a plurality of cooling fins and flat semiconductor elements are alternately stacked in the stacking direction. The tightening bolt is tightened while monitoring the strain data detected by the strain detector. Thereby, it is possible to adjust the pressure applied to the stacked body with high accuracy with a simple and small configuration.
[0053]
In the semiconductor stack pressure management apparatus according to the present invention, each strain data detected by the strain detector when the tightening bolt is tightened while monitoring the strain data detected by the strain detector. Is determined to be within a predetermined range. For this reason, the adjustment operation of the applied pressure acting on the laminated body can be easily and reliably performed.
[Brief description of the drawings]
FIG. 1 is a schematic configuration explanatory diagram of a resistance welder assembled with a semiconductor stack according to a first embodiment of the present invention.
FIG. 2 is a front view of a main part of the semiconductor stack.
FIG. 3 is an exploded perspective view of the semiconductor stack.
FIG. 4 is a front explanatory view of a disc spring and a strain gauge constituting the semiconductor stack.
FIG. 5 is a configuration diagram for calculating a relationship between detected strain data of the strain gauge and a load.
FIG. 6 is an explanatory diagram showing a relationship between the strain data and a pressing force measured by a load cell.
FIG. 7 is a flowchart of a tightening operation of the semiconductor stack.
FIG. 8 is a flowchart for explaining the operation of the pressure control device when the resistance welder is operated.
FIG. 9 is a schematic configuration explanatory diagram of a resistance welder in which a semiconductor stack and a pressure management device according to a second embodiment of the present invention are assembled.
FIG. 10 is an explanatory diagram of temperature characteristics of the strain gauge.
FIG. 11 is a flowchart illustrating a tightening operation of the semiconductor stack.
FIG. 12 is a flowchart for explaining the operation of the semiconductor stack pressing force management apparatus;
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
前記積層体の中心軸上に同軸的に配設され、該積層体を前記積層方向に加圧する皿ばねと、
前記皿ばねの表面に、前記中心軸を中心とする円周上に等間隔ずつ離間して配置される少なくとも3個の歪み検出器と、
を備えることを特徴とする半導体スタック。A laminated body in which a plurality of cooling fins in which cooling medium flow paths are formed and flat semiconductor elements are alternately laminated is sandwiched by fixing members from both sides in the stacking direction, and a plurality of the fixing members are sandwiched between them. A semiconductor stack that is integrally fixed with a fastening bolt of a book,
A disc spring disposed coaxially on the central axis of the laminate and pressurizing the laminate in the laminating direction;
On the surface of the disc spring, at least three strain detectors arranged at regular intervals on a circumference centered on the central axis;
A semiconductor stack comprising:
前記積層体の中心軸上に同軸的に配設されて該積層体を前記積層方向に加圧する皿ばねの表面に、前記中心軸を中心とする円周上に等間隔ずつ離間して配置される少なくとも3個の歪み検出器と、
前記歪み検出器により検出されたそれぞれの歪みデータが、所定の範囲内にあるか否かを判断する歪みデータ判断部と、
を備えることを特徴とする半導体スタックの加圧力管理装置。A laminated body in which a plurality of cooling fins in which cooling medium flow paths are formed and flat semiconductor elements are alternately laminated is sandwiched by fixing members from both sides in the stacking direction, and the fixing members are tightened. A pressure control device for a semiconductor stack that is integrally fixed with a bolt,
Coaxially disposed on the central axis of the laminated body and arranged on a surface of a disc spring that pressurizes the laminated body in the laminating direction, spaced apart at equal intervals on a circumference centered on the central axis. At least three strain detectors,
A distortion data determination unit that determines whether each distortion data detected by the distortion detector is within a predetermined range;
A pressure management apparatus for a semiconductor stack, comprising:
前記温度検出器により検出された温度データに基づいて前記歪みデータを補正し、補正歪みデータを得る補正部と、
前記補正歪みデータが所定の範囲内にあるか否かを判断する補正歪みデータ判断部と、
を備えることを特徴とする半導体スタックの加圧力管理装置。The pressure detector according to claim 3, wherein the temperature detector detects an ambient temperature of the strain detector;
A correction unit that corrects the distortion data based on the temperature data detected by the temperature detector and obtains corrected distortion data;
A correction distortion data determination unit for determining whether or not the correction distortion data is within a predetermined range;
A pressure management apparatus for a semiconductor stack, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001145444A JP4362244B2 (en) | 2001-05-15 | 2001-05-15 | Semiconductor stack and pressure control device for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001145444A JP4362244B2 (en) | 2001-05-15 | 2001-05-15 | Semiconductor stack and pressure control device for the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002343937A JP2002343937A (en) | 2002-11-29 |
JP4362244B2 true JP4362244B2 (en) | 2009-11-11 |
Family
ID=18991256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001145444A Expired - Fee Related JP4362244B2 (en) | 2001-05-15 | 2001-05-15 | Semiconductor stack and pressure control device for the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4362244B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5206171B2 (en) * | 2008-07-07 | 2013-06-12 | 富士電機株式会社 | Power semiconductor device, method for manufacturing the same, and method for monitoring fatigue characteristics thereof |
JP5703969B2 (en) * | 2011-05-31 | 2015-04-22 | 株式会社デンソー | Power converter |
JP2020150747A (en) * | 2019-03-15 | 2020-09-17 | 東芝三菱電機産業システム株式会社 | Power device |
-
2001
- 2001-05-15 JP JP2001145444A patent/JP4362244B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002343937A (en) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4178799A (en) | Force and bending moment sensing arrangement and structure | |
JP6252216B2 (en) | Assembled battery | |
EP0635703B1 (en) | Combined weighing and displacement sensor and weighing apparatus using the same | |
US8881597B2 (en) | Measuring device including detection of deformations | |
WO2013065175A1 (en) | Current diffusion bonding apparatus and current diffusion boding method | |
JP4362244B2 (en) | Semiconductor stack and pressure control device for the same | |
JPH1197054A (en) | Fastening structure and method of layered body | |
US8449233B2 (en) | Clamp sleeve | |
JP4890633B2 (en) | Current diffusion bonding apparatus and method | |
US11408067B2 (en) | Loading jig and evaporator | |
US5948992A (en) | Semiconductor pressure detecting device | |
JP5530912B2 (en) | Setting method of welding conditions in spot welding equipment | |
CN110281078B (en) | Multi-parameter sensor for tip of boring blade | |
JP4136443B2 (en) | Fuel cell | |
JP2009004254A (en) | Assembly method of fuel cell stack | |
US7852191B2 (en) | Sensor and manufacturing method thereof | |
JP3462709B2 (en) | Flat semiconductor stack for power converter | |
JP2010157364A (en) | Method of manufacturing fuel cell stack | |
JP4190956B2 (en) | Friction damper device | |
JP2013040647A (en) | Gasket interference measuring method of flange | |
JP2988807B2 (en) | Semiconductor stack | |
JP2018152195A (en) | Electric heater device | |
JP2000354977A (en) | Preset type torque wrench | |
JP4434158B2 (en) | Electric discharge machining method and electric discharge machining apparatus used therefor | |
JP2009048949A (en) | Fuel cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140821 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |