JP4352080B2 - Wiring, electronic device, and method of manufacturing electronic device - Google Patents

Wiring, electronic device, and method of manufacturing electronic device Download PDF

Info

Publication number
JP4352080B2
JP4352080B2 JP2007099549A JP2007099549A JP4352080B2 JP 4352080 B2 JP4352080 B2 JP 4352080B2 JP 2007099549 A JP2007099549 A JP 2007099549A JP 2007099549 A JP2007099549 A JP 2007099549A JP 4352080 B2 JP4352080 B2 JP 4352080B2
Authority
JP
Japan
Prior art keywords
metal particles
carbon nanotubes
conductive film
wiring
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007099549A
Other languages
Japanese (ja)
Other versions
JP2008258434A (en
Inventor
尚志 佐久間
忠司 酒井
富男 小野
真理子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007099549A priority Critical patent/JP4352080B2/en
Publication of JP2008258434A publication Critical patent/JP2008258434A/en
Application granted granted Critical
Publication of JP4352080B2 publication Critical patent/JP4352080B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、カーボンナノチューブを用いる配線、電子装置及び電子装置の製造方法に関する。   The present invention relates to a wiring using a carbon nanotube, an electronic device, and a method for manufacturing the electronic device.

大規模集積回路(LSI)等の半導体装置の配線材料として、アルミニウム(Al)や銅(Cu)等の金属材料に代えてカーボンナノチューブが提案され、開発が行われている(例えば、特許文献1参照。)。例えば、層間絶縁膜を用いた多層配線において、ビアに埋めこむ配線(プラグ)としてカーボンナノチューブが用いられる。ビアにカーボンナノチューブを埋めこむ場合、下部配線の導電膜からカーボンナノチューブを、例えばプラズマ化学気相成長(CVD)により、ビアの高さ程度に堆積させる。または、カーボンナノチューブをビアの高さを越えて堆積させた後に、化学機械研磨(CMP)により平坦化を行う。   As a wiring material for a semiconductor device such as a large-scale integrated circuit (LSI), carbon nanotubes have been proposed and developed instead of metal materials such as aluminum (Al) and copper (Cu) (for example, Patent Document 1). reference.). For example, in a multilayer wiring using an interlayer insulating film, a carbon nanotube is used as a wiring (plug) buried in a via. When carbon nanotubes are embedded in the vias, carbon nanotubes are deposited from the conductive film of the lower wiring to the height of the vias by, for example, plasma chemical vapor deposition (CVD). Alternatively, after carbon nanotubes are deposited beyond the via height, planarization is performed by chemical mechanical polishing (CMP).

その後、プラグ上に導電膜を堆積して下部配線と電気的に接続する上部配線を形成する。この場合、上部配線の導電膜とカーボンナノチューブとの接触は上部端面に限られる。カーボンナノチューブは中空構造である。そのため、接触面積が小さくなり、カーボンナノチューブと上部配線との接触抵抗は大きく、良好なコンタクトを得ることは困難である。
特開2002−329723号公報
Thereafter, a conductive film is deposited on the plug to form an upper wiring electrically connected to the lower wiring. In this case, the contact between the conductive film of the upper wiring and the carbon nanotube is limited to the upper end face. Carbon nanotubes have a hollow structure. Therefore, the contact area is reduced, the contact resistance between the carbon nanotube and the upper wiring is large, and it is difficult to obtain a good contact.
JP 2002-329723 A

本発明の目的は、抵抗を低減することが可能な配線、電子装置及び電子装置の製造方法を提供することにある。   An object of the present invention is to provide a wiring, an electronic device, and an electronic device manufacturing method capable of reducing resistance.

本発明の第1の態様によれば、(イ)第1導電膜と第1導電膜の上層の第2導電膜とを電気的に接続する配線であって、(ロ)第1導電膜の上の複数の第1金属粒子と、(ハ)複数の第1金属粒子のそれぞれを介して第1導電膜の表面に一端を接続する複数の第1カーボンナノチューブと、(ニ)複数の第1カーボンナノチューブのそれぞれの他端側の側面上の複数の第2金属粒子と、(ホ)複数の第2金属粒子のそれぞれを介して複数の第1カーボンナノチューブのそれぞれの表面に一端を接続し、第2導電膜にそれぞれ接続する複数の第2カーボンナノチューブとを備える配線が提供される。   According to the first aspect of the present invention, (b) a wiring for electrically connecting the first conductive film and the second conductive film on the first conductive film, and (b) the first conductive film A plurality of first metal particles above, (c) a plurality of first carbon nanotubes having one end connected to the surface of the first conductive film via each of the plurality of first metal particles, and (d) a plurality of first A plurality of second metal particles on a side surface on the other end side of each carbon nanotube, and (e) one end connected to each surface of the plurality of first carbon nanotubes via each of the plurality of second metal particles, A wiring including a plurality of second carbon nanotubes connected to the second conductive film is provided.

本発明の第2の態様によれば、(イ)離間して配置された第1導電膜及び第2導電膜とを電気的に接続する配線であって、(ロ)第1及び第2導電膜の互いに対向するそれぞれの表面上の複数の第1金属粒子と、(ハ)複数の第1金属粒子のそれぞれを介して第1及び第2導電膜のそれぞれの表面に一端を接続し、第1及び第2導電膜の表面に直交する方向において少なくとも互いの一部が重なるように互いに逆方向に延在する複数の第1カーボンナノチューブと、(ニ)第1カーボンナノチューブの側面上の複数の第2金属粒子と、(ホ)複数の第2金属粒子のそれぞれを介して互いに逆方向に延在する第1カーボンナノチューブのそれぞれに一端を接続した複数の第2カーボンナノチューブとを備え、(ヘ)複数の第2カーボンナノチューブにより、互いに逆方向に延在する複数の第1カーボンナノチューブが相互に電気的に接続される配線が提供される。     According to the second aspect of the present invention, (b) wiring that electrically connects the first conductive film and the second conductive film that are spaced apart from each other, and (b) the first and second conductive films. A plurality of first metal particles on each surface of the film facing each other, and (c) one end connected to each surface of the first and second conductive films via each of the plurality of first metal particles, A plurality of first carbon nanotubes extending in opposite directions so that at least some of them overlap each other in a direction orthogonal to the surfaces of the first and second conductive films, and (d) a plurality of carbon nanotubes on the side surface of the first carbon nanotube (E) a plurality of second carbon nanotubes having one end connected to each of the first carbon nanotubes extending in opposite directions to each other via each of the plurality of second metal particles, ) Multiple second carbon nanochus The Bed is provided wiring that a plurality of first carbon nanotube extending in opposite directions are electrically connected to each other.

本発明の第3の態様によれば、(イ)基板の上に設けられた第1導電膜からなる配線層と、(ロ)第1導電膜の上の複数の第1金属粒子、複数の第1金属粒子のそれぞれを介して第1導電膜の表面に一端を接続する複数の第1カーボンナノチューブ、複数の第1カーボンナノチューブのそれぞれの他端側の側面上の複数の第2金属粒子、複数の第2金属粒子のそれぞれを介して複数の第1カーボンナノチューブのそれぞれの表面に一端を接続する複数の第2カーボンナノチューブを含む配線と、(ハ)複数の第2カーボンナノチューブのそれぞれに接続され、第1導電膜の上層の配線層となる第2導電膜とを備える電子装置が提供される。   According to the third aspect of the present invention, (b) a wiring layer made of the first conductive film provided on the substrate, and (b) a plurality of first metal particles on the first conductive film, a plurality of A plurality of first carbon nanotubes having one end connected to the surface of the first conductive film through each of the first metal particles, a plurality of second metal particles on the other side surface of each of the plurality of first carbon nanotubes; A wiring including a plurality of second carbon nanotubes having one end connected to the surface of each of the plurality of first carbon nanotubes via each of the plurality of second metal particles; and (c) connected to each of the plurality of second carbon nanotubes. An electronic device is provided that includes a second conductive film that is an upper wiring layer of the first conductive film.

本発明の第4の態様によれば、(イ)基板の上に第1導電膜を形成する工程と、(ロ)第1導電膜表面に第1金属粒子を形成する工程と、(ハ)複数の第1金属粒子のそれぞれの表面に一端が接続するように複数の第1カーボンナノチューブを堆積する工程と、(ニ)複数の第1カーボンナノチューブの他端側の側面に複数の第2金属粒子を塗布する工程と、(ホ)複数の第2金属粒子のそれぞれの表面に一端が接続するように複数の第2カーボンナノチューブを堆積する工程と、(ヘ)複数の第2カーボンナノチューブの少なくとも一部に電気的に接続するように第2導電膜を形成する工程とを含む電子装置の製造方法が提供される。   According to the fourth aspect of the present invention, (b) a step of forming a first conductive film on a substrate, (b) a step of forming first metal particles on the surface of the first conductive film, and (c) A step of depositing a plurality of first carbon nanotubes so that one end thereof is connected to the respective surfaces of the plurality of first metal particles; and (d) a plurality of second metals on the other side of the plurality of first carbon nanotubes. Applying a particle; (e) depositing a plurality of second carbon nanotubes such that one end thereof is connected to the surface of each of the plurality of second metal particles; and (f) at least one of the plurality of second carbon nanotubes. Forming a second conductive film so as to be electrically connected to a part of the electronic device.

本発明によれば、抵抗を低減することが可能な高信頼性の配線、電子装置及び電子装置の製造方法を提供することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the highly reliable wiring, electronic device, and manufacturing method of an electronic device which can reduce resistance.

以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

本発明の実施の形態に係る半導体装置等の電子装置は、図1及び図2に示すように、下地絶縁膜10上に、第1導電膜(下部配線層)12、層間絶縁膜14、配線(プラグ)24、及び第2導電膜(上部配線層)26等を備える。また、電子装置は、下地絶縁膜10の下方に、トランジスタ等が形成された基板(図示省略)を備える。下地絶縁膜10上に設けられた配線層である第1導電膜12と層間絶縁膜14上に設けられた配線層である第2導電膜26とが、プラグ24により電気的に接続される。層間絶縁膜14は、プラグ24が配置された貫通孔(ビア)15を有する。   As shown in FIGS. 1 and 2, an electronic device such as a semiconductor device according to an embodiment of the present invention has a first conductive film (lower wiring layer) 12, an interlayer insulating film 14, a wiring on a base insulating film 10. (Plug) 24, second conductive film (upper wiring layer) 26, and the like. The electronic device also includes a substrate (not shown) on which transistors and the like are formed below the base insulating film 10. A first conductive film 12 that is a wiring layer provided on the base insulating film 10 and a second conductive film 26 that is a wiring layer provided on the interlayer insulating film 14 are electrically connected by a plug 24. The interlayer insulating film 14 has a through hole (via) 15 in which a plug 24 is disposed.

プラグ24は、第1導電膜12の上の複数の第1金属粒子16、複数の第1金属粒子16のそれぞれを介して第1導電膜12の表面に一端を接続する複数の導電部材(第1カーボンナノチューブ)18、複数の導電部材18のそれぞれの他端側の側面上の複数の第2金属粒子20、及び複数の第2金属粒子20のそれぞれを介して複数の導電部材18のそれぞれの表面に一端を接続する導電部材(第2カーボンナノチューブ)22を含む。導電部材18の他端部及び導電部材22の一部が、層間絶縁膜14の上に設けられた第2導電膜26に接触して、互いに離間した第1及び第2導電部材が導電部材18を介して電気的に接続される。   The plug 24 has a plurality of first metal particles 16 on the first conductive film 12 and a plurality of conductive members (first conductive members) connected to the surface of the first conductive film 12 through the plurality of first metal particles 16. 1 carbon nanotube) 18, the plurality of second metal particles 20 on the side surfaces on the other end side of each of the plurality of conductive members 18, and the plurality of conductive members 18 via the plurality of second metal particles 20, respectively. A conductive member (second carbon nanotube) 22 having one end connected to the surface is included. The other end of the conductive member 18 and a part of the conductive member 22 are in contact with the second conductive film 26 provided on the interlayer insulating film 14, and the first and second conductive members separated from each other are the conductive member 18. It is electrically connected via.

例えば、導電部材18、22として、カーボンナノチューブ等の炭素細線が用いられる。図3に示すように、導電部材22は、導電部材18の側面に配置された第2金属粒子20から、導電部材18の直径方向に延伸する。導電部材18の平均直径Daは約2nm〜約10nm、望ましくは約4nm〜約6nmの範囲である。導電部材22の平均直径Dbは約1nm〜約5nm、望ましくは約2nm〜約4nmの範囲で、長さLbは約1nm以上である。低抵抗化のため、導電部材18は、約8×1011cm−2〜約1.2×1012cm−2の範囲の面密度が望ましい。 For example, carbon thin wires such as carbon nanotubes are used as the conductive members 18 and 22. As shown in FIG. 3, the conductive member 22 extends from the second metal particles 20 disposed on the side surface of the conductive member 18 in the diameter direction of the conductive member 18. The average diameter Da of the conductive member 18 is in the range of about 2 nm to about 10 nm, desirably about 4 nm to about 6 nm. The average diameter Db of the conductive member 22 is about 1 nm to about 5 nm, desirably about 2 nm to about 4 nm, and the length Lb is about 1 nm or more. In order to reduce the resistance, the conductive member 18 preferably has a surface density in the range of about 8 × 10 11 cm −2 to about 1.2 × 10 12 cm −2 .

第1及び第2金属粒子16、20は、カーボンナノチューブ成長のための触媒金属として作用する。第1及び第2金属粒子16、20として、コバルト(Co)、ニッケル(Ni)、鉄(Fe)等の金属、あるいはCo、Ni、Fe等を主成分とする合金等の金属粒子が用いられる。第1及び第2金属粒子16、22には、異なる金属材料を用いることが望ましい。例えば、第1金属粒子16としてCoを、第2金属粒子20としてNi又はFeを用いることが望ましい。   The first and second metal particles 16 and 20 act as a catalyst metal for carbon nanotube growth. As the first and second metal particles 16 and 20, metal particles such as a metal such as cobalt (Co), nickel (Ni), iron (Fe), or an alloy mainly composed of Co, Ni, Fe, or the like are used. . It is desirable to use different metal materials for the first and second metal particles 16 and 22. For example, it is desirable to use Co as the first metal particles 16 and Ni or Fe as the second metal particles 20.

導電部材18であるカーボンナノチューブの直径は、第1金属粒子16の直径で制御される。したがって、第1金属粒子16の平均粒径は、約2nm〜約10nm、望ましくは約4nm〜約6nmの範囲とされる。   The diameter of the carbon nanotube that is the conductive member 18 is controlled by the diameter of the first metal particle 16. Therefore, the average particle diameter of the first metal particles 16 is in the range of about 2 nm to about 10 nm, desirably about 4 nm to about 6 nm.

同様に、導電部材22であるカーボンナノチューブの直径は、第2金属粒子20の直径で制御される。したがって、第2金属粒子20の平均粒径は、約1nm〜約5nm、望ましくは約2nm〜約4nmの範囲とされる。   Similarly, the diameter of the carbon nanotube that is the conductive member 22 is controlled by the diameter of the second metal particle 20. Accordingly, the average particle size of the second metal particles 20 is in the range of about 1 nm to about 5 nm, desirably about 2 nm to about 4 nm.

また、第1導電膜12、第2導電膜26として、Cu、Al、タングステン(W)等の金属が用いられる。下地絶縁膜10、及び層間絶縁膜14として、酸化シリコン(SiO)膜、窒化シリコン(Si)膜、低誘電率(low−k)絶縁膜等が用いられる。low-k絶縁膜の材料として、炭素添加酸化シリコン(SiOC)、無機スピンオングラス(SOG)等の無機材料、あるいは有機SOG等の有機材料が使用できる。また、low-k絶縁膜として、無機材料膜及び有機材料膜等の積層膜を用いてもよい。 Further, as the first conductive film 12 and the second conductive film 26, a metal such as Cu, Al, tungsten (W) is used. As the base insulating film 10 and the interlayer insulating film 14, a silicon oxide (SiO 2 ) film, a silicon nitride (Si 3 N 4 ) film, a low dielectric constant (low-k) insulating film, or the like is used. As a material of the low-k insulating film, an inorganic material such as carbon-added silicon oxide (SiOC) or inorganic spin-on-glass (SOG), or an organic material such as organic SOG can be used. Further, a laminated film such as an inorganic material film and an organic material film may be used as the low-k insulating film.

図2及び図3に示したように、導電部材18と共に、第2導電膜26側の導電部材18の側面に設けられた多数の導電部材22を第2導電膜26と接触させることができる。したがって、プラグ24と第2導電膜26の間の接触抵抗が、接触面積の増加により低減する。このように、本発明の実施の形態に係る配線を用いることにより、配線抵抗を低減でき、高性能の半導体装置を実現することが可能となる。   As shown in FIGS. 2 and 3, a large number of conductive members 22 provided on the side surface of the conductive member 18 on the second conductive film 26 side can be brought into contact with the second conductive film 26 together with the conductive member 18. Therefore, the contact resistance between the plug 24 and the second conductive film 26 is reduced by increasing the contact area. Thus, by using the wiring according to the embodiment of the present invention, the wiring resistance can be reduced, and a high-performance semiconductor device can be realized.

導電部材18、22に用いるカーボンナノチューブの成膜には、プラズマCVD法を用いることが望ましい。図4には、一例として表面波プラズマCVD装置を示す。マイクロ波導波路60から導入されたマイクロ波はスリットアンテナ62及びマイクロ波導入用石英窓64を介して反応室に導入される。反応室内には炭素を含む原料ガス、例えばメタン(CH)ガス、及び水素(H)ガスがガス導入口70より導入される。反応室内はガス流量とガス排気口68に設置したガス圧力調整器(図示省略)により所定の圧力に維持される。基板2はヒータ内蔵サセプタ66に設置され所定の温度に維持されている。例えば、カーボンナノチューブ成長条件は、CHガスを約10sccm、Hガスを約90sccm、反応室内圧力を約900Pa、基板温度を約600℃、マイクロ波電力は約1kWである。 It is desirable to use a plasma CVD method for forming the carbon nanotubes used for the conductive members 18 and 22. FIG. 4 shows a surface wave plasma CVD apparatus as an example. The microwave introduced from the microwave waveguide 60 is introduced into the reaction chamber via the slit antenna 62 and the quartz window 64 for microwave introduction. A source gas containing carbon, such as methane (CH 4 ) gas and hydrogen (H 2 ) gas, is introduced into the reaction chamber from the gas inlet 70. The reaction chamber is maintained at a predetermined pressure by a gas flow rate and a gas pressure regulator (not shown) installed at the gas exhaust port 68. The substrate 2 is placed on a heater built-in susceptor 66 and maintained at a predetermined temperature. For example, carbon nanotube growth conditions are CH 4 gas of about 10 sccm, H 2 gas of about 90 sccm, reaction chamber pressure of about 900 Pa, substrate temperature of about 600 ° C., and microwave power of about 1 kW.

次に、本発明の実施の形態に係る半導体装置の製造方法を、図5〜図9に示す工程断面図を用いて説明する。   Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to process cross-sectional views shown in FIGS.

(イ)まず、半導体等の基板にトランジスタ等の回路パターンが形成される。形成された回路パターンの上に、CVD、及び蒸着等により、下地絶縁膜10、第1導電膜12、及び絶縁膜(層間絶縁膜)14が順次堆積される。図5に示すように、フォトリソグラフィ、及びドライエッチング等により、層間絶縁膜14にビア15を形成する。ビア15内に露出した第1導電膜12表面にCo等の金属粒子を堆積して第1金属粒子16を形成する。第1金属粒子16の平均直径は、例えば約5nm、堆積面密度は約1×1012cm−2である。 (A) First, a circuit pattern such as a transistor is formed on a substrate such as a semiconductor. A base insulating film 10, a first conductive film 12, and an insulating film (interlayer insulating film) 14 are sequentially deposited on the formed circuit pattern by CVD, vapor deposition, or the like. As shown in FIG. 5, vias 15 are formed in the interlayer insulating film 14 by photolithography, dry etching, or the like. Metal particles such as Co are deposited on the surface of the first conductive film 12 exposed in the via 15 to form the first metal particles 16. The average diameter of the first metal particles 16 is, for example, about 5 nm, and the deposition surface density is about 1 × 10 12 cm −2 .

(ロ)図6に示すように、表面波プラズマCVD等により、カーボンナノチューブを層間絶縁膜14表面のレベル程度まで、ビア15内の第1金属粒子16表面上に成長させて導電部材18を形成する。導電部材18の平均直径は、第1金属粒子16の平均直径に対応して約5nmである。   (B) As shown in FIG. 6, the carbon nanotubes are grown on the surface of the first metal particles 16 in the via 15 to the level of the surface of the interlayer insulating film 14 by surface wave plasma CVD or the like to form the conductive member 18. To do. The average diameter of the conductive member 18 is about 5 nm corresponding to the average diameter of the first metal particles 16.

(ハ)図7に示すように、Ni等の金属粒子を導電部材18の側面に塗布して第2金属粒子20を形成する。第2金属粒子20の平均直径は、例えば約2〜約3nmである。第2金属粒子20は、塗布の際に複数の導電部材18の間を通ってビア15の底部方向に深くは到達できない。そのため、第2金属粒子20は、ビア15の底部側に比べ導電部材18の先端部により高い密度で塗布される。   (C) As shown in FIG. 7, metal particles such as Ni are applied to the side surface of the conductive member 18 to form second metal particles 20. The average diameter of the second metal particles 20 is, for example, about 2 to about 3 nm. The second metal particles 20 cannot pass deeply in the bottom direction of the via 15 through the plurality of conductive members 18 during application. Therefore, the second metal particles 20 are applied at a higher density on the tip of the conductive member 18 than on the bottom side of the via 15.

(ニ)図8に示すように、表面波プラズマCVD等により、カーボンナノチューブを第2金属粒子20表面上に成長させて導電部材22を形成する。導電部材22の平均直径は、第2金属粒子20の平均直径に対応して約2〜約3nmである。導電部材22の平均長さは、約10nmである。なお、導電部材18の先端から更にカーボンナノチューブが成長することを防止するために、導電部材22のカーボンナノチューブの成長条件を、導電部材18のカーボンナノチューブ成長条件と異なる条件で行ってもよい。   (D) As shown in FIG. 8, the carbon nanotube is grown on the surface of the second metal particle 20 by surface wave plasma CVD or the like to form the conductive member 22. The average diameter of the conductive member 22 is about 2 to about 3 nm corresponding to the average diameter of the second metal particles 20. The average length of the conductive member 22 is about 10 nm. In order to prevent further growth of carbon nanotubes from the tip of the conductive member 18, the carbon nanotube growth conditions of the conductive member 22 may be performed under conditions different from the carbon nanotube growth conditions of the conductive member 18.

(ホ)図9に示すように、スパッタリング、フォトリソグラフィ、及びドライエッチング等により、層間絶縁膜14及びプラグ24の表面上に上部配線層である第2導電膜26を形成する。更に、必要とされる配線層が第2導電膜26の上に形成され、半導体装置が製造される。   (E) As shown in FIG. 9, a second conductive film 26 as an upper wiring layer is formed on the surface of the interlayer insulating film 14 and the plug 24 by sputtering, photolithography, dry etching, or the like. Further, a required wiring layer is formed on the second conductive film 26, and a semiconductor device is manufactured.

ここで、導電部材18として堆積されるカーボンナノチューブは、下地の第1金属粒子16により直径及び堆積表面密度が制御される。例えば、アブレーション等により、平均粒径が約5nmのCo等の金属粒子を所望の面密度で堆積させて第1金属粒子16を形成する。あるいは、堆積したCo等の金属薄膜を、所定の温度で加熱して凝集させることにより第1金属粒子16を形成してもよい。   Here, the diameter and deposition surface density of the carbon nanotubes deposited as the conductive member 18 are controlled by the first metal particles 16 as the base. For example, the first metal particles 16 are formed by depositing metal particles such as Co having an average particle diameter of about 5 nm at a desired surface density by ablation or the like. Alternatively, the first metal particles 16 may be formed by aggregating a deposited metal thin film such as Co at a predetermined temperature.

本発明の実施の形態に係る半導体装置の製造方法によれば、第2導電膜26側の導電部材18の側面に多数の導電部材22が形成される。そのため、第2導電膜26は、導電部材18だけでなく多数の導電部材22とも接触する。したがって、プラグ24と第2導電膜26の間の接触抵抗は、接触面積の増加により低減する。このように、本発明の実施の形態に係る半導体装置の製造方法により、配線抵抗を低減でき、高性能の半導体装置を実現することが可能となる。   According to the method of manufacturing a semiconductor device according to the embodiment of the present invention, a large number of conductive members 22 are formed on the side surface of the conductive member 18 on the second conductive film 26 side. Therefore, the second conductive film 26 contacts not only the conductive member 18 but also a large number of conductive members 22. Therefore, the contact resistance between the plug 24 and the second conductive film 26 is reduced by increasing the contact area. As described above, the manufacturing method of the semiconductor device according to the embodiment of the present invention can reduce the wiring resistance and realize a high-performance semiconductor device.

(その他の実施の形態)
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
Although the embodiments of the present invention have been described as described above, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

本発明の実施の形態においては、導電部材18としてのカーボンナノチューブを下部及び上部配線層を接続する縦方向配線のプラグ24に用いている。しかし、カーボンナノチューブは、配線層間接続用の縦方向配線に限定されない。例えば、下地絶縁膜の表面に平行な横方向配線にも用いることが可能である。   In the embodiment of the present invention, the carbon nanotube as the conductive member 18 is used for the plug 24 of the vertical wiring that connects the lower and upper wiring layers. However, the carbon nanotube is not limited to the vertical wiring for connecting the wiring layers. For example, it can be used for a lateral wiring parallel to the surface of the base insulating film.

例えば、図10に示すように、下地絶縁膜10の表面に互いに対向する様に形成した導電膜12a、12bの側面に第1金属粒子16a、16bを堆積する。第1金属粒子16a、16bそれぞれの表面に導電部材18a、18bを下地絶縁膜10の表面に実質的に平行な方向で少なくとも一部が重なるように成長させる。導電部材18a、18bそれぞれの側面に第2金属粒子20a、20bを塗布する。第2金属粒子20a、20bそれぞれの表面に導電部材22a、22bを成長させる。ここで、導電部材22a、22bを、互いに接触するような長さに成長させることにより、導電膜12a、12bの間の配線抵抗を低減することが可能となる。   For example, as shown in FIG. 10, first metal particles 16a and 16b are deposited on the side surfaces of conductive films 12a and 12b formed on the surface of the base insulating film 10 so as to face each other. Conductive members 18a and 18b are grown on the surfaces of the first metal particles 16a and 16b so as to at least partially overlap in the direction substantially parallel to the surface of the base insulating film 10. The second metal particles 20a and 20b are applied to the side surfaces of the conductive members 18a and 18b, respectively. Conductive members 22a and 22b are grown on the surfaces of the second metal particles 20a and 20b, respectively. Here, it is possible to reduce the wiring resistance between the conductive films 12a and 12b by growing the conductive members 22a and 22b so as to be in contact with each other.

また、本発明の実施の形態においては、半導体装置の製造方法について説明したが、半導体装置に限定されず、液晶装置、磁気記録媒体、光記録媒体、薄膜磁気ヘッド、超伝導素子、音響電気変換素子、等の電子装置の製造方法においても、本発明が適用できることは、上記説明から容易に理解できるであろう。   In the embodiments of the present invention, a method for manufacturing a semiconductor device has been described. However, the present invention is not limited to a semiconductor device, and is not limited to a semiconductor device. It can be easily understood from the above description that the present invention can also be applied to a method of manufacturing an electronic device such as an element.

このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments that are not described herein. Accordingly, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の実施の形態に係る配線の一例を示す平面概略図である。It is a plane schematic diagram showing an example of wiring concerning an embodiment of the invention. 図1に示した配線のA−A断面を示す概略図である。It is the schematic which shows the AA cross section of the wiring shown in FIG. 本発明の実施の形態の説明に用いる配線構造の一例を示す概略図である。It is the schematic which shows an example of the wiring structure used for description of embodiment of this invention. 本発明の実施の形態に係る配線の導電部材の成長に用いる装置の一例を示す概略図である。It is the schematic which shows an example of the apparatus used for the growth of the electrically-conductive member of the wiring which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その1)である。It is process sectional drawing (the 1) which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その2)である。It is process sectional drawing (the 2) which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その3)である。It is process sectional drawing (the 3) which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その4)である。It is process sectional drawing (the 4) which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その5)である。It is process sectional drawing (the 5) which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明のその他の実施の形態に係る配線の一例を示す断面概略図である。It is a section schematic diagram showing an example of wiring concerning other embodiments of the present invention.

符号の説明Explanation of symbols

10…下地絶縁膜
12…第1導電膜
14…層間絶縁膜
15…貫通孔(ビア)
16…第1金属粒子
18…導電部材(第1カーボンナノチューブ)
20…第2金属粒子
22…導電部材(第2カーボンナノチューブ)
24…配線(プラグ)
26…第2導電膜
DESCRIPTION OF SYMBOLS 10 ... Base insulating film 12 ... 1st electrically conductive film 14 ... Interlayer insulating film 15 ... Through-hole (via)
16 ... 1st metal particle 18 ... Conductive member (1st carbon nanotube)
20 ... 2nd metal particle 22 ... Conductive member (2nd carbon nanotube)
24 ... Wiring (plug)
26. Second conductive film

Claims (9)

第1導電膜と前記第1導電膜の上層の第2導電膜とを電気的に接続する配線であって、
前記第1導電膜の上の複数の第1金属粒子と、
前記複数の第1金属粒子のそれぞれを介して前記第1導電膜の表面に一端を接続する複数の第1カーボンナノチューブと、
前記複数の第1カーボンナノチューブのそれぞれの他端側の側面上の複数の第2金属粒子と、
前記複数の第2金属粒子のそれぞれを介して前記複数の第1カーボンナノチューブのそれぞれの表面に一端を接続し、前記第2導電膜にそれぞれ接続する複数の第2カーボンナノチューブ
とを備えることを特徴とする配線。
A wiring for electrically connecting the first conductive film and the second conductive film on the first conductive film;
A plurality of first metal particles on the first conductive film;
A plurality of first carbon nanotubes connected at one end to the surface of the first conductive film via each of the plurality of first metal particles;
A plurality of second metal particles on a side surface on the other end side of each of the plurality of first carbon nanotubes;
A plurality of second carbon nanotubes having one end connected to the surface of each of the plurality of first carbon nanotubes via each of the plurality of second metal particles and each connected to the second conductive film. And wiring.
前記第2カーボンナノチューブの直径が、前記第1カーボンナノチューブの直径より小さいことを特徴とする請求項1に記載の配線。   The wiring according to claim 1, wherein a diameter of the second carbon nanotube is smaller than a diameter of the first carbon nanotube. 前記第1及び第2金属粒子が、鉄、ニッケル、コバルトのいずれか1つを少なくとも含むことを特徴とする請求項1又は2に記載の配線。   The wiring according to claim 1, wherein the first and second metal particles include at least one of iron, nickel, and cobalt. 前記第1及び第2金属粒子が、異なる金属材料であることを特徴とする請求項1〜3のいずれか1項に記載の配線。   The wiring according to claim 1, wherein the first and second metal particles are different metal materials. 離間して配置された第1導電膜及び第2導電膜とを電気的に接続する配線であって、
前記第1及び第2導電膜の互いに対向するそれぞれの表面上の複数の第1金属粒子と、
前記複数の第1金属粒子のそれぞれを介して前記第1及び第2導電膜のそれぞれの表面に一端を接続し、前記第1及び第2導電膜の表面に直交するする方向において少なくとも互いの一部が重なるように互いに逆方向に延在する複数の第1カーボンナノチューブと、
前記第1カーボンナノチューブの側面上の複数の第2金属粒子と、
前記複数の第2金属粒子のそれぞれを介して前記互いに逆方向に延在する第1カーボンナノチューブのそれぞれに一端を接続した複数の第2カーボンナノチューブ
とを備え、前記複数の第2カーボンナノチューブにより、前記互いに逆方向に延在する複数の第1カーボンナノチューブが相互に電気的に接続されることを特徴とする配線。
A wiring for electrically connecting the first conductive film and the second conductive film which are arranged apart from each other;
A plurality of first metal particles on opposite surfaces of the first and second conductive films;
One end is connected to the surface of each of the first and second conductive films via each of the plurality of first metal particles, and at least one of the first and second conductive films is perpendicular to the surfaces of the first and second conductive films. A plurality of first carbon nanotubes extending in opposite directions so that the portions overlap,
A plurality of second metal particles on a side surface of the first carbon nanotube;
A plurality of second carbon nanotubes having one end connected to each of the first carbon nanotubes extending in opposite directions to each other via each of the plurality of second metal particles, and the plurality of second carbon nanotubes, The wiring, wherein the plurality of first carbon nanotubes extending in opposite directions are electrically connected to each other.
基板の上に設けられた第1導電膜からなる配線層と、
前記第1導電膜の上の複数の第1金属粒子、前記複数の第1金属粒子のそれぞれを介して前記第1導電膜の表面に一端を接続する複数の第1カーボンナノチューブ、前記複数の第1カーボンナノチューブのそれぞれの他端側の側面上の複数の第2金属粒子、前記複数の第2金属粒子のそれぞれを介して前記複数の第1カーボンナノチューブのそれぞれの表面に一端を接続する複数の第2カーボンナノチューブを含む配線と、
前記複数の第2カーボンナノチューブのそれぞれに接続され、前記第1導電膜の上層の配線層となる第2導電膜
とを備えることを特徴とする電子装置。
A wiring layer made of a first conductive film provided on the substrate;
A plurality of first metal particles on the first conductive film, a plurality of first carbon nanotubes having one end connected to the surface of the first conductive film via each of the plurality of first metal particles, A plurality of second metal particles on the side surface on the other end side of each carbon nanotube, and a plurality of one ends connected to the respective surfaces of the plurality of first carbon nanotubes via the plurality of second metal particles, respectively. Wiring containing second carbon nanotubes;
An electronic device comprising: a second conductive film connected to each of the plurality of second carbon nanotubes and serving as an upper wiring layer of the first conductive film.
前記第1及び第2導電膜の間に形成された層間絶縁膜を更に備え、前記配線は前記層間絶縁膜中に設けられた貫通孔中に配置されることを特徴とする請求項6に記載の電子装置。     7. The method according to claim 6, further comprising an interlayer insulating film formed between the first and second conductive films, wherein the wiring is disposed in a through hole provided in the interlayer insulating film. Electronic devices. 基板の上に第1導電膜を形成する工程と、
前記第1導電膜表面に複数の第1金属粒子を形成する工程と、
前記複数の第1金属粒子のそれぞれの表面に一端が接続するように複数の第1カーボンナノチューブを堆積する工程と、
前記複数の第1カーボンナノチューブの他端側の側面に複数の第2金属粒子を塗布する工程と、
前記複数の第2金属粒子のそれぞれの表面に一端が接続するように複数の第2カーボンナノチューブを堆積する工程と、
前記複数の第2カーボンナノチューブの少なくとも一部に電気的に接続するように第2導電膜を形成する工程
とを含むことを特徴とする電子装置の製造方法。
Forming a first conductive film on the substrate;
Forming a plurality of first metal particles on the surface of the first conductive film;
Depositing a plurality of first carbon nanotubes such that one end thereof is connected to the surface of each of the plurality of first metal particles;
Applying a plurality of second metal particles to the other side surface of the plurality of first carbon nanotubes;
Depositing a plurality of second carbon nanotubes such that one end thereof is connected to a surface of each of the plurality of second metal particles;
Forming a second conductive film so as to be electrically connected to at least a part of the plurality of second carbon nanotubes.
前記第1及び第2カーボンナノチューブが、炭素を含むガスを用いて堆積されることを特徴とする請求項8に記載の電子装置の製造方法。   9. The method of manufacturing an electronic device according to claim 8, wherein the first and second carbon nanotubes are deposited using a gas containing carbon.
JP2007099549A 2007-04-05 2007-04-05 Wiring, electronic device, and method of manufacturing electronic device Expired - Fee Related JP4352080B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007099549A JP4352080B2 (en) 2007-04-05 2007-04-05 Wiring, electronic device, and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007099549A JP4352080B2 (en) 2007-04-05 2007-04-05 Wiring, electronic device, and method of manufacturing electronic device

Publications (2)

Publication Number Publication Date
JP2008258434A JP2008258434A (en) 2008-10-23
JP4352080B2 true JP4352080B2 (en) 2009-10-28

Family

ID=39981701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007099549A Expired - Fee Related JP4352080B2 (en) 2007-04-05 2007-04-05 Wiring, electronic device, and method of manufacturing electronic device

Country Status (1)

Country Link
JP (1) JP4352080B2 (en)

Also Published As

Publication number Publication date
JP2008258434A (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP5181512B2 (en) Manufacturing method of electronic device
US9613854B2 (en) Method and apparatus for back end of line semiconductor device processing
JP4836055B2 (en) Integrated circuit device and manufacturing method thereof
JP5439120B2 (en) Semiconductor device and manufacturing method thereof
JP5550515B2 (en) Graphene wiring and manufacturing method thereof
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
JP4364253B2 (en) Wiring, electronic device, and method of manufacturing electronic device
JP5755618B2 (en) Semiconductor device
KR20120035854A (en) Graphene interconnection and method of manufacturing the same
JP6083197B2 (en) Wiring structure and manufacturing method thereof
JP2009070911A (en) Wiring structure, semiconductor device, and manufacturing method of wiring structure
KR20080003997A (en) Interlayer wiring of semiconductor device using carbon nanotube and manufecturing process of the same
CN103782349A (en) C-rich carbon boron nitride dielectric films for use in electronic devices
JP5414756B2 (en) Semiconductor device and manufacturing method thereof
JP4208668B2 (en) Semiconductor device and manufacturing method thereof
JP2013074034A (en) Semiconductor device and method of manufacturing the same
JP5233147B2 (en) Electronic device and manufacturing method thereof
US9184133B2 (en) Graphene wiring and semiconductor device
KR100667652B1 (en) Method of forming a wire using the carbon nano-tube
JP4352080B2 (en) Wiring, electronic device, and method of manufacturing electronic device
JP4735314B2 (en) Semiconductor device and manufacturing method thereof
US20180269157A1 (en) Wiring, semiconductor device and nand flash memory
KR100791347B1 (en) Method of fabricating semiconductor integrated circuit device and semiconductor integrated circuit device by the same
US20140284814A1 (en) Semiconductor device and manufacturing method thereof
KR20230108327A (en) CMOS compatible graphene structures, interconnects and fabrication methods

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees