JP4351181B2 - Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor - Google Patents
Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor Download PDFInfo
- Publication number
- JP4351181B2 JP4351181B2 JP2005068139A JP2005068139A JP4351181B2 JP 4351181 B2 JP4351181 B2 JP 4351181B2 JP 2005068139 A JP2005068139 A JP 2005068139A JP 2005068139 A JP2005068139 A JP 2005068139A JP 4351181 B2 JP4351181 B2 JP 4351181B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- internal
- terminal
- internal electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法に関するものである。 The present invention relates to a multilayer capacitor and a method for adjusting an equivalent series resistance of the multilayer capacitor.
この種の積層コンデンサとして、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極とを備えたものが知られている(例えば、特許文献1参照)。 As this type of multilayer capacitor, one having a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked and a plurality of terminal electrodes formed in the multilayer body is known ( For example, see Patent Document 1).
デジタル電子機器に搭載されている中央処理装置(CPU)に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になったため、デカップリングコンデンサと呼ばれる積層コンデンサが電源に接続されるようになった。そして、負荷電流の過渡的な変動時にこの積層コンデンサからCPUに電流を供給して、電源電圧の変動を抑えるようにしている。 In a power supply for supplying power to a central processing unit (CPU) mounted on a digital electronic device, the load current is increasing while the voltage is lowered. Therefore, it has become very difficult to keep the fluctuation of the power supply voltage within an allowable value against a sudden change in the load current, so that a multilayer capacitor called a decoupling capacitor is connected to the power supply. A current is supplied from the multilayer capacitor to the CPU when the load current changes transiently to suppress fluctuations in the power supply voltage.
近年、CPUの動作周波数の更なる高周波数化に伴って、負荷電流は高速でより大きなものとなっており、デカップリングコンデンサに用いられる積層コンデンサには、大容量化と共に等価直列抵抗(ESR)を大きくしたいという要求がある。特許文献1に記載された積層コンデンサでは、端子電極を内部抵抗層を含む多層構造とすることにより、ESRを大きくしている。
しかしながら、特許文献1に記載された積層コンデンサでは、等価直列抵抗を所望の値に制御するに際して、以下のような問題点が存在する。すなわち、特許文献1に記載された積層コンデンサでは、等価直列抵抗を所望の値に制御するためには、端子電極に含まれる内部抵抗層の厚みや当該内部抵抗層の材料組成を調整しなければならず、等価直列抵抗の制御が極めて困難となる。
However, the multilayer capacitor described in
本発明は、等価直列抵抗の制御を容易に且つ精度良く行うことが可能な積層コンデンサ、及び積層コンデンサの等価直列抵抗調整方法を提供することを課題とする。 An object of the present invention is to provide a multilayer capacitor capable of easily and accurately controlling the equivalent series resistance, and a method for adjusting the equivalent series resistance of the multilayer capacitor.
ところで、一般的な積層コンデンサにあっては、すべての内部電極は引き出し導体を介して対応する端子電極に接続されている。このため、引き出し導体が内部電極の数だけ存在することとなり、等価直列抵抗が小さくなってしまう。積層コンデンサの大容量化を図るために誘電体層及び内部電極の積層数を多くすると、引き出し導体の数も多くなる。引き出し導体の抵抗成分は端子電極に対して並列接続されることとなるため、引き出し導体の数が多くなるに従い、積層コンデンサの等価直列抵抗がさらに小さくなってしまう。このように、積層コンデンサの大容量化と、等価直列抵抗を大きくするということとは、相反する要求である。 By the way, in a general multilayer capacitor, all internal electrodes are connected to corresponding terminal electrodes through lead conductors. Therefore, there are as many lead conductors as the number of internal electrodes, and the equivalent series resistance is reduced. If the number of laminated dielectric layers and internal electrodes is increased in order to increase the capacity of the multilayer capacitor, the number of lead conductors also increases. Since the resistance component of the lead conductor is connected in parallel to the terminal electrode, the equivalent series resistance of the multilayer capacitor is further reduced as the number of lead conductors increases. Thus, increasing the capacity of a multilayer capacitor and increasing the equivalent series resistance are contradictory requirements.
そこで、本発明者等は、大容量化と等価直列抵抗を大きくしたいとの要求を満たし得る積層コンデンサについて鋭意研究を行った。その結果、本発明者等は、誘電体層及び内部電極の積層数を同じとしても、内部電極を積層体の表面に形成された接続導体で接続し且つ引き出し導体の数を変えることができれば、等価直列抵抗を所望の値に調節することが可能となるという新たな事実を見出すに至った。また、本発明者等は、内部電極を積層体の表面に形成された接続導体で接続し且つ積層体の積層方向での引き出し導体の位置を変えることができれば、等価直列抵抗を所望の値に調節することが可能となるという新たな事実を見出すに至った。特に、引き出し導体の数を内部電極の数よりも少なくすれば、等価直列抵抗を大きくする方向での調整が可能となる。 Therefore, the present inventors have intensively studied a multilayer capacitor that can satisfy the demand for increasing the capacity and increasing the equivalent series resistance. As a result, the present inventors can connect the internal electrodes with connection conductors formed on the surface of the multilayer body and change the number of lead conductors even if the number of stacked dielectric layers and internal electrodes is the same. A new fact has been found that the equivalent series resistance can be adjusted to a desired value. Further, the present inventors can connect the internal electrode with the connection conductor formed on the surface of the multilayer body and change the position of the lead conductor in the stacking direction of the multilayer body, so that the equivalent series resistance is set to a desired value. It came to discover the new fact that it became possible to adjust. In particular, if the number of lead conductors is smaller than the number of internal electrodes, adjustment in the direction of increasing the equivalent series resistance is possible.
かかる研究結果を踏まえ、本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、複数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極は、引き出し導体を介して第1の端子電極に電気的に接続され、複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極は、引き出し導体を介して第2の端子電極に電気的に接続され、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 Based on such research results, the multilayer capacitor according to the present invention includes a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. In the multilayer capacitor, the plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately, and the plurality of terminal electrodes are electrically insulated from each other The plurality of first internal electrodes including the first and second terminal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes are laminated. The first conductors are electrically connected to each other via connection conductors formed on the surface of the body, and one or more of the plurality of first internal electrodes are one less than the total number of the first internal electrodes. The internal electrode is electrically connected to the first terminal electrode through the lead conductor. In addition, one or more of the plurality of second internal electrodes and the number of second internal electrodes less than or equal to the total number of the second internal electrodes are electrically connected to the second terminal electrode via the lead conductor. And the number of first internal electrodes electrically connected to the first terminal electrode via the lead conductor and the second internals electrically connected to the second terminal electrode via the lead conductor The equivalent series resistance is set to a desired value by adjusting at least one of the number of electrodes.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含んでおり、複数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極を、引き出し導体を介して第1の端子電極に電気的に接続し、複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極を、引き出し導体を介して第2の端子電極に電気的に接続し、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method of adjusting an equivalent series resistance of a multilayer capacitor comprising: a plurality of internal electrodes including a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately; Including first and second terminal electrodes electrically insulated from each other, and electrically connecting the plurality of first internal electrodes to each other via a connection conductor formed on the surface of the multilayer body, A plurality of second internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and one or more of the plurality of first internal electrodes are determined based on the total number of the first internal electrodes. The first internal electrode, which is one less than the number, is inserted through the lead conductor. Electrically connecting to the first terminal electrode, one or more of the plurality of second internal electrodes, and the number of second internal electrodes less than the total number of the second internal electrodes being less than the total number of the second internal electrodes; Electrically connected to the second terminal electrode via the lead conductor, and connected to the second terminal electrode via the lead conductor and the number of first internal electrodes electrically connected to the first terminal electrode via the lead conductor. The equivalent series resistance is set to a desired value by adjusting at least one of the number of second internal electrodes electrically connected.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the multilayer capacitor equivalent series resistance adjusting method according to the present invention, the number of first internal electrodes electrically connected to the first terminal electrode through the lead conductor and the lead conductor are determined. The equivalent series resistance is set to a desired value by adjusting at least one of the number of second internal electrodes electrically connected to the second terminal electrode via the second terminal electrode. Can be easily and accurately performed.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、複数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極は、引き出し導体を介して第1の端子電極に電気的に接続され、複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極は、引き出し導体を介して第2の端子電極に電気的に接続され、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の積層体の積層方向での位置の少なくとも一方の位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes that are alternately arranged, and the plurality of terminal electrodes are electrically insulated from each other. The plurality of first internal electrodes including the terminal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes are formed on the surface of the multilayer body. The first internal electrodes that are electrically connected to each other via the connection conductors and that are one or more of the plurality of first internal electrodes and less than the total number of the first internal electrodes are the lead conductors A plurality of second interiors electrically connected to the first terminal electrode via Two or more second internal electrodes, one or more of the poles, one less than the total number of the second internal electrodes, are electrically connected to the second terminal electrode via the lead conductor, and are connected via the lead conductor. The second internal electrode electrically connected to the second terminal electrode via the position in the stacking direction of the laminated body of the first internal electrode electrically connected to the first terminal electrode and the lead conductor The equivalent series resistance is set to a desired value by adjusting at least one position in the stacking direction of the stacked body.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含んでおり、複数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極を、引き出し導体を介して第1の端子電極に電気的に接続し、複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極を、引き出し導体を介して第2の端子電極に電気的に接続し、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の積層体の積層方向での位置の少なくとも一方の位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method of adjusting an equivalent series resistance of a multilayer capacitor comprising: a plurality of internal electrodes including a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately; Including first and second terminal electrodes electrically insulated from each other, and electrically connecting the plurality of first internal electrodes to each other via a connection conductor formed on the surface of the multilayer body, A plurality of second internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and one or more of the plurality of first internal electrodes are determined based on the total number of the first internal electrodes. The first internal electrode, which is one less than the number, is inserted through the lead conductor. Electrically connecting to the first terminal electrode, one or more of the plurality of second internal electrodes, and the number of second internal electrodes less than the total number of the second internal electrodes being less than the total number of the second internal electrodes; Via the lead conductor and the position in the stacking direction of the laminate of the first internal electrode electrically connected to the second terminal electrode via the lead conductor and electrically connected to the first terminal electrode via the lead conductor Adjusting the equivalent series resistance to a desired value by adjusting at least one position in the stacking direction of the stacked body of the second internal electrodes electrically connected to the second terminal electrode. Features.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の積層体の積層方向での位置の少なくとも一方の位置を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the multilayer capacitor equivalent series resistance adjusting method according to the present invention, the stacking direction of the multilayer body of the first internal electrodes electrically connected to the first terminal electrode via the lead conductor By adjusting at least one of the position in the stacking direction of the stack of the second internal electrodes electrically connected to the second terminal electrode through the lead conductor and the lead terminal conductor, the equivalent series resistance can be reduced. Since it is set to a desired value, the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含み、複数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately, the plurality of terminal electrodes includes at least three terminal electrodes, and the plurality of first electrodes The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body. At least two first internal electrodes of the plurality of first internal electrodes connected to each other are two or more of at least three terminal electrodes and at least one different terminal less than the total number of the terminal electrodes. Via the lead conductor to the electrode And at least one second internal electrode of the plurality of second internal electrodes is a remaining terminal other than the terminal electrode electrically connected to the first internal electrode via a lead conductor. Adjusting the number of at least one of the first internal electrode and the second internal electrode electrically connected to the electrode via the lead conductor and electrically connected to the terminal electrode via the lead conductor; Thus, the equivalent series resistance is set to a desired value.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含んでおり、複数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第1の内部電極のうち少なくとも2つの第1の内部電極を、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method of adjusting an equivalent series resistance of a multilayer capacitor comprising: a plurality of internal electrodes including a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately; , Including at least three terminal electrodes, the plurality of first internal electrodes being electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes being laminated Electrically connected to each other via a connection conductor formed on the surface of the body, and at least two of the plurality of first internal electrodes are connected to at least two of the at least three terminal electrodes. At least one less than the total number of terminal electrodes A plurality of different terminal electrodes are electrically connected via lead conductors, and at least one second internal electrode of the plurality of second internal electrodes is connected to the first internal electrode via lead conductors. A first internal electrode and a second internal electrode that are electrically connected to the remaining terminal electrodes other than the electrically connected terminal electrodes via the lead conductor and electrically connected to the terminal electrodes via the lead conductor The equivalent series resistance is set to a desired value by adjusting the number of internal electrodes of at least one of the electrodes.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the number of internal electrodes, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含み、複数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately, the plurality of terminal electrodes includes at least three terminal electrodes, and the plurality of first electrodes The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body. At least two first internal electrodes of the plurality of first internal electrodes connected to each other are two or more of at least three terminal electrodes and at least one different terminal less than the total number of the terminal electrodes. Via the lead conductor to the electrode And at least one second internal electrode of the plurality of second internal electrodes is a remaining terminal other than the terminal electrode electrically connected to the first internal electrode via a lead conductor. Lamination direction of a laminate of at least one of the first internal electrode and the second internal electrode electrically connected to the electrode via the lead conductor and electrically connected to the terminal electrode via the lead conductor The equivalent series resistance is set to a desired value by adjusting the position at.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含んでおり、複数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第1の内部電極のうち少なくとも2つの第1の内部電極を、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method of adjusting an equivalent series resistance of a multilayer capacitor comprising: a plurality of internal electrodes including a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately; , Including at least three terminal electrodes, the plurality of first internal electrodes being electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes being laminated Electrically connected to each other via a connection conductor formed on the surface of the body, and at least two of the plurality of first internal electrodes are connected to at least two of the at least three terminal electrodes. At least one less than the total number of terminal electrodes A plurality of different terminal electrodes are electrically connected via lead conductors, and at least one second internal electrode of the plurality of second internal electrodes is connected to the first internal electrode via lead conductors. A first internal electrode and a second internal electrode that are electrically connected to the remaining terminal electrodes other than the electrically connected terminal electrodes via the lead conductor and electrically connected to the terminal electrodes via the lead conductor The equivalent series resistance is set to a desired value by adjusting the position in the stacking direction of the stacked body of at least one internal electrode of the electrode.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the position of the internal electrode stack in the stacking direction, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含み、複数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately, the plurality of terminal electrodes includes at least three terminal electrodes, and the plurality of first electrodes The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body. At least one first internal electrode of the plurality of first internal electrodes is connected to two or more of at least three terminal electrodes, and at least one terminal electrode less than the total number of the terminal electrodes. Electricity is passed through the lead conductors. And at least one second internal electrode of the plurality of second internal electrodes is connected to the remaining terminal electrode other than the terminal electrode electrically connected to the first internal electrode via the lead conductor. By adjusting the number of at least one of the first internal electrode and the second internal electrode that are electrically connected via the lead conductor and electrically connected to the terminal electrode via the lead conductor, The equivalent series resistance is set to a desired value.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含んでおり、複数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第1の内部電極のうち少なくとも1つの第1の内部電極を、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続し、複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method of adjusting an equivalent series resistance of a multilayer capacitor comprising: a plurality of internal electrodes including a plurality of first internal electrodes and a plurality of second internal electrodes that are alternately arranged; Including at least three terminal electrodes, the plurality of first internal electrodes being electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes being laminated. Electrically connected to each other via a connection conductor formed on the surface of the body, at least one first internal electrode of the plurality of first internal electrodes, two or more of at least three terminal electrodes At least one less than the total number of terminal electrodes A plurality of terminal electrodes are electrically connected to each other via lead conductors, and at least one second internal electrode of the plurality of second internal electrodes is electrically connected to the first internal electrodes via lead conductors. First internal electrode and second internal electrode that are electrically connected to the remaining terminal electrodes other than the terminal electrodes connected to each other through the lead conductor and electrically connected to the terminal electrodes via the lead conductor By adjusting the number of at least one of the internal electrodes, the equivalent series resistance is set to a desired value.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the number of internal electrodes, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含み、複数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately, the plurality of terminal electrodes includes at least three terminal electrodes, and the plurality of first electrodes The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body. At least one first internal electrode of the plurality of first internal electrodes is connected to two or more of at least three terminal electrodes, and at least one terminal electrode less than the total number of the terminal electrodes. Electricity is passed through the lead conductors. And at least one second internal electrode of the plurality of second internal electrodes is connected to the remaining terminal electrode other than the terminal electrode electrically connected to the first internal electrode via the lead conductor. In the stacking direction of the stack of at least one of the first internal electrode and the second internal electrode that are electrically connected via the lead conductor and electrically connected to the terminal electrode via the lead conductor The equivalent series resistance is set to a desired value by adjusting the position.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の端子電極は、少なくとも3つの端子電極を含んでおり、複数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、複数の第1の内部電極のうち少なくとも1つの第1の内部電極を、少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続し、複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method of adjusting an equivalent series resistance of a multilayer capacitor comprising: a plurality of internal electrodes including a plurality of first internal electrodes and a plurality of second internal electrodes that are alternately arranged; Including at least three terminal electrodes, the plurality of first internal electrodes being electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the plurality of second internal electrodes being laminated. Electrically connected to each other via a connection conductor formed on the surface of the body, at least one first internal electrode of the plurality of first internal electrodes, two or more of at least three terminal electrodes At least one less than the total number of terminal electrodes A plurality of terminal electrodes are electrically connected to each other via lead conductors, and at least one second internal electrode of the plurality of second internal electrodes is electrically connected to the first internal electrodes via lead conductors. First internal electrode and second internal electrode that are electrically connected to the remaining terminal electrodes other than the terminal electrodes connected to each other through the lead conductor and electrically connected to the terminal electrodes via the lead conductor The equivalent series resistance is set to a desired value by adjusting the position of at least one of the internal electrodes in the stacking direction.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the position of the internal electrode stack in the stacking direction, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
また、複数の端子電極は、2つ以上の第1の端子電極と2つ以上の第2の端子電極とを含んでおり、複数の第1の内部電極は、引き出し導体及び上記接続導体を通して2つ以上の第1の端子電極に電気的に接続され、複数の第2の内部電極は、引き出し導体及び上記接続導体を通して2つ以上の第2の端子電極に電気的に接続されていることが好ましい。 The plurality of terminal electrodes include two or more first terminal electrodes and two or more second terminal electrodes. The plurality of first internal electrodes are formed through the lead conductor and the connection conductor. It is electrically connected to one or more first terminal electrodes, and the plurality of second internal electrodes are electrically connected to two or more second terminal electrodes through the lead conductor and the connection conductor. preferable.
また、複数の第1の内部電極同士を電気的に接続する接続導体の数と複数の第2の内部電極同士を電気的に接続する接続導体の数とをそれぞれ更に調整することにより、等価直列抵抗が所望の値に設定されていることが好ましい。この場合、等価直列抵抗の制御をより一層精度良く行うことができる。 Further, by further adjusting the number of connection conductors that electrically connect the plurality of first internal electrodes and the number of connection conductors that electrically connect the plurality of second internal electrodes, respectively, The resistance is preferably set to a desired value. In this case, the equivalent series resistance can be controlled with higher accuracy.
また、複数の第1の内部電極同士は、並列接続されており、複数の第2の内部電極同士は、並列接続されていることが好ましい。この場合、各第1の内部電極や各第2の内部電極の抵抗値にバラツキが生じても、積層コンデンサ全体での等価直列抵抗への影響が少なく、等価直列抵抗の制御の精度低下を抑制することができる。 The plurality of first internal electrodes are preferably connected in parallel, and the plurality of second internal electrodes are preferably connected in parallel. In this case, even if the resistance value of each first internal electrode or each second internal electrode varies, there is little influence on the equivalent series resistance of the entire multilayer capacitor, and the deterioration of the control accuracy of the equivalent series resistance is suppressed. can do.
また、複数の第1及び第2の内部電極のうち少なくとも一部の第1及び第2の内部電極にスリットが形成され、スリットは、当該スリットが形成された第1及び第2の内部電極それぞれにおいて、当該スリットを挟んで対向する領域を電流が互いに逆向きに流れるように形成されていることが好ましい。この場合、電流に起因して発生する磁界が相殺され、等価直列インダクタンスの低減を図ることが可能となる。 In addition, a slit is formed in at least a part of the first and second internal electrodes among the plurality of first and second internal electrodes, and the slits are respectively the first and second internal electrodes in which the slit is formed. In this case, it is preferable that currents flow in opposite directions in regions facing each other with the slit interposed therebetween. In this case, the magnetic field generated due to the current is canceled out, and the equivalent series inductance can be reduced.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、第1の数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第2の数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極は、引き出し導体を介して第1の端子電極に電気的に接続され、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極は、引き出し導体を介して第2の端子電極に電気的に接続され、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. , Having a capacitor portion including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes, and the plurality of terminal electrodes are mutually connected The first number of first internal electrodes including first and second terminal electrodes that are electrically insulated are electrically connected to each other via a connection conductor formed on the surface of the multilayer body, and The second number of second internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the multilayer body, and one or more of the first number of first internal electrodes is a first number. The first internal electrode, which is one less than the number, is electrically connected to the first terminal electrode through the lead conductor. Of the second number of second internal electrodes and the number of second internal electrodes less than the second number is less than the second number, and the second terminal electrodes are electrically connected to the second terminal electrode via the lead conductor. And the number of first internal electrodes electrically connected to the first terminal electrode via the lead conductor and the second electrically connected to the second terminal electrode via the lead conductor The equivalent series resistance is set to a desired value by adjusting at least one of the number of internal electrodes.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、第1の数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第2の数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極を、引き出し導体を介して第1の端子電極に電気的に接続し、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極を、引き出し導体を介して第2の端子電極に電気的に接続し、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a capacitor including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes The plurality of terminal electrodes include first and second terminal electrodes that are electrically insulated from each other, and the first number of first internal electrodes are formed on the surface of the stacked body. The second number of second internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the laminate, and the first number of second internal electrodes are electrically connected to each other via the connection conductors. One or more first internal electrodes of the first internal electrodes and less than or equal to one less than the first number Are electrically connected to the first terminal electrode through the lead conductor, and one or more of the second number of second internal electrodes is less than the second number and less than the second number. The electrode is electrically connected to the second terminal electrode via the lead conductor, and the number of first internal electrodes and the lead conductor are electrically connected to the first terminal electrode via the lead conductor. The equivalent series resistance is set to a desired value by adjusting at least one of the number of second internal electrodes electrically connected to the second terminal electrode.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the multilayer capacitor equivalent series resistance adjusting method according to the present invention, the number of first internal electrodes electrically connected to the first terminal electrode through the lead conductor and the lead conductor are determined. The equivalent series resistance is set to a desired value by adjusting at least one of the number of second internal electrodes electrically connected to the second terminal electrode via the second terminal electrode. Can be easily and accurately performed.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、第1の数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第2の数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極は、引き出し導体を介して第1の端子電極に電気的に接続され、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極は、引き出し導体を介して第2の端子電極に電気的に接続され、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の積層体の積層方向での位置のいずれか一方の位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. , Having a capacitor portion including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes, and the plurality of terminal electrodes are mutually connected The first number of first internal electrodes including first and second terminal electrodes that are electrically insulated are electrically connected to each other via a connection conductor formed on the surface of the multilayer body, and The second number of second internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the multilayer body, and one or more of the first number of first internal electrodes is a first number. The first internal electrode, which is one less than the number, is electrically connected to the first terminal electrode through the lead conductor. Of the second number of second internal electrodes and the number of second internal electrodes less than the second number is less than the second number, and the second terminal electrodes are electrically connected to the second terminal electrode via the lead conductor. Are electrically connected to each other and electrically connected to the first terminal electrode via the lead conductor, and the position in the stacking direction of the laminate of the first internal electrodes and electrically connected to the second terminal electrode via the lead conductor The equivalent series resistance is set to a desired value by adjusting one of the positions in the stacking direction of the stacked body of the second internal electrodes connected to.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、第1の数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第2の数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極を、引き出し導体を介して第1の端子電極に電気的に接続し、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極を、引き出し導体を介して第2の端子電極に電気的に接続し、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の積層体の積層方向での位置の少なくとも一方を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a capacitor including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes The plurality of terminal electrodes include first and second terminal electrodes that are electrically insulated from each other, and the first number of first internal electrodes are formed on the surface of the stacked body. The second number of second internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the laminate, and the first number of second internal electrodes are electrically connected to each other via the connection conductors. One or more first internal electrodes of the first internal electrodes and less than or equal to one less than the first number Is electrically connected to the first terminal electrode through the lead conductor, and one or more of the second number of second internal electrodes is less than the second number and less than or equal to the second number. The electrode is electrically connected to the second terminal electrode via the lead conductor and is electrically connected to the first terminal electrode via the lead conductor in the stacking direction of the laminate of the first internal electrodes. By adjusting at least one of the position and the position in the stacking direction of the stacked body of the second internal electrode electrically connected to the second terminal electrode through the position and the lead conductor, the equivalent series resistance is set to a desired value. It is characterized by setting.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して第1の端子電極に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子電極に電気的に接続される第2の内部電極の積層体の積層方向での位置の少なくとも一方を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the multilayer capacitor equivalent series resistance adjusting method according to the present invention, the stacking direction of the stacked body of the first internal electrodes electrically connected to the first terminal electrode through the lead conductor By adjusting at least one of the position in the stacking direction of the stacked body of the second internal electrode that is electrically connected to the second terminal electrode through the lead conductor and the lead terminal conductor, the equivalent series resistance can be obtained as desired. Since the value is set to a value, the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第2の数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極は、複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. , Having a capacitor portion including a first number of first internal electrodes and a second number of second internal electrodes that are alternately arranged as a plurality of internal electrodes, and the first number of first internal electrodes. The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the second number of second internal electrodes are connected via connection conductors formed on the surface of the multilayer body. The first internal electrodes that are electrically connected to each other and that are at least one of the first number of first internal electrodes and less than the first number are different terminals among the plurality of terminal electrodes. A second number of second internal electrodes electrically connected to the electrode via a lead conductor; Two or more second internal electrodes that are one or more and less than the second number are different from the remaining terminal electrodes other than the terminal electrode electrically connected to the first internal electrode via the lead conductor. The number of at least one of the first internal electrode and the second internal electrode that are electrically connected to the terminal electrode via the lead conductor and electrically connected to the terminal electrode via the lead conductor is adjusted. Thus, the equivalent series resistance is set to a desired value.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第2の数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極を、複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a capacitor including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes The first number of first internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the laminate, and the second number of second internal electrodes are connected to each other. The first conductors are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and one or more of the first number of first internal electrodes is one less than the first number. The internal electrode of each of the plurality of terminal electrodes is electrically connected to a different terminal electrode through a lead conductor. And connecting one or more second internal electrodes of the second number of second internal electrodes to a number less than the second number to the first internal electrodes via lead conductors A first internal terminal electrically connected to different terminal electrodes among the remaining terminal electrodes other than the electrically connected terminal electrodes via lead conductors and electrically connected to the terminal electrodes via lead conductors The equivalent series resistance is set to a desired value by adjusting the number of at least one of the electrode and the second internal electrode.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the number of internal electrodes, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第2の数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極は、複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. , Having a capacitor portion including a first number of first internal electrodes and a second number of second internal electrodes that are alternately arranged as a plurality of internal electrodes, and the first number of first internal electrodes. The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the second number of second internal electrodes are connected via connection conductors formed on the surface of the multilayer body. The first internal electrodes that are electrically connected to each other and that are at least one of the first number of first internal electrodes and less than the first number are different terminals among the plurality of terminal electrodes. A second number of second internal electrodes electrically connected to the electrode via a lead conductor; Two or more second internal electrodes that are one or more and less than the second number are different from the remaining terminal electrodes other than the terminal electrode electrically connected to the first internal electrode via the lead conductor. Lamination of a laminate of at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor and electrically connected to the terminal electrode via the lead conductor By adjusting the position in the direction, the equivalent series resistance is set to a desired value.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第2の数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極を、複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a capacitor including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes The first number of first internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the laminate, and the second number of second internal electrodes are connected to each other. The first conductors are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and one or more of the first number of first internal electrodes is one less than the first number. The internal electrode of each of the plurality of terminal electrodes is electrically connected to a different terminal electrode through a lead conductor. And connecting one or more of the second number of second internal electrodes to the number of second internal electrodes less than the second number to the first internal electrode via a lead conductor A first internal terminal electrically connected to different terminal electrodes among the remaining terminal electrodes other than the electrically connected terminal electrodes via lead conductors and electrically connected to the terminal electrodes via lead conductors The equivalent series resistance is set to a desired value by adjusting the position of the laminated body of at least one of the electrode and the second internal electrode in the stacking direction.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the position of the internal electrode stack in the stacking direction, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第2の数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極は、複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. , Having a capacitor portion including a first number of first internal electrodes and a second number of second internal electrodes that are alternately arranged as a plurality of internal electrodes, and the first number of first internal electrodes. The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the second number of second internal electrodes are connected via connection conductors formed on the surface of the multilayer body. The first internal electrodes that are electrically connected to each other and that are one or more of the first number of first internal electrodes and less than the first number are at least one of the plurality of terminal electrodes. A second number of second interiors electrically connected to the terminal electrodes via respective lead conductors; One or more of the poles and the number of second internal electrodes less than the second number are the remaining terminal electrodes other than the terminal electrode electrically connected to the first internal electrode via the lead conductor At least one of the first internal electrode and the second internal electrode that are electrically connected to at least one terminal electrode via the lead conductor and electrically connected to the terminal electrode via the lead conductor The equivalent series resistance is set to a desired value by adjusting the number of electrodes.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第2の数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極を、複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a capacitor including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes The first number of first internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the laminate, and the second number of second internal electrodes are connected to each other. The first conductors are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and one or more of the first number of first internal electrodes is one less than the first number. The internal electrode of each of the plurality of terminal electrodes to at least one of the terminal electrodes And connecting one or more second internal electrodes of the second number to the first internal electrode, the number of the second internal electrodes being less than the second number. Of the remaining terminal electrodes other than the terminal electrodes electrically connected via the lead electrodes, each of the remaining terminal electrodes is electrically connected to the terminal electrode via the lead conductor, and is electrically connected to the terminal electrode via the lead conductor. The equivalent series resistance is set to a desired value by adjusting the number of at least one of the first internal electrode and the second internal electrode.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the number of internal electrodes, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第2の数の第2の内部電極は、積層体の表面に形成された接続導体を介して互いに電気的に接続され、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極は、複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極は、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention is a multilayer capacitor including a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body. , Having a capacitor portion including a first number of first internal electrodes and a second number of second internal electrodes that are alternately arranged as a plurality of internal electrodes, and the first number of first internal electrodes. The internal electrodes are electrically connected to each other via connection conductors formed on the surface of the multilayer body, and the second number of second internal electrodes are connected via connection conductors formed on the surface of the multilayer body. The first internal electrodes that are electrically connected to each other and that are one or more of the first number of first internal electrodes and less than the first number are at least one of the plurality of terminal electrodes. A second number of second interiors electrically connected to the terminal electrodes via respective lead conductors; One or more of the poles and the number of second internal electrodes less than the second number are the remaining terminal electrodes other than the terminal electrode electrically connected to the first internal electrode via the lead conductor At least one of the first internal electrode and the second internal electrode that are electrically connected to at least one terminal electrode via the lead conductor and electrically connected to the terminal electrode via the lead conductor The equivalent series resistance is set to a desired value by adjusting the position of the electrode stack in the stacking direction.
一方、本発明に係る積層コンデンサの等価直列抵抗調整方法は、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを複数の内部電極として含むコンデンサ部を有しており、第1の数の第1の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、記第2の数の第2の内部電極を、積層体の表面に形成された接続導体を介して互いに電気的に接続し、第1の数の第1の内部電極のうち1つ以上第1の数よりも1つ少ない数以下の第1の内部電極を、複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、第2の数の第2の内部電極のうち1つ以上第2の数よりも1つ少ない数以下の第2の内部電極を、第1の内部電極に引き出し導体を介して電気的に接続された端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする。 On the other hand, the equivalent series resistance adjustment method for a multilayer capacitor according to the present invention includes a laminate in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, a plurality of terminal electrodes formed in the laminate, A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a capacitor including a first number of first internal electrodes and a second number of second internal electrodes alternately arranged as a plurality of internal electrodes The first number of first internal electrodes are electrically connected to each other via a connection conductor formed on the surface of the laminate, and the second number of second internal electrodes Are electrically connected to each other via a connection conductor formed on the surface of the multilayer body, and one or more of the first number of first internal electrodes is less than the first number and less than the first number. One internal electrode is led out to at least one of the plurality of terminal electrodes. And connecting one or more second internal electrodes of the second number to the first internal electrode, the number of the second internal electrodes being one less than the second number. Of the remaining terminal electrodes other than the terminal electrodes electrically connected via the conductor, at least one terminal electrode is electrically connected via the lead conductor, and is electrically connected to the terminal electrode via the lead conductor. The equivalent series resistance is set to a desired value by adjusting the position in the stacking direction of the stack of at least one of the first and second internal electrodes.
これら、本発明に係る積層コンデンサ及び積層コンデンサの等価直列抵抗調整方法それぞれによれば、引き出し導体を介して端子電極に電気的に接続される第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。 According to each of the multilayer capacitor and the equivalent series resistance adjusting method of the multilayer capacitor according to the present invention, at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode via the lead conductor By adjusting the position of the internal electrode stack in the stacking direction, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately.
また、第1の数の第1の内部電極同士を電気的に接続する上記接続導体の数と第2の数の第2の内部電極同士を電気的に接続する上記接続導体の数とをそれぞれ更に調整することにより、等価直列抵抗が所望の値に設定されていることが好ましい。この場合、等価直列抵抗の制御をより一層精度良く行うことができる。 In addition, the number of the connection conductors that electrically connect the first number of first internal electrodes to each other and the number of the connection conductors that electrically connect the second number of second internal electrodes to each other, respectively. It is preferable that the equivalent series resistance is set to a desired value by further adjustment. In this case, the equivalent series resistance can be controlled with higher accuracy.
また、複数の第1の内部電極同士は、並列接続されており、複数の第2の内部電極同士は、並列接続されていることが好ましい。この場合、各第1の内部電極や各第2の内部電極の抵抗値にバラツキが生じても、積層コンデンサ全体での等価直列抵抗への影響が少なく、等価直列抵抗の制御の精度低下を抑制することができる。 The plurality of first internal electrodes are preferably connected in parallel, and the plurality of second internal electrodes are preferably connected in parallel. In this case, even if the resistance value of each first internal electrode or each second internal electrode varies, there is little influence on the equivalent series resistance of the entire multilayer capacitor, and the deterioration of the control accuracy of the equivalent series resistance is suppressed. can do.
また、第1の数の第1の内部電極のうち少なくとも一部の第1の内部電極、及び第2の数の第2の内部電極のうち少なくとも一部の第2の内部電極にスリットが形成され、スリットは、当該スリットが形成された第1及び第2の内部電極それぞれにおいて、当該スリットを挟んで対向する領域を電流が互いに逆向きに流れるように形成されていることが好ましい。この場合、電流に起因して発生する磁界が相殺され、等価直列インダクタンスの低減を図ることが可能となる。 Further, slits are formed in at least some of the first number of first internal electrodes and in at least some of the second number of second internal electrodes. The slit is preferably formed so that currents flow in opposite directions in regions facing each other across the slit in each of the first and second internal electrodes in which the slit is formed. In this case, the magnetic field generated due to the current is canceled out, and the equivalent series inductance can be reduced.
本発明によれば、等価直列抵抗の制御を容易に且つ精度良く行うことが可能な積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法を提供することができる。 According to the present invention, it is possible to provide a multilayer capacitor capable of easily and accurately controlling the equivalent series resistance, and a method for adjusting the equivalent series resistance of the multilayer capacitor.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。本実施形態に係る積層コンデンサは、本発明に係る積層コンデンサの等価直列抵抗調整方法を含んで記載されている。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted. In the description, the terms “upper” and “lower” may be used, which correspond to the vertical direction of each figure. The multilayer capacitor in accordance with this embodiment is described including the multilayer capacitor equivalent series resistance adjusting method according to the present invention.
(第1実施形態)
図1及び図2を参照して、第1実施形態に係る積層コンデンサC1の構成について説明する。図1は、第1実施形態に係る積層コンデンサの斜視図である。図2は、第1実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(First embodiment)
With reference to FIG.1 and FIG.2, the structure of the multilayer capacitor C1 which concerns on 1st Embodiment is demonstrated. FIG. 1 is a perspective view of the multilayer capacitor in accordance with the first embodiment. FIG. 2 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the first embodiment.
積層コンデンサC1は、図1に示されるように、積層体1と、当該積層体1に形成された第1及び第2の端子電極3,5と、第1及び第2の接続導体7、9とを備える。
As shown in FIG. 1, the multilayer capacitor C <b> 1 includes a
第1の端子電極3は、積層体1の側面1a側に位置している。第2の端子電極5は、積層体1の側面1b側に位置している。第1の端子電極3と第2の端子電極5とは、互いに電気的に絶縁されている。
The first
第1の接続導体7は、積層体1の側面1c側に位置するように積層体1の表面に形成されている。第2の接続導体9は、積層体1の側面1d側に位置するように積層体1の表面に形成されている。第1の接続導体7と第2の接続導体9とは、互いに電気的に絶縁されている。
The
積層体1は、図2にも示されるように、複数(本実施形態では、9層)の誘電体層11〜18、35と、複数(本実施形態では、各4層)の第1及び第2の内部電極41〜44,61〜64とが交互に積層されることにより構成される。実際の積層コンデンサC1では、誘電体層11〜18、35の間の境界が視認できない程度に一体化されている。
As shown in FIG. 2, the
各第1の内部電極41〜44は、略矩形形状を呈している。第1の内部電極41〜44は、積層体1における誘電体層11〜18、35の積層方向(以下、単に「積層方向」と称する。)に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第1の内部電極41〜44には、積層体1の側面1cに引き出されるように伸びる引き出し導体81〜84が形成されている。
Each of the first
引き出し導体81は、第1の内部電極41と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極41から伸びている。引き出し導体82は、第1の内部電極42と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極42から伸びている。引き出し導体83は、第1の内部電極43と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極43から伸びている。引き出し導体84は、第1の内部電極44と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極44から伸びている。
The
第1の内部電極41〜44はそれぞれ、引き出し導体81〜84を介して第1の接続導体7に電気的に接続される。これにより、第1の内部電極41〜44は、第1の接続導体7を介して互いに電気的に接続されることとなる。
The first
第1の内部電極41には引き出し導体53が第1の内部電極41と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極41から伸びている。第1の内部電極41は、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極42〜44も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。
A
各第2の内部電極61〜64は、略矩形形状を呈している。第2の内部電極61〜64は、積層体1における積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第2の内部電極61〜64には、積層体1の側面1dに引き出されるように伸びる引き出し導体101〜104が形成されている。
Each of the second
引き出し導体101は、第2の内部電極61と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極61から伸びている。引き出し導体102は、第2の内部電極62と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極62から伸びている。引き出し導体103は、第2の内部電極63と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極63から伸びている。引き出し導体104は、第2の内部電極64と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極64から伸びている。
The
第2の内部電極61〜64はそれぞれ、引き出し導体101〜104を介して第2の接続導体9に電気的に接続される。これにより、第2の内部電極61〜64は、第2の接続導体9を介して互いに電気的に接続されることとなる。
The second
第2の内部電極64には引き出し導体73が第2の内部電極64と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極64から伸びている。第2の内部電極64は、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極61〜63も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。
A
積層コンデンサC1では、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41の数を1つとし、第1の内部電極41〜44の総数(本実施形態では、4つ)よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極64の数を1つとし、第2の内部電極61〜64の総数(本実施形態では、4つ)よりも少なくされている。また、第1の端子電極3に着目すると、第1の接続導体7の抵抗成分は、第1の端子電極3に対して直列接続されることとなる。また、第2の端子電極5に着目すると、第2の接続導体9の抵抗成分は、第2の端子電極5に対して直列接続されることとなる。これらにより、積層コンデンサC1は、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。また、等価直列抵抗が大きくなることによって、共振周波数での急激なインピーダンスの低下が防げ、広帯域化が可能となる。
In the multilayer capacitor C1, the number of first
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極41の数と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極64の数とをそれぞれ調整することにより、積層コンデンサC1の等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of the first
また、本実施形態において、第1の内部電極41〜44同士は、並列接続されており、第2の内部電極61〜64同士は、並列接続されている。これにより、各第1の内部電極41〜44や各第2の内部電極61〜64の抵抗値にバラツキが生じても、積層コンデンサC1全体での等価直列抵抗への影響が少なく、等価直列抵抗の制御の精度低下を抑制することができる。
In the present embodiment, the first
(第2実施形態)
図3を参照して、第2実施形態に係る積層コンデンサの構成について説明する。第2実施形態に係る積層コンデンサは、引き出し導体73を介して第2の端子電極5に接続される第2の内部電極61の積層方向での位置の点で第1実施形態に係る積層コンデンサC1と相違する。図3は、第2実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Second Embodiment)
The configuration of the multilayer capacitor in accordance with the second embodiment will be described with reference to FIG. The multilayer capacitor according to the second embodiment is different from the multilayer capacitor C1 according to the first embodiment in terms of the position of the second
第2実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor according to the second embodiment is not illustrated, the
第2実施形態に係る積層コンデンサでは、図3に示されるように、4つの第2の内部電極61〜64のうち上から1つ目となる第2の内部電極61が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。これにより、第2の内部電極62〜64も、第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、第2の内部電極61と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極61から伸びている。
In the multilayer capacitor in accordance with the second embodiment, as shown in FIG. 3, the second
第2実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41の数を1つとし、第1の内部電極41〜44の総数(本実施形態では、4つ)よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61の数を1つとし、第2の内部電極61〜64の総数(本実施形態では、4つ)よりも少なくされている。これらにより、第2実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the second embodiment, the number of first
ところで、第1の端子電極3に着目すると、第1の接続導体7の抵抗成分は、第1の端子電極3に対して直列接続されることとなる。また、第2の端子電極5に着目すると、第2の接続導体9の抵抗成分は、第2の内部電極61を境にして、当該第2の内部電極61よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極61よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5に対して並列接続されることとなる。
By the way, paying attention to the first
したがって、第2の接続導体9の抵抗成分の差異に起因して、第2実施形態に係る積層コンデンサは、第1実施形態に係る積層コンデンサC1に比して、等価直列抵抗が小さくなる。
Therefore, due to the difference in resistance component of the
以上のように、本実施形態によれば、引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極61の積層方向での位置を調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, by adjusting the position in the stacking direction of the second
(第3実施形態)
図4を参照して、第3実施形態に係る積層コンデンサC3の構成について説明する。第3実施形態に係る積層コンデンサは、引き出し導体53,73を介して端子電極3,5に接続される第1及び第2の内部電極43,62の積層方向で位置の点で第1実施形態に係る積層コンデンサC1と相違する。図4は、第3実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Third embodiment)
With reference to FIG. 4, the structure of the multilayer capacitor C3 according to the third embodiment will be described. The multilayer capacitor in accordance with the third embodiment is the first embodiment in that the first and second
第3実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor according to the third embodiment is not illustrated, the
第3実施形態に係る積層コンデンサでは、図4に示されるように、4つの第1の内部電極41〜44のうち第1の内部電極41から下に数えて3つ目となる第1の内部電極43が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極41、42、44も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。引き出し導体53は、第1の内部電極43と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極43から伸びている。
In the multilayer capacitor in accordance with the third embodiment, as shown in FIG. 4, among the four first
4つの第2の内部電極61〜64のうち第2の内部電極61から下に数えて2つ目となる第2の内部電極62が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極61、63、64も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、第2の内部電極62と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極62から伸びている。
Of the four second
第3実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極43の数を1つとし、第1の内部電極41〜44の総数(本実施形態では、4つ)よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極62の数を1つとし、第2の内部電極61〜64の総数(本実施形態では、4つ)よりも少なくされている。これらにより、第3実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the third embodiment, the number of first
ところで、第1の端子電極3に着目すると、第1の接続導体7の抵抗成分は、第1の内部電極43を境にして、当該第1の内部電極43よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極43よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3に対して並列接続されることとなる。また、第2の端子電極5に着目すると、第2の接続導体9の抵抗成分は、第2の内部電極62を境にして、当該第2の内部電極62よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極62よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5に対して並列接続されることとなる。
By the way, focusing on the first
したがって、第1の接続導体7の抵抗成分及び第2の接続導体9の抵抗成分の差異に起因して、第3実施形態に係る積層コンデンサは、第1実施形態に係る積層コンデンサC1に比して、等価直列抵抗が小さくなる。
Therefore, due to the difference between the resistance component of the
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極43の積層方向での位置と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極62の積層方向での位置とをそれぞれ調整することにより、第3実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the position in the stacking direction of the first
(第4実施形態)
図5を参照して、第4実施形態に係る積層コンデンサの構成について説明する。第4実施形態に係る積層コンデンサは、引き出し導体53,73を介して端子電極3,5に接続される第1及び第2の内部電極44,62の積層方向で位置の点で第1実施形態に係る積層コンデンサC1と相違する。図5は、第4実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Fourth embodiment)
The configuration of the multilayer capacitor in accordance with the fourth embodiment will be described with reference to FIG. The multilayer capacitor in accordance with the fourth embodiment is the first embodiment in that the first and second
第4実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor according to the fourth embodiment is not shown, the
第4実施形態に係る積層コンデンサでは、図5に示されるように、4つの第1の内部電極41〜44のうち第1の内部電極41から下に数えて4つ目となる第1の内部電極44が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極41〜43も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。引き出し導体53は、第1の内部電極44と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極44から伸びている。
In the multilayer capacitor in accordance with the fourth embodiment, as shown in FIG. 5, the first internal electrode that is the fourth
4つの第2の内部電極61〜64のうち第2の内部電極61から下に数えて2つ目となる第2の内部電極62が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極61、63、64も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、第2の内部電極62と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極62から伸びている。
Of the four second
積層コンデンサC4では、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極44の数を1つとし、第1の内部電極41〜44の総数(本実施形態では、4つ)よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極62の数を1つとし、第2の内部電極61〜64の総数(本実施形態では、4つ)よりも少なくされている。これらにより、積層コンデンサC3は、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor C4, the number of first
ところで、第1の端子電極3に着目すると、第1の接続導体7の抵抗成分は、第1の内部電極44を境にして、当該第1の内部電極44よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極44よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3に対して並列接続されることとなる。また、第2の端子電極5に着目すると、第2の接続導体9の抵抗成分は、第2の内部電極62を境にして、当該第2の内部電極62よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極62よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5に対して並列接続されることとなる。
When attention is paid to the first
したがって、第1の接続導体7の抵抗成分及び第2の接続導体9の抵抗成分の差異に起因して、第4実施形態に係る積層コンデンサは、第1実施形態に係る積層コンデンサC1に比して、等価直列抵抗が小さくなる。
Therefore, due to the difference between the resistance component of the
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極44の積層方向での位置と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極62の積層方向での位置とをそれぞれ調整することにより、第4実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the position in the stacking direction of the first
(第5実施形態)
図6を参照して、第5実施形態に係る積層コンデンサの構成について説明する。第5実施形態に係る積層コンデンサは、引き出し導体53,73を介して端子電極3,5に接続される第1及び第2の内部電極41,44,61,64の数の点で第1実施形態に係る積層コンデンサC1と相違する。図6は、第5実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Fifth embodiment)
With reference to FIG. 6, the structure of the multilayer capacitor in accordance with the fifth embodiment will be explained. The multilayer capacitor in accordance with the fifth embodiment is the first in terms of the number of first and second
第5実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor according to the fifth embodiment is not shown, the
第5実施形態に係る積層コンデンサでは、図6に示されるように、4つの第1の内部電極41〜44のうち2つの第1の内部電極41,44が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極42、43も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。引き出し導体53は、各第1の内部電極41,44と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極41,44からそれぞれ伸びている。
In the multilayer capacitor in accordance with the fifth embodiment, as shown in FIG. 6, two first
4つの第2の内部電極61〜64のうち2つの第2の内部電極61、64が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極62、63も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、各第2の内部電極61,64と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極61,64からそれぞれ伸びている。
Of the four second
第5実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41,44の数を2つとし、第1の内部電極41〜44の総数よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,64の数を2つとし、第2の内部電極61〜64の総数よりも少なくされている。したがって、第5実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the fifth embodiment, the number of first
第5実施形態に係る積層コンデンサは、積層コンデンサC1に比して、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41,44の数が多く、これらの引き出し導体53は第1の端子電極3に対して並列接続される。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,64が多く、これらの引き出し導体73は第2の端子電極5に対して並列接続される。したがって、第5実施形態に係る積層コンデンサの等価直列抵抗は、積層コンデンサC1の等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the fifth embodiment has a larger number of first
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極41,44の数と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極61,64の数とをそれぞれ調整することにより、第5実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第6実施形態)
図7を参照して、第6実施形態に係る積層コンデンサの構成について説明する。第6実施形態に係る積層コンデンサは、引き出し導体53,73を介して端子電極3,5に接続される第1及び第2の内部電極41,43,61,63の数の点で第2実施形態に係る積層コンデンサと相違する。図7は、第6実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Sixth embodiment)
With reference to FIG. 7, the structure of the multilayer capacitor in accordance with the sixth embodiment will be explained. The multilayer capacitor in accordance with the sixth embodiment is the second embodiment in terms of the number of first and second
第6実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor according to the sixth embodiment is not shown, the
第6実施形態に係る積層コンデンサでは、図7に示されるように、4つの第1の内部電極41〜44のうち2つの第1の内部電極41,43が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極42、44も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。引き出し導体53は、各第1の内部電極41,43と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極41,43からそれぞれ伸びている。
In the multilayer capacitor in accordance with the sixth embodiment, as shown in FIG. 7, two first
4つの第2の内部電極61〜64のうち2つの第2の内部電極61,63が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極61、63も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、各第2の内部電極61,63と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極61,63からそれぞれ伸びている。
Of the four second
第6実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41,43の数を2つとし、第1の内部電極41〜44の総数よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,63の数を2つとし、第2の内部電極61〜64の総数よりも少なくされている。したがって、第6実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the sixth embodiment, the number of first
第6実施形態に係る積層コンデンサは、第2実施形態に係る積層コンデンサに比して、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41、43の数が多く、これらの引き出し導体53は第1の端子電極3に対して並列接続される。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,63の数が多く、これらの引き出し導体73は第2の端子電極5に対して並列接続される。したがって、第6実施形態に係る積層コンデンサの等価直列抵抗は、第2実施形態に係る積層コンデンサの等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the sixth embodiment has a number of first
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極41,43の数と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極61,63の数とをそれぞれ調整することにより、第6実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of the first
(第7実施形態)
図8を参照して、第7実施形態に係る積層コンデンサの構成について説明する。第7実施形態に係る積層コンデンサは、引き出し導体53,73を介して端子電極3,5に接続される第1及び第2の内部電極42,43,61,62の数の点で第3実施形態に係る積層コンデンサと相違する。図8は、第7実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Seventh embodiment)
With reference to FIG. 8, the structure of the multilayer capacitor in accordance with the seventh embodiment will be explained. The multilayer capacitor in accordance with the seventh embodiment is the third embodiment in terms of the number of first and second
第7実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although not shown, the multilayer capacitor in accordance with the seventh embodiment is the same as the
第7実施形態に係る積層コンデンサでは、図8に示されるように、4つの第1の内部電極41〜44のうち2つの第1の内部電極42,43が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極41,44も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。引き出し導体53は、各第1の内部電極42,43と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極42,43からそれぞれ伸びている。
In the multilayer capacitor in accordance with the seventh embodiment, as shown in FIG. 8, two first
4つの第2の内部電極61〜64のうち2つの第2の内部電極61,62が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極61、62も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、各第2の内部電極61,62と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極61,62からそれぞれ伸びている。
Of the four second
第7実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極42,43の数を2つとし、第1の内部電極41〜44の総数よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,62の数を2つとし、第2の内部電極61〜64の総数よりも少なくされている。したがって、第7実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the seventh embodiment, the number of first
第7実施形態に係る積層コンデンサは、第3実施形態に係る積層コンデンサに比して、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極42,43の数が多く、これらの引き出し導体53は第1の端子電極3に対して並列接続される。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,62の数が多く、これらの引き出し導体73は第2の端子電極5に対して並列接続される。したがって、第7実施形態に係る積層コンデンサの等価直列抵抗は、第3実施形態に係る積層コンデンサの等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the seventh embodiment has a number of first
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極42,43の数と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極61,62の数とをそれぞれ調整することにより、第7実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of the first
(第8実施形態)
図9を参照して、第8実施形態に係る積層コンデンサの構成について説明する。第8実施形態に係る積層コンデンサは、引き出し導体53,73を介して端子電極3,5に接続される第1及び第2の内部電極41,44,62,64の数の点で第4実施形態に係る積層コンデンサと相違する。図9は、第8実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Eighth embodiment)
With reference to FIG. 9, the structure of the multilayer capacitor in accordance with the eighth embodiment will be explained. The multilayer capacitor in accordance with the eighth embodiment is the fourth embodiment in terms of the number of first and second
第8実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor according to the eighth embodiment is not shown, the
第8実施形態に係る積層コンデンサでは、図9に示されるように、4つの第1の内部電極41〜44のうち2つの第1の内部電極41,44が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極42、43も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。引き出し導体53は、各第1の内部電極41,44と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極41,44からそれぞれ伸びている。
In the multilayer capacitor in accordance with the eighth embodiment, as shown in FIG. 9, two first
4つの第2の内部電極61〜64のうち2つの第2の内部電極62,64が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極61、63も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、各第2の内部電極62,64と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極62,64からそれぞれ伸びている。
Of the four second
第8実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41,44の数を2つとし、第1の内部電極41〜44の総数よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極62,64の数を2つとし、第2の内部電極61〜64の総数よりも少なくされている。したがって、第8実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the eighth embodiment, the number of first
第8実施形態に係る積層コンデンサは、第4実施形態に係る積層コンデンサに比して、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41,44の数が多く、これらの引き出し導体53は第1の端子電極3に対して並列接続される。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極62,64が多く、これらの引き出し導体73は第2の端子電極5に対して並列接続される。したがって、第8実施形態に係る積層コンデンサの等価直列抵抗は、第4実施形態に係る積層コンデンサの等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the eighth embodiment includes the number of first
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極41,44の数と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極62,64の数とをそれぞれ調整することにより、第8実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第9実施形態)
図10を参照して、第9実施形態に係る積層コンデンサの構成について説明する。第9実施形態に係る積層コンデンサは、引き出し導体53,73を介して端子電極3,5に接続される第1及び第2の内部電極42,44,61,62,64の数の点で第4実施形態に係る積層コンデンサと相違する。図10は、第9実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Ninth embodiment)
With reference to FIG. 10, the structure of the multilayer capacitor in accordance with the ninth embodiment will be explained. The multilayer capacitor in accordance with the ninth embodiment is the same in terms of the number of first and second
第9実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor according to the ninth embodiment, the
第9実施形態に係る積層コンデンサでは、図10に示されるように、4つの第1の内部電極41〜44のうち2つの第1の内部電極42,44が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。第1の内部電極41〜44は第1の接続導体7を介して互いに電気的に接続されているため、第1の内部電極41、43も第1の接続導体7を介して第1の端子電極3に電気的に接続されることとなり、第1の内部電極41〜44は並列接続されることとなる。引き出し導体53は、各第1の内部電極42,44と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極42,44からそれぞれ伸びている。
In the multilayer capacitor in accordance with the ninth embodiment, as shown in FIG. 10, two first
4つの第2の内部電極61〜64のうち3つの第2の内部電極61,62,64が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。第2の内部電極61〜64は第2の接続導体9を介して互いに電気的に接続されているため、第2の内部電極63も第2の接続導体9を介して第2の端子電極5に電気的に接続されることとなり、第2の内部電極61〜64は並列接続されることとなる。引き出し導体73は、各第2の内部電極61,62,64と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極61,62,64からそれぞれ伸びている。
Of the four second
第9実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極42,44の数を2つとし、第1の内部電極41〜44の総数よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,62,64の数を3つとし、第2の内部電極61〜64の総数よりも少なくされている。したがって、第9実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the ninth embodiment, the number of first
第9実施形態に係る積層コンデンサは、第4実施形態に係る積層コンデンサに比して、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極42,44の数が多く、これらの引き出し導体53は第1の端子電極3に対して並列接続される。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極61,62,64が多く、これらの引き出し導体73は第2の端子電極5に対して並列接続される。したがって、第9実施形態に係る積層コンデンサの等価直列抵抗は、第9実施形態に係る積層コンデンサの等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the ninth embodiment includes the number of first
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極42,44の数と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極61,62,64の数とをそれぞれ調整することにより、第9実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第10実施形態)
図11を参照して、第10実施形態に係る積層コンデンサの構成について説明する。第10実施形態に係る積層コンデンサは、第1及び第2の内部電極42〜44、61〜63にスリットが形成されている点で第1実施形態に係る積層コンデンサC1と相違する。図11は、第10実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(10th Embodiment)
With reference to FIG. 11, the structure of the multilayer capacitor in accordance with the tenth embodiment will be explained. The multilayer capacitor in accordance with the tenth embodiment differs from the multilayer capacitor C1 in accordance with the first embodiment in that slits are formed in the first and second
第10実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor according to the tenth embodiment is not illustrated, the
第1の内部電極42〜44において、引き出し導体82〜84と第1の内部電極42〜44との接続部分の脇から第1の内部電極42〜44の長手方向に伸びるようにスリットS11〜S13が形成されている。したがって、スリットS11〜S13は、各第1の内部電極42〜44において、スリットS11〜S13それぞれを挟んで対向する領域を電流が互いに逆向きに流れるように形成されることとなる。
In the first
第2の内部電極61〜63において、引き出し導体101〜103と第2の内部電極61〜63との接続部分の脇から第2の内部電極61〜63の長手方向に伸びるようにスリットS21〜S23が形成されている。したがって、スリットS21〜S23は、各第2の内部電極61〜63において、スリットS21〜S23それぞれを挟んで対向する領域を電流が互いに逆向きに流れるように形成されることとなる。
In the second
スリットS11〜S13、S21〜S23が形成された第1及び第2の内部電極42〜44、61〜63では、それぞれスリットS11〜S13、S21〜S23を挟んで対向する領域において互いに電流が逆向きに流れるため、電流に起因して発生する磁界が相殺される。また、スリットが形成された第1の内部電極42〜44と第2の内部電極61〜63とでは積層方向で見て、電流の流れる向きが逆向きとなる。そのため、第1の内部電極42〜44を流れる電流に起因して発生する磁界と第2の内部電極61〜63を流れる電流に起因して発生する磁界とは相殺される。このため、第10実施形態に係る積層コンデンサでは、等価直列インダクタンスの低減を図ることが可能となる。
In the first and second
また、第10実施形態に係る積層コンデンサでは、引き出し導体53を介して第1の端子電極3に直接接続される第1の内部電極41の数を1つとし、第1の内部電極41〜44の総数(本実施形態では、4つ)よりも少なくされている。また、引き出し導体73を介して第2の端子電極5に直接接続される第2の内部電極64の数を1つとし、第2の内部電極61〜64の総数(本実施形態では、4つ)よりも少なくされている。これらにより、第10実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the tenth embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53を介して第1の端子電極3に電気的に接続される第1の内部電極41の数と引き出し導体73を介して第2の端子電極5に電気的に接続される第2の内部電極64の数とをそれぞれ調整することにより、第10実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of the first
(第11実施形態)
図12を参照して、第11実施形態に係る積層コンデンサの構成について説明する。図12は、第11実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Eleventh embodiment)
The configuration of the multilayer capacitor in accordance with the eleventh embodiment will be described with reference to FIG. FIG. 12 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the eleventh embodiment.
第11実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although not shown, the multilayer capacitor in accordance with the eleventh embodiment is the same as the
積層体1は、図12にも示されるように、第1〜第3のコンデンサ部121,131,141を含んでいる。第1のコンデンサ部121は、第2のコンデンサ部131と第3のコンデンサ部141との間に位置している。
As shown in FIG. 12, the
まず、第1のコンデンサ部121の構成について説明する。第1のコンデンサ部121は、第5実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、8層)の誘電体層11〜18と、複数(本実施形態では、各4層)の第1及び第2の内部電極41〜44,61〜64とが交互に積層されることにより構成される。第1のコンデンサ部121では、4つの第1の内部電極41〜44のうち2つの第1の内部電極41,44が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。また、4つの第2の内部電極61〜64のうち2つの第2の内部電極61,64が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。
First, the configuration of the
次に、第2のコンデンサ部131の構成について説明する。第2のコンデンサ部131は、複数(本実施形態では、5層)の誘電体層133と、複数(本実施形態では、各2層)の第1及び第2の内部電極135,137とが交互に積層されることにより構成される。各第1の内部電極135は、引き出し導体136を介して第1の端子電極3に電気的に接続されている。引き出し導体136は、各第1の内部電極135と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極135からそれぞれ伸びている。各第2の内部電極137は、引き出し導体138を介して第2の端子電極5に電気的に接続されている。引き出し導体138は、各第2の内部電極137と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極137からそれぞれ伸びている。
Next, the configuration of the
次に、第3のコンデンサ部141の構成について説明する。第3のコンデンサ部141は、複数(本実施形態では、4層)の誘電体層143と、複数(本実施形態では、各2層)の第1及び第2の内部電極145,147とが交互に積層されることにより構成される。各第1の内部電極145は、引き出し導体146を介して第1の端子電極3に電気的に接続されている。引き出し導体146は、各第1の内部電極145と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極145からそれぞれ伸びている。各第2の内部電極147は、引き出し導体148を介して第2の端子電極5に電気的に接続されている。引き出し導体148は、各第2の内部電極147と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極147からそれぞれ伸びている。
Next, the configuration of the
第11実施形態に係る積層コンデンサでは、誘電体層11〜18,133,143の間の境界が視認できない程度に一体化されている。第1のコンデンサ部121の第1の内部電極41は、端子電極3を通して第2のコンデンサ部131の第1の内部電極135及び第3のコンデンサ部141の第1の内部電極145と電気的に接続される。第1のコンデンサ部121の第1の内部電極44は、端子電極3を通して第2のコンデンサ部131の第1の内部電極135及び第3のコンデンサ部141の第1の内部電極145と電気的に接続される。第1のコンデンサ部121の第2の内部電極61は、端子電極5を通して第2のコンデンサ部131の第2の内部電極137及び第3のコンデンサ部141の第2の内部電極147と電気的に接続される。第1のコンデンサ部121の第2の内部電極64は、端子電極5を通して第2のコンデンサ部131の第2の内部電極137及び第3のコンデンサ部141の第2の内部電極147と電気的に接続される。
In the multilayer capacitor in accordance with the eleventh embodiment, the layers are integrated to such an extent that the boundaries between the
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第5実施形態において記載したように、第11実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
(第12実施形態)
図13を参照して、第12実施形態に係る積層コンデンサの構成について説明する。第12実施形態に係る積層コンデンサは、第1のコンデンサ部121の構成の点で第11実施形態に係る積層コンデンサと相違する。図13は、第12実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Twelfth embodiment)
A configuration of the multilayer capacitor in accordance with the twelfth embodiment will be described with reference to FIG. The multilayer capacitor in accordance with the twelfth embodiment is different from the multilayer capacitor in accordance with the eleventh embodiment in terms of the configuration of the
第12実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although not shown, the multilayer capacitor in accordance with the twelfth embodiment is the same as the
第1のコンデンサ部121は、第7実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、8層)の誘電体層11〜18と、複数(本実施形態では、各4層)の第1及び第2の内部電極41〜44,61〜64とが交互に積層されることにより構成される。第1のコンデンサ部121では、4つの第1の内部電極41〜44のうち2つの第1の内部電極42,43が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。また、4つの第2の内部電極61〜64のうち2つの第2の内部電極61,62が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第7実施形態において記載したように、第12実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
(第13実施形態)
図14を参照して、第13実施形態に係る積層コンデンサの構成について説明する。第13実施形態に係る積層コンデンサは、第1のコンデンサ部121の構成の点で第11実施形態に係る積層コンデンサと相違する。図14は、第13実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(13th Embodiment)
With reference to FIG. 14, the structure of the multilayer capacitor in accordance with the thirteenth embodiment will be explained. The multilayer capacitor in accordance with the thirteenth embodiment is different from the multilayer capacitor in accordance with the eleventh embodiment in terms of the configuration of the
第13実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3と、同じく積層体1に形成された第2の端子電極5と、第1及び第2の接続導体7、9とを備えている。
Although not shown, the multilayer capacitor in accordance with the thirteenth embodiment is the same as the
第1のコンデンサ部121は、第4実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、8層)の誘電体層11〜18と、複数(本実施形態では、各4層)の第1及び第2の内部電極41〜44,61〜64とが交互に積層されることにより構成される。第1のコンデンサ部121では、4つの第1の内部電極41〜44のうち1つの第1の内部電極44が、引き出し導体53を介して第1の端子電極3に電気的に接続されている。また、4つの第2の内部電極61〜64のうち1つの第2の内部電極62が、引き出し導体73を介して第2の端子電極5に電気的に接続されている。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第4実施形態において記載したように、第13実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
第1のコンデンサ部121の構成として、第1〜第3、第6、第8〜第10実施形態に係る積層コンデンサの積層体1と同じ構成(但し、誘電体層35を除く)を採用してもよい。
As the configuration of the
(第14実施形態)
図15〜図16を参照して、第14実施形態に係る積層コンデンサC2の構成について説明する。図15は、第14実施形態に係る積層コンデンサの斜視図である。図16は、第14実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(14th Embodiment)
With reference to FIGS. 15 to 16, the structure of the multilayer capacitor C2 in accordance with the fourteenth embodiment will be explained. FIG. 15 is a perspective view of the multilayer capacitor in accordance with the fourteenth embodiment. FIG. 16 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the fourteenth embodiment.
第14実施形態に係る積層コンデンサC2は、図15に示されるように、積層体1と、当該積層体1に形成された複数(本実施形態では、各4つ)の第1及び第2の端子電極3A〜3D,5A〜5Dと、第1及び第2の接続導体7、9とを備える。
As shown in FIG. 15, the multilayer capacitor C <b> 2 according to the fourteenth embodiment includes a
第1の端子電極3Aは、積層体1の側面1a側に位置している。第1の端子電極3Bは、積層体1の側面1a側に位置している。第1の端子電極3Cは、積層体1の側面1b側に位置している。第1の端子電極3Dは、積層体1の側面1b側に位置している。
The first
第2の端子電極5Aは、積層体1の側面1a側に位置している。第2の端子電極5Bは、積層体1の側面1a側に位置している。第2の端子電極5Cは、積層体1の側面1b側に位置している。第2の端子電極5Dは、積層体1の側面1b側に位置している。
The second
したがって、第1の側面1a上には、側面1c側から側面1d側に向かって、第1の端子電極3A、第2の端子電極5A、第1の端子電極3B、第2の端子電極5Bがこの順で形成されている。第1の側面150b上には、側面1d側から側面1c側に向かって、第1の端子電極3C、第2の端子電極5C、第1の端子電極3D、第2の端子電極5Dがこの順で形成されている。第1の端子電極3A〜3Dと第2の端子電極5A〜5Dとは、互いに電気的に絶縁されている。
Accordingly, the first
第1の接続導体7は、積層体1の側面1c側に位置している。第2の接続導体9は、積層体1の側面1d側に位置している。第1の接続導体7と第2の接続導体9とは、互いに電気的に絶縁されている。
The
積層体1は、図16にも示されるように、複数(本実施形態では、25層)の誘電体層11〜35と、複数(本実施形態では、各12層)の第1及び第2の内部電極41〜52,61〜72とが交互に積層されることにより構成される。実際の積層コンデンサC1では、誘電体層11〜35の間の境界が視認できない程度に一体化されている。
As shown in FIG. 16, the
各第1の内部電極41〜52は、略矩形形状を呈している。第1の内部電極41〜52は、積層体1における誘電体層11〜35の積層方向(以下、単に「積層方向」と称する。)に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第1の内部電極41〜52には、積層体1の側面1cに引き出されるように伸びる引き出し導体81〜92がそれぞれ形成されている。
Each of the first
引き出し導体81は、第1の内部電極41と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極41から伸びている。引き出し導体82は、第1の内部電極42と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極42から伸びている。引き出し導体83は、第1の内部電極43と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極43から伸びている。引き出し導体84は、第1の内部電極44と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極44から伸びている。引き出し導体85は、第1の内部電極45と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極45から伸びている。引き出し導体86は、第1の内部電極46と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極46から伸びている。引き出し導体87は、第1の内部電極47と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極47から伸びている。引き出し導体88は、第1の内部電極48と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極48から伸びている。引き出し導体89は、第1の内部電極49と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極49から伸びている。引き出し導体89は、第1の内部電極49と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極49から伸びている。引き出し導体90は、第1の内部電極50と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極50から伸びている。引き出し導体91は、第1の内部電極51と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極51から伸びている。引き出し導体92は、第1の内部電極52と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極52から伸びている。
The
第1の内部電極41〜52はそれぞれ、引き出し導体81〜92を介して第1の接続導体7に電気的に接続される。これにより、第1の内部電極41〜52は、第1の接続導体7を介して互いに電気的に接続されることとなる。
The first
第1の内部電極41は、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続されている。第1の内部電極42は、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続されている。第1の内部電極43は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。第1の内部電極44は、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続されている。これにより、第1の内部電極45〜52も第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜52は並列接続されることとなる。
The first
各引き出し導体53A、53Bは、対応する第1の内部電極41,42と一体に形成されており、積層体1の側面1aに臨むように、各第1の内部電極41,42から伸びている。各引き出し導体53C,53Dは、対応する第1の内部電極43,44と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極43,44から伸びている。
Each
各第2の内部電極61〜72は、略矩形形状を呈している。第2の内部電極61〜72は、積層体1における積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第2の内部電極61〜72には、積層体1の側面1dに引き出されるように伸びる引き出し導体101〜112がそれぞれ形成されている。
Each of the second
引き出し導体101は、第2の内部電極61と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極61から伸びている。引き出し導体102は、第2の内部電極62と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極62から伸びている。引き出し導体103は、第2の内部電極63と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極63から伸びている。引き出し導体104は、第2の内部電極64と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極64から伸びている。引き出し導体105は、第2の内部電極65と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極65から伸びている。引き出し導体106は、第2の内部電極66と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極66から伸びている。引き出し導体107は、第2の内部電極67と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極67から伸びている。引き出し導体108は、第2の内部電極68と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極68から伸びている。引き出し導体109は、第2の内部電極69と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極69から伸びている。引き出し導体109は、第2の内部電極69と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極69から伸びている。引き出し導体110は、第2の内部電極70と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極70から伸びている。引き出し導体111は、第2の内部電極71と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極71から伸びている。引き出し導体112は、第2の内部電極72と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極72から伸びている。
The
第2の内部電極61〜72はそれぞれ、引き出し導体101〜112を介して第2の接続導体9に電気的に接続される。これにより、第2の内部電極61〜72は、第2の接続導体9を介して互いに電気的に接続されることとなる。
The second
第2の内部電極61は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続されている。第2の内部電極62は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。第2の内部電極63は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。第2の内部電極64は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続されている。これにより、第2の内部電極65〜72も第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。
The second
各引き出し導体73A、73Bは、対応する第2の内部電極61,62と一体に形成されており、積層体1の側面1aに臨むように、各第2の内部電極61,62から伸びている。各引き出し導体73C,73Dは、対応する第2の内部電極63,64と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極63,64から伸びている。
The
積層コンデンサC2では、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44の数を4つとし、第1の内部電極41〜52の総数(本実施形態では、12つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64の数を4つとし、第2の内部電極61〜72の総数(本実施形態では、12つ)よりも少なくされている。
In the multilayer capacitor C2, the number of the first
第1の端子電極3Aに着目すると、第1の接続導体7の抵抗成分は、第1の端子電極3Aに対して直列接続されることとなる。
Focusing on the first
第1の端子電極3Bに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極42を境にして、当該第1の内部電極42よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極42よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Bに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Cに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極43を境にして、当該第1の内部電極43よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極43よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Cに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Dに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極44を境にして、当該第1の内部電極44よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極44よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Dに対して並列接続されることとなる。
Focusing on the first terminal electrode 3D, the resistance component of the
一方、第2の端子電極5Aに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極61を境にして、当該第2の内部電極61よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極61よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Aに対して並列接続されることとなる。
On the other hand, when focusing on the second
第2の端子電極5Bに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極62を境にして、当該第2の内部電極62よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極62よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Bに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Cに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極73を境にして、当該第2の内部電極73よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極73よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Cに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Dに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極64を境にして、当該第2の内部電極64よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極64よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Dに対して並列接続されることとなる。
Focusing on the second
これらにより、積層コンデンサC2は、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。 As a result, the multilayer capacitor C2 has a larger equivalent series resistance than a conventional multilayer capacitor in which all internal electrodes are connected to corresponding terminal electrodes via lead conductors.
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41〜44の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61〜64の数とをそれぞれ調整することにより、積層コンデンサC2の等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
また、本実施形態において、第1の内部電極41〜52同士は、並列接続されており、第2の内部電極61〜72同士は、並列接続されている。これにより、各第1の内部電極41〜52や各第2の内部電極61〜72の抵抗値にバラツキが生じても、積層コンデンサC2全体での等価直列抵抗への影響が少なく、等価直列抵抗の制御の精度低下を抑制することができる。
In the present embodiment, the first
(第15実施形態)
図17を参照して、第15実施形態に係る積層コンデンサの構成について説明する。第15実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第14実施形態に係る積層コンデンサC2と相違する。図17は、第15実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Fifteenth embodiment)
With reference to FIG. 17, the structure of the multilayer capacitor in accordance with the fifteenth embodiment will be explained. In the multilayer capacitor in accordance with the fifteenth embodiment, the positions of the first internal electrodes that are electrically connected to the first
第15実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the fifteenth embodiment, the
第15実施形態に係る積層コンデンサでは、図17に示されるように、第1の内部電極51が、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。第1の内部電極52が、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続されている。これにより、第1の内部電極43〜50も、第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜52は並列接続されることとなる。各引き出し導体53C,53Dは、対応する第1の内部電極51,52と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極51,52から伸びている。
In the multilayer capacitor in accordance with the fifteenth embodiment, as shown in FIG. 17, the first
第2の内部電極71は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。第2の内部電極72は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続されている。これにより、第2の内部電極63〜70も、第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。各引き出し導体73C,73Dは、対応する第2の内部電極71,72と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極71,72から伸びている。
The second
第15実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41、42、51、52の数を4つとし、第1の内部電極41〜52の総数(本実施形態では、12つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61、62、71、72の数を4つとし、第2の内部電極61〜72の総数(本実施形態では、12つ)よりも少なくされている。これらにより、第15実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the fifteenth embodiment, the number of first
ところで、第1の端子電極3Aに着目すると、第1の接続導体7の抵抗成分は、第1の端子電極3Aに対して直列接続されることとなる。
By the way, paying attention to the first
第1の端子電極3Bに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極42を境にして、当該第1の内部電極42よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極42よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Bに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Cに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極51を境にして、当該第1の内部電極51よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極51よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Cに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Dに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極52を境にして、当該第1の内部電極52よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極52よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Dに対して並列接続されることとなる。
When attention is paid to the first terminal electrode 3D, the resistance component of the
一方、第2の端子電極5Aに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極61を境にして、当該第2の内部電極61よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極61よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Aに対して並列接続されることとなる。
On the other hand, when focusing on the second
第2の端子電極5Bに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極62を境にして、当該第2の内部電極62よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極62よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Bに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Cに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極71を境にして、当該第2の内部電極71よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極71よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Cに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Dに着目すると、第2の接続導体9の合成抵抗成分は、第2の端子電極5Dに対して直列接続されることとなる。
Focusing on the second
上述した第1及び第2の接続導体7、9の抵抗成分の差異に起因して、第15実施形態に係る積層コンデンサは、第14実施形態に係る積層コンデンサC2に比して、等価直列抵抗が大きくなる。
Due to the difference between the resistance components of the first and
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41,42,51,52の積層方向での位置と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61,62,71,72の積層方向での位置とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the stacking direction of the first
(第16実施形態)
図18を参照して、第16実施形態に係る積層コンデンサの構成について説明する。第16実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第14実施形態に係る積層コンデンサC2と相違する。図18は、第16実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Sixteenth embodiment)
With reference to FIG. 18, the structure of the multilayer capacitor in accordance with the sixteenth embodiment will be explained. In the multilayer capacitor in accordance with the sixteenth embodiment, the positions of the first internal electrodes that are electrically connected to the first
第16実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the sixteenth embodiment, the
第16実施形態に係る積層コンデンサでは、図18に示されるように、第1の内部電極44が、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続されている。第1の内部電極47が、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。第1の内部電極50が、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続されている。これにより、第1の内部電極42、43、45、46、48、49、51、52も、第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜52は並列接続されることとなる。引き出し導体53Bは、第1の内部電極47と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極44から伸びている。各引き出し導体53C,53Dは、対応する第1の内部電極47,50と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極47,50から伸びている。
In the multilayer capacitor in accordance with the sixteenth embodiment, as shown in FIG. 18, the first
第2の内部電極64は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。第2の内部電極67は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。第2の内部電極70は、引き出し導体73Dを介して第2の端子電極5dに電気的に接続されている。これにより、第2の内部電極62,63,65,66,68,69,71,72も、第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。引き出し導体73Bは、第2の内部電極64と一体に形成されており、積層体1の側面1aに臨むように、第2の内部電極64から伸びている。各引き出し導体73C,73Dは、対応する第2の内部電極67,70と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極67,70から伸びている。
The second
第16実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,44,47,50の数を4つとし、第1の内部電極41〜52の総数(本実施形態では、12つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61,64,67,70の数を4つとし、第2の内部電極61〜72の総数(本実施形態では、12つ)よりも少なくされている。これらにより、第16実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the sixteenth embodiment, the number of first
ところで、第1の端子電極3Aに着目すると、第1の接続導体7の抵抗成分は、第1の端子電極3Aに対して直列接続されることとなる。
By the way, paying attention to the first
第1の端子電極3Bに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極44を境にして、当該第1の内部電極44よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極44よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Bに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Cに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極47を境にして、当該第1の内部電極47よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極47よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Cに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Dに着目すると、第1の接続導体7の抵抗成分は、第1の内部電極50を境にして、当該第1の内部電極50よりも積層方向の一方側に位置する第1の接続導体7の抵抗成分と、第1の内部電極50よりも積層方向の他方側に位置する第1の接続導体7の抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Dに対して並列接続されることとなる。
Focusing on the first terminal electrode 3D, the resistance component of the
一方、第2の端子電極5Aに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極61を境にして、当該第2の内部電極61よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極61よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Aに対して並列接続されることとなる。
On the other hand, when focusing on the second
第2の端子電極5Bに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極64を境にして、当該第2の内部電極64よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極64よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Bに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Cに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極67を境にして、当該第2の内部電極67よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極67よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Cに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Cに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極70を境にして、当該第2の内部電極70よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極70よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Cに対して並列接続されることとなる。
Focusing on the second
上述した第1及び第2の接続導体7、9の抵抗成分の差異に起因して、第16実施形態に係る積層コンデンサは、第14実施形態に係る積層コンデンサC2に比して、等価直列抵抗が小さくなる。
Due to the difference between the resistance components of the first and second connecting
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41、44、47、50の積層方向での位置と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61、64、67、70の積層方向での位置とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the stacking direction of the first
(第17実施形態)
図19を参照して、第17実施形態に係る積層コンデンサの構成について説明する。第17実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置の点で第16実施形態に係る積層コンデンサと相違する。図19は、第17実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(17th Embodiment)
With reference to FIG. 19, the structure of the multilayer capacitor in accordance with the seventeenth embodiment will be explained. The multilayer capacitor in accordance with the seventeenth embodiment is the sixteenth embodiment in terms of the position in the stacking direction of the second internal electrodes electrically connected to the second
第17実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the seventeenth embodiment, the
第17実施形態に係る積層コンデンサでは、図19に示されるように、第2の内部電極62は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続されている。第2の内部電極65は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。第2の内部電極68は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。第2の内部電極71は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続されている。これにより、第2の内部電極61,63,64,66,67,69,70,72も、第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。各引き出し導体73A,73Bは、対応する第2の内部電極62,64と一体に形成されており、積層体1の側面1aに臨むように、各第2の内部電極62,64から伸びている。各引き出し導体73C,73Dは、対応する第2の内部電極67,70と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極67,70から伸びている。
In the multilayer capacitor in accordance with the seventeenth embodiment, as shown in FIG. 19, the second
第17実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,44,47,50の数を4つとし、第1の内部電極41〜52の総数(本実施形態では、12)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極62,65,68,71の数を4つとし、第2の内部電極61〜72の総数(本実施形態では、12)よりも少なくされている。これらにより、第17実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the seventeenth embodiment, the number of first
ところで、第2の端子電極5Aに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極62を境にして、当該第2の内部電極62よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極62よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Aに対して並列接続されることとなる。
By the way, paying attention to the second
第2の端子電極5Bに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極65を境にして、当該第2の内部電極65よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極65よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Bに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Cに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極68を境にして、当該第2の内部電極68よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極68よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Cに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Dに着目すると、第2の接続導体9の抵抗成分は、第2の内部電極71を境にして、当該第2の内部電極71よりも積層方向の一方側に位置する第2の接続導体9の抵抗成分と、第2の内部電極71よりも積層方向の他方側に位置する第2の接続導体9の抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Dに対して並列接続されることとなる。
Focusing on the second
上述した第1及び第2の接続導体7、9の抵抗成分の差異に起因して、第17実施形態に係る積層コンデンサは、第14実施形態に係る積層コンデンサC2に比して、等価直列抵抗が小さくなる。
Due to the difference between the resistance components of the first and
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41,44,47,50の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極62,65,68,71の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第18実施形態)
図20を参照して、第18実施形態に係る積層コンデンサの構成について説明する。第18実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の数と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の数との点で第14実施形態に係る積層コンデンサC2と相違する。図20は、第18実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Eighteenth embodiment)
With reference to FIG. 20, the structure of the multilayer capacitor in accordance with the eighteenth embodiment will be explained. The multilayer capacitor in accordance with the eighteenth embodiment includes the number of first internal electrodes that are electrically connected to the first
第18実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor in accordance with the eighteenth embodiment is not shown, the
第18実施形態に係る積層コンデンサでは、図20に示されるように、第1の内部電極49が、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続されている。第1の内部電極50が、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続されている。第1の内部電極51が、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。第1の内部電極52が、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続されている。これにより、第1の内部電極45〜48も、第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜52は並列接続されることとなる。各引き出し導体53A,53Bは、対応する第1の内部電極49,50と一体に形成されており、積層体1の側面1aに臨むように、各第1の内部電極49,50から伸びている。各引き出し導体53C,53Dは、対応する第1の内部電極51,52と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極51,52から伸びている。
In the multilayer capacitor in accordance with the eighteenth embodiment, as shown in FIG. 20, the first
第2の内部電極69は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続されている。第2の内部電極70は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。第2の内部電極71は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。第2の内部電極72は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続されている。これにより、第2の内部電極65〜68も、第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。各引き出し導体73A,73Bは、対応する第2の内部電極69,70と一体に形成されており、積層体1の側面1aに臨むように、各第2の内部電極69,70から伸びている。各引き出し導体73C、73Dは、対応する第2の内部電極71,72と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極71,72から伸びている。
The second
第18実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44,49〜52の数を8つとし、第1の内部電極41〜52の総数よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64,69〜72の数を8つとし、第2の内部電極61〜72の総数よりも少なくされている。したがって、第18実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the eighteenth embodiment, the number of first
第18実施形態に係る積層コンデンサは、積層コンデンサC2に比して、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44、49〜52の数が多く、これらの引き出し導体53A〜53Dは対応する第1の端子電極3A〜3Dに対して並列接続される。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64、69〜72の数が多く、これらの引き出し導体73A〜73Dは対応する第2の端子電極5A〜5Dに対して並列接続される。したがって、第18実施形態に係る積層コンデンサの等価直列抵抗は、積層コンデンサC2の等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the eighteenth embodiment has first internal electrodes 41-44, 49- connected directly to the first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41〜44、47〜50の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Bに電気的に接続される第2の内部電極61〜64、67〜70の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第19実施形態)
図21を参照して、第19実施形態に係る積層コンデンサの構成について説明する。第19実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の数と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の数との点で第14実施形態に係る積層コンデンサC2と相違する。また、第19実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第18実施形態に係る積層コンデンサと相違する。図21は、第19実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Nineteenth embodiment)
With reference to FIG. 21, the structure of the multilayer capacitor in accordance with the nineteenth embodiment will be explained. In the multilayer capacitor in accordance with the nineteenth embodiment, the number of first internal electrodes electrically connected to the first
第19実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the nineteenth embodiment, the
第19実施形態に係る積層コンデンサでは、図21に示されるように、各第1の内部電極43,47が、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続されている。各第1の内部電極44,48が、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続されている。各第1の内部電極45,49が、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。各第1の内部電極46,50が、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続されている。これにより、第1の内部電極41,42,51,52も、第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜52は並列接続されることとなる。各引き出し導体53A,53Bは、対応する第1の内部電極43,44,47,48と一体に形成されており、積層体1の側面1aに臨むように、各第1の内部電極43,44,47,48から伸びている。各引き出し導体53C,53Dは、対応する第1の内部電極45,46,49,50と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極45,46,49,50から伸びている。
In the multilayer capacitor in accordance with the nineteenth embodiment, as shown in FIG. 21, the first
各第2の内部電極63,67は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続されている。各第2の内部電極64,68は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。各第2の内部電極65,69は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。各第2の内部電極66,70は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続されている。これにより、第2の内部電極61,62,71,72も、第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。各引き出し導体73A,73Bは、対応する第2の内部電極63,64,67,68と一体に形成されており、積層体1の側面1aに臨むように、各第2の内部電極63,64,67,68から伸びている。各引き出し導体73C,73Dは、対応する第2の内部電極65,66,69,70と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極65,66,69,70から伸びている。
Each of the second
第19実施形態に係る積層コンデンサでは、引き出し導体73A〜73Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極43〜50の数を8つとし、第1の内部電極41〜52の総数よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極63〜70の数を8つとし、第2の内部電極61〜72の総数よりも少なくされている。したがって、第19実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the nineteenth embodiment, the number of first internal electrodes 43-50 connected directly to the first
第19実施形態に係る積層コンデンサは、積層コンデンサC2に比して、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極43〜50の数が多く、これらの引き出し導体53A〜53Dは対応する第1の端子電極3A〜3Dに対して並列接続される。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極63〜70の数が多く、これらの引き出し導体73A〜73Dは対応する第2の端子電極5A〜5Dに対して並列接続される。したがって、第19実施形態に係る積層コンデンサの等価直列抵抗は、積層コンデンサC2の等価直列抵抗に比して小さくなる。
In the multilayer capacitor in accordance with the nineteenth embodiment, the number of first internal electrodes 43-50 connected directly to the first
また、第19実施形態に係る積層コンデンサは、第15〜第17実施形態と同様に、第1及び第2の接続導体7、9の抵抗成分の差異に起因して第18実施形態に係る積層コンデンサに比して等価直列抵抗が小さくなる。
Further, the multilayer capacitor in accordance with the nineteenth embodiment is the multilayer capacitor in accordance with the eighteenth embodiment due to the difference in resistance component between the first and second connecting
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極43〜50の数及び積層方向での位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極63〜70の数及び積層方向での位置とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第20実施形態)
図22を参照して、第20実施形態に係る積層コンデンサの構成について説明する。第20実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の数と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の数との点で第14実施形態に係る積層コンデンサC2と相違する。また、第20実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第18実施形態に係る積層コンデンサと相違する。図22は、第20実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(20th embodiment)
With reference to FIG. 22, the structure of the multilayer capacitor in accordance with the twentieth embodiment will be explained. In the multilayer capacitor in accordance with the twentieth embodiment, the number of first internal electrodes electrically connected to the first
第20実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the twentieth embodiment, the
第20実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44,47〜50の数を8つとし、第1の内部電極41〜52の総数よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64,67〜70の数を8つとし、第2の内部電極61〜72の総数よりも少なくされている。したがって、第20実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the twentieth embodiment, the number of first internal electrodes 41-44, 47-50 connected directly to the first
第20実施形態に係る積層コンデンサは、積層コンデンサC2に比して、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44,47〜50の数が多く、これらの引き出し導体53A〜53Dは対応する第1の端子電極3A〜3Dに対して並列接続される。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64,67〜70の数が多く、これらの引き出し導体73A〜73Dは対応する第2の端子電極5A〜5Dに対して並列接続される。したがって、第20実施形態に係る積層コンデンサの等価直列抵抗は、積層コンデンサC2の等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the twentieth embodiment includes first internal electrodes 41-44, 47- that are directly connected to the first
また、第20実施形態に係る積層コンデンサは、第15〜第17実施形態と同様に、第1及び第2の接続導体7、9の抵抗成分の差異に起因して第18実施形態に係る積層コンデンサに比して等価直列抵抗が小さくなる。
Further, the multilayer capacitor in accordance with the twentieth embodiment is the multilayer capacitor in accordance with the eighteenth embodiment due to the difference in resistance component between the first and
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44,47〜50の数及び積層方向での位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64,67〜70の数及び積層方向での位置とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第21実施形態)
図23を参照して、第21実施形態に係る積層コンデンサの構成について説明する。第21実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の数と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の数との点で第1実施形態に係る積層コンデンサC2と相違する。また、第21実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第18実施形態に係る積層コンデンサと相違する。図23は、第21実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(21st Embodiment)
With reference to FIG. 23, the structure of the multilayer capacitor in accordance with the twenty-first embodiment will be explained. The multilayer capacitor in accordance with the twenty-first embodiment includes the number of first internal electrodes that are electrically connected to the first
第21実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the twenty-first embodiment, the
第21実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,42,44,45,47,48,50,51の数を8つとし、第1の内部電極41〜52の総数よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61,62,64,65,67,68,70,71の数を8つとし、第2の内部電極61〜72の総数よりも少なくされている。したがって、第21実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the twenty-first embodiment, first
第21実施形態に係る積層コンデンサは、積層コンデンサC2に比して、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,42,44,45,47,48,50,51の数が多く、これらの引き出し導体53A〜53Dは対応する第1の端子電極3A〜3Dに対して並列接続される。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61,62,64,65,67,68,70,71の数が多く、これらの引き出し導体73A〜73Dは対応する第2の端子電極5A〜5Dに対して並列接続される。したがって、第21実施形態に係る積層コンデンサの等価直列抵抗は、積層コンデンサC2の等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the twenty-first embodiment includes first
また、第21実施形態に係る積層コンデンサは、第15〜第17実施形態と同様に、第1及び第2の接続導体7、9の抵抗成分の差異に起因して第18実施形態に係る積層コンデンサに比して等価直列抵抗が小さくなる。
Further, the multilayer capacitor in accordance with the twenty-first embodiment is similar to the fifteenth to seventeenth embodiments in that the multilayer capacitor in accordance with the eighteenth embodiment is caused by the difference in resistance component between the first and
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,42,44,45,47,48,50,51の数及び積層方向での位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61,62,64,65,67,68,70,71の数及び積層方向での位置とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the first
(第22実施形態)
図24を参照して、第22実施形態に係る積層コンデンサの構成について説明する。図24は、第22実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Twenty-second embodiment)
With reference to FIG. 24, the structure of the multilayer capacitor in accordance with the twenty-second embodiment will be explained. FIG. 24 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the twenty-second embodiment.
第22実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the twenty-second embodiment, the
積層体1は、図24にも示されるように、複数(本実施形態では、39層)の誘電体層11〜35、235〜248と、複数(本実施形態では、各19層)の第1及び第2の内部電極41〜52,253〜259、61〜72、273〜279とが交互に積層されることにより構成される。実際の積層コンデンサでは、誘電体層11〜35、235〜248の間の境界が視認できない程度に一体化されている。
As shown in FIG. 24, the
各第1の内部電極41〜52,253〜259は、略矩形形状を呈している。第1の内部電極41〜52,253〜259は、積層体1における誘電体層11〜35、235〜248の積層方向(以下、単に「積層方向」と称する。)に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第1の内部電極41〜52,253〜259には、積層体1の側面1cに引き出されるように伸びる引き出し導体81〜92、293〜299がそれぞれ形成されている。
Each of the first
引き出し導体81は、第1の内部電極41と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極41から伸びている。引き出し導体82は、第1の内部電極42と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極42から伸びている。引き出し導体83は、第1の内部電極43と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極43から伸びている。引き出し導体84は、第1の内部電極44と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極44から伸びている。引き出し導体85は、第1の内部電極45と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極45から伸びている。引き出し導体86は、第1の内部電極46と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極46から伸びている。引き出し導体87は、第1の内部電極47と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極47から伸びている。引き出し導体88は、第1の内部電極48と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極48から伸びている。引き出し導体89は、第1の内部電極49と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極49から伸びている。引き出し導体89は、第1の内部電極49と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極49から伸びている。引き出し導体90は、第1の内部電極50と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極50から伸びている。引き出し導体91は、第1の内部電極51と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極51から伸びている。引き出し導体92は、第1の内部電極52と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極52から伸びている。引き出し導体293は、第1の内部電極253と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極253から伸びている。引き出し導体294は、第1の内部電極254と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極254から伸びている。引き出し導体295は、第1の内部電極255と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極255から伸びている。引き出し導体296は、第1の内部電極256と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極256から伸びている。引き出し導体297は、第1の内部電極257と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極257から伸びている。引き出し導体298は、第1の内部電極258と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極258から伸びている。引き出し導体299は、第1の内部電極259と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極259から伸びている。
The
第1の内部電極41〜52,253〜259はそれぞれ、引き出し導体81〜92、293〜299を介して第1の接続導体7に電気的に接続される。これにより、第1の内部電極41〜52,253〜259は、第1の接続導体7を介して互いに電気的に接続されることとなる。
The first
第1の内部電極41は、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続されている。第1の内部電極42は、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続されている。第1の内部電極43は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。第1の内部電極44は、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続されている。第1の内部電極45は、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続されている。第1の内部電極46は、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続されている。第1の内部電極49は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。第1の内部電極51は、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続されている。第1の内部電極255は、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続されている。第1の内部電極256は、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続されている。第1の内部電極257は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続されている。これにより、第1の内部電極47、48、50、52、253、254、258、259も第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜52,253〜259は並列接続されることとなる。
The first
各引き出し導体53A、53Bは、対応する第1の内部電極41,42、45、46、255、256と一体に形成されており、積層体1の側面1aに臨むように、各第1の内部電極41,42、45、46、255、256から伸びている。各引き出し導体53C,53Dは、対応する第1の内部電極43,44、49、51、257と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極43,44、49、51、257から伸びている。
Each
各第2の内部電極61〜72、273〜279は、略矩形形状を呈している。第2の内部電極61〜72、273〜279は、積層体1における積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第2の内部電極61〜72、273〜279には、積層体1の側面1dに引き出されるように伸びる引き出し導体101〜112、313〜319がそれぞれ形成されている。
Each of the second
引き出し導体101は、第2の内部電極61と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極61から伸びている。引き出し導体102は、第2の内部電極62と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極62から伸びている。引き出し導体103は、第2の内部電極63と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極63から伸びている。引き出し導体104は、第2の内部電極64と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極64から伸びている。引き出し導体105は、第2の内部電極65と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極65から伸びている。引き出し導体106は、第2の内部電極66と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極66から伸びている。引き出し導体107は、第2の内部電極67と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極67から伸びている。引き出し導体108は、第2の内部電極68と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極68から伸びている。引き出し導体109は、第2の内部電極69と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極69から伸びている。引き出し導体110は、第2の内部電極70と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極70から伸びている。引き出し導体111は、第2の内部電極71と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極71から伸びている。引き出し導体112は、第2の内部電極72と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極72から伸びている。引き出し導体313は、第2の内部電極273と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極273から伸びている。引き出し導体314は、第2の内部電極274と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極274から伸びている。引き出し導体315は、第2の内部電極275と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極275から伸びている。引き出し導体316は、第2の内部電極276と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極276から伸びている。引き出し導体317は、第2の内部電極277と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極277から伸びている。引き出し導体318は、第2の内部電極278と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極278から伸びている。引き出し導体319は、第2の内部電極279と一体に形成されており、積層体1の側面1dに臨むように、第2の内部電極279から伸びている。
The
第2の内部電極61〜72、273〜279はそれぞれ、引き出し導体101〜112、313〜319を介して第2の接続導体9に電気的に接続される。これにより、第2の内部電極61〜72、273〜279は、第2の接続導体9を介して互いに電気的に接続されることとなる。
The second
第2の内部電極61は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続されている。第2の内部電極62は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。第2の内部電極63は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。第2の内部電極64は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続されている。第2の内部電極65は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続されている。第2の内部電極66は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。第2の内部電極69は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続されている。第2の内部電極71は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続されている。第2の内部電極275は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続されている。第2の内部電極276は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続されている。これにより、第2の内部電極67、68、70、72、273、274、278、279も第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72、273〜279は並列接続されることとなる。
The second
各引き出し導体73A、73Bは、対応する第2の内部電極61,62、65、66、275、276と一体に形成されており、積層体1の側面1aに臨むように、各第2の内部電極61,62、65、66、275、276から伸びている。各引き出し導体73C,73Dは、対応する第2の内部電極63,64、69、71、277と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極63,64、69、71、277から伸びている。
Each
第22実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜46,49,51,255〜257の数を11とし、第1の内部電極41〜52、253〜259の総数(本実施形態では、19)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜66,69,71,275〜277の数を11とし、第2の内部電極61〜72、273〜279の総数(本実施形態では、19)よりも少なくされている。これにより、第22実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the twenty-second embodiment, the number of first internal electrodes 41-46, 49, 51, 255-257 directly connected to the first
また、第22実施形態に係る積層コンデンサは、第15〜第17実施形態と同様に、第1及び第2の接続導体7、9の抵抗成分の差異に起因して、引き出し導体53A〜53D,73A〜73Dを介して端子電極3A〜3D,5A〜5Dに直接接続される内部電極41〜46,49,51,255〜257,61〜66,69,71,275〜277を積層方向に隣り合うように配置した積層コンデンサに比して等価直列抵抗が小さくなる。
Further, the multilayer capacitor in accordance with the twenty-second embodiment is similar to the fifteenth to seventeenth embodiments in that the
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41〜46,49,51,255〜257の数及び積層方向での位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61〜66,69,71,275〜277の数及び積層方向での位置とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the first
(第23実施形態)
図25を参照して、第23実施形態に係る積層コンデンサの構成について説明する。第23実施形態に係る積層コンデンサは、第1及び第2の内部電極45〜52、65〜72にスリットが形成されている点で第14実施形態に係る積層コンデンサC2と相違する。図25は、第23実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(23rd Embodiment)
With reference to FIG. 25, the structure of the multilayer capacitor in accordance with the twenty-third embodiment will be explained. The multilayer capacitor in accordance with the twenty-third embodiment is different from the multilayer capacitor C2 in accordance with the fourteenth embodiment in that slits are formed in the first and second internal electrodes 45-52, 65-72. FIG. 25 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the twenty-third embodiment.
第23実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the twenty-third embodiment, the
第1の内部電極45〜52において、引き出し導体85〜92と第1の内部電極45〜52との接続部分の脇から第1の内部電極45〜52の長手方向に伸びるようにスリットS11〜S18が形成されている。したがって、スリットS11〜S28は、各第1の内部電極45〜52において、スリットS11〜S28それぞれを挟んで対向する領域を電流が互いに逆向きに流れるように形成されることとなる。
In the first
第2の内部電極65〜72において、引き出し導体105〜112と第2の内部電極65〜72との接続部分の脇から第2の内部電極61〜72の長手方向に伸びるようにスリットS21〜S28が形成されている。したがって、スリットS21〜S28は、各第2の内部電極65〜72において、スリットS21〜S28それぞれを挟んで対向する領域を電流が互いに逆向きに流れるように形成されることとなる。
In the second
スリットS11〜S18、S21〜S28が形成された第1及び第2の内部電極45〜52、65〜72では、それぞれスリットS11〜S18、S21〜S28を挟んで対向する領域において互いに電流が逆向きに流れるため、電流に起因して発生する磁界が相殺される。また、スリットが形成された第1の内部電極45〜52と第2の内部電極65〜72とでは積層方向で見て、電流の流れる向きが逆向きとなる。そのため、第1の内部電極45〜52を流れる電流に起因して発生する磁界と第2の内部電極65〜72を流れる電流に起因して発生する磁界とは相殺される。このため、第23実施形態に係る積層コンデンサでは、等価直列インダクタンスの低減を図ることが可能となる。
In the first and second
また、第23実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44の数を4つとし、第1の内部電極41〜52の総数(本実施形態では、12つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64の数を4つとし、第2の内部電極61〜72の総数(本実施形態では、12つ)よりも少なくされている。これらにより、第23実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the twenty-third embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41〜44の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61〜64の数とをそれぞれ調整することにより、第23実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第24実施形態)
図26を参照して、第24実施形態に係る積層コンデンサの構成について説明する。図26は、第24実施形態に係る積層コンデンサを示す斜視図である。図26は、第24実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(24th Embodiment)
With reference to FIG. 26, the structure of the multilayer capacitor in accordance with the twenty-fourth embodiment will be explained. FIG. 26 is a perspective view showing the multilayer capacitor in accordance with the twenty-fourth embodiment. FIG. 26 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the twenty-fourth embodiment.
第24実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the twenty-fourth embodiment, the
積層体1は、図26にも示されるように、第1〜第3のコンデンサ部121,131,141を含んでいる。第1のコンデンサ部121は、第2のコンデンサ部131と第3のコンデンサ部141との間に位置している。
As shown in FIG. 26, the
まず、第1のコンデンサ部121の構成について説明する。第1のコンデンサ部121は、第14実施形態に係る積層コンデンサC2における積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、25層)の誘電体層11〜34と、複数(本実施形態では、各12層)の第1及び第2の内部電極41〜52,61〜72とが交互に積層されることにより構成される。第1のコンデンサ部121では、12の第1の内部電極41〜52のうち4つの第1の内部電極41〜44が、引き出し導体53A〜53Dを介して対応する第1の端子電極3A〜3Dに電気的に接続されている。また、12の第2の内部電極61〜72のうち4つの第2の内部電極61〜64が、引き出し導体73A〜73Dを介して対応する第2の端子電極5A〜5Dに電気的に接続されている。
First, the configuration of the
次に、第2のコンデンサ部131の構成について説明する。第2のコンデンサ部131は、複数(本実施形態では、5層)の誘電体層133と、複数(本実施形態では、各2層)の第1及び第2の内部電極135,137とが交互に積層されることにより構成される。各第1の内部電極135は、引き出し導体136を介して第1の端子電極3A,3Bに電気的に接続されている。引き出し導体136は、各第1の内部電極135と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極135からそれぞれ伸びている。各第2の内部電極137は、引き出し導体138を介して第2の端子電極5A,5Bに電気的に接続されている。引き出し導体138は、各第2の内部電極137と一体に形成されており、積層体1の側面1aに臨むように、第2の内部電極137からそれぞれ伸びている。
Next, the configuration of the
次に、第3のコンデンサ部141の構成について説明する。第3のコンデンサ部141は、複数(本実施形態では、4層)の誘電体層143と、複数(本実施形態では、各2層)の第1及び第2の内部電極145,147とが交互に積層されることにより構成される。各第1の内部電極145は、引き出し導体146を介して第1の端子電極3C,3Dに電気的に接続されている。引き出し導体146は、各第1の内部電極145と一体に形成されており、積層体1の側面1bに臨むように、第1の内部電極145からそれぞれ伸びている。各第2の内部電極147は、引き出し導体148を介して第2の端子電極5C,5Dに電気的に接続されている。引き出し導体148は、各第2の内部電極147と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極147からそれぞれ伸びている。
Next, the configuration of the
実際の第24実施形態に係る積層コンデンサでは、誘電体層11〜35,133,143の間の境界が視認できない程度に一体化されている。第1のコンデンサ部121の内部電極41は、端子電極3Aを通して第2のコンデンサ部131の第1の内部電極135と電気的に接続される。第1のコンデンサ部121の第1の内部電極42は、端子電極3Bを通して第2のコンデンサ部131の第1の内部電極135と電気的に接続される。第1のコンデンサ部121の第1の内部電極43は、端子電極3Cを通して第3のコンデンサ部141の第1の内部電極145と電気的に接続される。第1のコンデンサ部121の第1の内部電極44は、端子電極3Dを通して第3のコンデンサ部141の第1の内部電極145と電気的に接続される。第1のコンデンサ部121の第2の内部電極61は、端子電極5Aを通して第2のコンデンサ部131の第2の内部電極137と電気的に接続される。第1のコンデンサ部121の第2の内部電極62は、端子電極5Bを通して第2のコンデンサ部131の第2の内部電極137と電気的に接続される。第1のコンデンサ部121の第2の内部電極63は、端子電極5Cを通して第3のコンデンサ部141の第2の内部電極147と電気的に接続される。第1のコンデンサ部121の第2の内部電極64は、端子電極5Dを通して第3のコンデンサ部141の第2の内部電極147と電気的に接続される。
In the actual multilayer capacitor in accordance with the twenty-fourth embodiment, the multilayer capacitors are integrated to such an extent that the boundaries between the
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第14実施形態において記載したように、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
(第25実施形態)
図27を参照して、第25実施形態に係る積層コンデンサの構成について説明する。第25実施形態に係る積層コンデンサは、第1のコンデンサ部121の構成の点で第24実施形態に係る積層コンデンサと相違する。図27は、第25実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(25th Embodiment)
With reference to FIG. 27, the structure of the multilayer capacitor in accordance with the twenty-fifth embodiment will be explained. The multilayer capacitor in accordance with the twenty-fifth embodiment differs from the multilayer capacitor in accordance with the twenty-fourth embodiment in the configuration of the
第25実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the twenty-fifth embodiment, the
第1のコンデンサ部121は、第15実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、25層)の誘電体層11〜35と、複数(本実施形態では、各12層)の第1及び第2の内部電極41〜52,61〜72とが交互に積層されることにより構成される。第1のコンデンサ部121では、12の第1の内部電極41〜52のうち4つの第1の内部電極41,42,51,52が、引き出し導体53A〜53Dを介して対応する第1の端子電極3A〜3Dに電気的に接続されている。また、12の第2の内部電極61〜72のうち4つの第2の内部電極61,62,71,72が、引き出し導体73A〜73Dを介して対応する第2の端子電極5A〜5Dに電気的に接続されている。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第15実施形態において記載したように、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
(第26実施形態)
図28を参照して、第26実施形態に係る積層コンデンサの構成について説明する。第26実施形態に係る積層コンデンサは、第1のコンデンサ部121の構成の点で第24実施形態に係る積層コンデンサと相違する。図28は、第26実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(26th Embodiment)
With reference to FIG. 28, the structure of the multilayer capacitor in accordance with the twenty-sixth embodiment will be explained. The multilayer capacitor in accordance with the twenty-sixth embodiment is different from the multilayer capacitor in accordance with the twenty-fourth embodiment in the configuration of the
第26実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown, the multilayer capacitor in accordance with the twenty-sixth embodiment is similar to the multilayer capacitor C2 in accordance with the fourteenth embodiment, and the
第1のコンデンサ部121は、第18実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、25層)の誘電体層11〜35と、複数(本実施形態では、各12層)の第1及び第2の内部電極41〜52,61〜72とが交互に積層されることにより構成される。第1のコンデンサ部121では、12の第1の内部電極41〜52のうち8つの第1の内部電極41〜44,49〜52が、引き出し導体53A〜53Dを介して対応する第1の端子電極3A〜3Dに電気的に接続されている。また、12の第2の内部電極61〜72のうち8つの第2の内部電極61〜64,69〜72が、引き出し導体73A〜73Dを介して対応する第2の端子電極5A〜5Dに電気的に接続されている。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第18実施形態において記載したように、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
(第27実施形態)
図29を参照して、第27実施形態に係る積層コンデンサの構成について説明する。第27実施形態に係る積層コンデンサは、第1のコンデンサ部121の構成の点で第25実施形態に係る積層コンデンサと相違する。図29は、第27実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(27th Embodiment)
With reference to FIG. 29, the structure of the multilayer capacitor in accordance with the twenty-seventh embodiment will be explained. The multilayer capacitor in accordance with the twenty-seventh embodiment is different from the multilayer capacitor in accordance with the twenty-fifth embodiment in terms of the configuration of the
第27実施形態に係る積層コンデンサは、図示は省略するが、第14実施形態に係る積層コンデンサC2と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown, the multilayer capacitor in accordance with the twenty-seventh embodiment is similar to the multilayer capacitor C2 in accordance with the fourteenth embodiment, and the
第1のコンデンサ部121は、第19実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、25層)の誘電体層11〜35と、複数(本実施形態では、各12層)の第1及び第2の内部電極41〜52,61〜72とが交互に積層されることにより構成される。第1のコンデンサ部121では、12の第1の内部電極41〜52のうち8つの第1の内部電極43〜50が、引き出し導体53A〜53Dを介して対応する第1の端子電極3A〜3Dに電気的に接続されている。また、12の第2の内部電極73A〜73Dのうち8つの第2の内部電極63〜73が、引き出し導体73A〜73Dを介して対応する第2の端子電極5A〜5Dに電気的に接続されている。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第19実施形態において記載したように、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
第1のコンデンサ部121の構成として、第16、第17及び第20〜第23実施形態に係る積層コンデンサの積層体1と同じ構成(但し、誘電体層35を除く)を採用してもよい。
As the configuration of the
(第28実施形態)
図30及び図31を参照して、第28実施形態に係る積層コンデンサC3の構成について説明する。図30は、第28実施形態に係る積層コンデンサの斜視図である。図31は、第28実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Twenty-eighth embodiment)
With reference to FIGS. 30 and 31, the structure of the multilayer capacitor C3 in accordance with the twenty-eighth embodiment will be explained. FIG. 30 is a perspective view of the multilayer capacitor in accordance with the twenty-eighth embodiment. FIG. 31 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the twenty-eighth embodiment.
積層コンデンサC3は、図30に示されるように、積層体1と、当該積層体1に形成された第1及び第2の端子電極3A〜3D,5A〜5Dと、第1及び第2の接続導体7、9とを備える。
As shown in FIG. 30, the multilayer capacitor C3 includes a
第1の端子電極3Aは、積層体1の側面1a側に位置している。第1の端子電極3Bは、積層体1の側面1a側に位置している。第1の端子電極3Cは、積層体1の側面1b側に位置している。第1の端子電極3Dは、積層体1の側面1b側に位置している。
The first
第2の端子電極5Aは、積層体1の側面1a側に位置している。第2の端子電極5Bは、積層体1の側面1a側に位置している。第2の端子電極5Cは、積層体1の側面1b側に位置している。第2の端子電極5Dは、積層体1の側面1b側に位置している。
The second
したがって、第1の側面1a上には、側面1c側から側面1d側に向かって、第1の端子電極3A、第2の端子電極5A、第1の端子電極3B、第2の端子電極5Bがこの順で形成されている。第1の側面150b上には、側面1d側から側面1c側に向かって、第1の端子電極3C、第2の端子電極5C、第1の端子電極3D、第2の端子電極5Dがこの順で形成されている。第1の端子電極3A〜3Dと第2の端子電極5A〜5Dとは、互いに電気的に絶縁されている。
Accordingly, the first
第1の接続導体7は、積層体1の側面1c側に位置している。第2の接続導体9は、積層体1の側面1d側に位置している。第1の接続導体7と第2の接続導体9とは、互いに電気的に絶縁されている。
The
積層体1は、図31にも示されるように、複数(本実施形態では、11層)の誘電体層11〜20,35と、複数(本実施形態では、5層)の第1及び第2の内部電極41〜44,61〜64とが交互に積層されることにより構成される。実際の積層コンデンサC3では、誘電体層11〜20、35の間の境界が視認できない程度に一体化されている。
As shown in FIG. 31, the
各第1の内部電極41〜52は、略矩形形状を呈している。第1の内部電極41〜52は、積層体1における誘電体層11〜20、35の積層方向(以下、単に「積層方向」と称する。)に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第1の内部電極41〜45には、積層体1の側面1cに引き出されるように伸びる引き出し導体81〜85がそれぞれ形成されている。
Each of the first
引き出し導体81は、第1の内部電極41と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極41から伸びている。引き出し導体82は、第1の内部電極42と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極42から伸びている。引き出し導体83は、第1の内部電極43と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極43から伸びている。引き出し導体84は、第1の内部電極44と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極44から伸びている。引き出し導体85は、第1の内部電極45と一体に形成されており、積層体1の側面1cに臨むように、第1の内部電極45から伸びている。
The
第1の内部電極41〜45はそれぞれ、引き出し導体81〜85を介して第1の接続導体7に電気的に接続される。これにより、第1の内部電極41〜45は、第1の接続導体7を介して互いに電気的に接続されることとなる。
The first
第1の内部電極41,45は、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続されている。これにより、第1の内部電極42〜44も第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜45は並列接続されることとなる。各引き出し導体53A,53Bは、第1の内部電極41,45と一体に形成されており、積層体1の側面1aに臨むように、各第1の内部電極41,45から伸びている。各引き出し導体53C、53Dも、第1の内部電極41,45と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極41,45から伸びている。
The first
第2の内部電極61,65は、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続されている。これにより、第2の内部電極62〜64も第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜65は並列接続されることとなる。各引き出し導体73A,73Bは、第2の内部電極61,65と一体に形成されており、積層体1の側面1aに臨むように、各第2の内部電極61,65から伸びている。各引き出し導体73C,73Dも、第2の内部電極61,65と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極71,75から伸びている。
The second
第28実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,45の数を2つとし、第1の内部電極41〜45の総数(本実施形態では、5つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61,65の数を2つとし、第2の内部電極61〜65の総数(本実施形態では、5つ)よりも少なくされている。これにより、第28実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the twenty-eighth embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41,45の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61,65の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
また、本実施形態において、第1の内部電極41〜45同士は、並列接続されており、第2の内部電極61〜65同士は、並列接続されている。これにより、各第1の内部電極41〜45や各第2の内部電極61〜65の抵抗値にバラツキが生じても、積層コンデンサ全体での等価直列抵抗への影響が少なく、等価直列抵抗の制御の精度低下を抑制することができる。
In the present embodiment, the first
(第29実施形態)
図32を参照して、第29実施形態に係る積層コンデンサの構成について説明する。第29実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体5A〜5Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第28実施形態に係る積層コンデンサと相違する。図32は、第29実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Twenty-ninth embodiment)
With reference to FIG. 32, the structure of the multilayer capacitor in accordance with the twenty-ninth embodiment will be explained. In the multilayer capacitor in accordance with the twenty-ninth embodiment, the positions of the first internal electrodes that are electrically connected to the first
第29実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the twenty-ninth embodiment, the
第1の内部電極42は、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続されている。これにより、第1の内部電極43〜45も第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜45は並列接続されることとなる。各引き出し導体53A,53Bは、第1の内部電極42と一体に形成されており、積層体1の側面1aに臨むように、第1の内部電極42から伸びている。各引き出し導体53C,53Dも、第1の内部電極42と一体に形成されており、積層体1の側面1bに臨むように、第1の内部電極42から伸びている。
The first
第2の内部電極62は、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続されている。これにより、第2の内部電極63〜65も第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜65は並列接続されることとなる。各引き出し導体73A,73Bは、第2の内部電極62と一体に形成されており、積層体1の側面1aに臨むように、第2の内部電極62から伸びている。各引き出し導体73C,73Dも、第2の内部電極62と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極62から伸びている。
The second
第29実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,42の数を2つとし、第1の内部電極41〜45の総数(本実施形態では、5つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61,62の数を2つとし、第2の内部電極61〜65の総数(本実施形態では、5つ)よりも少なくされている。これにより、第29実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the twenty-ninth embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41,42の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61,62の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第30実施形態)
図33を参照して、第30実施形態に係る積層コンデンサの構成について説明する。第30実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第28実施形態に係る積層コンデンサと相違する。図33は、第30実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty Embodiment)
With reference to FIG. 33, the structure of the multilayer capacitor in accordance with the thirtieth embodiment will be explained. In the multilayer capacitor in accordance with the thirtieth embodiment, the positions of the first internal electrodes that are electrically connected to the first
第30実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the thirtieth embodiment, the
第1の内部電極43,44は、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続されている。これにより、第1の内部電極41,42,45も第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜45は並列接続されることとなる。各引き出し導体53A,53Bは、第1の内部電極43,44と一体に形成されており、積層体1の側面1aに臨むように、各第1の内部電極43,44から伸びている。各引き出し導体53C,53Dも、第1の内部電極43,44と一体に形成されており、積層体1の側面1bに臨むように、各第1の内部電極43,44から伸びている。
The first
第2の内部電極63,64は、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続されている。これにより、第2の内部電極61,62、65も第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜65は並列接続されることとなる。各引き出し導体73A,73Bは、第2の内部電極63,64と一体に形成されており、積層体1の側面1aに臨むように、各第2の内部電極63,64から伸びている。各引き出し導体73C,73Dも、第2の内部電極63,64と一体に形成されており、積層体1の側面1bに臨むように、各第2の内部電極63,64から伸びている。
The second
第30実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極43,44の数を2つとし、第1の内部電極41〜45の総数(本実施形態では、5つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極63、64の数を2つとし、第2の内部電極61〜65の総数(本実施形態では、5つ)よりも少なくされている。これにより、第30実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the thirtieth embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極43,44の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極63、64の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第31実施形態)
図34を参照して、第31実施形態に係る積層コンデンサの構成について説明する。第31実施形態に係る積層コンデンサは、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置の点で第28実施形態に係る積層コンデンサと相違する。図34は、第31実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty-first embodiment)
With reference to FIG. 34, the structure of the multilayer capacitor in accordance with the thirty-first embodiment will be explained. The multilayer capacitor in accordance with the thirty-first embodiment is the twenty-eighth embodiment in that the second internal electrodes electrically connected to the second
第34実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the thirty-fourth embodiment, the
第2の内部電極62は、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続されている。これにより、第2の内部電極61,63,64も第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜65は並列接続されることとなる。各引き出し導体73A,73Bは、第2の内部電極62と一体に形成されており、積層体1の側面1aに臨むように、第2の内部電極62から伸びている。各引き出し導体73C,73Dも、第2の内部電極62と一体に形成されており、積層体1の側面1bに臨むように、第2の内部電極62から伸びている。
The second
第31実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41,45の数を2つとし、第1の内部電極41〜45の総数(本実施形態では、5つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極62,65の数を2つとし、第2の内部電極61〜65の総数(本実施形態では、5つ)よりも少なくされている。これにより、第31実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the thirty-first embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41,45の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極62,65の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第32実施形態)
図35を参照して、第32実施形態に係る積層コンデンサの構成について説明する。第32実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の数と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の数との点で第28実施形態に係る積層コンデンサと相違する。図35は、第32実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty-second embodiment)
With reference to FIG. 35, the structure of the multilayer capacitor in accordance with the thirty-second embodiment will be explained. In the multilayer capacitor in accordance with the thirty-second embodiment, the number of first internal electrodes electrically connected to the first
第32実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the thirty-second embodiment, the
第32実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41の数を1つとし、第1の内部電極41〜45の総数(本実施形態では、5つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極65の数を1つとし、第2の内部電極61〜65の総数(本実施形態では、5つ)よりも少なくされている。これにより、第32実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the thirty-second embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極65の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of the first
(第33実施形態)
図36を参照して、第33実施形態に係る積層コンデンサの構成について説明する。第33実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の数及び積層方向の位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の数及び積層方向の位置との点で第28実施形態に係る積層コンデンサと相違する。図36は、第33実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty-third embodiment)
With reference to FIG. 36, the structure of the multilayer capacitor in accordance with the thirty-third embodiment will be explained. The multilayer capacitor in accordance with the thirty-third embodiment includes the number of first internal electrodes electrically connected to the first
第33実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the thirty-third embodiment, the
第33実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極44の数を1つとし、第1の内部電極41〜45の総数(本実施形態では、5つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極62の数を1つとし、第2の内部電極61〜65の総数(本実施形態では、5つ)よりも少なくされている。これにより、第33実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the thirty-third embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極44の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極62の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of the first
(第34実施形態)
図37を参照して、第34実施形態に係る積層コンデンサの構成について説明する。第34実施形態に係る積層コンデンサは、第1及び第2の内部電極42〜44、62〜64にスリットが形成されている点で第28実施形態に係る積層コンデンサと相違する。図36は、第33実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty-fourth embodiment)
With reference to FIG. 37, the structure of the multilayer capacitor in accordance with the 34th embodiment will be explained. The multilayer capacitor in accordance with the thirty-fourth embodiment is different from the multilayer capacitor in accordance with the twenty-eighth embodiment in that slits are formed in the first and second internal electrodes 42-44, 62-64. FIG. 36 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the thirty-third embodiment.
第34実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the thirty-fourth embodiment, the
第1の内部電極42〜44において、引き出し導体82〜84と第1の内部電極42〜44との接続部分の脇から第1の内部電極42〜44の長手方向に伸びるようにスリットS11〜S13が形成されている。したがって、スリットS11〜S13は、各第1の内部電極42〜44において、スリットS11〜S13それぞれを挟んで対向する領域を電流が互いに逆向きに流れるように形成されることとなる。
In the first
第2の内部電極62〜64において、引き出し導体102〜104と第2の内部電極62〜64との接続部分の脇から第2の内部電極62〜64の長手方向に伸びるようにスリットS21〜S23が形成されている。したがって、スリットS21〜S23は、各第2の内部電極63〜64において、スリットS21〜S23それぞれを挟んで対向する領域を電流が互いに逆向きに流れるように形成されることとなる。
In the second
スリットS11〜S13、S21〜S23が形成された第1及び第2の内部電極42〜44、62〜64では、それぞれスリットS11〜S13、S21〜S23を挟んで対向する領域において互いに電流が逆向きに流れるため、電流に起因して発生する磁界が相殺される。また、スリットが形成された第1の内部電極42〜44と第2の内部電極62〜64とでは積層方向で見て、電流の流れる向きが逆向きとなる。そのため、第1の内部電極42〜44を流れる電流に起因して発生する磁界と第2の内部電極62〜64を流れる電流に起因して発生する磁界とは相殺される。このため、第34実施形態に係る積層コンデンサでは、等価直列インダクタンスの低減を図ることが可能となる。
In the first and second
また、第34実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41、45の数を2つとし、第1の内部電極41〜45の総数(本実施形態では、5つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61,65の数を2つとし、第2の内部電極61〜65の総数(本実施形態では、5つ)よりも少なくされている。これらにより、第34実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the thirty-fourth embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41、45の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61、65の数とをそれぞれ調整することにより、第34実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
(第35実施形態)
図38を参照して、第35実施形態に係る積層コンデンサの構成について説明する。第35実施形態に係る積層コンデンサは、積層体1の構成の点で第28実施形態に係る積層コンデンサC3と相違する。図38は、第35実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty-fifth embodiment)
With reference to FIG. 38, the structure of the multilayer capacitor in accordance with the thirty-fifth embodiment will be explained. The multilayer capacitor in accordance with the thirty-fifth embodiment differs from the multilayer capacitor C3 in accordance with the twenty-eighth embodiment with respect to the configuration of the
第35実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown, the multilayer capacitor in accordance with the thirty-fifth embodiment is similar to the multilayer capacitor C3 in accordance with the twenty-eighth embodiment, with the
積層体1は、図38にも示されるように、第1〜第3のコンデンサ部121,131,141を含んでいる。第1のコンデンサ部121は、第2のコンデンサ部131と第3のコンデンサ部141との間に位置している。
The
まず、第1のコンデンサ部121の構成について説明する。第1のコンデンサ部121は、第28実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、11層)の誘電体層11〜20と、複数(本実施形態では、各5層)の第1及び第1の内部電極41〜45,61〜65とが交互に積層されることにより構成される。第1のコンデンサ部121では、5つの第1の内部電極41〜45のうち2つの第1の内部電極41,45が、引き出し導体53A〜53Dを介して対応する第1の端子電極3A〜3Dに電気的に接続されている。また、5つの第2の内部電極61〜65のうち2つの第2の内部電極61,65が、引き出し導体73A〜73Dを介して対応する第2の端子電極5A〜5Dに電気的に接続されている。
First, the configuration of the
次に、第2のコンデンサ部131の構成について説明する。第2のコンデンサ部131は、複数(本実施形態では、5層)の誘電体層133と、複数(本実施形態では、各2層)の第1及び第2の内部電極135,137とが交互に積層されることにより構成される。各第1の内部電極135は、引き出し導体136を介して第1の端子電極3A〜3Dに電気的に接続されている。引き出し導体136は、各第1の内部電極135と一体に形成されており、積層体1の側面1a,1bに臨むように、第1の内部電極135からそれぞれ伸びている。各第2の内部電極137は、引き出し導体138を介して第2の端子電極5A〜5Dに電気的に接続されている。引き出し導体138は、各第2の内部電極137と一体に形成されており、積層体1の側面1a,1bに臨むように、第2の内部電極137からそれぞれ伸びている。
Next, the configuration of the
次に、第3のコンデンサ部141の構成について説明する。第3のコンデンサ部141は、複数(本実施形態では、4層)の誘電体層143と、複数(本実施形態では、各2層)の第1及び第2の内部電極145,147とが交互に積層されることにより構成される。各第1の内部電極145は、引き出し導体146を介して第1の端子電極3A〜3Dに電気的に接続されている。引き出し導体146は、各第1の内部電極145と一体に形成されており、積層体1の側面1a,1bに臨むように、第1の内部電極145からそれぞれ伸びている。各第2の内部電極147は、引き出し導体148を介して第2の端子電極5A〜5Dに電気的に接続されている。引き出し導体148は、各第2の内部電極147と一体に形成されており、積層体1の側面1a,1bに臨むように、第2の内部電極147からそれぞれ伸びている。
Next, the configuration of the
第1のコンデンサ部121の内部電極41,45は、端子電極3A〜3Dを通して第2のコンデンサ部131の第1の内部電極135及び第3のコンデンサ部141の第1の内部電極145と電気的に接続される。第1のコンデンサ部121の第2の内部電極61、65は、端子電極5A〜5Dを通して第2のコンデンサ部131の第2の内部電極137及び第3のコンデンサ部141の第2の内部電極147と電気的に接続される。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第28実施形態において記載したように、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
(第36実施形態)
図39を参照して、第36実施形態に係る積層コンデンサの構成について説明する。第36実施形態に係る積層コンデンサは、第1のコンデンサ部121の構成の点で第35実施形態に係る積層コンデンサと相違する。図39は、第36実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty-sixth embodiment)
With reference to FIG. 39, the structure of the multilayer capacitor in accordance with the thirty-sixth embodiment will be explained. The multilayer capacitor in accordance with the thirty-sixth embodiment differs from the multilayer capacitor in accordance with the thirty-fifth embodiment in the configuration of the
第36実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although not shown in the multilayer capacitor in accordance with the thirty-sixth embodiment, the
第1のコンデンサ部121は、第29実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、11層)の誘電体層11〜20と、複数(本実施形態では、各5層)の第1及び第2の内部電極41〜45,61〜65とが交互に積層されることにより構成される。第1のコンデンサ部121では、5つの第1の内部電極41〜45のうち2つの第1の内部電極41,42が、引き出し導体53A〜53Dを介して対応する第1の端子電極3A〜3Dに電気的に接続されている。また、5つの第2の内部電極61〜65のうち2つの第2の内部電極61,62が、引き出し導体73A〜73Dを介して対応する第2の端子電極5A〜5Dに電気的に接続されている。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第29実施形態において記載したように、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in this embodiment, by having the
(第37実施形態)
図40を参照して、第37実施形態に係る積層コンデンサの構成について説明する。第37実施形態に係る積層コンデンサは、第1のコンデンサ部121の構成の点で第35実施形態に係る積層コンデンサと相違する。図40は、第37実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Thirty-seventh embodiment)
With reference to FIG. 40, the structure of the multilayer capacitor in accordance with the thirty-seventh embodiment will be explained. The multilayer capacitor in accordance with the thirty-seventh embodiment is different from the multilayer capacitor in accordance with the thirty-fifth embodiment in the configuration of the
第37実施形態に係る積層コンデンサは、図示は省略するが、第28実施形態に係る積層コンデンサC3と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7、9とを備えている。
Although the multilayer capacitor in accordance with the thirty-seventh embodiment is not shown, the
第1のコンデンサ部121は、第32実施形態に係る積層コンデンサにおける積層体1と、誘電体層35の点を除いて同じ構成を有している。すなわち、第1のコンデンサ部121は、複数(本実施形態では、11層)の誘電体層11〜20と、複数(本実施形態では、各5層)の第1及び第2の内部電極41〜45,61〜65とが交互に積層されることにより構成される。第1のコンデンサ部121では、5つの第1の内部電極41〜45のうち1つの第1の内部電極41が、引き出し導体53A〜53Dを介して対応する第1の端子電極3A〜3Dに電気的に接続されている。また、5つの第2の内部電極61〜65のうち1つの第2の内部電極65が、引き出し導体73A〜73Dを介して対応する第2の端子電極5A〜5Dに電気的に接続されている。
The
以上のように、本実施形態では、第1のコンデンサ部121を有することにより、第32実施形態において記載したように、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, in the present embodiment, by having the
第1のコンデンサ部121の構成として、第30、第31、第33及び第34実施形態に係る積層コンデンサの積層体1と同じ構成(但し、誘電体層35を除く)を採用してもよい。また、端子電極の数を増やし、第1のコンデンサ部121の構成として、第22〜第24実施形態に係る積層コンデンサの積層体1と同じ構成(但し、誘電体層35を除く)を採用してもよい。
As the configuration of the
第1〜第37実施形態においては、引き出し導体53,53A〜53A,73,73A〜73Dを介して端子電極3、3A〜3D,5、5A〜5Dに直接接続される内部電極の数及び積層方向での位置の少なくともいずれか一方を調整することにより、各積層コンデンサの等価直列抵抗が所望の値に設定している。この結果、各積層コンデンサの等価直列抵抗の制御を容易に且つ精度良く行うことができる。
In the first to thirty-seventh embodiments, the number and lamination of internal electrodes directly connected to the
上述した第1の内部電極41〜52、253〜259の数の調整は、1つ以上第1の内部電極41〜52、253〜259の総数より1つ少ない数以下の範囲で行うことができる。上述した第2の内部電極61〜72、273〜279の数の調整は、1つ以上第2の内部電極61〜72、273〜279の総数より1つ少ない数以下の範囲で行うことができる。引き出し導体53、53A〜53Dを介して端子電極3、3A〜3Dに直接接続される第1の内部電極の数と、引き出し導体73、73A〜73Dを介して端子電極5、5A〜5Dに直接接続される第2の内部電極の数とは、異なってもよい。
The adjustment of the number of the first
更に、接続導体の数を調整して、各積層コンデンサの等価直列抵抗が所望の値に設定するようにしてもよい。この場合、各積層コンデンサの等価直列抵抗の制御をより一層精度良く行うことができる。 Furthermore, the equivalent series resistance of each multilayer capacitor may be set to a desired value by adjusting the number of connection conductors. In this case, the equivalent series resistance of each multilayer capacitor can be controlled with higher accuracy.
接続導体の数を調整する一例を、図41及び図42に示す。図41及び図42に示された積層コンデンサでは、第15実施形態に係る積層コンデンサにおける第1及び第2の接続導体の数をそれぞれ2つに設定することで、等価直列抵抗を所望の値に設定している。図41は、第15実施形態に係る積層コンデンサの変形例の斜視図である。図42は、第15実施形態に係る積層コンデンサの変形例に含まれる積層体の分解斜視図である。図41に示すように、第15実施形態に係る積層コンデンサの変形例は、第1及び第2の接続導体7、9をそれぞれ2つ備える。図42に示すように、第1の内部電極41〜62はそれぞれ、接続導体に接続される2つの引き出し導体81〜92、101〜112を有する。したがって、第1の内部電極41〜62同士は2つの通電経路を通して電気的に接続されることとなり、第2の内部電極61〜82同士も2つの通電経路を通して電気的に接続されることとなる。第15実施形態に係る積層コンデンサ以外の第1〜第14、及び第16〜第37実施形態に係る積層コンデンサにおける接続導体7、9をそれぞれ複数に設定してもよい。
An example of adjusting the number of connection conductors is shown in FIG. 41 and FIG. In the multilayer capacitor shown in FIGS. 41 and 42, the equivalent series resistance is set to a desired value by setting the number of first and second connection conductors in the multilayer capacitor according to the fifteenth embodiment to two. It is set. FIG. 41 is a perspective view of a modification of the multilayer capacitor in accordance with the fifteenth embodiment. FIG. 42 is an exploded perspective view of the multilayer body included in the modification of the multilayer capacitor in accordance with the fifteenth embodiment. As shown in FIG. 41, the modification of the multilayer capacitor in accordance with the fifteenth embodiment includes two first and
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態及び変形例に限定されるものではない。例えば、誘電体層11〜35、235〜248,133,143の積層数及び第1及び第2の内部電極41〜52、253〜259,135,145,61〜72,273〜279、137,147の積層数は、上述した実施形態に記載された数に限られない。また、端子電極3、3A〜3D,5、5A〜5Dの数も、上述した実施形態に記載された数に限られない。また、引き出し導体53、53A〜53D,73、73A〜73Dを介して端子電極3A〜3D,5A〜5Dに直接接続される内部電極の数及び積層方向での位置は、上述した実施形態に記載された数及び位置に限られない。また、第1のコンデンサ部121の数及び積層方向での位置も、上述した実施形態に記載された数及び位置に限られない。また、第1及び第2の内部電極は引き出し導体を介さず、直接第1及び第2の接続導体と接続していてもよい。
Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments and modifications. For example, the number of stacked
また、スリットは、引き出し導体を介して第1及び第2の端子電極に電気的に接続される第1及び第2の内部電極に形成されていてもよい。この場合の例をとして、第23実施形態の変形例を図43に示す。引き出し導体53A〜53D、73A〜73Dを介して第1及び第2の端子電極3A〜3D、5A〜5Dに電気的に接続される第1及び第2の内部電極41〜44、61〜64にスリットを形成することによって、これらの内部電極41〜44、61〜64においても電流に起因して発生する磁界が相殺される。そのため、積層コンデンサにおける等価直列インダクタンスのさらなる低減を図ることが可能となる。
The slits may be formed in the first and second internal electrodes that are electrically connected to the first and second terminal electrodes via the lead conductor. As an example of this case, a modification of the twenty-third embodiment is shown in FIG. First and second
1…積層体、1a〜1d…側面、3、3A〜3D…第1の端子電極、5、5A〜5D…第2の端子電極、7…第1の接続導体、9…第2の接続導体、11〜35、133、143、235〜248…誘電体層、41〜52、135、145、253〜259…第1の内部電極、81〜92…引き出し導体、61〜72、137、147、273〜279…第2の内部電極、101〜112…引き出し導体、53、53A〜53D、73、73A〜73D、136、138、146、148…引き出し導体、121…第1のコンデンサ部、131…第2のコンデンサ部、141…第3のコンデンサ部、S11〜S18、S21〜S28…スリット、C1〜C3…積層コンデンサ。
DESCRIPTION OF
Claims (17)
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極は、引き出し導体を介して前記第1の端子電極に電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記第1の端子電極には接続されず、
前記複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極は、引き出し導体を介して前記第2の端子電極に電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記第2の端子電極には接続されず、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極は、前記残りの第1の内部電極及び前記残りの第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った一端側に配置されるものの和と、前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極の数及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include first and second terminal electrodes that are electrically insulated from each other;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
Among the plurality of first internal electrodes, one or more first internal electrodes less than the total number of the first internal electrodes are electrically connected to the first terminal electrode through a lead conductor. The remaining first internal electrode is not connected to the first terminal electrode through the lead conductor,
Among the plurality of second internal electrodes, one or more second internal electrodes less than the total number of the second internal electrodes are electrically connected to the second terminal electrode via a lead conductor. And the remaining second internal electrode is not connected to the second terminal electrode via the lead conductor,
The first internal electrode electrically connected to the first terminal electrode via the lead conductor and the second internal electrode electrically connected to the second terminal electrode via the lead conductor The electrodes are arranged at both ends along the stacking direction among the plurality of internal electrodes arranged in the stacked body so as to sandwich both the remaining first internal electrode and the remaining second internal electrode therebetween. Are arranged respectively on at least one of
The first internal electrode electrically connected to the first terminal electrode via the lead conductor and the second internal electrode electrically connected to the second terminal electrode via the lead conductor The sum of the electrodes arranged on one end side in the laminating direction and the first internal electrode and the lead conductor electrically connected to the first terminal electrode via the lead conductor Of the second internal electrodes electrically connected to the second terminal electrodes, the sum of those arranged on the other end side in the stacking direction is the same number,
The number of the first internal electrodes electrically connected to the first terminal electrode via the lead conductor and the second electrically connected to the second terminal electrode via the lead conductor. A multilayer capacitor, wherein an equivalent series resistance is set to a desired value by adjusting at least one of the number of internal electrodes.
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極は、引き出し導体を介して前記第1の端子電極に電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記第1の端子電極には接続されず、
前記複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極は、引き出し導体を介して前記第2の端子電極に電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記第2の端子電極には接続されず、
前記残りの第1の内部電極の少なくとも一部及び前記残りの第2の内部電極の少なくとも一部は、前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った一端側に配置されるものの和と、前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極の数及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include first and second terminal electrodes that are electrically insulated from each other;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
Among the plurality of first internal electrodes, one or more first internal electrodes less than the total number of the first internal electrodes are electrically connected to the first terminal electrode through a lead conductor. The remaining first internal electrode is not connected to the first terminal electrode through the lead conductor,
Among the plurality of second internal electrodes, one or more second internal electrodes less than the total number of the second internal electrodes are electrically connected to the second terminal electrode via a lead conductor. And the remaining second internal electrode is not connected to the second terminal electrode via the lead conductor,
At least a part of the remaining first internal electrode and at least a part of the remaining second internal electrode are electrically connected to the first terminal electrode through the lead conductor. The plurality of internal electrodes disposed in the multilayer body so as to sandwich both the internal electrodes and the second internal electrodes electrically connected to the second terminal electrodes via the lead conductors. Of these, each is arranged on at least one of both ends along the stacking direction,
The sum of the at least part of the remaining first internal electrodes and the at least part of the remaining second internal electrodes arranged on one end side in the stacking direction, and the remaining first internal electrodes The sum of the at least part of the internal electrodes and the at least part of the remaining second internal electrodes arranged on the other end side in the stacking direction is the same number,
The number of the first internal electrodes electrically connected to the first terminal electrode via the lead conductor and the second electrically connected to the second terminal electrode via the lead conductor. A multilayer capacitor, wherein an equivalent series resistance is set to a desired value by adjusting at least one of the number of internal electrodes.
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも2つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極は、前記残りの第1の内部電極及び前記残りの第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った一端側に配置されるものの和と、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and the plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least two first internal electrodes of the plurality of first internal electrodes are two or more of the at least four terminal electrodes and at least one different terminal electrode less than the total number of the terminal electrodes. Electrically connected to the terminal electrode through the lead conductor, and the remaining first internal electrode is not connected to the terminal electrode through the lead conductor,
At least two second inner electrodes of said plurality of second internal electrodes, there the remaining terminal electrodes other than the first of said terminal electrodes electrically connected through the lead conductor in the internal electrode The two or more different terminal electrodes of the at least four terminal electrodes are electrically connected to each other via the lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via the lead conductor. Not connected,
The first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor At least one of the plurality of internal electrodes arranged in the stacked body so as to sandwich both the first internal electrode and the remaining second internal electrodes, at both ends along the stacking direction. Each placed,
Of the first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor, in the stacking direction And the first inner electrode electrically connected to the terminal electrode via the lead conductor and the terminal electrode via the lead conductor. The sum of the second inner electrodes arranged on the other end side along the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode that are electrically connected to the terminal electrode via the lead conductor, the equivalent series resistance has a desired value. A multilayer capacitor characterized by being set to
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも2つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記残りの第1の内部電極の少なくとも一部及び前記残りの第2の内部電極の少なくとも一部は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った一端側に配置されるものの和と、前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and the plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least two first internal electrodes of the plurality of first internal electrodes are two or more of the at least four terminal electrodes and at least one different terminal electrode less than the total number of the terminal electrodes. Electrically connected to the terminal electrode through the lead conductor, and the remaining first internal electrode is not connected to the terminal electrode through the lead conductor,
At least two second inner electrodes of said plurality of second internal electrodes, there the remaining terminal electrodes other than the first of said terminal electrodes electrically connected through the lead conductor in the internal electrode The two or more different terminal electrodes of the at least four terminal electrodes are electrically connected to each other via the lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via the lead conductor. Not connected,
At least a part of the remaining first internal electrode and at least a part of the remaining second internal electrode are electrically connected to the terminal electrode through the lead conductor, and Along the stacking direction among the plurality of internal electrodes arranged in the multilayer body so as to sandwich both of the second internal electrodes electrically connected to the terminal electrode via the lead conductor Arranged on at least one of both ends,
The sum of the at least part of the remaining first internal electrodes and the at least part of the remaining second internal electrodes arranged on one end side in the stacking direction, and the remaining first internal electrodes The sum of the at least part of the internal electrodes and the at least part of the remaining second internal electrodes arranged on the other end side in the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode that are electrically connected to the terminal electrode via the lead conductor, the equivalent series resistance has a desired value. A multilayer capacitor characterized by being set to
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極は、前記残りの第1の内部電極及び前記残りの第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った一端側に配置されるものの和と、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least one of the first inner electrodes of the plurality of first internal electrodes, each of the two or more wherein the at least one small number following terminal electrodes than the total number of terminal electrodes of the at least four terminal electrodes Electrically connected via the lead conductor, the remaining first internal electrode is not connected to the terminal electrode via the lead conductor;
At least one of the second internal electrodes among said plurality of second internal electrodes, met remaining terminal electrodes other than the first electrically connected through the lead conductor in the internal electrode has been the terminal electrode In addition, two or more of the at least four terminal electrodes are electrically connected to each other via a lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via a lead conductor. not,
The first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor At least one of the plurality of internal electrodes arranged in the stacked body so as to sandwich both the first internal electrode and the remaining second internal electrodes, at both ends along the stacking direction. Each placed,
Of the first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor, in the stacking direction And the first inner electrode electrically connected to the terminal electrode via the lead conductor and the terminal electrode via the lead conductor. The sum of the second inner electrodes arranged on the other end side along the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode that are electrically connected to the terminal electrode through the lead conductor, the equivalent series resistance is set to a desired value. Multilayer capacitor characterized by being set.
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記残りの第1の内部電極の少なくとも一部及び前記残りの第2の内部電極の少なくとも一部は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った一端側に配置されるものの和と、前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least one of the first inner electrodes of the plurality of first internal electrodes, each of the two or more wherein the at least one small number following terminal electrodes than the total number of terminal electrodes of the at least four terminal electrodes Electrically connected via the lead conductor, the remaining first internal electrode is not connected to the terminal electrode via the lead conductor;
At least one of the second internal electrodes among said plurality of second internal electrodes, met remaining terminal electrodes other than the first electrically connected through the lead conductor in the internal electrode has been the terminal electrode In addition, two or more of the at least four terminal electrodes are electrically connected to each other via a lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via a lead conductor. not,
At least a part of the remaining first internal electrode and at least a part of the remaining second internal electrode are electrically connected to the terminal electrode through the lead conductor, and Along the stacking direction among the plurality of internal electrodes arranged in the multilayer body so as to sandwich both of the second internal electrodes electrically connected to the terminal electrode via the lead conductor Arranged on at least one of both ends,
The sum of the at least part of the remaining first internal electrodes and the at least part of the remaining second internal electrodes arranged on one end side in the stacking direction, and the remaining first internal electrodes The sum of the at least part of the internal electrodes and the at least part of the remaining second internal electrodes arranged on the other end side in the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode that are electrically connected to the terminal electrode through the lead conductor, the equivalent series resistance is set to a desired value. Multilayer capacitor characterized by being set.
前記複数の第1の内部電極は、前記引き出し導体及び前記接続導体を通して前記2つ以上の第1の端子電極に電気的に接続され、
前記複数の第2の内部電極は、前記引き出し導体及び前記接続導体を通して前記2つ以上の第2の端子電極に電気的に接続されていることを特徴とする請求項3〜請求項6のいずれか一項に記載の積層コンデンサ。 The plurality of terminal electrodes include two or more first terminal electrodes and two or more second terminal electrodes,
The plurality of first internal electrodes are electrically connected to the two or more first terminal electrodes through the lead conductor and the connection conductor,
The plurality of second internal electrodes are electrically connected to the two or more second terminal electrodes through the lead conductors and the connection conductors. A multilayer capacitor according to claim 1.
前記複数の第2の内部電極同士は、並列接続されていることを特徴とする請求項1〜請求項8のいずれか一項に記載の積層コンデンサ。 The plurality of first internal electrodes are connected in parallel,
The multilayer capacitor according to any one of claims 1 to 8, wherein the plurality of second internal electrodes are connected in parallel.
前記スリットは、当該スリットが形成された前記第1及び第2の内部電極それぞれにおいて、当該スリットを挟んで対向する領域を電流が互いに逆向きに流れるように形成されていることを特徴とする請求項1〜請求項9の何れか一項に記載の積層コンデンサ。 A slit is formed in at least some of the first and second internal electrodes among the plurality of first and second internal electrodes,
The slit is formed in each of the first and second internal electrodes in which the slit is formed so that currents flow in opposite directions through regions facing each other with the slit interposed therebetween. The multilayer capacitor according to any one of claims 1 to 9.
前記接続導体が形成された前記第1及び第2の側面は、前記第1及び第2の主面間を連結するように前記第1及び第2の主面の短辺方向に伸び且つ互いに対向しており、 The first and second side surfaces on which the connection conductor is formed extend in the short side direction of the first and second main surfaces so as to connect the first and second main surfaces and face each other. And
前記第1及び第2の端子電極は、前記第1及び第2の主面間を連結するように前記第1及び第2の主面の長辺方向に伸び且つ互いに対向する2つの側面の何れかに形成されていることを特徴とする請求項1〜請求項10の何れか一項に記載の積層コンデンサ。 The first terminal electrode and the second terminal electrode extend from the first main surface and the second main surface so as to connect the first main surface and the second main surface. The multilayer capacitor according to claim 1, wherein the multilayer capacitor is formed in a cramp.
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含んでおり、
前記複数の第1の内部電極を、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続し、
前記複数の第2の内部電極を、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続し、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成し、
前記複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極を、引き出し導体を介して前記第1の端子電極に電気的に接続し、残りの第1の内部電極は、引き出し導体を介して前記第1の端子電極には接続されず、
前記複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極を、引き出し導体を介して前記第2の端子電極に電気的に接続し、残りの第2の内部電極は、引き出し導体を介して前記第2の端子電極には接続されず、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極は、前記残りの前記第1の内部電極及び前記残りの第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った一端側に配置されるものの和と、前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極の数及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include first and second terminal electrodes that are electrically insulated from each other;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other through a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the stacked body,
One or more of the plurality of first internal electrodes is electrically connected to the first terminal electrode via a lead conductor, the first internal electrode being one less than the total number of the first internal electrodes. And the remaining first internal electrode is not connected to the first terminal electrode via the lead conductor,
One or more of the plurality of second internal electrodes is electrically connected to the second terminal electrode via a lead conductor, the second internal electrode being less than the total number of the second internal electrodes by one or less. And the remaining second inner electrode is not connected to the second terminal electrode via the lead conductor,
The first internal electrode electrically connected to the first terminal electrode via the lead conductor and the second internal electrode electrically connected to the second terminal electrode via the lead conductor An electrode has both ends along the stacking direction among the plurality of internal electrodes arranged in the stacked body so as to sandwich both the remaining first internal electrode and the remaining second internal electrode therebetween. Arranged on at least one of the sides,
The first internal electrode electrically connected to the first terminal electrode via the lead conductor and the second internal electrode electrically connected to the second terminal electrode via the lead conductor The sum of the electrodes arranged on one end side in the laminating direction and the first internal electrode and the lead conductor electrically connected to the first terminal electrode via the lead conductor Of the second internal electrodes electrically connected to the second terminal electrodes, the sum of those arranged on the other end side in the stacking direction is the same number,
The number of the first internal electrodes electrically connected to the first terminal electrode via the lead conductor and the second electrically connected to the second terminal electrode via the lead conductor. A method for adjusting an equivalent series resistance of a multilayer capacitor, wherein the equivalent series resistance is set to a desired value by adjusting at least one of the number of internal electrodes.
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、互いに電気的に絶縁された第1及び第2の端子電極を含んでおり、
前記複数の第1の内部電極を、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続し、
前記複数の第2の内部電極を、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続し、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成し、
前記複数の第1の内部電極のうち1つ以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極は、引き出し導体を介して前記第1の端子電極に電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記第1の端子電極には接続されず、
前記複数の第2の内部電極のうち1つ以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極は、引き出し導体を介して前記第2の端子電極に電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記第2の端子電極には接続されず、
前記残りの第1の内部電極の少なくとも一部及び前記残りの第2の内部電極の少なくとも一部は、前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った一端側に配置されるものの和と、前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記第1の端子電極に電気的に接続される前記第1の内部電極の数及び前記引き出し導体を介して前記第2の端子電極に電気的に接続される前記第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include first and second terminal electrodes that are electrically insulated from each other;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other through a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the stacked body,
Among the plurality of first internal electrodes, one or more first internal electrodes less than the total number of the first internal electrodes are electrically connected to the first terminal electrode through a lead conductor. The remaining first internal electrode is not connected to the first terminal electrode through the lead conductor,
Among the plurality of second internal electrodes, one or more second internal electrodes less than the total number of the second internal electrodes are electrically connected to the second terminal electrode via a lead conductor. And the remaining second internal electrode is not connected to the second terminal electrode via the lead conductor,
At least a part of the remaining first internal electrode and at least a part of the remaining second internal electrode are electrically connected to the first terminal electrode through the lead conductor. The plurality of internal electrodes disposed in the multilayer body so as to sandwich both the internal electrodes and the second internal electrodes electrically connected to the second terminal electrodes via the lead conductors. Of these, each is arranged on at least one of both ends along the stacking direction,
The sum of the at least part of the remaining first internal electrodes and the at least part of the remaining second internal electrodes arranged on one end side in the stacking direction, and the remaining first internal electrodes The sum of the at least part of the internal electrodes and the at least part of the remaining second internal electrodes arranged on the other end side in the stacking direction is the same number,
The number of the first internal electrodes electrically connected to the first terminal electrode via the lead conductor and the second electrically connected to the second terminal electrode via the lead conductor. A method for adjusting an equivalent series resistance of a multilayer capacitor, wherein the equivalent series resistance is set to a desired value by adjusting at least one of the number of internal electrodes.
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも2つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極は、前記残りの第1の内部電極及び前記残りの第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った一端側に配置されるものの和と、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked; and the plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least two first internal electrodes of the plurality of first internal electrodes are two or more of the at least four terminal electrodes and at least one different terminal electrode less than the total number of the terminal electrodes. Electrically connected to the terminal electrode through the lead conductor, and the remaining first internal electrode is not connected to the terminal electrode through the lead conductor,
At least two second inner electrodes of said plurality of second internal electrodes, there the remaining terminal electrodes other than the first of said terminal electrodes electrically connected through the lead conductor in the internal electrode The two or more different terminal electrodes of the at least four terminal electrodes are electrically connected to each other via the lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via the lead conductor. Not connected,
The first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor At least one of the plurality of internal electrodes arranged in the stacked body so as to sandwich both the first internal electrode and the remaining second internal electrodes, at both ends along the stacking direction. Each placed,
Of the first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor, in the stacking direction And the first inner electrode electrically connected to the terminal electrode via the lead conductor and the terminal electrode via the lead conductor. The sum of the second inner electrodes arranged on the other end side along the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode through the lead conductor, the equivalent series resistance is set to a desired value. A method for adjusting an equivalent series resistance of a multilayer capacitor, characterized in that:
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも2つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記残りの第1の内部電極の少なくとも一部及び前記残りの第2の内部電極の少なくとも一部は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った一端側に配置されるものの和と、前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 A method for adjusting an equivalent series resistance of a multilayer capacitor comprising: a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked; and the plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least two first internal electrodes of the plurality of first internal electrodes are two or more of the at least four terminal electrodes and at least one different terminal electrode less than the total number of the terminal electrodes. Electrically connected to the terminal electrode through the lead conductor, and the remaining first internal electrode is not connected to the terminal electrode through the lead conductor,
At least two second inner electrodes of said plurality of second internal electrodes, there the remaining terminal electrodes other than the first of said terminal electrodes electrically connected through the lead conductor in the internal electrode The two or more different terminal electrodes of the at least four terminal electrodes are electrically connected to each other via the lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via the lead conductor. Not connected,
At least a part of the remaining first internal electrode and at least a part of the remaining second internal electrode are electrically connected to the terminal electrode through the lead conductor, and Along the stacking direction among the plurality of internal electrodes arranged in the multilayer body so as to sandwich both of the second internal electrodes electrically connected to the terminal electrode via the lead conductor Arranged on at least one of both ends,
The sum of the at least part of the remaining first internal electrodes and the at least part of the remaining second internal electrodes arranged on one end side in the stacking direction, and the remaining first internal electrodes The sum of the at least part of the internal electrodes and the at least part of the remaining second internal electrodes arranged on the other end side in the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode electrically connected to the terminal electrode through the lead conductor, the equivalent series resistance is set to a desired value. A method for adjusting an equivalent series resistance of a multilayer capacitor, characterized in that:
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極は、前記残りの第1の内部電極及び前記残りの第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った一端側に配置されるものの和と、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least one of the first inner electrodes of the plurality of first internal electrodes, each of the two or more wherein the at least one small number following terminal electrodes than the total number of terminal electrodes of the at least four terminal electrodes Electrically connected via the lead conductor, the remaining first internal electrode is not connected to the terminal electrode via the lead conductor;
At least one of the second internal electrodes among said plurality of second internal electrodes, met remaining terminal electrodes other than the first electrically connected through the lead conductor in the internal electrode has been the terminal electrode In addition, two or more of the at least four terminal electrodes are electrically connected to each other via a lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via a lead conductor. not,
The first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor At least one of the plurality of internal electrodes arranged in the stacked body so as to sandwich both the first internal electrode and the remaining second internal electrodes, at both ends along the stacking direction. Each placed,
Of the first internal electrode electrically connected to the terminal electrode via the lead conductor and the second internal electrode electrically connected to the terminal electrode via the lead conductor, in the stacking direction And the first inner electrode electrically connected to the terminal electrode via the lead conductor and the terminal electrode via the lead conductor. The sum of the second inner electrodes arranged on the other end side along the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode that are electrically connected to the terminal electrode via the lead conductor, the equivalent series resistance is set to a desired value. A method for adjusting an equivalent series resistance of a multilayer capacitor, characterized by comprising:
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも4つの端子電極を含み、
前記複数の第1の内部電極は、前記積層体の積層方向と平行な側面である第1の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、前記積層体の積層方向と平行な側面である第2の側面に形成された接続導体を介して互いに電気的に接続され、
前記複数の端子電極は何れも、前記積層体の側面のうち前記第1及び第2の側面とは異なる側面上に形成され、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、前記少なくとも4つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第1の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極であって、前記少なくとも4つの端子電極のうちの2つ以上の端子電極にそれぞれ引き出し導体を介して電気的に接続され、残りの第2の内部電極は、引き出し導体を介して前記端子電極には接続されず、
前記残りの第1の内部電極の少なくとも一部及び前記残りの第2の内部電極の少なくとも一部は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極の双方を間に挟むように、前記積層体内に配置された前記複数の内部電極のうち積層方向に沿った両端側の少なくとも何れか一方にそれぞれ配置され、
前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った一端側に配置されるものの和と、前記残りの第1の内部電極の前記少なくとも一部及び前記残りの第2の内部電極の前記少なくとも一部のうち積層方向に沿った他端側に配置されるものの和とが同数であって、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, and a plurality of terminal electrodes formed in the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of terminal electrodes include at least four terminal electrodes;
The plurality of first internal electrodes are electrically connected to each other via a connection conductor formed on a first side surface that is a side surface parallel to the stacking direction of the multilayer body,
The plurality of second internal electrodes are electrically connected to each other via a connection conductor formed on a second side surface that is a side surface parallel to the stacking direction of the multilayer body,
Each of the plurality of terminal electrodes is formed on a side surface different from the first and second side surfaces of the side surface of the multilayer body,
At least one of the first inner electrodes of the plurality of first internal electrodes, each of the two or more wherein the at least one small number following terminal electrodes than the total number of terminal electrodes of the at least four terminal electrodes Electrically connected via the lead conductor, the remaining first internal electrode is not connected to the terminal electrode via the lead conductor;
At least one of the second internal electrodes among said plurality of second internal electrodes, met remaining terminal electrodes other than the first electrically connected through the lead conductor in the internal electrode has been the terminal electrode In addition, two or more of the at least four terminal electrodes are electrically connected to each other via a lead conductor, and the remaining second internal electrodes are connected to the terminal electrode via a lead conductor. not,
At least a part of the remaining first internal electrode and at least a part of the remaining second internal electrode are electrically connected to the terminal electrode through the lead conductor, and Along the stacking direction among the plurality of internal electrodes arranged in the multilayer body so as to sandwich both of the second internal electrodes electrically connected to the terminal electrode via the lead conductor Arranged on at least one of both ends,
The sum of the at least part of the remaining first internal electrodes and the at least part of the remaining second internal electrodes arranged on one end side in the stacking direction, and the remaining first internal electrodes The sum of the at least part of the internal electrodes and the at least part of the remaining second internal electrodes arranged on the other end side in the stacking direction is the same number,
By adjusting the number of at least one of the first internal electrode and the second internal electrode that are electrically connected to the terminal electrode via the lead conductor, the equivalent series resistance is set to a desired value. A method for adjusting an equivalent series resistance of a multilayer capacitor, characterized by comprising:
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005068139A JP4351181B2 (en) | 2005-03-10 | 2005-03-10 | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor |
US11/366,774 US7433172B2 (en) | 2005-03-10 | 2006-03-03 | Multilayer capacitor |
TW095107825A TWI382434B (en) | 2005-03-10 | 2006-03-08 | Equivalent series resistance adjustment method for laminated capacitors and laminated capacitors |
KR1020060022645A KR101148893B1 (en) | 2005-03-10 | 2006-03-10 | Multi-layer condenser, and method of adjusting equivalent series resistance of multi-layer condenser |
CN 200610058182 CN1832072B (en) | 2005-03-10 | 2006-03-10 | Multilayer capacitor and equivalent series resistance adjustment method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005068139A JP4351181B2 (en) | 2005-03-10 | 2005-03-10 | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008075709A Division JP4351287B2 (en) | 2008-03-24 | 2008-03-24 | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253419A JP2006253419A (en) | 2006-09-21 |
JP4351181B2 true JP4351181B2 (en) | 2009-10-28 |
Family
ID=36994245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005068139A Active JP4351181B2 (en) | 2005-03-10 | 2005-03-10 | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4351181B2 (en) |
CN (1) | CN1832072B (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4049182B2 (en) * | 2005-11-22 | 2008-02-20 | 株式会社村田製作所 | Multilayer capacitor |
JP4049181B2 (en) * | 2005-11-22 | 2008-02-20 | 株式会社村田製作所 | Multilayer capacitor |
JP5268276B2 (en) * | 2006-05-22 | 2013-08-21 | 株式会社村田製作所 | Multilayer ceramic capacitor and its mounting structure |
KR100925603B1 (en) * | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | Multilayer capacitor |
JP4428446B2 (en) | 2007-12-28 | 2010-03-10 | Tdk株式会社 | Multilayer capacitor |
JP4502007B2 (en) | 2007-12-28 | 2010-07-14 | Tdk株式会社 | Feedthrough multilayer capacitor array |
JP4502006B2 (en) * | 2007-12-28 | 2010-07-14 | Tdk株式会社 | Feedthrough multilayer capacitor array |
KR100983122B1 (en) | 2008-08-08 | 2010-09-17 | 삼성전기주식회사 | Multilayer Chip Capacitor |
JP4600561B2 (en) * | 2008-09-30 | 2010-12-15 | Tdk株式会社 | Multilayer capacitor |
JP5267548B2 (en) * | 2010-12-24 | 2013-08-21 | Tdk株式会社 | Multilayer capacitor |
JP5218545B2 (en) | 2010-12-24 | 2013-06-26 | Tdk株式会社 | Multilayer capacitor |
JP5201223B2 (en) * | 2011-01-28 | 2013-06-05 | 株式会社村田製作所 | Electronic components and board modules |
JP5857871B2 (en) * | 2012-05-09 | 2016-02-10 | Tdk株式会社 | Multilayer capacitor |
JP6255672B2 (en) * | 2013-02-15 | 2018-01-10 | Tdk株式会社 | Manufacturing method of multilayer capacitor |
KR101994711B1 (en) * | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
JP6142652B2 (en) * | 2013-05-08 | 2017-06-07 | Tdk株式会社 | Multilayer capacitor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850398B2 (en) * | 2003-08-21 | 2006-11-29 | Tdk株式会社 | Multilayer capacitor |
-
2005
- 2005-03-10 JP JP2005068139A patent/JP4351181B2/en active Active
-
2006
- 2006-03-10 CN CN 200610058182 patent/CN1832072B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN1832072B (en) | 2011-01-05 |
JP2006253419A (en) | 2006-09-21 |
CN1832072A (en) | 2006-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4351181B2 (en) | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor | |
JP4230469B2 (en) | Multilayer capacitor | |
KR101148893B1 (en) | Multi-layer condenser, and method of adjusting equivalent series resistance of multi-layer condenser | |
JP4167231B2 (en) | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor | |
KR101401636B1 (en) | Multilayer condenser | |
US7436648B2 (en) | Multilayer capacitor and mounted structure thereof | |
JP4086812B2 (en) | Multilayer capacitor | |
US7099138B1 (en) | Multilayer capacitor | |
US20060018081A1 (en) | Laminated ceramic capacitor | |
KR101386540B1 (en) | Multilayer condenser | |
JP4293625B2 (en) | Feed-through multilayer capacitor | |
JP4539715B2 (en) | Multilayer capacitor array | |
JP4720840B2 (en) | Multilayer capacitor mounting structure | |
JP2008028195A (en) | Laminated feed-through capacitor | |
JP4351287B2 (en) | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor | |
KR101027308B1 (en) | Multilayer condenser array | |
JP4231036B2 (en) | Multilayer capacitor | |
JP2008199047A (en) | Mounting structure of multilayer capacitor | |
JP4952779B2 (en) | Multilayer capacitor array | |
JP6662234B2 (en) | Multilayer capacitors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4351181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |