JP4350727B2 - Method for manufacturing insertion mounting type semiconductor device - Google Patents

Method for manufacturing insertion mounting type semiconductor device Download PDF

Info

Publication number
JP4350727B2
JP4350727B2 JP2006167727A JP2006167727A JP4350727B2 JP 4350727 B2 JP4350727 B2 JP 4350727B2 JP 2006167727 A JP2006167727 A JP 2006167727A JP 2006167727 A JP2006167727 A JP 2006167727A JP 4350727 B2 JP4350727 B2 JP 4350727B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
plastic package
leads
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006167727A
Other languages
Japanese (ja)
Other versions
JP2006245620A (en
Inventor
建一 林
寿 川藤
淳一 村井
吾朗 出田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006167727A priority Critical patent/JP4350727B2/en
Publication of JP2006245620A publication Critical patent/JP2006245620A/en
Application granted granted Critical
Publication of JP4350727B2 publication Critical patent/JP4350727B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、挿入実装型の半導体装置を製造する方法に関するものであり、より詳しくは、リードのはんだ付け性を改善することができ、とくにパワーモジュールにおける鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができる半導体装置を製造する方法に関するものである。   The present invention relates to a method of manufacturing an insertion mounting type semiconductor device. More specifically, the present invention can improve the solderability of a lead, and in particular, can improve the solderability of a lead for lead-free solder mounting in a power module. The present invention relates to a method of manufacturing a semiconductor device that can be improved.

一般に、挿入実装型の半導体装置は、該半導体装置から突出するリードを外部基板のスルーホール等に挿入してはんだ付けすることにより、外部基板に実装される。以下、図２３（ａ）〜（ｄ）及び図２４に示すＤＩＰＩＰＭを例にとって、従来の挿入実装型の半導体装置の構造と、その外部基板への実装手法とを説明する。   In general, an insertion mounting type semiconductor device is mounted on an external substrate by inserting a lead protruding from the semiconductor device into a through hole or the like of the external substrate and soldering. The structure of a conventional insertion mounting type semiconductor device and its mounting method on an external substrate will be described below taking the DIPIPM shown in FIGS. 23A to 23D and FIG. 24 as an example.

図２３（ａ）〜（ｄ）及び図２４に示すように、この従来の半導体装置１０１では、電力用半導体素子１０２と制御用半導体素子１０３とが、リード１０４を備えた銅製のリードフレーム１０５に搭載されている。両半導体素子１０２、１０３は、それぞれ、金属細線６、７によって、対応するリード１０４に電気的に接続されている。さらに、半導体装置１０１は、放熱性を高めるためのヒートシンク１０８を備えている。ここで、リードフレーム１０５は回路基板を兼ねている。そして、これらの各部材１０２〜１０８は、プラスチックパッケージ１１０によって封止されている。   As shown in FIGS. 23A to 23D and FIG. 24, in this conventional semiconductor device 101, the power semiconductor element 102 and the control semiconductor element 103 are formed on a copper lead frame 105 having leads 104. It is installed. Both semiconductor elements 102 and 103 are electrically connected to corresponding leads 104 by means of fine metal wires 6 and 7, respectively. Furthermore, the semiconductor device 101 includes a heat sink 108 for improving heat dissipation. Here, the lead frame 105 also serves as a circuit board. These members 102 to 108 are sealed with a plastic package 110.

図２３（ｂ）、（ｃ）から明らかなとおり、従来の半導体装置１０１（ＤＩＰＩＰＭ）では、リード１０４は、外部基板（図示せず）のスルーホールに挿入される幅の狭い先端側の部分Ｂ１と、この部分Ｂ１よりも幅の広い根元側の部分Ｂ２とからなる。そして、半導体装置１０１を外部基板に搭載する際には、リード１０４の幅が変化する部分を利用して、半導体装置１０１と外部基板とを、両者の間隙（間隔）が一定に保たれるように、高さ方向に位置合せするようにしている。
特開昭６３−７６３５７公報 As is apparent from FIGS. 23B and 23C, in the conventional semiconductor device 101 (DIPIPM), the lead 104 is a narrow portion B on the distal end side that is inserted into a through hole of an external substrate (not shown). 1 and a portion B 2 on the base side wider than this portion B 1 . When the semiconductor device 101 is mounted on the external substrate, the gap (interval) between the semiconductor device 101 and the external substrate is kept constant by utilizing the portion where the width of the lead 104 changes. In addition, they are aligned in the height direction.
JP-A-63-76357

ところで、一般に、挿入実装型の半導体装置の外部基板へのはんだ付けには、フローはんだ付け方式や、ポイントフローはんだ付け方式が用いられる。これらは、はんだ付けされるリードと外部基板とにフラックスを供給した後、これらを予熱し、この後溶融したはんだを供給することにより、リード及び外部基板の温度を、はんだの液相線温度以上に上昇させ、はんだ付けを行うものである。   Incidentally, in general, a flow soldering method or a point flow soldering method is used for soldering an insertion-mounting type semiconductor device to an external substrate. They supply the flux to the lead to be soldered and the external substrate, then preheat them, and then supply the molten solder, so that the temperature of the lead and the external substrate is higher than the liquidus temperature of the solder. And soldering.

そして、この従来の半導体装置１０１の外部基板へのはんだ付けも、同様の手法でなされるが、この場合、リード１０４のはんだ付けされる部分Ｂ１から、外部基板には挿入されない部分Ｂ２を通ってプラスチックパッケージ１１０に比較的大量の熱が放出される。このため、はんだ付けプロセス中に、リード１０４のはんだ付けされるべき部分Ｂ１の温度がはんだの液相線温度に達せず、はんだ付け不良が生じるといった問題がある。 Then, the soldering of the conventional semiconductor device 101 to the external substrate is also performed in the same manner. In this case, the portion B 1 of the lead 104 to be soldered is replaced with a portion B 2 that is not inserted into the external substrate. A relatively large amount of heat is released through the plastic package 110. Therefore, during the soldering process, the temperature of the portion B 1 to be soldered lead 104 does not reach the solder liquidus temperature, there is a problem that defective soldering occurs.

さらに、環境問題の観点から近年使用量が増加しているＳｎをベースとするＰｂフリーはんだを用いる場合、従来用いられているＳｎ−Ｐｂ共晶はんだに比べて液相線温度が４０°Ｋ程度高くなるため、上記問題はより顕在化する。これは、後で説明するとおり、はんだの液相線温度の上昇分（４０°Ｋ）を補償するために、予熱温度や溶融はんだの温度などといったプロセス温度を高めることが困難だからである。   Furthermore, in the case of using Sn-based Pb-free solder, which has been used in recent years from the viewpoint of environmental problems, the liquidus temperature is about 40 ° K compared to Sn-Pb eutectic solder used in the past. The above problem becomes more obvious because it becomes higher. This is because, as will be described later, it is difficult to increase the process temperature such as the preheating temperature or the temperature of the molten solder in order to compensate for the increase (40 ° K) in the liquidus temperature of the solder.

ここで、表面実装型の半導体装置の場合には、はんだ付けプロセスにおいて、一般に、はんだ付けされる構造体全体、すなわち半導体装置及び基板の全体を加熱する方式、例えばフローはんだ付け等の方式が用いられる。このため、リードから樹脂パッケージへの熱放散によるはんだ付け不良は起こらず、問題は生じない。   Here, in the case of a surface-mount type semiconductor device, a method of heating the entire structure to be soldered, that is, the entire semiconductor device and the substrate, for example, a method such as flow soldering is generally used in the soldering process. It is done. For this reason, soldering failure due to heat dissipation from the lead to the resin package does not occur, and no problem occurs.

この課題に対して、特許文献１では、図２５に示すように、樹脂パッケージ２０１内に、半導体チップ２０２と、金属細線２０３と、３種のリード２０５、２０７、２０９とが埋め込まれた半導体装置において、高さ調整用のリード段差部２１０、２１１、２１２の位置を、樹脂パッケージ２０１内に位置するリード埋込部２０４、２０６、２０８の体積に応じて相違させるといった手法が提案されている。   With respect to this problem, in Patent Document 1, as shown in FIG. 25, a semiconductor device in which a semiconductor chip 202, a thin metal wire 203, and three types of leads 205, 207, and 209 are embedded in a resin package 201. Has proposed a method in which the positions of the height-adjusting lead step portions 210, 211, and 212 are made different according to the volume of the lead embedding portions 204, 206, and 208 located in the resin package 201.

しかしながら、この手法によれば、リード段差部２１１が最も基板に近いリード２０７では、はんだ付け性が全く改善されないといった問題がある。半導体装置のはんだ付け性を改善するには、全てのリードについてはんだ付け性を改善することが必要であることは明白である。この点において、この手法による課題解決は不十分であるといわざるをえない。とくに、液相線温度の高い鉛フリーはんだを用いるはんだ実装の場合、はんだ付け不良が発生する危険性が高いといった問題もある。   However, according to this method, there is a problem that the solderability is not improved at all in the lead 207 where the lead step portion 211 is closest to the substrate. Obviously, it is necessary to improve the solderability of all the leads in order to improve the solderability of the semiconductor device. In this respect, it must be said that the problem solving by this method is insufficient. In particular, in the case of solder mounting using lead-free solder having a high liquidus temperature, there is also a problem that the risk of occurrence of poor soldering is high.

さらに、基板に接触して半導体装置と基板との間隙を一定に規定するには、同じ高さのところに２つ以上のリード段差部を設けることが必要である。しかし、この手法では、リード段差部の位置は、リード埋込部の金属リードの体積に応じて相違するので、同じ高さのところに２つ以上のリード段差部を設けるには、リードの設計に大きな制約を課さなければならないといった問題もある。また、逆に、リード埋込部の金属リードの体積が異なるリード間において、同じ高さのところにリード段差部を設けた場合、良好なはんだ付け性を確保できない危険性が高いといった問題がある。さらにまた、この手法では、リード段差部の位置を決めることが非常に煩雑であるといった問題もある。   Further, in order to define a constant gap between the semiconductor device and the substrate in contact with the substrate, it is necessary to provide two or more lead step portions at the same height. However, in this method, the position of the lead step portion differs depending on the volume of the metal lead in the lead embedded portion. Therefore, in order to provide two or more lead step portions at the same height, the lead design There is also a problem that a large restriction has to be imposed. On the other hand, when the lead step portion is provided at the same height between the leads having different volume of the metal lead in the lead embedded portion, there is a high risk that a good solderability cannot be ensured. . Furthermore, this method has a problem that it is very complicated to determine the position of the lead step portion.

次に、予熱温度を高くするといったアプローチにより、上記問題を回避しようとすると、外部基板全体の温度が上昇してしまう。そして、外部基板には半導体装置１０１だけでなく種々の電子部品が実装され、その中には耐熱温度が低いもの（例えば、電解コンデンサ）も少なからず存在する。このため、予熱温度を高めるといったアプローチによる問題解決には限界がある。さらに、予熱によって半導体装置１０１ないし外部基板が高温になりすぎると、フラックスが活性力を失ってしまう。このため、肝心のはんだ付けプロセス時に、その効果を発揮することができず、却ってはんだ付け性を損なってしまうといった不具合が生じる。   Next, if an attempt is made to avoid the above problem by an approach such as increasing the preheating temperature, the temperature of the entire external substrate rises. In addition, not only the semiconductor device 101 but also various electronic components are mounted on the external substrate, and there are not a few (for example, electrolytic capacitors) having a low heat-resistant temperature. For this reason, there is a limit to the problem solving by the approach of increasing the preheating temperature. Furthermore, if the semiconductor device 101 or the external substrate becomes too high due to preheating, the flux loses its activating power. For this reason, at the time of an essential soldering process, the effect cannot be exhibited, but the malfunction that a solderability is impaired on the contrary arises.

また、供給される溶融はんだの温度を高くすることにより、上記問題を回避しようとするアプローチもなされているが、前記のとおり、部品の耐熱温度やフラックスの失活の観点から、このアプローチによる問題解決にも限界がある。さらに、プロセス時間を長くするといったアプローチも可能であるが、この場合も、外部基板全体の温度が上昇してしまうため、上記問題が解決されないばかりか、プロセス時間の増加により半導体装置のコストアップを招くといった不具合が生じる。   In addition, there is an approach to avoid the above problem by increasing the temperature of the molten solder to be supplied, but as described above, from the viewpoint of heat resistance temperature of the parts and deactivation of the flux, there are problems with this approach. There are limits to the solution. Furthermore, an approach of increasing the process time is possible, but in this case as well, the temperature of the entire external substrate rises, so that the above problem is not solved, and the cost of the semiconductor device is increased by increasing the process time. Inconvenience occurs.

なお、前記のとおり、Ｐｂフリーはんだを用いて半導体装置を実装する場合は、はんだの液相線温が４０°Ｋ程度も上昇するわけであるから、上記問題はより顕著になり、前記の各アプローチによる解決がより困難になることはいうまでもない。   As described above, when mounting a semiconductor device using Pb-free solder, the liquidus temperature of the solder rises by about 40 ° K. Therefore, the above problem becomes more prominent. Needless to say, the approach is more difficult to solve.

本発明は、上記従来の問題を解決するためになされたものであって、予熱温度や供給する溶融はんだの温度を高めることなく、またプロセス時間を長くすることなく、挿入実装型の半導体装置をはんだ付けにより外部基板等に容易にかつ確実に実装することを可能にする手段を提供することを解決すべき課題とする。   The present invention has been made to solve the above-described conventional problems, and an insertion mounting type semiconductor device can be obtained without increasing the preheating temperature, the temperature of the supplied molten solder, and without increasing the process time. It is an object to be solved to provide means for enabling easy and reliable mounting on an external substrate or the like by soldering.

上記課題を解決するためになされた本発明の第１の態様にかかる半導体装置を製造する方法は、（ｉ）プラスチックパッケージと、（ii）プラスチックパッケージから外部に突出する複数のリードと、（iii）プラスチックパッケージによって保護された単数又は複数の半導体素子と、（iv）プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、（ｖ）リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、（vi）第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、（vii）少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、（viii）かつ、間隙規制手段が、リード幅方向に関して一方向に局部的に突起する形状に形成され、（ix）リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置を製造する方法であって、（ｘ）第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの長方形の切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、（xi）上記両切欠部を、リード幅方向に関して、狭幅部の範囲の両側に位置させるとともに、該両切欠部のリード幅方向に延びる各縁部が広幅部の対応する側辺の延長線と垂直に交わるように位置させ、かつ間隙規制手段を予め備えさせることを特徴とするものである。
本発明の第２の態様にかかる半導体装置を製造する方法は、（ｉ）プラスチックパッケージと、（ii）プラスチックパッケージから外部に突出する複数のリードと、（iii）プラスチックパッケージによって保護された単数又は複数の半導体素子と、（iv）プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、（ｖ）リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、（vi）第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、（vii）少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、（viii）かつ、間隙規制手段が、リード幅方向に関して両方向に局部的に突起する形状に形成され、（ix）リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置を製造する方法であって、（ｘ）第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの長方形の角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、（xi）上記両角穴を、リード幅方向に関して、両角穴の間の部分が狭幅部の範囲と一致するように該範囲の両側に位置させるとともに、該両角穴のリード幅方向に延びる各縁部が広幅部の対応する側辺の延長線と垂直に交わるように位置させることを特徴とするものである。 A method of manufacturing a semiconductor device according to the first aspect of the present invention, which has been made to solve the above problems, includes: (i) a plastic package; (ii) a plurality of leads protruding outward from the plastic package; 1) one or more semiconductor elements protected by a plastic package, and (iv) electrical wiring protected by the plastic package and connecting the semiconductor elements and the leads, and ( v ) the leads are located on the plastic package side. A first lead portion, a second lead portion positioned closer to the lead tip than the first lead portion, and a third lead portion positioned closer to the lead tip than the second lead portion and inserted into the lead insertion portion. , (vi) cross-sectional area of the second lead portion, is set smaller than the cross-sectional area of the first lead portion, (vii) at least a portion of the lead, the second lead Is more lead tip end position to the semiconductor device and the gap-controlling leads having a gap regulating means for regulating a constant gap between the external electrical member, and (viii), the gap regulating means, (i) for the lead width direction An insertion that is formed in a shape that projects locally in the direction, and is mounted on the external electrical member by (ix) inserting the lead into the lead insertion portion provided on the external electrical member and soldering it A method of manufacturing a mounting type semiconductor device, wherein (x) a wide width portion corresponding to a first lead portion, a narrow width portion corresponding to a third lead portion, and a wide width portion and a narrow width portion are coupled. A lead frame is formed by linearly cutting a lead frame having a tie bar portion in which two rectangular cutout portions are formed in a portion on the narrow width portion side, and (xi) the both cutout portions are , Regarding lead width direction , Located on both sides of the range of the narrow width portion, and positioned so that each edge portion extending in the lead width direction of the both notches intersects the extension line of the corresponding side of the wide width portion perpendicularly, and the gap regulating means let previously provided with is characterized in Rukoto.
A method of manufacturing a semiconductor device according to the second aspect of the present invention includes: (i) a plastic package; (ii) a plurality of leads protruding outward from the plastic package; A plurality of semiconductor elements; and (iv) an electrical wiring that is protected by the plastic package and connects the semiconductor elements and the leads, and (v) a first lead portion that is positioned on the plastic package side; A second lead portion located on the lead tip side from the lead portion, and a third lead portion located on the lead tip side from the second lead portion and inserted into the lead insertion portion, and (vi) the second lead portion The cross-sectional area is set smaller than the cross-sectional area of the first lead portion, and (vii) at least a part of the leads is positioned closer to the tip of the lead than the second lead portion. (Viii) and the gap regulating means is formed in a shape that locally projects in both directions with respect to the width direction of the lead. (Ix) A method of manufacturing an insertion mounting type semiconductor device which is mounted on an external electric member by inserting a lead into a lead insertion portion provided on the external electric member and soldering the lead. (X) a tie bar in which a wide portion corresponding to the first lead portion, a narrow portion corresponding to the third lead portion, and the wide portion and the narrow portion are coupled and two rectangular square holes are formed. A lead frame having a portion is formed by cutting the lead frame in a straight line, and (xi) the above-mentioned square holes are in the range of the narrow width portion between the square holes in the lead width direction. Of the range to match In addition to being positioned on both sides, each edge portion extending in the lead width direction of each square hole is positioned so as to intersect perpendicularly with an extension line of a corresponding side of the wide width portion.

本発明の第１又は第２の態様にかかる方法により製造される半導体装置（以下「第１の半導体装置」という。）においては、リードが、リードフレームの一部として形成されているのが好ましい。リードがプラスチックパッケージの側部に列状に配置されている場合は、この列の両端のリードのみが間隙規制用リードであるのが好ましい。また、第１リード部の厚さと第２リード部の厚さとが同一であり、かつ第２リード部の幅が第１リード部の幅よりも狭いのが好ましい。 In the semiconductor device manufactured by the method according to the first or second aspect of the present invention (hereinafter referred to as “first semiconductor device”), it is preferable that the lead is formed as a part of the lead frame . . When the leads are arranged in a row on the side of the plastic package, it is preferable that only the leads at both ends of this row are gap regulating leads. Moreover, it is preferable that the thickness of the first lead portion is the same as the thickness of the second lead portion, and the width of the second lead portion is narrower than the width of the first lead portion.

本発明の第１の半導体装置においては、リード部が、銅又は銅を主成分とする合金で形成されているのが好ましい。第２リード部の断面積は、第３リード部の断面積の１７５％以下であるのが好ましく、１３０％以下であるのがより好ましい。半導体素子としては、例えば電力用半導体素子、制御用半導体素子等があげられる。また、第２リード部の断面積は、第３リード部の断面積と同一であるのが好ましい。 In the first half conductor device of the present invention, the lead portion is preferably formed of an alloy containing the copper or copper. The cross-sectional area of the second lead portion is preferably 175% or less and more preferably 130% or less of the cross-sectional area of the third lead portion. Examples of the semiconductor element include a power semiconductor element and a control semiconductor element. The cross-sectional area of the second lead part is preferably the same as the cross-sectional area of the third lead part.

本発明の第１の半導体装置においては、間隙規制手段が、リード幅方向に関して両方向に突起する形状に形成されている場合、間隙規制手段のリード幅は、第１リード部のリード幅と同一であるのが好ましい。
また、リードは、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの角穴が形成されたタイバ部とを有するリードフレームを直線状に切断（タイバカット）することにより形成されたものである場合、両角穴は、リード幅方向に関して、狭幅部の範囲内には存在しないように該範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように形成される。 In the first half conductor device of the present invention, the gap regulating means, if you have a shape which protrudes in both directions with respect to the lead width direction, the lead width of the gap regulating means are the same and the lead width of the first lead portion Is preferred.
The lead includes a wide portion corresponding to the first lead portion, a narrow portion corresponding to the third lead portion, a tie bar portion connecting the wide portion and the narrow portion and having two square holes formed therein. If Ru der those formed by linearly cutting (bar cutting) a lead frame having both square hole, with respect to the read width direction, on both sides of the range so as not to exist within the narrow portion And on the extended line on both sides of the wide portion.

本発明の第３の態様にかかる半導体装置を製造する方法は、（ｉ）プラスチックパッケージと、（ii）プラスチックパッケージから外部に突出する複数のリードと、（iii）プラスチックパッケージによって保護された単数又は複数の半導体素子と、（iv）プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、（ｖ）リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、（vi）リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、（vii）第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、（viii）少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、（ix）間隙規制手段が、リードに２個所の屈曲個所を設けることにより形成され、（ｘ）第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、（xi）かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置している半導体装置を製造する方法であって、（xii）第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの長方形の角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、（xiii）上記角穴を、リード幅方向に関して、狭幅部の範囲より両側に広がるように位置させるとともに、該角穴のリード幅方向に延びる各縁部が広幅部の一方の側辺の延長線と垂直に交わり他方の側辺の延長線とは交わらないように位置させることを特徴とするものである。
本発明の第３の態様にかかる方法により製造される半導体装置（以下「第２の半導体装置」という。）は、本発明の第１の半導体装置のように間隙規制手段がリード幅を第２リードの幅よりも局部的に大きくすることにより形成されているのではなく、間隙規制手段がリードに２個所の屈曲個所を設けることにより形成されている。この半導体装置においては、第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置している。 A method of manufacturing a semiconductor device according to the third aspect of the present invention includes: (i) a plastic package; (ii) a plurality of leads protruding outward from the plastic package; A plurality of semiconductor elements; and (iv) electrical wiring that is protected by the plastic package and connects the semiconductor elements and the leads; and (v) the leads are inserted into lead insertion portions provided in the external electric member. An insertion mounting type semiconductor device which is mounted on an external electric member by soldering, wherein (vi) a lead is disposed on the plastic package side, and the first lead portion A second lead portion positioned closer to the lead tip, and a third lead portion positioned closer to the lead tip than the second lead portion and inserted into the lead insertion portion (Vii) the cross-sectional area of the second lead portion is set to be smaller than the cross-sectional area of the first lead portion, and (viii) at least some of the leads are positioned closer to the leading end of the lead than the second lead portion. A gap regulating lead having a gap regulating means for regulating the gap between the semiconductor device and the external electrical member to be constant, and (ix) the gap regulating means is formed by providing two bent portions on the lead, (X) The third lead portion is formed within a range in which the first lead portion is formed in the lead width direction, and (xi) and on one side of the lead width direction, A method of manufacturing a semiconductor device in which a side of a third lead portion is located on the same straight line, and (xii) a wide width portion corresponding to the first lead portion and a narrow width corresponding to the third lead portion And a rectangular hole that connects the wide part and the narrow part. A lead frame having a formed tie bar portion is formed by cutting the lead frame in a straight line, and (xiii) the square hole extends on both sides from the range of the narrow width portion in the lead width direction. And each edge portion extending in the lead width direction of the square hole perpendicularly intersects with the extension line of one side of the wide width portion and does not intersect with the extension line of the other side. It is a feature.
The semiconductor device produced by the method according to the third aspect of the present invention (hereinafter referred to as a "second semiconductor device".) Has a first gap regulating means lead width as semi conductor arrangement of the present invention the than the width of the second lead instead of being formed by locally increasing the gap regulating means is formed by providing a bending point of the two places to lead. In this semiconductor device, the third lead portion is formed within a range in which the first lead portion is formed in the lead width direction, and on one side of the lead width direction, and the side of the third lead portions that are located on the same straight line.

本発明の第２の半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである。この場合、角穴は、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の一方の側辺の延長線上に位置しかつ他方の側辺の延長線上に位置しないように形成される。 In the second half conductor device of the present invention, 1 together with lead, for connecting a wide portion corresponding to the first lead portion, and a narrow portion corresponding to the third lead portion and a wide portion and a narrow portion one of Ru der those formed by a square hole cut in a straight line a lead frame and a tie bar portion is formed. In this case, the square hole is positioned so as to include the range of the narrow portion in the lead width direction, and is positioned on the extension line of one side of the wide portion and not on the extension line of the other side. Formed.

本発明の第４の態様にかかる半導体装置を製造する方法は、（ｉ）プラスチックパッケージと、（ii）プラスチックパッケージから外部に突出する複数のリードと、（iii）プラスチックパッケージによって保護された単数又は複数の半導体素子と、（vi）プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、（ｖ）リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、（vi）リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、（vii）第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、（viii）少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、（ix）間隙規制用リードにおいては、第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに角穴を設けることにより形成されている半導体装置を製造する方法であって、（ｘ）第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの長方形の角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、（xi）上記角穴を、リード幅方向に関して、狭幅部の範囲と一致するように位置させるとともに、リード幅方向と垂直な方向に関して、タイバ部と広幅部とにまたがって位置させることを特徴とするものである。
本発明の第４の態様にかかる方法により製造される半導体装置（以下「第３の半導体装置」という。）は、本発明の第１の半導体装置のように間隙規制手段がリード幅を第２リードの幅よりも局部的に大きくすることにより形成されているのではなく、間隙規制用リードにおいて第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに角穴を設けることにより形成されている。この半導体装置においては、第２リード部の両側辺と第１リード部の両側辺とが、それぞれ、同一直線上に位置する。 A method of manufacturing a semiconductor device according to the fourth aspect of the present invention includes: (i) a plastic package; (ii) a plurality of leads projecting outward from the plastic package; A plurality of semiconductor elements; and (vi) electrical wiring that is protected by the plastic package and connects the semiconductor elements and the leads; and (v) the leads are inserted into lead insertion portions provided in the external electric member. An insertion mounting type semiconductor device which is mounted on an external electric member by soldering, wherein (vi) a lead is disposed on the plastic package side, and the first lead portion A second lead portion positioned closer to the lead tip, and a third lead portion positioned closer to the lead tip than the second lead portion and inserted into the lead insertion portion (Vii) the cross-sectional area of the second lead portion is set to be smaller than the cross-sectional area of the first lead portion, and (viii) at least some of the leads are positioned closer to the leading end of the lead than the second lead portion. (Ix) In the gap regulating lead, the second lead portion and the gap regulating means include the first lead portion and the gap regulating means. A method of manufacturing a semiconductor device formed by providing a square hole in a lead on the lead tip side of one lead part, wherein (x) a wide part corresponding to the first lead part and a third lead part Leads are formed by linearly cutting a lead frame having a corresponding narrow portion, a wide portion and a narrow portion, and a tie bar portion in which one rectangular square hole is formed. (Xi) Reinstall the square hole It is characterized in that it is positioned so as to coincide with the range of the narrow width portion with respect to the width direction of the cord, and is located across the tie bar portion and the wide width portion in the direction perpendicular to the lead width direction.
The semiconductor device produced by the method according to the fourth aspect of the present invention (hereinafter referred to as "the third semiconductor device".) Has a first gap regulating means lead width as semi conductor arrangement of the present invention the than the width of the second lead locally rather than being formed by larger, the second lead and the gap regulating means in the gap regulating lead, corner leads in lead tip side of the first lead portion It is formed by providing a hole . In this semiconductor device, both sides of the second lead portion and the both sides of the first lead portions, respectively, positioned on the same straight line.

本発明の第３の半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである。この場合、角穴が、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の両側辺の延長線上に位置しないように形成される。 In the third half-conductor device of the present invention, 1 together with lead, for connecting a wide portion corresponding to the first lead portion, and a narrow portion corresponding to the third lead portion and a wide portion and a narrow portion one of Ru der those formed by a square hole cut in a straight line with a lead frame and a tie bar portion is formed. In this case, the square hole is formed so as to include the range of the narrow portion with respect to the lead width direction, and not to be positioned on the extension lines on both sides of the wide portion.

本発明の第１〜第３の半導体装置においては、上記角穴は、対向する２辺がリード伸長方向又はリード幅方向と平行である長方形の角穴である。
また、本発明の第１〜第３の半導体装置においては、リードに、Ｓｎ（錫）を基材とし、Ｐｂ（鉛）を含まないはんだがコーティングされているのが好ましい。 In the first to third semiconductors device of the present invention, the rectangular holes are two opposing sides is Ru rectangular square hole der is parallel to the lead extending direction or the lead width direction.
Further, in the first to third semiconductors device of the present invention, the lead, Sn (tin) as a base material, preferably solder does not contain Pb (lead) is being coated.

本発明の第１の半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合、両切欠部は、リード幅方向に関して、狭幅部の範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように、かつ間隙規制手段を予め備えるように形成される。 In the first half conductor device of the present invention, narrow with lead, for connecting a wide portion corresponding to the first lead portion, and a narrow portion corresponding to the third lead portion and a wide portion and a narrow portion If the site of the width side Ru der those formed by cutting in a straight line with a lead frame having two notches is tie bar portions formed, both notch with respect lead width direction, narrow It is formed so as to be located on both sides of the range of the portion and on an extension line of both sides of the wide portion and to be provided with a gap regulating means in advance.

本発明にかかる半導体アセンブリモジュールは、本発明の第１〜第３の半導体装置のいずれか１つが、はんだを用いて外部電気部材に挿入実装されていることを特徴とするものである。この半導体アセンブリモジュールにおいては、半導体装置が、Ｓｎを基材とし、Ｐｂを含まないはんだを用いて外部電気部材に実装されているのが好ましい。 Semiconductor assembly module according to the present invention, any one of the first to third semiconductors device of the present invention, is characterized in that it is inserted mounted to an external electrical member with a solder. In this semiconductor assembly module, it is preferable that the semiconductor device is mounted on the external electric member using Sn which is a base material and does not contain Pb.

本発明の第１の半導体装置によれば、リードからプラスチックパッケージに向かう放熱経路の熱抵抗の増加によってリードの温度上昇性が向上し、はんだ付け性が改善される。また、第１リード部の剛性が大きいので、半導体装置の製造の容易性が損なわれない。よって、はんだ付け実装プロセスにおいて、予熱温度や供給する溶融はんだの温度を高めることなく、またプロセス時間を長くすることなく、挿入実装型の半導体装置をはんだ付けにより外部電気部材に容易かつ確実に実装することができる。 According to a first half-conductor device of the present invention improves the temperature rise of the lead by increasing the thermal resistance of the heat radiation path extending from the lead in a plastic package, solderability is improved. Further, since the first lead portion has a high rigidity, the ease of manufacturing the semiconductor device is not impaired. Therefore, in the soldering mounting process, the insertion mounting type semiconductor device can be easily and reliably mounted on the external electric member by soldering without increasing the preheating temperature or the temperature of the molten solder to be supplied and without increasing the process time. can do.

第１の半導体装置において、リードが、リードフレームの一部として形成されている場合は、リードの位置合わせが容易となる。 In the first half conductor device, leads, if it is formed as part of the lead frame is facilitated positioning of leads.

第１の半導体装置において、両端のリードのみが間隙規制用リードである場合は、半導体装置の外部電気部材に対する位置を最もよく安定させることができる。なお、１列中で最小２つのリードが間隙規制用リードであれば、半導体装置と外部電気部材との間隙を一定に保つことができるが、該列の両端のリードが間隙規制用リードである場合は、半導体装置の外部電気部材に対する位置が最もよく安定する。 In the first half conductor arrangement, when only the lead at both ends is gap-controlling leads can be best stabilized position relative to external electrical member of the semiconductor device. If the minimum two leads in one row are gap regulating leads, the gap between the semiconductor device and the external electric member can be kept constant, but the leads at both ends of the row are gap regulating leads. In this case, the position of the semiconductor device with respect to the external electric member is best stabilized.

第１の半導体装置において、第１リード部の厚さと第２リード部の厚さとが同一であり、かつ第２リード部の幅が第１リード部の幅よりも狭い場合は、同一厚さの通常のリードフレームを用いることができるので、半導体装置のコストを低減することができる。 In the first half conductor arrangement, the thickness of the first lead portion and the thickness of the second lead portion is the same, and when the width of the second lead portion is smaller than the width of the first lead portion is the same thickness Therefore, the cost of the semiconductor device can be reduced.

第１の半導体装置において、リードが銅又は銅を主成分とする合金で形成されている場合は、リードの熱伝導率が大きいので、はんだ付け性の改善の効果がより大きくなる。 In the first half conductor arrangement, if the lead is formed of an alloy containing the copper or copper, the thermal conductivity of the lead is large, the effect of improving the solderability becomes larger.

第１の半導体装置において、第２リード部の断面積が、第３リード部の断面積の１７５％以下である場合、とくに１３０％以下である場合は、はんだ付け性の改善の効果が、とくに大きくなる。 In the first half conductor arrangement, the cross-sectional area of the second lead portion, if the third or less 175% of the cross-sectional area of the lead portion, especially when it is 130% or less, the effect of improving the solderability, Especially big.

第１の半導体装置において、半導体素子が電力用半導体素子を含む場合、すなわち半導体装置がパワーモジュールに用いられる場合は、大電流を取り扱う関係上、リードの厚さが大きくなるので、はんだ付け性改善の効果がとくに大きくなる。 In the first half conductor arrangement, when the semiconductor device includes a semiconductor element for power, that is, when the semiconductor device is used in a power module, on the relationship between handling a large current, since the thickness of the lead is increased, solderability The effect of improvement is particularly great.

第１の半導体装置において、第２リード部の断面積が第３リード部の断面積と同一である場合は、最も効率の良い（電流容量/熱抵抗）リード形状となる。第３リード部の形状はリードの電流容量から決定されるケースが多いので、第２のリード部は第３のリード部よりも細くはできないからである。 In the first half conductor arrangement, when the cross-sectional area of the second lead portion is the same as the cross-sectional area of the third lead portion is most efficient (current capacity / thermal resistance) lead shape. This is because the shape of the third lead portion is often determined from the current capacity of the lead, and therefore the second lead portion cannot be made thinner than the third lead portion.

第１の半導体装置において、間隙規制手段が、リード幅方向に関して両方向に突起する形状に形成されている場合は、半導体装置を間隙規制手段の両サイドで支えることができるので、半導体装置の安定性が高くなる。 In the first half conductor arrangement, gap-controlling means, when it is formed into a shape which protrudes in both directions with respect to the lead width direction, it is possible to support the semiconductor device on both sides of the gap-controlling means, stability of the semiconductor device Increases nature.

この半導体装置において、間隙規制手段のリード幅が、第１リード部のリード幅と同一である場合は、リードひいては半導体装置の製造が容易となる。   In this semiconductor device, when the lead width of the gap regulating means is the same as the lead width of the first lead portion, the lead and thus the semiconductor device can be easily manufactured.

また、この半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。 In this semiconductor device, the lead connects the wide width portion corresponding to the first lead portion, the narrow width portion corresponding to the third lead portion, and the wide width portion and the narrow width portion, and two square holes are formed. When the lead frame having the tie bar portion is formed by cutting the lead frame in a straight line, the tie bar cutting is facilitated, the life of the mold is increased, and the cost of the semiconductor device is reduced. Further, the manufacturability of the semiconductor device itself is not deteriorated.

本発明の第２の半導体装置によれば、基本的には、本発明の第１の半導体装置と同様の効果が得られる。さらに、間隙規制手段が、リードに２個所の屈曲個所を設けることにより形成されているので、第２リード部を長くすることができ、はんだ付け性の改善の効果がより大きくなる。 According to a second half-conductor device of the present invention, basically, the first half conductor arrangement similar to the effect of the present invention is obtained. Further, the gap regulating means, since it is formed by providing two at bending points of the lead, it is possible to lengthen the second lead portion, the effect of improving the solderability becomes larger.

第２の半導体装置において、第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置している場合は、半導体装置の製造が容易となる。 In the second half conductor arrangement, the third lead portion, with respect to the lead width direction, are formed within the first lead portion is formed, and, on one side of the lead width direction, the side of the first lead portion When the side and the side of the third lead portion are located on the same straight line, the semiconductor device can be easily manufactured.

第２の半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであるので、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。 Second in the semi-conductor device, lead, and wide portion corresponding to the first lead portion, and a narrow portion corresponding to the third lead portion, one with connecting the wide portion and the narrow portion square hole The tie bar is formed by cutting a lead frame having a tie bar portion in a straight line. Therefore , tie bar cutting is facilitated, the life of the die is increased, and the cost of the semiconductor device is reduced. Further, the manufacturability of the semiconductor device itself is not deteriorated.

本発明の第３の半導体装置によれば、基本的には、本発明の第１の半導体装置と同様の効果が得られる。さらに、間隙規制用リードにおいては、第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに角穴を設けることにより形成されているので、第２リード部の剛性が高くなる。 According to the third half-conductor device of the present invention, basically, the first half conductor arrangement similar to the effect of the present invention is obtained. Further, in the gap regulating lead, the second lead portion and the gap regulating means are formed by providing a square hole in the lead on the lead tip side with respect to the first lead portion. Becomes higher.

第３の半導体装置において、第２リード部の両側辺と第１リード部の両側辺とが、それぞれ、同一直線上に位置する場合は、半導体装置の製造が容易となる。 In the third half-conductor devices, both sides of the second lead portion and the both sides of the first lead portions, respectively, when located on the same straight line, the manufacture of semiconductor devices is facilitated.

第３の半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであるので、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。 In the third half-conductor device, leads, and a wide portion corresponding to the first lead portion, and a narrow portion corresponding to the third lead portion, one with connecting the wide portion and the narrow portion square hole The tie bar is formed by cutting a lead frame having a tie bar portion in a straight line. Therefore , tie bar cutting is facilitated, the life of the die is increased, and the cost of the semiconductor device is reduced. Further, the manufacturability of the semiconductor device itself is not deteriorated.

第１〜第３の半導体装置のいずれか１つにおいては、角穴が、対向する２辺がリード伸長方向又はリード幅方向と平行である長方形の角穴であるので、第２リード部の幅が一定となるので、適正なリード断面積を得ることが容易となる。 In any one of the first to third semiconductors devices, square hole is because two opposite sides is a rectangular square holes is parallel to the lead extending direction or the lead width direction, of the second lead portion Since the width is constant, it is easy to obtain an appropriate lead cross-sectional area.

第１の半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。 In the first half conductor arrangement, lead, and wide portion corresponding to the first lead portion, and a narrow portion corresponding to the third lead portion, the narrow side with connecting the wide portion and the narrow portion When the lead frame having a tie bar portion having two notches formed in the part is formed by cutting in a straight line, tie bar cutting is facilitated, and the life of the die is increased. Cost is reduced. Further, the manufacturability of the semiconductor device itself is not deteriorated.

第１〜第３の半導体装置のいずれか１つにおいて、リードに、Ｓｎを基材とし、Ｐｂを含まないはんだがコーティングされている場合は、液相線温度が高いＰｂフリーはんだによるはんだ付け性を向上させることができる。なお、はんだ付け実装のプロセスの検査で、コーティングされたはんだの状態を確認することにより、リードが良好なはんだ付けが可能な温度レベルまで温度上昇したどうかを簡単に判定することができる。 In any one of the first to third semiconductors devices, the lead, and Sn as a base material, if the solder containing no Pb is coated, soldered liquidus temperature due to higher Pb-free solder Can be improved. In addition, by checking the state of the coated solder in the inspection of the soldering mounting process, it is possible to easily determine whether the temperature has risen to a temperature level at which the lead can be soldered satisfactorily.

本発明にかかる半導体アセンブリモジュールによれば、はんだ付け性の向上した半導体装置を用いるので、半導体装置をはんだを用いて外部電気部材に容易にかつ確実に実装することができる。   According to the semiconductor assembly module of the present invention, since the semiconductor device with improved solderability is used, the semiconductor device can be easily and reliably mounted on the external electric member using solder.

上記半導体アセンブリモジュールにおいて、半導体装置が、錫を基材とし、鉛を含まないはんだを用いて外部電気部材に実装されている場合は、液相線温度が高いＰｂフリーはんだによるはんだ付け性を向上させることができる。   In the above semiconductor assembly module, when the semiconductor device is mounted on an external electric member using a tin-based solder that does not contain lead, the solderability by Pb-free solder having a high liquidus temperature is improved. Can be made.

以下、本発明の実施の形態及びその参考例を具体的に説明する。
実施の形態１．
以下、本発明の実施の形態１及びその参考例を説明する。実施の形態１にかかる半導体装置は、静電対応パッケージ型の大型ＤＩＰである。
図１（ａ）〜（ｄ）は、それぞれ、実施の形態１にかかる半導体装置の平面図、正面図、後面図及び側面図である。図２（ａ）は、この半導体装置の側面断面図であり、図２（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。また、図３は、この半導体装置を基板に実装した状態を示す正面図である。なお、図１〜図３に示す半導体装置は、いわゆる挿入実装型の半導体装置である。 Hereinafter, embodiments of the present invention and reference examples thereof will be specifically described.
Embodiment 1 FIG.
Embodiment 1 of the present invention and a reference example thereof will be described below. The semiconductor device according to the first embodiment is an electrostatic package type large DIP.
FIGS. 1A to 1D are a plan view, a front view, a rear view, and a side view, respectively, of the semiconductor device according to the first embodiment. 2A is a side sectional view of the semiconductor device, and FIG. 2B is an enlarged perspective view showing one end lead of the semiconductor device. FIG. 3 is a front view showing the semiconductor device mounted on a substrate. Note that the semiconductor device illustrated in FIGS. 1 to 3 is a so-called insertion mounting type semiconductor device.

図１〜図３に示すように、実施の形態１にかかる半導体装置１においては、電力用半導体素子２と制御用半導体素子３とが、複数のリード４を備えた銅製のリードフレーム５に搭載されている。両半導体素子２、３は、それぞれ、対応するリード４と、金属細線６、７によって電気的に接続されている。さらに、半導体装置１は、放熱性を高めるためのヒートシンク８を備えている。ここで、リードフレーム５は回路基板を兼ねている。半導体装置１は、これを構成する上記各部材２〜８がプラスチックパッケージ１０によって封止された構造を有している。なお、リード４の一部は、プラスチックパッケージ１０の外に露出している。   As shown in FIGS. 1 to 3, in the semiconductor device 1 according to the first embodiment, the power semiconductor element 2 and the control semiconductor element 3 are mounted on a copper lead frame 5 having a plurality of leads 4. Has been. Both semiconductor elements 2 and 3 are electrically connected to corresponding leads 4 and thin metal wires 6 and 7, respectively. Further, the semiconductor device 1 includes a heat sink 8 for improving heat dissipation. Here, the lead frame 5 also serves as a circuit board. The semiconductor device 1 has a structure in which the members 2 to 8 constituting the semiconductor device 1 are sealed with a plastic package 10. A part of the lead 4 is exposed outside the plastic package 10.

半導体装置１の前面又は後面で半導体装置１の長手方向に一列に並んでいる複数のリード４のうち、列の両端部に位置するリード４ａ、４ｂ、４ｃ、４ｄ（以下、「端部リード」という。）には、それぞれ、突起状の間隙規制部９が設けられている。この間隙規制部９は、半導体装置１を外部基板２５に挿入・実装したときに、半導体装置１と外部基板２５との間隙ｄ（間隔）を一定に保つために設けられている。   Among the plurality of leads 4 arranged in a line in the longitudinal direction of the semiconductor device 1 on the front surface or the rear surface of the semiconductor device 1, leads 4a, 4b, 4c, 4d (hereinafter referred to as "end leads") located at both ends of the row. ) Is provided with a protruding gap regulating portion 9. The gap regulating portion 9 is provided to keep the gap d (interval) between the semiconductor device 1 and the external substrate 25 constant when the semiconductor device 1 is inserted and mounted on the external substrate 25.

これらの端部リード４ａ〜４ｄは、それぞれ、プラスチックパッケージ１０から突出する第１リード部２１と、第１リード部２１と間隙規制部９との間に位置する第２リード部２２と、間隙規制部９よりも先端側（外側）に位置し外部基板２５に挿入される第３リード部２３とを備えている。ここで、第２、第３リード部２２、２３の幅（リードの伸びる方向と垂直な方向の寸法）は、それぞれ、第１リード部２１の幅よりも狭くなっている。このため、第２、第３リード部２２、２３の断面積（リードの伸びる方向と垂直な断面）は、第１リード部２１の断面積よりも小さくなっている。なお、この間隙規制部９の長さ（リードの伸びる方向の寸法）は、間隙ｄを一定に保つことができる強度を有する範囲において、小さいほど望ましい。   Each of these end leads 4a to 4d includes a first lead portion 21 protruding from the plastic package 10, a second lead portion 22 positioned between the first lead portion 21 and the gap restriction portion 9, and a gap restriction. And a third lead portion 23 that is positioned on the distal end side (outside) of the portion 9 and is inserted into the external substrate 25. Here, the widths of the second and third lead portions 22 and 23 (dimensions in the direction perpendicular to the direction in which the leads extend) are each narrower than the width of the first lead portion 21. For this reason, the cross-sectional area of the second and third lead portions 22 and 23 (the cross-section perpendicular to the direction in which the leads extend) is smaller than the cross-sectional area of the first lead portion 21. The length of the gap regulating portion 9 (the dimension in the direction in which the leads extend) is preferably as small as possible in a range having a strength that can keep the gap d constant.

以下、半導体装置１の製造方法を説明する。
この半導体装置１の製造プロセスにおいては、まず、銅製のリードフレーム５に、電力用半導体素子２と制御用半導体素子３とをダイボンディングにより取り付ける（搭載する）。次に、電力用半導体素子２とリードフレーム５とを、Ａｌからなる金属細線６を用いてワイヤボンディングにより電気的に接続する一方、制御用半導体素子３とリードフレーム５とを、Ａｕからなる金属細線７を用いてワイヤボンディングにより電気的に接続する。そして、両半導体素子２、３と両金属細線６、７とを保護するために、トランスファーモールド技術を用いて、プラスチックパッケージ１０を形成する。その際、プラスチックパッケージ１０内にヒートシンク８を組み込む。 Hereinafter, a method for manufacturing the semiconductor device 1 will be described.
In the manufacturing process of the semiconductor device 1, first, the power semiconductor element 2 and the control semiconductor element 3 are attached (mounted) to the copper lead frame 5 by die bonding. Next, the power semiconductor element 2 and the lead frame 5 are electrically connected by wire bonding using a metal thin wire 6 made of Al, while the control semiconductor element 3 and the lead frame 5 are made of metal made of Au. The thin wire 7 is used for electrical connection by wire bonding. And in order to protect both the semiconductor elements 2 and 3 and both the metal fine wires 6 and 7, the plastic package 10 is formed using a transfer mold technique. At that time, the heat sink 8 is incorporated in the plastic package 10.

この後、リードフレーム５の余分な部分、例えばタイバなどをタイバカット工程で切断し、リード４（端部リード４ａ〜４ｄを含む）を形成する。リード４には、ディッピング技術やめっき技術等によりはんだをコーティングし、さらにリードフォーミングを行う。これにより、半導体装置１（製品）が完成する。   Thereafter, an excess portion of the lead frame 5, such as a tie bar, is cut in a tie bar cutting process to form leads 4 (including end leads 4 a to 4 d). The lead 4 is coated with solder by dipping technique or plating technique, and further lead forming is performed. Thereby, the semiconductor device 1 (product) is completed.

以下、リードフレーム５の形状を詳細に説明する。
図４は、リードフレーム５を示している。なお、図４中の破線は、プラスチックパッケージ１０の外形を示している。また、図５は、図４中にＲで示された、タイバ１１を含む部分（以下、「タイバ部」という。）を拡大して示している。 Hereinafter, the shape of the lead frame 5 will be described in detail.
FIG. 4 shows the lead frame 5. Note that the broken line in FIG. 4 indicates the outer shape of the plastic package 10. FIG. 5 is an enlarged view of a portion including the tie bar 11 (hereinafter referred to as “tie bar portion”) indicated by R in FIG.

図４及び図５に示すように、タイバ１１の伸びる方向（図４、図５では左右方向）と垂直な方向にみて、タイバ１１よりもリードフレーム５の中央側（以下、「内側」という。）に位置する部分４１（以下、「広幅部」という。）の幅は、タイバ１１よりもリードフレームの端部側（以下、「外側」という。）に位置する部分４３（以下、「狭幅部」という。）の幅よりも大きくなっている。最終的な製品の状態では、広幅部４１の一部は、プラスチックパッケージ１０から外部に突出して、リード４の一部をなす第１リード部２１を形成する。このようにリード４のプラスチックパッケージ１０に近い部分（以下、「根元部」という。）の幅を広くしてその剛性を高くすることにより、半導体装置１の剛性、とくに外部基板２５への実装後の剛性を確保している。   As shown in FIGS. 4 and 5, when viewed in a direction perpendicular to the direction in which the tie bar 11 extends (the left-right direction in FIGS. 4 and 5), it is referred to as the center side of the lead frame 5 (hereinafter referred to as “inside”). ) Located at the end portion side of the lead frame (hereinafter referred to as “outside”) relative to the tie bar 11 (hereinafter referred to as “narrow width”). It is larger than the width of the part. In the final product state, a part of the wide part 41 protrudes from the plastic package 10 to form the first lead part 21 that forms part of the lead 4. Thus, by widening the width of the portion of the lead 4 close to the plastic package 10 (hereinafter referred to as “root portion”) to increase its rigidity, the rigidity of the semiconductor device 1, particularly after mounting on the external substrate 25. The rigidity is secured.

また、半導体装置１を製造する際には、リードフレーム５の変形などといった不良、とくにモールド工程においてリードフレーム５の一部がモールド樹脂により流されてしまったり、ねじれ変形が発生するといった不良を防ぐためにも、根元部の剛性を高くする必要がある。これにより、半導体装置１の製造の容易性を確保している。このような理由により、リード４全体の幅を狭くすることはできない。そこで、リード４の根元部、すなわち第１リード部２１では、その幅を、従来のこの種の半導体装置のリードと同様にしている。   Further, when manufacturing the semiconductor device 1, defects such as deformation of the lead frame 5, particularly defects such as a part of the lead frame 5 being washed away by the mold resin in the molding process or torsional deformation are prevented. In order to prevent this, it is necessary to increase the rigidity of the root portion. Thereby, the ease of manufacture of the semiconductor device 1 is ensured. For this reason, the width of the entire lead 4 cannot be reduced. Therefore, the width of the root portion of the lead 4, that is, the first lead portion 21, is the same as that of a conventional lead of this type of semiconductor device.

次に、実施の形態１の参考例（参考例１）にかかる端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。
図６は、図５に示すタイバ近傍部に、これを切断すべき線、すなわちタイバカットライン（破線）を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をこのタイバカットラインに沿って切断する。図６から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。 Next, a tie bar cutting process for forming the end leads 4a to 4d according to the reference example (reference example 1) of the first embodiment will be described.
FIG. 6 is obtained by adding a line to be cut, that is, a tie bar cut line (broken line) to the vicinity of the tie bar shown in FIG. That is, in the tie bar cutting step, the vicinity of the tie bar is cut along the tie bar cut line. As is apparent from FIG. 6, the gap restricting portion 9 and the first to third lead portions 21 are cut by cutting the tie bar vicinity including the tie bar 11, the wide portion 41, and the narrow portion 43 along the tie bar cut line. End leads 4a-4d provided with .about.23. Therefore, it is possible to easily obtain the lead shape that is a feature of the present invention while ensuring the same productivity as the manufacturing process of this type of conventional semiconductor device.

図７は、実施の形態１にかかる端部リード４ａ〜４ｄのもう１つの形成手法を示している。図７に示すように、この形成手法では、タイバ１１に、所定の形状を有する２つの切欠部３１が設けられたリードフレーム５を用いる。これらの切欠部３１は、狭幅部４３の両側において、タイバ１１の外側の部分に形成されている。そして、これらの切欠部３１は、タイバ１１に、予め、間隙規制部９と第２リード部２２とが形成されるような形状を有している。 FIG. 7 shows another method of forming the end leads 4a to 4d according to the first embodiment . As shown in FIG. 7, in this forming method, the lead frame 5 in which two notches 31 having a predetermined shape are provided in the tie bar 11 is used. These notches 31 are formed on the outer side of the tie bar 11 on both sides of the narrow width portion 43. These cutout portions 31 have a shape such that the gap regulating portion 9 and the second lead portion 22 are formed in the tie bar 11 in advance.

この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図７中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。また、予め、間隙規制部９をリードフレーム５に形成しているので、該間隙規制部９の形状が安定するといった利点もある。   According to this forming method, in the tie bar cutting process, as shown by the broken line in FIG. 7, along the outer shape of the wide portion 41 located on the inner side of the tie bar 11, the tie bar cutting is performed in a straight line. The characteristic lead shape can be easily obtained. In this case, press cutting can be easily performed with a simple mold, which is advantageous in terms of cost. Further, since the gap restricting portion 9 is formed in the lead frame 5 in advance, there is an advantage that the shape of the gap restricting portion 9 is stabilized.

とくに、半導体装置１がパワー半導体素子を含む場合、第３リード部２３の断面積は、電流容量によって決定されることが多い。この場合、第２リード部２２の断面積を、第３リード部２３よりも小さくすることはできない。したがって、第２リード部２２の断面積を第３リード部２３の断面積と同じにすると、最も効率よくはんだ付け性を改善することができる。つまり、第２リード部２２の断面積（幅）と第３リード部２３の断面積（幅）とを同一にして、さらに両者間に間隙規制部９を設ければ、前記の利点に加えて、最大限にはんだ付け性を改善することができるという利点もある。   In particular, when the semiconductor device 1 includes a power semiconductor element, the cross-sectional area of the third lead portion 23 is often determined by the current capacity. In this case, the cross-sectional area of the second lead portion 22 cannot be made smaller than that of the third lead portion 23. Therefore, when the cross-sectional area of the second lead portion 22 is the same as the cross-sectional area of the third lead portion 23, the solderability can be improved most efficiently. That is, if the cross-sectional area (width) of the second lead portion 22 and the cross-sectional area (width) of the third lead portion 23 are made the same, and the gap restricting portion 9 is further provided between them, in addition to the above-mentioned advantages There is also an advantage that the solderability can be improved to the maximum.

以下、図３を参照しつつ、半導体装置１を外部基板２５に実装する方法を説明する。挿入実装型の半導体装置１の実装においては、半導体装置１の各リード４（端部リード４ａ〜４ｄを含む）を、それぞれ、外部基板２５に設けられた対応するスルーホール２６に挿入する。このとき、半導体装置１は、各端部リード４ａ〜４ｄに設けられた間隙規制部９によって、半導体装置１と外部基板２５との間隙ｄ（間隔）が一定となるように位置決めされる。   Hereinafter, a method of mounting the semiconductor device 1 on the external substrate 25 will be described with reference to FIG. In mounting the insertion mounting type semiconductor device 1, each lead 4 (including the end leads 4 a to 4 d) of the semiconductor device 1 is inserted into a corresponding through hole 26 provided in the external substrate 25. At this time, the semiconductor device 1 is positioned so that the gap d (interval) between the semiconductor device 1 and the external substrate 25 is constant by the gap regulating portions 9 provided in the end leads 4a to 4d.

次に、はんだ付けされる外部基板２５のスルーホール２６とリード４とにフラックスを供給する。この後、予熱工程を経て、フローはんだ付け手法により、外部基板２５の、半導体装置１が実装された面とは反対側の面側から、溶融したはんだをスルーホール２６とリード４とに供給する。そして、スルーホール２６の温度とリード４の温度とを、供給したはんだの液相線温度以上に上昇させることにより、良好なはんだ付けを行い、この後はんだを凝固させる。   Next, a flux is supplied to the through hole 26 and the lead 4 of the external substrate 25 to be soldered. Thereafter, through a preheating process, molten solder is supplied to the through hole 26 and the lead 4 from the surface of the external substrate 25 opposite to the surface on which the semiconductor device 1 is mounted by a flow soldering method. . Then, by raising the temperature of the through hole 26 and the temperature of the lead 4 to be higher than the liquidus temperature of the supplied solder, good soldering is performed, and then the solder is solidified.

ここで、前記温度上昇が不十分な場合は、はんだ濡れが不十分となり、はんだ付け不良を引き起こす。これは、前記のとおり、一般的には、リード４からパッケージ１０への放熱量が多いために生じる現象である。そこで、この実施の形態１にかかる半導体装置１では、リード４からパッケージ１０への放熱量を、断面積（幅）の小さい第２リード部２２を設けることにより低減するようにしている。すなわち、第２リード部２２の断面積が小さいので、リード４からパッケージ１０への放熱量が大幅に低減され、上記現象が生じない。これにより、良好なはんだ付け性を実現することができる。より具体的には、リード４からパッケージ１０への伝熱経路である第２リード部２２の断面積を小さくすることにより、リード４からパッケージ１０に至る熱抵抗を増大させ、リード４からパッケージ１０への放熱量を低減するようにしている。   Here, when the temperature rise is insufficient, solder wetting is insufficient, which causes poor soldering. As described above, this is a phenomenon that generally occurs due to a large amount of heat radiation from the lead 4 to the package 10. Therefore, in the semiconductor device 1 according to the first embodiment, the heat radiation amount from the lead 4 to the package 10 is reduced by providing the second lead portion 22 having a small cross-sectional area (width). That is, since the cross-sectional area of the second lead portion 22 is small, the heat radiation from the lead 4 to the package 10 is greatly reduced, and the above phenomenon does not occur. Thereby, favorable solderability is realizable. More specifically, the thermal resistance from the lead 4 to the package 10 is increased by reducing the cross-sectional area of the second lead portion 22 that is a heat transfer path from the lead 4 to the package 10. The amount of heat released to is reduced.

その結果、実施の形態１にかかる半導体装置１によれば、従来のはんだ付けプロセスを変更することなく、はんだ付け不良を低減させることができる。このため、不良品の手直し等にかかるコストを低減することができるといったメリットがある。   As a result, according to the semiconductor device 1 according to the first embodiment, it is possible to reduce soldering defects without changing the conventional soldering process. For this reason, there exists an advantage that the cost concerning repair of a defective article etc. can be reduced.

このように、実施の形態１にかかる半導体装置１においては、プラスチックパッケージ１０から突出する端部リード４ａ〜４ｄに、それぞれ、根元部に位置する断面積が大きい第１リード部２１と、間隙規制部９と、第２リード部２２とが設けられている。そして、第２リード部２２の断面積は、第１リード部２１の断面積よりも小さく、かつ間隙規制部９の幅よりも小さい。このため、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。   As described above, in the semiconductor device 1 according to the first embodiment, the end leads 4a to 4d protruding from the plastic package 10 are each provided with the first lead portion 21 having a large cross-sectional area located at the root portion and the gap restriction. A portion 9 and a second lead portion 22 are provided. The cross-sectional area of the second lead portion 22 is smaller than the cross-sectional area of the first lead portion 21 and smaller than the width of the gap regulating portion 9. For this reason, while ensuring the rigidity of the semiconductor device 1 after being mounted on the external substrate 25, the ease of manufacturing of the semiconductor device 1 itself, and the alignment property when mounting the semiconductor device 1 on the external substrate 25, the leads 4 can be inserted into the external substrate 25, and solderability when soldering and mounting can be improved.

実施の形態２．
以下、図８〜図１０を参照しつつ、本発明の実施の形態２及びその参考例を説明する。ただし、実施の形態２にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図８〜図１０中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。なお、ここでは、間隙規制部９の形状が長方形状の場合について例示したが、形状はこれに限定されるものではなく、正方形、台形、三角形等の形状であっても、間隙を規制できる形状であればよい。 Embodiment 2. FIG.
The second embodiment of the present invention and a reference example thereof will be described below with reference to FIGS. However, the semiconductor device according to the second embodiment has many common points with the semiconductor device according to the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of explanation, differences from Embodiment 1 will be mainly described. 8 to 10, members that are the same as those of the first embodiment shown in FIGS. 1 to 7 are given the same reference numerals. In addition, although the case where the shape of the gap regulating portion 9 is rectangular is illustrated here, the shape is not limited to this, and a shape that can regulate the gap even if the shape is a square, trapezoid, triangle, or the like. If it is.

図８（ａ）は、実施の形態２にかかる半導体装置の正面図である。図８（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図８に示す半導体装置は、挿入実装型の半導体装置である。
図８（ａ）、（ｂ）に示すように、実施の形態２にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９が、リード幅方向にみて両方向に突起している。すなわち、第２リード部２２と間隙規制部９と第３リード部２３とは十字形をなしている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態２にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。 FIG. 8A is a front view of the semiconductor device according to the second embodiment. FIG. 8B is an enlarged perspective view showing one end lead of the semiconductor device. The semiconductor device illustrated in FIG. 8 is an insertion mounting type semiconductor device.
As shown in FIGS. 8A and 8B, in the semiconductor device 1 according to the second embodiment, the gap regulating portions 9 provided in the end leads 4a to 4d are projected in both directions as viewed in the lead width direction. is doing. That is, the second lead portion 22, the gap regulating portion 9, and the third lead portion 23 have a cross shape. The other points are the same as those of the semiconductor device 1 according to the first embodiment. That is, the semiconductor device 1 according to the second embodiment is different from the semiconductor device according to the first embodiment only in the shape of the end leads 4a to 4d.

次に、実施の形態２の参考例（参考例２）にかかる端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。
図９は、図５に示すタイバ近傍部にタイバカットライン（破線）を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をタイバカットラインに沿って切断する。図９から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図８（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。 Next, a tie bar cutting process for forming the end leads 4a to 4d according to the reference example (reference example 2) of the second embodiment will be described.
FIG. 9 is obtained by adding a tie bar cut line (broken line) to the vicinity of the tie bar shown in FIG. That is, in the tie bar cutting step, the vicinity of the tie bar is cut along the tie bar cut line. As apparent from FIG. 9, by cutting the tie bar vicinity including the tie bar 11, the wide portion 41, and the narrow portion 43 along the tie bar cut line, a gap regulating portion 9 as shown in FIG. And end leads 4a to 4d having first to third lead portions 21 to 23 can be formed. Therefore, it is possible to easily obtain the lead shape which is a feature of the present invention while ensuring the same productivity as the manufacturing process of this type of conventional semiconductor device.

図１０は、実施の形態２にかかる端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１０に示すように、この形成手法では、タイバ１１に、長方形の２つの角穴３２が設けられたリードフレーム５を用いる。これらの角穴３２は、おおむね狭幅部４３の両側において、タイバ１１のほぼ中央部に形成されている。そして、これらの角穴３２は、直線的なタイバカットにより、タイバ１１に間隙規制部９と第２リード部２２とが形成されるような形状を有している。 FIG. 10 shows another method of forming the end leads 4a to 4d according to the second embodiment . As shown in FIG. 10, in this forming method, a lead frame 5 in which two rectangular holes 32 are provided in the tie bar 11 is used. These square holes 32 are formed substantially at the center of the tie bar 11 on both sides of the narrow width portion 43. These square holes 32 have such a shape that the gap regulating portion 9 and the second lead portion 22 are formed in the tie bar 11 by a straight tie bar cut.

この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１０中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。   According to this forming method, in the tie bar cutting process, as shown by the broken line in FIG. 10, along the outer shape of the wide portion 41 located on the inner side of the tie bar 11, the tie bar cutting is performed in a straight line. The characteristic lead shape can be easily obtained. In this case, press cutting can be easily performed with a simple mold, which is advantageous in terms of cost.

この形成手法によれば、実施の形態１の場合に比べて、次のメリットがさらに付加される。すなわち、間隙規制部９が両側に突起しているので、位置決め安定性が高い。また、タイバ１１には、切欠部３１でなく角穴３２が設けられるので、切欠部３１（図７参照）が設けられる場合に比べてタイバ部の剛性が大きく、半導体装置１の製造プロセスに及ぼす影響が極めて小さい。この場合、端部リード４ａ〜４ｄを曲げる部位は、第１リード部２１、第２リード２２のいずれでもよい。なお、この形成手法では、間隙規制部９を予めリードフレーム５に完全に形成する（作り込む）ことはできない。   According to this formation method, the following merits are further added as compared with the case of the first embodiment. That is, since the gap restricting portion 9 protrudes on both sides, the positioning stability is high. Further, since the tie bar 11 is provided with the square hole 32 instead of the notch portion 31, the tie bar portion has higher rigidity than the case where the notch portion 31 (see FIG. 7) is provided, which affects the manufacturing process of the semiconductor device 1. The impact is extremely small. In this case, the portion where the end leads 4 a to 4 d are bent may be either the first lead portion 21 or the second lead 22. Note that with this forming method, the gap regulating portion 9 cannot be completely formed (made) in the lead frame 5 in advance.

以上、実施の形態２にかかる半導体装置１においても、実施の形態１にかかる半導体装置１の場合と同様に、あるいはそれ以上に外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。   As described above, also in the semiconductor device 1 according to the second embodiment, the rigidity of the semiconductor device 1 after being mounted on the external substrate 25 as in the case of the semiconductor device 1 according to the first embodiment or more than that, the semiconductor device 1. Soldering when the lead 4 is inserted into the external substrate 25 and soldered and mounted while ensuring the ease of manufacture of the device itself and the alignment when the semiconductor device 1 is mounted on the external substrate 25 Can improve sex.

実施の形態３．
以下、図１１〜図１３を参照しつつ、本発明の実施の形態３及びその参考例を説明する。ただし、実施の形態３にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１１〜図１３中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。 Embodiment 3 FIG.
The third embodiment of the present invention and a reference example thereof will be described below with reference to FIGS. However, the semiconductor device according to the third embodiment has many common points with the semiconductor device according to the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of explanation, differences from Embodiment 1 will be mainly described. In FIG. 11 to FIG. 13, members that are the same as those of the first embodiment shown in FIG. 1 to FIG.

図１１（ａ）は、実施の形態３にかかる半導体装置の正面図である。図１１（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図１１（ｃ）は、端部リードの変形例を示す斜視図である。図１１に示す半導体装置は、挿入実装型の半導体装置である。   FIG. 11A is a front view of the semiconductor device according to the third embodiment. FIG. 11B is an enlarged perspective view showing one end lead of the semiconductor device. FIG. 11C is a perspective view showing a modification of the end lead. The semiconductor device illustrated in FIG. 11 is an insertion mounting type semiconductor device.

図１１（ａ）〜（ｃ）に示すように、実施の形態３にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９が、該端部リード４ａ〜４ｄの幅の狭い部分に複数個の屈曲部位を設けることにより、すなわち複数回屈曲させることにより形成されている。なお、図１１（ａ）、（ｂ）に示す端部リード４ｂでは、直角の屈曲部位が２つ設けられ、図１１（ｃ）に示す端部リード４ｂでは、直角の屈曲部位が４つ設けられている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態３にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。   As shown in FIGS. 11A to 11C, in the semiconductor device 1 according to the third embodiment, the gap regulating portions 9 provided in the end leads 4a to 4d are provided on the end leads 4a to 4d. It is formed by providing a plurality of bent portions in a narrow portion, that is, by bending a plurality of times. Note that the end lead 4b shown in FIGS. 11A and 11B has two right-angled bent portions, and the end lead 4b shown in FIG. 11C has four right-angle bent portions. It has been. The other points are the same as those of the semiconductor device 1 according to the first embodiment. That is, the semiconductor device 1 according to the third embodiment is different from the semiconductor device according to the first embodiment only in the shapes of the end leads 4a to 4d.

次に、実施の形態３の参考例（参考例３）にかかる端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。
参考例３にかかるタイバカット工程では、タイバ近傍部を、図１２（ａ）に示すタイバカットライン（破線）に沿って切断する。なお、このタイバ近傍部は、図５に示すタイバ近傍部に比べて、狭幅部４３の位置が、タイバ１１の伸びる方向にずれている。 Next, a tie bar cutting process for forming the end leads 4a to 4d according to the reference example (reference example 3) of the third embodiment will be described.
In the tie bar cutting process according to Reference Example 3, the tie bar vicinity is cut along a tie bar cut line (broken line) shown in FIG. In this tie bar vicinity portion, the position of the narrow width portion 43 is shifted in the extending direction of the tie bar 11 as compared with the tie bar vicinity portion shown in FIG.

図１２（ａ）から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図１１（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。なお、図１１（ｃ）に示す端部リード４ａ〜４ｄを形成する場合は、図５に示すタイバ近傍部を、図１２（ｂ）に示すタイバカットライン（破線）に沿って切断する。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。 As is clear from FIG. 12 (a), by cutting the tie bar vicinity including the tie bar 11, the wide portion 41, and the narrow portion 43 along the tie bar cut line, a gap as shown in FIG. 11 (b) is obtained. The end leads 4a to 4d including the restricting portion 9 and the first to third lead portions 21 to 23 can be formed. When forming the end leads 4a to 4d shown in FIG. 11 (c), the tie bar vicinity shown in FIG. 5 is cut along the tie bar cut line (broken line) shown in FIG. 12 (b). Therefore, it is possible to easily obtain the lead shape which is a feature of the present invention while ensuring the same productivity as the manufacturing process of this type of conventional semiconductor device.

図１３は、実施の形態３にかかる端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１３に示すように、この形成手法では、タイバ１１に、長方形の角穴３３が設けられたリードフレーム５を用いる。この角穴３３は、広幅部４１と対応する部分よりややタイバ１１の伸びる方向にややずれた位置において、タイバ１１のほぼ中央部に形成されている。そして、この角穴３３は、直線的なタイバカットにより、タイバ１１に間隙規制部９と第２リード部２２とが形成されるような形状を有している。 FIG. 13 shows another method of forming the end leads 4a to 4d according to the third embodiment . As shown in FIG. 13, in this forming method, a lead frame 5 in which a rectangular square hole 33 is provided in the tie bar 11 is used. The square hole 33 is formed at a substantially central portion of the tie bar 11 at a position slightly shifted in the direction in which the tie bar 11 extends slightly from the portion corresponding to the wide width portion 41. The square hole 33 has a shape such that the gap regulating portion 9 and the second lead portion 22 are formed in the tie bar 11 by linear tie bar cutting.

この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１３中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。   According to this forming method, in the tie bar cutting process, as shown by the broken line in FIG. 13, along the outer shape of the wide portion 41 located on the inner side of the tie bar 11, the tie bar cutting is performed in a straight line. The characteristic lead shape can be easily obtained. In this case, press cutting can be easily performed with a simple mold, which is advantageous in terms of cost.

この形成手法によれば、実施の形態２の場合に比べて、次のメリットがさらに付加される。すなわち、実質的に第２リード部２２を長くすることができる。なお、例えば、図１１（ｃ）に示すように、屈曲部位が３ケ所を超える形状とすれば、第２リード部２２を長くすることができるばかりでなく、ストレスリリーフ効果による、はんだ付け部の長寿命化も実現することができる。   According to this formation method, the following merits are further added as compared with the case of the second embodiment. That is, the second lead portion 22 can be made substantially longer. For example, as shown in FIG. 11C, if the bent portion has a shape exceeding three places, not only can the second lead portion 22 be elongated, but also the soldering portion due to the stress relief effect can be obtained. Longer life can also be realized.

以上、実施の形態３にかかる半導体装置１においても、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。   As described above, also in the semiconductor device 1 according to the third embodiment, the rigidity of the semiconductor device 1 after mounting on the external substrate 25, the ease of manufacturing the semiconductor device 1 itself, and the mounting of the semiconductor device 1 on the external substrate 25 The solderability when the lead 4 is inserted into the external substrate 25 and soldered and mounted can be improved while ensuring the alignment at the time.

実施の形態４．
以下、図１４〜図１６を参照しつつ、本発明の実施の形態４及びその参考例を説明する。ただし、実施の形態４にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１４〜図１６中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。 Embodiment 4 FIG.
Hereinafter, the fourth embodiment of the present invention and a reference example thereof will be described with reference to FIGS. However, the semiconductor device according to the fourth embodiment has many common points with the semiconductor device according to the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of explanation, differences from Embodiment 1 will be mainly described. 14 to 16, members that are the same as those in the first embodiment shown in FIGS. 1 to 7 are given the same reference numerals.

図１４（ａ）は、実施の形態４にかかる半導体装置の正面図である。図１４（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図１１に示す半導体装置は、挿入実装型の半導体装置である。図１４（ａ）、（ｂ）に示すように、実施の形態４にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９と断面積が小さい第２リード部２２とが、第１リード部２１に隣接し、かつ第１リード部２１と同じ幅をもつ部分に長方形の穴部２４を設けることにより形成されている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態４にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。   FIG. 14A is a front view of the semiconductor device according to the fourth embodiment. FIG. 14B is an enlarged perspective view showing one end lead of the semiconductor device. The semiconductor device illustrated in FIG. 11 is an insertion mounting type semiconductor device. As shown in FIGS. 14A and 14B, in the semiconductor device 1 according to the fourth embodiment, the gap regulating portion 9 provided in each of the end leads 4a to 4d and the second lead portion 22 having a small cross-sectional area. Are formed by providing a rectangular hole 24 in a portion adjacent to the first lead portion 21 and having the same width as the first lead portion 21. The other points are the same as those of the semiconductor device 1 according to the first embodiment. That is, the semiconductor device 1 according to the fourth embodiment is different from the semiconductor device according to the first embodiment only in the shape of the end leads 4a to 4d.

次に、実施の形態４の参考例（参考例４）にかかる端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。
参考例４にかかるタイバカット工程では、図５に示すタイバ近傍部を、図１５に示すタイバカットライン（破線）に沿って切断する。図１５から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図１４（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。 Next, a tie bar cutting process for forming the end leads 4a to 4d according to the reference example (reference example 4) of the fourth embodiment will be described.
In the tie bar cutting process according to Reference Example 4, the tie bar vicinity shown in FIG. 5 is cut along the tie bar cut line (broken line) shown in FIG. As is apparent from FIG. 15, by cutting the tie bar vicinity including the tie bar 11, the wide portion 41, and the narrow portion 43 along this tie bar cut line, the gap regulating portion 9 as shown in FIG. And end leads 4a to 4d having first to third lead portions 21 to 23 can be formed. Therefore, it is possible to easily obtain the lead shape which is a feature of the present invention while ensuring the same productivity as the manufacturing process of this type of conventional semiconductor device.

図１６は、実施の形態４にかかる端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１６に示すように、この形成手法では、タイバ１１に、長方形の角穴３４が設けられたリードフレーム５を用いる。この角穴３４は、タイバ１１と広幅部４１とにまたがって形成されている。そして、この角穴３４は、直線的なタイバカットにより、タイバ１１ないし広幅部４１に、間隙規制部９と第２リード部２２とが形成されるような形状を有している。 FIG. 16 shows another method of forming the end leads 4a to 4d according to the fourth embodiment . As shown in FIG. 16, in this forming method, a lead frame 5 in which a rectangular hole 34 is provided in the tie bar 11 is used. The square hole 34 is formed across the tie bar 11 and the wide portion 41. The square hole 34 has such a shape that the gap regulating portion 9 and the second lead portion 22 are formed in the tie bar 11 or the wide width portion 41 by a straight tie bar cut.

この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１６中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。   According to this forming method, in the tie bar cutting process, as shown by the broken line in FIG. 16, along the outer shape of the wide portion 41 located on the inner side of the tie bar 11, the tie bar cutting is performed in a straight line. The characteristic lead shape can be easily obtained. In this case, press cutting can be easily performed with a simple mold, which is advantageous in terms of cost.

この形成手法によれば、実施の形態３の場合に比べて、次のメリットがさらに付加される。すなわち、第２リード部２２を長くすることができる。また、第２リード部２２の剛性を高くすることができる。なお、実施の形態４にかかる半導体装置１は、このほか、実施の形態２にかかる半導体装置１と同様の利点も備えている。   According to this formation method, the following merits are further added as compared with the case of the third embodiment. That is, the second lead portion 22 can be lengthened. Further, the rigidity of the second lead portion 22 can be increased. The semiconductor device 1 according to the fourth embodiment also has the same advantages as the semiconductor device 1 according to the second embodiment.

以上、実施の形態４にかかる半導体装置１においても、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。   As described above, also in the semiconductor device 1 according to the fourth embodiment, the rigidity of the semiconductor device 1 after being mounted on the external substrate 25, the ease of manufacturing the semiconductor device 1 itself, and the mounting of the semiconductor device 1 on the external substrate 25 The solderability when the lead 4 is inserted into the external substrate 25 and soldered and mounted can be improved while ensuring the alignment at the time.

参考例５．
以下、図１７〜図１８を参照しつつ、本発明の参考例５を説明する。ただし、参考例５にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１７〜図１８中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。 Reference Example 5
Hereinafter, Reference Example 5 of the present invention will be described with reference to FIGS. 17 to 18. However, the semiconductor device according to Reference Example 5 has many common points with the semiconductor device according to the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of explanation, differences from Embodiment 1 will be mainly described. 17 to 18, the same reference numerals are assigned to the members common to the members of the first embodiment shown in FIGS. 1 to 7.

図１７（ａ）〜（ｃ）と図１８（ａ）、（ｂ）とに示すように、この参考例５にかかる半導体装置５１は、実施の形態１にかかる半導体装置１とは形態が異なる。すなわち、参考例５にかかる半導体装置５１は、ヒートシンクを有しない点と、リードフレーム５が折り曲げられている点とで、実施の形態１にかかる半導体装置１とは異なる。しかしながら、参考例５にかかる半導体装置５１のその他の構成は、実施の形態１にかかる半導体装置１と同様である。 As shown in FIGS. 17A to 17C and FIGS. 18A and 18B, the semiconductor device 51 according to the reference example 5 is different in form from the semiconductor device 1 according to the first embodiment. . That is, the semiconductor device 51 according to the reference example 5 is different from the semiconductor device 1 according to the first embodiment in that the semiconductor device 51 does not have a heat sink and the lead frame 5 is bent. However, other configurations of the semiconductor device 51 according to the reference example 5 are the same as those of the semiconductor device 1 according to the first embodiment.

半導体装置５１では、リードフレーム５の折り曲げられた部位５ａに電力用半導体素子２が搭載され、折り曲げられていない部位５ｂに制御用素子３が搭載されている。また、電力用半導体素子２同士の接続と、電力用半導体素子２とリードフレーム５との接続にはＡｌからなる金属細線６（Ａｌ細線）が用いられ、また制御用半導体素子３とリードフレーム５との接続にはＡｕからなる金属細線７（Ａｕ細線）が用いられている。上記各部材２〜７は、全体がトランスファモールド技術によって形成されたプラスチックパッケージ１０によって封止されている。ただし、リード４はその根元部の一部のみが封止されているだけである。   In the semiconductor device 51, the power semiconductor element 2 is mounted on the bent portion 5a of the lead frame 5, and the control element 3 is mounted on the unfolded portion 5b. Further, for the connection between the power semiconductor elements 2 and the connection between the power semiconductor element 2 and the lead frame 5, a metal thin wire 6 (Al thin wire) made of Al is used, and the control semiconductor element 3 and the lead frame 5 are used. For this connection, a thin metal wire 7 (Au thin wire) made of Au is used. Each of the members 2 to 7 is sealed by a plastic package 10 formed entirely by a transfer mold technique. However, only a part of the root of the lead 4 is sealed.

この半導体装置５１の端部リード４ａ〜４ｄは、実施の形態１にかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態１の場合と同様のタイバカット工程で形成される。しかし、半導体装置５１の端部リード４ａ〜４ｄは、実施の形態２〜４のいずれかにかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態２〜４のいずれかの場合と同様のタイバカット工程で形成されてもよい。この半導体装置５１においては、実施の形態１にかかる半導体装置１と同様の作用・効果が得られる。なお、端部リード４ａ〜４ｄを、実施の形態２〜４と同様の形状に形成し、実施の形態２〜４と同様のタイバカット工程を用いる場合は、実施の形態２〜４にかかる半導体装置１と同様の作用・効果が得られるのはもちろんである。   The end leads 4a to 4d of the semiconductor device 51 are formed in the same shape as the end leads 4a to 4d of the semiconductor device 1 according to the first embodiment, and are formed by the same tie bar cutting process as in the first embodiment. Is done. However, the end leads 4a to 4d of the semiconductor device 51 are formed in the same shape as the end leads 4a to 4d of the semiconductor device 1 according to any of the second to fourth embodiments. It may be formed by the same tie bar cutting process as in any case. In this semiconductor device 51, the same operation and effect as the semiconductor device 1 according to the first embodiment can be obtained. When the end leads 4a to 4d are formed in the same shape as in the second to fourth embodiments and the same tie bar cutting process as in the second to fourth embodiments is used, the semiconductor device according to the second to fourth embodiments. Needless to say, the same action and effect as in 1 can be obtained.

以上、参考例５にかかる半導体装置５１においても、外部基板２５に実装した後における半導体装置５１の剛性、半導体装置５１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。 As described above, also in the semiconductor device 51 according to the reference example 5, the rigidity of the semiconductor device 51 after mounting on the external substrate 25, the ease of manufacturing of the semiconductor device 51 itself, and the mounting time of the semiconductor device 1 on the external substrate 25 It is possible to improve the solderability when the lead 4 is inserted into the external substrate 25 and soldered and mounted while securing the alignment property in FIG.

参考例６．
以下、図１９〜図２０を参照しつつ、本発明の参考例６を説明する。ただし、参考例６にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１９〜図２０中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。 Reference Example 6
Hereinafter, Reference Example 6 of the present invention will be described with reference to FIGS. However, the semiconductor device according to Reference Example 6 has many common points with the semiconductor device according to the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of explanation, differences from Embodiment 1 will be mainly described. In FIG. 19 to FIG. 20, members that are the same as those in the first embodiment shown in FIG. 1 to FIG.

図１９（ａ）〜（ｃ）と図２０（ａ）、（ｂ）とに示すように、この参考例６にかかる半導体装置６１は、実施の形態１にかかる半導体装置１とは形態が異なる。すなわち、参考例６にかかる半導体装置６１は、ヒートシンク８がリードフレーム５に接合されている点と、ヒートシンク８が複数個に分割されている点と、ヒートシンク８が完全にプラスチックパッケージ１０に内包されたフルモールド構造になっている点とで、実施の形態１にかかる半導体装置１とは異なる。しかしながら、参考例６にかかる半導体装置６１のその他の構成は、実施の形態１にかかる半導体装置１と同様である。 As shown in FIGS. 19A to 19C and FIGS. 20A and 20B, the semiconductor device 61 according to the reference example 6 is different in form from the semiconductor device 1 according to the first embodiment. . That is, in the semiconductor device 61 according to the reference example 6, the heat sink 8 is joined to the lead frame 5, the heat sink 8 is divided into a plurality of parts, and the heat sink 8 is completely enclosed in the plastic package 10. The semiconductor device 1 according to the first embodiment is different in that it has a full mold structure. However, other configurations of the semiconductor device 61 according to the reference example 6 are the same as those of the semiconductor device 1 according to the first embodiment.

半導体装置６１では、リードフレーム５に電力用半導体素子２と制御用素子３とが搭載されている。また、電力用半導体素子２同士の接続と、電力用半導体素子２とリードフレーム５との接続にはＡｌからなる金属細線６が用いられ、他方制御用半導体素子３とリードフレーム５との接続にはＡｕからなる金属細線７が用いられている。さらに、リードフレーム５には、電力用半導体素子２と対向する位置にヒートシンク８が接合されている。上記各部材２〜８は、全体がトランスファモールド技術によって形成されたプラスチックパッケージ１０によって封止されている。ただし、リード４はその根元部の一部のみが封止されているだけである。   In the semiconductor device 61, the power semiconductor element 2 and the control element 3 are mounted on the lead frame 5. Further, a thin metal wire 6 made of Al is used for connection between the power semiconductor elements 2 and between the power semiconductor element 2 and the lead frame 5, and for connection between the control semiconductor element 3 and the lead frame 5. A thin metal wire 7 made of Au is used. Further, a heat sink 8 is bonded to the lead frame 5 at a position facing the power semiconductor element 2. Each of the members 2 to 8 is sealed by a plastic package 10 formed entirely by transfer molding technology. However, only a part of the root of the lead 4 is sealed.

この半導体装置６１の端部リード４ａ〜４ｄは、実施の形態１にかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態１の場合と同様のタイバカット工程で形成される。しかし、半導体装置６１の端部リード４ａ〜４ｄは、実施の形態２〜４のいずれかにかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態２〜４のいずれかの場合と同様のタイバカット工程で形成されてもよい。この半導体装置６１においては、実施の形態１にかかる半導体装置１と同様の作用・効果が得られる。なお、端部リード４ａ〜４ｄを、実施の形態２〜４と同様の形状に形成し、実施の形態２〜４と同様のタイバカット工程を用いる場合は、実施の形態２〜４にかかる半導体装置１と同様の作用・効果が得られるのはもちろんである。   The end leads 4a to 4d of the semiconductor device 61 are formed in the same shape as the end leads 4a to 4d of the semiconductor device 1 according to the first embodiment, and are formed by the same tie bar cutting process as in the first embodiment. Is done. However, the end leads 4a to 4d of the semiconductor device 61 are formed in the same shape as the end leads 4a to 4d of the semiconductor device 1 according to any of the second to fourth embodiments. It may be formed by the same tie bar cutting process as in any case. In the semiconductor device 61, the same operation and effect as the semiconductor device 1 according to the first embodiment can be obtained. When the end leads 4a to 4d are formed in the same shape as in the second to fourth embodiments and the same tie bar cutting process as in the second to fourth embodiments is used, the semiconductor device according to the second to fourth embodiments. Needless to say, the same action and effect as in 1 can be obtained.

なお、この参考例６では、リードフレーム５とヒートシンク８とが接合されているので、トランスファモールド工程において、流動樹脂の粘性力を受ける面積が大きくなる。したがって、フレームを変形させようとする粘性力が増大しており、これによって生じるリードフレーム５の変形を防止するには、リード４の剛性を高くする必要がある。とくに、プラスチックパッケージ１０に近い第１リード部２１の剛性を高くすることが必要である。しかし、この半導体装置６１のリード４（端部リード４ａ〜４ｄを含む）は、幅の広い第１リード部２１を有するため該部の剛性は大きく、半導体装置６１自体の製造の容易性を損なうことはない。かつ、幅の狭い第２リード部２２と、はんだ付けされる第３リード部２３と、間隙規制部９とを有するので、外部基板２５への実装時のはんだ付け性を改善することができる。 In the reference example 6, since the lead frame 5 and the heat sink 8 are joined, the area that receives the viscous force of the fluid resin increases in the transfer molding process. Therefore, the viscous force for deforming the frame is increased, and in order to prevent the deformation of the lead frame 5 caused by this, it is necessary to increase the rigidity of the lead 4. In particular, it is necessary to increase the rigidity of the first lead portion 21 close to the plastic package 10. However, since the lead 4 (including the end leads 4a to 4d) of the semiconductor device 61 has the wide first lead portion 21, the rigidity of the portion is large, and the ease of manufacturing the semiconductor device 61 itself is impaired. There is nothing. And since it has the 2nd lead part 22 with a narrow width | variety, the 3rd lead part 23 soldered, and the space | gap control part 9, the solderability at the time of mounting to the external board | substrate 25 can be improved.

参考例７．
以下、本発明の参考例７を説明する。
本願発明者らは、本発明の有用性を実証するため、第２リード部２２の断面積を、第１リード部２１の断面積よりも小さくすることにより、はんだ付け性が改善されるかどうかを調べる実験を行った。この実験では、プラスチックパッケージ１０への放熱を妨げるために断面積を低減させた第２リード部２２の断面積と、溶融はんだから直接熱量を受ける第３リ−ド部２３の断面積との比、すなわち、（第２リード部断面積）／（第３リード部断面積）で定義される「リード部断面積比」が重要なことから、このリード部断面積比を実験パラメータとした。 Reference Example 7
Hereinafter, Reference Example 7 of the present invention will be described.
In order to demonstrate the usefulness of the present invention, the inventors of the present application determine whether the solderability is improved by making the cross-sectional area of the second lead portion 22 smaller than the cross-sectional area of the first lead portion 21. An experiment was conducted to investigate. In this experiment, the ratio of the cross-sectional area of the second lead portion 22 having a reduced cross-sectional area to prevent heat dissipation to the plastic package 10 and the cross-sectional area of the third lead portion 23 that receives heat directly from the molten solder. That is, since the “lead section sectional area ratio” defined by (second lead section sectional area) / (third lead section sectional area) is important, this lead section sectional area ratio was used as an experimental parameter.

この実験では、半導体装置として、リード表面にＳｎ−Ｃｕはんだめっきが施されたＤＩＰＩＰＭを用いた。また、外部基板として、ガラスエポキシ製のプリント基板を用いた。そして、はんだとして、鉛フリーはんだの中で最も一般的なＳｎ−３Ａｇ―０．５Ｃｕはんだを用いて、フローはんだ付け実験を行った。このフローはんだ付けにおいては、溶融はんだの温度は一般的な２５０℃とした。また、フローはんだ付け装置内での予熱条件は、一般的に同一のプリント基板上に搭載されることの多い電解コンデンサの耐熱温度（通常８５℃）を越えないように考慮して決定した。この予熱条件では、プリント基板の表面温度は１５０℃程度まで上昇するのに対し、ＤＩＰＩＰＭの表面温度は５０℃程度までしか上昇しない。このように、部品間に大きな温度差が生じているが、これは現状のフローはんだ付け装置における限界である。   In this experiment, DIPIPM having Sn-Cu solder plating on the lead surface was used as a semiconductor device. A glass epoxy printed board was used as the external board. Then, a flow soldering experiment was performed using the most common Sn-3Ag-0.5Cu solder among the lead-free solders. In this flow soldering, the temperature of the molten solder was set to a general 250 ° C. In addition, preheating conditions in the flow soldering apparatus were determined in consideration not to exceed the heat resistance temperature (usually 85 ° C.) of electrolytic capacitors that are generally mounted on the same printed circuit board. Under this preheating condition, the surface temperature of the printed circuit board rises to about 150 ° C., whereas the surface temperature of DIPIPM rises only to about 50 ° C. Thus, there is a large temperature difference between the parts, which is a limit in the current flow soldering apparatus.

この予熱工程において、予熱温度を高くしたり、あるいは予熱時間を長くして、ＤＩＰＩＰＭをさらに高温になるように予熱すると、プリント基板もまた高温化される。このため、はんだ付け性自体は良好になるが、電解コンデンサの耐熱温度を超えてしまうといった問題が生じる。また、たとえこのプリント基板に電解コンデンンサが搭載されていない場合でも、予熱温度を高くすると、はんだ付けプロセス時に被はんだ接合面を清浄化するために用いられるフラックスが活性力を失ってしまう。このため、肝心のはんだづけプロセス時に効果を発揮することができず、却ってはんだ付け性を損なうといった問題が生じる。したがって、このような問題を考慮すれば、予熱温度を上記以上に高くすることはできない。   In this preheating process, if the preheating temperature is increased or the preheating time is increased to preheat DIPIPM to a higher temperature, the printed circuit board is also heated. For this reason, although solderability itself becomes favorable, the problem that it exceeds the heat-resistant temperature of an electrolytic capacitor arises. Further, even if an electrolytic capacitor is not mounted on this printed board, if the preheating temperature is increased, the flux used for cleaning the soldered joint surface during the soldering process loses its active power. For this reason, an effect cannot be exhibited at the time of the essential soldering process, but the problem that a solderability is impaired on the contrary arises. Therefore, if such a problem is taken into consideration, the preheating temperature cannot be made higher than the above.

次の表１に、この実験の結果を示す。表１においては、「◎◎」、「◎」、「○」、「△」、「×」は、はんだ付け性の良好さをあらわしており、前者ほどはんだ付け性が良好であることを示している。これらのうち、「◎◎」、「◎」、「○」が、良品レベル、すなわち信頼性上も問題がないレベルである。   Table 1 below shows the results of this experiment. In Table 1, “◎◎”, “◎”, “○”, “△”, and “×” indicate that solderability is good, and the former indicates that solderability is better. ing. Among these, “◎◎”, “◎”, and “◯” are non-defective product levels, that is, levels that do not have a problem in reliability.

また、図２１に、表１において※印を付した実験結果をわかりやすく表示するため、従来のリード４４ｂ（リード断面積比３００％）と、この従来のリード４４ｂの一部を切除加工することにより本発明のリード構造を模擬したリード４４ａ（リード断面積１２５％、以下「本発明の模擬リード４４ａ」という。）とを混在させたＤＩＰＩＰＭにおける、はんだ付け部の拡大写真を示す。図２１に示すように、従来のリード４４ｂでは、はんだの濡れ上がりが不十分であり、スルーホール上面にはんだが濡れ上がっておらず、良好とは言えないはんだ付けとなっている（Ｂ）。これに対して、本発明の模擬リード４４ａにおいては、濡れ上がりが充分であり、良好なはんだ付けが行われていることがわかる（Ａ）。
なお、Ｐｂ―Ｓｎ共晶はんだを用いた実験でも、改善効果の程度はやや小さくなるものの、同様の効果が得られることが確認された。 In addition, in FIG. 21, in order to display the experimental results marked with * in Table 1 in an easy-to-understand manner, the conventional lead 44b (lead cross-sectional area ratio 300%) and a part of the conventional lead 44b are cut out. Shows an enlarged photograph of a soldered portion in DIPIPM mixed with a lead 44a simulating the lead structure of the present invention (lead cross-sectional area 125%, hereinafter referred to as "simulated lead 44a of the present invention"). As shown in FIG. 21, in the conventional lead 44b, the solder wet-up is insufficient, the solder does not wet up the upper surface of the through hole, and the soldering is not good (B). In contrast, in the simulated lead 44a of the present invention, it can be seen that wetting is sufficient and good soldering is performed (A).
In the experiment using Pb—Sn eutectic solder, it was confirmed that the same effect was obtained although the degree of improvement was slightly reduced.

Figure 0004350727
Figure 0004350727
表１ 実験結果Table 1 Experimental results

この実験結果によれば、第２リード部２２を備えていない従来のリード構造に比べて、断面積が小さい第２リード部２２を有する本発明にかかるリード構造では、上記全サンプルにおいて、はんだ付け性が改善されていること、すなわち本発明の有効性が実証されているといえる。また、この実験結果によれば、本発明にかかるリード構造において、第２リード部２２の断面積は、第３リード部２３の断面積の１７５％以下であることが望ましいといえる。また、はんだづけプロセス時のプロセスマージンを考えれば、第２リード部２２の断面積は、第３のリード部の断面積の１３０％以下であることが、より望ましい。   According to this experimental result, in the lead structure according to the present invention having the second lead portion 22 having a small cross-sectional area as compared with the conventional lead structure that does not include the second lead portion 22, the soldering is performed in all the samples. Therefore, it can be said that the effectiveness of the present invention has been demonstrated. Further, according to this experimental result, in the lead structure according to the present invention, it can be said that the cross-sectional area of the second lead portion 22 is desirably 175% or less of the cross-sectional area of the third lead portion 23. In view of the process margin during the soldering process, the cross-sectional area of the second lead portion 22 is more preferably 130% or less of the cross-sectional area of the third lead portion.

参考例８．
以下、図２２を参照しつつ、本発明の参考例８にかかる半導体アセンブリモジュールを説明する。この参考例８にかかる半導体アセンブリモジュール８０は、半導体装置１を、種々の電子部品とともにプリント基板である外部基板２５に組み付けたものである。 Reference Example 8
Hereinafter, a semiconductor assembly module according to Reference Example 8 of the present invention will be described with reference to FIG. A semiconductor assembly module 80 according to the reference example 8 is obtained by assembling the semiconductor device 1 together with various electronic components to an external substrate 25 that is a printed circuit board.

図２２に示すように、この半導体アセンブリモジュールにおいては、外部基板２５（プリント基板）に、本発明にかかる半導体装置１が、Ｐｂフリーはんだ（Ｓｎ−３Ａｇ−０.５Ｃｕ）を用いて実装されている。外部基板２５上には、半導体装置１のほかに、電解コンデンサ８１と、ディスクリートタイプのトランジスタ８２と、チップ部品８３とが搭載されている。これら電子部品８１〜８３が、本発明にかかる半導体装置１と同じ外部基板２５上に実装されて、半導体アセンブリモジュール８０が形成されている。本発明にかかる半導体装置１を用いることにより、リードのはんだ付け性が改善され、下記のとおり、種々の効果が得られる。   As shown in FIG. 22, in this semiconductor assembly module, the semiconductor device 1 according to the present invention is mounted on an external board 25 (printed board) using Pb-free solder (Sn-3Ag-0.5Cu). Yes. On the external substrate 25, in addition to the semiconductor device 1, an electrolytic capacitor 81, a discrete type transistor 82, and a chip component 83 are mounted. These electronic components 81 to 83 are mounted on the same external substrate 25 as the semiconductor device 1 according to the present invention to form a semiconductor assembly module 80. By using the semiconductor device 1 according to the present invention, the solderability of the leads is improved, and various effects are obtained as described below.

従来の半導体装置を用いた半導体アセンブリモジュールでは、半導体装置と外部基板とのはんだ接合部が、信頼性の乏しいはんだ付け構造となりやすかったため、実装後の検査ないし手直しが必要不可欠であった。これに対して、本発明にかかる半導体装置１を用いれば、はんだ付け性が良好なため、はんだ付け部の信頼性に優れた半導体アセンブリモジュール８０を容易に得ることができる。このため、従来行われている目視検査工程や手直し工程を削減することが可能となり、半導体アセンブリモジュール８０のコストを低減することができる。さらに、半導体アセンブリモジュール８０の信頼性が安定して高く維持されるので、これを用いた最終製品の信頼性を安定して高く維持することが容易となる。   In a semiconductor assembly module using a conventional semiconductor device, the solder joint between the semiconductor device and the external substrate tends to have a soldering structure with poor reliability, and therefore inspection or rework after mounting is indispensable. On the other hand, if the semiconductor device 1 according to the present invention is used, since the solderability is good, it is possible to easily obtain the semiconductor assembly module 80 excellent in the reliability of the soldered portion. For this reason, it becomes possible to reduce the visual inspection process and the reworking process currently performed, and the cost of the semiconductor assembly module 80 can be reduced. Further, since the reliability of the semiconductor assembly module 80 is stably maintained high, it is easy to stably maintain the reliability of the final product using the semiconductor assembly module 80 stably.

なお、この半導体アセンブリモジュール８０において、外部基板２５に実装される電子部品の種類ないし数は、図２２中に例示されたものに限定されるわけではない。また、ここでは、本発明によるはんだ付け性の改善効果が著しいＰｂフリーはんだ（Ｓｎ−３Ａｇ−０.５Ｃｕ）を用いた実装手法を例示している。しかし、Ｐｂ−Ｓｎ共晶はんだ等を用いる場合でも同様の効果が期待できるので、はんだ種は、Ｐｂフリーはんだに限定されるわけではない。ただし、Ｐｂ−Ｓｎ共晶はんだ、あるいはＰｂ−Ｓｎ共晶はんだよりも高温側に液相線温度を有するはんだの方が、はんだ付け性の改善効果が顕著であるので、これらのはんだを用いるのが望ましい。   In the semiconductor assembly module 80, the type or number of electronic components mounted on the external substrate 25 is not limited to those illustrated in FIG. Further, here, a mounting method using Pb-free solder (Sn-3Ag-0.5Cu), which has a remarkable effect of improving solderability according to the present invention, is illustrated. However, since the same effect can be expected even when Pb—Sn eutectic solder or the like is used, the solder type is not limited to Pb-free solder. However, Pb—Sn eutectic solder or solder having a liquidus temperature on the higher temperature side than Pb—Sn eutectic solder has a remarkable effect of improving solderability. Is desirable.

ところで、前記の各実施の形態又は参考例にかかる半導体装置１、５１、６１では、いずれも、リード４（端部リード４ａ〜４ｄを含む）は、プラスチックパッケージ１０の側面から外部に突出し、途中でほぼ９０度曲げられている。しかし、これらの半導体装置１、５１、６１において、リード４は、プラスチックパッケージ１０の側面以外の部位、例えばプラスチックパッケージ１０の上面等から突出していてもよい。 Incidentally, in each of the semiconductor devices 1, 51, 61 according to each of the embodiments or the reference examples , the leads 4 (including the end leads 4 a to 4 d) protrude from the side surface of the plastic package 10 to the outside. It is bent almost 90 degrees. However, in these semiconductor devices 1, 51, 61, the lead 4 may protrude from a portion other than the side surface of the plastic package 10, for example, the upper surface of the plastic package 10.

前記の各実施の形態かかる半導体装置１、５１、６１では、いずれも、リード４が、プラスチックパッケージ１０の２つの側面から突出しているが、４つの側面から突出していても、また１つの側面から突出していてもよい。また、これらの半導体装置１、５１、６１では、リード４は、途中で１回だけ曲げられている。しかし、リード４は、外部基板２５への挿入実装が可能な形態をしていれば、途中で曲げられていなくてもよく、また途中で２回以上曲げられていてもよい。   In each of the semiconductor devices 1, 51, 61 according to the above-described embodiments, the lead 4 protrudes from the two side surfaces of the plastic package 10. However, the lead 4 protrudes from the four side surfaces or from one side surface. It may be protruding. In these semiconductor devices 1, 51, 61, the lead 4 is bent only once in the middle. However, the lead 4 may not be bent in the middle and may be bent twice or more in the middle as long as the lead 4 has a form that can be inserted and mounted on the external substrate 25.

前記の各実施の形態又は参考例で用いられるはんだの組成について、Ｐｂフリーはんだという限定を加えている場合は、Ｐｂを含まないＳｎをベースとするはんだであればよい。また、とくには限定を加えていない場合は、はんだの種類は問わない。ただし、前記のとおり、Ｐｂ−Ｓｎ共晶はんだか、Ｐｂ−Ｓｎ共晶はんだよりも高温側に液相線温度を有するはんだの方が、はんだ付け性の改善効果が顕著であるので、これらのはんだを用いるのが望ましい。 In the case where the limitation of Pb-free solder is added to the composition of the solder used in each of the above-described embodiments or reference examples , it may be a solder based on Sn that does not contain Pb. Moreover, the kind of solder is not ask | required if there is no limitation in particular. However, as described above, Pb—Sn eutectic solder or solder having a liquidus temperature on the higher temperature side than Pb—Sn eutectic solder has a remarkable effect of improving solderability. It is desirable to use solder.

前記の各実施の形態又は参考例では、外部基板２５として、ガラスエポキシ製のプリント基板を例示している。しかし、外部基板２５はこのようなものに限られるわけではなく、紙フェノール、コンポジットを主材料とするプリント基板であってもよい。また、半導体装置１、５１、６１を挿入実装することができる外部電気部品であれば、基板でなくてもよい。 In each of the above-described embodiments or reference examples , a glass epoxy printed board is illustrated as the external board 25. However, the external substrate 25 is not limited to this, and may be a printed circuit board mainly composed of paper phenol or composite. Further, the substrate may not be a substrate as long as it is an external electric component into which the semiconductor devices 1, 51, 61 can be inserted and mounted.

（ａ）〜（ｄ）は、それぞれ、実施の形態１にかかる半導体装置の平面図、正面図、後面図及び側面図である。1A to 1D are a plan view, a front view, a rear view, and a side view of the semiconductor device according to the first embodiment, respectively. （ａ）は、図１に示す半導体装置の側面断面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。(A) is side surface sectional drawing of the semiconductor device shown in FIG. 1, (b) is the perspective view which expanded and showed one edge part lead | read | reed of this semiconductor device. 実施の形態１にかかる半導体装置が外部基板に実装された状態を示す正面図である。1 is a front view showing a state where a semiconductor device according to a first exemplary embodiment is mounted on an external substrate. リードフレームの平面図である。It is a top view of a lead frame. 図４に示すリードフレーム中のタイバ部を拡大して示した図である。FIG. 5 is an enlarged view of a tie bar portion in the lead frame shown in FIG. 4. タイバ部を切断して実施の形態１の参考例にかかる端部リードを形成するためのタイバカット手法を示す図である。It is a figure which shows the tie bar cutting method for cut | disconnecting a tie bar part and forming the edge part lead concerning the reference example of Embodiment 1. FIG. タイバ部を切断して実施の形態１にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。It is a figure which shows another tie bar cutting method for cut | disconnecting a tie bar part and forming the edge part lead concerning Embodiment 1. FIG. （ａ）は実施の形態２にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。(A) is the front view of the semiconductor device concerning Embodiment 2, (b) is the perspective view which expanded and showed one edge part lead | read | reed of this semiconductor device. タイバ部を切断して実施の形態２の参考例にかかる端部リードを形成するためのタイバカット手法を示す図である。It is a figure which shows the tie bar cutting method for cut | disconnecting a tie bar part and forming the edge part lead concerning the reference example of Embodiment 2. FIG. タイバ部を切断して実施の形態２にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。It is a figure which shows another tie bar cutting method for cut | disconnecting a tie bar part and forming the edge part lead concerning Embodiment 2. FIG. （ａ）は実施の形態３にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図であり、（ｃ）は端部リードの変形例を示す斜視図である。(A) is a front view of the semiconductor device concerning Embodiment 3, (b) is the perspective view which expanded and showed one end lead of this semiconductor device, (c) is an end lead It is a perspective view which shows a modification. （ａ）はタイバ部を切断して実施の形態３の参考例にかかる端部リードを形成するためのタイバカット手法を示す図であり、（ｂ）は図１１（ｃ）に示す端部リードの変形例を形成するためのタイバカット手法を示す図である。(A) is a figure which shows the tie bar cutting method for cutting | disconnecting a tie part and forming the end part lead concerning the reference example of Embodiment 3, (b) is a figure of the end part lead shown in FIG.11 (c). It is a figure which shows the tie bar cutting method for forming a modification. タイバ部を切断して実施の形態３にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。It is a figure which shows another tie bar cutting method for cut | disconnecting a tie part and forming the edge part lead concerning Embodiment 3. FIG. （ａ）は実施の形態４にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。(A) is the front view of the semiconductor device concerning Embodiment 4, (b) is the perspective view which expanded and showed one edge part lead | read | reed of this semiconductor device. タイバ部を切断して実施の形態４の参考例にかかる端部リードを形成するためのタイバカット手法を示す図である。It is a figure which shows the tie bar cutting method for cut | disconnecting a tie bar part and forming the edge part lead concerning the reference example of Embodiment 4. FIG. タイバ部を切断して実施の形態４にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。It is a figure which shows another tie bar cutting method for cut | disconnecting a tie bar part and forming the edge part lead concerning Embodiment 4. FIG. （ａ）〜（ｃ）は、それぞれ、参考例５にかかる半導体装置の平面図、正面図及び側面図である。FIGS. 7A to 7C are a plan view, a front view, and a side view, respectively, of a semiconductor device according to Reference Example 5; FIGS. （ａ）及び（ｂ）は、それぞれ、参考例５にかかる半導体装置の後面図及び側面断面図である。(A) And (b) is the rear view and side surface sectional drawing of the semiconductor device concerning the reference example 5, respectively. （ａ）〜（ｃ）は、それぞれ、参考例６にかかる半導体装置の平面図、正面図及び側面図である。FIGS. 7A to 7C are a plan view, a front view, and a side view, respectively, of a semiconductor device according to Reference Example 6. FIGS. （ａ）及び（ｂ）は、それぞれ、参考例６にかかる半導体装置の後面図及び側面断面図である。(A) And (b) is the rear view and side surface sectional drawing of the semiconductor device concerning the reference example 6, respectively. リードと外部基板とのはんだ付け部の金属の接合状態（金属構造）を示す図面に代わる写真である。It is the photograph replaced with drawing which shows the joining state (metal structure) of the metal of the soldering part of a lead | read | reed and an external substrate. 参考例８にかかる半導体アセンブリモジュールの斜視図である。It is a perspective view of the semiconductor assembly module concerning the reference example 8. （ａ）〜（ｄ）は、それぞれ、従来の半導体装置の平面図、正面図、後面図及び側面図である。(A)-(d) is the top view of the conventional semiconductor device, a front view, a rear view, and a side view, respectively. 図２３に示す従来の半導体装置の側面断面図である。FIG. 24 is a side cross-sectional view of the conventional semiconductor device shown in FIG. 23. 従来のもう１つの半導体装置の構成を示す正面図である。It is a front view which shows the structure of another conventional semiconductor device.

１ 半導体装置、 ２ 電力用半導体素子、 ３ 制御用半導体素子、 ４ リード、 ４ａ 端部リード、 ４ｂ 端部リード、 ４ｃ 端部リード、 ４ｄ 端部リード、 ５ リードフレーム、 ６ 金属細線、 ７ 金属細線、 ８ ヒートシンク、 ９ 間隙規制部、 １０ プラスチックパッケージ、 １１ タイバ、 ２１ 第１リード部、 ２２ 第２リード部、 ２３ 第３リード部、 ２４ 穴部、 ２５ 外部基板、 ２６ スルーホール、 ３１ 切欠部、 ３２ 角穴、 ３３ 角穴、 ３４ 角穴、 ４１ 広幅部、 ４３ 狭幅部、 ４４ａ 模擬リード、 ４４ｂ 従来のリード、 ５１ 半導体装置、 ６１ 半導体装置、 ８０ 半導体アセンブリモジュール、 ８１ 電解コンデンサ、 ８２ トランジスタ、 ８３ チップ部品。   DESCRIPTION OF SYMBOLS 1 Semiconductor device, 2 Power semiconductor element, 3 Control semiconductor element, 4 Lead, 4a End lead, 4b End lead, 4c End lead, 4d End lead, 5 Lead frame, 6 Metal fine wire, 7 Metal fine wire 8 Heat sink 9 Clearance part 10 Plastic package 11 Tie bar 21 First lead part 22 Second lead part 23 Third lead part 24 Hole part 25 External substrate 26 Through hole 31 Notch part 32 square hole, 33 square hole, 34 square hole, 41 wide portion, 43 narrow portion, 44a simulated lead, 44b conventional lead, 51 semiconductor device, 61 semiconductor device, 80 semiconductor assembly module, 81 electrolytic capacitor, 82 transistor, 83 Chip parts.

Claims (4)

プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、
第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
かつ、間隙規制手段が、リード幅方向に関して一方向に局部的に突起する形状に形成され、
リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置を製造する方法であって、
第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの長方形の切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記両切欠部を、リード幅方向に関して、狭幅部の範囲の両側に位置させるとともに、該両切欠部のリード幅方向に延びる各縁部が広幅部の対応する側辺の延長線と垂直に交わるように位置させ、かつ間隙規制手段を予め備えさせることを特徴とする半導体装置を製造する方法。 Plastic package,
A plurality of leads projecting out of the plastic package;
One or more semiconductor elements protected by a plastic package;
Protected by a plastic package and having electrical wiring connecting the semiconductor element and the leads,
A lead is inserted into the lead insertion portion, located on the lead tip side from the second lead portion, a first lead portion located on the plastic package side, a second lead portion located on the lead tip side from the first lead portion, and A third lead portion,
The cross-sectional area of the second lead portion is set smaller than the cross-sectional area of the first lead portion,
At least a part of the leads is a gap regulating lead provided with gap regulating means for regulating the gap between the semiconductor device and the external electric member at a constant position from the second lead portion to the lead tip side.
And the gap regulating means is formed in a shape that locally projects in one direction with respect to the lead width direction,
A method of manufacturing an insertion mounting type semiconductor device adapted to be mounted on an external electric member by inserting a lead into a lead insertion portion provided on the external electric member and soldering the lead,
The wide-width portion corresponding to the first lead portion, the narrow-width portion corresponding to the third lead portion, the wide-width portion and the narrow-width portion are connected, and two rectangular cutout portions are formed at a portion on the narrow-width portion side. A lead frame having a tie bar portion is cut into a straight line to form a lead,
The both notches are positioned on both sides of the narrow width range with respect to the lead width direction, and each edge extending in the lead width direction of the both notches is perpendicular to the extension of the corresponding side of the wide width portion. A method for manufacturing a semiconductor device, wherein the semiconductor device is positioned so as to intersect with each other and is provided with a gap regulating means in advance. プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、
第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
かつ、間隙規制手段が、リード幅方向に関して両方向に局部的に突起する形状に形成され、
リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置を製造する方法であって、
第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの長方形の角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記両角穴を、リード幅方向に関して、両角穴の間の部分が狭幅部の範囲と一致するように該範囲の両側に位置させるとともに、該両角穴のリード幅方向に延びる各縁部が広幅部の対応する側辺の延長線と垂直に交わるように位置させることを特徴とする半導体装置を製造する方法。 Plastic package,
A plurality of leads projecting out of the plastic package;
One or more semiconductor elements protected by a plastic package;
Protected by a plastic package and having electrical wiring connecting the semiconductor element and the leads,
A lead is inserted into the lead insertion portion, located on the lead tip side from the second lead portion, a first lead portion located on the plastic package side, a second lead portion located on the lead tip side from the first lead portion, and A third lead portion,
The cross-sectional area of the second lead portion is set smaller than the cross-sectional area of the first lead portion,
At least a part of the leads is a gap regulating lead provided with gap regulating means for regulating the gap between the semiconductor device and the external electric member at a constant position from the second lead portion to the lead tip side.
And the gap regulating means is formed in a shape that locally projects in both directions with respect to the lead width direction,
A method of manufacturing an insertion mounting type semiconductor device adapted to be mounted on an external electric member by inserting a lead into a lead insertion portion provided on the external electric member and soldering the lead,
A lead having a wide width portion corresponding to the first lead portion, a narrow width portion corresponding to the third lead portion, and a tie bar portion connecting the wide width portion and the narrow width portion and having two rectangular square holes formed therein. Leads are formed by cutting the frame in a straight line,
The two rectangular hole, with respect to the read width direction, causes located either side of the range to match the range portion of the narrow portion between the corners holes, each edge extending in the lead width direction of the both angles hole A method of manufacturing a semiconductor device, wherein the semiconductor device is positioned so as to intersect perpendicularly with an extension of a corresponding side of the wide portion. プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、
リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、
第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
間隙規制手段が、リードに２個所の屈曲個所を設けることにより形成され、
第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、
かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置している半導体装置を製造する方法であって、
第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの長方形の角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記角穴を、リード幅方向に関して、狭幅部の範囲より両側に広がるように位置させるとともに、該角穴のリード幅方向に延びる各縁部が広幅部の一方の側辺の延長線と垂直に交わり他方の側辺の延長線とは交わらないように位置させることを特徴とする半導体装置を製造する方法。 Plastic package,
A plurality of leads projecting out of the plastic package;
One or more semiconductor elements protected by a plastic package;
Protected by a plastic package and having electrical wiring connecting the semiconductor element and the leads,
An insertion mounting type semiconductor device configured to be mounted on an external electrical member by inserting a lead into a lead insertion portion provided in the external electrical member and soldering,
A lead is inserted into the lead insertion portion, located on the lead tip side from the second lead portion, a first lead portion located on the plastic package side, a second lead portion located on the lead tip side from the first lead portion, and A third lead portion,
The cross-sectional area of the second lead portion is set smaller than the cross-sectional area of the first lead portion,
At least a part of the leads is a gap regulating lead provided with gap regulating means for regulating the gap between the semiconductor device and the external electric member at a constant position from the second lead portion to the lead tip side.
Gap-controlling means is formed by providing a bending point of the two places to lead,
The third lead portion is formed within a range where the first lead portion is formed in the lead width direction,
And on one side of the lead width direction, a method of manufacturing a semiconductor device in which the side of the first lead part and the side of the third lead part are located on the same straight line,
A lead having a wide width portion corresponding to the first lead portion, a narrow width portion corresponding to the third lead portion, and a tie bar portion connecting the wide width portion and the narrow width portion and having one rectangular square hole formed therein. Leads are formed by cutting the frame in a straight line,
The square hole is positioned so as to spread on both sides of the narrow width portion with respect to the lead width direction, and each edge extending in the lead width direction of the square hole is perpendicular to the extension line of one side of the wide width portion. how intersection that Ru is positioned so as not intersect the extension of the other side to produce a semiconductor device according to claim to. プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、
リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、
第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
間隙規制用リードにおいては、第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに角穴を設けることにより形成されている半導体装置を製造する方法であって、
第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの長方形の角穴が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記角穴を、リード幅方向に関して、狭幅部の範囲と一致するように位置させるとともに、リード幅方向と垂直な方向に関して、タイバ部と広幅部とにまたがって位置させることを特徴とする半導体装置を製造する方法。 Plastic package,
A plurality of leads projecting out of the plastic package;
One or more semiconductor elements protected by a plastic package;
Protected by a plastic package and having electrical wiring connecting the semiconductor element and the leads,
An insertion mounting type semiconductor device configured to be mounted on an external electrical member by inserting a lead into a lead insertion portion provided in the external electrical member and soldering,
A lead is inserted into the lead insertion portion, located on the lead tip side from the second lead portion, a first lead portion located on the plastic package side, a second lead portion located on the lead tip side from the first lead portion, and A third lead portion,
The cross-sectional area of the second lead portion is set smaller than the cross-sectional area of the first lead portion,
At least a part of the leads is a gap regulating lead provided with gap regulating means for regulating the gap between the semiconductor device and the external electric member at a constant position from the second lead portion to the lead tip side.
In the gap regulating lead, a method of manufacturing a semiconductor device in which the second lead portion and the gap regulating means are formed by providing a square hole in the lead on the lead tip side of the first lead portion,
A lead having a wide width portion corresponding to the first lead portion, a narrow width portion corresponding to the third lead portion, and a tie bar portion connecting the wide width portion and the narrow width portion and having one rectangular square hole formed therein. Leads are formed by cutting the frame in a straight line,
The square hole, with respect to the read width direction, with is positioned to coincide with the range of the narrow width portion, with respect to the lead width direction perpendicular, characterized in that Ru is positioned across the tie bar portion and a wide portion A method of manufacturing a semiconductor device.
JP2006167727A 2006-06-16 2006-06-16 Method for manufacturing insertion mounting type semiconductor device Expired - Lifetime JP4350727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006167727A JP4350727B2 (en) 2006-06-16 2006-06-16 Method for manufacturing insertion mounting type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006167727A JP4350727B2 (en) 2006-06-16 2006-06-16 Method for manufacturing insertion mounting type semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002218681A Division JP2004063688A (en) 2002-07-26 2002-07-26 Semiconductor device and semiconductor assembly module

Publications (2)

Publication Number Publication Date
JP2006245620A JP2006245620A (en) 2006-09-14
JP4350727B2 true JP4350727B2 (en) 2009-10-21

Family

ID=37051612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167727A Expired - Lifetime JP4350727B2 (en) 2006-06-16 2006-06-16 Method for manufacturing insertion mounting type semiconductor device

Country Status (1)

Country Link
JP (1) JP4350727B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54103158U (en) * 1977-12-28 1979-07-20
JPS58182438U (en) * 1982-05-31 1983-12-05 富士通株式会社 semiconductor equipment
JPH073849B2 (en) * 1986-02-28 1995-01-18 九州日本電気株式会社 Lead frame
JP2004063688A (en) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp Semiconductor device and semiconductor assembly module

Also Published As

Publication number Publication date
JP2006245620A (en) 2006-09-14

Similar Documents

Publication Publication Date Title
KR100576300B1 (en) Semiconductor device
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
KR20070027425A (en) Surface mounting type electronic component and method for manufacturing the same
JP2013101993A (en) Semiconductor device
KR101442437B1 (en) Fixed metal fitting for components to be mounted to circuit board
JP4431756B2 (en) Resin-sealed semiconductor device
CN108780786B (en) Electronic device
JP4350727B2 (en) Method for manufacturing insertion mounting type semiconductor device
JP2002026195A (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH06260582A (en) Semiconductor device
JP5219987B2 (en) Board mounted terminal block and printed wiring board assembly
CN210245487U (en) Diode and electrode connecting sheet thereof
JP2001237358A (en) Structure of packaged two-terminal semicnoductor device
JP5811884B2 (en) PCB terminal fittings
JP5350962B2 (en) Electronic component, board unit and information processing apparatus
JP5366507B2 (en) Power semiconductor device and method for mounting power semiconductor device
JP2016033939A (en) Led mounting substrate and led
JP4816796B2 (en) Method for mounting circuit board and electronic component on printed circuit board
JP2570581B2 (en) Vertical surface mount semiconductor package
JP2008147427A (en) Electronic component device and electronic component mounting method
JP2005353731A (en) Chip part mounting body, and semiconductor device
JP2022146340A (en) Semiconductor device
JP2021072357A (en) Metal terminal and connection structure
JP5368008B2 (en) Package type two-terminal semiconductor device
JP4583945B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4350727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term