JP4325166B2 - Semiconductor memory fail display control apparatus and display control method - Google Patents
Semiconductor memory fail display control apparatus and display control method Download PDFInfo
- Publication number
- JP4325166B2 JP4325166B2 JP2002277808A JP2002277808A JP4325166B2 JP 4325166 B2 JP4325166 B2 JP 4325166B2 JP 2002277808 A JP2002277808 A JP 2002277808A JP 2002277808 A JP2002277808 A JP 2002277808A JP 4325166 B2 JP4325166 B2 JP 4325166B2
- Authority
- JP
- Japan
- Prior art keywords
- fail
- data
- display control
- reduced
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体試験装置の試験結果をオペレータの操作により高速に表示出来る表示装置に表示するものに関する。
【０００２】
【従来の技術】
従来より半導体試験装置の試験結果から半導体メモリのメモリセルごとのフェイルを画面に表示することが行われている。
半導体試験装置の試験結果であるフェイル情報を表示するものとしては、以下のものが知れれている（特許文献１参照）
【０００３】
【特許文献１】
特開２００１−３３０６５１号公報
【０００４】
上記公報には、ＩＣテスタにおいてＩＣテスト結果である分類データを解析及び編集し、ＦＡＩＬが発生する傾向や要因をグラフ等により表示することを目的として、「ＩＣテスタにおいて、テスト制御部はテスタボード部上の被測定デバイスにテストプログラムに基づくＩＣテストを実行し、テスト結果を分類データとしてデータ収集ファイルに格納し、データ収集ファイルに格納された分類データをデータ収集部７３を介して抽出する。
また、テスト制御部は抽出された分類データを不良データ解析部に出力する。そして、不良データ解析部は、ＧＵＩ部の指示に基づいた分類データの解析を行い、解析結果をＩ／Ｏ部を介して表示部に表示する。」ものが開示されている。
【０００５】
【発明が解決しようとする課題】
しかし、半導体メモリの大容量化により全てのフェイル情報を半導体試験装置から取出して表示するためには長い時間を必要とするようになり、フェイル表示装置の備えるべき記憶領域も半導体メモリの大容量化に合わせて大きな容量が必要とされるという問題があった。
【０００６】
本発明の課題
（目的）は、半導体試験装置に備えるフェイル圧縮部から縮小したフェイルデータを取出してフェイル表示装置内の縮小フェイル格納部に格納しておき、オペレータの指示にあわせて縮小フェイル格納部と、フェイル圧縮部及び半導体試験装置内のフェイルメモリとを使い分けることによって高速にフェイルデータを表示することである。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、半導体試験装置の試験結果であるフェイルデータを表示装置に表示するフェイル表示制御装置であって、
前記半導体試験装置の試験結果であるフェイルデータの全てを格納するフェイルメモリと、
前記フェイルメモリに格納されたフェイルデータを縮小するフェイル圧縮部と、
前記フェイル圧縮部の縮小データを格納する縮小フェイル格納部と、
オペレータの指示に応答して前記フェイルメモリ、フェイル圧縮部又は縮小フェイル格納部のデータのいずれか１つを選択して表示装置に出力する表示制御部とによりフェイル表示制御装置を構成する。（請求項１）
【０００８】
また、前記フェイル圧縮部は前記フェイルメモリと共に前記半導体試験装置内に設け、前記縮小フェイル格納部は前記表示制御部と共にフェイル表示制御装置内に設けられている構成とする、（請求項２）
【０００９】
また、半導体試験装置の試験結果であるフェイルデータを表示装置に表示するフェイル表示制御方法であって、前記半導体試験装置の試験結果であるフェイルデータの全てをフェイルメモリに格納するステップと、前記フェイルメモリに格納されたフェイルデータをフェイル圧縮部で縮小するステップと、前記フェイル圧縮部で縮小された縮小フェイルデータを縮小フェイル格納部に格納するステップと、オペレータの指示に応答して前記フェイルメモリ、フェイル圧縮部又は縮小フェイル格納部のデータのいずれか１つを選択して表示装置に出力するステップとでフェイル表示を実行する。（請求項３）
【００１０】
【００１１】
【発明の実施の形態】
図１は、本発明の実施するためのブロック構成を示す図である。
図１において、１は表示装置、２はオペレータによって操作されるマウス等の入力装置、３はフェイル表示制御装置、４は半導体試験装置である。
半導体試験装置４には半導体メモリの全てのメモリセルについての試験結果を格納するフェイルメモリ４１と、フェイルメモリの結果を任意の倍率で縮小することのできるフェイル圧縮部４２が含まれる。
フェイル表示装置３には表示制御部３１及び縮小フェイル格納部３２が含まれる。
縮小フェイル格納部３２には、フェイル表示を行う前にフェイル圧縮部４２によって縮小された縮小フェイルデータを取出して格納する。
表示制御装置３１は、オペレータが操作するマウス等の入力装置２によって、フェイルメモリ４１、フェイル圧縮部４２及び縮小フェイル格納部３２から最も適したデータソースを選択して表示装置１に表示する。
【００１２】
本発明における第１の実施の形態を図２及び図３を用いて説明する。
ここで、縮小フェイル部３２に格納されている縮小フェイルデータは、いくつかのメモリセルを１ビットの情報に縮小したもので、半導体メモリ全体に対して非常に小さくなっており、取出しに要する時間は短時間で済み、保存しておくための記憶領域も小さくて済む。
【００１３】
例えば、図２に示すように半導体メモリ全体を縮小して表示する場合には、縮小フェイル格納部３２からフェイルデータを取出して表示する。
このとき取出すフェイルデータは縮小されているため情報量が少なく、高速に表示装置１に表示することができる。
また、現在表示されている縮小率とは異なった縮小率で表示する際に、その縮小率のデータが縮小フェイル格納部に格納されていない場合には、表示制御部３１はフェイル圧縮部から直接その縮小フェイルデータを得る。
また、図３に示すように半導体メモリの一部（図２における左上部の部分）を拡大して表示する場合には、フェイルメモリ４１からフェイル情報を取出して表示する。
この時取出すデータは、半導体メモリの一部であるため、フェイルメモリ４１から取出す情報量は少なくて済むため高速に表示することができる。
【００１４】
次に、本発明における第２の実施の形態を図４及び図５を用いて説明する。
オペレータは、表示箇所を変更するために、表示装置内Ａ２のスクロールバーＡ１の移動操作や表示画面上でドラッグ操作を行うことができる。
この時、オペレータによってスクロールバーの移動操作によって表示箇所を変更している間は、図４に示すように縮小フェイル格納部３２から取出したフェイルデータを使用して高速に画面表示を行うことでオペレータの操作に直ちに反応できるようにされている。
オペレータが表示箇所を決定した時点で、フェイルメモリ４１から詳細なフェイルデータを取出して図５に示すように詳細に表示する。
これにより、オペレータはフェイルデータのイメージを視覚的に確認しながら高速な表示箇所の選択を行うことが可能となる。
【００１５】
【発明の効果】
請求項１に記載の発明では、半導体試験装置の試験結果であるフェイルデータを表示装置に表示するフェイル表示制御装置であって、前記半導体試験装置の試験結果であるフェイルデータの全てを格納するフェイルメモリと、前記フェイルメモリに格納されたフェイルデータを縮小するフェイル圧縮部と、前記フェイル圧縮部の縮小データを格納する縮小フェイル格納部と、前記フェイルメモリ、オペレータの指示に応答してフェイル圧縮部又は縮小フェイル格納部のデータのいずれか１つを選択して表示装置に出力する表示制御部とによりフェイル表示制御装置を構成することによって、オペレータの指示にあわせて縮小フェイル格納部と、フェイル圧縮部及び半導体試験装置内のフェイルメモリとを使い分けて高速にフェイルデータを表示装置に表示することができる。
【００１６】
また、請求項２に記載の発明では、前記フェイル圧縮部は前記フェイルメモリと共に前記半導体試験装置内に設けられ、前記縮小フェイル格納部は前記表示制御部と共にフェイル表示制御装置内に設けられており、高速なフェイル表示ができる。
【００１７】
請求項３に記載の発明では、半導体試験装置の試験結果であるフェイルデータを表示装置に表示するフェイル表示制御方法であって、前記半導体試験装置の試験結果であるフェイルデータの全てをフェイルメモリに格納するステップと、前記フェイルメモリに格納されたフェイルデータをフェイル圧縮部で縮小するステップと、前記フェイル圧縮部で縮小された縮小フェイルデータを縮小フェイル格納部に格納するステップと、オペレータの指示に応答して前記フェイルメモリ、フェイル圧縮部又は縮小フェイル格納部のデータのいずれか１つを選択して表示装置に出力するステップとで高速なフェイル表示が実現できる。
【００１８】
【図面の簡単な説明】
【図１】本発明のフェイル表示制御装置と半導体試験装置との関係を示す図である。
【図２】本発明のフェイル表示制御装置が表示装置に出力する縮小フェイル表示の例を示す図である。
【図３】本発明のフェイル表示制御装置が表示装置に出力する拡大フェイル表示の例を示す図である。
【図４】本発明においてオペレータの操作で表示箇所選択中のフェイル表示の例を示す図である。
【図５】本発明においてオペレータの操作で表示箇所選択が完了した時のフェイル表示の例を示す図である。
【符号の説明】
１ 表示装置
２ 入力装置
３ フェイル表示制御装置
３１ 表示制御部
３２ 縮小フェイル格納部
４ 半導体試験装置
４１ フェイルメモリ
４２ フェイル圧縮部
Ａ１ スクロールバー
Ａ２ 表示画面[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an apparatus for displaying a test result of a semiconductor test apparatus on a display device that can display the test result at high speed by an operator's operation.
[0002]
[Prior art]
Conventionally, a failure for each memory cell of a semiconductor memory is displayed on a screen from a test result of a semiconductor test apparatus.
The following are known for displaying fail information, which is a test result of a semiconductor test apparatus (see Patent Document 1).
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 2001-330651
In the above publication, for the purpose of analyzing and editing classification data, which is an IC test result in an IC tester, and displaying the tendency and factors of the occurrence of FAIL as a graph or the like, “In the IC tester, the test control unit is a tester board. An IC test based on a test program is performed on the device under test on the unit, the test result is stored as classification data in the data collection file, and the classification data stored in the data collection file is extracted via the data collection unit 73.
Further, the test control unit outputs the extracted classification data to the defective data analysis unit. Then, the failure data analysis unit analyzes the classification data based on the instruction from the GUI unit, and displays the analysis result on the display unit via the I / O unit. Is disclosed.
[0005]
[Problems to be solved by the invention]
However, as the capacity of the semiconductor memory is increased, it takes a long time to display all the fail information from the semiconductor test apparatus and display it, and the storage area of the fail display apparatus is also increased in the capacity of the semiconductor memory. However, there is a problem that a large capacity is required.
[0006]
An object (object) of the present invention is to take out reduced fail data from a fail compression unit provided in a semiconductor test apparatus and store it in a reduced fail storage unit in a fail display device, and in accordance with an operator's instruction, a reduced fail storage unit And fail data can be displayed at high speed by properly using a fail compression unit and a fail memory in the semiconductor test apparatus.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, a fail display control device for displaying fail data, which is a test result of a semiconductor test device, on a display device,
A fail memory for storing all of the fail data which is a test result of the semiconductor test apparatus;
A fail compression unit for reducing fail data stored in the fail memory;
A reduced fail storage unit for storing reduced data of the fail compression unit;
A fail display control device is configured by a display control unit that selects any one of the data stored in the fail memory, the fail compression unit, or the reduced fail storage unit in response to an instruction from an operator and outputs the selected data to the display device. (Claim 1)
[0008]
Further, the fail compression unit provided in the semiconductor testing device together with said fail memory, the reduced failure storing unit is configured to provided a fail display control device together with the display control unit, (claim 2)
[0009]
A fail display control method for displaying fail data as a test result of a semiconductor test apparatus on a display device, the step of storing all of the fail data as a test result of the semiconductor test apparatus in a fail memory; A step of reducing the fail data stored in the memory by a fail compression unit, a step of storing the reduced fail data reduced by the fail compression unit in the reduction fail storage unit, the fail memory in response to an operator instruction, The fail display is executed in the step of selecting any one of the data in the fail compressing unit or the reduced fail storing unit and outputting it to the display device. (Claim 3)
[0010]
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing a block configuration for carrying out the present invention.
In FIG. 1, 1 is a display device, 2 is an input device such as a mouse operated by an operator, 3 is a fail display control device, and 4 is a semiconductor test device.
The semiconductor test apparatus 4 includes a fail memory 41 that stores test results for all the memory cells of the semiconductor memory, and a fail compression unit 42 that can reduce the result of the fail memory at an arbitrary magnification.
The
The reduced-failure storage unit 32 extracts and stores reduced-failure data reduced by the failure compression unit 42 before fail display.
The display control device 31 selects and displays the most suitable data source on the
[0012]
A first embodiment of the present invention will be described with reference to FIGS.
Here, the reduced fail data stored in the reduced fail unit 32 is obtained by reducing some memory cells to 1-bit information, which is very small with respect to the entire semiconductor memory, and the time required for extraction. Requires only a short time and requires a small storage area for storage.
[0013]
For example, when the entire semiconductor memory is reduced and displayed as shown in FIG. 2, the fail data is taken out from the reduced-failure storage unit 32 and displayed.
Since the fail data taken out at this time is reduced, the amount of information is small and can be displayed on the
Further, when displaying at a reduction ratio different from the currently displayed reduction ratio, if the data of the reduction ratio is not stored in the reduction fail storage section, the display control section 31 directly from the fail compression section. The reduced fail data is obtained.
Further, as shown in FIG. 3, when a part of the semiconductor memory (the upper left part in FIG. 2) is enlarged and displayed, the fail information is taken out from the fail memory 41 and displayed.
Since the data taken out at this time is a part of the semiconductor memory, the amount of information taken out from the fail memory 41 can be reduced, so that it can be displayed at high speed.
[0014]
Next, a second embodiment of the present invention will be described with reference to FIGS.
The operator can perform a moving operation of the scroll bar A1 in the display device A2 or a drag operation on the display screen in order to change the display location.
At this time, while the display location is changed by the operation of moving the scroll bar by the operator, the operator can display the screen at high speed using the fail data extracted from the reduced-failure storage unit 32 as shown in FIG. It is designed to respond immediately to the operation.
When the operator determines the display location, detailed fail data is taken out from the fail memory 41 and displayed in detail as shown in FIG.
As a result, the operator can select a high-speed display location while visually confirming the image of the fail data.
[0015]
【The invention's effect】
According to the first aspect of the present invention, there is provided a fail display control device for displaying fail data, which is a test result of a semiconductor test apparatus, on a display device, and stores all of the fail data which is a test result of the semiconductor test apparatus. A memory, a fail compression unit for reducing fail data stored in the fail memory, a reduced fail storage unit for storing reduced data of the fail compression unit, the fail memory, a fail compression unit in response to an operator instruction Alternatively, a fail display control device is configured by a display control unit that selects and outputs any one of the data in the reduced fail storage unit to the display device, so that the reduced fail storage unit and fail compression can be performed in accordance with an instruction from the operator. Fail data can be displayed at high speed by using different parts and fail memory in the semiconductor test equipment. It is possible to display device.
[0016]
Further, in the invention according to
[0017]
According to a third aspect of the present invention, there is provided a fail display control method for displaying fail data as a test result of a semiconductor test apparatus on a display device, wherein all of the fail data as a test result of the semiconductor test apparatus is stored in a fail memory. A step of storing, a step of reducing the fail data stored in the fail memory by a fail compressing unit, a step of storing the reduced fail data reduced by the fail compressing unit in the reduced fail storing unit, and an instruction from an operator In response, a high-speed fail display can be realized by selecting one of the data in the fail memory, the fail compressing unit, or the reduced fail storing unit and outputting the selected data to the display device.
[0018]
[Brief description of the drawings]
FIG. 1 is a diagram showing a relationship between a fail display control device of the present invention and a semiconductor test device.
FIG. 2 is a diagram showing an example of reduced fail display output to the display device by the fail display control device of the present invention.
FIG. 3 is a diagram showing an example of enlarged fail display output to the display device by the fail display control device of the present invention.
FIG. 4 is a diagram showing an example of fail display during display location selection by an operator's operation in the present invention.
FIG. 5 is a diagram showing an example of fail display when selection of a display location is completed by an operator's operation in the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記半導体試験装置の試験結果であるフェイルデータの全てを格納するフェイルメモリと、
前記フェイルメモリに格納されたフェイルデータを縮小するフェイル圧縮部と、
前記フェイル圧縮部の縮小データを格納する縮小フェイル格納部と、
オペレータの指示に応答して前記フェイルメモリ、フェイル圧縮部又は縮小フェイル格納部のデータのいずれか１つを選択して表示装置に出力する表示制御部と、
を備えることを特徴とするフェイル表示制御装置。A fail display control device for displaying fail data, which is a test result of a semiconductor test device, on a display device,
A fail memory for storing all of the fail data which is a test result of the semiconductor test apparatus;
A fail compression unit for reducing fail data stored in the fail memory;
A reduced fail storage unit for storing reduced data of the fail compression unit;
A display control unit that selects any one of the data in the fail memory, the fail compression unit, or the reduced fail storage unit in response to an instruction from an operator, and outputs the selected data to a display device;
A fail display control device comprising:
前記半導体試験装置の試験結果であるフェイルデータの全てをフェイルメモリに格納するステップと、
前記フェイルメモリに格納されたフェイルデータをフェイル圧縮部で縮小するステップと、
前記フェイル圧縮部で縮小された縮小フェイルデータを縮小フェイル格納部に格納するステップと、
オペレータの指示に応答して前記フェイルメモリ、フェイル圧縮部又は縮小フェイル格納部のデータのデータのいずれか１つを選択して表示装置に出力するステップと、
を含むことを特徴とするフェイル表示制御方法。A fail display control method for displaying fail data, which is a test result of a semiconductor test apparatus, on a display device,
Storing all of the fail data which is a test result of the semiconductor test apparatus in a fail memory;
Reducing the fail data stored in the fail memory by a fail compression unit;
Storing the reduced fail data reduced by the fail compression unit in the reduced fail storage unit;
Selecting any one of the data of the fail memory, the fail compressing unit or the reduced fail storing unit in response to an instruction from the operator and outputting the selected data to a display device;
A fail display control method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277808A JP4325166B2 (en) | 2002-09-24 | 2002-09-24 | Semiconductor memory fail display control apparatus and display control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277808A JP4325166B2 (en) | 2002-09-24 | 2002-09-24 | Semiconductor memory fail display control apparatus and display control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004117055A JP2004117055A (en) | 2004-04-15 |
| JP4325166B2 true JP4325166B2 (en) | 2009-09-02 |
Family
ID=32273297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277808A Expired - Fee Related JP4325166B2 (en) | 2002-09-24 | 2002-09-24 | Semiconductor memory fail display control apparatus and display control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4325166B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4402093B2 (en) | 2006-10-26 | 2010-01-20 | 株式会社アドバンテスト | Semiconductor test apparatus and semiconductor memory test method |
| JP5094450B2 (en) * | 2008-02-01 | 2012-12-12 | シャープ株式会社 | Display device and computer program |
| JP6715198B2 (en) | 2017-02-20 | 2020-07-01 | キオクシア株式会社 | Memory inspection device |
-
2002
- 2002-09-24 JP JP2002277808A patent/JP4325166B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004117055A (en) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006153628A (en) | Analysis data management device and analysis data management program | |
| US6724929B1 (en) | Wafer inspecting apparatus | |
| JP4325166B2 (en) | Semiconductor memory fail display control apparatus and display control method | |
| JP4853342B2 (en) | Control device for instrument analysis and control program | |
| CN103077010B (en) | Development support apparatus and development supporting program | |
| US20060070038A1 (en) | Programmable controller | |
| JP4003064B2 (en) | Semiconductor memory fail display control apparatus and display control method thereof | |
| JP2006220528A (en) | System and method for defect classification | |
| CN113609155A (en) | Test point rapid screening method, system and device for test flight data analysis | |
| JP4102976B2 (en) | Pattern defect analysis support device and pattern defect analysis support program | |
| CN112119425A (en) | Method and apparatus for image control and particle analyzer image display | |
| JP2007103220A (en) | Terminal crimping failure detection device and its crimping failure determination data adjustment method | |
| CN115168193B (en) | Software performance testing and tuning system and control method thereof | |
| CN111026719B (en) | Data processing apparatus and control method thereof | |
| JP4952160B2 (en) | Semiconductor test equipment | |
| JPH03271949A (en) | Automatic generation system for test environment of program test | |
| JP2798075B2 (en) | Scenario editing device | |
| US20100164994A1 (en) | Content display apparatus, content display method, and content display program embodied on computer readable medium | |
| JP3853007B2 (en) | Image processing device | |
| JP2001330651A (en) | Ic tester, display method for its test result, and storage medium | |
| JP4187401B2 (en) | Fail analysis device | |
| JPH11134897A (en) | Fail memory analysis device for ic test | |
| JP2012181034A (en) | Semiconductor testing device | |
| JPH11237436A (en) | Semiconductor device test apparatus | |
| JPS61279951A (en) | Instrumentation system for program including factor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050922 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4325166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170619 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170619 Year of fee payment: 8 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170619 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |