JP4324352B2 - Planar transformer and manufacturing method thereof - Google Patents
Planar transformer and manufacturing method thereof Download PDFInfo
- Publication number
- JP4324352B2 JP4324352B2 JP2002219813A JP2002219813A JP4324352B2 JP 4324352 B2 JP4324352 B2 JP 4324352B2 JP 2002219813 A JP2002219813 A JP 2002219813A JP 2002219813 A JP2002219813 A JP 2002219813A JP 4324352 B2 JP4324352 B2 JP 4324352B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating film
- conductors
- planar
- planar transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は、平面型トランスフォーマーおよびその製造方法に関し、詳しくは、半導体集積回路などの半導体装置に適用される平面型トランスフォーマーおよびその製造方法に関する。
【0002】
【従来の技術】
近年、デジタルコードレスホンなどの無線通信を利用したモバイル・マルチメディア機器市場の拡大に伴い、高周波デバイスの研究が盛んに行われている。
例えば、低ノイズ増幅器(Low noise Amplifier)やミキサー(Mixer)、RF電力増幅器(RF Power Amplifier)などの高周波デバイスにトランスフォーマーやバランが用いられている。
【0003】
従来のトランスフォーマーとしては、半導体基板の絶縁膜上に1次側と2次側のインダクタンス(金属膜コイル)を2重らせん状に平面的に形成したPlaner型のトランスフォーマーが知られている(例えば、Ali M. Niknejad他著、「Analysis, Design, and Optimization of Spiral Inductors and Transformers for Si RF IC's」(IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.33, No.10, 第1470〜1481頁, 1998年10月)参照)。
また、半導体基板上に1次側と2次側のインダクタンスを強磁性体からなる絶縁膜を介して重ねた多層構造のトランスフォーマーも知られている(例えば、特開平3−19358号公報参照)。
【0004】
【発明が解決しようとする課題】
トランスフォーマーにおいて、インダクタンスのQ値向上と低抵抗化を図って雑音を低減させるためには、インダクタンスを構成する金属配線の膜厚を厚くすることが有効である。
しかし、金属配線は膜厚が厚くなるに従って加工精度が厳しくなる。
このため、膜厚の厚い金属配線からなるインダクタンスは、隣接する金属配線の間隔(導体間隔)を広くとる必要がある。
しかし、インダクタンスは、その導体間隔が広くなるに従って電磁的な結合が悪くなる。
また、上述の多層構造のトランスフォーマーは、1次側インダクタンスと2次側インダクタンス間の絶縁膜の膜厚を薄くすることにより電磁的な結合の改善を図ることができる。
しかし、絶縁膜の膜厚を薄くすると寄生容量が増加し、トランスフォーマーの高周波特性を劣化させることになる。
【0005】
この発明は以上のような事情を考慮してなされたものであり、インダクタンス間の電磁的な結合を改善でき、かつ、高周波特性が劣化しないトランスフォーマーおよびその製造方法を提供するものである。
【0006】
【課題を解決するための手段】
この発明は、絶縁膜と、絶縁膜の上面に2重らせん状に平面的に形成された帯状の第1および第2導体と、絶縁膜の下面に2重らせん状に平面的に形成された帯状の第3および第4導体とを備え、第1導体と第3導体は絶縁膜を貫通して設けられた第1導通部によって連続的に接続されて1次側コイルを構成し、第2導体と第4導体は絶縁膜を貫通して設けられた第2導通部によって連続的に接続されて2次側コイルを構成し、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なってなる平面型トランスフォーマーを提供するものである。
【0007】
つまり、この発明による平面型トランスフォーマーは、絶縁膜の上面に帯状の第1および第2導体が2重らせん状に形成され、絶縁膜の下面に帯状の第3および第4導体が2重らせん状に形成される。
そして、第1導体と第3導体は、絶縁膜を貫通して連続的に接続され1次側コイル(1次側インダクタンス)を構成する。
また、第2導体と第4導体は、絶縁膜を貫通して連続的に接続され2次側コイル(2次側インダクタンス)を構成する。
【0008】
このような構成において、1次側および2次側コイルを構成する上記の各導体は、1次側コイルと2次側コイルが絶縁膜を介して上下に重なるようにそれぞれ配置される。
このため、絶縁膜の上下における導体間隔が狭くなり、1次側コイルと2次側コイルの電磁的な結合を改善することができる。
【0009】
この効果に伴い、導体の低抵抗化を図って雑音を低減させるために、導体の膜厚を厚くすることもできる。
つまり、導体の膜厚を厚くすることにより、同一面上における導体間隔が広くなって電磁的な結合が低下しても、その低下分は、1次側と2次側コイルの重なり幅を調整することにより補うことができる。
【0010】
また、寄生容量が影響しない程度に絶縁膜の膜厚を厚くすることもできる。
つまり、絶縁膜の膜厚を厚くすることにより上下のコイル間の電磁的な結合が低下しても、その低下分は1次側コイルと2次側コイルの重なり幅を調整することにより補うことができる。
【0011】
【発明の実施の形態】
この発明による平面型トランスフォーマーは、絶縁膜と、絶縁膜の上面に2重らせん状に平面的に形成された帯状の第1および第2導体と、絶縁膜の下面に2重らせん状に平面的に形成された帯状の第3および第4導体とを備え、第1導体と第3導体は絶縁膜を貫通して設けられた第1導通部によって連続的に接続されて1次側コイルを構成し、第2導体と第4導体は絶縁膜を貫通して設けられた第2導通部によって連続的に接続されて2次側コイルを構成し、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なってなることを特徴とする。
【0012】
この発明による平面型トランスフォーマーにおいて、絶縁膜としては、電気的に絶縁できる膜であればよく特に限定されるものではないが、例えば、P−TEOS膜を用いることができる。
また、その作製方法としては、例えば、常圧CVD法を用いることができる。
絶縁膜の膜厚は、例えば、約0.8〜1.4μm程度とすることができる。
【0013】
第1導体と第2導体は、絶縁膜の上面に2重らせん状に形成される。また、第3導体と第4導体は、絶縁膜の下面に2重らせん状に形成される。
ここで、2重らせん状とは、2つの導体が隣接し、同一面上において平面的に渦巻いた形状のことである。
そして、その渦巻きの形は、特に限定されず、方形状、多角形状、円形状など様々な形とすることができる。
【0014】
第1〜第4導体は、例えば、アルミニウム(Al)、金(Au)又は銅(Cu)などの低抵抗材料で形成することができる。
例えば、絶縁膜上に上記低抵抗材料の金属膜をスパッタリング法で形成し、形成された金属膜上にフォトリソグラフィ技術で所望パターンのレジストを形成する。
その後、形成されたレジストをマスクとしてドライエッチングを施すことにより第1導体と第2導体、並びに、第3導体と第4導体をそれぞれ2重らせん状に形成することができる。
【0015】
第1〜第4導体は、幅約5〜20μm程度、膜厚約0.6〜1.2μm程度とすることができ、隣接する導体との間隔、すなわち導体間隔は、約2〜8μm程度とすることができる。
【0016】
第1導体と第3導体、並びに、第2導体と第4導体は、絶縁膜を貫通するように設けられた、導通部によってそれぞれ連続的に接続される。
このような導通部は、例えば、絶縁膜の所定箇所に貫通溝を形成し、この貫通溝にブランケット法などでタングステンなどの金属膜を埋め込むことにより形成することができる。
【0017】
絶縁膜の上面で1次側コイルの一部を構成する第1導体と絶縁膜の下面で2次側コイルの一部を構成する第4導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
また、絶縁膜の上面で2次側コイルの一部を構成する第2導体と絶縁膜の下面で1次側コイルの一部を構成する第3導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
【0018】
ここで、第1導体と第4導体、並びに、第2導体と第3導体が絶縁膜を介して重なる幅は、それぞれ約2〜15μm程度とすることができる。
この結果、この発明による平面型トランスフォーマーにおいて、1次側コイルと2次側コイルの結合係数(k値)は、上記の重なり幅を調整することにより大幅に改善することができる。
なお、この発明による平面型トランスフォーマーは、半導体基板上に絶縁膜を介して設けることもできる。
【0019】
また、この発明において平面型トランスフォーマーは、少なくとも2つの平面型トランスフォーマーが絶縁膜を介して重ねられ、重ねられた前記平面型トランスフォーマーの1次側コイルどうしが前記絶縁膜を貫通して設けられた第3貫通部によって連続的に接続されるとともに2次側コイルどうしが前記絶縁膜を貫通して設けられた第4導通部によって連続的に接続され、各平面型トランスフォーマーが上述のこの発明によるトランスフォーマーからなっていてもよい。
【0020】
また、この発明は別の観点からみると、上述のこの発明による平面型トランスフォーマーを製造する方法であって、絶縁膜の上面に帯状の第1および第2導体を平面的な2重らせん状に形成し、絶縁膜の下面に帯状の第3および第4導体を平面的な2重らせん状に形成し、第1および第3導体、並びに、第2および第4導体をそれぞれ連続的に接続する第1および第2導通部を絶縁膜を貫通して形成し、第1導体と第3導体を前記第1導通部によって連続的に接続して1次側コイルを形成し、第2導体と第4導体を前記第2導通部によって連続的に接続して2次側コイルを形成する工程を備え、第1導体と第4導体は絶縁膜を介して上下に重ねられ、第2導体と第3導体は絶縁膜を介して上下に重ねられる平面型トランスフォーマーの製造方法を提供するものでもある。
【0021】
また、この発明において平面型トランスフォーマーの製造方法は、少なくとも2つの平面型トランスフォーマーを絶縁膜を介して重ね、重ねた平面型トランスフォーマーの1次側コイルどうしを連続的に接続する第3導通部を前記絶縁膜を貫通して形成するとともに2次側コイルどうしを連続的に接続する第4導通部を前記絶縁膜を貫通して形成し、各平面型トランスフォーマーを上述のこの発明による平面型トランスフォーマーの製造方法で製造する方法であってもよい。
【0022】
【実施例】
以下に図面に示す実施例に基づいてこの発明を詳述する。なお、この実施例によってこの発明が限定されるものではない。また、以下に説明する複数の実施例において共通する部材には同じ符号を用いて説明する。
【0023】
実施例1
この発明の実施例1による平面型トランスフォーマーについて図1〜6に基づいて説明する。
図1は実施例1による平面型トランスフォーマーの平面図、図2は図1に示される平面型トランスフォーマーのA−A断面図、図3は図1に示される平面型トランスフォーマーのB−B断面図である。
図4は図2のC−C部分拡大図、図5および図6は実施例1による平面型トランスフォーマーの製造工程を示す工程図である。
【0024】
図1〜4に示されるように、この発明の実施例1による平面型トランスフォーマー100は、第2絶縁膜11と、第2絶縁膜11の上面に2重らせん状に平面的に形成された帯状の第1導体12および第2導体13と、第2絶縁膜11の下面に2重らせん状に平面的に形成された帯状の第3導体14および第4導体15とを備え、第1導体12と第3導体14は第2絶縁膜11を貫通して連続的に接続されて1次側コイル18を構成し、第2導体13と第4導体15は第2絶縁膜11を貫通して連続的に接続されて2次側コイル19を構成し、第1導体12と第4導体15は第2絶縁膜11を介して上下に重なり、第2導体13と第3導体14は第2絶縁膜11を介して上下に重なってなる。
【0025】
詳しくは、図2に示されるように、平面型トランスフォーマー100は、シリコン基板20の上に素子分離酸化膜21と第1絶縁膜22を介して形成されている。なお、第1絶縁膜22は第1絶縁層22aと第2絶縁層22bとから構成されている。
【0026】
図2および図3に示されるように、平面型トランスフォーマー100は、1次側および2次側コイル18,19の中心側の一端が、第1絶縁層22aの上に形成された引出し配線23a,23bとそれぞれ接続されている。
具体的には、第3および第4導体14,15の中心側の一端が第2絶縁層22bを貫通して設けられたコンタクトホール24a,24bを介して引出し配線23a,23bとそれぞれ接続されている。
【0027】
第1導体12と第3導体14、並びに、第2導体13と第4導体15は、第2絶縁膜11を貫通して設けられるらせん状の第1および第2導通部16,17によってそれぞれ連続的に接続されている。
つまり、第1導体12は1次側コイル18の上部分を構成し、第3導体14は1次側コイル18の下部分を構成している。
一方、第2導体13は2次側コイル19の上部分を構成し、第4導体15は2次側コイル19の下部分を構成している。
そして、1次側および2次側コイル18,19を構成する第1〜4の各導体12,13,14,15は、1次側コイル18の一部分と2次側コイル19の一部分が第2絶縁膜11を介して上下に重なるようにそれぞれ配置される。
【0028】
このため、第2絶縁膜11の上下における導体間隔が狭くなり、1次側コイル18と2次側コイル19の電磁的な結合が改善される。
なお、1次側コイルと2次側コイルに重なり幅が無い場合、結合係数(k値)は0.7程度となる。
しかし、この発明では、図4に示す1次側コイル18と2次側コイル19の重なり幅wの値を約2〜15μm程度の範囲内で変化させることにより、結合係数を大幅に改善することができる。
【0029】
以下、実施例1による平面型トランスフォーマーの製造方法について図5および図6に基づいて説明する。
まず、図5(a)に示されるように、シリコン基板20の上に素子分離酸化膜21、第1絶縁層22a、引出し配線23a、引出し配線23b(図3参照)、第2絶縁層22b、コンタクトホール24a、コンタクトホール24b(図3参照)を順次形成する。
【0030】
第1および第2絶縁層22a,22bは、PE−TEOS膜を常圧CVD法で形成し、形成されたPE−TEOS膜に研磨法などで平坦化処理を行うことにより形成する。
引出し配線23a,23bは、第1絶縁層22aの上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
【0031】
コンタクトホール24a,24bは、第2絶縁層22bの所定箇所に貫通孔を形成し、形成された貫通孔にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通孔は、第2絶縁層22b上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【0032】
次に、図5(b)に示されるように、第1絶縁膜22上に第3および第4導体14,15を形成する。
第3および第4導体14,15は、第1絶縁膜22上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
この際、第3および第4導体14,15は、図4に示す膜厚t1が約0.6〜1.2μm、導体間隔dが約5μm程度となるように形成される。
【0033】
次に、図6(c)に示されるように、第3および第4導体14,15を覆うように第2絶縁膜11を形成し、形成された第2絶縁膜11の所定箇所に第1および第2導通部16,17を形成する。
第2絶縁膜11は、結合係数(k値)を考慮し、図4に示す膜厚t2が約1μm程度となるように形成する。
なお、第2絶縁膜11の形成方法は、上述の第1絶縁膜22の形成方法と同じである。
また、第1および第2導通部16,17は、第2絶縁膜11の所定箇所に第3および第4導体14,15に対応したらせん状の貫通溝を形成し、形成された貫通溝にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通溝は、第2絶縁膜上11上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【0034】
次に、図6(d)に示されるように、第2絶縁膜11上に第1および第2導体12,13を形成する。
なお、第1および第2導体12,13も、上述の第3および第4導体14,15と同様の形成方法により、膜厚が約0.6〜1.2μm、導体間隔が約5μm程度となるように形成し、図1に示される平面型トランスフォーマー100を完成させる。
【0035】
なお、この後、必要であればトランスフォーマーの絶縁と保護を目的として第1および第2導体12,13を覆う保護膜をさらに形成してもよい。
このような保護膜としては、絶縁膜とP−SiNなどのパッシベーション膜を用いることができる。
【0036】
実施例2
この発明の実施例2による平面型トランスフォーマーについて図7に基づいて説明する。図7は実施例2による平面型トランスフォーマーの断面図である。
【0037】
図7に示されるように、実施例2による平面型トランスフォーマー200は、上述の実施例1による平面型トランスフォーマー100と同様の構成を有する平面型トランスフォーマー100a、100bを上下に重ね、それらの1次側コイル18a,18bと2次側コイル19a,19bをそれぞれ連続的に接続したものである。
【0038】
1次側コイル18a,18b、並びに、2次側コイル19a,19bの接続には実施例1の第1および第2導通部16,17と同様の構成を有する2重らせん状の第3および第4導通部25,26が用いられている。
その他の構成は上述の実施例1と同じであり、上述の実施例1と同様の工程を繰り返すことにより製造することができる。
【0039】
【発明の効果】
この発明によれば、1次側コイルが絶縁膜を貫通して設けられた第1導通部によって連続的に接続された第1導体と第3導体により構成され、2次側コイルが絶縁膜を貫通して設けられた第2導通部によって連続的に接続された第2導体と第4導体により構成され、第1導体と第4導体は絶縁膜を介して上下に重なり、第2導体と第3導体は絶縁膜を介して上下に重なるので、絶縁膜の上下における導体間隔が狭くなり、1次側コイルと2次側コイルの電磁的な結合を改善することができる。
【図面の簡単な説明】
【図1】この発明の実施例1による平面型トランスフォーマーを示す平面図である。
【図2】図1に示される平面型トランスフォーマーのA−A断面図である。
【図3】図1に示される平面型トランスフォーマーのB−B断面図である。
【図4】図2のC−C部分拡大図である。
【図5】実施例1による平面型トランスフォーマーの製造工程を示す工程図である。
【図6】実施例1による平面型トランスフォーマーの製造工程を示す工程図である。
【図7】この発明の実施例2による平面型トランスフォーマーを示す断面図である。
【符号の説明】
11・・・第2絶縁膜
12・・・第1導体
13・・・第2導体
14・・・第3導体
15・・・第4導体
16・・・第1導通部
17・・・第2導通部
18・・・1次側コイル
19・・・2次側コイル
20・・・シリコン基板
21・・・素子分離酸化膜
22・・・第1絶縁膜
22a・・・第1絶縁層
22b・・・第2絶縁層
23a,23b・・・引出し配線
24a,24b・・・コンタクトホール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a planar transformer and a manufacturing method thereof, and more particularly to a planar transformer applied to a semiconductor device such as a semiconductor integrated circuit and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, with the expansion of the mobile multimedia device market using wireless communication such as digital cordless phones, research on high frequency devices has been actively conducted.
For example, transformers and baluns are used in high-frequency devices such as a low noise amplifier, a mixer, and an RF power amplifier.
[0003]
As a conventional transformer, a Planer type transformer in which primary and secondary inductances (metal film coils) are planarly formed in a double spiral shape on an insulating film of a semiconductor substrate is known (for example, Ali M. Niknejad et al., "Analysis, Design, and Optimization of Spiral Inductors and Transformers for Si RF IC's" (IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.33, No.10, pp. 1470-1481, 1998 10 Month)).
There is also known a transformer having a multilayer structure in which primary and secondary inductances are stacked on a semiconductor substrate via an insulating film made of a ferromagnetic material (see, for example, Japanese Patent Laid-Open No. 3-19358).
[0004]
[Problems to be solved by the invention]
In transformers, it is effective to increase the film thickness of the metal wiring constituting the inductance in order to reduce the noise by improving the Q value of the inductance and reducing the resistance.
However, the processing accuracy of the metal wiring becomes severe as the film thickness increases.
For this reason, it is necessary for an inductance made of a thick metal wiring to have a wide interval (conductor interval) between adjacent metal wires.
However, the electromagnetic coupling becomes worse as the conductor spacing increases.
In addition, the above-described multi-layer transformer can improve electromagnetic coupling by reducing the thickness of the insulating film between the primary side inductance and the secondary side inductance.
However, when the thickness of the insulating film is reduced, the parasitic capacitance increases and the high frequency characteristics of the transformer are deteriorated.
[0005]
The present invention has been made in view of the above circumstances, and provides a transformer that can improve electromagnetic coupling between inductances and that does not deteriorate high-frequency characteristics, and a method for manufacturing the same.
[0006]
[Means for Solving the Problems]
In the present invention, an insulating film, strip-shaped first and second conductors formed in a flat plane on the upper surface of the insulating film, and a flat plane in a double spiral form on the lower surface of the insulating film are formed. and third and fourth conductors of the strip, the first conductor and the third conductor constitutes a primary coil is continuously connected by the first conductive portion which penetrates the insulating film, the 2 conductor and the fourth conductor constitutes a secondary coil continuously contacting being continued by a second conductive portion which penetrates the insulating film, the first conductor and the fourth conductor is vertically via an insulating film In this case, a planar transformer is provided in which the second conductor and the third conductor overlap each other with an insulating film interposed therebetween.
[0007]
That is, in the planar transformer according to the present invention, the strip-shaped first and second conductors are formed in a double spiral on the upper surface of the insulating film, and the strip-shaped third and fourth conductors are formed in a double spiral on the lower surface of the insulating film. Formed.
The first conductor and the third conductor constitutes a continuously connected to the primary coil (primary inductance) through the insulating film.
The second conductor and the fourth conductor constitute a continuously connected to the secondary coil (secondary side inductance) through the insulating film.
[0008]
In such a configuration, each of the above-described conductors constituting the primary side and secondary side coils is arranged such that the primary side coil and the secondary side coil overlap each other with an insulating film interposed therebetween.
For this reason, the conductor space | interval in the upper and lower sides of an insulating film becomes narrow, and the electromagnetic coupling of a primary side coil and a secondary side coil can be improved.
[0009]
With this effect, the thickness of the conductor can be increased in order to reduce the resistance of the conductor and reduce noise.
In other words, by increasing the film thickness of the conductor, even if the conductor spacing on the same surface becomes wider and electromagnetic coupling decreases, the decrease is adjusted for the overlap width of the primary side and secondary side coils. You can make up for it.
[0010]
In addition, the thickness of the insulating film can be increased to the extent that the parasitic capacitance does not affect.
In other words, even if the electromagnetic coupling between the upper and lower coils is reduced by increasing the thickness of the insulating film, the reduction is compensated by adjusting the overlapping width of the primary side coil and the secondary side coil. Can do.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The planar transformer according to the present invention includes an insulating film, strip-shaped first and second conductors planarly formed in a double spiral on the upper surface of the insulating film, and a double spiral planar on the lower surface of the insulating film. and third and fourth conductors of the formed strip-shaped, the first conductor and the third conductor is the primary coil is continuously connected by the first conductive portion which penetrates the insulating film configured, the second conductor and the fourth conductor constitutes a continuously connected to a secondary coil by the second conductive portion which penetrates the insulating film, the first conductor and the fourth conductor insulating film The second conductor and the third conductor overlap with each other with an insulating film interposed therebetween.
[0012]
In the planar transformer according to the present invention, the insulating film is not particularly limited as long as it is an electrically insulating film. For example, a P-TEOS film can be used.
As a manufacturing method thereof, for example, an atmospheric pressure CVD method can be used.
The thickness of the insulating film can be, for example, about 0.8 to 1.4 μm.
[0013]
The first conductor and the second conductor are formed in a double spiral shape on the upper surface of the insulating film. The third conductor and the fourth conductor are formed in a double spiral shape on the lower surface of the insulating film.
Here, the double helical shape is a shape in which two conductors are adjacent to each other and spirally swirled on the same plane.
The shape of the spiral is not particularly limited, and can be various shapes such as a square shape, a polygonal shape, and a circular shape.
[0014]
The first to fourth conductors can be formed of a low resistance material such as aluminum (Al), gold (Au), or copper (Cu), for example.
For example, a metal film of the low resistance material is formed on the insulating film by a sputtering method, and a resist having a desired pattern is formed on the formed metal film by a photolithography technique.
Thereafter, by performing dry etching using the formed resist as a mask, the first conductor and the second conductor, and the third conductor and the fourth conductor can each be formed in a double spiral shape.
[0015]
The first to fourth conductors can have a width of about 5 to 20 μm and a film thickness of about 0.6 to 1.2 μm. The distance between adjacent conductors, that is, the conductor spacing is about 2 to 8 μm. can do.
[0016]
The first conductor and the third conductor, and the second conductor and the fourth conductor is provided so as to penetrate the insulation Enmaku are continued respectively continuously contact the conduction portion.
Such conductive portion, for example, can be transmural Tsumizo formed at predetermined positions of the insulating film is formed by embedding a metal film such as tungsten or the like blanket method in the through groove.
[0017]
At least a part of the first conductor constituting a part of the primary coil on the upper surface of the insulating film and the fourth conductor constituting the part of the secondary coil on the lower surface of the insulating film via the insulating film Overlapping up and down.
In addition, at least a part of the second conductor forming part of the secondary coil on the upper surface of the insulating film and the third conductor forming part of the primary coil on the lower surface of the insulating film have the insulating film. Via the top and bottom.
[0018]
Here, the width in which the first conductor and the fourth conductor, and the second conductor and the third conductor overlap through the insulating film can be about 2 to 15 μm, respectively.
As a result, in the planar transformer according to the present invention, the coupling coefficient (k value) between the primary side coil and the secondary side coil can be greatly improved by adjusting the overlap width.
The planar transformer according to the present invention can be provided on a semiconductor substrate via an insulating film.
[0019]
In the present invention, the planar transformer includes at least two planar transformers stacked with an insulating film interposed therebetween, and primary coils of the stacked planar transformer are provided through the insulating film . 3 secondary coil each other while being continuously connected by the through portion is the insulating film continuously is connected by a fourth conductive portion provided through a transformer each planar transformer is according to the invention as described above It may consist of
[0020]
Another aspect of the present invention is a method for manufacturing the above-described planar transformer according to the present invention, in which strip-shaped first and second conductors are formed into a planar double spiral on the upper surface of an insulating film. The strip-shaped third and fourth conductors are formed in a planar double spiral on the lower surface of the insulating film, and the first and third conductors and the second and fourth conductors are continuously connected to each other. the first and second conductive portions are formed through the insulating film, continuously connected to form a primary coil of the first conductor and the third conductor by said first conductive portion, and a second conductor a fourth conductor continuously connected to the second conductive portion includes a step of forming a secondary coil, the first conductor and the fourth conductor are stacked vertically via an insulating film, a second conductor The third conductor is a planar transformer manufacturing method that is stacked on top and bottom via an insulating film. Also it provides a.
[0021]
In the present invention, the planar transformer manufacturing method includes at least two planar transformers stacked with an insulating film interposed therebetween, and the third conductive portion for continuously connecting the primary coils of the stacked planar transformers is provided. A fourth conductive portion that is formed through the insulating film and continuously connects the secondary coils is formed through the insulating film, and each planar transformer is manufactured by the above-described planar transformer according to the present invention. The method of manufacturing by a method may be sufficient.
[0022]
【Example】
The present invention will be described in detail below based on embodiments shown in the drawings. The present invention is not limited to the embodiments. Moreover, the same code | symbol is used and demonstrated to the member which is common in the several Example demonstrated below.
[0023]
Example 1
A planar transformer according to a first embodiment of the present invention will be described with reference to FIGS.
1 is a plan view of a planar transformer according to the first embodiment, FIG. 2 is a cross-sectional view taken along line AA of the planar transformer shown in FIG. 1, and FIG. 3 is a cross-sectional view taken along line BB of the planar transformer shown in FIG. is there.
FIG. 4 is a partial enlarged view of CC in FIG. 2, and FIGS. 5 and 6 are process diagrams showing the manufacturing process of the planar transformer according to the first embodiment.
[0024]
As shown in FIGS. 1 to 4, the
[0025]
Specifically, as shown in FIG. 2, the
[0026]
As shown in FIG. 2 and FIG. 3, the
Specifically, one end on the center side of the third and
[0027]
The
That is, the
On the other hand, the
The first to
[0028]
For this reason, the conductor interval in the upper and lower sides of the second insulating
When there is no overlap width between the primary side coil and the secondary side coil, the coupling coefficient (k value) is about 0.7.
However, in the present invention, the coupling coefficient is greatly improved by changing the overlap width w of the
[0029]
Hereinafter, a method for manufacturing the planar transformer according to the first embodiment will be described with reference to FIGS.
First, as shown in FIG. 5A, an element
[0030]
The first and second insulating
The
[0031]
The contact holes 24a and 24b are formed by forming through holes at predetermined locations of the second insulating
The through hole can be formed by forming a resist with a predetermined pattern on the second insulating
[0032]
Next, as shown in FIG. 5B, third and
The third and
At this time, the third and
[0033]
Next, as shown in FIG. 6C, the second insulating
In consideration of the coupling coefficient (k value), the second insulating
The method for forming the second insulating
In addition, the first and second
The through groove can be formed by forming a resist having a predetermined pattern on the second insulating
[0034]
Next, as shown in FIG. 6D, the first and
The first and
[0035]
Thereafter, if necessary, a protective film covering the first and
As such a protective film, an insulating film and a passivation film such as P-SiN can be used.
[0036]
Example 2
A planar transformer according to
[0037]
As shown in FIG. 7, the
[0038]
The
Other configurations are the same as those of the first embodiment described above, and can be manufactured by repeating the same steps as those of the first embodiment.
[0039]
【The invention's effect】
According to the invention, it is constituted by the first conductor and the third conductor is the primary coil is continuously connected by the first conductive portion which penetrates the insulation film, the secondary coil insulating film It is constituted by the second conductor and the fourth conductor are continuously connected by the second conductive portion provided through the first conductor and the fourth conductor overlaps vertically through the insulating film, the second conductor Since the third conductor and the third conductor overlap with each other with the insulating film interposed therebetween, the distance between the conductors on the upper and lower sides of the insulating film is narrowed, and the electromagnetic coupling between the primary coil and the secondary coil can be improved.
[Brief description of the drawings]
FIG. 1 is a plan view showing a planar transformer according to a first embodiment of the present invention.
2 is a cross-sectional view taken along line AA of the planar transformer shown in FIG. 1. FIG.
3 is a cross-sectional view of the planar transformer BB shown in FIG.
4 is an enlarged view of a portion CC in FIG. 2; FIG.
5 is a process diagram showing a production process of a planar transformer according to Example 1. FIG.
6 is a process diagram showing a production process of a planar transformer according to Example 1. FIG.
FIG. 7 is a sectional view showing a planar transformer according to a second embodiment of the present invention.
[Explanation of symbols]
11 ... 2nd insulating
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219813A JP4324352B2 (en) | 2002-07-29 | 2002-07-29 | Planar transformer and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219813A JP4324352B2 (en) | 2002-07-29 | 2002-07-29 | Planar transformer and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063760A JP2004063760A (en) | 2004-02-26 |
JP4324352B2 true JP4324352B2 (en) | 2009-09-02 |
Family
ID=31940621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002219813A Expired - Fee Related JP4324352B2 (en) | 2002-07-29 | 2002-07-29 | Planar transformer and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4324352B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227730A (en) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | Chip coil |
JP4674590B2 (en) * | 2007-02-15 | 2011-04-20 | ソニー株式会社 | Balun transformer, balun transformer mounting structure, and electronic device incorporating the mounting structure |
KR20150126914A (en) * | 2013-03-11 | 2015-11-13 | 본스인코오포레이티드 | Devices and methods related to laminated polymeric planar magnetics |
KR101642643B1 (en) * | 2015-01-27 | 2016-07-29 | 삼성전기주식회사 | Coil component and method of manufacturing the same |
WO2023181917A1 (en) * | 2022-03-22 | 2023-09-28 | ローム株式会社 | Method for manufacturing electronic component |
-
2002
- 2002-07-29 JP JP2002219813A patent/JP4324352B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004063760A (en) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2904086B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100279753B1 (en) | Inductor manufacturing method using semiconductor integrated circuit manufacturing process | |
JP4948756B2 (en) | Inductor formed in integrated circuit and method of manufacturing the same | |
US7808358B2 (en) | Inductor and method for fabricating the same | |
US7969274B2 (en) | Method to improve inductance with a high-permeability slotted plate core in an integrated circuit | |
US7612645B2 (en) | Integrated inductor | |
TWI236763B (en) | High performance system-on-chip inductor using post passivation process | |
TWI418017B (en) | Method for forming an inductor | |
US7064411B2 (en) | Spiral inductor and transformer | |
JP2000277693A (en) | Integrated circuit with incorporated inductive element and manufacture of the same | |
US7633368B2 (en) | On-chip inductor | |
KR100929125B1 (en) | Thin Film Multi-Layer Hi-Chip Transformers Formed on Semiconductor Substrates | |
US20080012678A1 (en) | Symmetrical inductor | |
JP2009260141A (en) | Semiconductor device including inductor element | |
JP4324352B2 (en) | Planar transformer and manufacturing method thereof | |
JP5090688B2 (en) | Semiconductor device | |
US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
CN105244367A (en) | Substrate structure and manufacturing method thereof | |
JP2000124403A (en) | Semiconductor device | |
JP2004031922A (en) | Semiconductor device | |
US6864581B1 (en) | Etched metal trace with reduced RF impendance resulting from the skin effect | |
US7223680B1 (en) | Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect | |
KR100744464B1 (en) | Integrated inductor and a method for manufacturing the same | |
US7167072B2 (en) | Method of fabricating inductor and structure formed therefrom | |
KR20010075974A (en) | Semiconductor Integrated Inductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |