JP4316550B2 - Electronic device, driving method of electronic device, and electronic apparatus - Google Patents

Electronic device, driving method of electronic device, and electronic apparatus Download PDF

Info

Publication number
JP4316550B2
JP4316550B2 JP2005298620A JP2005298620A JP4316550B2 JP 4316550 B2 JP4316550 B2 JP 4316550B2 JP 2005298620 A JP2005298620 A JP 2005298620A JP 2005298620 A JP2005298620 A JP 2005298620A JP 4316550 B2 JP4316550 B2 JP 4316550B2
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
gate
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005298620A
Other languages
Japanese (ja)
Other versions
JP2006053586A (en
Inventor
貴士 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005298620A priority Critical patent/JP4316550B2/en
Publication of JP2006053586A publication Critical patent/JP2006053586A/en
Application granted granted Critical
Publication of JP4316550B2 publication Critical patent/JP4316550B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

この発明は、電子装置、電子装置の駆動方法、及び電子機器の技術に関する。   The present invention relates to an electronic device, a driving method of the electronic device, and a technique of an electronic device.

近年、有機EL素子(Organic ElectroLuminescent element)を用いた電気光学装置が開発されている。有機EL素子は、自発光素子であり、バックライトが不要なので、低消費電力、高視野角、高コントラスト比の表示装置を達成できるものと期待されている。なお、本明細書において、「電気光学装置」とは、電気信号を光に変換する装置を意味している。電気光学装置の最も普通の形態は、画像を表す電気信号を画像を表す光に変換する装置であり、特に表示装置として好適である。   In recent years, electro-optical devices using organic EL elements (Organic ElectroLuminescent elements) have been developed. Since the organic EL element is a self-luminous element and does not require a backlight, it is expected that a display device with low power consumption, a high viewing angle, and a high contrast ratio can be achieved. In the present specification, the “electro-optical device” means a device that converts an electrical signal into light. The most common form of electro-optical device is a device that converts an electrical signal representing an image into light representing an image, and is particularly suitable as a display device.

有機EL素子の単位回路としては、電圧値に応じて階調を設定する電圧プログラミング方式の画素回路と、電流値に応じて階調を設定する電流プログラミング方式の画素回路とが存在する。なお、「プログラミング」とは、単位回路に階調を設定する処理を意味している。電圧プログラミング方式は、比較的高速であるが、階調の設定精度があまり良くない場合がある。一方、電流プログラミング方式は、階調の設定精度は比較的良好であるが、設定に比較的長時間を要する場合がある。   As a unit circuit of the organic EL element, there are a voltage programming pixel circuit that sets a gradation according to a voltage value and a current programming pixel circuit that sets a gradation according to a current value. Note that “programming” means processing for setting a gradation in a unit circuit. The voltage programming method is relatively fast, but the gradation setting accuracy may not be very good. On the other hand, the current programming method has relatively good gradation setting accuracy but may require a relatively long time for setting.

そこで、従来とは異なる方式の単位回路が望まれていた。このような要望は、有機EL素子を用いた表示装置に限らず、有機EL素子以外のダイオードを用いた表示装置や電気光学装置等の電子装置に共通する問題であった。   Therefore, a unit circuit of a system different from the conventional one has been desired. Such a demand is a problem common not only to display devices using organic EL elements, but also to electronic devices such as display devices using diodes other than organic EL elements and electro-optical devices.

本発明は、上述した従来の課題を解決に寄与することができる。   The present invention can contribute to solving the above-described conventional problems.

本発明の一形態による電子装置は、
第1ないし第3の走査線と、
電圧信号を伝送するための電圧信号用データ線と、電流信号を伝送するための電流信号用データ線と、
単位回路と、
を備え、
前記単位回路は、
発光ダイオードと、
前記発光ダイオードに流れる電流の経路にソース並びにドレインが接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続され、前記電流信号用データ線から供給される電流信号の電流値に応じた電荷量を保持する保持キャパシタと、
前記第1の走査線にゲートが接続されているとともに、前記電圧信号用データ線と前記保持キャパシタとの間の配線上にソース並びにドレインが接続された電圧供給制御用トランジスタと、
前記第2の走査線にそれぞれのゲートが接続されるとともに一方のソースと他方のドレインとが互いに接続され、該接続に前記駆動トランジスタのソース又はドレインが接続された第1と第2の電流供給制御用トランジスタであって、前記駆動トランジスタのゲートと前記電流信号用データ線との間に配置された第1と第2の電流供給制御用トランジスタと、
前記第1の走査線にゲートが接続されているとともに、前記保持キャパシタと前記駆動トランジスタのゲートとの間にソース並びにドレインが接続された第1のトランジスタであって、前記電圧供給制御用トランジスタとは逆のオン/オフ状態を取る第1のトランジスタと、
前記第3の走査線にゲートが接続されているとともに、前記駆動トランジスタと前記発光ダイオードとの間の配線上にソース並びにドレインが接続された第2のトランジスタと、
を有し、
前記電圧信号用データ線に対する電圧信号の出力が開始されるとともに開始する第1の期間に、前記電圧供給制御用トランジスタがオン状態になるとともに前記第1と第2の電流供給制御用トランジスタ及び前記第2のトランジスタがオフ状態になり、前記単位回路に対して前記発光ダイオードの発光階調に応じた電圧値の電圧信号が供給され、
前記第1の期間の後の第2の期間に、前記電圧供給制御用トランジスタがオフ状態に切り替わるとともに前記第1と第2の電流供給制御用トランジスタがオン状態に切り替わって、前記単位回路に対して前記発光ダイオードの発光階調に応じた電流値の電流信号が供給され、
前記第2の期間の後の第3の期間に、前記第1と第2の電流供給制御用トランジスタが再びオフ状態に切り替わるとともに前記第2のトランジスタがオン状態に切り替わって、前記駆動電流は前記発光ダイオードに供給され、
前記第3の期間に前記駆動電流は、前記駆動トランジスタと第2のトランジスタとを通過し、
前記第1の期間は、前記第2のトランジスタがオフ状態であるときに開始されること、
を特徴とする。
また、本発明の他の形態による電子装置は、
第1ないし第3の走査線と、
電圧信号を伝送するための電圧信号用データ線と、電流信号を伝送するための電流信号用データ線と、
単位回路と、
を備え、
前記単位回路は、
発光ダイオードと、
前記発光ダイオードに流れる電流の経路にソース並びにドレインが接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続され、前記電流信号用データ線から供給される電流信号の電流値に応じた電荷量を保持する保持キャパシタと、
前記第1の走査線にゲートが接続されているとともに、前記電圧信号用データ線と前記保持キャパシタとの間の配線上にソース並びにドレインが接続された電圧供給制御用トランジスタと、
前記第2の走査線にそれぞれのゲートが接続されるとともに一方のソースと他方のドレインとが互いに接続され、該接続に前記駆動トランジスタのドレインが接続された第1と第2の電流供給制御用トランジスタであって、前記駆動トランジスタのゲートと前記電流信号用データ線との間に配置された第1と第2の電流供給制御用トランジスタと、
前記第1の走査線にゲートが接続されているとともに、前記保持キャパシタと前記駆動トランジスタのゲートとの間にソース並びにドレインが接続された第1のトランジスタであって、前記電圧供給制御用トランジスタとは逆のオン/オフ状態を取る第1のトランジスタと、
前記第3の走査線にゲートが接続されているとともに、前記駆動トランジスタと前記発光ダイオードとの間の配線上にソース並びにドレインが接続された第2のトランジスタと、
を有し、
前記電圧信号用データ線に対する電圧信号の出力が開始されるとともに開始する第1の期間に、前記電圧供給制御用トランジスタがオン状態になるとともに前記第1と第2の電流供給制御用トランジスタ及び前記第2のトランジスタがオフ状態になり、前記発光ダイオードの発光階調に応じた電圧値の電圧信号が前記保持キャパシタに供給され、
前記第1の期間の後の第2の期間に供給される前記発光ダイオードの発光階調に応じた電流値の電流信号に対応する、前記保持キャパシタに蓄積された電荷量に応じた電流値を有する駆動電流が、前記第2の期間の後の第3の期間に前記発光ダイオードに供給され、
前記第3の期間に、前記駆動電流は前記駆動トランジスタと前記第2のトランジスタとを通過し、
前記第1の期間は、前記第2のトランジスタがオフ状態であるときに開始されること、
を特徴とする。
前記第1の期間において、前記第2のトランジスタはオフ状態であることが好ましい。
また、前記第1の期間及び前記第2の期間において、前記第2のトランジスタはオフ状態であることが好ましい。
また、前記第1の期間にプリチャージが行われることが好ましい。
また、前記保持キャパシタのプリチャージが前記電圧信号によって行われることが好ましい。
本発明の他の形態による方法は、前記単位回路を含む電子装置の駆動方法であって、
前記保持キャパシタに対して電圧信号を供給する第1のステップと、
電流信号により前記駆動トランジスタのソース-ゲート電圧を設定する第2のステップと、
前記第2のステップにより設定された前記ソース-ゲート電圧に応じた電流値を有する駆動電流を前記発光ダイオードに供給する第3のステップと、を含み、
前記第3のステップにおいて、前記駆動電流は、前記駆動トランジスタと前記第2のトランジスタとを通過し、
前記第1のステップは、前記第2のトランジスタがオフ状態であるときに開始されること、
を特徴とする。
前記第1のステップをおこなっているときは、前記第2のトランジスタはオフ状態であることが好ましい。
また、前記第1のステップ及び前記第2のステップを行っているときは、前記第2のトランジスタはオフ状態であることが好ましい。
An electronic device according to an aspect of the present invention includes:
First to third scan lines;
A voltage signal data line for transmitting a voltage signal; a current signal data line for transmitting a current signal;
A unit circuit;
With
The unit circuit is
A light emitting diode;
A drive transistor having a source and a drain connected to a path of a current flowing through the light emitting diode,
A holding capacitor connected to a gate of the driving transistor and holding a charge amount corresponding to a current value of a current signal supplied from the current signal data line;
A gate on the first scan line is connected, a voltage supply control transistor having a source and a drain connected to the wiring between the holding capacitor and the data line for the voltage signal,
Wherein the second source and the other one Rutotomoni respective gates connected to the scanning line drain connected to each other, the source or the first and second current supply having a drain connected to the driving transistor to the connection First and second current supply control transistors disposed between a gate of the drive transistor and the current signal data line;
A gate on the first scan line is connected, a first transistor having a source and drain connected between the gate of the driving transistor and the storage capacitor, and the voltage supply control transistor Is a first transistor that takes the opposite on / off state;
A gate to the third scanning line is connected, a second transistor having a source and a drain connected to the wiring between the driving transistor and the light emitting diode,
Have
In the first period when the output of the voltage signal to the voltage signal data line is started, the voltage supply control transistor is turned on and the first and second current supply control transistors and The second transistor is turned off, and a voltage signal having a voltage value corresponding to the light emission gradation of the light emitting diode is supplied to the unit circuit.
In the second period following said first period, said first and second current supply control transistor is switched on state with the voltage supply control transistor is switched off, against the unit circuits A current signal having a current value corresponding to the light emission gradation of the light emitting diode is supplied,
In a third period after the second period, the first and second current supply control transistors are switched off and the second transistor is switched on, and the drive current is Supplied to the light emitting diode,
In the third period, the driving current passes through the driving transistor and the second transistor,
The first period starts when the second transistor is in an off state;
It is characterized by.
An electronic device according to another aspect of the present invention is also provided.
First to third scan lines;
A voltage signal data line for transmitting a voltage signal; a current signal data line for transmitting a current signal;
A unit circuit;
With
The unit circuit is
A light emitting diode;
A drive transistor having a source and a drain connected to a path of a current flowing through the light emitting diode,
A holding capacitor connected to a gate of the driving transistor and holding a charge amount corresponding to a current value of a current signal supplied from the current signal data line;
A gate on the first scan line is connected, a voltage supply control transistor having a source and a drain connected to the wiring between the holding capacitor and the data line for the voltage signal,
Wherein a second one of the source of Rutotomoni respective gates connected to the scanning line and the other drain are connected to each other, the first and second current supply control to the drain of the driving transistor to the connection is connected A first and second current supply control transistor disposed between a gate of the driving transistor and the current signal data line;
A gate on the first scan line is connected, a first transistor having a source and drain connected between the gate of the driving transistor and the storage capacitor, and the voltage supply control transistor Is a first transistor that takes the opposite on / off state;
A gate to the third scanning line is connected, a second transistor having a source and a drain connected to the wiring between the driving transistor and the light emitting diode,
Have
In the first period when the output of the voltage signal to the voltage signal data line is started, the voltage supply control transistor is turned on and the first and second current supply control transistors and The second transistor is turned off, and a voltage signal having a voltage value corresponding to the light emission gradation of the light emitting diode is supplied to the holding capacitor,
A current value corresponding to the amount of charge accumulated in the holding capacitor corresponding to a current signal having a current value corresponding to a light emission gradation of the light emitting diode supplied in a second period after the first period; A driving current having is supplied to the light emitting diode in a third period after the second period;
In the third period, the drive current passes through the drive transistor and the second transistor;
The first period starts when the second transistor is in an off state;
It is characterized by.
In the first period, the second transistor is preferably in an off state.
In the first period and the second period, the second transistor is preferably in an off state.
Further, it is preferable that precharge is performed in the first period.
The precharge of the holding capacitor is preferably performed by the voltage signal.
A method according to another aspect of the present invention is a method of driving an electronic device including the unit circuit,
Providing a voltage signal to the holding capacitor;
A second step of setting a source-gate voltage of the driving transistor according to a current signal;
And a third step of supplying a driving current having a current value corresponding to the source-gate voltage set by the second step to the light emitting diode,
In the third step, the driving current passes through the driving transistor and the second transistor;
The first step is initiated when the second transistor is off;
It is characterized by.
When the first step is performed, the second transistor is preferably in an off state.
In addition, it is preferable that the second transistor is in an off state when the first step and the second step are performed.

上記の電子装置において、前記単位回路は、さらに前記保持キャパシタと前記データ線との間に接続された第1のスイッチングトランジスタと、を備え、前記電流信号及び前記電圧信号は、前記前記第1スイッチングトランジスタを介して供給されることが好ましい。   In the electronic device, the unit circuit further includes a first switching transistor connected between the storage capacitor and the data line, and the current signal and the voltage signal are the first switching transistor. It is preferably supplied via a transistor.

上記の電子装置において、前記第1の期間にプリチャージが行われることが好ましい。   In the electronic device, it is preferable that precharge is performed in the first period.

上記の電子装置において、前記データ線のプリチャージが前記電圧信号によって行われるようにしてもよい。   In the electronic device, the data line may be precharged by the voltage signal.

上記の電子装置において、前記保持キャパシタのプリチャージが前記電圧信号によって行われるようにしてもよい。   In the electronic device, the holding capacitor may be precharged by the voltage signal.

上記の電子装置において、前記電流信号は、前記駆動電流の前記電流値に対応することが好ましい。   In the electronic device, it is preferable that the current signal corresponds to the current value of the driving current.

上記の電子装置において、記単位回路は、さらに前記駆動トランジスタのドレインとゲートとの間に接続された第2のスイッチングトランジスタを含んでいてもよい。   In the above electronic device, the unit circuit may further include a second switching transistor connected between the drain and gate of the driving transistor.

上記の電子装置において、前記電流信号及び前記電圧信号が前記データ線を介して前記単位回路に供給されることが好ましい。   In the electronic device, it is preferable that the current signal and the voltage signal are supplied to the unit circuit via the data line.

上記の電子装置において、前記電流信号はプログラム電流として供給され、前記プログラム電流は前記駆動トランジスタを通過し、前記駆動トランジスタのゲート‐ソース間の電圧は、前記プログラム電流の電流値に対応して設定されることが好ましい。   In the electronic device, the current signal is supplied as a program current, the program current passes through the driving transistor, and a voltage between a gate and a source of the driving transistor is set corresponding to a current value of the programming current. It is preferred that

上記の電子装置において、前記ダイオードは発光素子であってもよい。   In the above electronic device, the diode may be a light emitting element.

上記の電子装置において、前記電圧信号は、複数の電圧値を有してもよい。   In the electronic device, the voltage signal may have a plurality of voltage values.

上記の電子装置において、前記電圧信号は、前記電流信号に応じて設定されるようにしてもよい。   In the electronic device, the voltage signal may be set according to the current signal.

本発明に係る他の電子装置は、走査線と、データ線と、単位回路と、を含み、前記単位回路は、ダイオードと、前記ダイオードに供給される駆動電流の電流値を制御する駆動トランジスタと、を備え、プログラム期間に前記単位回路に電流信号が供給され、前記プログラム期間の前に前記単位回路及び前記データ線に対するプリチャージが行われることを特徴とする。   Another electronic device according to the present invention includes a scanning line, a data line, and a unit circuit, and the unit circuit includes a diode and a driving transistor that controls a current value of a driving current supplied to the diode. The unit circuit is supplied with a current signal during a program period, and the unit circuit and the data line are precharged before the program period.

本発明に係る電子装置の駆動方法は、走査線と、データ線と、駆動トランジスタを含む単位回路と、を含備えた電子装置の駆動方法であって、前記駆動トランジスタのゲートに接続された保持キャパシタに対して電圧信号を供給する第1のステップと、電流信号により前記駆動トランジスタのソース-ゲート電圧を設定する第2のステップと、を含むことを特徴とする。   A driving method of an electronic device according to the present invention is a driving method of an electronic device including a scanning line, a data line, and a unit circuit including a driving transistor, wherein the holding device is connected to the gate of the driving transistor. The method includes a first step of supplying a voltage signal to the capacitor and a second step of setting a source-gate voltage of the driving transistor by a current signal.

上記の電子装置は電子機器に搭載することができる。   The above electronic device can be mounted on an electronic device.

本発明に係る電気光学装置は、アクティブマトリクス駆動法によって駆動される電気光学装置であって、発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、前記画素回路マトリクスの行方向に沿って配列された画素回路群にそれぞれ接続された複数の走査線と、前記画素回路マトリクスの列方向に沿って配列された画素回路群にそれぞれ接続された複数のデータ線と、前記複数の走査線に接続され、前記画素回路マトリクスの1つの行を選択するための走査線駆動回路と、前記発光素子の発光の階調に応じたデータ信号を生成して、前記複数のデータ線のうちの少なくとも1つのデータ線上に出力することが可能なデータ信号生成回路と、を備える。前記データ信号生成回路は、前記データ線上に出力される第1のデータ信号としての電流信号を生成するための電流生成回路と、前記データ線上に出力される第2のデータ信号としての電圧信号を生成するための電圧生成回路と、を含んでいる。前記画素回路は、(i)電流駆動型の発光素子と、(ii)前記発光素子に流れる電流の経路に設けられた駆動トランジスタと、(iii)前記駆動トランジスタの制御電極に接続されており、前記電流生成回路から供給される電流信号の電流値に応じた電荷量を保持することによって、前記駆動トランジスタに流れる電流値を設定するための保持キャパシタと、(iv)前記保持キャパシタと前記データ線との間に接続されており、前記電流信号を前記保持キャパシタに供給するか否かを制御するための第1のスイッチングトランジスタと、を含み、前記電流信号の電流値に応じて前記発光素子の発光の階調が調節される電流プログラミング回路と、前記保持キャパシタに接続されており、前記電圧生成回路から供給される電圧信号を、前記保持キャパシタに供給するか否かを制御するための第2のスイッチングトランジスタと、を備える。   The electro-optical device according to the present invention is an electro-optical device driven by an active matrix driving method, and includes a pixel circuit matrix in which a plurality of pixel circuits including light emitting elements are arranged in a matrix, and a row of the pixel circuit matrix. A plurality of scanning lines respectively connected to pixel circuit groups arranged along a direction; a plurality of data lines respectively connected to pixel circuit groups arranged along a column direction of the pixel circuit matrix; A scanning line driving circuit for selecting one row of the pixel circuit matrix, and a data signal corresponding to the light emission gradation of the light emitting element, and generating a plurality of data lines. A data signal generation circuit capable of outputting on at least one of the data lines. The data signal generation circuit generates a current generation circuit for generating a current signal as a first data signal output on the data line, and a voltage signal as a second data signal output on the data line. And a voltage generation circuit for generating. The pixel circuit is connected to (i) a current-driven light-emitting element, (ii) a drive transistor provided in a path of a current flowing through the light-emitting element, and (iii) a control electrode of the drive transistor, A holding capacitor for setting a current value flowing in the driving transistor by holding a charge amount corresponding to a current value of a current signal supplied from the current generation circuit; and (iv) the holding capacitor and the data line And a first switching transistor for controlling whether or not to supply the current signal to the holding capacitor, and according to a current value of the current signal, A current programming circuit in which the gradation of light emission is adjusted; and a voltage signal connected to the holding capacitor and supplied from the voltage generating circuit; And a second switching transistor for controlling whether to supply to the holding capacitor.

このような電気光学装置では、第2のスイッチングトランジスタを介して保持キャパシタに電圧信号を供給して電圧プログラミングを行い、その後、第1のスイッチングトランジスタを介して保持キャパシタに電流信号を供給して電流プログラミングを行うことができる。この結果、比較的高速で精度良く発光階調の設定を行うことが可能である。   In such an electro-optical device, a voltage signal is supplied to the holding capacitor via the second switching transistor to perform voltage programming, and then, a current signal is supplied to the holding capacitor via the first switching transistor. Can be programmed. As a result, the light emission gradation can be set with high accuracy at a relatively high speed.

1列分の画素回路群のためのデータ線は、前記電流信号を伝送するための電流信号線と、前記電圧信号を伝送するための電圧信号線と、を含んでいても良い。   The data line for the pixel circuit group for one column may include a current signal line for transmitting the current signal and a voltage signal line for transmitting the voltage signal.

この構成によれば、電圧信号と電流信号が異なる信号線を介して供給されるので、これらの2つの信号の供給タイミングの調整が容易である。   According to this configuration, since the voltage signal and the current signal are supplied via different signal lines, it is easy to adjust the supply timing of these two signals.

なお、上記電気光学装置は、さらに、前記保持キャパシタと前記第1のスイッチングトランジスタとの間に直列に接続された第3のスイッチングトランジスタを備えるようにしてもよい。   The electro-optical device may further include a third switching transistor connected in series between the holding capacitor and the first switching transistor.

この構成によれば、電圧プログラミング時と電流プログラミング時で第3のスイッチングトランジスタのオン/オフを適切に制御することによって、より高速で精度良い発光階調の設定を行うことが可能である。   According to this configuration, it is possible to set the light emission gradation with higher speed and accuracy by appropriately controlling on / off of the third switching transistor during voltage programming and current programming.

なお、前記保持キャパシタへの電荷の供給は、前記電圧信号による電荷の供給が完了した後に前記電流信号による電荷の供給が完了するように実行されることが好ましい。   In addition, it is preferable that the supply of the charge to the holding capacitor is performed so that the supply of the charge by the current signal is completed after the supply of the charge by the voltage signal is completed.

この構成によれば、最終的に電流プログラミングによって発光素子に流れる電流が設定されるので、発光階調をより精度良く設定することが可能である。   According to this configuration, the current flowing through the light emitting element is finally set by current programming, so that the light emission gradation can be set with higher accuracy.

なお、前記保持キャパシタへの前記電流信号による電荷の供給は、前記電圧信号による電荷の供給が完了した後に開始されるようにしてもよい。   Note that the supply of charge by the current signal to the holding capacitor may be started after the supply of charge by the voltage signal is completed.

本発明による電気光学装置の第1の駆動方法は、電流駆動型の発光素子と、前記発光素子に流れる電流の経路に設けられた駆動トランジスタと、前記駆動トランジスタの制御電極に接続されて前記駆動トランジスタの駆動状態を設定する保持キャパシタと、含む画素回路を備えた電気光学装置の駆動方法であって、(a)前記保持キャパシタに電圧信号を供給することによって、前記保持キャパシタに電荷を供給するステップと、(b)少なくとも前記電圧信号による電荷の供給が完了した後の期間において、前記発光素子の発光の階調に応じた電流値を有する電流信号を利用して、前記保持キャパシタに前記発光の階調に応じた電荷を保持させるステップと、を備えることを特徴とする。   The first driving method of the electro-optical device according to the present invention includes a current driving type light emitting element, a driving transistor provided in a path of a current flowing through the light emitting element, and a driving electrode connected to a control electrode of the driving transistor. An electro-optical device driving method including a holding capacitor for setting a driving state of a transistor and a pixel circuit including the holding capacitor, and (a) supplying a charge to the holding capacitor by supplying a voltage signal to the holding capacitor. And (b) at least in a period after the supply of electric charges by the voltage signal is completed, the light emission to the holding capacitor by using a current signal having a current value corresponding to the light emission gradation of the light emitting element. And a step of holding charges corresponding to the gradations.

この方法によれば、電圧信号による保持キャパシタへの電荷の供給が行われた後に、電流信号を利用して発光階調が最終的に設定されるので、高速かつ正確に発光階調を設定することが可能である。   According to this method, after the electric charge is supplied to the holding capacitor by the voltage signal, the light emission gradation is finally set by using the current signal, so the light emission gradation is set accurately at high speed. It is possible.

本発明による電気光学装置の第2の駆動方法は、電流駆動型の発光素子と、前記発光素子に流れる電流の経路に設けられた駆動トランジスタと、前記駆動トランジスタの制御電極に接続されて前記駆動トランジスタの駆動状態を設定する保持キャパシタと、含む画素回路と、前記画素回路に接続されたデータ線と、を備えた電気光学装置の駆動方法であって、(a)前記データ線を介して前記保持キャパシタに電圧信号を供給することによって、前記保持キャパシタと前記データ線との双方を充電または放電させるステップと、(b)少なくとも前記電圧信号の供給が完了した後の期間において、前記発光素子の発光の階調に応じた電流値を有する電流信号を利用して、前記保持キャパシタに前記発光の階調に応じた電荷を保持させるステップと、を備えることを特徴とする。   The second driving method of the electro-optical device according to the present invention includes a current-driven light emitting element, a driving transistor provided in a path of a current flowing through the light emitting element, and a driving electrode connected to a control electrode of the driving transistor. A driving method for an electro-optical device, comprising: a holding capacitor for setting a driving state of a transistor; a pixel circuit including the data; and a data line connected to the pixel circuit, wherein: (a) the data line is connected to the data line; Charging or discharging both the holding capacitor and the data line by supplying a voltage signal to the holding capacitor; and (b) at least in a period after the supply of the voltage signal is completed. Using the current signal having a current value corresponding to the light emission gradation, the step of holding the charge corresponding to the light emission gradation in the holding capacitor. Characterized in that it comprises a and.

この方法によれば、電圧信号による保持キャパシタおよびデータ線の双方の充電または放電が行われた後に、電流信号を利用して発光階調が最終的に設定されるので、さらに高速かつ正確に発光階調を設定することが可能である。   According to this method, after both the holding capacitor and the data line are charged or discharged by the voltage signal, the light emission gradation is finally set using the current signal, so that light emission can be performed more quickly and accurately. It is possible to set the gradation.

なお、本発明は、種々の形態で実現することが可能であり、例えば、画素回路、この画素回路を用いた電気光学装置や表示装置、その電気光学装置や表示装置を備えた電子装置や電子機器、それらの装置や機器の駆動方法、その方法の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。   The present invention can be realized in various forms. For example, a pixel circuit, an electro-optical device and a display device using the pixel circuit, an electronic device and an electronic device including the electro-optical device and the display device, and the like. Devices, methods for driving those devices and devices, computer programs for realizing the functions of the methods, recording media storing the computer programs, data signals embodied in a carrier wave including the computer programs, etc. Can be realized.

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A.第1実施例:
B.第2実施例:
C.第3実施例:
D.第4実施例:
E.第5実施例:
F.他の変形例:
Next, embodiments of the present invention will be described in the following order based on examples.
A. First embodiment:
B. Second embodiment:
C. Third embodiment:
D. Fourth embodiment:
E. Example 5:
F. Other variations:

A.第1実施例:
図1は、本発明の第1実施例としての表示装置の概略構成を示すブロック図である。この表示装置は、コントローラ100と、表示マトリクス部200(「画素領域」とも呼ぶ)と、ゲートドライバ300と、データ線ドライバ400とを有している。コントローラ100は、表示マトリクス部200に表示を行わせるためのゲート線駆動信号とデータ線駆動信号を生成して、ゲートドライバ300とデータ線ドライバ400にそれぞれ供給する。
A. First embodiment:
FIG. 1 is a block diagram showing a schematic configuration of a display device as a first embodiment of the present invention. This display device includes a controller 100, a display matrix unit 200 (also referred to as “pixel region”), a gate driver 300, and a data line driver 400. The controller 100 generates a gate line driving signal and a data line driving signal for causing the display matrix unit 200 to perform display, and supplies them to the gate driver 300 and the data line driver 400, respectively.

図2は、表示マトリクス部200とデータ線ドライバ400の内部構成を示している。表示マトリクス部200は、マトリクス状に配列された複数の画素回路210を有しており、各画素回路210は有機EL素子220をそれぞれ有している。画素回路210のマトリクスには、その列方向に沿って伸びる複数のデータ線Xm(m=1〜M)と、行方向に沿って伸びる複数のゲート線Yn(n=1〜N)とがそれぞれ接続されている。なお、データ線は「ソース線」とも呼ばれ、また、ゲート線は「走査線」とも呼ばれる。また、本明細書では、画素回路210を「単位回路」あるいは単に「画素」とも呼ぶ。画素回路210内のトランジスタは、通常はTFT(薄膜トランジスタ)で構成される。   FIG. 2 shows an internal configuration of the display matrix unit 200 and the data line driver 400. The display matrix unit 200 includes a plurality of pixel circuits 210 arranged in a matrix, and each pixel circuit 210 includes an organic EL element 220. The matrix of the pixel circuit 210 includes a plurality of data lines Xm (m = 1 to M) extending along the column direction and a plurality of gate lines Yn (n = 1 to N) extending along the row direction. It is connected. The data line is also called a “source line”, and the gate line is also called a “scan line”. In this specification, the pixel circuit 210 is also referred to as “unit circuit” or simply “pixel”. The transistor in the pixel circuit 210 is usually composed of a TFT (Thin Film Transistor).

ゲートドライバ300は、複数のゲート線Ynの中の1本を選択的に駆動して1行分の画素回路群を選択する。データ線ドライバ400は、各データ線Xmをそれぞれ駆動するための複数の単一ラインドライバ410を有している。これらの単一ラインドライバ410は、各データ線Xmを介して画素回路210にデータ信号を供給する。このデータ信号に応じて画素回路210の内部状態(後述する)が設定されると、これに応じて有機EL素子220に流れる電流値が制御され、この結果、有機EL素子220の発光の階調が制御される。   The gate driver 300 selectively drives one of the plurality of gate lines Yn to select a pixel circuit group for one row. The data line driver 400 includes a plurality of single line drivers 410 for driving each data line Xm. These single line drivers 410 supply a data signal to the pixel circuit 210 via each data line Xm. When an internal state (described later) of the pixel circuit 210 is set according to the data signal, the current value flowing through the organic EL element 220 is controlled according to this, and as a result, the light emission gradation of the organic EL element 220 is controlled. Is controlled.

図3は、第1実施例の画素回路210と単一ラインドライバ410の内部構成を示す回路図である。この画素回路210は、m番目のデータ線とn番目のゲート線Ynとの交点に配置されている回路である。なお、1組のデータ線Xmは2本のサブデータ線U1,U2を含んでおり、1組のゲート線Ynは3本のサブゲート線V1〜V3を含んでいる。   FIG. 3 is a circuit diagram showing the internal configuration of the pixel circuit 210 and the single line driver 410 of the first embodiment. The pixel circuit 210 is a circuit disposed at the intersection of the mth data line and the nth gate line Yn. One set of data lines Xm includes two sub data lines U1 and U2, and one set of gate lines Yn includes three sub gate lines V1 to V3.

単一ラインドライバ410は、電圧生成回路411と電流生成回路412とを有している。電圧生成回路411は、第1のサブデータ線U1を介して画素回路210に電圧信号Vout を供給する。また、電流生成回路412は、第2のサブデータ線U2を介して画素回路210に電流信号Iout を供給する。   The single line driver 410 includes a voltage generation circuit 411 and a current generation circuit 412. The voltage generation circuit 411 supplies the voltage signal Vout to the pixel circuit 210 via the first sub data line U1. The current generation circuit 412 supplies a current signal Iout to the pixel circuit 210 via the second sub data line U2.

画素回路210は、電流プログラミング回路240に、2つのスイッチングトランジスタ251,252が追加された構成を有している。電流プログラミング回路240は、第2のサブデータ線U2に流れる電流値に応じて有機EL素子220の階調を調節する回路である。   The pixel circuit 210 has a configuration in which two switching transistors 251 and 252 are added to the current programming circuit 240. The current programming circuit 240 is a circuit that adjusts the gradation of the organic EL element 220 according to the value of the current flowing through the second sub data line U2.

図4は、トランジスタ251がオン状態で他のトランジスタ252がオフ状態である場合の画素回路210の等価回路(すなわち電流プログラミング回路240の等価回路)を示している。この電流プログラミング回路240は、有機EL素子220の他に、4つのトランジスタ211〜214と、保持キャパシタ230(「保持コンデンサ」あるいは「記憶キャパシタ」とも呼ぶ)とを有している。保持キャパシタ230は、第2のサブデータ線U2を介して供給された電流信号Iout の電流値に応じた電荷を保持し、これによって、有機EL素子220の発光の階調を調節するためのものである。この例では、第1ないし第3のトランジスタ211〜213はnチャンネル型FETであり、第4のトランジスタ214はpチャンネル型FETである。有機EL素子220は、フォトダイオードと同様の電流注入型(電流駆動型)の発光素子なので、ここではダイオードの記号で描かれている。   FIG. 4 shows an equivalent circuit of the pixel circuit 210 (that is, an equivalent circuit of the current programming circuit 240) when the transistor 251 is on and the other transistors 252 are off. In addition to the organic EL element 220, the current programming circuit 240 includes four transistors 211 to 214 and a holding capacitor 230 (also referred to as “holding capacitor” or “storage capacitor”). The holding capacitor 230 holds a charge corresponding to the current value of the current signal Iout supplied via the second sub data line U2, and thereby adjusts the light emission gradation of the organic EL element 220. It is. In this example, the first to third transistors 211 to 213 are n-channel FETs, and the fourth transistor 214 is a p-channel FET. Since the organic EL element 220 is a current injection type (current drive type) light emitting element similar to a photodiode, it is represented by a symbol of a diode here.

第1のトランジスタ211のドレインは、第2のトランジスタ212のソースと、第3のトランジスタ213のドレインと、第4のトランジスタ214のドレインと、にそれぞれ接続されている。第2のトランジスタ212のドレインは、第4のトランジスタ214のゲートに接続されている。保持キャパシタ230は、第4のトランジスタ214のソース/ゲート間に接続されている。また、第4のトランジスタ214のソースは、電源電位Vddにも接続されている。第1のトランジスタ212のソースは、第2のサブデータ線U2を介して電流生成回路412に接続されている。有機EL素子220は、第3のトランジスタ213のソースと接地電位との間に接続されている。第1と第2のトランジスタ211,212のゲートは、第2のサブゲート線V2に共通に接続されている。また、第3のトランジスタ213のゲートは、第3のサブゲート線V3に接続されている。   The drain of the first transistor 211 is connected to the source of the second transistor 212, the drain of the third transistor 213, and the drain of the fourth transistor 214. The drain of the second transistor 212 is connected to the gate of the fourth transistor 214. The holding capacitor 230 is connected between the source / gate of the fourth transistor 214. The source of the fourth transistor 214 is also connected to the power supply potential Vdd. The source of the first transistor 212 is connected to the current generation circuit 412 via the second sub data line U2. The organic EL element 220 is connected between the source of the third transistor 213 and the ground potential. The gates of the first and second transistors 211 and 212 are commonly connected to the second sub-gate line V2. The gate of the third transistor 213 is connected to the third sub-gate line V3.

第1と第2のトランジスタ211,212は、第2のサブデータ線U2を介して保持キャパシタ230に電荷を蓄積する際に使用されるスイッチングトランジスタである。第3のトランジスタ213は、有機EL素子220の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第4のトランジスタ214は、有機EL素子220に流れる電流値を制御するための駆動トランジスタである。第4のトランジスタ214の電流値は、保持キャパシタ230に保持される電荷量(蓄積電荷量)によって制御される。   The first and second transistors 211 and 212 are switching transistors used when accumulating charges in the storage capacitor 230 via the second sub data line U2. The third transistor 213 is a switching transistor that is kept on during the light emission period of the organic EL element 220. The fourth transistor 214 is a drive transistor for controlling the current value flowing through the organic EL element 220. The current value of the fourth transistor 214 is controlled by the amount of charge held in the holding capacitor 230 (accumulated charge amount).

図3に示す画素回路210と図4に示す等価回路との差異は以下の点である。
(1)第2のトランジスタ212のドレインと第4のトランジスタのゲートとの接続点CP1(図4)と、保持キャパシタ230との間に、スイッチングトランジスタ251が追加されている。
(2)保持キャパシタ230とスイッチングトランジスタ251との接続点CP2と、第1のサブデータ線U1との間に、スイッチングトランジスタ252が追加されている。
(3)追加された2つのトランジスタ251,252のゲートに共通に接続されたサブゲート線V1が追加されている。
(4)保持キャパシタ230には、第1のサブデータ線U1を介して電圧生成回路411からの電圧信号Vout が供給可能であり、また、第2のサブデータ線U2を介して電流生成回路412からの電流信号Iout が供給可能である。
Differences between the pixel circuit 210 shown in FIG. 3 and the equivalent circuit shown in FIG. 4 are as follows.
(1) A switching transistor 251 is added between the holding point 230 and a connection point CP1 (FIG. 4) between the drain of the second transistor 212 and the gate of the fourth transistor.
(2) The switching transistor 252 is added between the connection point CP2 between the holding capacitor 230 and the switching transistor 251 and the first sub data line U1.
(3) A sub-gate line V1 commonly connected to the gates of the two added transistors 251 and 252 is added.
(4) The holding capacitor 230 can be supplied with the voltage signal Vout from the voltage generation circuit 411 via the first sub data line U1, and the current generation circuit 412 via the second sub data line U2. The current signal Iout from can be supplied.

なお、以下では、追加されたトランジスタ251,252を、「電圧プログラミング用トランジスタ251,252」と呼ぶ。図3の例では、第1の電圧プログラミング用トランジスタ251はpチャンネル型FETであり、第2の電圧プログラミング用トランジスタ252はnチャンネル型FETである。   In the following, the added transistors 251 and 252 are referred to as “voltage programming transistors 251 and 252”. In the example of FIG. 3, the first voltage programming transistor 251 is a p-channel FET, and the second voltage programming transistor 252 is an n-channel FET.

電流プログラミング回路240の第1と第2のトランジスタ211,212は、電流信号Iout によって保持キャパシタ230に電荷を供給するか否かを制御する機能を有しており、本発明における「第1のスイッチングトランジスタ」に相当する。また、第2の電圧プログラミング用トランジスタ252は、電圧信号Vout によって保持キャパシタ230に電荷を供給するか否かを制御する機能を有しており本発明における「第2のスイッチングトランジスタ」に相当する。さらに、第1の電圧プログラミング用トランジスタ251は、本発明における「第3のスイッチングトランジスタ」に相当する。なお、第1の電圧プログラミング用トランジスタ251は省略することも可能である。   The first and second transistors 211 and 212 of the current programming circuit 240 have a function of controlling whether or not to supply a charge to the holding capacitor 230 according to the current signal Iout. It corresponds to a “transistor”. The second voltage programming transistor 252 has a function of controlling whether or not electric charge is supplied to the holding capacitor 230 by the voltage signal Vout, and corresponds to a “second switching transistor” in the present invention. Further, the first voltage programming transistor 251 corresponds to the “third switching transistor” in the present invention. Note that the first voltage programming transistor 251 can be omitted.

図5は、画素回路210の動作を示すタイミングチャートである。ここでは、サブゲート線V1〜V3の電圧値(以下、「ゲート信号V1〜V3」も呼ぶ)と、第2のサブデータ線U2の電流値Iout と、有機EL素子220に流れる電流値IELとが示されている。   FIG. 5 is a timing chart showing the operation of the pixel circuit 210. Here, the voltage values of the sub-gate lines V1 to V3 (hereinafter also referred to as “gate signals V1 to V3”), the current value Iout of the second sub-data line U2, and the current value IEL flowing through the organic EL element 220 are It is shown.

駆動周期Tcは、プログラミング期間Tprと発光期間Telとに分かれている。ここで、「駆動周期Tc」とは、表示マトリクス部200内のすべての有機EL素子220の発光の階調が1回ずつ更新される周期を意味しており、いわゆるフレーム周期と同じものである。階調の更新は、1行分の画素回路群毎に行われ、駆動周期Tcの間にN行分の画素回路群の階調が順次更新される。例えば、30Hzで全画素回路の階調が更新される場合には、駆動周期Tcは約33msである。   The driving cycle Tc is divided into a programming period Tpr and a light emission period Tel. Here, the “drive cycle Tc” means a cycle in which the light emission gradations of all the organic EL elements 220 in the display matrix unit 200 are updated once, and is the same as a so-called frame cycle. . The gradation is updated for each pixel circuit group for one row, and the gradation of the pixel circuit group for N rows is sequentially updated during the driving cycle Tc. For example, when the gradation of all the pixel circuits is updated at 30 Hz, the driving cycle Tc is about 33 ms.

プログラミング期間Tprは、有機EL素子220の発光の階調を画素回路210内に設定する期間である。本明細書では、画素回路210への階調の設定を「プログラミング」と呼んでいる。例えば、駆動周期Tcが約33msであり、ゲート線Ynの総数N(すなわち画素回路マトリクスの行数)が480本である場合には、プログラミング周期Tprは約69μs(=33ms/480)以下になる。   The programming period Tpr is a period for setting the light emission gradation of the organic EL element 220 in the pixel circuit 210. In this specification, the setting of gradation in the pixel circuit 210 is called “programming”. For example, when the driving period Tc is about 33 ms and the total number N of gate lines Yn (that is, the number of rows in the pixel circuit matrix) is 480, the programming period Tpr is about 69 μs (= 33 ms / 480) or less. .

プログラミング期間Tprでは、まず、第2と第3のゲート信号V2,V3をLレベルに設定して第1と第3のトランジスタ211,213をオフ状態(閉状態)に保つ。そして、第1のゲート信号V1をHレベルに設定して、第1の電圧プログラミング用トランジスタ251をオフ状態(閉状態)に設定するとともに、第2の電圧プログラミング用トランジスタ252をオン状態(開状態)に設定する。このとき、電圧生成回路411(図3)は、発光階調に応じた所定の電圧値の電圧信号Vout を生成する。但し、電圧信号Vout としては、発光階調に依らずに常に一定の電圧値を有する信号を利用することも可能である。この電圧信号Vout が、第2の電圧プログラミング用トランジスタ252を介して保持キャパシタ230に供給されると、保持キャパシタ230には電圧信号Vout の電圧値に応じた電荷が蓄積される。   In the programming period Tpr, first, the second and third gate signals V2 and V3 are set to the L level to keep the first and third transistors 211 and 213 in the off state (closed state). Then, the first gate signal V1 is set to the H level, the first voltage programming transistor 251 is set to the off state (closed state), and the second voltage programming transistor 252 is set to the on state (open state). ). At this time, the voltage generation circuit 411 (FIG. 3) generates a voltage signal Vout having a predetermined voltage value corresponding to the light emission gradation. However, as the voltage signal Vout, a signal having a constant voltage value can be used regardless of the light emission gradation. When the voltage signal Vout is supplied to the holding capacitor 230 via the second voltage programming transistor 252, charges corresponding to the voltage value of the voltage signal Vout are accumulated in the holding capacitor 230.

こうして電圧信号Vout によるプログラミングが終了すると、第1のゲート信号V1をLレベルに立ち下げて、第1の電圧プログラミング用トランジスタ251をオン状態に設定するとともに、第2の電圧プログラミング用トランジスタ252をオフ状態に設定する。このとき、画素回路210は図4に示した等価回路になる。この状態において、第2のサブデータ線U2上に発光階調に応じた電流値Imを流しながら、第2のゲート信号V2をHレベルに設定して第1と第2のトランジスタ211,212をオン状態にする(図5(b),(e))。このとき、電流生成回路412(図3)は、発光階調に応じた一定の電流値Imを流す定電流源として機能する。図5(e)に示されているように、この電流値Imは、所定の電流値の範囲RI内において、有機EL素子220の発光の階調に応じた値に設定されている。   When programming by the voltage signal Vout is thus completed, the first gate signal V1 falls to the L level, the first voltage programming transistor 251 is set to the on state, and the second voltage programming transistor 252 is turned off. Set to state. At this time, the pixel circuit 210 becomes the equivalent circuit shown in FIG. In this state, the second gate signal V2 is set to the H level and the first and second transistors 211 and 212 are turned on while flowing the current value Im corresponding to the light emission gradation on the second sub data line U2. The device is turned on (FIGS. 5B and 5E). At this time, the current generation circuit 412 (FIG. 3) functions as a constant current source for supplying a constant current value Im corresponding to the light emission gradation. As shown in FIG. 5E, the current value Im is set to a value corresponding to the light emission gradation of the organic EL element 220 within a predetermined current value range RI.

この電流値Imによるプログラミングの結果、保持キャパシタ230は、第4のトランジスタ214(駆動トランジスタ)を流れる電流値Imに対応した電荷を保持した状態となる。このとき、第4のトランジスタ214のソース/ゲート間には、保持キャパシタ230に記憶された電圧が印加される。なお、本明細書では、プログラミングに用いられるデータ信号の電流値Imを「プログラミング電流値Im」と呼ぶ。   As a result of programming with the current value Im, the holding capacitor 230 is in a state of holding a charge corresponding to the current value Im flowing through the fourth transistor 214 (drive transistor). At this time, the voltage stored in the holding capacitor 230 is applied between the source / gate of the fourth transistor 214. In this specification, the current value Im of the data signal used for programming is referred to as “programming current value Im”.

電流信号Iout によるプログラミングが終了すると、ゲートドライバ300が第2のゲート信号V2をLレベルに設定して第1と第2のトランジスタ211,212をオフ状態とし、また、電流生成回路412は電流信号Iout を停止する。   When programming by the current signal Iout is completed, the gate driver 300 sets the second gate signal V2 to the L level to turn off the first and second transistors 211 and 212, and the current generation circuit 412 Stop Iout.

発光期間Telでは、第1のゲート信号V1をLレベルに維持して画素回路210を図4の等価回路の状態に設定する。また、第2のゲート信号V2もLレベルに維持し、第1と第2のトランジスタ211,212をオフ状態に保ったまま、第3のゲート信号V3をHレベルに設定して第3のトランジスタ213をオン状態に設定する。保持キャパシタ230には、プログラミング電流値Imに対応した電圧が予め記憶されているので、第4のトランジスタ214にはプログラミング電流値Imとほぼ同じ電流が流れる。従って、有機EL素子220にもプログラミング電流値Imとほぼ同じ電流が流れ、この電流値Imに応じた階調で発光する。   In the light emission period Tel, the first gate signal V1 is maintained at the L level, and the pixel circuit 210 is set to the equivalent circuit state of FIG. In addition, the second gate signal V2 is also maintained at the L level, and the third gate signal V3 is set to the H level while the first and second transistors 211 and 212 are maintained in the OFF state. Set 213 to the ON state. Since the voltage corresponding to the programming current value Im is stored in the holding capacitor 230 in advance, a current substantially equal to the programming current value Im flows through the fourth transistor 214. Accordingly, substantially the same current as the programming current value Im flows through the organic EL element 220, and light is emitted at a gradation corresponding to the current value Im.

以上のように、第1実施例の画素回路210は、電圧信号Vout によるプログラミングを行った後に、電流信号Iout によるプログラミングを行うので、電圧信号Vout のみによるプログラミングに比べて正確に発光階調を設定できる。また、電流信号Iout のみによるプログラミングに比べて高速に発光階調を設定できる。すなわち、この画素回路210は、従来に比べて高速で高精度な発光階調の設定を実現することが可能である。   As described above, since the pixel circuit 210 according to the first embodiment performs programming using the current signal Iout after programming using the voltage signal Vout, the light emission gradation is set more accurately than programming using only the voltage signal Vout. it can. In addition, the light emission gradation can be set at a higher speed than the programming using only the current signal Iout. That is, the pixel circuit 210 can realize the setting of the light emission gradation with higher speed and higher accuracy than the conventional one.

B.第2実施例:
図6は、第2実施例の画素回路210aと単一ラインドライバ410の内部構成を示す回路図である。この画素回路210aは、第1実施例の画素回路210に、第2の保持キャパシタ232を追加したものであり、他の構成は第1実施例と同じである。この第2の保持キャパシタ232は、第2のトランジスタ212のドレインと第4のトランジスタのゲートの接続点CP1と、電源電位Vddとの間に介挿されている。
B. Second embodiment:
FIG. 6 is a circuit diagram showing the internal configuration of the pixel circuit 210a and the single line driver 410 of the second embodiment. The pixel circuit 210a is obtained by adding a second holding capacitor 232 to the pixel circuit 210 of the first embodiment, and the other configuration is the same as that of the first embodiment. The second holding capacitor 232 is interposed between the connection point CP1 between the drain of the second transistor 212 and the gate of the fourth transistor, and the power supply potential Vdd.

図7は、第2実施例の画素回路210aの動作を示すタイミングチャートである。第2実施例では、プログラミング期間Tpcにおいて、第1のゲート信号V1と第2のゲート信号V2が共にHレベルである期間が存在する。第1のゲート信号V1がHレベルにある期間では、第2の電圧プログラミング用トランジスタ252がオン状態となり、電圧信号Vout によって第1の保持キャパシタ230のプログラミングが実行される。一方、第2のゲート信号V2がHレベルにある期間では、電流プログラミング回路240a内の第1と第2のスイッチングトランジスタ211,212がオン状態となり、電流信号Iout によって第2の保持キャパシタ232のプログラミングが実行される。なお、第1と第2のゲート信号V1,V2が共にHレベルである期間では、第1の電圧プログラミング用トランジスタ251はオフ状態に保たれているので、第1の保持キャパシタ230の電圧プログラミングと第2の保持キャパシタ232の電流プログラミングとが並行して行われる。   FIG. 7 is a timing chart showing the operation of the pixel circuit 210a of the second embodiment. In the second embodiment, there is a period in which both the first gate signal V1 and the second gate signal V2 are at the H level in the programming period Tpc. During the period when the first gate signal V1 is at the H level, the second voltage programming transistor 252 is turned on, and the programming of the first holding capacitor 230 is executed by the voltage signal Vout. On the other hand, during the period when the second gate signal V2 is at the H level, the first and second switching transistors 211 and 212 in the current programming circuit 240a are turned on, and the programming of the second holding capacitor 232 is performed by the current signal Iout. Is executed. Note that, during the period in which both the first and second gate signals V1 and V2 are at the H level, the first voltage programming transistor 251 is maintained in the OFF state, and therefore the voltage programming of the first holding capacitor 230 The current programming of the second holding capacitor 232 is performed in parallel.

その後、第1のゲート信号V1が第2のゲート信号V2に先だってLレベルに立ち下がると、電圧プログラミングが完了し、2つの保持キャパシタ230,232へのプログラミング(電流プログラミング)が続行される。このとき、第1の保持キャパシタ230は予め電圧プログラミングされているので、2つの保持キャパシタ230,232に適切な電荷量を保持させるのに要する時間を短縮することが可能である。   Thereafter, when the first gate signal V1 falls to the L level prior to the second gate signal V2, voltage programming is completed, and programming (current programming) to the two holding capacitors 230 and 232 is continued. At this time, since the first holding capacitor 230 is voltage-programmed in advance, it is possible to reduce the time required for the two holding capacitors 230 and 232 to hold an appropriate charge amount.

この第2実施例から理解できるように、電圧信号Vout によるプログラミングと、電流信号Iout によるプログラミングとを同時に実行するようにしてもよい。但し、この場合に、図7のように、電圧プログラミングが完了した後に電流プログラミングを完了するようにすれば、発光の階調をより精度良く設定できるという利点がある。換言すれば、電流プログラミングは、少なくとも電圧プログラミングが完了した後の期間において実行されることが好ましい。   As can be understood from the second embodiment, programming by the voltage signal Vout and programming by the current signal Iout may be executed simultaneously. However, in this case, as shown in FIG. 7, if current programming is completed after voltage programming is completed, there is an advantage that the gradation of light emission can be set with higher accuracy. In other words, current programming is preferably performed at least in a period after voltage programming is complete.

C.第3実施例:
図8は、第3実施例の画素回路210bと単一ラインドライバ410bの内部構成を示す回路図である。この単一ラインドライバ410bの電圧生成回路411bと電流生成回路412bは、電源電位Vddに接続されている。
C. Third embodiment:
FIG. 8 is a circuit diagram showing the internal configuration of the pixel circuit 210b and the single line driver 410b of the third embodiment. The voltage generation circuit 411b and the current generation circuit 412b of the single line driver 410b are connected to the power supply potential Vdd.

第3実施例の画素回路210bは、いわゆるサーノフ型の電流プログラミング回路240bと、2つの電圧プログラミング用トランジスタ251b,252bとを備えている。電流プログラミング回路240bは、有機EL素子220bと、4つのトランジスタ211b〜214bと、保持キャパシタ230bとを有している。なお、この実施例の4つのトランジスタ211b〜214bは、pチャンネル型FETである。   The pixel circuit 210b of the third embodiment includes a so-called Sarnoff-type current programming circuit 240b and two voltage programming transistors 251b and 252b. The current programming circuit 240b includes an organic EL element 220b, four transistors 211b to 214b, and a holding capacitor 230b. Note that the four transistors 211b to 214b in this embodiment are p-channel FETs.

第2のサブデータ線U2には、第2のトランジスタ212bと、保持キャパシタ230bと、第1の電圧プログラミング用トランジスタ251bと、第1のトランジスタ211bと、有機EL素子220bとがこの順に直列に接続されている。第1のトランジスタ211bのドレインは、有機EL素子220bに接続されている。第1と第2のトランジスタ211b,212bのゲートには、第2のサブゲート線V2が共通に接続されている。   A second transistor 212b, a holding capacitor 230b, a first voltage programming transistor 251b, a first transistor 211b, and an organic EL element 220b are connected in series in this order to the second sub data line U2. Has been. The drain of the first transistor 211b is connected to the organic EL element 220b. A second sub-gate line V2 is commonly connected to the gates of the first and second transistors 211b and 212b.

電源電位Vddと接地電位との間には、第3のトランジスタ213bと、第4のトランジスタ214bと、有機EL素子220bとの直列接続が介挿されている。第3のトランジスタ213bのドレインと第4のトランジスタ214bのソースは、第2のトランジスタ212bのドレインにも接続されている。第3のトランジスタ213bのゲートには、第3のゲート線V3が接続されている。また、第4のトランジスタ214bのゲートは、第1のトランジスタ211bのソースに接続されている。   A series connection of the third transistor 213b, the fourth transistor 214b, and the organic EL element 220b is interposed between the power supply potential Vdd and the ground potential. The drain of the third transistor 213b and the source of the fourth transistor 214b are also connected to the drain of the second transistor 212b. A third gate line V3 is connected to the gate of the third transistor 213b. The gate of the fourth transistor 214b is connected to the source of the first transistor 211b.

第4のトランジスタ214bのソース/ゲート間には、保持キャパシタ230bと第1の電圧プログラミング用トランジスタ251bとの直列接続が介挿されている。有機EL素子220bの発光時には、第1の電圧プログラミング用トランジスタ251bはオン状態に保たれるので、第4のトランジスタ214bのソース/ゲート間の電圧は、保持キャパシタ230bの蓄積電荷量に応じて決定される。   A series connection of the holding capacitor 230b and the first voltage programming transistor 251b is interposed between the source / gate of the fourth transistor 214b. When the organic EL element 220b emits light, the first voltage programming transistor 251b is kept on, so the voltage between the source and gate of the fourth transistor 214b is determined according to the amount of charge stored in the holding capacitor 230b. Is done.

第1と第2のトランジスタ211b,212bは、保持キャパシタ230bに所望の電荷を蓄積する際に使用されるスイッチングトランジスタである。第3のトランジスタ213bは、有機EL素子220bの発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第4のトランジスタ214bは、有機EL素子220bに流れる電流値を制御するための駆動トランジスタである。   The first and second transistors 211b and 212b are switching transistors used when a desired charge is accumulated in the holding capacitor 230b. The third transistor 213b is a switching transistor that is kept on during the light emission period of the organic EL element 220b. The fourth transistor 214b is a drive transistor for controlling the current value flowing through the organic EL element 220b.

電流プログラミング回路240bの第1と第2のトランジスタ211b,212bは、電流信号Iout によって保持キャパシタ230bに電荷を供給するか否かを制御する機能を有しており、本発明における「第1のスイッチングトランジスタ」に相当する。また、第2の電圧プログラミング用トランジスタ252bは、電圧信号Vout によって保持キャパシタ230bに電荷を供給するか否かを制御する機能を有しており本発明における「第2のスイッチングトランジスタ」に相当する。さらに、第1の電圧プログラミング用トランジスタ251bは、本発明における「第3のスイッチングトランジスタ」に相当する。なお、第1の電圧プログラミング用トランジスタ251bは省略することも可能である。   The first and second transistors 211b and 212b of the current programming circuit 240b have a function of controlling whether or not to supply a charge to the holding capacitor 230b by the current signal Iout. It corresponds to a “transistor”. The second voltage programming transistor 252b has a function of controlling whether or not electric charge is supplied to the holding capacitor 230b by the voltage signal Vout, and corresponds to the “second switching transistor” in the present invention. Further, the first voltage programming transistor 251b corresponds to the “third switching transistor” in the present invention. The first voltage programming transistor 251b can be omitted.

図9は、第3実施例の画素回路210bの動作を示すタイミングチャートである。この動作では、図5に示した第1実施例の動作から、第2と第3のゲート信号V2,V3の論理が反転している。また、第3実施例では、図8の回路構成から理解できるように、プログラミング期間Tprにおいて、第2と第4のトランジスタ212b,214bを経由して有機EL素子220bにプログラミング電流Imが流れる。従って、第3実施例では、プログラミング期間Tprにおいても有機EL素子220が発光する。このように、プログラミング期間Tprでは、有機EL素子220が発光しても良く、あるいは、第1実施例や第2実施例のように発光しなくてもよい。   FIG. 9 is a timing chart showing the operation of the pixel circuit 210b of the third embodiment. In this operation, the logic of the second and third gate signals V2 and V3 is inverted from the operation of the first embodiment shown in FIG. In the third embodiment, as can be understood from the circuit configuration of FIG. 8, the programming current Im flows through the organic EL element 220b through the second and fourth transistors 212b and 214b in the programming period Tpr. Therefore, in the third embodiment, the organic EL element 220 emits light even in the programming period Tpr. Thus, in the programming period Tpr, the organic EL element 220 may emit light, or may not emit light as in the first and second embodiments.

この第3実施例も、第1実施例や第2実施例と同様の効果を有する。すなわち、電圧プログラミングと電流プログラミングとを併用しているので、電圧プログラミングのみの場合に比べて正確に発光階調を設定でき、また、電流プログラミングのみの場合に比べて高速に発光階調を設定できる。   This third embodiment also has the same effect as the first and second embodiments. In other words, since voltage programming and current programming are used together, the light emission gradation can be set more accurately than in the case of only voltage programming, and the light emission gradation can be set faster than in the case of only current programming. .

D.第4実施例:
図10は、第4実施例の画素回路210cと単一ラインドライバ410cの内部構成を示す回路図である。単一ラインドライバ410cの電圧生成回路411cと電流生成回路412cは、マイナスの電源電位−Veeに接続されている。
D. Fourth embodiment:
FIG. 10 is a circuit diagram showing the internal configuration of the pixel circuit 210c and the single line driver 410c of the fourth embodiment. The voltage generation circuit 411c and the current generation circuit 412c of the single line driver 410c are connected to a negative power supply potential -Vee.

第4実施例の画素回路210cは、電流プログラミング回路240cと、2つの電圧プログラミング用トランジスタ251c,252cとを備えている。電流プログラミング回路240cは、有機EL素子220cと、4つのトランジスタ211c〜214cと、保持キャパシタ230cとを有している。なお、この例では第1と第2のトランジスタ211c,212cはnチャンネル型FETであり、第3と第4のトランジスタ213c,214cは、pチャンネル型FETである。   The pixel circuit 210c of the fourth embodiment includes a current programming circuit 240c and two voltage programming transistors 251c and 252c. The current programming circuit 240c includes an organic EL element 220c, four transistors 211c to 214c, and a holding capacitor 230c. In this example, the first and second transistors 211c and 212c are n-channel FETs, and the third and fourth transistors 213c and 214c are p-channel FETs.

第2のサブデータ線U2には、第1と第2のトランジスタ211c,212cがこの順に直列に接続されている。第2のトランジスタ212cのドレインは、第3と第4のトランジスタ213c,214cのゲートに共通に接続されている。また、第1のトランジスタ211cのドレインと第2のトランジスタ212cのソースとが、第3のトランジスタのドレインに共通に接続されている。第4のトランジスタ214cのドレインは、有機EL素子220bを介して電源電位−Veeに接続されている。第3と第4のトランジスタ213c,214cのソースは接地されている。第3と第4のトランジスタ213c,214cのゲート/ソース間には、第1の電圧プログラミング用トランジスタ251cと保持キャパシタ230cとの直列接続が介挿されている。第1の電圧プログラミング用トランジスタ251cがオン状態の時には、保持キャパシタ230cは、有機EL素子220cの駆動トランジスタである第4のトランジスタ214bのソース/ゲート間の電圧を設定する。従って、有機EL素子220cの発光階調は、保持キャパシタ230cの蓄積電荷量に応じて決定される。保持キャパシタ230cの一方の端子と、第1のサブデータ線U1との間には、第2の電圧プログラミング用トランジスタ252cが接続されている。   The first and second transistors 211c and 212c are connected in series in this order to the second sub data line U2. The drain of the second transistor 212c is commonly connected to the gates of the third and fourth transistors 213c and 214c. Further, the drain of the first transistor 211c and the source of the second transistor 212c are connected in common to the drain of the third transistor. The drain of the fourth transistor 214c is connected to the power supply potential -Vee via the organic EL element 220b. The sources of the third and fourth transistors 213c and 214c are grounded. A series connection of the first voltage programming transistor 251c and the holding capacitor 230c is interposed between the gates / sources of the third and fourth transistors 213c and 214c. When the first voltage programming transistor 251c is in the on state, the holding capacitor 230c sets a voltage between the source and gate of the fourth transistor 214b that is a driving transistor of the organic EL element 220c. Therefore, the light emission gradation of the organic EL element 220c is determined according to the amount of charge accumulated in the holding capacitor 230c. A second voltage programming transistor 252c is connected between one terminal of the holding capacitor 230c and the first sub data line U1.

2つの電圧プログラミング用トランジスタ251c,252cのゲートには、第1のサブゲート線V1が共通に接続されている。また、第1と第2のトランジスタ211c,212cのゲートには、第2と第3のサブゲート線V2,V3がそれぞれ接続されている。   The first sub-gate line V1 is commonly connected to the gates of the two voltage programming transistors 251c and 252c. The gates of the first and second transistors 211c and 212c are connected to the second and third sub-gate lines V2 and V3, respectively.

第1と第2のトランジスタ211c,212cは、保持キャパシタ230cに所望の電荷を蓄積する際に使用されるスイッチングトランジスタである。第4のトランジスタ214cは、有機EL素子220に流れる電流値を制御するための駆動トランジスタである。なお、第3と第4のトランジスタ213c,214cはいわゆるカレントミラー回路を構成しており、第3のトランジスタ213cを流れる電流値と、第4のトランジスタ214cを流れる電流値は所定の比例関係にある。従って、第2のサブデータ線U2を介して第3のトランジスタ213cのプログラミング電流Imを流すと、これに比例した電流が第4のトランジスタ214cと有機EL素子220cとを流れる。これらの2つの電流値の比は、2つのトランジスタ213c,214cの利得係数βの比に等しい。なお、利得係数βは、良く知られているように、β=(μC0 W/L)で定義される。ここで、μはキャリアの移動度、C0 はゲート容量、Wはチャンネル幅、Lはチャンネル長である。 The first and second transistors 211c and 212c are switching transistors used when a desired charge is accumulated in the holding capacitor 230c. The fourth transistor 214 c is a drive transistor for controlling the value of current flowing through the organic EL element 220. The third and fourth transistors 213c and 214c constitute a so-called current mirror circuit, and the current value flowing through the third transistor 213c and the current value flowing through the fourth transistor 214c are in a predetermined proportional relationship. . Therefore, when the programming current Im of the third transistor 213c is passed through the second sub data line U2, a current proportional to the current flows through the fourth transistor 214c and the organic EL element 220c. The ratio of these two current values is equal to the ratio of the gain coefficient β of the two transistors 213c and 214c. The gain coefficient β is defined by β = (μC 0 W / L) as is well known. Here, μ is the carrier mobility, C 0 is the gate capacitance, W is the channel width, and L is the channel length.

この電流プログラミング回路240cの第1と第2のトランジスタ211c,212cは、電流信号Iout によって保持キャパシタ230cに電荷を供給するか否かを制御する機能を有しており、本発明における「第1のスイッチングトランジスタ」に相当する。また、第2の電圧プログラミング用トランジスタ252cは、電圧信号Vout によって保持キャパシタ230cに電荷を供給するか否かを制御する機能を有しており本発明における「第2のスイッチングトランジスタ」に相当する。さらに、第2の電圧プログラミング用トランジスタ251cは、本発明における「第3のスイッチングトランジスタ」に相当する。なお、第1の電圧プログラミング用トランジスタ251cは省略することも可能である。   The first and second transistors 211c and 212c of the current programming circuit 240c have a function of controlling whether or not to supply a charge to the holding capacitor 230c by the current signal Iout. It corresponds to a “switching transistor”. The second voltage programming transistor 252c has a function of controlling whether or not to supply electric charge to the holding capacitor 230c by the voltage signal Vout, and corresponds to the “second switching transistor” in the present invention. Further, the second voltage programming transistor 251c corresponds to the “third switching transistor” in the present invention. Note that the first voltage programming transistor 251c may be omitted.

図10は、第4実施例の画素回路210cの動作を示すタイミングチャートである。プログラミング期間Tprでは、まず、第1のゲート信号V1のみがHレベルとなり、第1と第2の電圧プログラミング用トランジスタ251c,252cがオフ状態とオン状態にそれぞれ設定される。このとき、電圧生成回路411cが、第1のサブデータ線U1を介して電圧信号Vout を保持キャパシタ230cに供給して、電圧プログラミングを行う。次に、第1のゲート信号V1がLレベルに立ち下がり、第2と第3のゲート信号V2,V3がHレベルとなる。第2と第3のゲート信号V2,V3がHレベルにある期間では、電流プログラミング回路240c内の第1と第2のスイッチングトランジスタ211c,212cがオン状態となり、電流信号Iout によって保持キャパシタ230cのプログラミングが実行される。このとき、第4のトランジスタ214cおよび有機EL素子220cにも、電流信号Iout の電流値Im(図11(e))に比例した電流値Imaが流れる(図11(f))。このとき、第3と第4のトランジスタ213c,214cの駆動状態に応じた電荷が保持キャパシタ230cに蓄積される。従って、第2と第3のゲート信号V2,V3がLレベルに立ち下がった後も、第4のトランジスタ214cと有機EL素子220cには、保持キャパシタ230cの蓄積電荷量に応じた電流値Imaが流れる。   FIG. 10 is a timing chart showing the operation of the pixel circuit 210c of the fourth embodiment. In the programming period Tpr, first, only the first gate signal V1 becomes H level, and the first and second voltage programming transistors 251c and 252c are set to the off state and the on state, respectively. At this time, the voltage generation circuit 411c supplies the voltage signal Vout to the holding capacitor 230c through the first sub data line U1 to perform voltage programming. Next, the first gate signal V1 falls to the L level, and the second and third gate signals V2 and V3 become the H level. During the period when the second and third gate signals V2 and V3 are at the H level, the first and second switching transistors 211c and 212c in the current programming circuit 240c are turned on, and the programming of the holding capacitor 230c is performed by the current signal Iout. Is executed. At this time, the current value Ima proportional to the current value Im of the current signal Iout (FIG. 11E) also flows through the fourth transistor 214c and the organic EL element 220c (FIG. 11F). At this time, charges corresponding to the driving states of the third and fourth transistors 213c and 214c are accumulated in the holding capacitor 230c. Accordingly, even after the second and third gate signals V2 and V3 fall to the L level, the fourth transistor 214c and the organic EL element 220c have the current value Ima corresponding to the amount of charge accumulated in the holding capacitor 230c. Flowing.

この第4実施例も、上述した他の実施例と同様の効果を有する。すなわち、電圧プログラミングと電流プログラミングとを併用しているので、電圧プログラミングのみの場合に比べて正確に発光階調を設定でき、また、電流プログラミングのみの場合に比べて高速に発光階調を設定できる。   This fourth embodiment also has the same effect as the other embodiments described above. In other words, since voltage programming and current programming are used together, the light emission gradation can be set more accurately than in the case of only voltage programming, and the light emission gradation can be set faster than in the case of only current programming. .

E.第5実施例:
図12は、第5実施例の画素回路210dと単一ラインドライバ410dの内部構成を示す回路図である。この画素回路210dは、図4に示した回路と同じものである。すなわち、第5実施例では、第1実施例(図3)に設けられていた2つのスイッチングトランジスタ251,252を有していない。また、これらのトランジスタ251,252のためのサブゲート線V1も省略されている。単一ラインドライバ410dや、その内部の回路411d,412dは、図3に示した第1実施例におけるこれらの回路と同じものである。但し、第5実施例では、電圧生成回路411dと電流生成回路412dとが、1本のデータ信号線Xmに共通に接続されている点で第1実施例と異なる。
E. Example 5:
FIG. 12 is a circuit diagram showing the internal configuration of the pixel circuit 210d and the single line driver 410d of the fifth embodiment. The pixel circuit 210d is the same as the circuit shown in FIG. That is, the fifth embodiment does not have the two switching transistors 251 and 252 provided in the first embodiment (FIG. 3). Further, the sub-gate line V1 for these transistors 251 and 252 is also omitted. The single line driver 410d and its internal circuits 411d and 412d are the same as those in the first embodiment shown in FIG. However, the fifth embodiment differs from the first embodiment in that the voltage generation circuit 411d and the current generation circuit 412d are commonly connected to one data signal line Xm.

図13は、第5実施例の画素回路210dの動作を示すタイミングチャートである。プログラミング期間Tprの前半では電圧生成回路411dから電圧信号Vout (図13(c))がデータ線Xmに供給されて電圧プログラミングが実行され、このとき、データ線Xmの充電または放電と、保持キャパシタ230の充電または放電とが行われる。後半では電流生成回路412dから電流信号Iout (図13(d))が供給されて、保持キャパシタ230が正確にプログラミングされる。第5実施例では、電圧プログラミングと電流プログラミングの両方においてスイッチングトランジスタ211がオン状態に設定されるので、これらの両方においてゲート信号V2がHレベルに保たれる。   FIG. 13 is a timing chart showing the operation of the pixel circuit 210d of the fifth embodiment. In the first half of the programming period Tpr, the voltage signal Vout (FIG. 13C) is supplied from the voltage generation circuit 411d to the data line Xm to execute voltage programming. At this time, charging or discharging of the data line Xm and holding capacitor 230 are performed. Is charged or discharged. In the second half, the current signal Iout (FIG. 13 (d)) is supplied from the current generation circuit 412d, and the holding capacitor 230 is accurately programmed. In the fifth embodiment, since the switching transistor 211 is set to the ON state in both voltage programming and current programming, the gate signal V2 is kept at the H level in both of them.

このように、従来と同じ画素回路を用いた場合にも、電圧プログラミングと電流プログラミングとを併用するようにすれば、電圧プログラミングのみの場合に比べて正確に発光階調を設定でき、また、電流プログラミングのみの場合に比べて高速に発光階調を設定できる。特に、第5実施例では、1つのデータ線Xmを用いて電圧プログラミングが行われた後に、同じデータ線Xmを用いて電流プログラミングが実施される。電圧プログラミングでは、データ線Xmと保持キャパシタ230の両方に対して一種のプリチャージが行われ、その後、電流プログラミングが実施される。従って、従来に比べて高速にかつ正確に発光階調を設定することが可能である。   In this way, even when the same pixel circuit as the conventional one is used, if the voltage programming and the current programming are used together, the light emission gradation can be set more accurately than in the case of only the voltage programming, and the current The light emission gradation can be set faster than in the case of programming alone. Particularly, in the fifth embodiment, after voltage programming is performed using one data line Xm, current programming is performed using the same data line Xm. In voltage programming, a kind of precharge is performed on both the data line Xm and the holding capacitor 230, and then current programming is performed. Therefore, it is possible to set the light emission gradation with higher speed and accuracy than in the prior art.

なお、第5実施例のように、同一のデータ線Xmを用いて電圧プログラミングと電流プログラミングを行う場合に、電圧プログラミング期間と電流プログラミング期間とが部分的に重なり合っていても良い。発光階調を正確に設定するためには、少なくとも電圧プログラミング(電圧信号の供給)が完了した後の期間において、電流プログラミング(電流信号の供給)が行われるように、電圧信号と電流信号のタイミングが調整されていることが好ましい。   As in the fifth embodiment, when voltage programming and current programming are performed using the same data line Xm, the voltage programming period and the current programming period may partially overlap. In order to accurately set the light emission gradation, the timing of the voltage signal and the current signal is set so that the current programming (current signal supply) is performed at least in the period after the voltage programming (voltage signal supply) is completed. Is preferably adjusted.

F.他の変形例:
F1:
上述した各種の実施例では、1行分の画素回路群毎に(すなわち、線順次に)プログラミングを行っていたが、この代わりに、1画素回路毎に(すなわち、点順次に)プログラミングを行うようにしてもよい。点順次にプログラミングを行う場合には、1組のデータ線Xm(U1,U2)毎に1つの単一ラインドライバ410(データ信号生成回路)を設ける必要はなく、画素回路マトリクスの全体に対して、1つの単一ラインドライバ410のみを設けておけばよい。このとき、1つの単一ラインドライバ410は、プログラミング対象となる画素回路を含む1組のデータ線上に、データ信号(電圧信号Vout と電流信号Iout )を出力できるように構成されていればよい。これを実現するために、例えば、単一ラインドライバ410と複数組のデータ線との接続関係を切り換えるスイッチ回路を設けるようにしてもよい。
F. Other variations:
F1:
In the various embodiments described above, programming is performed for each pixel circuit group for one row (that is, line-sequentially). Instead, programming is performed for each pixel circuit (that is, dot-sequentially). You may do it. In the case of performing dot-sequential programming, it is not necessary to provide one single line driver 410 (data signal generation circuit) for each set of data lines Xm (U1, U2), and for the entire pixel circuit matrix. Only one single line driver 410 needs to be provided. At this time, one single line driver 410 may be configured to output a data signal (voltage signal Vout and current signal Iout) on a set of data lines including a pixel circuit to be programmed. In order to realize this, for example, a switch circuit for switching the connection relationship between the single line driver 410 and a plurality of sets of data lines may be provided.

F2:
上述した各種の実施例では、すべてのトランジスタがFETで構成されているものとしていたが、一部または全部のトランジスタをバイポーラトランジスタや他の種類のスイッチング素子で置き換えることも可能である。FETのゲート電極と、バイポーラトランジスタのベース電極は、本発明における「制御電極」に相当する。これらの各種のトランジスタとしては、薄膜トランジスタ(TFT)に加えて、シリコンベースのトランジスタも採用可能である。
F2:
In the various embodiments described above, all transistors are assumed to be composed of FETs, but some or all of the transistors can be replaced with bipolar transistors or other types of switching elements. The gate electrode of the FET and the base electrode of the bipolar transistor correspond to the “control electrode” in the present invention. As these various transistors, in addition to thin film transistors (TFTs), silicon-based transistors can also be employed.

F3:
上述した各種の実施例で用いた画素回路では、プログラミング期間Tprと発光期間Telとが分かれていたが、プログラミング期間Tprが発光期間Telの一部に重なるような画素回路を用いることも可能である。例えば、図9や図11の動作では、プログラム期間Tpr中にも有機EL素子に電流IELが流れており、発光している。従って、これらの動作では、プログラム期間Tprと発光期間Telとが一部重なっていると考えることも可能である。
F3:
In the pixel circuits used in the various embodiments described above, the programming period Tpr and the light emission period Tel are separated, but it is also possible to use a pixel circuit in which the programming period Tpr overlaps a part of the light emission period Tel. . For example, in the operations of FIG. 9 and FIG. 11, the current IEL flows through the organic EL element even during the program period Tpr and emits light. Therefore, in these operations, it can be considered that the program period Tpr and the light emission period Tel partially overlap.

F4:
上述した各種の実施例においては、アクティブマトリクス駆動法を利用するものとしていたが、本発明は、パッシブマトリクス駆動法を用いて有機EL素子を駆動する場合にも適用可能である。但し、多階調の調整が可能な表示装置や、アクティブマトリクス駆動法を用いる表示装置に対しては、駆動の高速化への要求がより強いので、本発明の効果もより顕著である。さらに、本発明は、画素回路をマトリクス状に配列した表示装置に限らず、他の配列を採用した場合にも適用することが可能である。
F4:
In the various embodiments described above, the active matrix driving method is used. However, the present invention can also be applied to the case where the organic EL element is driven using the passive matrix driving method. However, for a display device capable of multi-gradation adjustment and a display device using an active matrix driving method, the effect of the present invention is more remarkable because there is a stronger demand for higher driving speed. Furthermore, the present invention is not limited to a display device in which pixel circuits are arranged in a matrix, but can be applied to cases where other arrangements are employed.

F5:
上述した実施例や変形例では、有機EL素子を用いた表示装置の例を説明したが、本発明は、有機EL素子以外の発光素子を用いた表示装置や電子装置にも適用可能である。例えば、駆動電流に応じて発光の階調が調整可能な他の種類の発光素子(LEDやFED(Field Emission Display)など)を有する装置にも適用することができる。
F5:
In the above-described embodiments and modifications, examples of display devices using organic EL elements have been described. However, the present invention can also be applied to display devices and electronic devices using light emitting elements other than organic EL elements. For example, the present invention can also be applied to an apparatus having other types of light emitting elements (LED, FED (Field Emission Display), etc.) whose light emission gradation can be adjusted according to the drive current.

F6:
上述した各実施例で説明した動作は単なる一例であり、画素回路に異なる動作を行わせるようにしてもよい。例えば、ゲート信号V1〜V3の変化のパターンを上述の例とは異なるパターンに設定することも可能である。また、電圧プログラミングが必要か否かを判断して、必要とされる場合にのみ電圧プログラミングを実行するようにしてもよい。例えば、電圧信号として供給されるデータ信号が、発光素子のすべての階調に対応する電圧値を取り得るようにしてもよい。また、データ信号の電圧値の数は、発光素子の階調の数よりも少なくても良い。後者の場合には、発光素子の階調のある範囲毎に、データ信号の1つの電圧値が対応付けられる。
F6:
The operations described in the above-described embodiments are merely examples, and different operations may be performed on the pixel circuit. For example, the change pattern of the gate signals V1 to V3 can be set to a pattern different from the above example. Further, it may be determined whether or not voltage programming is necessary, and voltage programming may be executed only when necessary. For example, a data signal supplied as a voltage signal may take voltage values corresponding to all gradations of the light emitting element. Further, the number of voltage values of the data signal may be smaller than the number of gradations of the light emitting element. In the latter case, one voltage value of the data signal is associated with a certain range of gradation of the light emitting element.

F7:
上述した各実施例の画素回路は、種々の電子機器の表示装置に適用可能であり、例えば、パーソナルコンピュータや、携帯電話、ディジタルスチルカメラ、テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等に適用可能である。
F7:
The pixel circuits of the above-described embodiments can be applied to display devices of various electronic devices. For example, personal computers, mobile phones, digital still cameras, televisions, viewfinder type and monitor direct view type video tape recorders, The present invention can be applied to a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a video phone, a POS terminal, a device equipped with a touch panel, and the like.

本発明の第1実施例としての表示装置の概略構成を示すブロック図。1 is a block diagram showing a schematic configuration of a display device as a first embodiment of the present invention. 表示マトリクス部200とデータ線ドライバ400の内部構成を示すブロック図。FIG. 3 is a block diagram showing an internal configuration of a display matrix unit 200 and a data line driver 400. 第1実施例の画素回路210と単一ラインドライバ410の内部構成を示す回路図。FIG. 3 is a circuit diagram showing an internal configuration of a pixel circuit 210 and a single line driver 410 according to the first embodiment. トランジスタ251がオン状態で他のトランジスタ252がオフ状態の場合の画素回路210の等価回路を示す回路図。FIG. 10 is a circuit diagram illustrating an equivalent circuit of the pixel circuit 210 when a transistor 251 is on and another transistor 252 is off. 第1実施例の画素回路210の通常の動作を示すタイミングチャート。6 is a timing chart showing a normal operation of the pixel circuit 210 of the first embodiment. 第2実施例の画素回路210aと単一ラインドライバ410の内部構成を示す回路図。The circuit diagram which shows the internal structure of the pixel circuit 210a and the single line driver 410 of 2nd Example. 第2実施例の画素回路210aの動作を示すタイミングチャート。9 is a timing chart showing the operation of the pixel circuit 210a of the second embodiment. 第3実施例の画素回路210bと単一ラインドライバ410bの内部構成を示す回路図。The circuit diagram which shows the internal structure of the pixel circuit 210b of 3rd Example, and the single line driver 410b. 第3実施例の画素回路210bの動作を示すタイミングチャート。9 is a timing chart showing the operation of the pixel circuit 210b of the third embodiment. 第4実施例の画素回路210cと単一ラインドライバ410cの内部構成を示す回路図。The circuit diagram which shows the internal structure of the pixel circuit 210c of 4th Example, and the single line driver 410c. 第4実施例の画素回路210cの動作を示すタイミングチャート。14 is a timing chart showing the operation of the pixel circuit 210c of the fourth embodiment. 第5実施例の画素回路210dと単一ラインドライバ410dの内部構成を示す回路図。FIG. 10 is a circuit diagram showing an internal configuration of a pixel circuit 210d and a single line driver 410d according to a fifth embodiment. 第5実施例の画素回路210dの動作を示すタイミングチャート。10 is a timing chart illustrating an operation of a pixel circuit 210d according to a fifth embodiment.

符号の説明Explanation of symbols

200…表示マトリクス部
210…画素回路
211,212…スイッチングトランジスタ(第1のスイッチングトランジスタ)
213…トランジスタ
214…駆動トランジスタ
220…有機EL素子
230,232…保持キャパシタ
240…電流プログラミング回路
251…電圧プログラミング用トランジスタ(第3のスイッチングトランジスタ)
261…電圧プログラミング用トランジスタ(第2のスイッチングトランジスタ)
300…ゲートドライバ
400…データ線ドライバ
410…単一ラインドライバ
411…電圧生成回路
412…電流生成回路
200: Display matrix 210: Pixel circuit 211, 212: Switching transistor (first switching transistor)
213 ... Transistor 214 ... Drive transistor 220 ... Organic EL element 230, 232 ... Holding capacitor 240 ... Current programming circuit 251 ... Transistor for voltage programming (third switching transistor)
261 ... Voltage programming transistor (second switching transistor)
DESCRIPTION OF SYMBOLS 300 ... Gate driver 400 ... Data line driver 410 ... Single line driver 411 ... Voltage generation circuit 412 ... Current generation circuit

Claims (10)

第1ないし第3の走査線と、
電圧信号を伝送するための電圧信号用データ線と、電流信号を伝送するための電流信号用データ線と、
単位回路と、
を備え、
前記単位回路は、
発光ダイオードと、
前記発光ダイオードに流れる電流の経路にソース並びにドレインが接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続され、前記電流信号用データ線から供給される電流信号の電流値に応じた電荷量を保持する保持キャパシタと、
前記第1の走査線にゲートが接続されているとともに、前記電圧信号用データ線と前記保持キャパシタとの間の配線上にソース並びにドレインが接続された電圧供給制御用トランジスタと、
前記第2の走査線にそれぞれのゲートが接続されるとともに一方のソースと他方のドレインとが互いに接続され、該接続に前記駆動トランジスタのソース又はドレインが接続された第1と第2の電流供給制御用トランジスタであって、前記駆動トランジスタのゲートと前記電流信号用データ線との間に配置された第1と第2の電流供給制御用トランジスタと、
前記第1の走査線にゲートが接続されているとともに、前記保持キャパシタと前記駆動トランジスタのゲートとの間にソース並びにドレインが接続された第1のトランジスタであって、前記電圧供給制御用トランジスタとは逆のオン/オフ状態を取る第1のトランジスタと、
前記第3の走査線にゲートが接続されているとともに、前記駆動トランジスタと前記発光ダイオードとの間の配線上にソース並びにドレインが接続された第2のトランジスタと、
を有し、
前記電圧信号用データ線に対する電圧信号の出力が開始されるとともに開始する第1の期間に、前記電圧供給制御用トランジスタがオン状態になるとともに前記第1と第2の電流供給制御用トランジスタ及び前記第2のトランジスタがオフ状態になり、前記単位回路に対して前記発光ダイオードの発光階調に応じた電圧値の電圧信号が供給され、
前記第1の期間の後の第2の期間に、前記電圧供給制御用トランジスタがオフ状態に切り替わるとともに前記第1と第2の電流供給制御用トランジスタがオン状態に切り替わって、前記単位回路に対して前記発光ダイオードの発光階調に応じた電流値の電流信号が供給され、
前記第2の期間の後の第3の期間に、前記第1と第2の電流供給制御用トランジスタが再びオフ状態に切り替わるとともに前記第2のトランジスタがオン状態に切り替わって、前記駆動電流は前記発光ダイオードに供給され、
前記第3の期間に前記駆動電流は、前記駆動トランジスタと第2のトランジスタとを通過し、
前記第1の期間は、前記第2のトランジスタがオフ状態であるときに開始されること、
を特徴とする電子装置。
First to third scan lines;
A voltage signal data line for transmitting a voltage signal; a current signal data line for transmitting a current signal;
A unit circuit;
With
The unit circuit is
A light emitting diode;
A drive transistor having a source and a drain connected to a path of a current flowing through the light emitting diode,
A holding capacitor connected to a gate of the driving transistor and holding a charge amount corresponding to a current value of a current signal supplied from the current signal data line;
A gate on the first scan line is connected, a voltage supply control transistor having a source and a drain connected to the wiring between the holding capacitor and the data line for the voltage signal,
Wherein the second source and the other one Rutotomoni respective gates connected to the scanning line drain connected to each other, the source or the first and second current supply having a drain connected to the driving transistor to the connection First and second current supply control transistors disposed between a gate of the drive transistor and the current signal data line;
A gate on the first scan line is connected, a first transistor having a source and drain connected between the gate of the driving transistor and the storage capacitor, and the voltage supply control transistor Is a first transistor that takes the opposite on / off state;
A gate to the third scanning line is connected, a second transistor having a source and a drain connected to the wiring between the driving transistor and the light emitting diode,
Have
In the first period when the output of the voltage signal to the voltage signal data line is started, the voltage supply control transistor is turned on and the first and second current supply control transistors and The second transistor is turned off, and a voltage signal having a voltage value corresponding to the light emission gradation of the light emitting diode is supplied to the unit circuit.
In the second period following said first period, said first and second current supply control transistor is switched on state with the voltage supply control transistor is switched off, against the unit circuits A current signal having a current value corresponding to the light emission gradation of the light emitting diode is supplied,
In a third period after the second period, the first and second current supply control transistors are switched off and the second transistor is switched on, and the drive current is Supplied to the light emitting diode,
In the third period, the driving current passes through the driving transistor and the second transistor,
The first period starts when the second transistor is in an off state;
An electronic device characterized by the above.
第1ないし第3の走査線と、
電圧信号を伝送するための電圧信号用データ線と、電流信号を伝送するための電流信号用データ線と、
単位回路と、
を備え、
前記単位回路は、
発光ダイオードと、
前記発光ダイオードに流れる電流の経路にソース並びにドレインが接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続され、前記電流信号用データ線から供給される電流信号の電流値に応じた電荷量を保持する保持キャパシタと、
前記第1の走査線にゲートが接続されているとともに、前記電圧信号用データ線と前記保持キャパシタとの間の配線上にソース並びにドレインが接続された電圧供給制御用トランジスタと、
前記第2の走査線にそれぞれのゲートが接続されるとともに一方のソースと他方のドレインとが互いに接続され、該接続に前記駆動トランジスタのソース又はドレインが接続された第1と第2の電流供給制御用トランジスタであって、前記駆動トランジスタのゲートと前記電流信号用データ線との間に配置された第1と第2の電流供給制御用トランジスタと、
前記第1の走査線にゲートが接続されているとともに、前記保持キャパシタと前記駆動トランジスタのゲートとの間にソース並びにドレインが接続された第1のトランジスタであって、前記電圧供給制御用トランジスタとは逆のオン/オフ状態を取る第1のトランジスタと、
前記第3の走査線にゲートが接続されているとともに、前記駆動トランジスタと前記発光ダイオードとの間の配線上にソース並びにドレインが接続された第2のトランジスタと、
を有し、
前記電圧信号用データ線に対する電圧信号の出力が開始されるとともに開始する第1の期間に、前記電圧供給制御用トランジスタがオン状態になるとともに前記第1と第2の電流供給制御用トランジスタ及び前記第2のトランジスタがオフ状態になり、前記発光ダイオードの発光階調に応じた電圧値の電圧信号が前記保持キャパシタに供給され、
前記第1の期間の後の第2の期間に供給される前記発光ダイオードの発光階調に応じた電流値の電流信号に対応する、前記保持キャパシタに蓄積された電荷量に応じた電流値を有する駆動電流が、前記第2の期間の後の第3の期間に前記発光ダイオードに供給され、
前記第3の期間に、前記駆動電流は前記駆動トランジスタと前記第2のトランジスタとを通過し、
前記第1の期間は、前記第2のトランジスタがオフ状態であるときに開始されること、
を特徴とする電子装置。
First to third scan lines;
A voltage signal data line for transmitting a voltage signal; a current signal data line for transmitting a current signal;
A unit circuit;
With
The unit circuit is
A light emitting diode;
A drive transistor having a source and a drain connected to a path of a current flowing through the light emitting diode,
A holding capacitor connected to a gate of the driving transistor and holding a charge amount corresponding to a current value of a current signal supplied from the current signal data line;
A gate on the first scan line is connected, a voltage supply control transistor having a source and a drain connected to the wiring between the holding capacitor and the data line for the voltage signal,
Wherein the second source and the other one Rutotomoni respective gates connected to the scanning line drain connected to each other, the source or the first and second current supply having a drain connected to the driving transistor to the connection First and second current supply control transistors disposed between a gate of the drive transistor and the current signal data line;
A gate on the first scan line is connected, a first transistor having a source and drain connected between the gate of the driving transistor and the storage capacitor, and the voltage supply control transistor Is a first transistor that takes the opposite on / off state;
A gate to the third scanning line is connected, a second transistor having a source and a drain connected to the wiring between the driving transistor and the light emitting diode,
Have
In the first period when the output of the voltage signal to the voltage signal data line is started, the voltage supply control transistor is turned on and the first and second current supply control transistors and The second transistor is turned off, and a voltage signal having a voltage value corresponding to the light emission gradation of the light emitting diode is supplied to the holding capacitor,
A current value corresponding to the amount of charge accumulated in the holding capacitor corresponding to a current signal having a current value corresponding to a light emission gradation of the light emitting diode supplied in a second period after the first period; A driving current having is supplied to the light emitting diode in a third period after the second period;
In the third period, the drive current passes through the drive transistor and the second transistor;
The first period starts when the second transistor is in an off state;
An electronic device characterized by the above.
請求項1又は2記載の電子装置において、
前記第1の期間において、前記第2のトランジスタはオフ状態であること、
を特徴とする電子装置。
The electronic device according to claim 1 or 2,
In the first period, the second transistor is in an OFF state;
An electronic device characterized by the above.
請求項1乃至3のいずれかに記載の電子装置において、
前記第1の期間及び前記第2の期間において、前記第2のトランジスタはオフ状態であること、
を特徴とする電子装置。
The electronic device according to claim 1,
The second transistor is in an off state in the first period and the second period;
An electronic device characterized by the above.
請求項1乃至4のいずれかに記載の電子装置において、
前記第1の期間にプリチャージが行われること、
を特徴とする電子装置。
The electronic device according to any one of claims 1 to 4,
Precharging is performed during the first period;
An electronic device characterized by the above.
請求項1乃至5のいずれかに記載の電子装置において、
前記保持キャパシタのプリチャージが前記電圧信号によって行われること、
を特徴とする電子装置。
The electronic device according to claim 1,
The precharging of the holding capacitor is performed by the voltage signal;
An electronic device characterized by the above.
電子装置の駆動方法であって、
前記電子装置は、
第1ないし第3の走査線と、
電圧信号を伝送するための電圧信号用データ線と、電流信号を伝送するための電流信号用データ線と、
単位回路と、
を備え、
前記単位回路は、
発光ダイオードと、
前記発光ダイオードに流れる電流の経路にソース並びにドレインが接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続され、前記電流信号用データ線から供給される電流信号の電流値に応じた電荷量を保持する保持キャパシタと、
前記第1の走査線にゲートが接続されているとともに、前記電圧信号用データ線と前記保持キャパシタとの間の配線上にソース並びにドレインが接続された電圧供給制御用トランジスタと、
前記第2の走査線にそれぞれのゲートが接続されるとともに一方のソースと他方のドレインとが互いに接続され、該接続に前記駆動トランジスタのドレインが接続された第1と第2の電流供給制御用トランジスタであって、前記駆動トランジスタのゲートと前記電流信号用データ線との間に配置された第1と第2の電流供給制御用トランジスタと、
前記第1の走査線にゲートが接続されているとともに、前記保持キャパシタと前記駆動トランジスタのゲートとの間にソース並びにドレインが接続された第1のトランジスタであって、前記電圧供給制御用トランジスタとは逆のオン/オフ状態を取る第1のトランジスタと、
前記第3の走査線にゲートが接続されているとともに、前記駆動トランジスタと前記発光ダイオードとの間の配線上にソース並びにドレインが接続された第2のトランジスタと、
を有し、
前記駆動方法は、
前記保持キャパシタに対して電圧信号を供給する第1のステップと、
電流信号により前記駆動トランジスタのソース-ゲート電圧を設定する第2のステップと、
前記第2のステップにより設定された前記ソース-ゲート電圧に応じた電流値を有する駆動電流を前記発光ダイオードに供給する第3のステップと、を含み、
前記第3のステップにおいて、前記駆動電流は、前記駆動トランジスタと前記第2のトランジスタとを通過し、
前記第1のステップは、前記第2のトランジスタがオフ状態であるときに開始されること、
を特徴とする電子装置の駆動方法。
An electronic device driving method comprising:
The electronic device is
First to third scan lines;
A voltage signal data line for transmitting a voltage signal; a current signal data line for transmitting a current signal;
A unit circuit;
With
The unit circuit is
A light emitting diode;
A drive transistor having a source and a drain connected to a path of a current flowing through the light emitting diode,
A holding capacitor connected to a gate of the driving transistor and holding a charge amount corresponding to a current value of a current signal supplied from the current signal data line;
A gate on the first scan line is connected, a voltage supply control transistor having a source and a drain connected to the wiring between the holding capacitor and the data line for the voltage signal,
Wherein a second one of the source of Rutotomoni respective gates connected to the scanning line and the other drain are connected to each other, the first and second current supply control to the drain of the driving transistor to the connection is connected A first and second current supply control transistor disposed between a gate of the driving transistor and the current signal data line;
A gate on the first scan line is connected, a first transistor having a source and drain connected between the gate of the driving transistor and the storage capacitor, and the voltage supply control transistor Is a first transistor that takes the opposite on / off state;
A gate to the third scanning line is connected, a second transistor having a source and a drain connected to the wiring between the driving transistor and the light emitting diode,
Have
The driving method is:
Providing a voltage signal to the holding capacitor;
A second step of setting a source-gate voltage of the driving transistor according to a current signal;
And a third step of supplying a driving current having a current value corresponding to the source-gate voltage set by the second step to the light emitting diode,
In the third step, the driving current passes through the driving transistor and the second transistor;
The first step is initiated when the second transistor is off;
A method for driving an electronic device.
請求項7に記載の電子装置の駆動方法において、
前記第1のステップをおこなっているときは、前記第2のトランジスタはオフ状態であること、
を特徴とする電子装置の駆動方法。
The method of driving an electronic device according to claim 7.
When performing the first step, the second transistor is in an off state;
A method for driving an electronic device.
請求項7に記載の電子装置の駆動方法において、
前記第1のステップ及び前記第2のステップを行っているときは、前記第2のトランジスタはオフ状態であること、
を特徴とする電子装置の駆動方法。
The method of driving an electronic device according to claim 7.
The second transistor is in an off state when performing the first step and the second step;
A method for driving an electronic device.
請求項1乃至6のいずれかに記載の電子装置を備えた電子機器。 The electronic device provided with the electronic device in any one of Claims 1 thru | or 6.
JP2005298620A 2005-10-13 2005-10-13 Electronic device, driving method of electronic device, and electronic apparatus Expired - Lifetime JP4316550B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005298620A JP4316550B2 (en) 2005-10-13 2005-10-13 Electronic device, driving method of electronic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005298620A JP4316550B2 (en) 2005-10-13 2005-10-13 Electronic device, driving method of electronic device, and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001379714A Division JP2003177709A (en) 2001-12-13 2001-12-13 Pixel circuit for light emitting element

Publications (2)

Publication Number Publication Date
JP2006053586A JP2006053586A (en) 2006-02-23
JP4316550B2 true JP4316550B2 (en) 2009-08-19

Family

ID=36031049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005298620A Expired - Lifetime JP4316550B2 (en) 2005-10-13 2005-10-13 Electronic device, driving method of electronic device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4316550B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102351737B (en) * 2011-07-30 2014-02-26 常州市康瑞化工有限公司 Technology for post-treating cyanacetate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102351737B (en) * 2011-07-30 2014-02-26 常州市康瑞化工有限公司 Technology for post-treating cyanacetate

Also Published As

Publication number Publication date
JP2006053586A (en) 2006-02-23

Similar Documents

Publication Publication Date Title
KR100455467B1 (en) Pixel circuit for light emitting element
US11282462B2 (en) Electronic display with hybrid in-pixel and external compensation
US7576718B2 (en) Display apparatus and method of driving the same
US8791887B2 (en) Method of compensating for capacitance of a programming line of an OLED display
EP1580722B1 (en) Pixel circuit
JP4663327B2 (en) Semiconductor device
EP1610292B1 (en) Display device, driving method thereof and electronic device
EP3059728A1 (en) Pixel circuit, pixel, amoled display device comprising same and driving method thereof
JP2021193453A (en) Display device
JP2008242498A (en) Display panel, light emitting display device using the same and driving method thereof
US20050140666A1 (en) Display device using demultiplexer and driving method thereof
CN110148378B (en) Measuring pixels via data lines
US7847774B2 (en) Active matrix organic light emitting diode (AMOLED) display, a pixel driving circuit, and a driving method thereof
JP5514389B2 (en) Semiconductor device and display device
US7502002B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
JP4316551B2 (en) Electronic device and electronic equipment
US8378939B2 (en) Semiconductor device
JP2004361935A (en) Semiconductor device and driving method thereof
JP4316550B2 (en) Electronic device, driving method of electronic device, and electronic apparatus
JP4396705B2 (en) Electronic device and electronic equipment
KR20230097702A (en) Electroluminescence display and driving method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070511

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

R150 Certificate of patent or registration of utility model

Ref document number: 4316550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term