JP4307298B2 - Image forming apparatus - Google Patents
Image forming apparatus Download PDFInfo
- Publication number
- JP4307298B2 JP4307298B2 JP2004075694A JP2004075694A JP4307298B2 JP 4307298 B2 JP4307298 B2 JP 4307298B2 JP 2004075694 A JP2004075694 A JP 2004075694A JP 2004075694 A JP2004075694 A JP 2004075694A JP 4307298 B2 JP4307298 B2 JP 4307298B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- control board
- determination
- memory
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Description
この発明は、複写機等の画像形成装置に関する。 The present invention relates to an image forming apparatus such as a copying machine.
複写機では、印字速度の違いによって機械構成が異なっている。つまり、複写機には、印字速度が異なる複数種類の機種がある。制御基板については、機種が異なる複写機においても、部品構成に違いはない。ただし、制御基板に搭載される制御プログラムについては、機種毎に制御設定値に違いがある。 In a copying machine, the machine configuration differs depending on the printing speed. That is, there are a plurality of types of copying machines with different printing speeds. As for the control board, there is no difference in the parts configuration even in the copying machines of different models. However, there is a difference in the control setting value for each model for the control program mounted on the control board.
各印字速度に応じた制御設定値または制御プログラムを制御基板に記憶させ、それが搭載された複写機の機種に応じた制御設定値または制御プログラムを選択できるようにしておくことによって、制御基板を全ての機種に共通したものとすることが可能である。このようにすれば、機種毎に異なる制御基板を作成しなくて済むので、その製造および保守が容易となる。 By storing the control setting value or control program corresponding to each printing speed in the control board and enabling the selection of the control setting value or control program corresponding to the model of the copying machine in which it is installed, It can be common to all models. In this way, since it is not necessary to create a different control board for each model, its manufacture and maintenance are facilitated.
しかしながら、このように各機種に共用できるように各機種毎の制御設定値または制御プログラムが記憶された制御基板を用いる場合には、それが搭載された複写機の機種がどの機種であるかを制御基板に認識させる必要がある。制御基板自体にそれが搭載される機種を設定するためのスイッチを設けることも考えられるが、そのようにすると、制御基板を交換する毎に、その作業者が設定操作を行う必要があり、面倒である。
この発明は、各機種に共用できるように各機種毎の制御設定値または制御プログラムが記憶された制御基板を用いる場合において、それが搭載された複写機の機種がどの機種であるかを制御基板に自動的に認識させることができるようになる画像形成装置を提供することを目的とする。 In the case of using a control board storing a control setting value or a control program for each model so that it can be shared by each model, the control board indicates which model of the copying machine in which the control board is installed. An object of the present invention is to provide an image forming apparatus that can automatically recognize the image.
請求項1に記載の発明は、画像形成装置本体に着脱自在に取り付けられる着脱ユニットと、前記着脱ユニットに取り付けられておりかつ不揮発性メモリを備えたメモリ基板と、前記画像形成装置本体内に設けられかつ前記メモリ基板上の前記不揮発性メモリとデータを通信するための制御基板とを備えており、前記制御基板は、機種が異なる複数種類の画像形成装置に共用できるように、複数の機種毎の制御設定値または機種毎の制御プログラムを保持している画像形成装置において、前記画像形成装置本体に、前記制御基板に前記メモリ基板を接続するとともに、当該画像形成装置の機種を前記制御基板に認識させるための中継手段が設けられており、前記中継手段は、当該中継手段が前記制御基板に接続されることによって、当該中継手段が搭載された画像形成装置の機種を前記制御基板に認識させるための機種判定用回路と、当該中継手段が前記制御基板と前記メモリ基板とに接続された状態において、前記制御基板と前記メモリ基板とをデータ通信可能に接続するための電線とを含み、前記機種判定用回路が、画像形成装置の機種毎に異なる、画像形成装置である。 According to one aspect of the present invention, the detachable unit detachably mounted to the image forming apparatus main body, and a memory board with a mounted and, nonvolatile memory in the detachable unit, provided in the image forming apparatus main body is and has a control board for communicating said non-volatile memory and the data on the memory board, the control board, so that it can be shared by a plurality of types of image forming apparatuses having different types, each of the plurality of models in the control set value or an image forming apparatus that holds a control program for each machine type, the image forming apparatus main body, thereby connecting the memory board to the control board, said the model of the image forming apparatus relay means for recognizing the control board is provided with, the relay means, by the relay unit is connected to the control board, the relay hand The memory board but a model determination circuit for recognizing the type of installed image forming apparatus to the control board, in a state in which the relay unit is connected to said memory board and the control board, and the control board Are connected to each other so that data communication is possible, and the model determination circuit is different for each model of the image forming apparatus.
請求項2に記載の発明は、前記機種判定用回路は、当該中継手段が前記制御基板と接続されている状態において、前記メモリ基板が当該中継手段に接続されているか否かを前記制御基板に認識させるための回路を含んでいる、請求項1に記載の画像形成装置である。According to a second aspect of the present invention, the model determination circuit determines whether the memory board is connected to the relay means in the state where the relay means is connected to the control board. The image forming apparatus according to
この発明によれば、各機種に共用できるように各機種毎の制御設定値または制御プログラムが記憶された制御基板を用いる場合において、それが搭載された複写機の機種がどの機種であるかを制御基板に自動的に認識させることができるようになる。 According to the present invention, in the case of using a control board in which a control setting value or a control program for each model is stored so that it can be shared by each model, it is possible to determine which model of the copying machine in which it is mounted. The control board can be automatically recognized.
以下、図面を参照して、この発明を複写機に適用した場合の実施例について説明する。 Embodiments of the present invention applied to a copying machine will be described below with reference to the drawings.
複写機には、印字速度が異なる6種類の機種があるものとする。種別1〜種別6の機種の印字速度は、例えば、10枚/秒,15枚/秒,20枚/秒,25枚/秒,25枚/秒,30枚/秒である。
Assume that there are six types of copiers with different printing speeds. The printing speeds of the
〔1〕機種種別1の複写機についての説明
図1は、機種種別1の複写機本体内の制御基板および中継基板と、複写機本体に着脱自在に取り付けられる現像ユニットに取り付けられているメモリ基板とを示している。
[1] Description of
複写機本体1内には、制御基板10と、制御基板10に着脱自在に接続される中継基板20−1とが設けられている。現像ユニット2には、メモリ基板30が取り付けられている。現像ユニット2は、複写機本体1に着脱自在に取り付けられる。現像ユニット2が複写機本体1に取り付けられる際には、現像ユニット2に取り付けられたメモリ基板30と複写機本体1内の中継基板20−1とが接続される。
In the copying machine
複写機の機種毎に制御プログラムの制御設定値が異なっている。そして、制御基板10としては、各機種に共用できるように各機種毎の制御設定値が記憶されているものが用いられているものとする。つまり、制御基板10としては、各機種間において共通のものが用いられている。中継基板20−1としては、各機種毎に異なるものが用いられている。図1では、複写機の機種は種別1であるので、中継基板20−1としては、機種種別1に対応したものが用いられている。
The control setting value of the control program differs for each type of copier. And as the
制御基板10には、CPU11と、そのプログラムの他、各機種毎の制御設定値、後述する判定用テーブル等のデータを記憶したROM12と、必要なデータを記憶するRAM13と、CPU11のI/F回路および判定用回路(メモリ基板30が中継基板20−1に接続されているか否かおよび機種を判定するための回路)を含むI/F&判定用回路、当該I/F&判定用回路を中継基板20−1と着脱自在に接続するためのコネクタ端子P1〜P9とが設けられている。CPU11は、通信用ポートD1,D2と、判定用ポートA,Bとを備えている。なお、判定用ポートA,Bの入力電圧は、A/D変換されてCPU11内に取り込まれる。
The
中継基板20−1は、中継回路および判定用回路(メモリ基板30が中継基板20−1に接続されているか否かおよび機種を制御基板10のCPU11に判定させるための回路)を含む中継&判定用回路と、中継&判定用回路を制御基板10と着脱自在に接続するためのコネクタ端子Q1〜Q9と、中継&判定用回路をメモリ基板30に着脱自在に接続するためのコネクタ端子R1〜R5とを備えている。
The relay board 20-1 includes a relay circuit and a determination circuit (a circuit for causing the CPU 11 of the
メモリ基板30には、複写枚数等の管理データを記憶するための不揮発性メモリ(EEPROM)31、不揮発性メモリ31のI/F回路および判定用回路(メモリ基板30が中継基板20−1に接続されているか否かを制御基板10のCPU11に判定させるための回路)を含むI/F&判定用回路と、当該I/F&判定用回路を中継基板20−1に着脱自在に接続するためのコネクタ端子S1〜S5とを備えている。
The
制御基板10のコネクタ端子P1〜P9は、中継基板20−1のコネクタ端子Q1〜Q9と連結されている。中継基板20−1のコネクタ端子R1〜R5は、メモリ基板30のコネクタ端子S1〜S5と連結されている。
The connector terminals P1 to P9 of the
〔1−1〕制御基板10上のI/F&判定用回路についての説明
制御基板10上のI/F&判定用回路について説明する。コネクタ端子P1は、抵抗R1を介してCPU11の第1判定用ポートAに接続されているとともに、抵抗R2を介してCPU11の第2判定用ポートBに接続されている。また、コネクタ端子P1は電源Vc1にも接続されている。
[1-1] Description of I / F & Determination Circuit on
コネクタ端子P2はCPU11の第1通信用ポートD1に接続されている。コネクタ端子P3はCPU11の第2通信用ポートD2に接続されている。 The connector terminal P2 is connected to the first communication port D1 of the CPU 11. The connector terminal P3 is connected to the second communication port D2 of the CPU 11.
コネクタ端子P4は、抵抗R3を介して接地されている。コネクタ端子P5は、抵抗R4を介して接地されている。コネクタ端子P6は、CPU11の第1判定用ポートAに接続されている。コネクタ端子P7は、接地されている。コネクタ端子P8は、抵抗R5を介して接地されている。コネクタ端子P9は、CPU11の第2判定用ポートBに接続されている。 The connector terminal P4 is grounded via a resistor R3. The connector terminal P5 is grounded via a resistor R4. The connector terminal P6 is connected to the first determination port A of the CPU 11. The connector terminal P7 is grounded. The connector terminal P8 is grounded via a resistor R5. The connector terminal P9 is connected to the second determination port B of the CPU 11.
この例では、各抵抗R1〜R5の抵抗値は、次のように設定されている。R1=R2=R3=4.7kΩ,R4=18kΩ、R5=47kΩ。 In this example, the resistance values of the resistors R1 to R5 are set as follows. R1 = R2 = R3 = 4.7 kΩ, R4 = 18 kΩ, R5 = 47 kΩ.
〔1−2〕中継基板20−1上のI/F&判定用回路についての説明
中継基板20−1上のI/F&判定用回路について説明する。コネクタ端子R1,R2,R3は、それぞれコネクタ端子Q1,Q2,Q3に接続されている。コネクタ端子R4は、コネクタ端子Q7に接続されている。コネクタ端子R5は、コネクタ端子Q9に接続されている。コネクタ端子Q4とコネクタ端子Q6とが互いに接続されている。コネクタ端子Q5とコネクタ端子Q8とが互いに接続されている。
[1-2] Description of I / F & Determination Circuit on Relay Board 20-1 The I / F & determination circuit on relay board 20-1 will be described. Connector terminals R1, R2, and R3 are connected to connector terminals Q1, Q2, and Q3, respectively. The connector terminal R4 is connected to the connector terminal Q7. The connector terminal R5 is connected to the connector terminal Q9. Connector terminal Q4 and connector terminal Q6 are connected to each other. Connector terminal Q5 and connector terminal Q8 are connected to each other.
〔1−3〕メモリ基板30上のI/F&判定用回路についての説明
メモリ基板30上のI/F&判定用回路について簡単に説明する。図1において、各Vc2は、制御基板10の電源Vc1からの電源が供給される電源である。
[1-3] Description of I / F & Determination Circuit on
コネクタ端子S1は、各電源Vc2に接続されている。コネクタ端子S4およびS5は、接地されている。 The connector terminal S1 is connected to each power source Vc2. Connector terminals S4 and S5 are grounded.
不揮発性メモリ31の第1ポートはコネクタ端子S2に接続され、不揮発性メモリ31の第2ポートは、コネクタ端子S3に接続されている。不揮発性メモリ31の第1ポートとコネクタ端子S2とを接続する接続線は、抵抗R6を介して電源Vc2に接続されている。この接続線と抵抗R6との接続点は、コンデンサC1を介して接地されている。不揮発性メモリ31の第2ポートとコネクタ端子S3とを接続する接続線は、抵抗R7を介して電源Vc2に接続されている。この接続線と抵抗R7との接続点は、コンデンサC2を介して接地されている。
The first port of the
〔1−4〕着脱判定および機種判定等についての説明
図1に示すように、メモリ基板30が中継基板20−1に接続された状態においては、メモリ基板30上の不揮発性メモリ31の第1ポートは、コネクタ端子S2、R2、Q2、P2を介して制御基板10上のCPU11の第1通信用ポートD1に接続されている。また、メモリ基板30上の不揮発性メモリ31の第2ポートは、コネクタ端子S3、R3、Q3、P3を介して制御基板10上のCPU11の第2通信用ポートD2に接続されている。
[1-4] Description of Detachment Determination, Model Determination, etc. As shown in FIG. 1, when the
制御基板10のCPU11は、第1判定用ポートAと第2判定用ポートBに入力される電圧値に対応するデジタル値の組合せと、ROM12内の判定用テーブルに基づいて、メモリ基板30が中継基板20−1に接続されているか否かの判定(着脱判定)と、複写機の機種の判定(機種判定)とを行う。
The CPU 11 of the
以下の説明では、電源Vc1の電源電圧に相当する電圧Vcが判定用ポートに入力されたときにCPU11に入力されるデジタル値を”255”とし、0Vの電圧が判定用ポートに入力されたときにCPU11に入力されるデジタル値を”0”とする。0Vから電源Vc1の電源電圧に相当する電圧Vcまでの間の電圧が入力された場合には、”0”〜”255”の範囲内でその電圧値に比例したデジタル値がCPU11に入力されるものとする。 In the following description, when a voltage Vc corresponding to the power supply voltage of the power supply Vc1 is input to the determination port, the digital value input to the CPU 11 is “255”, and a voltage of 0 V is input to the determination port. The digital value input to the CPU 11 is “0”. When a voltage from 0 V to a voltage Vc corresponding to the power supply voltage of the power supply Vc1 is input, a digital value proportional to the voltage value in the range of “0” to “255” is input to the CPU 11. Shall.
メモリ基板30が中継基板20−1に接続されていない状態では、第2判定用ポートBに入力される電圧は、電源Vc1の電源電圧Vc(デジタル値”255”)となる。メモリ基板30が中継基板20−1に接続された状態では、第2判定用ポートBは接地されるため、第2判定用ポートBに入力される電圧は0V(デジタル値”0”)となる。
In a state where the
第1判定用ポートAに入力される電圧は、Vcが抵抗R1(この例では4.7kΩ)と、抵抗R3(この例では4.7kΩ)とによって分圧された電圧値(デジタル値”128”)となる。 The voltage input to the first determination port A is a voltage value (digital value “128”) in which Vc is divided by the resistor R1 (4.7 kΩ in this example) and the resistor R3 (4.7 kΩ in this example). )).
つまり、メモリ基板30が中継基板20−1に接続されていない状態(着脱ユニット無しの状態)では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”128”と”255”となる。また、メモリ基板30が中継基板20−1に接続されている状態(着脱ユニット有りの状態)では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”128”と”0”となる。
That is, in a state where the
表1は、ROM12に格納されている判定用テーブルの概要を示している。なお、実際は、各デジタル値に幅をもたしている。
Table 1 shows an outline of the determination table stored in the
CPU11は、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せと、判定用テーブルの内容とに基づいて、着脱判定と機種判定とを行う。 The CPU 11 performs attachment / detachment determination and model determination based on the combination of digital values corresponding to the input voltages of the first determination port A and the second determination port B and the contents of the determination table.
図1のような中継基板20−1が用いられている機種種別1の複写機では、現像ユニット2が装着されていない状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”128”と”255”となるので、CPU11は、判定用テーブルに基づいて、機種が種別1で着脱ユニットが装着されていないと判別する。
In the
また、現像ユニット2が装着されている状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”128”と”0”となるので、CPU11は、判定用テーブルに基づいて、機種が種別1で着脱ユニットが装着されていると判別する。
When the developing
CPU11は、認識した機種種別に応じた制御設定値を用いて制御を行うことになる。なお、制御基板10が交換された場合にも、新しく設置された制御基板10のCPU11は、上記のようにして、それが搭載されている複写機の機種を認識することができる。
The CPU 11 performs control using a control setting value corresponding to the recognized model type. Even when the
〔2〕種別2〜種別6の機種に用いられる中継基板20−2〜20−6についての説明。 次に、種別2〜種別6の機種に用いられる中継基板20−2〜20−6について説明する。
[2] Description of relay boards 20-2 to 20-6 used for
図2〜図6は、それぞれ種別2〜種別6の機種の制御基板、中継基板およびメモリ基板を示している。図2〜図6において、制御基板10の構成は、図1の制御基板10の構成と同じである。同様に、図2〜図6において、メモリ基板30の構成は、図1のメモリ基板30の構成と同じである。
2 to 6 show control boards, relay boards, and memory boards of
各機種において、中継基板20−1〜20−6のI/F&判定用回路の構成は、互いに異なっているので、中継基板のI/F&判定用回路の構成について説明する。 In each model, the configuration of the I / F & determination circuit of the relay boards 20-1 to 20-6 is different from each other, so the configuration of the I / F & determination circuit of the relay board will be described.
〔2−1〕種別2の中継基板20−2についての説明
図2の種別2の中継基板20−2のI/F&判定用回路について説明する。
[2-1] Description of
コネクタ端子R1,R2,R3は、それぞれコネクタ端子Q1,Q2,Q3に接続されている。コネクタ端子R4は、コネクタ端子Q7に接続されている。コネクタ端子R5は、コネクタ端子Q9に接続されている。コネクタ端子Q4とコネクタ端子Q8とが互いに接続されている。コネクタ端子Q5とコネクタ端子Q6とが互いに接続されている。 Connector terminals R1, R2, and R3 are connected to connector terminals Q1, Q2, and Q3, respectively. The connector terminal R4 is connected to the connector terminal Q7. The connector terminal R5 is connected to the connector terminal Q9. Connector terminal Q4 and connector terminal Q8 are connected to each other. Connector terminal Q5 and connector terminal Q6 are connected to each other.
メモリ基板30が中継基板20−2に接続されていない状態では、CPU11の第2判定用ポートBに入力される電圧は、電源Vc1の電源電圧Vc(デジタル値”255”)となる。メモリ基板30が中継基板20−2に接続された状態では、第2判定用ポートBは接地されるため、CPU11の第2判定用ポートBに入力される電圧は0V(デジタル値”0”)となる。
In a state where the
第1判定用ポートAに入力される電圧は、Vcが抵抗R1(この例では4.7kΩ)と、抵抗R4(この例では18kΩ)とによって分圧された電圧値(デジタル値”202”)となる。 The voltage input to the first determination port A is a voltage value (digital value “202”) in which Vc is divided by the resistor R1 (4.7 kΩ in this example) and the resistor R4 (18 kΩ in this example). It becomes.
図2のような中継基板20−2が用いられている機種種別2の複写機では、現像ユニット2が装着されていない状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”202”と”255”となるので、CPU11は、判定用テーブルに基づいて、機種が種別2で着脱ユニットが装着されていないと判別する。
In the
また、現像ユニット2が装着されている状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”202”と”0”となるので、CPU11は、判定用テーブルに基づいて、機種が種別2で着脱ユニットが装着されていると判別する。
When the developing
〔2−2〕種別3の中継基板20−3についての説明
図3の種別3の中継基板20−3のI/F&判定用回路について説明する。
[2-2] Description of
コネクタ端子R1,R2,R3は、それぞれコネクタ端子Q1,Q2,Q3に接続されている。コネクタ端子R4は、コネクタ端子Q7に接続されている。コネクタ端子R5は、コネクタ端子Q9に接続されている。コネクタ端子Q4とコネクタ端子Q5とが互いに接続されている。コネクタ端子Q6とコネクタ端子Q8とが互いに接続されている。 Connector terminals R1, R2, and R3 are connected to connector terminals Q1, Q2, and Q3, respectively. The connector terminal R4 is connected to the connector terminal Q7. The connector terminal R5 is connected to the connector terminal Q9. Connector terminal Q4 and connector terminal Q5 are connected to each other. Connector terminal Q6 and connector terminal Q8 are connected to each other.
メモリ基板30が中継基板20−3に接続されていない状態では、CPU11の第2判定用ポートBに入力される電圧は、電源Vc1の電源電圧Vc(デジタル値”255”)となる。メモリ基板30が中継基板20−3に接続された状態では、第2判定用ポートBは接地されるため、CPU11の第2判定用ポートBに入力される電圧は0V(デジタル値”0”)となる。
In a state where the
第1判定用ポートAに入力される電圧は、Vcが抵抗R1(この例では4.7kΩ)と、抵抗R5(この例では47kΩ)とによって分圧された電圧値(デジタル値”232”)となる。 The voltage input to the first determination port A is a voltage value (digital value “232”) in which Vc is divided by the resistor R1 (4.7 kΩ in this example) and the resistor R5 (47 kΩ in this example). It becomes.
図3のような中継基板20−3が用いられている機種種別3の複写機では、現像ユニット2が装着されていない状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”232”と”255”となるので、CPU11は、判定用テーブルに基づいて、機種が種別3で着脱ユニットが装着されていないと判別する。
In the
また、現像ユニット2が装着されている状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”232”と”0”となるので、CPU11は、判定用テーブルに基づいて、機種が種別3で着脱ユニットが装着されていると判別する。
When the developing
〔2−3〕種別4の中継基板20−4についての説明
図4の種別4の中継基板20−4のI/F&判定用回路について説明する。
[2-3] Description of
コネクタ端子R1,R2,R3は、それぞれコネクタ端子Q1,Q2,Q3に接続されている。コネクタ端子R4は、コネクタ端子Q7に接続されている。コネクタ端子R5は、コネクタ端子Q6に接続されている。コネクタ端子Q4とコネクタ端子Q9とが互いに接続されている。コネクタ端子Q5とコネクタ端子Q8とが互いに接続されている。 Connector terminals R1, R2, and R3 are connected to connector terminals Q1, Q2, and Q3, respectively. The connector terminal R4 is connected to the connector terminal Q7. The connector terminal R5 is connected to the connector terminal Q6. Connector terminal Q4 and connector terminal Q9 are connected to each other. Connector terminal Q5 and connector terminal Q8 are connected to each other.
メモリ基板30が中継基板20−4に接続されていない状態では、CPU11の第1判定用ポートAに入力される電圧は、電源Vc1の電源電圧Vc(デジタル値”255”)となる。メモリ基板30が中継基板20−4に接続された状態では、第1判定用ポートAは接地されるため、CPU11の第1判定用ポートAに入力される電圧は0V(デジタル値”0”)となる。
In a state where the
第2判定用ポートBに入力される電圧は、Vcが抵抗R2(この例では4.7kΩ)と、抵抗R3(この例では4.7kΩ)とによって分圧された電圧値(デジタル値”128”)となる。 The voltage input to the second determination port B is a voltage value (digital value “128”) in which Vc is divided by the resistor R2 (4.7 kΩ in this example) and the resistor R3 (4.7 kΩ in this example). )).
図4のような中継基板20−4が用いられている機種種別4の複写機では、現像ユニット2が装着されていない状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”255”と”128”となるので、CPU11は、判定用テーブルに基づいて、機種が種別4で着脱ユニットが装着されていないと判別する。
In the
また、現像ユニット2が装着されている状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”0”と”128”となるので、CPU11は、判定用テーブルに基づいて、機種が種別4で着脱ユニットが装着されていると判別する。
When the developing
〔2−4〕種別5の中継基板20−5についての説明
図5の種別5の中継基板20−5のI/F&判定用回路について説明する。
[2-4] Description of
コネクタ端子R1,R2,R3は、それぞれコネクタ端子Q1,Q2,Q3に接続されている。コネクタ端子R4は、コネクタ端子Q7に接続されている。コネクタ端子R5は、コネクタ端子Q6に接続されている。コネクタ端子Q4とコネクタ端子Q8とが互いに接続されている。コネクタ端子Q5とコネクタ端子Q9とが互いに接続されている。 Connector terminals R1, R2, and R3 are connected to connector terminals Q1, Q2, and Q3, respectively. The connector terminal R4 is connected to the connector terminal Q7. The connector terminal R5 is connected to the connector terminal Q6. Connector terminal Q4 and connector terminal Q8 are connected to each other. Connector terminal Q5 and connector terminal Q9 are connected to each other.
メモリ基板30が中継基板20−5に接続されていない状態では、CPU11の第1判定用ポートAに入力される電圧は、電源Vc1の電源電圧Vc(デジタル値”255”)となる。メモリ基板30が中継基板20−5に接続された状態では、第1判定用ポートAは接地されるため、CPU11の第1判定用ポートAに入力される電圧は0V(デジタル値”0”)となる。
In a state where the
第2判定用ポートBに入力される電圧は、Vcが抵抗R2(この例では4.7kΩ)と、抵抗R4(この例では18kΩ)とによって分圧された電圧値(デジタル値”202”)となる。 The voltage input to the second determination port B is a voltage value (digital value “202”) in which Vc is divided by the resistor R2 (4.7 kΩ in this example) and the resistor R4 (18 kΩ in this example). It becomes.
図5のような中継基板20−5が用いられている機種種別5の複写機では、現像ユニット2が装着されていない状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”255”と”202”となるので、CPU11は、判定用テーブルに基づいて、機種が種別5で着脱ユニットが装着されていないと判別する。
In the
また、現像ユニット2が装着されている状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”0”と”202”となるので、CPU11は、判定用テーブルに基づいて、機種が種別5で着脱ユニットが装着されていると判別する。
When the developing
〔2−5〕種別6の中継基板20−6についての説明
図6の種別6の中継基板20−6のI/F&判定用回路について説明する。
[2-5] Description of Type 6 Relay Board 20-6 The I / F & determination circuit of the type 6 relay board 20-6 in FIG. 6 will be described.
コネクタ端子R1,R2,R3は、それぞれコネクタ端子Q1,Q2,Q3に接続されている。コネクタ端子R4は、コネクタ端子Q7に接続されている。コネクタ端子R5は、コネクタ端子Q6に接続されている。コネクタ端子Q4とコネクタ端子Q5とが互いに接続されている。コネクタ端子Q8とコネクタ端子Q9とが互いに接続されている。 Connector terminals R1, R2, and R3 are connected to connector terminals Q1, Q2, and Q3, respectively. The connector terminal R4 is connected to the connector terminal Q7. The connector terminal R5 is connected to the connector terminal Q6. Connector terminal Q4 and connector terminal Q5 are connected to each other. Connector terminal Q8 and connector terminal Q9 are connected to each other.
メモリ基板30が中継基板20−6に接続されていない状態では、CPU11の第1判定用ポートAに入力される電圧は、電源Vc1の電源電圧Vc(デジタル値”255”)となる。メモリ基板30が中継基板20−6に接続された状態では、第1判定用ポートAは接地されるため、CPU11の第1判定用ポートAに入力される電圧は0V(デジタル値”0”)となる。
In a state where the
第2判定用ポートBに入力される電圧は、Vcが抵抗R2(この例では4.7kΩ)と、抵抗R5(この例では47kΩ)とによって分圧された電圧値(デジタル値”232”)となる。 The voltage input to the second determination port B is a voltage value (digital value “232”) in which Vc is divided by the resistor R2 (4.7 kΩ in this example) and the resistor R5 (47 kΩ in this example). It becomes.
図6のような中継基板20−6が用いられている機種種別6の複写機では、現像ユニット2が装着されていない状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”255”と”232”となるので、CPU11は、判定用テーブルに基づいて、機種が種別6で着脱ユニットが装着されていないと判別する。
In the type 6 copier using the relay board 20-6 as shown in FIG. 6, the input voltages of the first determination port A and the second determination port B are not installed when the developing
また、現像ユニット2が装着されている状態では、第1判定用ポートAおよび第2判定用ポートBの入力電圧に対応するデジタル値の組合せは、”0”と”232”となるので、CPU11は、判定用テーブルに基づいて、機種が種別6で着脱ユニットが装着されていると判別する。
When the developing
なお、各中継基板20−1〜20−6を、コネクタ端子Q1〜Q9を備えたコネクタと、コネクタ端子R1〜R5を備えたコネクタと、中継&判定回路を構成するための電線とから構成するようにしてもよい。つまり、基板が存在しなくてもよい。 In addition, each relay board | substrate 20-1-20-6 is comprised from the connector provided with connector terminal Q1-Q9, the connector provided with connector terminal R1-R5, and the electric wire for comprising a relay & determination circuit. You may do it. That is, the substrate may not exist.
1 複写機本体
2 現像ユニット
10 制御基板
20−1〜20−6 中継基板
30 メモリ基板
DESCRIPTION OF
Claims (2)
前記画像形成装置本体に、前記制御基板に前記メモリ基板を接続するとともに、当該画像形成装置の機種を前記制御基板に認識させるための中継手段が設けられており、
前記中継手段は、当該中継手段が前記制御基板に接続されることによって、当該中継手段が搭載された画像形成装置の機種を前記制御基板に認識させるための機種判定用回路と、
当該中継手段が前記制御基板と前記メモリ基板とに接続された状態において、前記制御基板と前記メモリ基板とをデータ通信可能に接続するための電線とを含み、
前記機種判定用回路が、画像形成装置の機種毎に異なる、画像形成装置。 A detachable unit detachably attached to the image forming apparatus main body, wherein a memory board having a mounted and non-volatile memory in the removable unit, the non-on and the memory substrate provided in the image forming apparatus main body and a control board for communicating sexual memory and data, the control board, as can be shared in different models plural kinds of image forming apparatus, also control set value for each of the plurality of models for each machine type In the image forming apparatus holding the control program of
To the image forming apparatus main body, thereby connecting the memory board to the control board, the relay means is provided for recognizing the type of the image forming apparatus to said control board,
It said relay means, by the relay unit is connected to the control board, and the type determination circuit for recognizing the type of the image forming apparatus to which the relay means is mounted on the control board,
In a state where the relay means is connected to the control board and the memory board, including a wire for connecting the control board and the memory board so that data communication is possible ,
The image forming apparatus, wherein the model determination circuit is different for each model of the image forming apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075694A JP4307298B2 (en) | 2004-03-17 | 2004-03-17 | Image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075694A JP4307298B2 (en) | 2004-03-17 | 2004-03-17 | Image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005262524A JP2005262524A (en) | 2005-09-29 |
JP4307298B2 true JP4307298B2 (en) | 2009-08-05 |
Family
ID=35087573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004075694A Expired - Fee Related JP4307298B2 (en) | 2004-03-17 | 2004-03-17 | Image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4307298B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008200417A (en) * | 2007-02-22 | 2008-09-04 | Toyomaru Industry Co Ltd | Game control device, and game machine equipped with the game control device |
JP5083754B2 (en) * | 2007-03-09 | 2012-11-28 | 豊丸産業株式会社 | Gaming machine control device and gaming machine equipped with the gaming machine control device |
-
2004
- 2004-03-17 JP JP2004075694A patent/JP4307298B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005262524A (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019089279A (en) | Image processing device and program | |
US9815277B2 (en) | Substrate connection system and inkjet recording device | |
JP2008298536A (en) | Connection detecting device | |
JP4307298B2 (en) | Image forming apparatus | |
CN214563895U (en) | Consumable chip and regeneration chip | |
JP5434173B2 (en) | Image forming apparatus and image forming method | |
JP4022936B2 (en) | Control device | |
CN112265382A (en) | Consumable chip and regeneration chip | |
JP2019193978A (en) | Image forming device | |
JPS60232978A (en) | Printer | |
JP2002258691A (en) | Image forming apparatus | |
US10409207B2 (en) | Transmission control apparatus and image forming apparatus with transmission control apparatus | |
US7355358B2 (en) | Configurable H-bridge circuit | |
JP2011010022A (en) | Control apparatus and image forming apparatus | |
JP4905919B2 (en) | Sheet processing device | |
JPH0345374A (en) | Paper size setting system | |
JP6497254B2 (en) | Image forming system | |
JP2008233393A (en) | Piezoelectric buzzer control circuit and information processor | |
JP4347587B2 (en) | Electronic component apparatus and printing apparatus and copying machine provided with the same | |
KR100198553B1 (en) | Control method of a washing machine | |
JP2022069881A (en) | Communication device, image formation device, and control method of communication device | |
JP2019046343A (en) | Image forming apparatus | |
JP4093082B2 (en) | Image forming apparatus | |
JP4438353B2 (en) | Print quality inspection apparatus and method | |
JP2008108094A (en) | Identification circuit and identification method of option substrate, and inverter device using them |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090423 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |