JP4303335B2 - Small device - Google Patents
Small device Download PDFInfo
- Publication number
- JP4303335B2 JP4303335B2 JP26749698A JP26749698A JP4303335B2 JP 4303335 B2 JP4303335 B2 JP 4303335B2 JP 26749698 A JP26749698 A JP 26749698A JP 26749698 A JP26749698 A JP 26749698A JP 4303335 B2 JP4303335 B2 JP 4303335B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cpu
- voltage detection
- storage unit
- power storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Clocks (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
- Measurement Of Current Or Voltage (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は蓄電部を電源として駆動するウオッチドッグタイマを有する小型装置において、ウオッチドッグタイマが動作したとき、システム再起動を行う際に、より安全に動作を再開させる事を目的とした蓄電部を有する小型装置に関する。
【０００２】
【従来の技術】
先ず従来技術の構成を、図２を用いて説明する。
１は蓄電部であり、電圧ＶＢを発生する。２は小型装置であり、該蓄電部１の発生する電圧ＶＢを電源として動作する。該小型装置２の構成は、次の通りである。
【０００３】
３は基準信号源であり、水晶発振器等で構成され、基準信号Ｘを出力する。
４は分周手段であり、発振信号Ｘを入力し、分周信号群ＢＳを出力する。
５はＣＰＵであり、前記基準信号Ｘを入力し動作を行う。
６はウオッチドッグタイマ手段であり、該ＣＰＵ５からの許可信号ＫＰを入力し、タイムアップ信号ＵＰを出力する。
７はＣＰＵリセット手段であり、該タイムアップ信号ＵＰを入力し、リセット信号ＲＳＴを出力する。８は電圧検出回路であり、前記蓄電部１の電圧ＶＢを入力し、電圧検出信号ＫＢを出力する。以上が従来の技術における構成である。
【０００４】
次に従来技術の動作説明をする。
まず、ＣＰＵ５が正常動作している場合について説明する。
ＣＰＵ５は、基準信号Ｘを基に動作を開始すると、まず電圧検出許可信号ＳＢを出力する。
よって、電圧検出回路８は、蓄電部１の電圧ＶＢを検出し、電圧が充分にあるため電圧検出信号ＫＢを出力する。
また、ＣＰＵ５は、電圧検出信号ＫＢが出力されているため、続いて許可信号ＫＰを出力する。よってウオッチドッグタイマ手段６のリセットが解除され、分周信号群ＢＳを基にカウントを開始する。 その後ＣＰＵ５は、ウオッチドッグタイマ手段６がタイムアップしないように許可信号ＫＰを停止し、ウオッチドッグタイマ手段６をリセットする。
つまり、正常動作中のＣＰＵ５は、内部のプログラムに従って許可信号ＫＰを定期的に出力したり、停止したりする事で、正しい動作をしているか否か自己診断を行っている。
【０００５】
次に、ＣＰＵ５が異常動作している場合について説明する。
ＣＰＵ５が異常動作を始めると、 ＣＰＵ５は、定期的に許可信号ＫＰを出力したり、停止したりする動作に異常をきたし、ウオッチドッグタイマ手段６はタイムアップ信号ＵＰが出力される。よって、ＣＰＵリセット手段７はリセット信号ＲＳＴを出力し、一定時間が経過するとリセット信号ＲＳＴの出力を停止する。
よって、ＣＰＵ５の異常動作は停止し、 ＣＰＵ５は通常動作に復帰する。
以上が従来技術の動作説明である。
【０００６】
【発明が解決しようとする課題】
さて蓄電部を有する小型装置は、外部から衝撃により蓄電部の電源供給が一時的に停止したり、環境温度が低い状態で使用する際に蓄電部の内部抵抗が高くなり、システム内の重負荷回路が動作することをきっかけに、システムが異常動作をしてしまう事あった。しかし、これまで記述してきた従来例においては、システムの異常が検出され、一時システムをリセットし、その後リセット解除するのみでは蓄電部の電圧が充分にシステムを駆動するための電圧に至っていない可能性があり、再び異常動作を起こしたり、あるいはウオッチドッグタイマ部そのものが異常を来す可能性があり、非常に危険であった。
【０００７】
本発明の目的は、蓄電部を有する小型装置のシステムが異常動作して、その後解除する際、安全に動作の復帰が出来るように制御する事である。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明は、
ＣＰＵと、該ＣＰＵの電源としての蓄電部と、ウオッチドッグタイマ手段と、
該ウオッチドッグタイマ手段のタイムアップ時に出力されるタイムアップ信号に基づき、前記ＣＰＵをリセットするためのＣＰＵリセット信号を出力するＣＰＵリセット手段と、前記蓄電部の電圧が前記ＣＰＵの正常動作が可能なほど充分か否かを検出すると共に、
充分である場合に電圧検出信号を出力するための電圧検出回路と、
から構成されている小型装置において、
前記ＣＰＵリセット手段は、
前記ウオッチドッグタイマ手段のタイムアップ信号が出力されたときに、
前記電圧検出回路に対し、前記蓄電部の電圧検出を許可する許可信号を出力し、
さらに、前記ＣＰＵリセット手段は、
前記ウオッチドッグタイマ手段のタイムアップ信号とともに、
前記電圧検出回路からの前記電圧検出信号を入力し、
前記電圧検出信号が入力されていない場合は前記ＣＰＵリセット信号の出力を継続し、
前記電圧検出信号が入力された場合は前記ＣＰＵリセット信号の出力を停止する
ことを特徴とする。
【０００９】
【発明の実施の形態】
本発明の説明において、従来例と同一の素子及び信号に関しては従来例と同一番号、同一記号を用い説明を省く。
【００１０】
本発明における構成は、図１を用いて説明する。図１において、１００はＣＰＵリセット手段であり、ウオッチドッグタイマ手段６のタイムアップ信号ＵＰ及び、電圧検出回路８の電圧検出信号ＫＢを入力し、電圧検出許可信号ＲＳＢを出力する。
【００１１】
次に、本発明の動作説明をする。但し、後述する説明において、正常動作については従来例と同様なため、説明は異常動作時についてのみ記述する。
ＣＰＵ５が異常動作を始めると、ＣＰＵ５は、定期的に許可信号ＫＰを出力したり、停止したりする動作に異常をきたし、ウオッチドッグタイマ手段６はタイムアップ信号ＵＰが出力される。よって、ＣＰＵリセット手段７はリセット信号ＲＳＴを出力し、一定時間後リセット信号ＲＳＴの出力を停止する。
また、ＣＰＵリセット手段１００は電圧検出信号ＳＢ２を出力し、検出ＫＢが出力され無かった場合は、リセット信号ＲＳＴの出力を継続し、検出され場合はリセット信号ＲＳＴの出力を停止し、ＣＰＵ５の動作を復帰させる。
【００１２】
【発明の効果】
昨今エコロジーブームから充放電可能な二次電池や、大容量コンデンサ等の蓄電部を使用する事が多くなっているが、逆に蓄電部は非常に温度環境により性能の低下をきたす事がある。
よってＣＰＵが誤動作し、ウオッチドッグタイマが動作した場合には、蓄電部がシステムを正常動作する事が可能な電圧時であるときのみ、システムの動作を再開することで、安全にシステムを復帰できる蓄電部を有する小型装置が提供できる。
【図面の簡単な説明】
【図１】本発明による蓄電部を有する小型装置のシステム構成図である。
【図２】従来の蓄電部を有する小型装置のシステム構成図である。
【符号の説明】
１ 蓄電部
５ ＣＰＵ
６ ウォッチドッグタイマ手段
７ ＣＰＵリセット回路
８ 電圧検出回路
１００ ＣＰＵリセット手段[0001]
BACKGROUND OF THE INVENTION
The present invention in a compact device with a watchdog timer for driving the power storage unit as the power supply, when the watchdog timer is operated, in performing system restart, the power storage unit for the purpose that the resuming safer operation The present invention relates to a small device.
[0002]
[Prior art]
First, the configuration of the prior art will be described with reference to FIG.
1 is a power storage unit, generates a voltage VB. 2 is a compact device, it operates the voltage VB generated by the power storage unit 1 as a power source. The configuration of the
[0003]
Reference numeral 4 denotes frequency dividing means for inputting the oscillation signal X and outputting the frequency divided signal group BS.
Reference numeral 5 denotes a CPU which inputs the reference signal X and operates.
6 is a watchdog timer means, which receives the permission signal KP from the CPU 5 and outputs the time-up signal UP.
Reference numeral 7 denotes CPU reset means for inputting the time-up signal UP and outputting the reset signal RST. A voltage detection circuit 8 receives the voltage VB of the power storage unit 1 and outputs a voltage detection signal KB . The above is the configuration of the conventional technology.
[0004]
Next, the operation of the prior art will be described.
First , a case where the CPU 5 is operating normally will be described.
When the CPU 5 starts the operation based on the reference signal X, it first outputs a voltage detection permission signal SB.
Therefore , the voltage detection circuit 8 detects the voltage VB of the power storage unit 1 and outputs a voltage detection signal KB because the voltage is sufficient.
Further , since the voltage detection signal KB is output , the CPU 5 subsequently outputs the permission signal KP. Therefore, the reset of the watchdog timer means 6 is canceled and the count is started based on the divided signal group BS . Thereafter, the CPU 5 stops the permission signal KP so that the watchdog timer means 6 does not time up, and resets the watchdog timer means 6.
In other words, CPU5 in normal operation, or periodically output permission signal KP according to an internal program, by or stop, that have carried out whether or not the self-diagnosis is the correct behavior.
[0005]
Next , a case where the CPU 5 is operating abnormally will be described.
When CPU 5 begins to malfunction, CPU 5 is to output the regular grant signal KP, Kitaichi the abnormal in operation or stopped, watchdog timer means 6 outputs a time-up signal UP. Therefore , the CPU reset means 7 outputs the reset signal RST and stops outputting the reset signal RST when a certain time has elapsed.
Therefore , the abnormal operation of the CPU 5 stops and the CPU 5 returns to the normal operation.
The above is the description of the operation of the prior art.
[0006]
[Problems to be solved by the invention]
Well, a small device with a power storage unit has a heavy load in the system due to the internal resistance of the power storage unit becoming high when the power supply of the power storage unit is temporarily stopped due to an external impact or when it is used at a low environmental temperature The system sometimes operated abnormally after the circuit was activated. However, in the conventional examples described so far, there is a possibility that the abnormality of the system is detected, and the voltage of the power storage unit does not reach the voltage for driving the system sufficiently only by resetting the temporary system and then releasing the reset. There are, or causing an abnormal operation again, or is the watchdog timer itself may lead to abnormalities, was very dangerous.
[0007]
An object of the present invention is to perform control so that the operation of a small device having a power storage unit can be safely restored when the system is abnormally operated and then released.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides:
A CPU, a power storage unit as a power source of the CPU, watchdog timer means,
CPU reset means for outputting a CPU reset signal for resetting the CPU based on a time-up signal output when the watchdog timer means time-up, and the voltage of the power storage unit enables normal operation of the CPU Detect whether it is enough,
A voltage detection circuit for outputting a voltage detection signal when it is sufficient ;
In a small device composed of
The CPU reset means includes
When the time-up signal of the watchdog timer means is output,
For the voltage detection circuit, output a permission signal that permits voltage detection of the power storage unit,
Further, the CPU reset means includes
Time-up signal of the watchdog timer means and together,
Enter the voltage detection signal from the voltage detection circuit,
If the voltage detection signal is not input, continue to output the CPU reset signal,
The output of the CPU reset signal is stopped when the voltage detection signal is input .
[0009]
DETAILED DESCRIPTION OF THE INVENTION
In the description of the present invention, the same elements and signals as those in the conventional example are denoted by the same reference numerals and symbols as those in the conventional example, and the description is omitted.
[0010]
The configuration of the present invention will be described with reference to FIG. In Figure 1, 100 is a CPU reset means, time-up signal UP and the watchdog timer unit 6 receives the voltage detection signal KB of the voltage detection circuit 8, and outputs a voltage detection permission signal RSB.
[0011]
Next , the operation of the present invention will be described. However , in the description to be described later, the normal operation is the same as that of the conventional example, so the description will be described only for the abnormal operation.
When CPU 5 begins to malfunction, CPU 5 is to output the regular grant signal KP, Kitaichi the abnormal in operation or stopped, watchdog timer means 6 outputs a time-up signal UP. Therefore , the CPU reset means 7 outputs the reset signal RST and stops outputting the reset signal RST after a certain time.
The CPU reset means 100 outputs the voltage detection signal SB2. If the detection KB is not output , the CPU reset means 100 continues to output the reset signal RST. If detected , the CPU reset means 100 stops outputting the reset signal RST. To return.
[0012]
【The invention's effect】
In recent years, secondary batteries that can be charged / discharged and a power storage unit such as a large-capacity capacitor are frequently used since the ecology boom, but conversely, the power storage unit may have a very low performance due to the temperature environment.
Therefore, when the CPU malfunctions and the watchdog timer operates, the system can be safely restored by restarting the system operation only when the power storage unit is at a voltage that allows the system to operate normally. A small device having a power storage unit can be provided.
[Brief description of the drawings]
FIG. 1 is a system configuration diagram of a small apparatus having a power storage unit according to the present invention.
FIG. 2 is a system configuration diagram of a small apparatus having a conventional power storage unit.
[Explanation of symbols]
1 Power storage unit 5 CPU
6 Watchdog timer means 7 CPU reset circuit 8
Claims (1)
該ウオッチドッグタイマ手段のタイムアップ時に出力されるタイムアップ信号に基づき、前記ＣＰＵをリセットするためのＣＰＵリセット信号を出力するＣＰＵリセット手段と、前記蓄電部の電圧が前記ＣＰＵの正常動作が可能なほど充分か否かを検出すると共に、
充分である場合に電圧検出信号を出力するための電圧検出回路と、
から構成されている小型装置において、
前記ＣＰＵリセット手段は、
前記ウオッチドッグタイマ手段のタイムアップ信号が出力されたときに、
前記電圧検出回路に対し、前記蓄電部の電圧検出を許可する許可信号を出力し、
さらに、前記ＣＰＵリセット手段は、
前記ウオッチドッグタイマ手段のタイムアップ信号とともに、
前記電圧検出回路からの前記電圧検出信号を入力し、
前記電圧検出信号が入力されていない場合は前記ＣＰＵリセット信号の出力を継続し、
前記電圧検出信号が入力された場合は前記ＣＰＵリセット信号の出力を停止する
ことを特徴とする小型装置。 A CPU, a power storage unit as a power source of the CPU, watchdog timer means,
CPU reset means for outputting a CPU reset signal for resetting the CPU based on a time-up signal output when the watchdog timer means time-up, and the voltage of the power storage unit enables normal operation of the CPU Detect whether it is enough,
A voltage detection circuit for outputting a voltage detection signal when it is sufficient ;
In a small device composed of
The CPU reset means includes
When the time-up signal of the watchdog timer means is output,
For the voltage detection circuit, output a permission signal that permits voltage detection of the power storage unit,
Further, the CPU reset means includes
Time-up signal of the watchdog timer means and together,
Enter the voltage detection signal from the voltage detection circuit,
If the voltage detection signal is not input, continue to output the CPU reset signal,
The small apparatus characterized in that output of the CPU reset signal is stopped when the voltage detection signal is inputted .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26749698A JP4303335B2 (en) | 1998-09-22 | 1998-09-22 | Small device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26749698A JP4303335B2 (en) | 1998-09-22 | 1998-09-22 | Small device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000098063A JP2000098063A (en) | 2000-04-07 |
| JP4303335B2 true JP4303335B2 (en) | 2009-07-29 |
Family
ID=17445668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26749698A Expired - Fee Related JP4303335B2 (en) | 1998-09-22 | 1998-09-22 | Small device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4303335B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103368380A (en) * | 2012-03-26 | 2013-10-23 | 富士通天株式会社 | A monitoring apparatus and a vehicle-mounted electronic control device |
-
1998
- 1998-09-22 JP JP26749698A patent/JP4303335B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103368380A (en) * | 2012-03-26 | 2013-10-23 | 富士通天株式会社 | A monitoring apparatus and a vehicle-mounted electronic control device |
| CN103368380B (en) * | 2012-03-26 | 2015-09-02 | 富士通天株式会社 | Monitoring arrangement and vehicle-mounted type electronic-controlled installation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000098063A (en) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8954801B2 (en) | Microcomputer and method of operation thereof | |
| JP2012069032A (en) | Information processor | |
| JPH0635576A (en) | Battery driving-type electric unit device | |
| JP2005051935A (en) | Uninterruptible power supply unit | |
| JPH10313542A (en) | Charge/discharge control circuit and rechargeable power supply | |
| JP2004280783A (en) | Microcomputer | |
| EP2782202B1 (en) | Protection method of electronic device and electronic device | |
| JP4303335B2 (en) | Small device | |
| JP2004212601A (en) | Image forming apparatus | |
| JP2007041824A (en) | Resetting circuit for electronic control unit | |
| JP2008225807A (en) | Control device, and program runaway monitoring method for the same | |
| JP7503059B2 (en) | Battery pack and method for monitoring abnormalities therein | |
| JPS58169219A (en) | Memory contents holding system of microcomputer | |
| JP2009003663A (en) | Power control device | |
| JPH06133471A (en) | Battery controlling method | |
| JPH0459645B2 (en) | ||
| JP2009124883A (en) | Secondary battery protection circuit | |
| JP2015225360A (en) | Watchdog timer device | |
| JPH04171516A (en) | Reset circuit | |
| JP4394622B2 (en) | Automatic recovery circuit and automatic recovery method | |
| JPH10271690A (en) | Portable electronic device and battery charging method for the same | |
| JPH05233374A (en) | Watchdog timer device | |
| JP2002278657A (en) | Power source interrupting device | |
| JP2536789Y2 (en) | Device for preventing malfunction of microcomputer system | |
| EP1967939B1 (en) | Method and circuit for controlling the reset operation of a microcontroller or microprocessor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |