JP4290207B2 - Semiconductor element manufacturing apparatus and semiconductor element manufacturing method - Google Patents
Semiconductor element manufacturing apparatus and semiconductor element manufacturing method Download PDFInfo
- Publication number
- JP4290207B2 JP4290207B2 JP2007077062A JP2007077062A JP4290207B2 JP 4290207 B2 JP4290207 B2 JP 4290207B2 JP 2007077062 A JP2007077062 A JP 2007077062A JP 2007077062 A JP2007077062 A JP 2007077062A JP 4290207 B2 JP4290207 B2 JP 4290207B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- semiconductor element
- anode
- manufacturing apparatus
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、半導体素子製造装置およびそれにより製造された半導体素子に関するものであり、特に、反応性ガスのプラズマ放電により基板にエッチングあるいは成膜を施して半導体素子を製造するために用いられ、内部の構造に特徴がある半導体素子製造装置、およびその半導体素子製造装置によって製造された半導体素子に関するものである。 The present invention relates to a semiconductor device manufacturing apparatus and a semiconductor device manufactured thereby, and in particular, is used for manufacturing a semiconductor device by etching or forming a film on a substrate by plasma discharge of a reactive gas. The present invention relates to a semiconductor device manufacturing apparatus characterized by this structure, and a semiconductor device manufactured by the semiconductor device manufacturing apparatus.
従来、半導体素子製造装置としては、プラズマ化学技術においてエッチングあるいは成膜の均一性を改善するようにしたプラズマ反応装置がある(例えば、特許文献1参照)。 Conventionally, as a semiconductor element manufacturing apparatus, there is a plasma reaction apparatus that improves the uniformity of etching or film formation in plasma chemistry technology (see, for example, Patent Document 1).
また、従来の一般的な半導体素子製造装置として、図4に示されたような縦型のものが知られている。 As a conventional general semiconductor element manufacturing apparatus, a vertical type as shown in FIG. 4 is known.
この半導体素子製造装置では、カソード2、アノード4および基板加熱用ヒータ14が、外部大気圧の影響を受けるチャンバーの壁面に、構造体として固定されている。カソード2およびアノード4は、プラズマ放電を起こさせるためのものであり、チャンバーの壁面と兼用されている。
In this semiconductor element manufacturing apparatus, the
前記構造体とカソード2との間には、絶縁物からなる構造体が介在状に設けられている。そして、この構造体によって、カソード2およびアノード4が、チャンバーの壁面に支持されている。
Between the structure and the
カソード2とアノード4との間に形成されるプラズマ放電領域の周囲には、1辺の方向に排気口が設置されている。カソード2の下部およびチャンバーの壁面には、冷却部14が備わっている。被処理物であるガラス基板1はホルダーに固定されており、このホルダーは周囲でチャンバー壁面に設置されている。
Around the plasma discharge region formed between the
さらに、反応性ガスとしてエッチング用ガスを使用する場合には、チャンバー全体をアルミニウム合金で構成するとともに、反応性ラジカルの影響が及ぶカソード2の真空シール部やヒータ24の真空シール部に、カルレッツなどのフッ素系ゴムシール材でシールを施す。
Further, when an etching gas is used as the reactive gas, the entire chamber is made of an aluminum alloy, and Kalretz or the like is added to the vacuum seal portion of the
このような半導体素子製造装置について、より具体的に説明する。すなわち、反応容器としてチャンバーがあり、その内部に、アノード4が配置されている。アノード4は、被処理物であるガラス基板1を一定温度、例えば100℃〜600℃に加熱するヒータ24と接触している。
Such a semiconductor element manufacturing apparatus will be described more specifically. That is, there is a chamber as a reaction vessel, and the
チャンバーおよびアノード4にはステンレス鋼またはアルミニウム合金などが使用され、また、断熱材としてセラミックスなどが使用されている。さらに、基板1に対向するようにカソード2が配置されているが、このカソード2は、電気的な絶縁を得るために、絶縁物からなるカソード支持体5により支持されている。
Stainless steel or aluminum alloy is used for the chamber and the
ここで、均質な膜厚と膜質とを備えた成膜を得るためには、カソード2とアノード4との間隙距離を高い精度で設定する必要がある。このため、カソード2の周辺部分は固定ネジにより一定間隔で固定されている。
Here, in order to obtain a film having a uniform film thickness and film quality, it is necessary to set the gap distance between the
カソード2の材質は、ステンレス鋼またはアルミニウム合金などが使用されている。また、基板1と対向するカソード2の表面には、多数の微小な貫通穴が穴明け加工により明けられている。これらの貫通穴によって、反応性ガス導入管10から供給された反応性ガスを基板1の表面に均一に供給することができる。
The
このような縦型の半導体素子製造装置の場合には、基板1は、基板保持部15で固定状に保持されて、アノード4の表面に配置される。ヒータ24の外側には、チャンバーや真空シール部の温度上昇を抑えるために、冷却部14が配置されている。真空シール部には、バイトンやカルレッツなどのゴムシール材を用いるため、冷却を特に充分に行う必要があるからである。
In the case of such a vertical type semiconductor device manufacturing apparatus, the
チャンバー内の反応性ガスの圧力を自在に制御するために、放電空間排気管9、圧力制御器22および真空ポンプ21が設けられている。真空ポンプ21には、排ガス中の有害物質を除去するための除害装置23が接続されている。また、カソード2へ高周波電力の供給を行うために、高周波電源であるプラズマ励起電源12とインピーダンス整合器13とが設けられている。
In order to freely control the pressure of the reactive gas in the chamber, a discharge
このような構成において、反応性ガスの圧力を制御した状態で、カソード2とアノード4との間にグロー放電を発生させ、基板1の上に非晶質の膜あるいは結晶性の膜を形成する。
In such a configuration, glow discharge is generated between the
以上のような従来の半導体素子製造装置には、次のようないくつかの問題点がある。 The conventional semiconductor element manufacturing apparatus as described above has some problems as follows.
カソード2、アノード4および基板加熱用ヒータ24がチャンバーの壁面に固定されているため、外部への熱伝導が大きくなり、接地とシール部の冷却装置(冷却部14)が必要になる。また、カソード2およびアノード4は、それ自体高い絶縁性が必要とされるにも拘らず、外部大気圧の影響を受けるチャンバーの壁面に兼用されているため、大きな構造体となり、部品も高価になり、さらに裏面側から冷却部14で冷却する必要がある。ヒータ24もチャンバーの壁面と接続されているため、その接続個所を冷却する必要がある。
Since the
カソード2およびアノード4が、絶縁物からなる構造体を介してチャンバーの壁面に支持されているが、電力導入に対して同壁面などの接地距離を確保することが難しいため、プラズマ放電も同壁面などの影響を受けやすい。この影響を最小限に抑えるためには、カソード2からチャンバー壁面を可能な限り遠ざける必要があるが、このようにすると、チャンバーのサイズの大型化に直結するため、大幅なコスト高の要因となる。
Although the
また、大型構造物であるカソード2は、チャンバー壁面との間で電気的な絶縁を確保するだけでなく反応性ガスの漏洩も防がなければならず、大型の絶縁部品が必要となり、大幅なコスト増につながる。
In addition, the
さらに、反応性ガスとしてフッ素系エッチングガスを使用する場合には、真空シール部にバイトンやカルレッツなどのゴムシール材を用いるが、プラズマ放電領域近傍のカソード2およびアノード4のシール部には、フッ素ラジカルの影響が避けられないため、高価なカルレッツを使わなければならない。
Furthermore, when a fluorine-based etching gas is used as the reactive gas, a rubber seal material such as Viton or Kalrez is used for the vacuum seal portion, but fluorine radicals are used for the seal portions of the
しかも、プラズマ放電領域の周囲には、1辺の方向にだけ排気口が設置されているため、反応性ガスのコンダクタンスが小さくなり、多量のガス置換が困難となる。 In addition, since the exhaust port is provided only in the direction of one side around the plasma discharge region, the conductance of the reactive gas is reduced, and a large amount of gas replacement is difficult.
さらに、裏面側から電力を導入するため、プラズマ放電領域が表側の一面に制限される。加えて、縦型の基板設置の場合には、基板1を周囲で固定するため、接地が充分でなくなるという問題もある。
Furthermore, since electric power is introduced from the back side, the plasma discharge region is limited to one surface of the front side. In addition, in the case of installing a vertical type substrate, there is a problem that grounding becomes insufficient because the
本発明は、このような実情に鑑みてなされたものであり、その目的は、簡便な構造でカソードおよびアノードを配置することができるとともに、良好な膜堆積、膜厚分布を得ることができ、さらに、冷却装置を具備する必要がなく、装置全体構造の簡略化ひいては低価格化を実現することができる半導体素子製造装置を提供すること、および同装置により製造される半導体素子製造方法を提供することにある。 The present invention has been made in view of such circumstances, and the object thereof is to arrange a cathode and an anode with a simple structure and to obtain good film deposition and film thickness distribution. Furthermore, it is not necessary to provide a cooling device, and it is possible to provide a semiconductor device manufacturing apparatus capable of realizing the simplification of the overall structure of the device and hence the cost reduction, and a semiconductor device manufacturing method manufactured by the device. There is.
本発明の1つの観点によれば、密封可能なチャンバーと、このチャンバー内にチャンバーの壁面から隔離して設けられ、保持脚を介してチャンバーに取り付けられ、かつ、被処理物である半導体素子基板を収容する内側空間が形成された枠状の内部構造体と、前記内側空間に反応性ガスを供給する反応性ガス供給手段と、反応性ガスをプラズマ放電させるカソードおよびアノードと、半導体素子基板を加熱するヒータとを備えてなり、これらのカソード、アノードおよびヒータが内部構造体により支持されていることを特徴とする半導体素子製造装置が提供される。 According to one aspect of the present invention, a sealable chamber, a semiconductor element substrate which is provided in the chamber and is isolated from the wall surface of the chamber, is attached to the chamber via a holding leg, and is an object to be processed A frame-like internal structure in which an inner space is formed, reactive gas supply means for supplying a reactive gas to the inner space, a cathode and an anode for plasma discharge of the reactive gas, and a semiconductor element substrate There is provided a semiconductor element manufacturing apparatus including a heater for heating, and the cathode, anode and heater supported by an internal structure.
このような半導体素子製造装置では、カソードおよびアノードが、内部構造体によりチャンバーの壁面から隔離して支持されているので、大気圧に対する強度が不要になり、簡略化することができる。また、ヒータがチャンバー壁面から隔離されているので、外部への熱伝導が抑えられ、同壁面を冷却する冷却装置を省略することができる。さらに、チャンバー内において、放電空間の周囲にはカソード、アノードおよび基板加熱用ヒータを支持している内部構造体があるが、それ以外には遮るものがないことから反応性ガスの流路を妨げることがなく、ガスのコンダクタンスも大きくなるので、多量のガスの置換が可能となる。
放電プラズマの安定性においても、外壁等の接地部とカソード電極との距離を十分に確保できるため、アノード電極以外の電位の影響を受けにくくなりプラズマの安定性が向上する。
また、チャンバーの壁面と放電空間とを離すことができるため、フッ素等の腐食系ガスを使用する際においても、真空シールに用いるOリング等の真空部品の耐腐食性を考慮する必要がなくなるため、バイトン等の汎用品を使用できる。
In such a semiconductor element manufacturing apparatus, since the cathode and the anode are supported by the internal structure so as to be isolated from the wall surface of the chamber, the strength against the atmospheric pressure is not required and can be simplified. Further, since the heater is isolated from the chamber wall surface, heat conduction to the outside is suppressed, and a cooling device for cooling the wall surface can be omitted. Further, in the chamber, there is an internal structure that supports the cathode, the anode, and the heater for heating the substrate around the discharge space, but there is nothing else that blocks the flow path of the reactive gas. Since the gas conductance increases, a large amount of gas can be replaced.
Also in the stability of the discharge plasma, a sufficient distance between the grounding portion such as the outer wall and the cathode electrode can be secured, so that it is less affected by potentials other than the anode electrode, and the plasma stability is improved.
Moreover, since the chamber wall and the discharge space can be separated, there is no need to consider the corrosion resistance of vacuum parts such as O-rings used for vacuum sealing even when using a corrosive gas such as fluorine. General-purpose products such as Viton can be used.
従って、本発明に係る半導体素子製造装置によれば、簡便な構造でカソードおよびアノードを配置できるとともに、良好な膜堆積、膜厚分布を得ることができ、さらに、冷却装置を具備する必要がなく、装置全体構造の簡略化ひいては低価格化を実現することができる。 Therefore, according to the semiconductor element manufacturing apparatus according to the present invention, the cathode and the anode can be arranged with a simple structure, good film deposition and film thickness distribution can be obtained, and further, it is not necessary to provide a cooling device. In addition, simplification of the overall structure of the apparatus, and hence cost reduction, can be realized.
本発明に係る半導体素子製造装置は、内部構造体が角柱状の枠組みで構成されているのが好ましい。このように構成されている場合は、角柱状の枠組みにおける平坦な側面を利用することで、平板状のカソードおよびアノードの内部構造体への組み付けが容易になる。 In the semiconductor element manufacturing apparatus according to the present invention, it is preferable that the internal structure is constituted by a prismatic framework. In the case of such a configuration, the flat side surface of the prismatic frame can be used to facilitate the assembly of the flat cathode and anode to the internal structure.
内部構造体は、保持脚を介してチャンバーに取り付けられている。従って、内部構造体とチャンバーの壁面との間の熱伝導を小さくすることができる。しかも、内部構造体をチャンバーの壁面から隔離して配置するため、反応性ガスのコンダクタンスが大きくなり、多量のガス置換が可能となる。 The internal structure is attached to the chamber via holding legs. Therefore, heat conduction between the internal structure and the wall surface of the chamber can be reduced. Moreover, since the internal structure is disposed separately from the wall surface of the chamber, the conductance of the reactive gas is increased, and a large amount of gas replacement is possible.
内部構造体は、絶縁物を介してカソードを支持しているのが好ましい。このような場合には、電力導入に際してカソードに対するチャンバー壁面などの影響を抑えることが可能となるため、放電空間の制御が容易となる。 The internal structure preferably supports the cathode via an insulator. In such a case, since it becomes possible to suppress the influence of the chamber wall surface and the like on the cathode when power is introduced, the discharge space can be easily controlled.
内部構造体は、絶縁物を介してヒータを支持しているのが好ましい。このような場合には、電力導入に際してヒータに対するチャンバー壁面などの影響を抑えることが可能となるばかりでなく、アノードの電位制御を行うことができるため、放電空間の制御が容易となる。 The internal structure preferably supports the heater via an insulator. In such a case, it is possible not only to suppress the influence of the chamber wall surface and the like on the heater when power is introduced, but also to control the potential of the anode, thereby facilitating the control of the discharge space.
これらの絶縁物は、ガラス、アルミナまたはジルコニアであるのが好ましい。このような場合には、入手しやすく比較的安価な材料で所望の絶縁性を確保することができる。 These insulators are preferably glass, alumina or zirconia. In such a case, desired insulation can be ensured with a material that is easily available and relatively inexpensive.
カソードは、その表裏両面以外の面、すなわち、その厚み形成面である端面あるいは側面から電力供給を受けるように構成されているのが好ましい。このように構成されている場合には、表裏両面以外の面から電力導入することで、表裏両面における放電をより有効に利用することができる。 The cathode is preferably configured to receive power from a surface other than both the front and back surfaces, that is, an end surface or a side surface that is a thickness forming surface. In the case of such a configuration, by introducing power from a surface other than both the front and back surfaces, the discharge on both the front and back surfaces can be used more effectively.
本発明に係る半導体素子製造装置は、1つのカソードにおける表裏両面のそれぞれに1つのアノードが対向するように配置され、そのカソードの両面でプラズマ放電が行われるように構成されているのが好ましい。このように構成されている場合には、1つのカソードに対して2箇所のプラズマ放電が可能になるので、より高い処理効率で半導体素子を製造することができ、しかも装置全体の小型化を図ることができる。
もちろん、このような構造を同一チャンバー内に複数設置することで、処理効率の向上を図ることもできる。
The semiconductor element manufacturing apparatus according to the present invention is preferably configured such that one anode is disposed on both the front and back surfaces of one cathode, and plasma discharge is performed on both surfaces of the cathode. In the case of such a configuration, two plasma discharges are possible for one cathode, so that a semiconductor element can be manufactured with higher processing efficiency, and the entire apparatus can be miniaturized. be able to.
Of course, the processing efficiency can be improved by installing a plurality of such structures in the same chamber.
本発明に係る半導体素子製造装置は、アノードの空隙を内部構造体内の電極間に対して減圧する手段をさらに備えているのが好ましい。このような場合には、減圧手段によって、アノードの空隙の圧力が内部構造体内の電極間の圧力よりも小さくなるので、この圧力差を利用することで、基板をアノードの表面に設置することが容易になり、基板を支持するための支持機構を簡略化することができる。 The semiconductor device manufacturing apparatus according to the present invention preferably further includes means for reducing the pressure of the gap between the electrodes in the internal structure. In such a case, since the pressure of the gap in the anode becomes smaller than the pressure between the electrodes in the internal structure by the decompression means, the substrate can be placed on the surface of the anode by using this pressure difference. It becomes easy and the support mechanism for supporting the substrate can be simplified.
具体的には、このような減圧手段によって、内部構造体の内側空間が1〜100Torrの圧力、すなわち、1/760〜100/760気圧に保持されているのが好ましい。前記圧力差を利用して基板をアノードの表面に設置するには、内部構造体の内側空間における圧力をこの範囲内のものにするのが適切であることが実験により判明したからである。 Specifically, it is preferable that the inner space of the internal structure is maintained at a pressure of 1 to 100 Torr, that is, 1/760 to 100/760 atm by such a decompression unit. This is because, in order to place the substrate on the surface of the anode using the pressure difference, it has been proved by experiments that it is appropriate to set the pressure in the inner space of the internal structure within this range.
前記圧力差を利用して基板をアノードの表面に設置する場合に、アノードは、多数の貫通穴を有するヒータで構成されているのが好ましい。このように構成されたアノードを用いた場合には、多数の貫通穴により、基板をアノードの表面にいっそう容易に設置することができる。 When the substrate is placed on the surface of the anode using the pressure difference, the anode is preferably composed of a heater having a large number of through holes. When the anode configured in this way is used, the substrate can be more easily installed on the surface of the anode by a large number of through holes.
内部構造体の内側とアノード内空隙との圧力差により、基板がアノードに保持されるように構成されているのが好ましい。このように構成された場合には、多数の貫通穴により、基板をアノードの表面にいっそう容易に設置することができる。 It is preferable that the substrate is held by the anode due to a pressure difference between the inside of the internal structure and the gap in the anode. When configured in this way, the substrate can be more easily placed on the surface of the anode by means of a large number of through holes.
本発明に係る半導体素子製造装置は、2つのアノードに対応して1つのカソードが設けられているのが好ましい。アノードおよびカソードが以上のような態様で設けられている場合には、1つのアノードに対応して1つのカソードが設けられている1組のアノード・カソード対からなる半導体素子製造装置に比べて、より短時間でより大量の基板に所定の処理を施すことが可能になるので、製造効率を向上させることができる。 The semiconductor element manufacturing apparatus according to the present invention is preferably provided with one cathode corresponding to two anodes. In the case where the anode and the cathode are provided in the manner as described above, compared to a semiconductor element manufacturing apparatus including a pair of anode / cathode pairs in which one cathode is provided corresponding to one anode, Since it is possible to perform a predetermined process on a larger number of substrates in a shorter time, manufacturing efficiency can be improved.
本発明に係る半導体素子製造装置は、フッ素系エッチングガスのプラズマを発生させるものであってもよい。SF6,NF3などの広く用いられているフッ素系エッチングガスによりプラズマを発生させることで装置の稼働率を上げることができるため、所望の半導体素子を低コストで容易に製造することが可能になる。 The semiconductor element manufacturing apparatus according to the present invention may generate plasma of fluorine-based etching gas. Since the operation rate of the apparatus can be increased by generating plasma with a widely used fluorine-based etching gas such as SF 6 and NF 3 , it is possible to easily manufacture a desired semiconductor element at a low cost. Become.
本発明の別の観点によれば、本発明の1つの観点による半導体素子製造装置による半導体素子製造方法が提供される。このような半導体素子製造方法によれば、半導体薄膜あるいは光学的薄膜を用いた太陽電池、TFT、感光体などの半導体素子を低コストでしかも効率よく得ることができる。 According to another aspect of the present invention, there is provided a semiconductor element manufacturing method by a semiconductor element manufacturing apparatus according to one aspect of the present invention. According to such a semiconductor element manufacturing method, semiconductor elements such as solar cells, TFTs, and photoreceptors using a semiconductor thin film or an optical thin film can be obtained at low cost and efficiently.
本発明の1つの観点に係る半導体素子製造装置にあっては、カソードおよびアノードが、内部構造体によりチャンバーの壁面から隔離して支持されているので、大気圧に対する強度が不要になり、簡略化することができる。また、ヒータがチャンバー壁面から隔離されているので、外部への熱伝導が抑えられ、同壁面を冷却する冷却装置を省略することができる。従って、本発明に係る半導体素子製造装置によれば、簡便な構造でカソードおよびアノードを配置できるとともに、良好な膜堆積、膜厚分布を得ることができ、さらに、冷却装置を具備する必要がなく、装置全体構造の簡略化ひいては低価格化を実現することができる。 In the semiconductor device manufacturing apparatus according to one aspect of the present invention, the cathode and the anode are supported by the internal structure so as to be isolated from the wall surface of the chamber. can do. Further, since the heater is isolated from the chamber wall surface, heat conduction to the outside is suppressed, and a cooling device for cooling the wall surface can be omitted. Therefore, according to the semiconductor element manufacturing apparatus according to the present invention, the cathode and the anode can be arranged with a simple structure, good film deposition and film thickness distribution can be obtained, and further, it is not necessary to provide a cooling device. In addition, simplification of the overall structure of the apparatus, and hence cost reduction, can be realized.
本発明の別の観点に係る半導体素子製造方法によれば、半導体薄膜あるいは光学的薄膜を用いた太陽電池、TFT、感光体などの半導体素子を低コストでしかも効率よく得ることができる。 According to the semiconductor element manufacturing method according to another aspect of the present invention, semiconductor elements such as solar cells, TFTs, and photoconductors using a semiconductor thin film or an optical thin film can be obtained at low cost and efficiently.
以下、図面に示す3つの実施の形態に基づいて本発明を詳述する。なお、これらの実施の形態によって本発明が限定されるものではない。 Hereinafter, the present invention will be described in detail based on three embodiments shown in the drawings. Note that the present invention is not limited to these embodiments.
実施の形態1
図1には、実施の形態1に係る半導体素子製造装置の概略縦断面図が示されている。
FIG. 1 is a schematic longitudinal sectional view of the semiconductor element manufacturing apparatus according to the first embodiment.
チャンバー11は、ステンレス鋼あるいはアルミニウム合金などで製作されている。チャンバー11の嵌合部分はOリングなどによって完全に密閉されている。チャンバー11には、排気管9、圧力制御器22および真空ポンプ21が接続されており、チャンバー11内を任意の真空度に制御することができるように構成されている。真空ポンプ21には、チャンバー11に導入された反応性ガスが反応した後の排ガス中に含まれる有害物質を除去するための除害装置23が接続されている。
チャンバー11には、保持する構造体の重量を支えるに十分な電気的保持脚25が接続されており、その保持脚25に内部構造体8が接続される。この保持脚25は、チャンバー11への熱伝導を抑制するために内部構造体8を空間的に隔離することが目的であり、その長さはできるだけ長く、設置面積はできるだけ小さい方がよい。電気的保持脚25は、ここではチャンバー11の底面に接続されているが、その接続箇所は、チャンバー11の側面や上面でもよく、特に限定されるものではない。
内部構造体は、カソード、アノード、ヒータ等の部品を保持できる強度を持つ構造体であり、内部に導入するガスの置換効率を考慮すると、角材等の枠状の構造体であるのが好ましい。ただし、カソード、アノード、ヒータ等の部品を保持できる強度とガス置換の容易さとを兼ね備えるものであれば、この構造に限定されるものではない。
The
An electrical holding
The internal structure is a structure having a strength capable of holding components such as a cathode, an anode, and a heater, and is preferably a frame-shaped structure such as a square member in consideration of the replacement efficiency of the gas introduced into the interior. However, the structure is not limited to this structure as long as it has both strength capable of holding components such as a cathode, an anode, and a heater and easy gas replacement.
アノード4は、ステンレス鋼、アルミニウム合金、カーボンなどの、導電性および耐熱性を備えた材料で製作されている。アノード4の寸法は、薄膜を形成するためのガラス基板1の寸法に合わせて適当な値に決定されている。ここでは、基板1の寸法900〜1200mmx400〜900mmに対して、アノード4の寸法を1000〜1500mmx600〜1000mmにして設計した。
The
アノード4は、ヒータ24を内蔵しており、このヒータ24によって、アノード4は室温〜300℃に加熱制御される。アノード4は、ここでは、アルミニウム合金中にシースヒータなどの密閉型加熱装置と熱電対などの密閉型温度センサとを内蔵したものを用いており、室温〜300℃の間で加熱制御される。
The
内部構造体8の底面とアノード4の下面との間には、アノード4からの輻射熱による内部構造体8の熱上昇を抑えるために、一定寸法の間隙が設けられている。この間隙は、ここでは10mm〜30mmに設定した。
Between the bottom surface of the
また、アノード支持体6の材質は、アノード支持体6の熱伝導による内部構造体8の熱上昇を抑えるために、熱伝導率の小さい材質が望ましく、ここではジルコニア(酸化ジルコニウム)を用いた。
The material of the
さらに、アノード4とアノード支持体6との接触面積は、アノード支持体6の熱伝導によって、アノード4の熱が内部構造体8へ伝達されるのを抑えるために、できるだけ小さい方が望ましい。アノード支持体6は、ここではアノード4の4隅を支持する形態を採り、その支持寸法を30mmx50mmとしたが、この支持形態と支持寸法については、アノード4が撓むおそれがないように決定した。
Furthermore, it is desirable that the contact area between the
また、アノード支持体6の熱伝導によって、アノード4の熱が内部構造体8に伝達されるのを抑えるために、アノード支持体6とアノード4との接触部分には、さらに深さ1mm〜5mmの掘り込みが数箇所設けられている。これにより、支持体6の強度を損なうことなく接触面積を減少させている。
Further, in order to prevent the heat of the
アノード4は、その4隅に配されたアノード支持体6により支持されている。
The
アノード4を電気的に接地する必要がある場合には、アノード4は接地線によりチャンバー11に接続される。ここでは、接地線は、アノード4の4隅に、幅10mm〜35mm、厚さ0.5mm〜3mmのアルミニウム板を用いて取り付けた。なお、アノード4の電位制御を行う場合には、DC電源をアノード4に直接接続すればよい。
When the
カソード2は、ステンレス鋼やアルミニウム合金などから作られている。ここでは、アルミニウム合金を使用した。カソード2の寸法は、成膜を行う基板1の寸法に合わせて適当な値に設定され、ここでは、1000〜1500mmx600〜1000mmで設計した。
The
カソード2の内部は空洞となっている。この空洞へは、反応性ガス導入管10を通じて反応性ガスが導入される。ここでは、反応性ガスとして、H2で希釈したSiH4ガスを使用した。
The inside of the
カソード2の表面には、反応性ガスを基板1の上へ供給するための多数の貫通穴が穴明け加工により明けられている。この穴明け加工は、直径0.1mm〜2mmの穴を数mm〜数cmピッチで行うのが望ましい。
A large number of through holes for supplying reactive gas onto the
カソード2は、アノード4と対向状にカソード支持体5に設置されている。カソード支持体5には、電気絶縁性が求められるとともに、カソード2を保持するに足る強度が必要であることから、セラミックスなどの材料が使用される。ここでは、ジルコニア、アルミナ(酸化アルミニウム)またはガラスを使用した。
The
カソード2とアノード4との距離は、数mm〜数十mmであるのが好ましく、ここでは2mm〜30mmとした。また、その距離精度は、数%以内であることが望ましく、ここでは1%以下であることを確認した。
The distance between the
なお、カソード支持体5は、カソード2の4隅に配置したが、カソード2の周辺部全体に配置してもかまわない。
Although the
カソード支持体5とカソード2とが接触する箇所の寸法は、ここでは100mmx50mmとしたが、一般に、カソード2の撓みが発生しない寸法および配置に構成される。
Although the dimension of the location where the
カソード支持体5は、チャンバー11内に設けられた四角柱状枠組みの内部構造体8に取り付けられている。
The
カソード2へは、プラズマ励起電源12がインピーダンス整合器13を介して電気的に接続されることで、電力が供給される。プラズマ励起電源12は、AC1.00MHz〜108.48MHzの周波数で10W〜100kWの電力を使用する。ここでは、13.56MHz〜54.24MHzで10W〜10kWを使用した。
Electric power is supplied to the
以上のように構成された半導体素子製造装置において、反応性ガスを所定の流量および圧力でカソード2とアノード4との間隙に充填し、カソード2とアノード4とに高周波電力を印加することで、カソード2とアノード4との間にグロー放電領域(プラズマ放電領域)を発生させた。そして、基板1上に、非晶質の膜または結晶性の膜を形成することができた。
In the semiconductor device manufacturing apparatus configured as described above, the reactive gas is filled in the gap between the
より具体的には、反応性ガスとしてH2で希釈したSiH4ガスを使用して、成膜時間を10分にすることで、膜厚300nmのシリコン薄膜を膜厚分布±10%以内で堆積させることができた。 More specifically, using a SiH 4 gas diluted with H 2 as a reactive gas and setting the film formation time to 10 minutes, a silicon thin film having a film thickness of 300 nm is deposited within a film thickness distribution of ± 10%. I was able to.
以上のように構成された実施の形態1に係る半導体素子製造装置によれば、従来に比べて、簡便な構造でカソード2およびアノード4を配置できるうえ、良好な膜堆積、膜厚分布を得ることが可能になる。また、内部構造体にカソード2およびアノード4を配置できることで、冷却装置を具備する必要がなくなり、装置構造の簡略化、ひいては低価格化を実現することができる。
この実施の形態1に係る半導体素子製造装置による半導体素子製造方法によれば、半導体薄膜あるいは光学的薄膜を用いた太陽電池、TFT、感光体などの半導体素子を低コストでしかも効率よく得ることができる。
According to the semiconductor element manufacturing apparatus according to the first embodiment configured as described above, the
According to the semiconductor element manufacturing method by the semiconductor element manufacturing apparatus according to the first embodiment, it is possible to efficiently obtain a semiconductor element such as a solar cell, a TFT, or a photoreceptor using a semiconductor thin film or an optical thin film at low cost. it can.
実施の形態2
図2には、実施の形態2に係る半導体素子製造装置の概略縦断面図が示されている。
FIG. 2 is a schematic longitudinal sectional view of the semiconductor element manufacturing apparatus according to the second embodiment.
この半導体素子製造装置では、実施の形態1と同一のチャンバー11が用いられ、このチャンバー11の内部で1枚のカソード2の両面にアノード4が配置されている。このとき、電力の供給は、カソード2の表裏両面以外の面、すなわち、その厚み形成面である端面あるいは側面から行う。この半導体素子製造装置は、壁面から絶縁されているため、アノード4の電位制御も容易な構造となっている。この場合、複数枚の基板1の成膜が可能となる。
In this semiconductor element manufacturing apparatus, the
以上のように構成された実施の形態2に係る半導体素子製造装置によれば、実施の形態1に係る半導体素子製造装置が奏する前記効果と同様な効果を奏することができるだけでなく、処理能力の向上を図ることができる。 According to the semiconductor element manufacturing apparatus according to the second embodiment configured as described above, the semiconductor element manufacturing apparatus according to the first embodiment can not only achieve the same effect as the above-described effect but also has a processing capability. Improvements can be made.
実施の形態3
図3には、実施の形態3に係る半導体素子製造装置の概略縦断面図が示されている。
FIG. 3 is a schematic longitudinal sectional view of the semiconductor element manufacturing apparatus according to the third embodiment.
この半導体素子製造装置では、アノード3は、図5に示すように多数の貫通穴28を有するヒータ27と空隙を持つ箱構造である。そして、ヒータ27もアノード3内に内蔵されている。また、このアノード3内の空隙には排気・不活性ガス導入用配管7があり、この配管7を通じてガスを排気・導入することにより、基板1をアノード3に良好に接地・着脱する機構が設けられている。
In this semiconductor element manufacturing apparatus, the
ただし、この機構は、基板1の保持に圧力差を利用するため、0.1Torr以上の圧力差での成膜が適している。ここでは、排気口をアノード内配管7と放電空間内排気管9との2系統に設け、その差圧を利用している。このとき、成膜圧力やアノード3上の貫通穴28の密度(分布度)、その形状および大きさは、保持される基板1の重量によって任意に設定することができる。
However, since this mechanism uses a pressure difference for holding the
この半導体素子製造装置では、成膜圧力を1Torr、貫通穴の密度(分布度)を1個/cm2、貫通穴28の形状および大きさを円形、1mmφに設定することで、厚さ0.7mmのガラス基板1を保持している。
In this semiconductor element manufacturing apparatus, the film forming pressure is set to 1 Torr, the density (distribution) of the through holes is set to 1 piece / cm 2 , and the shape and size of the through holes are set to circular and 1 mmφ, so A 7
以上のように構成された実施の形態3に係る半導体素子製造装置にあっては、基板1のガラス面を均一な力でアノード3に対して設置するため、設置状況は良好で、面内の膜厚分布の改善に大きく貢献している。また、不均一放電の原因となる基板保持部15も必要がなくなり、除去することができるため、放電の均一性が向上している。
逆に、チャンバーを低圧にし、チャンバー内と比べてアノード内を、この配管7を通じて不活性ガス26を導入することで加圧状態にすると、基板1がカソード表面から浮き上がり、基板1の着脱が容易に行える。
In the semiconductor element manufacturing apparatus according to the third embodiment configured as described above, the glass surface of the
On the contrary, when the chamber is set to a low pressure and the inside of the anode is pressurized by introducing the
実施の形態3に係る半導体素子製造装置の他の効果は、実施の形態1に係る半導体素子製造装置が奏する前記効果と同様である。 Other effects of the semiconductor element manufacturing apparatus according to the third embodiment are the same as the effects achieved by the semiconductor element manufacturing apparatus according to the first embodiment.
なお、実施の形態1〜3に係る半導体素子製造装置においては、被処理物である基板1を垂直方向に設置し、カソード2を基板1に対して平行に設置する構成を用いたが、このような配置は、本発明の本質ではなく、状況によって変更可能なものである。例えば、基板を水平に配置しても問題なく、またカソード上に基板を配置しても問題ない。
In addition, in the semiconductor element manufacturing apparatus according to the first to third embodiments, the configuration in which the
1 基板
2 カソード(シャワープレート)
3 アノード(箱構造、ヒータ内蔵)
4 アノード
5 カソード支持体
6 アノード支持体
7 アノード内排気・ガス導入管
8 内部構造体
9 放電空間内排気管
10 ガス導入管
11 チャンバー
12 プラズマ励起電源
13 インピーダンス整合器
14 水冷部
15 基板保持部
21 真空ポンプ
22 圧力制御器
23 除害装置
24 ヒータ
25 保持脚
26 不活性ガスボンベ
27 ヒータ線
28 アノード貫通穴
1
3 Anode (box structure, built-in heater)
4
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007077062A JP4290207B2 (en) | 2002-11-12 | 2007-03-23 | Semiconductor element manufacturing apparatus and semiconductor element manufacturing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328459 | 2002-11-12 | ||
JP2007077062A JP4290207B2 (en) | 2002-11-12 | 2007-03-23 | Semiconductor element manufacturing apparatus and semiconductor element manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003209716A Division JP3970815B2 (en) | 2002-11-12 | 2003-08-29 | Semiconductor device manufacturing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007184637A JP2007184637A (en) | 2007-07-19 |
JP4290207B2 true JP4290207B2 (en) | 2009-07-01 |
Family
ID=38340368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007077062A Expired - Fee Related JP4290207B2 (en) | 2002-11-12 | 2007-03-23 | Semiconductor element manufacturing apparatus and semiconductor element manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4290207B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119396A (en) * | 2009-12-02 | 2011-06-16 | Ulvac Japan Ltd | Device for manufacturing thin film solar cell |
-
2007
- 2007-03-23 JP JP2007077062A patent/JP4290207B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007184637A (en) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3970815B2 (en) | Semiconductor device manufacturing equipment | |
JP4584722B2 (en) | Plasma processing apparatus and semiconductor device manufactured by the same | |
US7927455B2 (en) | Plasma processing apparatus | |
US20080303744A1 (en) | Plasma processing system, antenna, and use of plasma processing system | |
WO2011104803A1 (en) | Plasma generator | |
JP4936297B2 (en) | Plasma processing apparatus, plasma processing method, and semiconductor device | |
CN101336467B (en) | Plasma processing apparatus and plasma processing method | |
JP4290207B2 (en) | Semiconductor element manufacturing apparatus and semiconductor element manufacturing method | |
JP4456218B2 (en) | Plasma processing equipment | |
EP1858061B1 (en) | Plasma treatment apparatus and semiconductor thin film manufacturing method using same | |
JP4890313B2 (en) | Plasma CVD equipment | |
JP3736103B2 (en) | Plasma processing apparatus and processing method thereof | |
JP4421864B2 (en) | Thin film manufacturing apparatus and thin film manufacturing method using the apparatus | |
JP2007142175A (en) | Plasma processing method and plasma processing device | |
KR101272101B1 (en) | The atmospheric plasma header | |
KR20090073272A (en) | Substrate processing method using capacitively coupled electrodes with laser beam | |
JP2008010579A (en) | Semiconductor device manufacturing apparatus | |
JP2010192704A (en) | Surface treatment apparatus and method | |
JP2010219344A (en) | Plasma processing apparatus | |
JP2011114230A (en) | Apparatus for processing substrate | |
JPS63207134A (en) | Plasma processor | |
JP2010192703A (en) | Surface treatment apparatus | |
JP2010192264A (en) | Plasma surface treatment device | |
JP2010192263A (en) | Plasma surface treatment device | |
JP2011009486A (en) | Reactive ion etching device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |