JP4278250B2 - Power supply circuit and control device - Google Patents
Power supply circuit and control device Download PDFInfo
- Publication number
- JP4278250B2 JP4278250B2 JP32682999A JP32682999A JP4278250B2 JP 4278250 B2 JP4278250 B2 JP 4278250B2 JP 32682999 A JP32682999 A JP 32682999A JP 32682999 A JP32682999 A JP 32682999A JP 4278250 B2 JP4278250 B2 JP 4278250B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- ref
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、A/Dコンバータ付のマイコン用電源回路に関し、マイコン用の電源VDDと、A/Dコンバータ用の基準電圧VREF とを生成できる電源回路を有する電源ICに関する。
【0002】
【従来の技術】
従来に用いられていたA/Dコンバータ付のマイコン用電源回路の概略構成を図1に示す。
A/Dコンバータ付のマイコン1には、マイコン1の電源VDDを供給するVDD端子と、A/Dコンバータの基準電源VREF を供給するVREF 端子とを有する。このマイコン1に電源を供給するための電源IC2が接続されており、電源IC2には、電源IC2に入力するVIN端子が設けられている。電源IC2はマイコン1 の電源のための安定化電源回路を構成しており、VIN端子からの直流電圧を所定電圧に安定化し、コンデンサC1 を介して、VDD端子にマイコン電源VDDを供給し、そして、コンデンサC2 を介して、VREF 端子にマイコン1内のA/Dコンバータ用の基準電源VREF を供給している。
【0003】
電源IC2における安定化電源回路として、電源VDDと基準電源VREF の両方に供給するために、それぞれにアナログレギュレータが使用されていた。このアナログレギュレータは、出力電圧を検出して所定の基準電圧と比較する負帰還回路を有し、この負帰還回路の比較結果に基づいて入出力間に挿入されたトランジスタTの導通を制御することにより、定電圧を出力している。
【0004】
このアナログレギュレータは、簡単な結線で定電圧回路が得られるので、定電圧特性に優れ、IC化が容易である。しかし、マイコン1自体が低電力である場合には、このようなアナログレギュレータを、電源VDDと基準電源VREF の両方に供給に使用しても良かったが、マイコン1自体が電力を消費するようになると、このようなアナログレギュレータでは、対応できなくなった。
【0005】
そこで、基準電源VREF は精度の良い安定化が必要であるが、それ程電力を消費しないことから、基準電源VREF には、アナログレギュレータで対応し、そして、電源VDDはそれ程精度の良い安定化を必要としない代わりに、電力変換効率を重要視することになるため、電源VDDの供給には、DC−DCコンバータを採用するようになった。
【0006】
【発明が解決しようとする課題】
しかしながら、アナログレギュレータとDC−DCコンバータとでは、立ち上がり特性と立ち下がり特性のそれぞれにおいて差異がある。
立ち上がり特性においては、図2(a)に示すように、アナログレギュレータは、DC−DCコンバータに比較して立ち上がりが早いため、基準電源VREF が電源VDDより早く所定定電圧に到達してしまう。通常、基準電源VREF と電源VDDの所定電圧は、共に5Vに設定されている。
【0007】
そうすると、マイコンの電源をオンにしたとき、図2(a)に示すように、基準電源VREF が電源VDDより早く5Vに到達することになるため、マイコン1がラッチアップして破壊してしまう。
そこで、このようなマイコン1のラッチアップ対策として、一般的には、図2(b)に示すように、アナログレギュレータの立ち上げのタイミングを電源VDDより遅くして、基準電源VREF が電源VDDより5Vに到達することを遅くなるように制御が行われている。しかし、この場合には、マイコンに電源を入れてからシステム動作までの時間的遅れ、最低動作電圧の悪化を招くという問題がある。
【0008】
一方、立ち下がり特性においては、図2(c)に示すように、マイコンの電源をオフにしたとき、電源間に接続されたコンデンサC1 及びC2 の容量と、負荷の消費電流によって、立ち下がりが決まってしまう。この立ち下がりを制御することはできない。そうすると、図2(c)のように、基準電源VREF の立ち下がりが電源VDDの立ち下がりより遅いと、やはりマイコンがラッチアップしてしまう。
【0009】
そこで、本発明は、マイコン電源のオン又はオフ時に、マイコンがラッチアップしないように、電源ICにおいて電源VDD出力に対する基準電源VREF 出力の立ち上がり又は立ち下げを制御することを課題とする。
【0010】
【課題を解決するための手段】
そこで、上記の課題を解決するため、第1の定電圧を出力する第1安定化回路と、基準電圧と出力を比較することにより第2の定電圧を出力する第2安定化回路とを有する電源回路において、前記第1安定化回路の出力が前記第1の定電圧以下のとき、前記第2安定化回路の出力より一定電圧だけ低い電圧と前記第1安定化回路の出力とを比較した結果に基づいて、前記第2安定化回路の出力を前記第1安定化回路の出力の変化に応じるとともに前記第1安定化回路の出力より一定電圧だけ高い電圧に制御するようにした。
【0011】
【発明の実施の形態】
以下、図3乃至図13を参照して、本発明を実施形態毎に説明する。
〔第1の実施形態〕
第1の実施形態における電源IC2の回路構成を図3に示す。電源IC2内には、電源VDD出力のためのDC−DCコンバータの回路が設けられているが、図3では、DC−DCコンバータの回路構成の記載を省略し、図示してない。ここでは、基準電源VREF 出力のための回路構成を具体的に示している。
【0012】
電源IC2には、アナログレギュレータ3が設けられており、入力VINの直流電圧を定電圧5Vの基準電源VREF として出力する。このアナログレギュレータ3は、トランジスタT1 及びT2 、抵抗R1 及びR2 、アンプAMP1 、そして基準電圧REF1 により構成されている。
アナログレギュレータ3は次のようにして、5Vに安定化した基準電源VREF を出力する。基準電源VREF 出力を抵抗R1 及びR2 によって検出し、基準REF1 と検出したVREF 出力とをAMP1 で比較する。そして、AMP1 は検出したVREF 出力が基準REF1 になるようにトランジスタT2 を駆動し、トランジスタT1 の導通が制御される。
【0013】
第1の実施形態では、電源IC2内に、アナログレギュレータ3の動作を制御する制御回路4が付加されている。この制御回路4は、トランジスタT3 、抵抗R3 及び定電流源I1 、そしてアンプAMP2 で構成されている。トランジスタT3 のコレクタがアナログレギュレータ3のトランジスタT2 のベースに接続され、トランジスタT3 はAMP2 で制御される。抵抗R3 と定電流源I1 の直列回路がVREF 出力と接地との間に接続され、AMP2 の負端子には、VDD出力が接続され、正端子には直列回路の抵抗R3 が接続されている。
【0014】
ここで、電源IC2の立ち上げ時の動作について説明する。
マイコンシステムの電源がオンにされると、抵抗R1 と抵抗R2 により、基準電源VREF 出力を検出する。このとき、基準REF1 と検出したVREF 出力とを比較し、検出したVREF 出力が基準REF1 を超えていなければ、AMP1 はトランジスタT2 を駆動して、トランジスタT1 の導通を増やすように制御する。このようにして、電源IC2の基準電源VREF 出力を立ち上げ、定電圧を出力する。
【0015】
一方、電源IC2内に設けられている電源VDDの立ち上げはアナログレギュレータ3のそれより遅いものである。そこで、この電源VDD出力と基準電源VREF 出力との間の立ち上がりは図2(a)に示されるような関係となるが、第1の実施形態では、制御回路4を設け、この制御回路4によって、アナログレギュレータ3におけるトランジスタT2 の駆動を制御する。
【0016】
基準電源VREF 出力と接地との間には、抵抗R3 と定電流源I1 の直列回路が接続され、抵抗R3 の両端には一定の電圧降下が生じるようになっている。そうすると、基準電源VREF 出力が変動した場合、抵抗R3 に接続されたAMP2 の正端子には、常に、基準電源VREF 出力から一定電圧だけ低い電圧が印加されることになる。ここで、AMP2 は、基準電源VREF 出力から一定電圧だけ低い電圧と、電源VDD出力を比較し、この比較結果に基づいて、トランジスタT3 を制御する。
【0017】
制御回路4のトランジスタT3 のコレクタがアナログレギュレータ3におけるトランジスタT2 のベースに接続されているので、この制御回路4によって、電源VDD出力が立ち上がっていくに従って上昇すると、基準電源VREF 出力は、抵抗R3 による電圧降下分に相当する一定電圧だけ電源VDD出力より高い状態で立ち上がることになる。
【0018】
この基準電源VREF 出力の立ち上がり状態を、図5に示す。図中において、一点破線Aは、電源VDD出力の立ち上がり曲線を表し、定電圧5Vの電源VDDを得たことを示している。そして、実線a1 が基準電源VREF 出力の立ち上がり曲線を表している。図5から分かるように、実線a1 は、抵抗R3 による電圧降下分に相当する一定電圧だけ高い状態で、しかも電源VDD出力の立ち上がりに比例している。
【0019】
したがって、基準電源VREF 出力は電源VDD出力の立ち上がりと同じ速さとなるので、電源VDD出力の立ち上がりを待ってから基準電源VREF を立ち上げるという操作が必要なくなる。
なお、基準電源VREF 出力が5Vに到達してしまった後は、制御回路4のトランジスタT3 が駆動されても、アナログレギュレータ3におけるトランジスタT2 がAMP1 によって駆動されるので、基準電源VREF 出力は定電圧である5Vに制御される。
【0020】
また、電源立ち上げ時に、基準電源VREF 出力が電源VDD出力より、抵抗R3 による一定電圧分高く推移しているが、基準電源VREF 出力と電源VDD出力との電圧差がダイオードの逆方向耐電圧以下となるように、抵抗R3 を選定することによって、基準電源VREF 出力が電源VDD出力より高くなっても、マイコンをラッチアップすることはない。
【0021】
次に、電源IC2の立ち下げ時について、図4を参照して説明する。
図4に示した電源IC2の回路構成は、基本的に図3の構成と同様であるが、制御回路4において、トランジスタT4 が追加されている。トランジスタT4 は、基準電源VREF 出力と接地との間に接続され、AMP2 によって制御される。基準電源VREF 出力が定電圧5Vであるとき、電源IC2がオフとされると、トランジスタT4 が接続されてない場合、図2(c)に示した立ち下がり特性となる。しかし、制御回路4には、AMP2 により制御されるトランジスタT4 が接続されているので、AMP2 は、立ち下がりつつあるVDD出力と抵抗R3 による電圧降下分に相当する一定電圧だけ低いVREF 出力を比較し、その比較結果に基づいて、トランジスタT4 を制御する。
【0022】
電源IC2の立ち下げ時においては、AMP2 は、立ち下がりつつあるVDD出力と抵抗R3 による電圧降下分に相当する一定電圧だけ低いVREF 出力を比較しているので、VREF 出力は、VDD出力より抵抗R3 による電圧降下分に相当する一定電圧だけ高くなるように制御されることになる。
ここで、この基準電源VREF 出力の立ち下がり状態を、図5に示す。図中において、一点破線Bは、電源VDD出力の立ち下がり曲線を表している。そして、実線b1 が基準電源VREF 出力の立ち下がり曲線を表している。図5から分かるように、実線b1 は、抵抗R3 による電圧降下分に相当する一定電圧だけ高い状態で、しかも電源VDD出力の立ち下がりに比例して下降する。
【0023】
したがって、電源立ち上がりと同様に、基準電源VREF 出力は電源VDD出力の立ち下がりと同じ速さとなり、基準電源VREF 出力と電源VDD出力との電圧差がダイオードの逆方向耐電圧以下となるように、抵抗R3 を選定することによって、基準電源VREF 出力が電源VDD出力より高くなっても、電源立ち下がりの場合も、マイコンをラッチアップすることはない。
〔第2の実施形態〕
第1の実施形態では、AMP2 の正端子には、常に、基準電源VREF 出力から一定電圧だけ低い電圧が印加されるようになっているので、基準電源VREF 出力と電源VDD出力との電圧差を精度よく制御することができる。
【0024】
しかし、この場合、基準電源VREF 出力が電源VDD出力に制限されることになる。例えば、電源VDDが、定電圧5Vで公差±O.25Vの出力をし、基準電源VREF が、定電圧5Vで公差±0.05Vの出力をする場合についてみる。
第1の実施形態において、抵抗R3 にかかる電位差は常に一定で、10mVとすると、電源VDD電圧が公差範囲内の4.75Vであるとき、基準電源VREF は、4.76Vしか出力できない。ところが、基準電源VREF の公差は電源VDDの公差より狭く、その公差が±0.05Vであるので、基準電源VREF の出力は4.76Vを出力できないことから、4.8V必要である基準電源VREF の公差範囲に入らない結果となる。
【0025】
そこで、第1の実施形態では、抵抗R3 にかかる電位差は常に一定とし、基準電源VREF 出力の立ち上がり又立ち下がりが電源VDD出力のそれらと同じ速さとしていたが、基準電源VREF 出力と電源VDD出力との電圧差がダイオードの逆方向耐電圧以下であるならば、抵抗R3 にかかる電位差を常に一定にしておく必要はない。
【0026】
そこで、第2の実施形態では、抵抗R3 にかかる電位差を基準電源VREF 出力に比例するものとし、基準電源VREF 出力の立ち上がり又立ち下がりの速さを電源VDD出力の立ち上がり又立ち下がりの速さに近づくように制御しようとするものである。
第2の実施形態について、図6を参照して説明する。
【0027】
図6に示された電源IC2の基本的な回路は、第1の実施形態と同様であり、電源VDD出力のためのDC−DCコンバータの回路、アナログレギュレータ3、そして、制御回路4から構成されている。図6に示された電源IC2が第1の実施形態と異なる点は、制御回路4において、アンプAMP2 の正端子に基準電源VREF 出力の比例電圧が印加されていることである。
【0028】
制御回路4には、第1の実施形態における定電流源I1 の代わりに、基準電源VREF 出力と接地との間に、抵抗R3 と抵抗R4 の直列回路を接続している。そして、基準電源VREF 出力の比例電圧として抵抗R3 と抵抗R4 による基準電源VREF 出力の分圧電圧がAMP2 の正端子に印加される。抵抗R3 と抵抗R4 の分圧比率を適当に設定しておく。つまり、基準電源VREF 本来の立ち上がり速さより遅くなるように、アナログレギュレータ3における抵抗R1 と抵抗R2 による分圧比率より抵抗R3 と抵抗R4 の分圧比率を小さくしておく。
【0029】
そこで、AMP2 は、電源VDD出力と基準電源VREF 出力の比例電圧とを比較し、この比較結果に基づいて制御回路4のトランジスタT3 を駆動する。そうすると、電源VDDと基準電源VREF の立ち上がり時においては、トランジスタT3 のコレクタがアナログレギュレータ3におけるトランジスタT2 のベースに接続されているので、この制御回路4によって、基準電源VREF 出力は、電源VDD出力が立ち上がって上昇するに従って、電源VDDの立ち上がりよりは早いが、抵抗R1 と抵抗R2 による分圧比率による基準電源VREF 本来の速さを抑えた状態で立ち上がることになる。
【0030】
なお、基準電源VREF 出力と電源VDD出力との電圧差が大きくなる場合があるが、その最大差をダイオードの逆方向耐電圧以下になるように抵抗R3 と抵抗R4 の分圧比率を設定しておく。
電源IC2のオン時における基準電源VREF 出力及び電源VDD出力の立ち上がり状態を、図7に示す。一点破線Aは電源VDD出力の立ち上がり曲線を、そして実線a2 は基準電源VREF 出力の立ち上がり曲線を示している。
【0031】
基準電源VREF の出力は、抵抗R3 と抵抗R4 の分圧比率でその立ち上がりが制御され、電源VDD出力の立ち上がり曲線に近い状態で推移する。
一方、電源IC2のオフ時においても、基準電源VREF の出力が、電源VDD出力の立ち上がり曲線に近い状態で推移するように、基準電源VREF 出力を制御する必要がある。
【0032】
このため、図6に示した電源IC2の制御回路4において、図4に示した制御回路4と同様に、トランジスタT4 を基準電源VREF 出力と接地との間に接続すし、このトランジスタT4 をAMP2 で駆動すればよい。
電源IC2の立ち下げ時において、基準電源VREF 出力の立ち下がり状態は、図7の実線b2 に示されるように、AMP2 によってトランジスタT4 が駆動され、一点破線Bで示される電源VDD出力の立ち下がり曲線に近い速さで下降する。
【0033】
したがって、電源の立ち上がり及び立ち下がりにおいて、基準電源VREF 出力の立ち上がり及び立ち下がり速さを抑え、基準電源VREF 出力を電源VDD出力の立ち上がり及び立ち下がりに近づける。そして、基準電源VREF 出力と電源VDD出力との電圧差がダイオードの逆方向耐電圧以下となるように、抵抗を選定することによって、基準電源VREF 出力が電源VDD出力より高くなっても、マイコンをラッチアップすることはなく、さらに、基準電源VREF 出力が電源VDD出力に制限されることもない。
〔第3の実施形態〕
第1及び第2の実施形態においては、基準電源VREF と電源VDDの定電圧出力が同じである場合であったが、第3の実施形態では、時間全域で基準電源VREF 出力が電源VDD出力を超えないように制御するものである。例えば、マイコン1のA/Dコンバータの基準電源VREF が電源VDDによる定電圧より低く設計されているような場合である。基準電源VREF が電源VDDより低く設計されていても、電源IC2の立ち上がり及び立ち下がりにおいては、基準電源VREF と電源VDDの立ち上がり及び立ち下がりの速さの違いから、マイコンのラッチアップを引き起こすものである。
【0034】
第3の実施形態について、図8を参照して説明する。
図8に示された電源IC2の基本的な回路は、第1の実施形態と同様であり、電源VDD出力のためのDC−DCコンバータの回路、アナログレギュレータ3、そして、制御回路4から構成されている。しかし、図8に示された電源IC2は制御回路4の回路構成が第1の実施形態と異なっている。図8に示された制御回路4において、抵抗R5 と定電流源I2 の直列回路が電源VDD出力に接続され、電源VDD出力より抵抗R5 両端による一定電圧だけ低い電圧がアンプAMP2 の負端子に印加される。一方AMP2 の正端子には、基準電源VREF 出力が印加されている。
【0035】
なお、第3の実施形態では、基準電源VREF 出力が電源VDD出力を超えることがないので、第1及び第2の実施形態のように、基準電源VREF 出力と電源VDD出力との電圧差をダイオードの逆方向耐電圧以下となるように考慮する必要がなく、マイコンのラッチアップを防止することができる。
このような制御回路4において、AMP2 は、電源VDD出力より抵抗R5 両端による一定電圧だけ低い電圧と基準電源VREF 出力とを比較し、この比較結果に基づいて制御回路4のトランジスタT3 を駆動する。そうすると、電源VDDと基準電源VREF の立ち上がり時においては、トランジスタT3 のコレクタがアナログレギュレータ3におけるトランジスタT2 のベースに接続されているので、AMP2 は、基準電源VREF 出力が電源VDD出力より抵抗R5 両端による一定電圧だけ低くなるように、トランジスタT3 を制御する。
【0036】
アナログレギュレータ3における基準REF1 は、電源VDDを超えない所定電圧に設定されており、電源IC2が立ち上がったときには、アナログレギュレータ3の基準電源VREF 出力は、制御回路4に代わってAMP1 により制御される。
電源IC2のオン時における基準電源VREF 出力及び電源VDD出力の立ち上がり状態を、図9に示す。一点破線Aは電源VDD出力の立ち上がり曲線を、そして実線a3 は基準電源VREF 出力の立ち上がり曲線を示している。
【0037】
基準電源VREF の出力は、基準電源VREF 出力が電源VDD出力より抵抗R5 両端による一定電圧だけ低い状態で推移する。そして、基準電源VREF 出力の立ち上がった後では、基準電源VREF 出力は電源VDD出力より低い電圧で定電圧出力する。
一方、電源IC2のオフ時においては、図9に示すように、基準電源VREF の出力b3 が電源VDD出力Bより抵抗R5 両端による一定電圧だけ低くなるように制御する。このため、電源IC2の制御回路4において、図4に示した制御回路4と同様に、トランジスタT4 を基準電源VREF 出力と接地との間に接続し、このトランジスタT4 をAMP2 で駆動すればよい。
【0038】
したがって、電源ICの立ち上がり及び立ち下がりにおいて、基準電源VREF 出力を電源VDD出力より抵抗R5 両端による一定電圧だけ低くなるようにして、マイコンをラッチアップすることを防止できる。
〔第4の実施形態〕
第3の実施形態では、電源ICの立ち上がり及び立ち下がりにおいて、基準電源VREF 出力を電源VDD出力より抵抗R5 両端による一定電圧だけ低くなるようにして、時間全域で基準電源VREF 出力が電源VDD出力を超えないように制御するものである。しかし、時間全域で基準電源VREF 出力が電源VDD出力を超えないように制御するものであっても、例えば、マイコン1のA/Dコンバータの基準電源VREF が、第3の実施形態の場合よりさらに低く設計されているような場合がある。この様に、基準電源VREF が電源VDDより低く設計されていても、電源IC2の立ち上がり及び立ち下がりにおいては、基準電源VREF と電源VDDの立ち上がり及び立ち下がりの速さの違いから、やはりマイコンのラッチアップを引き起こすものである。
【0039】
第4の実施形態について、図10を参照して説明する。
図10に示された電源IC2の基本的な回路は、第3の実施形態と同様であり、電源VDD出力のためのDC−DCコンバータの回路、アナログレギュレータ3、そして、制御回路4から構成されている。しかし、図10に示された電源IC2は制御回路4の回路構成が第3の実施形態と異なっている。図10に示された制御回路4において、抵抗R5 と抵抗R6 の直列回路が電源VDD出力に接続され、電源VDD出力に比例した電圧がアンプAMP2 の負端子に印加している。一方AMP2 の正端子には、基準電源VREF 出力が印加されている。
【0040】
このような制御回路4において、AMP2 は、電源VDD出力に比例した電圧と基準電源VREF 出力とを比較し、この比較結果に基づいて制御回路4のトランジスタT3 を駆動する。そうすると、電源VDDと基準電源VREF の立ち上がり時においては、トランジスタT3 のコレクタがアナログレギュレータ3におけるトランジスタT2 のベースに接続されているので、AMP2 は、基準電源VREF 出力が、抵抗R5 と抵抗R6 の分圧比率で決まる傾きで電源VDD出力より下側になるように、トランジスタT3 を制御することができる。
【0041】
アナログレギュレータ3における基準電圧REF1 は、電源VDDを超えない所定電圧に設定されており、電源IC2が立ち上がったときには、アナログレギュレータ3の基準電源VREF 出力は、制御回路4に代わってAMP1 により制御される。
電源IC2のオン時における基準電源VREF 出力及び電源VDD出力の立ち上がり状態を、図11に示す。一点破線Aは電源VDD出力の立ち上がり曲線を、そして実線a4 は基準電源VREF 出力の立ち上がり曲線を示している。
【0042】
基準電源VREF の出力は、基準電源VREF 出力が電源VDD出力の下側に沿って推移する。そして、基準電源VREF 出力の立ち上がった後では、基準電源VREF 出力は電源VDD出力より低い電圧で定電圧出力する。
一方、電源IC2のオフ時においては、図11に示すように、基準電源VREF の出力b4 が電源VDD出力Bより下側に沿って下降する。このように下降させるためには、電源IC2の制御回路4において、図4に示した制御回路4と同様に、トランジスタT4 を基準電源VREF 出力と接地との間に接続し、このトランジスタT4 をAMP2 で駆動すればよい。
【0043】
なお、第4の実施形態では、基準電源VREF 出力が電源VDD出力を超えることがないので、第1及び第2の実施形態のように、基準電源VREF 出力と電源VDD出力との電圧差が考慮する必要がなく、マイコンのラッチアップを防止することができる。
したがって、電源ICの立ち上がり及び立ち下がりにおいて、基準電源VREF 出力を電源VDD出力より下側に沿って制御するようにして、マイコンをラッチアップすることを防止できる。
〔第5の実施形態〕
第3の実施形態では、電源ICの立ち上がり及び立ち下がりにおいて、基準電源VREF 出力を電源VDD出力より抵抗R5 両端による一定電圧だけ低くなるようにして、時間全域で基準電源VREF 出力が電源VDD出力を超えないように制御するものである。しかも、マイコン1のA/Dコンバータの基準電源VREF が電源VDDより低く設計されているように、基準電源VREF 電圧が電源VDD電圧に制限されている。
【0044】
しかし、電源の立ち上がり又は立ち下がり時には、基準電源VREF 電圧が電源VDD電圧に制限されるようにし、マイコン1のA/Dコンバータの基準電源VREF と電源VDDとが同じ定電圧になるように設計する場合もある。この場合には、前述したように、基準電源VREF と電源VDDとの公差による影響も考えなければならない。
【0045】
そこで、第5の実施形態では、電源の立ち上がり又は立ち下がり時には、基準電源VREF 出力が電源VDD出力を超えないように制御し、電源VDDの定電圧出力の最小値(公差の範囲内)以上では、基準電源VREF 出力が電源VDD出力に制限されないようにするものである。
第5の実施形態について、図12を参照して説明する。
【0046】
図12に示された電源IC2の基本的な回路は、第3の実施形態と同様であり、電源VDD出力のためのDC−DCコンバータの回路、アナログレギュレータ3、そして、制御回路4から構成されている。しかし、図12に示された電源IC2は制御回路4の回路構成が第3の実施形態と異なっている。図12に示された制御回路4では、基準電圧REF2 、アンプAMP3 、抵抗R7 及び抵抗R8 からなる直列回路、そしてトランジスタT5 が追加接続されている。抵抗R7 及び抵抗R8 からなる直列回路は電源VDD出力と接地との間に接続され、抵抗R7 及び抵抗R8 で分圧された電源VDD出力がAMP3 の正端子に印加され、そして、REF2 がAMP3 の負端子に印加されている。トランジスタT5 のコレクタがアンプAMP2 の出力端子に接続され、AMP3 によって駆動される。
【0047】
このような制御回路4において、AMP2 は、電源VDD出力より抵抗R5 両端による一定電圧だけ低い電圧と基準電源VREF 出力とを比較し、この比較結果に基づいて制御回路4のトランジスタT3 を駆動する。そうすると、電源VDDと基準電源VREF の立ち上がり時においては、トランジスタT3 のコレクタがアナログレギュレータ3におけるトランジスタT2 のベースに接続されているので、AMP2 は、基準電源VREF 出力が電源VDD出力より抵抗R5 両端による一定電圧だけ低くなるように、トランジスタT3 を制御する。
【0048】
ここで、基準電圧REF2 は電源VDDの定電圧であるが、抵抗R7 及び抵抗R8 からなる直列回路の分圧比率を適当に選定し、所定電圧Vs を設定しておく。そうすると、電源VDD電圧が所定電圧Vs になると、AMP3 がトランジスタT5 を駆動することになり、AMP2 に代わってトランジスタT3 を介してトランジスタT2 を制御するため、アナログレギュレータ3の基準電源VREF 出力を急速に立ち上げることになる。
【0049】
その後、基準電源VREF 出力が定電圧に到達すると、AMP1 がAMP2 に代わってトランジスタT2 を制御し、アナログレギュレータ3が定電圧制御される。
電源IC2のオン時における基準電源VREF 出力及び電源VDD出力の立ち上がり状態を、図13に示す。一点破線Aは電源VDD出力の立ち上がり曲線を、そして実線a5 及びa6 は基準電源VREF 出力の立ち上がり曲線を示している。
【0050】
基準電源VREF の出力は、電源IC2のオン後では、基準電源VREF 出力が電源VDD出力より抵抗R5 両端による一定電圧だけ低い状態で推移する。そして、電源VDD電圧が所定電圧Vs になると、実線a6 で示されるように、基準電源VREF 出力を急速に立ち上げる。
一方、電源IC2のオフ時においては、図13に示すように、基準電源VREF の出力b6 に示されるように、電源VDD出力Bが所定電圧Vs になるまでは、急速に立ち下げるが、電源VDD出力Bが所定電圧Vs 以下に下降した場合には、立ち上げ時と同様に、電源VDD出力Bより抵抗R5 両端による一定電圧だけ低くなるように制御する。このためには、電源IC2の制御回路4において、図4に示した制御回路4と同様に、トランジスタT4 を基準電源VREF 出力と接地との間に接続し、このトランジスタT4 をAMP2 で駆動すればよい。
【0051】
なお、第5の実施形態では、電源VDD出力が所定電圧Vs 以上の期間において、基準電源VREF 出力が電源VDD出力を超えるが、この期間における基準電源VREF 出力と電源VDD出力との電圧差の最大差をダイオードの逆方向耐電圧以下になるように抵抗R7 及び抵抗R8 の分圧比率を設定しておけばよい。その他の期間では、基準電源VREF 出力と電源VDD出力との電圧差を考慮する必要がなく、マイコンのラッチアップを防止することができる。
【0052】
したがって、電源ICの立ち上がり及び立ち下がりにおいて、基準電源VREF 出力を電源VDD出力より抵抗R5 両端による一定電圧だけ低くし、出力が定電圧付近では、急速に変化するように制御するようにしたので、マイコンをラッチアップすることを防止できる。
ここで、第5の実施形態として、電源ICの立ち上がり及び立ち下がりにおいて、基準電源VREF 出力を電源VDD出力より抵抗R5 両端による一定電圧だけ低く制御する場合について述べたが、第4の実施形態に示されたように、基準電源VREF 出力が、抵抗R5 と抵抗R6 の分圧比率で決まる傾きで電源VDD出力より下側になるように制御する場合にも、第5の実施形態の制御回路4と同様に、AMP3 によって駆動されるトランジスタT5 を設けることにより、電源ICの立ち上がり及び立ち下がりでは、基準電源VREF 出力を電源VDD出力を超えないように制御し、そして、立ち上がりの途中から急速に定電圧に制御し、あるいは、立ち下がりの途中までは電源VDD出力より急速に下降するように制御することも可能である。
【0053】
以上のように、本発明によれば、アナログレギュレータとDC−DCコンバータを有する電源ICに制御回路を設け、アナログレギュレータ基準電源VREF 出力の立ち上げ又は立ち下げを制御するようにしたので、電源ICをマイコン用の電源として使用した場合に、電源ICのオン・オフ時におけるマイコンのラッチアップを防止することができる。
【図面の簡単な説明】
【図1】マイコンと電源ICを接続した概略構成図である。
【図2】電源オン・オフ時における電源ICの出力の状態を示す図である。
【図3】本発明の第1の実施形態による電源ICの回路構成を示す図である。
【図4】本発明の第1の実施形態による電源ICの別の形態を示す図である。
【図5】本発明の第1の実施形態による電源ICのオン・オフ時における出力の状態を示す図である。
【図6】本発明の第2の実施形態による電源ICの回路構成を示す図である。
【図7】本発明の第2の実施形態による電源ICのオン・オフ時における出力の状態を示す図である。
【図8】本発明の第3の実施形態による電源ICの回路構成を示す図である。
【図9】本発明の第3の実施形態による電源ICのオン・オフ時における出力の状態を示す図である。
【図10】本発明の第4の実施形態による電源ICの回路構成を示す図である。
【図11】本発明の第4の実施形態による電源ICのオン・オフ時における出力の状態を示す図である。
【図12】本発明の第5の実施形態による電源ICの回路構成を示す図である。
【図13】本発明の第5の実施形態による電源ICのオン・オフ時における出力の状態を示す図である。
【符号の説明】
1…マイコン
2…電源IC
3…アナログレギュレータ
4…制御回路
T、T1 〜T5 …トランジスタ
C1 、C2 …コンデンサ
R1 〜R8 …抵抗
I1 、I2 …定電流源
AMP1 〜AMP3 …アンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a microcomputer power supply circuit with an A / D converter, and relates to a microcomputer power supply V. DD And the reference voltage V for the A / D converter REF The present invention relates to a power supply IC having a power supply circuit capable of generating
[0002]
[Prior art]
FIG. 1 shows a schematic configuration of a microcomputer power supply circuit with an A / D converter that has been conventionally used.
The
[0003]
As a stabilized power supply circuit in the power supply IC2, the power supply V DD And reference power supply V REF In order to supply both, analog regulators were used for each. This analog regulator has a negative feedback circuit that detects an output voltage and compares it with a predetermined reference voltage, and controls conduction of a transistor T inserted between the input and output based on the comparison result of the negative feedback circuit. Thus, a constant voltage is output.
[0004]
Since this analog regulator can obtain a constant voltage circuit with a simple connection, it has excellent constant voltage characteristics and can be easily integrated into an IC. However, when the
[0005]
Therefore, the reference power supply V REF Requires accurate stabilization but does not consume much power. REF Is supported by an analog regulator, and the power supply V DD Does not require stabilization with such high accuracy, but places importance on power conversion efficiency. DD A DC-DC converter has come to be used for the supply.
[0006]
[Problems to be solved by the invention]
However, the analog regulator and the DC-DC converter are different in rising characteristics and falling characteristics.
In the rising characteristic, as shown in FIG. 2A, the analog regulator rises faster than the DC-DC converter. REF Is the power supply V DD The predetermined constant voltage is reached earlier. Normally, reference power supply V REF And power supply V DD Both of the predetermined voltages are set to 5V.
[0007]
Then, when the power of the microcomputer is turned on, as shown in FIG. REF Is the power supply V DD Since the voltage reaches 5 V earlier, the
Therefore, as a countermeasure against such latch-up of the
[0008]
On the other hand, in the fall characteristic, as shown in FIG. 2C, when the power supply of the microcomputer is turned off, the fall is caused by the capacitances of the capacitors C1 and C2 connected between the power supplies and the current consumption of the load. It will be decided. This falling edge cannot be controlled. Then, as shown in FIG. REF Falling of power supply V DD If it is later than the falling edge, the microcomputer will latch up.
[0009]
Therefore, the present invention provides a power supply V in the power supply IC so that the microcomputer does not latch up when the microcomputer power is turned on or off. DD Reference power supply V for output REF It is an object to control the rise or fall of the output.
[0010]
[Means for Solving the Problems]
Therefore, in order to solve the above-described problem, the first stabilization circuit that outputs the first constant voltage and the second stabilization circuit that outputs the second constant voltage by comparing the output with the reference voltage are provided. In the power supply circuit, the output of the first stabilization circuit Is equal to or lower than the first constant voltage, based on a result of comparing a voltage lower than the output of the second stabilization circuit by a constant voltage with the output of the first stabilization circuit, The output responds to changes in the output of the first stabilization circuit and is higher than the output of the first stabilization circuit by a constant voltage. The voltage was controlled.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described for each embodiment with reference to FIGS. 3 to 13.
[First Embodiment]
FIG. 3 shows the circuit configuration of the
[0012]
The
The
[0013]
In the first embodiment, a
[0014]
Here, an operation when the
When the microcomputer system is turned on, the resistance R 1 And resistance R 2 The reference power supply V REF Detect output. At this time, the reference REF 1 V detected REF Compared with output, V detected REF Output is reference REF 1 AMP if not 1 Is the transistor T 2 Driving the transistor T 1 Control to increase continuity. In this way, the reference power supply V of the power supply IC2 REF Start up the output and output a constant voltage.
[0015]
On the other hand, the power supply V provided in the power supply IC2 DD Is slower than that of the
[0016]
Reference power supply V REF There is a resistor R between the output and ground. Three And constant current source I 1 Is connected to the resistor R Three A constant voltage drop is generated at both ends. Then, the reference power supply V REF If the output fluctuates, the resistance R Three AMP connected to 2 The positive terminal of the REF A voltage lower than the output by a certain voltage is applied. Where AMP 2 Is the reference power supply V REF A voltage lower than the output by a fixed voltage and the power supply V DD The outputs are compared, and based on the comparison result, the transistor T Three To control.
[0017]
Transistor T of
[0018]
This reference power supply V REF The rising state of the output is shown in FIG. In the figure, the dashed line A indicates the power source V. DD Represents the rising curve of the output, and the power supply V with a constant voltage of 5V DD Showing that The solid line a1 indicates the reference power supply V REF It represents the rising curve of the output. As can be seen from FIG. 5, the solid line a1 represents the resistance R Three In a state that is higher by a constant voltage corresponding to the voltage drop due to DD Proportional to output rise.
[0019]
Therefore, the reference power supply V REF Output is power supply V DD Since it is the same speed as the rise of the output, the power supply V DD Wait for output to rise, then reference power supply V REF The operation of starting up is no longer necessary.
Reference power supply V REF After the output reaches 5V, the transistor T of the
[0020]
When power is turned on, the reference power supply V REF Output is power V DD From output, resistance R Three The reference power supply V REF Output and power supply V DD Resistor R so that the voltage difference with the output is less than the reverse withstand voltage of the diode. Three By selecting the reference power supply V REF Output is power V DD Even if the output is higher, the microcomputer is not latched up.
[0021]
Next, when the
The circuit configuration of the
[0022]
When the power supply IC2 falls, AMP 2 Is the falling V DD Output and resistance R Three V lower by a certain voltage corresponding to the voltage drop due to REF Since the output is being compared, V REF Output is V DD Resistance R from output Three Thus, the voltage is controlled to increase by a certain voltage corresponding to the voltage drop due to.
Here, this reference power supply V REF The output falling state is shown in FIG. In the figure, the dashed line B indicates the power source V DD It represents the output falling curve. The solid line b1 is the reference power supply V. REF It represents the output falling curve. As can be seen from FIG. 5, the solid line b1 represents the resistance R. Three In a state that is higher by a constant voltage corresponding to the voltage drop due to DD Decreasing in proportion to the falling edge of the output.
[0023]
Therefore, the reference power supply V REF Output is power supply V DD It becomes the same speed as the output fall, and the reference power supply V REF Output and power supply V DD Resistor R so that the voltage difference with the output is less than the reverse withstand voltage of the diode. Three By selecting the reference power supply V REF Output is power V DD Even if the output is higher, the microcomputer will not be latched up even when the power supply falls.
[Second Embodiment]
In the first embodiment, AMP 2 The positive terminal of the REF Since a voltage lower than the output by a certain voltage is applied, the reference power supply V REF Output and power supply V DD The voltage difference from the output can be accurately controlled.
[0024]
However, in this case, the reference power supply V REF Output is power V DD Limited to output. For example, power supply V DD However, tolerance ± O. 25V output, reference power supply V REF However, let us consider the case of outputting a tolerance of ± 0.05 V at a constant voltage of 5 V.
In the first embodiment, the resistance R Three The potential difference applied to the power DD When the voltage is 4.75V within the tolerance range, the reference power supply V REF Can output only 4.76V. However, the reference power supply V REF Tolerance of power supply V DD Since the tolerance is ± 0.05V, the reference power supply V REF Since 4.76V cannot be output, the reference power supply V that requires 4.8V is required. REF The result is not within the tolerance range.
[0025]
Therefore, in the first embodiment, the resistance R Three Is always constant and the reference power supply V REF Output rise or fall is the power supply V DD It was the same speed as those of the output, but the reference power supply V REF Output and power supply V DD If the voltage difference from the output is less than the reverse withstand voltage of the diode, the resistance R Three It is not always necessary to keep the potential difference applied to the constant.
[0026]
Therefore, in the second embodiment, the resistance R Three The potential difference applied to the reference power supply V REF It is assumed to be proportional to the output, and the reference power REF The speed of output rise or fall DD It is intended to control the output so as to approach the rising or falling speed.
A second embodiment will be described with reference to FIG.
[0027]
The basic circuit of the
[0028]
The
[0029]
Therefore, AMP2 is power supply V DD Output and reference power supply V REF The output proportional voltage is compared, and based on the comparison result, the transistor T of the
[0030]
Reference power supply V REF Output and power supply V DD The voltage difference with the output may become large, but the resistance R is set so that the maximum difference is less than the reverse withstand voltage of the diode. Three And resistance R Four Set the partial pressure ratio.
Reference power supply V when power supply IC2 is on REF Output and power supply V DD The rising state of the output is shown in FIG. The dashed line A is the power supply V DD The rising curve of the output, and the solid line a2 is the reference power supply V REF An output rising curve is shown.
[0031]
Reference power supply V REF Output of resistor R Three And resistance R Four The rise is controlled by the voltage division ratio of the power supply V DD It changes in a state close to the rising curve of the output.
On the other hand, even when the power supply IC2 is off, the reference power supply V REF Output is the power supply V DD Reference power supply V so that it changes in a state close to the rising curve of the output. REF The output needs to be controlled.
[0032]
For this reason, in the
When the power supply IC2 falls, the reference power supply V REF As shown by the solid line b2 in FIG. 2 By transistor T Four Is driven, and the power source V indicated by the dashed line B DD It descends at a speed close to the output falling curve.
[0033]
Therefore, at the rise and fall of the power supply, the reference power supply V REF Suppress the output rising and falling speed, REF Output power supply V DD Approach the rise and fall of the output. And the reference power supply V REF Output and power supply V DD By selecting the resistance so that the voltage difference with the output is less than the reverse withstand voltage of the diode, REF Output is power V DD Even if the output is higher, the microcomputer is not latched up. REF Output is power V DD It is not limited to output.
[Third Embodiment]
In the first and second embodiments, the reference power supply V REF And power supply V DD However, in the third embodiment, the reference power supply V is used over the entire time. REF Output is power V DD The output is controlled so as not to exceed the output. For example, the reference power supply V of the A / D converter of the
[0034]
A third embodiment will be described with reference to FIG.
The basic circuit of the
[0035]
In the third embodiment, the reference power supply V REF Output is power V DD Since the output is not exceeded, the reference power supply V is used as in the first and second embodiments. REF Output and power supply V DD It is not necessary to consider that the voltage difference from the output is equal to or less than the reverse withstand voltage of the diode, and the latch-up of the microcomputer can be prevented.
In such a
[0036]
Reference REF in
Reference power supply V when power supply IC2 is on REF Output and power supply V DD The rising state of the output is shown in FIG. The dashed line A is the power supply V DD The rising curve of the output, and the solid line a3 is the reference power supply V REF An output rising curve is shown.
[0037]
Reference power supply V REF Output of the reference power supply V REF Output is power V DD Resistance R from output Five It changes in a state that is lower by a constant voltage at both ends. And the reference power supply V REF After the output rises, the reference power supply V REF Output is power supply V DD Outputs a constant voltage at a lower voltage than the output.
On the other hand, when the power supply IC2 is off, as shown in FIG. REF Output b3 is the power supply V DD Resistor R from output B Five It is controlled so as to be lowered by a constant voltage at both ends. For this reason, in the
[0038]
Therefore, at the rise and fall of the power supply IC, the reference power supply V REF Output power supply V DD Resistance R from output Five It is possible to prevent the microcomputer from being latched up by lowering the voltage by a fixed voltage at both ends.
[Fourth Embodiment]
In the third embodiment, at the rise and fall of the power supply IC, the reference power supply V REF Output power supply V DD Resistance R from output Five The reference power supply V is reduced over the entire time so as to decrease by a constant voltage at both ends. REF Output is power V DD The output is controlled so as not to exceed the output. However, the reference power supply V REF Output is power V DD For example, the reference power supply V of the A / D converter of the
[0039]
A fourth embodiment will be described with reference to FIG.
The basic circuit of the
[0040]
In such a
[0041]
Reference voltage REF in the
Reference power supply V when power supply IC2 is on REF Output and power supply V DD The rising state of the output is shown in FIG. The dashed line A is the power supply V DD The rising curve of the output, and the solid line a4 is the reference power supply V REF An output rising curve is shown.
[0042]
Reference power supply V REF Output of the reference power supply V REF Output is power V DD It moves along the lower side of the output. And the reference power supply V REF After the output rises, the reference power supply V REF Output is power supply V DD Outputs a constant voltage at a lower voltage than the output.
On the other hand, when the power supply IC2 is off, as shown in FIG. REF Output b4 is power supply V DD It descends below the output B. In order to lower the voltage in this way, in the
[0043]
In the fourth embodiment, the reference power supply V REF Output is power V DD Since the output is not exceeded, the reference power supply V is used as in the first and second embodiments. REF Output and power supply V DD There is no need to consider the voltage difference from the output, and latch-up of the microcomputer can be prevented.
Therefore, at the rise and fall of the power supply IC, the reference power supply V REF Output power supply V DD It is possible to prevent the microcomputer from being latched up by performing control below the output.
[Fifth Embodiment]
In the third embodiment, at the rise and fall of the power supply IC, the reference power supply V REF Output power supply V DD Resistance R from output Five The reference power supply V is reduced over the entire time so as to decrease by a constant voltage at both ends. REF Output is power V DD The output is controlled so as not to exceed the output. Moreover, the reference power supply V of the A / D converter of the
[0044]
However, when the power supply rises or falls, the reference power supply V REF Voltage is power supply V DD The reference power supply V of the A / D converter of the
[0045]
Therefore, in the fifth embodiment, when the power supply rises or falls, the reference power supply V REF Output is power V DD Control not to exceed the output, power supply V DD Above the minimum value of the constant voltage output (within the tolerance range), the reference power supply V REF Output is power V DD It is intended not to be restricted by output.
A fifth embodiment will be described with reference to FIG.
[0046]
The basic circuit of the
[0047]
In such a
[0048]
Here, the reference voltage REF2 is the power supply V. DD Constant voltage, but resistance R 7 And resistance R 8 The voltage dividing ratio of the series circuit consisting of is appropriately selected and the predetermined voltage Vs is set. Then, the power supply V DD When the voltage reaches the predetermined voltage Vs, AMP3 is turned on by the transistor T. Five Transistor T instead of AMP2 Three Through the transistor T 2 In order to control the reference power supply V of the
[0049]
After that, the reference power supply V REF When the output reaches a constant voltage, AMP1 replaces AMP2 and transistor T 2 The
Reference power supply V when power supply IC2 is on REF Output and power supply V DD The rising state of the output is shown in FIG. The dashed line A is the power supply V DD The rising curve of the output, and the solid lines a5 and a6 are the reference power supply V REF An output rising curve is shown.
[0050]
Reference power supply V REF Output of the reference power supply V2 after the power supply IC2 is turned on. REF Output is power V DD Resistance R from output Five It changes in a state that is lower by a constant voltage at both ends. And power supply V DD When the voltage reaches the predetermined voltage Vs, as indicated by the solid line a6, the reference power supply V REF Raise output rapidly.
On the other hand, when the power supply IC2 is off, as shown in FIG. REF As shown in the output b6 of the power supply V DD Until the output B reaches the predetermined voltage Vs, it rapidly falls, but the power supply V DD When the output B drops below the predetermined voltage Vs, the power source V DD Resistor R from output B Five It is controlled so as to be lowered by a constant voltage at both ends. For this purpose, in the
[0051]
In the fifth embodiment, the power supply V DD During the period when the output is equal to or higher than the predetermined voltage Vs, the reference power supply V REF Output is power V DD Although the output exceeds the reference power supply V during this period REF Output and power supply V DD Resistor R so that the maximum voltage difference from the output is less than the reverse withstand voltage of the diode 7 And resistance R 8 What is necessary is just to set the partial pressure ratio. In other periods, the reference power supply V REF Output and power supply V DD There is no need to consider the voltage difference from the output, and latch-up of the microcomputer can be prevented.
[0052]
Therefore, at the rise and fall of the power supply IC, the reference power supply V REF Output power supply V DD Resistance R from output Five Since the output is controlled so as to change rapidly when the output voltage is lowered by a constant voltage at both ends, the microcomputer can be prevented from being latched up.
Here, as a fifth embodiment, the reference power supply V is applied at the rise and fall of the power supply IC. REF Output power supply V DD Resistance R from output Five Although the case where the voltage is controlled to be lower by a constant voltage at both ends has been described, as shown in the fourth embodiment, the reference power supply V REF Output is resistance R Five And resistance R 6 Power supply V with a slope determined by the partial pressure ratio DD Also in the case of controlling the output to be lower than the output, the transistor T driven by AMP3 is the same as the
[0053]
As described above, according to the present invention, the control circuit is provided in the power supply IC having the analog regulator and the DC-DC converter, and the analog regulator reference power supply V REF Since the rise or fall of the output is controlled, when the power supply IC is used as a power supply for the microcomputer, the latchup of the microcomputer when the power supply IC is turned on / off can be prevented.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram in which a microcomputer and a power supply IC are connected.
FIG. 2 is a diagram illustrating a state of an output of a power supply IC at the time of power on / off.
FIG. 3 is a diagram showing a circuit configuration of a power supply IC according to the first embodiment of the present invention.
FIG. 4 is a diagram showing another form of the power supply IC according to the first embodiment of the present invention.
FIG. 5 is a diagram showing an output state when the power supply IC according to the first embodiment of the present invention is turned on / off.
FIG. 6 is a diagram showing a circuit configuration of a power supply IC according to a second embodiment of the present invention.
FIG. 7 is a diagram showing an output state when a power supply IC according to a second embodiment of the present invention is turned on / off.
FIG. 8 is a diagram showing a circuit configuration of a power supply IC according to a third embodiment of the present invention.
FIG. 9 is a diagram showing an output state when a power supply IC according to a third embodiment of the present invention is turned on / off.
FIG. 10 is a diagram showing a circuit configuration of a power supply IC according to a fourth embodiment of the present invention.
FIG. 11 is a diagram showing an output state when a power supply IC according to a fourth embodiment of the present invention is turned on / off.
FIG. 12 is a diagram showing a circuit configuration of a power supply IC according to a fifth embodiment of the present invention.
FIG. 13 is a diagram showing an output state when a power supply IC according to a fifth embodiment of the present invention is turned on / off.
[Explanation of symbols]
1 ... Microcomputer
2. Power supply IC
3… Analog regulator
4. Control circuit
T, T 1 ~ T Five ... Transistor
C 1 , C 2 ... Capacitor
R 1 ~ R 8 …resistance
I 1 , I 2 ... Constant current source
AMP1 to AMP3 ... Amplifier
Claims (3)
基準電圧と出力を比較することにより第2の定電圧を出力する第2安定化回路と、
前記第1安定化回路の出力と前記第2安定化回路の出力とを比較し、該比較結果に基づいて、前記第2安定化回路の出力を制御する制御回路とを有し、
前記制御回路は、前記第1安定化回路の出力が前記第1の定電圧以下のとき、前記第2安定化回路の出力より一定電圧だけ低い電圧と前記第1安定化回路の出力とを比較した結果に基づいて、前記第2安定化回路の出力を前記第1安定化回路の出力の変化に応じるとともに前記第1安定化回路の出力より一定電圧だけ高い電圧に制御する電源回路。A first stabilization circuit for outputting a first constant voltage;
A second stabilization circuit that outputs a second constant voltage by comparing the reference voltage with the output;
A control circuit that compares the output of the first stabilization circuit with the output of the second stabilization circuit and controls the output of the second stabilization circuit based on the comparison result;
The control circuit compares a voltage lower than the output of the second stabilization circuit by a certain voltage with the output of the first stabilization circuit when the output of the first stabilization circuit is equal to or lower than the first constant voltage. Based on the result, a power supply circuit that controls the output of the second stabilization circuit to a voltage that is higher than the output of the first stabilization circuit by a constant voltage according to a change in the output of the first stabilization circuit.
前記マイクロコンピュータに電源を供給する為の定電圧を出力する電源安定化回路と、
基準電圧と出力を比較することによりA/D変換用の基準電源として定電圧を出力する基準電源安定化回路と、
前記電源安定化回路の出力と前記基準電源安定化回路の出力とを比較し、該比較結果に基づいて、該基準電源安定化回路の出力を制御する制御回路とを有し、
前記制御回路は、前記マイクロコンピュータの立ち上がり時に、前記基準電源安定化回路の出力より一定電圧だけ低い電圧と前記電源安定化回路の出力とを比較した結果に基づいて、前記基準電源安定化回路の出力を前記電源安定化回路の出力の変化に応じるとともに前記電源安定化回路の出力より一定電圧だけ高い電圧に制御する電源回路を備えた制御装置。A microcomputer that performs a predetermined conversion on the input signal;
A power supply stabilization circuit for outputting a constant voltage for supplying power to the microcomputer;
A reference power supply stabilization circuit that outputs a constant voltage as a reference power supply for A / D conversion by comparing the reference voltage and the output;
A control circuit that compares the output of the power supply stabilization circuit and the output of the reference power supply stabilization circuit, and controls the output of the reference power supply stabilization circuit based on the comparison result;
The control circuit, based on a result of comparing the output of the power supply stabilization circuit with a voltage lower than the output of the reference power supply stabilization circuit by a constant voltage when the microcomputer starts up, A control apparatus comprising a power supply circuit that controls an output according to a change in an output of the power supply stabilization circuit and controls the output to a voltage that is higher than the output of the power supply stabilization circuit by a constant voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32682999A JP4278250B2 (en) | 1999-11-17 | 1999-11-17 | Power supply circuit and control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32682999A JP4278250B2 (en) | 1999-11-17 | 1999-11-17 | Power supply circuit and control device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001142548A JP2001142548A (en) | 2001-05-25 |
JP2001142548A5 JP2001142548A5 (en) | 2006-04-06 |
JP4278250B2 true JP4278250B2 (en) | 2009-06-10 |
Family
ID=18192191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32682999A Expired - Lifetime JP4278250B2 (en) | 1999-11-17 | 1999-11-17 | Power supply circuit and control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4278250B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4745734B2 (en) | 2005-06-30 | 2011-08-10 | 株式会社リコー | System power supply device and operation control method thereof |
JPWO2012157155A1 (en) * | 2011-05-16 | 2014-07-31 | パナソニック株式会社 | Reference voltage stabilizing circuit and integrated circuit having the same |
-
1999
- 1999-11-17 JP JP32682999A patent/JP4278250B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001142548A (en) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7508176B2 (en) | Controller for a DC to DC converter having linear mode and switch mode capabilities | |
US6617815B1 (en) | Fan control circuit | |
EP1690331B1 (en) | Power circuit and method of rising output voltage of power circuit | |
US6014322A (en) | Power supply unit, parallel operation control circuit applied thereto, and parallel operation control method | |
US20070001514A1 (en) | Method and System for Voltage Tracking and Sequencing in a Power Supply | |
US4504898A (en) | Start-up transient control for a DC-to-DC converter powered by a current-limited source | |
US7049879B2 (en) | Power supply circuit with control of rise characteristics of output voltage | |
US20060087303A1 (en) | Controller for a DC to DC converter having linear mode and switch mode capabilities | |
US20060273768A1 (en) | Light loading control circuit for a buck-boost voltage converter | |
US5526253A (en) | Low power voltage boost circuit with regulated output | |
US20080024097A1 (en) | Semiconductor Integrated Circuit Supplying Voltage to a Load Using a Charge Pump and Electronic Device Including the Same | |
KR20040005615A (en) | Dc/dc converter | |
JP2005045993A (en) | Pwm switching regulator control circuit | |
EP1715568A2 (en) | Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit | |
JP4498851B2 (en) | Power supply | |
JP3459692B2 (en) | Power supply | |
JP2006121691A (en) | Rush current through control system, and method | |
US6005303A (en) | Linear voltage regulator compatible with bipolar and MOSFET pass devices and associated methods | |
JP4278250B2 (en) | Power supply circuit and control device | |
JP3852399B2 (en) | Power switching circuit | |
JP2003216251A (en) | Direct current stabilization power supply | |
CN113381386B (en) | Electrical switching system including constant power controller and related methods | |
KR20090041216A (en) | Soft start circuit of power supply device | |
JP2728568B2 (en) | DC stabilized power supply | |
JP2003324941A (en) | Power source apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090310 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4278250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |