JP4275282B2 - Logic design apparatus and power consumption measuring method - Google Patents

Logic design apparatus and power consumption measuring method Download PDF

Info

Publication number
JP4275282B2
JP4275282B2 JP2000028978A JP2000028978A JP4275282B2 JP 4275282 B2 JP4275282 B2 JP 4275282B2 JP 2000028978 A JP2000028978 A JP 2000028978A JP 2000028978 A JP2000028978 A JP 2000028978A JP 4275282 B2 JP4275282 B2 JP 4275282B2
Authority
JP
Japan
Prior art keywords
power consumption
logic
power
circuit
emulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000028978A
Other languages
Japanese (ja)
Other versions
JP2001222561A (en
Inventor
浩幸 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000028978A priority Critical patent/JP4275282B2/en
Publication of JP2001222561A publication Critical patent/JP2001222561A/en
Application granted granted Critical
Publication of JP4275282B2 publication Critical patent/JP4275282B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、回路の消費電力測定方法とそれを支援する論理設計装置に関するものである。
【０００２】
【従来の技術】
従来、消費電力を予測する手法として、設計仕様書から回路の動作率を見積もり、人手で計算したり、或いは、論理シミュレータを用いて単位時間に変化する回路内のセルの入出力端子で発生するイベントの変化から動作率を求め、消費電力を計算する方法などが一般的であった。
【０００３】
しかしながら、設計仕様書から回路の動作率を見積もり、人手で計算する方法では、回路の動作率の予測が困難で、誤差が大きいという問題があった。
また、論理シミュレータを用いて、セルの入出力端子で発生するイベントの変化から動作率を求め、消費電力を計算する方式では、回路が大規模になると発生するイベントが増加するために、論理シミュレータの速度が遅くなるという問題があり、実際の設計開発においては、消費電力を計算する際に使用するテストデータを絞り、実際のシステム動作のある一部の動作を用いて消費電力を算出している。そのための誤差が含まれてくるという問題があった。
【０００４】
ここで、論理シミュレータを用いた消費電力の計算方式の従来技術の例を２つ示す。
まず、論理シミュレータを用いた消費電力計算方式の１番目の従来技術の例として、「消費電力計算方式」（特開平８−３１４９９２）がある。図４に示すように、この従来技術は、論理シミュレーション結果を入力として、イベントの識別部１０２及び変化信号の識別部１０３から変化信号を識別し、この信号が接続されている全ての部品を計算対象とする。
出力値により計算できる消費エネルギー計算部１０６と、入力値変化により計算できる部品内部のエネルギー計算部１０７及び部品共通動作部の消費エネルギー計算部１０８で消費エネルギーを計算する。消費エネルギー集計部１０９で全イベント、全部品に対して集計した後、消費電力集計部１１０において、平均消費電力、ピーク電力、平均及び時間毎のチップ電力分布等を計算する。
【０００５】
このような方式により、論理シミュレーションを行って得られる各部品の入出力端子の論理変化をもとに識別した部品内のゲート動作状態と、レイアウト設計で求めた実配線容量を基に消費エネルギーを計算し集計することで消費電力を求めることができる。
【０００６】
次に、２番目の従来技術の例として、「電子回路の消費電力計算方法および装置」（特開平１０−１８６００１）がある。この従来技術に示された内容は、図５のように、対象ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）にて使用可能な全論理素子について、論理素子内での動作を考慮して取り得る全ての状態を入出力信号の信号値の組み合わせに基づいて定義し、各々の状態遷移の消費電力を回路シミュレーションによって予め算出して設計データベース１２４に保持する。
【０００７】
同様に、回路シミュレーションによって、無動作時の消費電力、出力信号の変化などの消費電力を算出して設計データベース１２４に保持する。
消費電力計算部１２１は、設計データベース１２４のデータに基づいて、対象ＬＳＩの全論理素子の消費電力を、消費電力が発生する全ての状態遷移に対して計算する。
負荷容量計算部１２２は、論理素子の負荷容量を計算し、出力変化等の消費電力計算に反映させる。このような消費電力計算により、ＬＳＩ等の電子回路における実動作に近い消費電力値の算出を可能にする。
【０００８】
上記とは、別の従来技術として、エミュレータに電流測定機能を実装した「電流値測定機能付きエミュレータ」（特開平７−４４４１６）がある。この従来技術は、ＬＳＩ等のターゲットデバイスの消費電力を予測することを目的とするのではなく、エミュレータに電流測定機能をつけ、ハードウエアの設計不良以外のアナログ的な不良解析の効果の向上を目指したものである。
【０００９】
この従来技術に記載された内容は、図６に示すように、ユーザシステムの開発におけるデバッグや詳細な評価を行う為のエミュレータ１４０であって、従来のターゲット・マイクロコンピュータの機能を代行するスレーブ・マイクロコンピュータ１３１、プログラムの実行やトレースを停止させるブレーク制御部１３３、各種データやステータス信号等を実時間でサンプリングして格納するトレースメモリ部１３４、それらの制御を司るためのマスタ・コンピュータ１３０などの構成に、入力端子１４１に取り込まれる信号の電流値を測定する測定回路１３６、この測定値をデイジタルデータに変換する変換回路１３５、選択出力するマルチプレクサ１３２が追加された構成となっている。
【００１０】
この電流値測定機能付きエミュレータにより、信号線での電流値をデバイスなどの端子の部分で実際に測定し、論理的なハードウエアの設計不良以外のアナログ的な不良解析に効果を上げることができる。
この従来技術は、電流値を測定する機能を持ったエミュレータに関するものであるが、ＬＳＩ等のターゲットデバイスの消費電力を予測するための機能を有していない。
【００１１】
【発明が解決しようとする課題】
本発明は、上述の問題を解決する為になされたもので、特に、マイクロプロセッサを含む大規模な回路に対して、最終製品のＬＳＩ等のターゲットデバイスで消費される電力を予測するための手法と論理設計装置及び消費電力測定方法を提供することを目的とする。
また、従来の論理シミュレーションによる速度の問題を解決し、更に、マイクロプロセッサを含む大規模な回路に対して、実行される命令単位に消費される電力と実行される命令に対応した消費電力の動的な分布傾向を設計の上流段階で大まかに予測することを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る論理設計装置は、エミュレータを備え、エミュレータを用いてエミュレーション対象の回路の消費電力を測定する論理設計装置において、
エミュレータに電力を供給するメイン電源と、
上記メイン電源とは分離したサブ電源とを備え、
上記エミュレータは、
電気的に書き換え可能であって、エミュレーション対象の回路をマッピングする論理素子と、
上記サブ電源によって上記論理素子へ供給する電力を制御する制御回路と、
上記サブ電源によって上記論理素子へ供給された電力のうち、上記論理素子において消費される電力を消費電力として測定する電圧／電流計と
を備えたことを特徴とする。
【００１３】
上記論理素子は、複数の論理素子を備え、
上記サブ電源は、上記複数の論理素子それぞれに対応する複数のサブ電源を備え、
上記電圧／電流計は、上記複数の論理素子それぞれに対応する複数の電圧／電流計を備えたことを特徴とする。
【００１４】
上記エミュレーション対象の回路は、複数の回路に分割され、分割された複数の回路それぞれが上記複数の論理素子のいずれかへマッピングされ、
上記複数の電圧／電流計は、上記複数の回路がマッピングされた上記複数の論理素子毎に消費電力を測定することを特徴とする。
【００１５】
上記論理設計装置は、さらに、複数の命令を実行するマイクロプロセッサと、
上記マイクロプロセッサによって実行される複数の命令から構成されるソフトウェアをエミュレータへ提供するインサーキットエミュレータとを備え、
上記制御回路は、上記ソフトウェアを構成する複数の命令それぞれの実行と同期をとり、一の命令の実行毎に消費電力を測定することを制御する測定回路制御部を備え、
上記複数の電圧／電流計は、上記測定回路制御部からの制御に基づいて、一の命令の実行毎に消費電力を測定することを特徴とする。
【００１６】
上記論理設計装置は、さらに、上記測定回路制御部からの制御に基づいて、上記複数の電圧／電流計で測定された消費電力を収集し、収集した消費電力を所定の規則に基づいて計算する消費電力集計部を備えたことを特徴とする。
【００１７】
上記消費電力集計部は、上記複数の命令のからなる処理単位毎に消費電力を計算することを特徴とする。
【００１８】
上記消費電力集計部は、命令が実行される時に使用するメモリ領域毎に消費電力を集計することを特徴とする。
【００１９】
上記消費電力集計部は、実行される命令毎に消費電力を集計し、実行される命令毎の消費電力に関して、最小消費電力、最大消費電力、平均消費電力とを求めることを特徴とする。
【００２０】
上記論理設計装置は、さらに、論理設計装置で予測される消費電力をエミュレーション対象の回路を実装するデバイスの消費電力へ換算するための消費電力換算表を記憶する換算表記憶部を備え、
上記消費電力集計部は、上記換算表記憶部に記憶された消費電力換算表と、上記複数の電圧／電流計で測定された消費電力とに基づいて、測定された消費電力からデバイスの消費電力を換算して求め、デバイスの消費電力を予測することを特徴とする。
【００２１】
上記消費電力集計部は、上記エミュレーション対象の回路が複数の回路に分割され、分割された複数の回路それぞれが上記複数の論理素子のいずれかへマッピングされることによって増加する消費電力を予測された消費電力から差し引くことを特徴とする。
【００２２】
上記論理設計装置は、さらに、上記複数の電圧／電流計によって測定された消費電力を表示する表示部を備えたことを特徴とする。
【００２３】
上記論理素子は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であることを特徴とする。
【００２４】
この発明に係る消費電力測定方法は、エミュレータと、電気的に書き換え可能な論理素子とを備え、エミュレーション対象の回路の消費電力を測定する消費電力測定方法において、
エミュレータを制御する制御工程と、
上記制御工程に電力を供給するメイン電力供給工程と、
エミュレーション対象の回路を上記論理素子へマッピングするマッピング工程と、
上記メイン電力供給工程とは分離され、上記論理素子に電力を供給するサブ電力供給工程と、
上記サブ電力供給工程によって上記論理素子へ供給された電力のうち、上記論理素子において消費される電力を消費電力として測定する測定工程と
を備えたことを特徴とする。
【００２５】
【発明の実施の形態】
実施の形態１．
本発明に関する第１の実施形態の機能構成要素の一例を図１に示す。
この図は、本発明が提供する消費電力予測用の論理設計装置の一例である。
図１では、論理設計装置は、パーソナル・コンピュータ１、メイン電源２、サブ電源８、インサーキットエミュレータ（ＩＣＥ：Ｉｎ−Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｏｒ）用電源１１、インサーキットエミュレータ（ＩＣＥ）１２、エミュレータ２０から構成される例を示している。
【００２６】
パーソナル・コンピュータ（ＰＣ）１は、ユーザとエミュレータ２０とのインタフェースを司る計算機であり、この例では、ＰＣを使用する場合を示している。しかし、この他の計算機であっても構わない。
ＰＣ１は、後述する論理素子２２のデータや、インサーキットエミュレータ（ＩＣＥ）１２のソフトウエアデバッガ等をインストールしたものを使用する。
メイン電源２は、エミュレータ２０の制御回路２１（制御回路２１については後述する）に電源を供給する。
サブ電源８は、エミュレータ２０内の論理素子２２へ電源を供給する。サブ電源８は、メイン電源２とは分離している。
図１の例では、サブ電源８は、複数のサブ電源0 〜サブ電源n を備えている例を示している。
ＩＣＥ用電源１１は、ＩＣＥ専用の電源である。
ＩＣＥ１２は、インサーキットエミュレータとして機能する。
エミュレータ２０は、エミュレーション対象の回路の消費電力を測定する。
【００２７】
論理設計装置は、このエミュレータ２０を用いて、エミュレーション対象の回路の消費電力を予測する。
エミュレーション対象の回路は、試験対象となる回路であり、ユーザが作成する。以下の説明では、エミュレーション対象の回路を「ユーザ論理」ともいう。
また、ソフトウェアは、実行する命令から構成されるプログラムのロードモジュールを指す。ソフトウェアは、マイクロプロセッサによって、それぞれの命令が実行される。ソフトウェアも、ユーザが作成する。
【００２８】
エミュレータ２０は、論理素子２２とサブ電源８と制御回路２１とを含む構成である。
論理素子２２は、電気的に書き換え可能であって、エミュレーション対象の回路をマッピングする。
図１では、複数のＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ ＧａｔｅＡｒｒａｙ）0 〜ＦＰＧＡn から構成されている例を示している。しかし、論理素子は、一のＦＰＧＡであってもよい。更に、ＦＰＧＡに限られることなく、電気的に書き換え可能な論理素子であれば、その他のものであっても構わない。
【００２９】
この実施の形態では、ＦＰＧＡ0 ３は、マイクロプロセッサ（ＭＰＵ：Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）をマッピングした例を示している。ＦＰＧＡ0 ３は、ＭＰＵそのものであっも構わない。
また、ＦＰＧＡ0 ３へマイクロプロセッサとインサーキットエミュレータとをマッピングする場合もある。
また、この実施の形態では、ＦＰＧＡ1 ６ａ〜ＦＰＧＡn ６ｎは、エミュレーション対象の回路としてユーザ論理をマッピングする例を示している。以下の説明において、ＦＰＧＡ６とした場合は、ＦＰＧＡ1 ６ａ〜ＦＰＧＡn ６ｎを示す。
【００３０】
電圧／電流計７は、各々のＦＰＧＡで消費される消費電力を測定する。
図１の例では、電圧／電流計７は、上記複数の論理素子２２それぞれに対応した電圧／電流計0 〜電圧／電流計n を備えている例を示している。
【００３１】
制御回路２１は、エミュレータを制御する回路である。
制御回路２１は、シリアルＩ／Ｆ４、エミュレータ制御部５、測定回路制御部９、サブ電源制御部１０とを含む。
シリアルＩ／Ｆ４は、パーソナルコンピュータ１と論理設計装置間でデータをやり取りする。
エミュレータ制御部５は、エミュレータ２０に含まれる各構成要素を制御する。
【００３２】
測定回路制御部９は、論理素子２２の消費電力を測定する装置として電圧／電流計７を制御する。
図１では、測定回路制御部１０は、電圧／電流計0 〜電圧／電流計n を制御する例を示している。
【００３３】
サブ電源制御部１０は、エミュレータ制御部５の制御のもとで、論理素子２２へ電力を供給する。
図１では、サブ電源制御部１０は、サブ電源0 〜サブ電源n を制御する例を示している。
サブ電源８は、制御回路２１の制御に基づいて、各論理素子２２へ電力を供給する。
【００３４】
次に、電力の供給経路について説明する。メイン電源２は、エミュレータ２０に電力を供給する。
ＩＣＥ用電源１１は、ＩＣＥ１２に電力を供給する。
サブ電源８は、論理素子２２へ電力を供給する。具体的には、サブ電源0 〜サブ電源n は、ユーザ論理が実装されるＦＰＧＡ0 ３、ＦＰＧＡ６に電力を供給する。
電圧／電流計７は、ＦＰＧＡ0 ３、ＦＰＧＡ６で消費される電力を測定する。
このような構成にすることにより、エミュレータ２０で消費される電力とは別に、ユーザ論理で消費される電力を各々測定することができるようになる。
【００３５】
ユーザが作成したユーザ論理は、一のＦＰＡＧにマッピングすることも可能である。この場合は、一のＦＰＧＡの消費電力を測定すればよいことになる。
また、ユーザ論理を複数の回路に分割し、分割された複数の回路を複数のＦＰＧＡ６のいずれかにマッピングすることもできる。
この場合は、各々のＦＰＧＡ1 〜ＦＰＧＡn で消費される電力を測定することができるので、ユーザが分割された複数の回路で消費される電力も細かく測定することができる。
【００３６】
次に、ソフトウェアを用いて、ユーザが作成したユーザ論理を消費電力を測定する場合について説明する。
ソフトウェアは、マイクロプロセッサによって、ソフトウェアを構成する命令を実行する。
図１の例では、ＦＰＧＡ0 へマイクロプロセッサを実装（マッピング）している。
【００３７】
次に、ソフトウェアは、パーソナル・コンピュータ１によって制御されるＩＣＥ１２を介して、ＦＰＧＡ0 に内蔵するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）へマッピングする。
このようにして、ソフトウェアの実行を可能にする。
【００３８】
エミュレータ２０では、エミュレータ制御部５の制御に基づいて、ユーザ論理の実行（命令の実行）に合わせて、各々のＦＰＧＡ0 〜ＦＰＧＡn で消費される電力を収集する。
電圧／電流計７で測定された消費電力は、測定回路制御部９によって制御され、収集される。
収集された消費電力は、シリアルＩ／Ｆ４経由でパーソナル・コンピュータ１に送信する。この機能により、ソフトウエアが実行された命令単位にユーザが作成した論理で消費される消費電力を知ることができる。
【００３９】
また、マイクロプロセッサに加え、インサーキットエミュレータをＦＰＧＡ0 へマッピングしてインサーキットエミュレータの機能を利用して、消費電力を測定することもできる。
また、この場合は、ソフトウェアを、エミュレータ２０内のインサーキットエミュレータ用に備えられたメモリ内にマッピングすることも可能である。
このようにして、ユーザ論理としてマイクロプロセッサのエミュレーション機能、トレース機能、ブレーク機能などの各種デバッグ機能を付加したインサーキットエミュレータの機能をＦＰＧＡに実装することにより、パーソナルコンピュータから、インサーキットエミュレータの機能を利用することができる。
つまり、マイクロプロセッサ及びインサーキットエミュレータの機能を論理素子２２へマッピングすることにより、ユーザ論理に使用されているマイクロプロセッサが変更された場合に、インサーキットエミュレータの機能を実現する論理も変更することが容易にできる。従って、システムに柔軟性を持たせることができるようになる。
【００４０】
このように、この発明に係る論理設計装置は、電気的に書き換え可能な論理素子（ＦＰＧＡ等）を用いて構成されるエミュレータ装置において、エミュレータを制御する回路とエミュレーション対象の回路に対して、各々のブロックに電力を供給することができる手段と各々のブロックで消費される電力（電圧と電流）を測定することができる装置を備えることを特徴とする。
【００４１】
更に、この発明に係る論理設計装置は、エミュレーション対象の回路を複数の回路に分割し、それぞれの回路をエミュレータ上の電気的に書き換え可能な複数の論理素子（ＦＰＧＡ等）のいずれかにマッピングする。マッピングしたＦＰＧＡ毎に、電力を供給することができる手段と個々のＦＰＧＡで消費された電力（電圧と電流）を測定することができる装置を備えることを特徴とする。
【００４２】
実施の形態２．
図２は、この実施の形態の論理設計装置の一例を表わしている。
図２の論理設計装置は、図１の論理設計装置に、消費電力集計部３１、換算表記憶部３２、及び、表示部３３とを追加した構成である。
消費電力集計部３１は、複数の電圧／電流計７で測定された消費電力を収集し、収集した消費電力を所定の規則に基づいて計算する。
表示部３３は、上記複数の電圧／電流計７によって測定された消費電力を表示する。
【００４３】
換算表記憶部３２は、論理設計装置で予測される消費電力をエミュレーション対象の回路を実装するデバイスの消費電力へ換算するための消費電力換算表を記憶する。
消費電力換算表は、予め論理設計装置で測定された消費電力を、実際の半導体集積回路などのターゲットデバイスの消費電力に換算する為の消費電力換算表を事前に理論値、ならびに、評価回路等を用いた実測値から作成しておく。
また、図２では、ＰＣ１に上記追加する構成要素を備えている例を示しているが、これに限られるわけではない。
【００４４】
また、消費電力集計部３１が計算する場合の所定の規則として、以下のような場合が一例としてあげられる。
（１）命令毎に消費電力を計算する、複数の命令のからなる処理単位毎に消費電力を計算する。
（２）命令が実行される時に使用するメモリ領域毎に消費電力を集計する。
（３）実行される命令毎に消費電力を集計し、実行される命令毎の消費電力に関して、最小消費電力、最大消費電力、平均消費電力とを求める。
（４）消費電力換算表と、上記複数の電圧／電流計で測定された消費電力とに基づいて、測定された消費電力からデバイス（最終製品のＬＳＩ等のターゲットデバイス）の消費電力を換算して求め、デバイスの消費電力を予測する。
（５）消費電力換算表と実システムの動作周波数とエミュレータ動作周波数の差分情報や実システムの電圧値とエミュレータの電圧値の差分情報から半導体集積回路などのターゲットデバイスの消費電力を予測する。
【００４５】
図３は、この実施の形態の処理の流れの一例を表わした図である。
まず、ユーザは、エミュレータのメイン電源をＯＮにする（Ｓ２０）。
次に、ユーザ論理をＦＰＧＡに実装できるように、複数の論理回路に分割する。分割する論理回路は、極力意味のある論理回路のブロックにするようにする。エミュレータ２０上に複数備えられたＦＰＧＡの中で、ユーザが作成したユーザ論理を実装するＦＰＧＡを選択する（Ｓ２１）。
選択したＦＰＧＡに電源が供給されるようにサブ電源をＯＮにし、インサーキットエミュレータ（ＩＣＥ）用電源もＯＮにする（Ｓ２２）。
【００４６】
ユーザが作成した論理をＦＰＧＡにダウンロードする（Ｓ２３）。次に、インサーキットエミュレータとマイクロプロセッサとの機能を実現する論理をＦＰＧＡにダウンロードする（Ｓ２４）。この実施の形態では、ＦＰＧＡ0 にダウンロードしている。
次に、ユーザ論理上で実行するソフトウエアをマイクロプロセッサ内のＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、または、ＩＣＥを使用している場合には、エミュレーション用に用意されたメモリへダウンロードする（Ｓ２５）。
【００４７】
ＦＰＧＡの電圧と電流の測定を開始し（Ｓ２６）、ユーザ論理を実行するソフトウエアを実行する（Ｓ２７）。
ソフトウエア実行中、電圧／電流計７は、命令が実行される度に、消費電力を測定し、測定結果をパーソナル・コンピュータ１の消費電力集計部３１に転送する。
ソフトウエアの実行終了後、消費電力集計部３１は、実行された命令と命令実行中に消費された電力から、最大消費電力、最小消費電力、平均消費電力を求める。更に、事前に、最終製品とエミュレータに実装したＦＰＧＡで消費される消費電力を理論値および評価回路で測定した結果から作成した消費電力換算表に基づいて、最終製品で消費される消費電力を計算する統計処理を行う（Ｓ２８）。
【００４８】
表示部３３は、インサーキットエミュレータのソースコードデバッガーの画面上に、統計処理の結果と、命令単位で消費される電力値、或いは、高級言語の場合には、１ライン分のソースコードを実行するのに要した消費電力（電圧や電流）と実行した命令がアクセスしたメモリ領域毎に、消費電力の最大値、最小値、平均値を表示する（Ｓ２９）。
このようにして、実行される命令に対応して、ＦＰＧＡにマッピングした論理で消費される電力の傾向が設計上流段階で分かる。
【００４９】
実施の形態３．
上記実施の形態では、マイクロプロセッサ、または、マイクロプロセッサとインサーキットエミュレータとを論理素子２２へマッピングする例を示した。
しかし、ユーザ論理をソフトウェアを利用しないで、消費電力を測定する場合は、論理素子２２へユーザ論理をマッピングすれば充分であり、マイクロプロセッサとインサーキットエミュレータを論理素子２２へマッピングしていなくてもよい。
【００５０】
【発明の効果】
以上、説明したように、本発明に係る論理設計装置及び論理設計方法によれば従来、設計上流段階で見積もりが困難であった大規模回路、特に、マイクロプロセッサを含む回路に対して、エミュレータとインサーキットエミュレータを組み合わせた論理設計装置とエミュレータ上に実装されるＦＰＧＡと最終製品のターゲットデバイス（例えば、ＬＳＩ）との消費電力換算によって、消費電力を予測することができる。
【００５１】
また、この発明によれば、実行される命令毎に消費電力を測定することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１を説明するための論理設計装置の一例を示す図である。
【図２】 本発明の実施の形態２を説明するための論理設計装置の一例を示す図である。
【図３】 本発明の実施の形態２を説明するためのフローチャート図である。
【図４】 従来技術の消費電力計算方式の一例を表す図である。
【図５】 従来技術の電子回路の消費電力計算方法および装置の一例を表す図である。
【図６】 従来技術の電流値測定機能付きエミュレータの一例を表す図である。
【符号の説明】
１ パーソナル・コンピュータ（ＰＣ）、２ メイン電源、３ ＦＰＧＡ0 、４ シリアルＩ／Ｆ、５ エミュレータ制御部、６ ＦＰＧＡ1 〜ＦＰＧＡn 、７ 電圧／電流計、８ サブ電源、９ 測定回路制御部、１０ サブ電源制御部、１１ ＩＣＥ用電源、１２ ＩＣＥ（インサーキットエミュレータ）、２０ エミュレータ、２１ 制御回路、２２ 論理素子、３１ 消費電力集計部、３２換算表記憶部、３３ 表示部、１００ 消費電力計算部、１０１ 変化信号の配線容量抽出部、１０２ イベントの識別部、１０３ 変化信号の識別部、１０４ 変化部品の識別部、１０５ 部品種別消費エネルギー収集部、１０６ 出力値変化による消費エネルギーの計算部、１０７ 入力値変化による消費エネルギーの計算部、１０８ 部品内共通動作部の消費エネルギー計算部、１０９ 変化部品消費エネルギー集計部、１１０ 消費電力集計部、１１１ 配線容量、１１２ シミュレーション結果、１１３ 論理回路、１２０ 消費電力処理装置、１２１ 消費電力計算部、１２２ 負荷容量計算部、１２３ メモリ装置、１２４設計データベース（設計ＤＢ）、１３０ マスタ・マイクロコンピュータ、１３１ スレーブ・マイクロコンピュータ、１３２ マルチプレクサ、１３３ ブレーク制御部（比較手段、保持手段）、１３４ トレースメモリ部（記憶手段）、１３５ 変換回路、１３６ 測定回路、１３７ ユーザシステム、１３８ マスタ・バス、１３９ スレーブ・バス、１４０ エミュレータ、１４１ 入力端子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit power consumption measuring method and a logic design apparatus supporting the method.
[0002]
[Prior art]
Conventionally, as a method of predicting power consumption, the operation rate of a circuit is estimated from a design specification and calculated manually, or generated at the input / output terminal of a cell in a circuit that changes per unit time using a logic simulator A common method is to calculate the power consumption by determining the operation rate from the change in the event.
[0003]
However, in the method of estimating the operation rate of the circuit from the design specification and manually calculating it, there is a problem that it is difficult to predict the operation rate of the circuit and the error is large.
In addition, with the logic simulator, the operation rate is calculated from the change in the event that occurs at the input / output terminal of the cell, and the power consumption is calculated in the logic simulator. In actual design and development, the test data used to calculate the power consumption is narrowed down, and the power consumption is calculated using some of the actual system operations. Yes. There was a problem that the error for that was included.
[0004]
Here, two prior art examples of a power consumption calculation method using a logic simulator are shown.
First, as a first prior art example of a power consumption calculation method using a logic simulator, there is a “power consumption calculation method” (Japanese Patent Laid-Open No. 8-314992). As shown in FIG. 4, this prior art receives the logic simulation result as input, identifies the change signal from the event identification unit 102 and the change signal identification unit 103, and calculates all the components to which this signal is connected. set to target.
The energy consumption is calculated by the energy consumption calculation unit 106 that can be calculated based on the output value, the energy calculation unit 107 inside the component that can be calculated based on the input value change, and the energy consumption calculation unit 108 that is the component common operation unit. After totalizing all events and all parts by the power consumption totaling unit 109, the power consumption totaling unit 110 calculates average power consumption, peak power, average, chip power distribution for each time, and the like.
[0005]
With this method, energy consumption is reduced based on the gate operation state in the component identified based on the logic change of the input / output terminals of each component obtained by logic simulation and the actual wiring capacity obtained in the layout design. Power consumption can be obtained by calculating and counting.
[0006]
Next, as a second prior art example, there is "Electronic circuit power consumption calculation method and apparatus" (Japanese Patent Laid-Open No. 10-186001). As shown in FIG. 5, the contents shown in this prior art include all states that can be taken in consideration of the operation in the logic element for all the logic elements that can be used in the target LSI (Large Scale Integration). It is defined based on the combination of signal values of the output signal, and the power consumption of each state transition is calculated in advance by circuit simulation and stored in the design database 124.
[0007]
Similarly, power consumption such as power consumption during non-operation and change in output signal is calculated by circuit simulation and stored in the design database 124.
Based on the data in the design database 124, the power consumption calculation unit 121 calculates the power consumption of all the logic elements of the target LSI for all state transitions that generate power consumption.
The load capacity calculation unit 122 calculates the load capacity of the logic element and reflects it in power consumption calculation such as output change. Such power consumption calculation enables calculation of a power consumption value close to actual operation in an electronic circuit such as an LSI.
[0008]
As another conventional technique different from the above, there is an “emulator with a current value measuring function” (Japanese Patent Laid-Open No. 7-44416) in which a current measuring function is mounted on an emulator. This conventional technology is not aimed at predicting the power consumption of target devices such as LSIs, but by adding a current measurement function to the emulator to improve the effectiveness of analog failure analysis other than hardware design failures. Aimed.
[0009]
As shown in FIG. 6, the contents described in this prior art are an emulator 140 for performing debugging and detailed evaluation in the development of a user system, which is a slave device that performs the functions of a conventional target microcomputer. A microcomputer 131, a break control unit 133 for stopping program execution and tracing, a trace memory unit 134 for sampling and storing various data and status signals in real time, a master computer 130 for controlling them, and the like In the configuration, a measurement circuit 136 for measuring a current value of a signal taken into the input terminal 141, a conversion circuit 135 for converting the measurement value into digital data, and a multiplexer 132 for selective output are added.
[0010]
This emulator with current value measurement function can actually measure the current value in the signal line at the terminal part of the device, etc., and can be effective for analog failure analysis other than logical hardware design failure .
This prior art relates to an emulator having a function of measuring a current value, but does not have a function of predicting power consumption of a target device such as an LSI.
[0011]
[Problems to be solved by the invention]
The present invention has been made to solve the above-described problems, and in particular, a method for predicting power consumed by a target device such as an LSI of a final product for a large-scale circuit including a microprocessor. An object is to provide a logic design device and a power consumption measuring method.
In addition, it solves the problem of speed by the conventional logic simulation, and further, for a large-scale circuit including a microprocessor, the power consumed for each instruction to be executed and the power consumption corresponding to the instruction to be executed. The purpose is to roughly predict general distribution trends in the upstream stage of design.
[0012]
[Means for Solving the Problems]
A logic design device according to the present invention includes an emulator, and uses the emulator to measure power consumption of a circuit to be emulated.
A main power supply that supplies power to the emulator;
A sub power source separated from the main power source is provided.
The emulator above
A logic element that is electrically rewritable and that maps a circuit to be emulated;
A control circuit for controlling power supplied to the logic element by the sub power source;
A voltage / ammeter for measuring, as power consumption, the power consumed in the logic element among the power supplied to the logic element by the sub power supply is provided.
[0013]
The logic element includes a plurality of logic elements,
The sub power supply includes a plurality of sub power supplies corresponding to the plurality of logic elements,
The voltmeter / ammeter includes a plurality of voltmeters / ammeters corresponding to the plurality of logic elements, respectively.
[0014]
The emulation target circuit is divided into a plurality of circuits, and each of the divided plurality of circuits is mapped to one of the plurality of logic elements,
The plurality of voltmeters / ammeters measure power consumption for each of the plurality of logic elements to which the plurality of circuits are mapped.
[0015]
The logic design apparatus further includes a microprocessor that executes a plurality of instructions;
An in-circuit emulator that provides the emulator with software composed of a plurality of instructions executed by the microprocessor;
The control circuit includes a measurement circuit control unit that controls the measurement of power consumption for each execution of one instruction in synchronization with the execution of each of the plurality of instructions constituting the software,
The plurality of voltmeters / ammeters measure power consumption every execution of one command based on control from the measurement circuit control unit.
[0016]
The logic design apparatus further collects power consumption measured by the plurality of voltage / ammeters based on control from the measurement circuit control unit, and calculates the collected power consumption based on a predetermined rule. A power consumption totaling unit is provided.
[0017]
The power consumption totaling unit calculates power consumption for each processing unit including the plurality of instructions.
[0018]
The power consumption totaling unit totalizes power consumption for each memory area used when an instruction is executed.
[0019]
The power consumption totaling unit totals power consumption for each instruction to be executed, and obtains minimum power consumption, maximum power consumption, and average power consumption for the power consumption for each instruction to be executed.
[0020]
The logic design apparatus further includes a conversion table storage unit that stores a power consumption conversion table for converting the power consumption predicted by the logic design apparatus into the power consumption of a device mounting a circuit to be emulated.
The power consumption totaling unit is configured to calculate the power consumption of the device from the measured power consumption based on the power consumption conversion table stored in the conversion table storage unit and the power consumption measured by the plurality of voltage / ammeters. The power consumption of the device is predicted by obtaining the value by converting.
[0021]
The power consumption aggregation unit is predicted to increase power consumption by dividing the circuit to be emulated into a plurality of circuits and mapping each of the divided circuits to any one of the plurality of logic elements. It is characterized by subtracting from power consumption.
[0022]
The logic design apparatus further includes a display unit that displays power consumption measured by the plurality of voltage / ammeters.
[0023]
The logic element is a field programmable gate array (FPGA).
[0024]
A power consumption measuring method according to the present invention comprises an emulator and an electrically rewritable logic element, and in the power consumption measuring method for measuring the power consumption of a circuit to be emulated,
A control process for controlling the emulator;
A main power supply process for supplying power to the control process;
A mapping step for mapping a circuit to be emulated to the logic element;
A sub power supply step that is separated from the main power supply step and supplies power to the logic element;
A measuring step of measuring, as power consumption, the power consumed in the logic element among the power supplied to the logic element in the sub power supply step.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
An example of functional components of the first embodiment relating to the present invention is shown in FIG.
This figure is an example of a logic design apparatus for power consumption prediction provided by the present invention.
In FIG. 1, the logic design apparatus includes a personal computer 1, a main power supply 2, a sub power supply 8, an in-circuit emulator (ICE) power supply 11, an in-circuit emulator (ICE) 12, and an emulator 20. An example is shown.
[0026]
The personal computer (PC) 1 is a computer that controls the interface between the user and the emulator 20, and in this example, a case where a PC is used is shown. However, other computers may be used.
The PC 1 uses data of a logic element 22 to be described later, or a software debugger of an in-circuit emulator (ICE) 12 installed.
The main power supply 2 supplies power to the control circuit 21 of the emulator 20 (the control circuit 21 will be described later).
The sub power supply 8 supplies power to the logic element 22 in the emulator 20. The sub power supply 8 is separated from the main power supply 2.
In the example of FIG. 1, the sub power supply 8 is illustrated as including a plurality of sub power supplies 0 to n .
The ICE power supply 11 is a power supply dedicated to ICE.
The ICE 12 functions as an in-circuit emulator.
The emulator 20 measures the power consumption of the circuit to be emulated.
[0027]
The logic design apparatus uses this emulator 20 to predict the power consumption of the circuit to be emulated.
The circuit to be emulated is a circuit to be tested and is created by the user. In the following description, the circuit to be emulated is also referred to as “user logic”.
Software refers to a load module of a program composed of instructions to be executed. Each instruction of the software is executed by the microprocessor. Software is also created by the user.
[0028]
The emulator 20 includes a logic element 22, a sub power supply 8, and a control circuit 21.
The logic element 22 is electrically rewritable and maps a circuit to be emulated.
1 shows an example that a plurality of FPGA (Field Programable GateArray) 0 ~FPGA n. However, the logic element may be a single FPGA. Furthermore, the present invention is not limited to an FPGA, and any other logic element can be used as long as it is an electrically rewritable logic element.
[0029]
In this embodiment, FPGA 0 3 shows an example in which a microprocessor (MPU: Microprocessor Unit) is mapped. The FPGA 0 3 may be the MPU itself.
In some cases, a microprocessor and an in-circuit emulator are mapped to FPGA 0 3.
In this embodiment, FPGA 1 6a to FPGA n 6n show an example in which user logic is mapped as a circuit to be emulated. In the following description, FPGA 1 indicates FPGA 1 6a to FPGA n 6n.
[0030]
The voltmeter / ammeter 7 measures the power consumption consumed by each FPGA.
In the example of FIG. 1, the voltage / ammeter 7 has an example including voltage / ammeter 0 to voltage / ammeter n corresponding to each of the plurality of logic elements 22.
[0031]
The control circuit 21 is a circuit that controls the emulator.
The control circuit 21 includes a serial I / F 4, an emulator control unit 5, a measurement circuit control unit 9, and a sub power supply control unit 10.
The serial I / F 4 exchanges data between the personal computer 1 and the logic design device.
The emulator control unit 5 controls each component included in the emulator 20.
[0032]
The measurement circuit control unit 9 controls the voltmeter / ammeter 7 as a device for measuring the power consumption of the logic element 22.
FIG. 1 shows an example in which the measurement circuit control unit 10 controls the voltage / ammeter 0 to the voltage / ammeter n .
[0033]
The sub power control unit 10 supplies power to the logic element 22 under the control of the emulator control unit 5.
FIG. 1 shows an example in which the sub power source control unit 10 controls the sub power sources 0 to n .
The sub power supply 8 supplies power to each logic element 22 based on the control of the control circuit 21.
[0034]
Next, the power supply path will be described. The main power supply 2 supplies power to the emulator 20.
The ICE power supply 11 supplies power to the ICE 12.
The sub power supply 8 supplies power to the logic element 22. Specifically, the sub power supply 0 to the sub power supply n supply power to the FPGA 0 3 and the FPGA 6 in which the user logic is mounted.
The voltmeter / ammeter 7 measures the power consumed by the FPGA 0 3 and the FPGA 6 .
With such a configuration, it is possible to measure each of the power consumed by the user logic separately from the power consumed by the emulator 20.
[0035]
The user logic created by the user can be mapped to one FPAG. In this case, the power consumption of one FPGA may be measured.
Further, the user logic can be divided into a plurality of circuits, and the divided plurality of circuits can be mapped to any of the plurality of FPGAs 6.
In this case, since the power consumed by each of the FPGA 1 to FPGA n can be measured, the power consumed by a plurality of circuits divided by the user can also be measured finely.
[0036]
Next, a case where the power consumption of a user logic created by a user is measured using software will be described.
The software executes instructions constituting the software by a microprocessor.
In the example of FIG. 1, a microprocessor is mounted (mapped) on FPGA 0 .
[0037]
Next, the software maps to a ROM (Read Only Memory) built in the FPGA 0 via the ICE 12 controlled by the personal computer 1.
In this way, the software can be executed.
[0038]
The emulator 20 collects power consumed by each of the FPGA 0 to FPGA n in accordance with the execution of the user logic (execution of instructions) based on the control of the emulator control unit 5.
The power consumption measured by the voltmeter / ammeter 7 is controlled and collected by the measurement circuit controller 9.
The collected power consumption is transmitted to the personal computer 1 via the serial I / F 4. With this function, it is possible to know the power consumption consumed by the logic created by the user for each instruction executed by the software.
[0039]
In addition to the microprocessor, the in-circuit emulator can be mapped to FPGA 0 and the power consumption can be measured by using the function of the in-circuit emulator.
In this case, it is also possible to map the software in a memory provided for the in-circuit emulator in the emulator 20.
In this way, by implementing in-circuit emulator functions to which various debugging functions such as a microprocessor emulation function, a trace function, and a break function are added as user logic in the FPGA, the functions of the in-circuit emulator can be controlled from a personal computer. Can be used.
That is, by mapping the functions of the microprocessor and the in-circuit emulator to the logic element 22, when the microprocessor used for the user logic is changed, the logic for realizing the function of the in-circuit emulator can be changed. Easy to do. Therefore, the system can be made flexible.
[0040]
As described above, the logic design device according to the present invention is an emulator device configured using an electrically rewritable logic element (FPGA or the like), for each of the circuit for controlling the emulator and the circuit to be emulated. And a device capable of measuring power (voltage and current) consumed in each block.
[0041]
Furthermore, the logic design apparatus according to the present invention divides a circuit to be emulated into a plurality of circuits, and maps each circuit to one of a plurality of electrically rewritable logic elements (FPGA or the like) on the emulator. . Each mapped FPGA is provided with a means capable of supplying power and a device capable of measuring the power (voltage and current) consumed by each FPGA.
[0042]
Embodiment 2. FIG.
FIG. 2 shows an example of the logic design apparatus of this embodiment.
2 has a configuration in which a power consumption totaling unit 31, a conversion table storage unit 32, and a display unit 33 are added to the logical design device of FIG.
The power consumption totalization unit 31 collects the power consumption measured by the plurality of voltage / ammeters 7 and calculates the collected power consumption based on a predetermined rule.
The display unit 33 displays the power consumption measured by the plurality of voltage / ammeters 7.
[0043]
The conversion table storage unit 32 stores a power consumption conversion table for converting the power consumption predicted by the logic design apparatus into the power consumption of the device on which the circuit to be emulated is mounted.
The power consumption conversion table is a theoretical value for converting the power consumption measured in advance by the logic design device into the power consumption of the target device such as an actual semiconductor integrated circuit, as well as the evaluation circuit, etc. Created from the measured values using.
Further, FIG. 2 shows an example in which the PC 1 includes the above-described additional components, but the present invention is not limited to this.
[0044]
In addition, as a predetermined rule when the power consumption counting unit 31 calculates, the following case is given as an example.
(1) Power consumption is calculated for each instruction. Power consumption is calculated for each processing unit composed of a plurality of instructions.
(2) The power consumption is totaled for each memory area used when the instruction is executed.
(3) The power consumption is aggregated for each executed instruction, and the minimum power consumption, the maximum power consumption, and the average power consumption are obtained for the power consumption for each executed instruction.
(4) Based on the power consumption conversion table and the power consumption measured by the plurality of voltage / ammeters, the power consumption of the device (the target device such as the LSI of the final product) is converted from the measured power consumption. To estimate the power consumption of the device.
(5) The power consumption of the target device such as a semiconductor integrated circuit is predicted from the power consumption conversion table, the difference information between the operating frequency of the actual system and the emulator operating frequency, and the difference information between the voltage value of the actual system and the voltage value of the emulator .
[0045]
FIG. 3 is a diagram showing an example of the processing flow of this embodiment.
First, the user turns on the main power of the emulator (S20).
Next, the user logic is divided into a plurality of logic circuits so that it can be implemented in the FPGA. The logic circuit to be divided is made a meaningful logic circuit block as much as possible. Among the plurality of FPGAs provided on the emulator 20, the FPGA that implements the user logic created by the user is selected (S21).
The sub power supply is turned on so that power is supplied to the selected FPGA, and the in-circuit emulator (ICE) power supply is also turned on (S22).
[0046]
The logic created by the user is downloaded to the FPGA (S23). Next, the logic for realizing the functions of the in-circuit emulator and the microprocessor is downloaded to the FPGA (S24). In this embodiment, it is downloaded to FPGA 0 .
Next, software to be executed on the user logic is downloaded to a ROM (Read Only Memory) in the microprocessor, or to a memory prepared for emulation if an ICE is used (S25).
[0047]
Measurement of the voltage and current of the FPGA is started (S26), and software for executing user logic is executed (S27).
During execution of the software, the voltmeter / ammeter 7 measures the power consumption each time an instruction is executed, and transfers the measurement result to the power consumption counting unit 31 of the personal computer 1.
After the execution of the software is completed, the power consumption counting unit 31 obtains the maximum power consumption, the minimum power consumption, and the average power consumption from the executed instruction and the power consumed during the execution of the instruction. In addition, the power consumption consumed by the final product is calculated based on the power consumption conversion table created based on the theoretical values and the results measured by the evaluation circuit for the power consumed by the FPGA mounted on the final product and emulator in advance. Statistical processing is performed (S28).
[0048]
The display unit 33 executes the statistical processing result and the power value consumed in units of instructions on the screen of the source code debugger of the in-circuit emulator, or the source code for one line in the case of a high-level language. The maximum value, the minimum value, and the average value of the power consumption are displayed for each memory area accessed by the executed instruction (voltage and current) and the executed instruction (S29).
In this way, the tendency of power consumed by the logic mapped to the FPGA corresponding to the instruction to be executed can be known in the design upstream stage.
[0049]
Embodiment 3 FIG.
In the above-described embodiment, the example in which the microprocessor or the microprocessor and the in-circuit emulator are mapped to the logic element 22 has been described.
However, when the power consumption is measured without using software for the user logic, it is sufficient to map the user logic to the logic element 22, and even if the microprocessor and the in-circuit emulator are not mapped to the logic element 22. Good.
[0050]
【The invention's effect】
As described above, according to the logic design apparatus and the logic design method according to the present invention, an emulator and a logic design method for a large-scale circuit that has conventionally been difficult to estimate at an upstream design stage, particularly a circuit including a microprocessor, The power consumption can be predicted by converting the power consumption between the logic design apparatus combined with the in-circuit emulator, the FPGA mounted on the emulator, and the target device (for example, LSI) of the final product.
[0051]
According to the present invention, power consumption can be measured for each instruction to be executed.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a logic design apparatus for explaining a first embodiment of the present invention.
FIG. 2 is a diagram showing an example of a logic design apparatus for explaining a second embodiment of the present invention.
FIG. 3 is a flowchart for explaining a second embodiment of the present invention.
FIG. 4 is a diagram illustrating an example of a conventional power consumption calculation method.
FIG. 5 is a diagram illustrating an example of a conventional power consumption calculation method and apparatus for an electronic circuit.
FIG. 6 is a diagram illustrating an example of a conventional emulator with a current value measurement function.
[Explanation of symbols]
1 personal computer (PC), 2 main power supply, 3 FPGA 0 , 4 serial I / F, 5 emulator control unit, 6 FPGA 1 to FPGA n , 7 voltage / ammeter, 8 sub power supply, 9 measurement circuit control unit, 10 sub power supply control unit, 11 ICE power supply, 12 ICE (in-circuit emulator), 20 emulator, 21 control circuit, 22 logic element, 31 power consumption totaling unit, 32 conversion table storage unit, 33 display unit, 100 power consumption calculation , 101 change signal wiring capacity extraction unit, 102 event identification unit, 103 change signal identification unit, 104 change component identification unit, 105 component type consumption energy collection unit, 106 consumption energy calculation unit due to output value change, 107 Calculation part of energy consumption by input value change, 108 Calculation of energy consumption of common operation part in parts , 109 Changed component consumption energy totaling unit, 110 Power consumption totaling unit, 111 Wiring capacity, 112 Simulation result, 113 Logic circuit, 120 Power consumption processing device, 121 Power consumption calculation unit, 122 Load capacity calculation unit, 123 Memory device, 124 Design database (design DB), 130 master microcomputer, 131 slave microcomputer, 132 multiplexer, 133 break control unit (comparison unit, holding unit), 134 trace memory unit (storage unit), 135 conversion circuit, 136 measurement circuit 137 User system, 138 Master bus, 139 Slave bus, 140 Emulator, 141 Input terminal.

Claims (12)

エミュレータを備え、エミュレータを用いてエミュレーション対象の回路の消費電力を測定する論理設計装置において、
エミュレータに電力を供給するメイン電源と、
上記メイン電源とは分離したサブ電源とを備え、
上記エミュレータは、
電気的に書き換え可能であって、エミュレーション対象の回路をマッピングする論理素子と、
上記サブ電源によって上記論理素子へ供給する電力を制御する制御回路と、
上記サブ電源によって上記論理素子へ供給された電力のうち、上記論理素子において消費される電力を消費電力として測定する電圧／電流計と
を備えたことを特徴とする論理設計装置。In a logic design device that includes an emulator and uses the emulator to measure the power consumption of the circuit to be emulated,
A main power supply that supplies power to the emulator;
A sub power source separated from the main power source is provided.
The emulator above
A logic element that is electrically rewritable and that maps a circuit to be emulated;
A control circuit for controlling power supplied to the logic element by the sub power source;
A logic design apparatus comprising: a voltage / ammeter for measuring, as power consumption, power consumed in the logic element among power supplied to the logic element by the sub power source. 上記論理素子は、複数の論理素子を備え、
上記サブ電源は、上記複数の論理素子それぞれに対応する複数のサブ電源を備え、
上記電圧／電流計は、上記複数の論理素子それぞれに対応する複数の電圧／電流計を備えたことを特徴とする請求項１記載の論理設計装置。The logic element includes a plurality of logic elements,
The sub power supply includes a plurality of sub power supplies corresponding to the plurality of logic elements,
2. The logic design apparatus according to claim 1, wherein the voltage / ammeter includes a plurality of voltage / ammeters corresponding to the plurality of logic elements. 上記エミュレーション対象の回路は、複数の回路に分割され、分割された複数の回路それぞれが上記複数の論理素子のいずれかへマッピングされ、
上記複数の電圧／電流計は、上記複数の回路がマッピングされた上記複数の論理素子毎に消費電力を測定することを特徴とする請求項２記載の論理設計装置。The emulation target circuit is divided into a plurality of circuits, and each of the divided plurality of circuits is mapped to one of the plurality of logic elements,
3. The logic design apparatus according to claim 2, wherein the plurality of voltage / ammeters measure power consumption for each of the plurality of logic elements to which the plurality of circuits are mapped. 上記論理設計装置は、さらに、複数の命令を実行するマイクロプロセッサと、
上記マイクロプロセッサによって実行される複数の命令から構成されるソフトウェアをエミュレータへ提供するインサーキットエミュレータとを備え、
上記制御回路は、上記ソフトウェアを構成する複数の命令それぞれの実行と同期をとり、一の命令の実行毎に消費電力を測定することを制御する測定回路制御部を備え、
上記複数の電圧／電流計は、上記測定回路制御部からの制御に基づいて、一の命令の実行毎に消費電力を測定することを特徴とする請求項２または３記載の論理設計装置。The logic design apparatus further includes a microprocessor that executes a plurality of instructions;
An in-circuit emulator that provides the emulator with software composed of a plurality of instructions executed by the microprocessor;
The control circuit includes a measurement circuit control unit that controls the measurement of power consumption for each execution of one instruction in synchronization with the execution of each of the plurality of instructions constituting the software,
4. The logic design apparatus according to claim 2, wherein the plurality of voltmeters / ammeters measure power consumption every time one instruction is executed based on control from the measurement circuit control unit. 上記論理設計装置は、さらに、上記測定回路制御部からの制御に基づいて、上記複数の電圧／電流計で測定された消費電力を収集し、収集した消費電力を所定の規則に基づいて計算する消費電力集計部を備えたことを特徴とする請求項４記載の論理設計装置。  The logic design apparatus further collects power consumption measured by the plurality of voltage / ammeters based on control from the measurement circuit control unit, and calculates the collected power consumption based on a predetermined rule. The logic design apparatus according to claim 4, further comprising a power consumption totaling unit. 上記消費電力集計部は、上記複数の命令からなる処理単位毎に消費電力を計算することを特徴とする請求項５記載の論理設計装置。The power consumption totaling unit is a logic design system according to claim 5, wherein the calculating power consumption for each processing unit comprising a plurality of instructions. 上記消費電力集計部は、命令が実行される時に使用するメモリ領域毎に消費電力を集計することを特徴とする請求項５記載の論理設計装置。  6. The logic design apparatus according to claim 5, wherein the power consumption totaling unit totals power consumption for each memory area used when an instruction is executed. 上記消費電力集計部は、実行される命令毎に消費電力を集計し、実行される命令毎の消費電力に関して、最小消費電力、最大消費電力、平均消費電力とを求めることを特徴とする請求項５記載の論理設計装置。  The power consumption totaling unit totalizes power consumption for each instruction to be executed, and obtains minimum power consumption, maximum power consumption, and average power consumption for the power consumption for each instruction to be executed. 5. The logic design device according to 5. 上記論理設計装置は、さらに、論理設計装置で予測される消費電力をエミュレーション対象の回路を実装するデバイスの消費電力へ換算するための消費電力換算表を記憶する換算表記憶部を備え、
上記消費電力集計部は、上記換算表記憶部に記憶された消費電力換算表と、上記複数の電圧／電流計で測定された消費電力とに基づいて、測定された消費電力からデバイスの消費電力を換算して求め、デバイスの消費電力を予測することを特徴とする請求項５から８いずれかに記載の論理設計装置。The logic design apparatus further includes a conversion table storage unit that stores a power consumption conversion table for converting the power consumption predicted by the logic design apparatus into the power consumption of a device mounting a circuit to be emulated.
The power consumption totaling unit is configured to calculate the power consumption of the device from the measured power consumption based on the power consumption conversion table stored in the conversion table storage unit and the power consumption measured by the plurality of voltage / ammeters. The logic design apparatus according to claim 5, wherein the power consumption of the device is predicted by converting and calculating. 上記論理設計装置は、さらに、上記複数の電圧／電流計によって測定された消費電力を表示する表示部を備えたことを特徴とする請求項２から４いずれかに記載の論理設計装置。  5. The logic design apparatus according to claim 2, further comprising a display unit that displays power consumption measured by the plurality of voltage / ammeters. 上記論理素子は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であることを特徴とする請求項１記載の論理設計装置。  The logic design apparatus according to claim 1, wherein the logic element is a field programmable gate array (FPGA). エミュレータと、電気的に書き換え可能な論理素子とを備えた論理設計装置が、エミュレーション対象の回路の消費電力を測定する消費電力測定方法において、
論理設計装置の制御回路が、上記エミュレータを制御する制御工程と、
論理設計装置のメイン電源が、上記エミュレータに電力を供給するメイン電力供給工程と、
論理設計装置のパーソナルコンピュータが、エミュレーション対象の回路を上記論理素子へマッピングするマッピング工程と、
論理設計装置の制御回路の制御により上記メイン電源とは異なる電源であるサブ電源が、上記論理素子に電力を供給するサブ電力供給工程と、
論理設計装置の電圧／電流計が、上記サブ電力供給工程によって上記論理素子へ供給された電力のうち、上記論理素子において消費される電力を消費電力として測定する測定工程と
を備えたことを特徴とする消費電力測定方法。In a power consumption measurement method in which a logic design device including an emulator and an electrically rewritable logic element measures power consumption of a circuit to be emulated,
A control process in which the control circuit of the logic design apparatus controls the emulator;
A main power supply process in which the main power supply of the logic design device supplies power to the emulator ;
A mapping step in which a personal computer of the logic design apparatus maps a circuit to be emulated to the logic element;
A sub power supply process in which a sub power source, which is a power source different from the main power source, supplies power to the logic element under control of a control circuit of the logic design device ;
The voltage / ammeter of the logic design apparatus includes a measuring step of measuring, as power consumption, power consumed in the logic element among power supplied to the logic element in the sub power supply step. Power consumption measurement method.
JP2000028978A 2000-02-07 2000-02-07 Logic design apparatus and power consumption measuring method Expired - Fee Related JP4275282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000028978A JP4275282B2 (en) 2000-02-07 2000-02-07 Logic design apparatus and power consumption measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000028978A JP4275282B2 (en) 2000-02-07 2000-02-07 Logic design apparatus and power consumption measuring method

Publications (2)

Publication Number Publication Date
JP2001222561A JP2001222561A (en) 2001-08-17
JP4275282B2 true JP4275282B2 (en) 2009-06-10

Family

ID=18554308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000028978A Expired - Fee Related JP4275282B2 (en) 2000-02-07 2000-02-07 Logic design apparatus and power consumption measuring method

Country Status (1)

Country Link
JP (1) JP4275282B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114745A1 (en) 2012-01-31 2013-08-08 日本電気株式会社 Information processing device, and power consumption calculation method for information processing device
KR20180008201A (en) * 2016-07-15 2018-01-24 김은주 Method and system for providing bread board emulation service

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343279B2 (en) * 2002-08-01 2008-03-11 Teradyne, Inc. Universal approach for simulating, emulating, and testing a variety of serial bus types
JP4469576B2 (en) * 2003-08-19 2010-05-26 株式会社東芝 Trace data processing apparatus, trace data processing method, and trace data processing program
JP2007107905A (en) 2005-10-11 2007-04-26 Mitsubishi Electric Corp Logical circuit for evaluating substrate power supply, and substrate power supply evaluation method
JP2007213556A (en) * 2006-01-11 2007-08-23 Matsushita Electric Ind Co Ltd Circuit analysis apparatus
JP2007293542A (en) * 2006-04-24 2007-11-08 Fujitsu Ltd Fpga current consumption relational expression deriving method and program, fpga current consumption relational expression deriving system, and accuracy evaluation program for fpga estimation tool
KR100988024B1 (en) 2008-09-05 2010-10-18 프롬써어티 주식회사 Memory test system comprising automatic address setting function
JP5739622B2 (en) 2010-06-03 2015-06-24 スパンション エルエルシー Semiconductor integrated circuit, semiconductor integrated circuit operating method, and debugging system
JP6897050B2 (en) * 2016-10-06 2021-06-30 日本電気株式会社 Measurement control devices, electronic devices, host devices, information processing systems, methods and programs

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114745A1 (en) 2012-01-31 2013-08-08 日本電気株式会社 Information processing device, and power consumption calculation method for information processing device
US9600388B2 (en) 2012-01-31 2017-03-21 Nec Corporation Information processing apparatus that computes power consumption for CPU command
KR20180008201A (en) * 2016-07-15 2018-01-24 김은주 Method and system for providing bread board emulation service
KR101871460B1 (en) * 2016-07-15 2018-06-27 김은주 Method and system for providing bread board emulation service

Also Published As

Publication number Publication date
JP2001222561A (en) 2001-08-17

Similar Documents

Publication Publication Date Title
US5625803A (en) Slew rate based power usage simulation and method
JP3942765B2 (en) Semiconductor device simulation apparatus and program debugging apparatus for semiconductor test using the same
US6823497B2 (en) Method and user interface for debugging an electronic system
US6931572B1 (en) Design instrumentation circuitry
US6904577B2 (en) Hardware debugging in a hardware description language
KR100506770B1 (en) Event based semiconductor test system
US7506286B2 (en) Method and system for debugging an electronic system
US8229723B2 (en) Performance software instrumentation and analysis for electronic design automation
RU2515602C2 (en) Method for manufacturing of smart system for complex development and testing of high-voltage converter
Shannon et al. Using reconfigurability to achieve real-time profiling for hardware/software codesign
JP4275282B2 (en) Logic design apparatus and power consumption measuring method
JP2002535684A (en) System for real version test and simulated version test of integrated circuits
US6094527A (en) Method and apparatus for estimating IC power consumption
US20080270099A1 (en) Clock control module simulator and method thereof
Konstantakos et al. Measurement of power consumption in digital systems
Hung et al. KAPow: A system identification approach to online per-module power estimation in FPGA designs
Hung et al. On evaluating signal selection algorithms for post-silicon debug
JP3980957B2 (en) Power consumption calculation method
Lee et al. Cycle-accurate energy measurement and characterization of FPGAs
Peterson et al. Assertion-based on-line verification and debug environment for complex hardware systems
Mavroidis et al. Accelerating emulation and providing full chip observability and controllability
Da Costa et al. Mastering system and power measures for servers in datacenter
Geier et al. Debugging FPGA-accelerated real-time systems
US10830800B1 (en) Subcircuit physical level power monitoring technology for real-time hardware systems and simulators
Pan et al. Modeling power consumption at system-level for design of power integrity-aware AMS-circuits

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040517

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090304

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees