JP4272772B2 - Reset control device and control method - Google Patents

Reset control device and control method Download PDF

Info

Publication number
JP4272772B2
JP4272772B2 JP27656799A JP27656799A JP4272772B2 JP 4272772 B2 JP4272772 B2 JP 4272772B2 JP 27656799 A JP27656799 A JP 27656799A JP 27656799 A JP27656799 A JP 27656799A JP 4272772 B2 JP4272772 B2 JP 4272772B2
Authority
JP
Japan
Prior art keywords
cpu
reset
signal
circuit
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27656799A
Other languages
Japanese (ja)
Other versions
JP2001102998A (en
Inventor
聰 松宮
鈴木  寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP27656799A priority Critical patent/JP4272772B2/en
Publication of JP2001102998A publication Critical patent/JP2001102998A/en
Application granted granted Critical
Publication of JP4272772B2 publication Critical patent/JP4272772B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、CPUのソフトプログラムが暴走した場合のCPUのリセット装置とその方法に関するものである。
【0002】
【従来の技術】
従来は、CPUのソフトプログラムが暴走した場合には、接続されている通信装置であるモデムに自動応答機能をもたせ、そのモデムに電話回線から着信を行い、あらかじめ定められたリセット用のデータを送出し、CPUの制御を受けないハードロジック回路でそのデータを受信、解析し、CPUにリセット信号を送出していた。図2に従来のリセット回路の構成例を示す。図2では、モデム203は電話回線202を介し、外部装置201と接続されている。CPU204はモデム203を介しデータの送受を外部装置201と行っている。電話回線202に着信があると、呼出信号は呼出信号検出回路206でパルス化され、モデム203に送出され、モデム203が自動応答する。外部装置201からのデータはモデム203で復調されてCPU204で受信される。ウオッチドックタイマ205は、一定時間以内にCPU204からのリセットが行われないと、内臓タイマがオーバーフローして、シフトレジスタ208にクリア信号を送らなくなる。CPU204のソフトプログラムが正常動作しているときは、一定時間以内ごとにウオッチドックタイマ205のタイマリセットを行うので、クリア信号が送出されている。シフトレジスタ208は、ウオッチドックタイマ205からのクリア信号がないときのみモデムからのデータを発信器207のクロックに同期して蓄積し、比較回路209のQ0からQ7端子に出力する。一方スイッチ回路210では8個のスイッチのオン、オフで決まるデータを比較回路209のP0からP7端子に出力している。比較回路209は、Q0からQ7のデータとP0からP7のデータが等しいと、リセット信号をCPU204のリセット端子に送り、CPU204をハード的にリセットする。
【0003】
CPU204のソフトプログラムが暴走すると、モデム203を介してのデータ送受が外部装置と出来ないので、外部装置はスイッチ回路210で設定してあるデータと同じリセット用のデータをモデムに送出する。リセット用のデータはモデムで復調されてシフトレジスタ208のDATA端子に入る。CPU204が暴走しているので、ウオッチドックタイマ205はリセットされず、タイマーはオーバーフローしてクリア信号がシフトレジスタ208に送出されない。そのため、リセット用のデータがシフトレジスタ208に取り込まれ、比較回路209でスイッチ回路210の設定データと比較される。これは同じデータであるので、比較回路209は出力をCPU204のリセット端子に送出し、CPU204はハード的にリセットされる。従来はこのような方法でソフトプログラムの暴走をリセットしていた。
【0004】
【発明が解決しようとする課題】
しかしながら、このようなリセット回路では、電話回線で受信するデータを解析するためのハードロジック回路として、発振器、シフトレジスタ、スイッチ回路、比較回路などが必要であり、回路構成も複雑で、部品点数、基盤の占有面積が増え、装置のコストアップの要因となっていた。
【0005】
本発明の目的は、簡単な回路構成でCPUのソフトプログラム暴走時にCPUのリセット信号を出力できるリセット制御装置とその方法を提供することにある。
【0006】
【課題を解決するための手段】
上記の目的を達成するために本発明は、少なくとも電話回線に接続している通信手段と、ソフトプログラムにより動作し、リセット信号によりリセットされるCPUをもつ装置において、
前記CPUが正常に動作しているときはクリア信号を送出し、前記CPUが正常に動作していないときはクリア信号の送出を停止するクリア信号発生回路と、前記電話回線の呼出信号検出回路と、
前記クリア信号発生回路からのクリア信号の送出が停止しているときのみに呼出信号の呼出回数を計数する計数回路と、
該計数回路の計数値があらかじめ定められた一定数になるとリセット信号を前記CPUに送出するリセット信号送出回路とからなることを特徴とするリセット制御装置を提供する。
【0007】
また本発明は、電話回線に接続する通信装置をもち、ソフトプログラムにより動作するCPUが正常な動作を行わない場合に、前記CPUのリセットを行う方法であって、
前記電話回線に着信時に電話局から送出される呼出信号の送出回数を計数する機能をもち、前記CPUが正常な動作を行っている場合には、前記呼出信号の送出回数を計数する機能を動作させず、前記CPUが正常な動作を行っていない場合には、前記呼出信号の送出回数を計数し、該計数値があらかじめ定められた回数に達すると前記CPUのリセットを行うことを特徴とするリセット制御方法を提供する。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。図1は本発明のリセット制御装置の構成例を示すブロック図で、携帯電話用中継増幅装置に組み込んだ例である。中継増幅装置100は地下街、トンネル内などの電波が届かない場所にある移動局(携帯電話、ページャーなど)121の使用を可能とする装置であり、野外に設置されている基地局装置122からの無線信号を受信装置101により受信し、親局装置106、光ケーブル124、子局装置115を経由し、移動局121に伝送する。受信装置101はアンテナ102により受信した無線信号をフィルタ103、光変調器104、光サーキュレータ105を通し親局装置106に伝送する装置である。
【0009】
アンテナ102は基地局122からの無線信号を受信し、フィルタ103によって受信した無線信号から所望の周波数の無線信号だけを取り出し、光変調器104に伝送する。光変調器104は光サーキュレータ105からの入射光を電気により強度変調し反射させる。光サーキュレータ105は電気/光変換器107からの入射光と光変調器104により反射した光を分離するものであり、この光信号を親局装置106の光分配器108に伝送する。電気/光変換器107は受信装置101に対し直流光を供給するものであり、レーザーダイオードおよびその駆動回路からなる。光分配器108は、受信部101により光強度変調を受けた光信号を分配し、複数の子局装置115、115・・・に伝送するものである。
【0010】
制御部109は、親局装置106の状態監視・各種制御を行う。主な構成要素としてCPU110,モデム111、ROM112、RAM113を備える。また監視局123と接続されており、監視局123からの各種命令の実行、監視局123への親局装置106の状態報知を行う。CPU110は親局装置の監視・制御、モデム111の入出力制御、モデム111を介して監視局123とのデータの送受信、ROM112に格納されたシステム動作プログラムの読み出し、RAM113への処理データの読み書きを行う。モデム111は電話回線により監視局123に接続されていて、監視局123とCPU109のデータの送受を行っている。ROM112は読み書き可能なフラッシュメモリを使用し、CPU201の動作プログラムを内蔵する。通常は読み出し専用メモリとして使用する。RAM113はモデム111により送信するデータ、受信したデータ、CPU110が処理中のデータの一次保存を行う。電源114は親局装置109の各部に電源を供給する。
【0011】
リセット制御装置130は、リセット信号発生装置134からのリセット信号により、CPU110をハード的にリセットする。呼出信号検出回路131は電話回線に接続され、監視局からの着信に際し、交換局からの呼出信号を検出する回路で、送出された呼出信号を検出し、パルス化し、計数回路132で電話局から送出された呼出信号の送出回数を計数する。クリア信号発生回路133は、CPU110から制御され、CPU110が正常に動作している時には、クリア信号を計数回路132に送出し、計数回路132での呼出信号の計数をクリアし、計数させないようにしている。 計数回路132は、呼出信号を計数した結果があらかじめ定められた一定回数に達すると、リセット信号発生回路134を駆動し、リセット信号をCPU110に送出する。
【0012】
光ケーブル124は親局装置から離れたところにある子局装置115に光信号に変換された無線信号を伝送する光ファイバケーブルである。子局装置115は基地局122から直接送信される無線信号が届かない場所(トンネル内、ビル内、地下街など)に設置されており、親局装置106から光ケーブル124を介して受信した無線信号を増幅し移動局121に送出する。子局装置115は通常1台の親局装置に対し複数台ある。光/電気変換器116より受信した無線信号は、増幅器117で増幅されアンテナ120から空中空間に送出される。制御部118は子局装置115の状態監視・各種制御を行う。電源119は子局装置115の各部に電源を供給する。移動局121は一般ユーザが使用する携帯電話やページャでありアンテナ125により無線信号を受信する。基地局122は事業者設置の携帯電話あるいはページャ用の無線基地局装置である。監視局123は事業者の集中管理室にあり複数台の親局装置を一括管理する装置である。
【0013】
次に、リセット制御装置130の動作を、図5の動作フローをもとに詳細に説明する。制御部109のCPU110のソフトプログラムが正常に動作している場合は(STEP10でNO)、CPU110はリセット制御装置130のクリア信号発生装置133に定期的に信号を送り、クリア信号発生装置133からの計数クリア信号が計数回路132に送られるようにする(STEP12)。クリア発生信号装置133からの計数クリア信号は、計数回路132で計数が始まっても、その値をクリアしゼロにする(STEP13)。このようなときに、監視局123から着信があると(STEP14でYES)、モデム111は着信があったことをCPU110に通知し、CPU110はモデム111で応答を行ない(STEP15)、監視局とデータの送受信を開始する。すなわち、モデム111は、CPU110の制御で応答し、モデム111自身で自動応答をさせないように設定しておく。通常のモデムはこの機能をもっている。STEP14で監視局123から着信がなければ(STEP14でNO)最初に戻る。CPU110のソフトプログラムが雑音などにより暴走し、正常に動作しなくなると(STEP10でYES)、CPU110からクリア信号発生装置133を制御する信号がストップするので、クリア信号発生装置133は計数回路132への計数クリア信号の送出を停止する(STEP11)。
【0014】
監視局123は、モデム111を介し、CPU110との間で、データの送受を行っているが、CPU110のソフトプログラムが暴走すると、CPU110との間のデータ送受ができなくなる。監視局123はデータ送受ができなくなると、モデム111との電話回線を一旦切断し、再度モデム111に電話回線での着信を行う(STEP17でYES)。電話回線での着信のための呼出信号は、モデム111に到達するが、 CPU110のソフトプログラムが暴走すると、モデム111で応答が行われないので、電話回線からの呼出信号は送出しつづける。この呼出信号は呼出信号検出回路131でパルス化され(STEP18)、計数回路132に加えられる(STEP19)。計数回路132では、このパルスを計数し、計数値があらかじめ定められた一定値に達すると(STEP20でYES)、リセット信号発生回路134を駆動し(STEP21)、リセット信号がCPU110に送出され(STEP22)、CPU110がハード的にリセットされて(STEP23)、ソフトプログラムの暴走が停止する。CPU110の暴走が停止し、ソフトプログラムが正常動作を行なえば、STEP10のNOのフローに戻り、クリア信号発生装置133からの計数クリア信号の送出(STEP12)、計数回路の計数クリア(STEP13)を行い、着信中であるので(STEP14のYES)、モデム111からの応答を行い(STEP15)、監視局123とCPU110でデータの送受信を行なうことになる(STEP16)。CPU110でソフトプログラムが正常に動作していると、クリア信号発生回路133からクリア信号が計数回路132に送出され(STEP12)、計数回路132は計数値がクリアされるので(STEP13)、計数回路132での計数値があらかじめ定められた一定値に達することはない(STEP20でNO)。このために、クリア信号発生装置133からの計数クリア信号の送出は、連続して送出するか、パルス的に送出する場合には、計数クリア信号の送出間隔は、計数回路132が呼出信号を計数し一定値なるまでの時間より短くしておく必要がある。
【0015】
次に、リセット制御装置109の具体的な回路構成例を図3に示す。この例では、図1の呼出信号検出回路131には、呼出信号検出回路306が対応し、クリア信号発生装置133としては、ウオッチドックタイマ305が対応する。計数回路132は、カウンタ307で構成しその出力をそのままCPUのリセット信号として使用するので、リセット信号発生回路134は省略し簡易化している。また、図1のモデム111は着信があったことをモデム111自身で検知する構成であるが、図3では呼出信号検出回路306のパルス化された出力で着信があったことを知る構成としている。以下図3の動作を説明する。図3のCPU304が正常に動作しているときは、 CPU304からウオッチドックタイマ305に定期的にタイマクリア信号が送出されているので、ウオッチドックタイマ305の内臓タイマはオーバーフローせず、カウンタ307にクリア信号が送出されている。そのためカウンタ307は入力があっても計数を行わない。外部の監視装置(図示していない)は電話回線201、モデム302を介してCPU304とデータの送受を行っている。呼出信号検出回路306は、電話回線で着信があったときの呼出信号をパルス化し、モデム302とカウンタ307に送出している。モデム302は着信があっても自動応答せず、呼出信号を検出したことをCPU304に送出しCPU304の制御のもとに応答するモードを選択している。通常のモデムには、このようなモードが備わっている。
【0016】
外部の監視局がCPU304とデータ送受中に、CPU304のソフトプログラムが暴走するとデータ送受が不能となる。そこで監視局はCPU304のリセットを行うために、電話回線302を一旦切断し、再度電話回線302に着信を行なう。着信時の呼出信号は呼出信号検出回路306でパルス化される。すなわち電話回線302のL1、L2端子には、図4の波形401に示すような1秒呼出、2秒断の信号が加わる。この呼出信号はダイオードブリッジ308により両波整流され、A点では、図4の波形402のようになる。この波形はフォトカプラー309により、直流電位が絶縁され、コンデンサーで平滑化されB点では図4の波形403のようになる。この波形はシュミットトリガ回路310でパルス化され、C点では図4の波形404のように整形されモデム302とカウンタ307のCLK端子に加わる。CPU304は暴走しているので、モデム302から応答することができない。パルス化された呼出信号は継続してカウンタ307に加わる。一方、ウオッチドックタイマ305からのクリア信号は停止されるので、パルス化された呼出信号はカウンタ307で計数され始める。カウンタ307は、あらかじめ設定された値まで計数すると出力端子に出力パルスを送出する。例えばカウンタ307の設定値を10にすれば、呼出信号が10回加わると出力パルスを送出する。これは、CPU304のリセット端子に接続してあるので、 CPU304はハード的にリセットされ、ソフトプログラムの暴走は停止し、正常な動作が回復する。CPU304のソフトプログラムが正常になれば、ウオッチドックタイマ305のタイマをリセットするので、ウオッチドックタイマ305からはクリア信号がカウンタ307に送出され、カウンタ307は呼出信号の計数を行なわず、CPU304へのリセット信号は出力されない。また、モデム302から応答が行われるので監視装置とのデータ送受が可能となる。
【0017】
以上、詳細に述べたように、本発明によって、CPUのソフトプログラムが暴走しても、遠隔の監視装置からCPUのリセット行い、制御を回復させることが可能である。図3の本発明のリセット制御装置は、図2の従来のリセット制御回路の構成とくらべて大幅に回路が簡単である。すなわち図2のシフトレジスタ、比較回路、スイッチ回路、発信器で行なっていた機能を、図3では一個のカウンタで実現している。
【0018】
【発明の効果】
本発明により、以下の利点がある。
(1) 従来のリセット制御回路を大幅に簡易化したので、部品点数、基盤の占有面積の減少が可能で、経済性の高い装置をが実現できる。
(2) 呼出信号の回数を計数することでCPUのリセット信号を作っているので、監視装置からはデータとしてのリセット信号の送出が不要である。
【図面の簡単な説明】
【図1】本発明のリセット制御装置を携帯無線用中継増幅装置に応用した場合のブロック図である。
【図2】従来のリセット制御回路の例である。
【図3】本発明のリセット制御装置の具体的回路構成例である。
【図4】呼出信号検出回路における信号波形の図である。
【図5】リセット制御装置の動作フローである。
【符号の説明】
100 携帯無線中継増幅装置
101 受信装置
106 親局装置
109 制御部
110 CPU
111 モデム
115 子局装置
121 移動局
122 基地局
123 監視局
124 光ケーブル
130 リセット制御装置
131 呼出信号検出回路
132 計数回路
133 クリア信号発生回路
134 リセット信号発生回路
201 外部装置
202、302 電話回線
203、303 モデム
204、304 CPU
206、 306 呼出信号検出回路
207 発振器
208 シフトレジスタ
209 比較回路
210 スイッチ回路
301 監視装置
307 カウンタ
308 ダイオードブリッジ
309 フォトカプラ
310 シュミットトリガ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a CPU reset apparatus and method when a CPU software program runs away.
[0002]
[Prior art]
Conventionally, when a CPU software program runs out of control, a modem, which is a connected communication device, has an automatic response function, and the modem receives an incoming call from a telephone line and sends a predetermined reset data. However, the data is received and analyzed by a hard logic circuit not controlled by the CPU, and a reset signal is sent to the CPU. FIG. 2 shows a configuration example of a conventional reset circuit. In FIG. 2, the modem 203 is connected to the external device 201 via the telephone line 202. The CPU 204 exchanges data with the external device 201 via the modem 203. When there is an incoming call on the telephone line 202, the ringing signal is pulsed by the ringing signal detection circuit 206 and sent to the modem 203, and the modem 203 automatically answers. Data from the external device 201 is demodulated by the modem 203 and received by the CPU 204. If the watchdog timer 205 is not reset from the CPU 204 within a predetermined time, the built-in timer overflows and no clear signal is sent to the shift register 208. When the software program of the CPU 204 is operating normally, the watchdog timer 205 is reset every predetermined time, so that a clear signal is transmitted. The shift register 208 accumulates data from the modem in synchronization with the clock of the transmitter 207 only when there is no clear signal from the watchdog timer 205, and outputs it to the Q0 to Q7 terminals of the comparison circuit 209. On the other hand, the switch circuit 210 outputs data determined by turning on and off the eight switches to the P0 to P7 terminals of the comparison circuit 209. When the data from Q0 to Q7 is equal to the data from P0 to P7, the comparison circuit 209 sends a reset signal to the reset terminal of the CPU 204 to reset the CPU 204 in hardware.
[0003]
If the software program of the CPU 204 runs out of control, data cannot be transmitted / received via the modem 203 to / from the external device, and the external device sends the same reset data as the data set by the switch circuit 210 to the modem. The reset data is demodulated by the modem and enters the DATA terminal of the shift register 208. Since the CPU 204 runs out of control, the watchdog timer 205 is not reset, the timer overflows, and a clear signal is not sent to the shift register 208. Therefore, reset data is taken into the shift register 208 and compared with the setting data of the switch circuit 210 by the comparison circuit 209. Since this is the same data, the comparison circuit 209 sends the output to the reset terminal of the CPU 204, and the CPU 204 is reset in hardware. In the past, soft program runaway was reset in this way.
[0004]
[Problems to be solved by the invention]
However, such a reset circuit requires an oscillator, a shift register, a switch circuit, a comparison circuit, etc. as a hard logic circuit for analyzing data received on the telephone line, and the circuit configuration is complicated, the number of parts, The area occupied by the base increased, which was a factor in increasing the cost of the equipment.
[0005]
An object of the present invention is to provide a reset control apparatus and method capable of outputting a CPU reset signal when a CPU soft program runaway occurs with a simple circuit configuration.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides at least a communication means connected to a telephone line and a device having a CPU that is operated by a software program and is reset by a reset signal.
A clear signal generating circuit that sends a clear signal when the CPU is operating normally, and stops sending a clear signal when the CPU is not operating normally; and a call signal detecting circuit for the telephone line; ,
A counting circuit that counts the number of times a call signal is called only when transmission of the clear signal from the clear signal generation circuit is stopped;
There is provided a reset control device comprising a reset signal sending circuit for sending a reset signal to the CPU when a count value of the counting circuit reaches a predetermined fixed number.
[0007]
Further, the present invention is a method of resetting the CPU when a CPU operating by a software program having a communication device connected to a telephone line does not perform a normal operation,
The function of counting the number of times a call signal is sent from a telephone office when an incoming call is received on the telephone line, and the function of counting the number of times the call signal is sent when the CPU is operating normally. If the CPU is not operating normally, the number of times the call signal is sent is counted, and the CPU is reset when the count reaches a predetermined number. A reset control method is provided.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail. FIG. 1 is a block diagram showing a configuration example of a reset control device according to the present invention, which is an example incorporated in a relay amplification device for a mobile phone. The relay amplification device 100 is a device that enables the use of a mobile station (cell phone, pager, etc.) 121 in a place where radio waves do not reach, such as an underground shopping center, a tunnel, and the like from the base station device 122 installed outdoors. A radio signal is received by the receiving device 101 and transmitted to the mobile station 121 via the master station device 106, the optical cable 124, and the slave station device 115. The receiving device 101 is a device that transmits a radio signal received by the antenna 102 to the master station device 106 through the filter 103, the optical modulator 104, and the optical circulator 105.
[0009]
The antenna 102 receives a radio signal from the base station 122, extracts only a radio signal having a desired frequency from the radio signal received by the filter 103, and transmits the radio signal to the optical modulator 104. The optical modulator 104 modulates the intensity of incident light from the optical circulator 105 by electricity and reflects the incident light. The optical circulator 105 separates the incident light from the electrical / optical converter 107 and the light reflected by the optical modulator 104, and transmits this optical signal to the optical distributor 108 of the master station device 106. The electrical / optical converter 107 supplies direct current light to the receiving apparatus 101, and includes a laser diode and a drive circuit thereof. The optical distributor 108 distributes the optical signal subjected to the optical intensity modulation by the receiving unit 101 and transmits the optical signal to the plurality of slave station devices 115, 115.
[0010]
The control unit 109 performs state monitoring and various controls of the master station device 106. A CPU 110, a modem 111, a ROM 112, and a RAM 113 are provided as main components. Further, it is connected to the monitoring station 123, and executes various commands from the monitoring station 123 and notifies the monitoring station 123 of the status of the master station device 106. The CPU 110 monitors and controls the master station device, controls the input / output of the modem 111, transmits / receives data to / from the monitoring station 123 via the modem 111, reads the system operation program stored in the ROM 112, and reads / writes processing data to / from the RAM 113. Do. The modem 111 is connected to the monitoring station 123 via a telephone line, and exchanges data between the monitoring station 123 and the CPU 109. The ROM 112 uses a readable / writable flash memory and incorporates an operation program for the CPU 201. Normally used as a read-only memory. The RAM 113 temporarily stores data transmitted by the modem 111, received data, and data being processed by the CPU 110. The power supply 114 supplies power to each unit of the master station device 109.
[0011]
The reset control device 130 hardware resets the CPU 110 by a reset signal from the reset signal generation device 134. The call signal detection circuit 131 is connected to a telephone line and detects a call signal sent from a switching station when an incoming call is received from a monitoring station. Counts the number of times the sent call signal has been sent. The clear signal generation circuit 133 is controlled by the CPU 110 and, when the CPU 110 is operating normally, sends a clear signal to the counting circuit 132 to clear the count of the calling signal in the counting circuit 132 and prevent it from being counted. Yes. When the result of counting the paging signal reaches a predetermined number of times, the counting circuit 132 drives the reset signal generating circuit 134 and sends the reset signal to the CPU 110.
[0012]
The optical cable 124 is an optical fiber cable that transmits a radio signal converted into an optical signal to the slave station device 115 located away from the master station device. The slave station device 115 is installed in a place where a radio signal directly transmitted from the base station 122 does not reach (in a tunnel, in a building, an underground shopping area, etc.), and receives the radio signal received from the master station device 106 via the optical cable 124. Amplify and send to mobile station 121. There are usually a plurality of slave station devices 115 for one master station device. The radio signal received from the optical / electrical converter 116 is amplified by the amplifier 117 and transmitted from the antenna 120 to the hollow space. The control unit 118 monitors the state of the slave station device 115 and performs various controls. The power source 119 supplies power to each unit of the slave station device 115. The mobile station 121 is a mobile phone or pager used by a general user, and receives a radio signal by an antenna 125. The base station 122 is a wireless base station device for a cellular phone or pager installed by a business operator. The monitoring station 123 is a device that collectively manages a plurality of master station devices in the central management room of the business operator.
[0013]
Next, the operation of the reset control device 130 will be described in detail based on the operation flow of FIG. When the software program of the CPU 110 of the control unit 109 is operating normally (NO in STEP 10), the CPU 110 periodically sends a signal to the clear signal generating device 133 of the reset control device 130, and from the clear signal generating device 133, A count clear signal is sent to the count circuit 132 (STEP 12). The count clear signal from the clear generation signal device 133 is cleared to zero even when counting is started by the counting circuit 132 (STEP 13). At this time, if there is an incoming call from the monitoring station 123 (YES in STEP 14), the modem 111 notifies the CPU 110 that the incoming call has been received, and the CPU 110 responds with the modem 111 (STEP 15). Start sending and receiving. That is, the modem 111 is set so that it responds under the control of the CPU 110 and the modem 111 does not automatically respond. A normal modem has this function. If there is no incoming call from the monitoring station 123 in STEP 14 (NO in STEP 14), the process returns to the beginning. If the software program of the CPU 110 runs away due to noise or the like and does not operate normally (YES in STEP 10), the signal for controlling the clear signal generator 133 from the CPU 110 stops, so the clear signal generator 133 is sent to the counting circuit 132. Transmission of the count clear signal is stopped (STEP 11).
[0014]
The monitoring station 123 transmits / receives data to / from the CPU 110 via the modem 111. However, if the software program of the CPU 110 runs out of control, the data cannot be transmitted / received to / from the CPU 110. When the monitoring station 123 becomes unable to transmit and receive data, it temporarily disconnects the telephone line with the modem 111 and makes another incoming call to the modem 111 via the telephone line (YES in STEP 17). A call signal for an incoming call on the telephone line reaches the modem 111. However, if the CPU 110 soft program runs away, the modem 111 does not respond, so the call signal from the telephone line continues to be sent. This calling signal is pulsed by the calling signal detection circuit 131 (STEP 18) and added to the counting circuit 132 (STEP 19). The counting circuit 132 counts this pulse, and when the count value reaches a predetermined constant value (YES in STEP 20), the reset signal generating circuit 134 is driven (STEP 21), and the reset signal is sent to the CPU 110 (STEP 22). ) The CPU 110 is reset by hardware (STEP 23), and the runaway of the software program stops. If the runaway of the CPU 110 is stopped and the software program performs a normal operation, the flow returns to the NO flow of STEP 10, the count clear signal is sent from the clear signal generator 133 (STEP 12), and the count circuit is cleared (STEP 13). Since the incoming call is being received (YES in STEP 14), a response is received from the modem 111 (STEP 15), and data is transmitted and received between the monitoring station 123 and the CPU 110 (STEP 16). When the CPU 110 is operating normally with the software program, the clear signal generation circuit 133 sends a clear signal to the counting circuit 132 (STEP 12), and the counting circuit 132 clears the count value (STEP 13). The count value at (1) does not reach a predetermined constant value (NO at STEP 20). For this reason, when the count clear signal from the clear signal generator 133 is sent continuously or in a pulse manner, the count circuit 132 counts the calling signal for the count clear signal sending interval. However, it is necessary to make it shorter than the time until a certain value is reached.
[0015]
Next, a specific circuit configuration example of the reset control device 109 is shown in FIG. In this example, a call signal detection circuit 306 corresponds to the call signal detection circuit 131 in FIG. 1, and a watchdog timer 305 corresponds to the clear signal generator 133. The counting circuit 132 is constituted by a counter 307 and uses its output as it is as a reset signal for the CPU, so the reset signal generation circuit 134 is omitted and simplified. Further, the modem 111 in FIG. 1 has a configuration in which the modem 111 itself detects that there is an incoming call, but in FIG. 3, it is configured to know that there has been an incoming call with the pulsed output of the call signal detection circuit 306. . The operation of FIG. 3 will be described below. When the CPU 304 in FIG. 3 is operating normally, a timer clear signal is periodically sent from the CPU 304 to the watchdog timer 305, so that the built-in timer of the watchdog timer 305 does not overflow and is cleared to the counter 307. A signal is being sent out. Therefore, the counter 307 does not count even if there is an input. An external monitoring device (not shown) exchanges data with the CPU 304 via the telephone line 201 and the modem 302. The call signal detection circuit 306 pulses the call signal when there is an incoming call on the telephone line, and sends it to the modem 302 and the counter 307. The modem 302 does not automatically answer even when an incoming call is received, but selects a mode in which the fact that a call signal has been detected is sent to the CPU 304 and responds under the control of the CPU 304. A normal modem has such a mode.
[0016]
If the software program of the CPU 304 runs out of control while the external monitoring station is sending / receiving data to / from the CPU 304, data transmission / reception becomes impossible. Therefore, the monitoring station temporarily disconnects the telephone line 302 and resets the telephone line 302 to reset the CPU 304. The incoming call signal is pulsed by the incoming call signal detection circuit 306. That is, a 1-second call and 2-second disconnection signal is added to the L1 and L2 terminals of the telephone line 302 as shown by the waveform 401 in FIG. This ringing signal is rectified in both waves by the diode bridge 308, and becomes a waveform 402 in FIG. This waveform is isolated by the photocoupler 309 from the DC potential, smoothed by the capacitor, and becomes a waveform 403 in FIG. This waveform is pulsed by the Schmitt trigger circuit 310, shaped at a point C as shown by the waveform 404 in FIG. 4, and applied to the modem 302 and the CLK terminal of the counter 307. Since the CPU 304 is running out of control, the modem 302 cannot respond. The pulsed ringing signal continues to be applied to the counter 307. On the other hand, since the clear signal from the watchdog timer 305 is stopped, the pulsed calling signal starts to be counted by the counter 307. When the counter 307 counts to a preset value, it sends an output pulse to the output terminal. For example, if the set value of the counter 307 is set to 10, an output pulse is sent out when the calling signal is applied 10 times. Since this is connected to the reset terminal of the CPU 304, the CPU 304 is reset by hardware, the runaway of the software program is stopped, and normal operation is restored. If the software program of the CPU 304 becomes normal, the timer of the watchdog timer 305 is reset, so that the clear signal is sent from the watchdog timer 305 to the counter 307, and the counter 307 does not count the calling signal, The reset signal is not output. In addition, since a response is made from the modem 302, data can be transmitted to and received from the monitoring device.
[0017]
As described above in detail, according to the present invention, even if the CPU software program runs out of control, it is possible to reset the CPU from a remote monitoring device and restore control. The reset control device of the present invention shown in FIG. 3 has a much simpler circuit than the conventional reset control circuit shown in FIG. That is, the functions performed by the shift register, comparison circuit, switch circuit, and transmitter in FIG. 2 are realized by a single counter in FIG.
[0018]
【The invention's effect】
The present invention has the following advantages.
(1) Since the conventional reset control circuit is greatly simplified, the number of parts and the area occupied by the substrate can be reduced, and a highly economical device can be realized.
(2) Since the CPU reset signal is generated by counting the number of call signals, it is not necessary to send a reset signal as data from the monitoring device.
[Brief description of the drawings]
FIG. 1 is a block diagram when the reset control device of the present invention is applied to a portable radio relay amplification device.
FIG. 2 is an example of a conventional reset control circuit.
FIG. 3 is a specific circuit configuration example of the reset control device of the present invention.
FIG. 4 is a diagram of signal waveforms in a call signal detection circuit.
FIG. 5 is an operation flow of the reset control device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 Portable radio | wireless relay amplification apparatus 101 Reception apparatus 106 Master station apparatus 109 Control part 110 CPU
111 modem 115 slave station device 121 mobile station 122 base station 123 monitoring station 124 optical cable 130 reset control device 131 paging signal detection circuit 132 counting circuit 133 clear signal generation circuit 134 reset signal generation circuit 201 external device 202 and 302 telephone lines 203 and 303 Modem 204, 304 CPU
206, 306 Call signal detection circuit 207 Oscillator 208 Shift register 209 Comparison circuit 210 Switch circuit 301 Monitoring device 307 Counter 308 Diode bridge 309 Photocoupler 310 Schmitt trigger

Claims (2)

少なくとも電話回線に接続している通信手段と、ソフトプログラムにより動作し、リセット信号によりリセットされるCPUをもつ装置の前記CPUをリセットするリセット制御装置であって
前記電話回線の呼出信号の呼出回数を計数する計数回路と、
該計数回路の計数値があらかじめ定められた一定数になると前記リセット信号を前記CPUに送出するリセット信号送出回路と、
前記CPUが正常に動作しているときは前記計数回路が前記一定数値を計数するよりも短い間隔で前記計数回路の計数値をクリアするクリア信号を送出し、前記CPUが異常であるときは前記クリア信号の送出を停止するクリア信号発生回路とを備えたことを特徴とする、リセット制御装置。
Communication means for connecting to at least a telephone line, operated by software programs, a reset controller for resetting the CPU of the device having a CPU which is reset by a reset signal,
A counting circuit for counting the number of calls of the telephone line calling signal;
A reset signal sending circuit count of the regimen counting circuit and becomes constant number of predetermined sending the reset signal to said CPU,
When the CPU is operating normally, a clear signal is sent to clear the count value of the counting circuit at an interval shorter than the counting circuit counts the constant value, and when the CPU is abnormal, A reset control device comprising: a clear signal generation circuit for stopping transmission of a clear signal .
電話回線に接続する通信装置をもち、ソフトプログラムにより動作するCPUが正常な動作を行わない場合に、前記CPUのリセットを行う方法であって、
前記電話回線に着信時に電話局から送出される呼出信号の出回数を計数する機能をもち、
前記CPUが正常な動作を行っている場合には、前記機能が前記呼出回数をあらかじめ定められた一定数計数するよりも短い間隔で前記機能による前記出回数計数値をクリアし、前記CPUが異常である場合には、前記機能による前記呼出回数の計数値のクリアを停止し、前記機能による前記計数値が前記一定数に達すると前記CPUのリセットを行うことを特徴とするリセット制御方法。
A method of resetting the CPU when a CPU operating by a software program has a communication device connected to a telephone line and does not perform a normal operation,
Has the function of counting the call out the number of times of the paging signal transmitted from the central office for incoming calls to the telephone line,
When the CPU is performing a normal operation, it clears the count value of the call out number by the function at intervals shorter than the features certain number counting predetermined the invocation count, the CPU If it is abnormal, a reset control method characterized in that the clearing of the count value of the call count by the function stop, the counted value by the function to reset the CPU to reach the certain number .
JP27656799A 1999-09-29 1999-09-29 Reset control device and control method Expired - Fee Related JP4272772B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27656799A JP4272772B2 (en) 1999-09-29 1999-09-29 Reset control device and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27656799A JP4272772B2 (en) 1999-09-29 1999-09-29 Reset control device and control method

Publications (2)

Publication Number Publication Date
JP2001102998A JP2001102998A (en) 2001-04-13
JP4272772B2 true JP4272772B2 (en) 2009-06-03

Family

ID=17571290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27656799A Expired - Fee Related JP4272772B2 (en) 1999-09-29 1999-09-29 Reset control device and control method

Country Status (1)

Country Link
JP (1) JP4272772B2 (en)

Also Published As

Publication number Publication date
JP2001102998A (en) 2001-04-13

Similar Documents

Publication Publication Date Title
EP0243899B1 (en) Battery-saving method for a cordless telephone system
US5905965A (en) Radio communication apparatus which includes a base station and terminals that save power as they monitor for incoming calls from the base station
EP0218450B1 (en) Control system of a radio telephone apparatus
AU652143B2 (en) Location registration system enabling a radio telephone set to automatically start location registration after travel for use in a mobile radio telephone network
JP4272772B2 (en) Reset control device and control method
JPS63296419A (en) Intermittent reception period switching control system
JP2885695B2 (en) Mobile communication system
JP3056911B2 (en) Wireless system for automatic meter reading
JP3279666B2 (en) Wireless system for automatic meter reading
JPH05233992A (en) Method for imparting identifier for automatic meter inspection system
JP2001109978A (en) Meter-reading system
JPH079475Y2 (en) Answering machine adapter
JP3073535B2 (en) Mobile radio
JPS61295750A (en) Transmitter for meter inspection information
JP3241865B2 (en) Multi-channel access wireless communication system and intermittent communication method thereof
JP2554409Y2 (en) Telemeter device
JP2936602B2 (en) Cordless telephone equipment
JPH09130340A (en) Remote supervisory and controlling system
JP2000165478A (en) Communication equipment
JP2830612B2 (en) Call control system
JP2685313B2 (en) Network controller
JPH066279A (en) Data transmission system of specific small power radio equipment
JP2834886B2 (en) Channel control method for wireless telephone device
KR200235952Y1 (en) Remote control device to control the power of the equipment remotely
JP2879945B2 (en) Incoming call display method for wireless telephone system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4272772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees