JP4256750B2 - 改良された差動遷移符号化を用いた動的システムバス暗号化 - Google Patents

改良された差動遷移符号化を用いた動的システムバス暗号化 Download PDF

Info

Publication number
JP4256750B2
JP4256750B2 JP2003316023A JP2003316023A JP4256750B2 JP 4256750 B2 JP4256750 B2 JP 4256750B2 JP 2003316023 A JP2003316023 A JP 2003316023A JP 2003316023 A JP2003316023 A JP 2003316023A JP 4256750 B2 JP4256750 B2 JP 4256750B2
Authority
JP
Japan
Prior art keywords
bus
data
logic
differential
differentially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003316023A
Other languages
English (en)
Other versions
JP2004102286A (ja
Inventor
デーヴィッド・ジェイ・クラフト
チャールズ・アール・ジョーンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004102286A publication Critical patent/JP2004102286A/ja
Application granted granted Critical
Publication of JP4256750B2 publication Critical patent/JP4256750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34Encoding or coding, e.g. Huffman coding or error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、一般に、バスデータ転送システムに関し、更に具体的には、差動形式の遷移符号化のためのデータ暗号化を採用した方法およびシステムに関する。
現在のマイクロチップ内で利用可能な回路の密度および速度が大きく増したことによって、結果として、オンチップ機能の能力および性能が向上している。しかしながら、これらの向上により、従来のデータバス技法の性能等、いくつかの他の問題も生じ始めている。大きく向上したかかるオンチップ機能の能力を有効利用するために必要なオフチップ入出力帯域幅(すなわちマイクロチップへのデータ転送およびマイクロチップからのデータ転送)を大きく広げることは、非常に難しくなってきている。
このジレンマに対する一つの解決策は、もっと広いバスデータ経路を用いることである。しかしながら、この手法は更に多くのバスデータドライバ回路を必要とするので、チップ設計者には別の問題が生じる。所与のバスサイクルで転送されるデータパターンが、先行するバスサイクルのものからどれだけ異なっているかに応じて、データバスドライバを全て用いる場合から全く用いない場合までのいずれかが、それぞれのデータバス線の電圧レベルを変更するために要求される。各データバス線は大きな負荷容量を有し得るので、(全てのドライバが同時にかつ急速にそれらのバス線の電圧レベルを変えようと試みた場合)合計ドライバ電流要求のピークが著しく大きくなると共に、かかるドライバ電流要求は、(例えばあるサイクルで全てが切り替わり、次のサイクルではどれも切り替わらない場合)バスサイクルごとに大きく変動し得る。かかるドライバ回路に給電するオンチップ電源および接地グリッドのインダクタンスおよび抵抗によって、著しい動的バスデータ依存電圧変化が起こると、かかる多数のドライバ回路に適切な電力分配を行うことはますます難しくなる。また、これらは、多くの場合、ノイズとしてチップ上の他の回路に結合する。
この問題に対する一つの取り組み方は、スルーレート、すなわち関連するデータバス線負荷上の電圧をどれだけ速く変化させるかを制限するように設計されたドライバ回路を用いることである。別の手法は、ドライバ回路動作を「互い違いにする」ことで、それらの全てが全く同じ瞬間に関連するデータバス線を変更する試みをすることがないようにする。これらの方法は双方とも有効であるが、バスサイクル時間が長くなり、データ転送速度が遅くなるという不利な点がある。
別の手法は、各データバスビット線について2本のワイヤを用いる差動送信を用いることである。定電流を、あるドライバ回路経路または別のものに分流して、差動信号を生成する。通常、この結果として、ドライバにおけるオンチップの接地および供給グリッド過渡電流が低減し、受信器チップにおいてノイズ耐性が向上する。なぜなら、差動受信器にとって意味があるのは、2つのデータバスビット線電圧レベルの差のみだからである。これは、バス線上で更に小さい電圧信号レベル振幅を用いることを可能とし、これによって、所与の容量性バス負荷に対するオンチップドライバ電流の要求が小さくなる。また、データバス線内の結合ノイズも、電磁放射により放出されるので低減する。この技法は、一般にLVDS(低電圧差動信号レベル)と呼ばれ、シングルエンド式のバスとは区別される。シングルエンドのバスでは、1本のワイヤを用いて各データビットを送信し、通常、用いる電圧レベルは論理回路と同一である。
一般に、後者の技法は、この場合、チップ内のバス接続のために用いられ、更に、必要な速度およびデータバス線の距離/負荷容量に応じて、チップ間の伝送のためにシングルエンドまたはLVDS方法のいずれかで用いられる。
米国特許第6304933号は、「遷移符号化」と呼ばれる、シングルエンド技法のいっそうの改良を教示している。この特許では、4本のバス線のうち1本を活動状態または非活動状態にすることによってデータを伝送し、4本のバス線のうち1本の各遷移が、一意の2ビットの2進値を表す。この結果、従来のシングルエンド手法に比べて、ドライバ電流要求の変動が小さくなる。なぜなら、従来のシングルエンドデータバスの一部として用いられた場合に同じ4本のワイヤ上で同時ワイヤ遷移は0から4のいずれかであるのに比べて、2本の連続した単一ワイヤの遷移が常に4ビットの情報を送信する必要があるからである。更に、遷移は自己クロッキングであり、従って、特にオンチップ環境においては、いくぶん高速とすることができる。
しかしながら、LVDS技法を用いても、適切なデータ転送速度を得るために必要とされる、ますます広くなるバスデータ経路に必要なドライバ回路の数が、オンチップ同時切り替えの大きな問題を引き起こす。バスシステムの設計においては、各バスサイクルが先行するサイクルのデータパターンの逆のデータパターンを転送する可能性を見込んでおかなければならない。このため、各サイクルでデータ線の全てが遷移するか、あるいはデータ線が全く遷移しない可能性があり、これらの一部は隣接するものとは逆に差動的に駆動されることがあり得るので、有効信号線間負荷容量を増大させる。
かかる遷移から生じるバス線切り替え数の変動は、多くの場合、線間のクロスカップリング、接地電源電圧の変動、ノイズスパイク、電磁放射等の理由で、符号化データを受信する際に不都合な状況を引き起こす。
しかしながら、差動送信を用いてデータバス上で情報を送信する場合、セキュリティの問題がある。例えば、ホスト−クライアントシステムのあるものは、「従量料金制」のビジネスモデルを採用しており、この場合、クライアントハードウエアは、犠牲を払って、または損になってでも販売され、所得および利益の源は、ホストからクライアントにオンデマンドでダウンロードされたアプリケーション、娯楽、およびその他のコンテンツに対して請求される収入である。
ホストサーバは、制御された物理環境に設置可能であるので、適度に安全にすることができる。しかしながら、ホストサーバからクライアントに送信される貴重な送出コンテンツについて、2種類の露呈がある。従って、貴重なデータへのアクセスを制限可能であることが望ましい。
1つのセキュリティの問題は、合法に供給されるコンテンツストリームを無許可の第三者が傍受することである。これは、かかるコンテンツが公開のブロードバンドインターネット接続を介して配信される場合は、特に問題となる。
第2のセキュリティの問題は、非常に多くの登録されたクライアントシステムの中には、純粋に見えるが、他での不正使用のためにコンテンツをコピーするという特別な目的でコンテンツをダウンロードして支払いをする可能性があるものがあるということである。また、かかるユーザは、特にかかる著作権侵害の金銭的な見返りが大きい場合、かかる行為を防ぐことを意図したあらゆるコンテンツ暗号化、暗号解読、または保護処置をあざむくため、クライアントハードウエアを故意に変更する態勢にある場合もある。
これに応じて、クライアントシステムの中には、暗号化/暗号解読ソフトウエアを用いて、クライアントシステムおよび無許可の第三者の双方によって行われ得る著作権侵害を阻止するものがある。ソフトウエアのセキュリティ機能が損なわれると、ソフトウエアをアップグレードまたはフィックスすることができ、更に、より複雑な暗号化/暗号解読アルリズムを実行することができる。
米国特許第6304933号
しかしながら、従来の暗号化/暗号解読ソフトエウアにおいて提供される保護は、監視することができる差動遷移バス等のバスによってプロセッサに取り付けられたメモリ内で行われている場合、回避することができる。このバスを通って送信される信号についてバスを監視すると、暗号化データおよび暗号化されていないデータの双方を読むことができる。従って、暗号化されていないデータにアクセスすることができるので、データは安全でない。
従って、従来のシステムの限界を克服する、差動遷移データバスを介して送信されるデータを暗号化するための方法および装置が必要とされている。
本発明は、差動バスと共に用いる暗号化方法およびシステムを提供する。この方法は、遷移符号化ならびにマッピングのための暗号器および暗号解読器を有するバスを動的に暗号化するステップを含む。この方法は、バスサイクルを確立するステップと、後のバスサイクルのため、マッピング関数を動的かつ擬似ランダムに変更するステップとを含む。
以下の考察では、多くの特定の詳細事項を述べて、本発明の完全な理解に供する。しかしながら、かかる特定の詳細事項が無くとも本発明を実施可能であることは、当業者には認められよう。他の例では、不必要な詳細で本発明を不明瞭にしないため、概略図またはブロック図の形態で周知の要素を示している。更に、たいていの場合、ネットワーク通信、電磁シグナリング技法等に関する詳細は、本発明の完全な理解を得るためにかかる詳細が必要であると考えられない限り、更に、関連技術分野において通常の技能を持つ者の理解の範囲内であると考えられる限り、省略した。
更に、特に示さない限り、本明細書中で説明する全ての機能は、ハードウエアもしくはソフトウエア、またはマイクロプロセッサ実行ファームウエア、またはその組み合わせのいずれかで実行可能であることを注記しておく。一実施形態では、かかる機能を実行するように符号化された専用の集積論理回路を用いる。他の実施形態では、特に示さない限り、コンピュータプログラムコード、ソフトウエア、またはかかる機能を実行するように符号化された集積回路等のコードに従って、コンピュータまたは電子データプロセッサ等のプロセッサによって、機能を実行する。
図1を参照すると、参照番号100は、データバス暗号化を用いる差動バスシステムを全体的に示す。システム100は、データバス送信器110に“データ入力”を受信するように構成されている。データバス送信器110は、暗号化論理120、差動遷移送信論理125、および差動遷移送信ドライバ回路127を備える。
通常、データバス送信器110の暗号化論理120は、“データ入力”における2以上のビットの2進値パケットを、対応する暗号化論理状態“A”、“B”、“C”、または“D”に動的にマッピングするための回路を用いる。起こり得るデータ入力の値(すなわち“00”、“01”、“10”、および“11”)の、その対応する暗号化論理状態“A”、“B”、“C”、または“D”へのマッピングは、通常、バス転送サイクルごとに異なる。
例えば、第1のバス転送サイクルにおいて、“データ入力”の値“01”は、暗号化論理状態“A”としてマッピングされる。しかしながら、第2のバス転送サイクルにおいて、“データ入力”の値“01”は、暗号化論理状態“D”としてマッピングされる等となる。全てにおいて、4本のバス線から成る単一のグループでは、4本のバス線を用いた1つのバス線グループについて、合計で24の別個のマッピング構成配列がある。
通常、暗号化論理120のマッピング回路は、擬似乱数発生器の出力を動的に用いて、所与のバス転送サイクルについて、2ビットの値“00”、“01”、“10”、または“11”に動的に与えられる所与の論理状態“A”、“B”、“C”、または“D”値の具体的なマッピングを決定する。当業者には理解されようが、擬似乱数発生器は、演算または論理プロセスによって1つの数または数列を発生する。発生した数は、真にランダムではないが、数列は十分に長く非反復性であり、実用上の目的のためのランダム性に匹敵する。
システム100において、暗号化論理120は、擬似乱数を用いて、“データ入力”の2ビット2進値パケットを特定のマッピング構成に対してマッピングする。換言すると、擬似乱数は、所与のバス転送サイクルについて、“データ入力”の24の組み合わせのうちどれが個別の論理状態レベルに相関付けられるかを決定する。
例えば、第1のバス転送サイクルにおいて、“データ入力”の値“00”を状態“C”にマッピングし、“データ入力”の値“01”を状態“A”にマッピングし、“データ入力”の値“10”を状態“D”にマッピングし、“データ入力”の値“11”を状態“B”にマッピングする。次のバス転送サイクルでは、“データ入力”の値“00”を状態“B”にマッピングし、“データ入力”の値“01”を状態“D”にマッピングし、“データ入力”の値“10”を状態“C”にマッピングし、“データ入力”の値“11”を状態“A”にマッピングする等である。これらの特定の“データ入力”2進パケット値の特定の論理状態へのマッピングは、暗号化論理120が発生した擬似乱数の関数である。
送信論理125において、結果として得られた論理状態は、以前のバス線グループ状態に対応した差動遷移コードに変換される。次いで、この差動遷移コードは、ドライバ127によって、アサートおよび逆アサートされるバス線に必要な遷移として実施される。ドライバ127は、バス線グループ163およびバス線グループ165に結合されており、これらのグループのバス線の電圧を差動的に駆動する。バス線グループ163、165の双方は、データバス受信器180に結合されている。
通常、バス線は、1つ以上のグループに分割される。すなわち、第1のバス線グループ163であり、別の実施形態では第2のバス線グループ165もある。バス線グループの各々は、データバス送信器110によって、2つの定義された集合に機能的に分割される。第1の集合は、アサートされたバス線(すなわち“ハイ”電圧のバス線)から成り、第2の集合は、逆アサートされたバス線(すなわち“ロー”電圧のバス線)から成る。各集合は、等しい数のアサートされた要素および逆アサートされた要素を有するものとして定義される。すなわち、“1”(アサートされた集合のメンバー)および“0”(逆アサートされた集合のメンバー)の数が等しい。システム100が採用する符号化ルールは、バス線グループ163、165内で、常にバス線の半分がアサートされ、残り半分が逆アサートされるというものである。様々なバス線に起こり得る遷移は、各集合に1つずつであり、特定の論理状態“A”、“B”、“C”、または“D”の送信に相関付けられる。
図1のシステム100は、バス転送サイクルを実行する。通常、バス転送サイクルは、差動バスシステム100が、以前に逆アサートされたバス線集合の1つのメンバーを遷移させてオンにアサートする(すなわち電圧を高くする)ことを含む。バス転送サイクルは、更に、システム100が、以前にアサートされたバス線集合の1つのメンバーを逆アサートする(すなわち、電圧を低くする)ことを含む。このように、論理状態“A”、“B”、“C”、および“D”を、データバス受信器180に送信する。別の実施形態では、1つのバス線グループは、6本のバス線から成る。更に別の実施形態では、システム100は、複数のグループを備える。
データバス受信器180は、差動遷移受信回路190、差動遷移受信論理195、および暗号解読論理197を備える。通常、受信回路190は、1つのグループのバス線を受ける。受信回路190は、1つのグループの様々なバス線を互いに比較して、バス線電圧の高低を判定する、すなわち、どのバス線が他のバス線よりも高い電圧を有するかを判定する。この情報は、次いで受信論理195に送出される。すると、受信論理195は、バス線グループ集合163がどのように先行するバス転送サイクルから遷移したかを調べる。あるバス線状態から別の状態への変化があると、ドライバ127によって最初に送られた論理出力状態“A”、“B”、“C”、または“D”が生じる。論理状態“A”、“B”、“C”、または“D”は、次いで、暗号解読論理197に送出される。
暗号解読論理197は、所与のバス転送サイクルについて、2進データを論理状態“A”、“B”、“C”、または“D”にマッピングするために暗号化論理120が用いた擬似乱数に対応する擬似乱数シーケンスを、入力として有するか、または推論する。従って、暗号解読論理197は、いずれかの所与のバス線グループ遷移についての24の異なるマッピング回路構成から、適切なマッピング回路を選択する。次いで、暗号解読論理197のマッピング回路構成内の選択されたマッピング回路によって、選択論理状態が暗号解読される。次いで、適切な2ビット2進値パケットすなわち“00”、“01”、“10”、または“11”を、“データ出力”として出力する。
本発明の別の態様では、システム100は、実質的に並列な複数のバス線グループ163、165を用いる。すなわち、複数の別個の暗号化データパケットを、実質的に並列に、データバス送信器110からデータバス受信器180まで差動的に送信する。複数のバス線グループ163、165のうち少なくとも2つのメンバーが、同様の“データ入力”値を、異なる論理状態値として符号化する。
例えば、第1のバス転送サイクルにおいて、バス線グループ163は、符号化された“データ入力”データパケット“00”を論理状態“C”として差動的に送信するが、バス線グループ165は、符号化された“データ入力”データパケット“00”を論理状態“B”として差動的に送信する。第2のバス転送サイクルにおいて、バス線グループ163は、符号化された“データ入力”データパケット“10”を論理状態“B”として差動的に送信するが、バス線グループ165は、符号化された“データ入力”データパケット“11”を論理状態“B”として差動的に送信する等である。
概して、暗号化論理120および暗号解読論理197によって、無許可の第三者が、差動遷移データバス等のデータバス上で送信されるデータの内容を明らかにすることが更に難しくなる。このように、無許可の第三者がバス線のアサートおよび逆アサートのシーケンスを全て知っていても、傍受したバストラヒックから実際のデータ内容と思われるものを推論することは、ますます難しくなる。符号器マッピングが、限られた数のバスサイクルについて、このシーケンスのうちランダムまたは擬似ランダムに選択された比較的短い部分のみを用いる場合、これは更に難しくなる。
ここで図2に移ると、暗号解読論理197の更に詳細な図が示されている。暗号解読論理197のみを詳細に図示し記載するが、暗号化論理120にも同様の論考が当てはまる。暗号解読論理197は、擬似乱数発生器210およびマッピング回路220を備える。発生器210は、タップおよび初期シーケンス信号215に結合されている。発生器210は、マップ回路選択信号240を介して、マッピング回路220に機能的に結合されている。一実施形態では、発生器210は、フィードバック信号230を介して、マッピング回路220からの出力を受信する。
暗号解読論理197は、受信論理195から状態論理を受信する。暗号解読論理197は、信号線215を介して、線形フィードバックシフトレジスタ等の擬似乱数発生器210と共に用いるための“タップ”値も受信する。当業者には、擬似乱数の発生のために線形フィードバックシフトレジスタを用いることは理解されよう。別の実施形態では、タップ値は、発生器210内にすでに組み込まれている。
また、発生器210は、「初期フィル」または「初期ベクトル」としても知られるキー値を受信するか、またはそのハードウエアもしくはソフトウエア内にキー値をプログラムしている。このキー値は、タップ値と共に用いられると、マッピング回路220によって用いられる擬似乱数を生成する。通常、擬似乱数は、バス転送サイクルごとに算出され、マッピング回路220に入力される。
マッピング回路220は、擬似乱数を用いて、受信論理195によって入力された暗号化された状態論理を暗号解読するために、どの特定のマッピング関数を用いるべきか、従ってどのマッピング回路を用いるべきかを決定する。暗号化論理120および暗号解読論理197は、バス転送サイクルごとに、同一の擬似乱数を算出するか、または論理的に関連する擬似乱数を算出する。従って、暗号化論理120および暗号解読論理197の双方を用いて、2進数の同一のパケットを暗号化および暗号解読し、“データ入力”から抽出して“データ出力”に配することができる。
例えば、第1のバス転送サイクルにおいて、暗号化論理120が“データ入力”データパケット“01”を論理状態“C”として暗号化すると、論理状態“C”を暗号解読論理197によって暗号解読する場合、これは“データ出力”データパケット“01”として暗号解読される。第2のバス転送サイクルにおいて、暗号化論理120が“データ入力”データパケット“10”を論理状態“A”として暗号化すると、論理状態“A”を暗号解読論理197によって暗号解読する場合、これは“データ出力”データパケット“10”として暗号解読される等となる。
本発明の別の態様では、暗号解読された“データ出力”データパケットは、フィードバック信号230を介して発生器210にも入力される。“データ出力”2進値は、初期ベクトル、タップ値、またはその双方を変更するために用いることができる。従って、“データ入力”データパケット値も、暗号化論理120によって、初期ベクトル、タップ値、またはその双方を変更するために用いられる。暗号解読論理197によって推論された“データ出力”暗号解読データパケットの値(すなわち“00”、“01”等)は、暗号化論理120にも知られるので、暗号解読論理197および暗号化論理120の双方は、それらの初期ベクトルまたはタップ値を同じように変更する。従って、所与のバス転送サイクルについて暗号化論理120がデータを暗号化するために発生した擬似乱数は、そのバス転送サイクルについて暗号解読論理197が暗号解読を行って論理状態から“データ出力”2進データにマッピングするために発生した擬似乱数に対応する。発生した擬似乱数は、データ自体の関数を含み、これによって暗号を解読する難しさが増す。
本発明の別の態様では、タップまたは初期ベクトルの値自体を、暗号化論理120および暗号解読論理197の双方に知られた方法で変更する。これによって、暗号化および暗号解読自体を確定的に変更することができ、システム100のセキュリティが向上する。
ここで図3に移ると、2進データパケットを“データ入力”として暗号化し、その2進データパケットを“データ出力”として暗号解読するための方法300が開示されている。方法300の別の態様では、複数の符号化され暗号化された状態論理レベルに対応する表示の並列の送信および受信が、通常、実質的に同時に行われるが、これ以上詳しくは論じない。しかしながら、暗号化された論理状態レベルの並列送信が本発明の範囲内であることは、当業者には理解されよう。
ステップ305において、バス転送サイクルを確立する。換言すると、システム100がバス転送サイクルを開始する。ステップ310では、方法300は、“データ入力”から2進データパケットを受信する。また、ステップ310は、バス転送サイクルを確立する。方法300では、これらのパケットは、“00”、“01”、“10”、“11”の形態である。しかしながら、6ワイヤ線グループでは、2進データパケット“000”、“001”、“010”、“011”等を受信する。
ステップ320では、暗号化論理120内で擬似乱数を発生する。擬似乱数は、線形フィードバックシフトレジスタによって発生するが、他の擬似乱数発生器も本発明の範囲内である。擬似乱数および受信した2進データパケットの関数として、論理状態すなわち状態“A”、“B”、“C”、または“D”を暗号化する。暗号化した論理状態は、第1のバス線グループ163に関連付けられる。
ステップ330では、送信論理125は、アサートおよび逆アサートするバス線を決定する。アサートおよび逆アサートされるバス線は、それらの対応する暗号化論理状態レベルを示す。これらの状態レベルは、あるバス転送サイクルから次のサイクルにかけて変化するか、または変化しない。しかしながら、暗号化論理状態が2つの連続するバス転送サイクル間で変化しない場合であっても、暗号化状態を送信するたびに、異なるバス線がアサートおよび逆アサートされる。
ステップ340では、暗号化された論理状態レベル遷移を、差動的に符号化し、データバス送信器110からデータバス受信器180に送信する。
ステップ350では、データバス送信器110からの、符号化され暗号化された論理状態レベル遷移を、データバス受信器180の受信回路190によって差動的に受信する。ステップ350では、次いで、受信回路190によって、バス線グループ163の個々のワイヤの電圧を互いに比較する。次いで、受信論理195は、あるバス転送サイクルから次のサイクルにかけて、電圧状態がどのように変化したかを判定する。次いで、以前のバスサイクルから次のバスサイクルへのバス線電圧レベル遷移を、データバス送信器110によって送信された暗号化状態論理レベル“A”、“B”、“C”、および“D”として解釈して再び生成する。
ステップ360では、暗号解読論理197は、ステップ320において発生した擬似乱数と相関する擬似乱数を発生する。ステップ360で発生する擬似乱数によって、暗号解読論理197は、ステップ370で、暗号化状態論理レベル“A”、“B”、“C”、または“D”を、暗号解読した2ビットの2進文字“00”、“01”等としてマッピングすることができる。ステップ380では、暗号解読された論理状態情報すなわち“00”、“01”等を“データ出力”として送信する。ステップ385では、方法300は、停止するか否かを決定するため、暗号化し差動的に送信するデータが更に存在するか否かを判定する。暗号化し差動的に送信するデータがもう存在しない場合、ステップ390で終了する。暗号化し差動的に送信するデータがまだ存在する場合、方法300はステップ310を再び実行する。
本発明は、多くの形態を取ることが可能であることは理解されよう。従って、本発明の精神および範囲から逸脱することなく、前述のものにいくつかの変更を行い得る。このように、好適な実施形態のいくつかを参照して本発明について説明してきたが、開示した実施形態は性質上、限定ではなく例示であり、前述の開示において、広範囲の変更、修正、変形、および置換が考えられ、いくつかの例では、本発明のいくつかの機構を、他の機構の対応する使用なしに用いることも可能であることを注記しておく。かかる変更および修正は、実施形態の前述の説明の検討に基づいて当業者には明らかであり望ましいものと見なすことができる。従って、添付の特許請求の範囲は、本発明の範囲内で広義に解釈されるべきである。
暗号化差動形態の遷移符号化を用いるように構成されたバスシステムを概略的に示す。 多重マッピング回路を用いて遷移差動符号化が送信した論理状態レベルを暗号解読する受信器のシステムレベルの図を概略的に示す。 差動遷移符号化と共に暗号化および暗号解読を用いるための方法フロー図を概略的に示す。
符号の説明
110 データバス送信器
120 暗号化論理
125 差動遷移送信論理
127 差動遷移ドライバ回路
163 バス線(第1のグループ)
165 バス線(第2のグループ)
170 制御線
180 データバス受信器
190 差動遷移受信回路
195 差動遷移受信論理
197 暗号解読論理
210 擬似乱数発生器(線形フィードバックシフトレジスタ)
220 マッピング回路

Claims (9)

  1. マッピング関数と関連付けて暗号化論理および暗号解読論理を適用可能なデータバスを動的に暗号化するための方法であって、
    バスサイクルを確立するステップと、
    データをデータバス送信機が受信するステップと、
    擬似乱数を発生するステップと、
    前記データを前記擬似乱数を用いて、差動遷移コードに変換されるための論理状態のどれにマッピングするかを決定し、決定したマッピングにより前記データを前記バスサイクルごとに暗号化するステップと、
    前記暗号化された前記論理状態を差動遷移送信論理により、1つのバスを各々が4本のバス線から成る1つ以上のバス線グループに分割し、バスデータ転送の間に1つのグループの前記バス線の半分をアサートし、これによってバス線のアサートされた集合および逆アサートされた集合を規定し符号化するステップと、
    前記符号化されたデータをデータバス送信機が、前記アサートされた集合のバス線の少なくとも1本を逆アサートし、前記逆アサートされた集合のバス線の少なくとも1本をアサートすることによって、前記バス線の2本を差動的に駆動することで差動送信するステップと、
    前記差動送信されたデータをデータバス受信機が差動受信するステップと、
    前記差動受信されたデータを符号化前に戻すステップと、
    前記符号化前に戻されたデータを前記擬似乱数を用いて暗号を前記バスサイクルごとにデコードするステップと、
    を含む方法。
  2. 前記暗号解読論理を用いて暗号をデコードするステップは、線形フィードバックシフトレジスタを用いて行う、請求項1に記載の方法。
  3. 前記バスサイクルを確立するステップは、複数の同期バス転送サイクルを確立し、
    前記複数のバス転送サイクルのうち少なくとも2つのバス転送サイクルは異なるマッピング関数を用いる、請求項1に記載の方法。
  4. マッピング関数と関連付けて暗号化論理および暗号解読論理を適用可能なデータバスを動的に暗号化するシステムであって、
    入力データを受信するデータバス送信機とデータを出力するデータバス受信機とを備え、
    前記データバス送信機には、
    擬似乱数を発生する擬似乱数発生器と、
    前記入力データを前記擬似乱数を用いて、差動遷移コードに変換されるための論理状態のどれにマッピングするかを決定し、決定したマッピングにより前記入力データをバスサイクルごとに暗号化する暗号化論理と、
    前記暗号化された前記論理状態を、1つのバスを各々が4本のバス線から成る1つ以上のバス線グループに分割し、バスデータ転送の間に1つのグループの前記バス線の半分をアサートし、これによってバス線のアサートされた集合および逆アサートされた集合を規定し符号化する差動遷移送信論理と、
    前記符号化されたデータを、前記アサートされた集合のバス線の少なくとも1本を逆アサートし、前記逆アサートされた集合のバス線の少なくとも1本をアサートすることによって、前記バス線の2本を差動的に駆動することで差動送信する差動送信器とを備え、
    前記データバス受信機には、
    前記差動送信されたデータを差動受信する差動受信器と、
    前記差動受信されたデータを符号化前に戻す差動遷移受信論理と、
    前記符号化が戻されたデータを前記擬似乱数を用いて暗号を前記バスサイクルごとにデコードする暗号解読論理と、
    を備えるシステム。
  5. 前記差動送信器および前記差動受信器の双方に、前記4本のバス線に代えて6本のバス線から成るバス線グループが結合されている、請求項4に記載のシステム。
  6. 前記差動送信器および前記差動受信器は、複数の同期バス転送サイクルを確立するために使用される、請求項4に記載のシステム。
  7. 前記複数のバス転送サイクルのうち少なくとも2つのバス転送サイクルは、各々、バス転送サイクル当たり1つの実質的に異なるマッピング関数を用いる、請求項6に記載のシステム。
  8. プロセッサにマッピング関数と関連付けて暗号化論理および暗号解読論理を適用可能なデータバスを動的に暗号化させるコンピュータプログラムであって、
    バスサイクルを確立する手順と、
    入力データをデータバス送信機が受信する手順と、
    擬似乱数を発生する手順と、
    前記入力データを前記擬似乱数を用いて、差動遷移コードに変換されるための論理状態のどれにマッピングするかを決定し、決定したマッピングにより前記入力データを前記バスサイクルごとに暗号化する手順と、
    前記暗号化された前記論理状態を差動遷移送信論理により、1つのバスを各々が4本のバス線から成る1つ以上のバス線グループに分割し、バスデータ転送の間に1つのグループの前記バス線の半分をアサートし、これによってバス線のアサートされた集合および逆アサートされた集合を規定し符号化する手順と、
    前記符号化されたデータをデータバス送信機が、前記アサートされた集合のバス線の少なくとも1本を逆アサートし、前記逆アサートされた集合のバス線の少なくとも1本をアサートすることによって、前記バス線の2本を差動的に駆動することで差動送信する手順と、
    前記差動送信されたデータをデータバス受信機が差動受信する手順と、
    前記差動受信されたデータを符号化前に戻す手順と、
    前記符号化が戻されたデータを前記擬似乱数を用いて暗号を前記バスサイクルごとにデコードする手順と、
    を具備する、コンピュータプログラム。
  9. マッピング関数と関連付けて暗号化論理および暗号解読論理を適用可能なデータバスを動的に暗号化する処理装置であって、
    前記処理装置は入力データを受信するデータバス送信部とデータを出力するデータバス受信部を備え、
    前記データバス送信部には、
    擬似乱数を発生する擬似乱数発生器と、
    前記入力データを前記擬似乱数を用いて、差動遷移コードに変換されるための論理状態のどれにマッピングするかを決定し、決定したマッピングにより前記入力データをバスサイクルごとに暗号化する暗号化論理と、
    前記暗号化された前記論理状態を、1つのバスを各々が4本のバス線から成る1つ以上のバス線グループに分割し、バスデータ転送の間に1つのグループの前記バス線の半分をアサートし、これによってバス線のアサートされた集合および逆アサートされた集合を規定し符号化する差動遷移送信論理と、
    前記符号化されたデータを、前記アサートされた集合のバス線の少なくとも1本を逆アサートし、前記逆アサートされた集合のバス線の少なくとも1本をアサートすることによって、前記バス線の2本を差動的に駆動することで差動送信する差動送信部とを備え、
    前記データバス受信部には、
    前記差動送信されたデータを差動受信する差動受信部と、
    前記差動受信されたデータを符号化前に戻す差動遷移受信論理と、
    前記符号化が戻されたデータを前記擬似乱数を用いて暗号を前記バスサイクルごとにデコードする暗号解読論理と、
    を備える処理装置。
JP2003316023A 2002-09-12 2003-09-08 改良された差動遷移符号化を用いた動的システムバス暗号化 Expired - Fee Related JP4256750B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/242,525 US7248696B2 (en) 2002-09-12 2002-09-12 Dynamic system bus encryption using improved differential transitional encoding

Publications (2)

Publication Number Publication Date
JP2004102286A JP2004102286A (ja) 2004-04-02
JP4256750B2 true JP4256750B2 (ja) 2009-04-22

Family

ID=31991430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003316023A Expired - Fee Related JP4256750B2 (ja) 2002-09-12 2003-09-08 改良された差動遷移符号化を用いた動的システムバス暗号化

Country Status (3)

Country Link
US (1) US7248696B2 (ja)
JP (1) JP4256750B2 (ja)
CN (1) CN100414520C (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2851862B1 (fr) * 2003-02-27 2006-12-29 Radiotelephone Sfr Procede de generation d'une permutation pseudo-aleatoire d'un mot comportant n digits
DE102004013480B4 (de) * 2004-03-18 2013-01-24 Infineon Technologies Ag Zufallszahlengenerator und Verfahren zum Erzeugen von Zufallszahlen
US7822994B2 (en) * 2005-01-07 2010-10-26 Konica Minolta Systems Laboratory, Inc. Data bus line and bus having an encryption/decryption device
US7764792B1 (en) * 2005-01-13 2010-07-27 Marvell International Ltd. System and method for encoding data transmitted on a bus
GB2423220B (en) * 2005-02-11 2009-10-07 Ericsson Telefon Ab L M Method and apparatus for ensuring privacy in communications between parties
TWI330320B (en) * 2005-11-18 2010-09-11 Enova Technology Corp Cryptographic serial ata apparatus and method
US7484023B2 (en) * 2006-09-15 2009-01-27 International Business Machines Corporation Computer system apparatus for stabilizing asynchronous interfaces
US20080155273A1 (en) * 2006-12-21 2008-06-26 Texas Instruments, Inc. Automatic Bus Encryption And Decryption
KR101370829B1 (ko) 2007-05-08 2014-03-10 삼성전자주식회사 데이터의 암호화/복호화 방법 및 이를 적용한 버스 시스템
WO2009055146A1 (en) 2007-10-24 2009-04-30 Rambus Inc. Encoding and decoding techniques with improved timing margin
US8370622B1 (en) * 2007-12-31 2013-02-05 Rockstar Consortium Us Lp Method and apparatus for increasing the output of a cryptographic system
TWI385632B (zh) * 2008-01-17 2013-02-11 Novatek Microelectronics Corp 用於資料傳輸介面中減少資料轉態之方法及其相關裝置
WO2009097577A1 (en) 2008-01-30 2009-08-06 Neology, Inc. Rfid authentication architecture and methods for rfid authentication
US20100040169A1 (en) * 2008-08-15 2010-02-18 Rambus Inc. Coding methods and systems for improved error margins
US8612657B2 (en) * 2008-08-22 2013-12-17 Freescale Semiconductor, Inc. System and method for communicating on an electrical bus
WO2011119359A2 (en) 2010-03-24 2011-09-29 Rambus Inc. Coded differential intersymbol interference reduction
US8379847B2 (en) 2010-06-30 2013-02-19 International Business Machines Corporation Data and control encryption
US9984250B2 (en) * 2012-06-22 2018-05-29 Microsoft Technology Licensing, Llc Rollback protection for login security policy
US9703945B2 (en) 2012-09-19 2017-07-11 Winbond Electronics Corporation Secured computing system with asynchronous authentication
US9455962B2 (en) 2013-09-22 2016-09-27 Winbond Electronics Corporation Protecting memory interface
US9343162B2 (en) 2013-10-11 2016-05-17 Winbond Electronics Corporation Protection against side-channel attacks on non-volatile memory
US9318221B2 (en) 2014-04-03 2016-04-19 Winbound Electronics Corporation Memory device with secure test mode
IL234956A (en) * 2014-10-02 2017-10-31 Kaluzhny Uri Data bus protection with enhanced key entropy
US10019571B2 (en) 2016-03-13 2018-07-10 Winbond Electronics Corporation Protection from side-channel attacks by varying clock delays
US20220109455A1 (en) * 2018-06-29 2022-04-07 Zenotta Holding Ag Apparatus and method for providing authentication, non-repudiation, governed access and twin resolution for data utilizing a data control signature
CN113348455A (zh) * 2018-06-29 2021-09-03 泽诺塔控股股份公司 利用数据控制签名提供数据的认证、不可否认性、受管控的访问和孪生分辨的装置和方法
US20210342285A1 (en) * 2020-04-30 2021-11-04 Advanced Micro Devices, Inc. Encoding of symbols for a computer interconnect based on frequency of symbol values

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697768A (en) * 1971-02-10 1972-10-10 Rosemount Eng Co Ltd Control systems
US4667337A (en) * 1985-08-28 1987-05-19 Westinghouse Electric Corp. Integrated circuit having outputs configured for reduced state changes
US4905176A (en) * 1988-10-28 1990-02-27 International Business Machines Corporation Random number generator circuit
GB8912471D0 (en) * 1989-05-31 1989-07-19 Int Computers Ltd Data transmission code
US5142167A (en) * 1991-05-01 1992-08-25 International Business Machines Corporation Encoding for simultaneous switching output noise reduction
US5285477A (en) * 1991-12-18 1994-02-08 At&T Bell Laboratories Balanced line driver for local area networks or the like
US5369640A (en) * 1993-04-16 1994-11-29 Digital Equipment Corporation Method and apparatus for clock skew reduction through remote delay regulation
US5365585A (en) * 1993-08-30 1994-11-15 Motorola, Inc. Method and apparatus for encryption having a feedback register with selectable taps
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
GB2288519A (en) * 1994-04-05 1995-10-18 Ibm Data encryption
US5586046A (en) * 1994-10-28 1996-12-17 Motorola, Inc. Computer implemented method for generating an integrated circuit design
WO1998047259A2 (en) * 1997-03-10 1998-10-22 Fielder Guy L File encryption method and system
US5890005A (en) * 1997-06-02 1999-03-30 Nokia Mobile Phones Limited Low power, low interconnect complexity microprocessor and memory interface
US5987572A (en) * 1997-09-29 1999-11-16 Intel Corporation Method and apparatus employing a dynamic encryption interface between a processor and a memory
EP1084543B1 (en) * 1998-06-03 2008-01-23 Cryptography Research Inc. Using unpredictable informaion to minimize leakage from smartcards and other cryptosystems
US6826616B2 (en) * 1998-10-30 2004-11-30 Science Applications International Corp. Method for establishing secure communication link between computers of virtual private network
US6502135B1 (en) * 1998-10-30 2002-12-31 Science Applications International Corporation Agile network protocol for secure communications with assured system availability
JP2000165375A (ja) * 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、icカード
US6304933B1 (en) * 1999-03-02 2001-10-16 International Business Machines Corporation Method and apparatus for transmitting data on a bus
US6275884B1 (en) * 1999-03-25 2001-08-14 International Business Machines Corporation Method for interconnecting components within a data processing system
US6665161B1 (en) * 1999-06-11 2003-12-16 Bae Systems Information & Electronic Systems Integration, Inc. Semiconductor circuit having increased susceptibility to ionizing radiation
FR2801751B1 (fr) * 1999-11-30 2002-01-18 St Microelectronics Sa Composant electronique de securite
DE50015839D1 (ja) * 1999-12-02 2010-02-25 Infineon Technologies Ag
KR100435215B1 (ko) * 1999-12-30 2004-06-09 삼성전자주식회사 버스 인코딩/디코딩 장치 및 그 방법
US6553445B1 (en) * 2000-02-04 2003-04-22 Ati International Srl Method and apparatus for reducing noise associated with switched outputs
FR2808360B1 (fr) * 2000-04-28 2002-06-28 Gemplus Card Int Procede de contre mesure dans un microcircuit mettant en oeuvre le procede et carte a puce comportant ledit microcircuit
US6732214B1 (en) * 2000-05-11 2004-05-04 Lsi Logic Corporation Reducing power consumption and simultaneous switching in a bus interface
US7120696B1 (en) * 2000-05-19 2006-10-10 Stealthkey, Inc. Cryptographic communications using pseudo-randomly generated cryptography keys
US6987853B2 (en) * 2000-11-29 2006-01-17 Bodacion Technologies, Llc Method and apparatus for generating a group of character sets that are both never repeating within certain period of time and difficult to guess
US6721918B2 (en) * 2000-12-29 2004-04-13 Intel Corporation Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect
JP2002215018A (ja) * 2001-01-22 2002-07-31 Nippon Telegr & Teleph Corp <Ntt> カオス写像を用いた暗号化方法と復号化方法、それらの方法を使用した暗号器と復号器、及びそれらの方法を実施するプログラムとその記録媒体
US7197142B2 (en) * 2001-08-24 2007-03-27 Alten Alexander I System and methods for a vernam stream cipher
KR100428786B1 (ko) * 2001-08-30 2004-04-30 삼성전자주식회사 내부 버스 입출력 데이터를 보호할 수 있는 집적 회로
US7161992B2 (en) * 2001-10-18 2007-01-09 Intel Corporation Transition encoded dynamic bus circuit
US7343619B2 (en) * 2002-03-16 2008-03-11 Trustedflow Systems, Inc. Trusted flow and operation control method
US7103184B2 (en) * 2002-05-09 2006-09-05 Intel Corporation System and method for sign mask encryption and decryption
DE60322338D1 (de) * 2003-04-07 2008-09-04 St Microelectronics Srl Verschlüsselungsverfahren unter Verwendung von chaotischen Abbildungen und digitale Unterschriftsverfahren
US7899190B2 (en) * 2004-04-16 2011-03-01 Research In Motion Limited Security countermeasures for power analysis attacks

Also Published As

Publication number Publication date
CN100414520C (zh) 2008-08-27
US20040052375A1 (en) 2004-03-18
US7248696B2 (en) 2007-07-24
CN1492339A (zh) 2004-04-28
JP2004102286A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
JP4256750B2 (ja) 改良された差動遷移符号化を用いた動的システムバス暗号化
US6933862B2 (en) Power consumption stabilization system and method
US7822797B2 (en) System and method for generating initial vectors
US7900047B2 (en) Method and apparatus for encrypting data transmitted over a serial link
JP2018109750A (ja) ビットミキサにより暗号ラウンド鍵を生成するためのシステム及び方法
US10277391B2 (en) Encryption device, encryption method, decryption device, and decryption method
US10146701B2 (en) Address-dependent key generation with a substitution-permutation network
US7636441B2 (en) Method for secure key exchange
US9946662B2 (en) Double-mix Feistel network for key generation or encryption
CN101996065B (zh) 随机数发生器和随机数生成方法
US9344273B2 (en) Cryptographic device for implementing S-box
CN112291052B (zh) 基于qam的量子噪声加密方法和系统
US8000477B2 (en) Data security system and method for high bandwidth bus
KR100608573B1 (ko) 데이터 복제방지 장치와 시스템 및 복제방지 방법
US11128449B2 (en) Cipher system with continuously replenished reservoir of pseudorandom bits
KR20060068006A (ko) 전력분석에 의한 데이터 버스 공격을 막기 위한 랜덤 버스스크램블 장치
JPH07225551A (ja) 公開鍵暗号装置
KR101375670B1 (ko) 데이터의 암호화/복호화 방법 및 이를 적용한 버스 시스템
KR100453258B1 (ko) 카오스 함수를 이용한 균형성을 갖는 수열생성 방법
CN117574402A (zh) 密钥信息的生成方法及装置
Lin et al. VLSI implementation of a non-linear feedback shift register for high-speed cryptography applications
JP2006279868A (ja) 半導体装置、および、それを備えるicカード
CN116341026A (zh) 一种基于双内存异或的加密计算机系统及总线加密方法
JPH11109853A (ja) 暗号変換方法、暗号変換装置、復号方法、復号装置及びデータ通信システム
GB2386523A (en) Symmetric key cryptosystem

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20051111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060306

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060310

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees