JP4254084B2 - Chip-type surge absorber and manufacturing method thereof - Google Patents
Chip-type surge absorber and manufacturing method thereof Download PDFInfo
- Publication number
- JP4254084B2 JP4254084B2 JP2001234679A JP2001234679A JP4254084B2 JP 4254084 B2 JP4254084 B2 JP 4254084B2 JP 2001234679 A JP2001234679 A JP 2001234679A JP 2001234679 A JP2001234679 A JP 2001234679A JP 4254084 B2 JP4254084 B2 JP 4254084B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- surge absorber
- type surge
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、サージから種々の電子機器を保護し、事故を未然に防ぐために使用されるチップ型サージアブソーバに関する。
【0002】
【従来の技術】
チップ型サージアブソーバは、電話機、モデムなどの電子機器が通信線と接続される部分、あるいはCRT駆動回路など、雷サージや静電気等の異常電圧による電撃を受けやすい入力側の部分に接続され、異常電圧によって電子機器が破壊されるのを防ぐために使用される。
【0003】
図3を用いて従来のチップ型サージアブソーバの構成を説明する。図3(a)は従来のチップ型サージアブソーバの構成を説明する分解斜視図であり、図3(b)は図3(a)における蓋体25を除いた平面図である。従来のチップ型サージアブソーバ20は、図3に示されるように、絶縁物質であるアルミナ等にて形成された基板21(絶縁性基板)を有し、この板面には、印刷等によって放電電極22,23が対向して形成される。これら両放電電極22,23は、ペーストとして印刷された後、乾燥工程、焼成工程がなされ、後述する放電間隙24によって各放電電極22,23に分割される。よって、これら放電電極22と放電電極23との間には、マイクロギャップと称される放電間隙24が設けられる。
また、これら放電電極22,23の上方には密閉された空間を有するように、箱形状をなすガラス製(絶縁物質)、あるいはセラミックス製(絶縁物質)の蓋体25が、この周縁部にて基板21上に接着される。この空間内は放電に好適な種類の、例えばアルゴンガス等のガス雰囲気とされる。蓋体25及び基板21の長手方向における両端部は、図示されない端子電極に被覆され、それら端子電極と各放電電極22,23とが接続される。
【0004】
放電電極22,23間に放電間隙24を介してサージ電圧が印加されると、その放電間隙24を介し放電電極22,23間でグロー放電がトリガされ、この放電が蓋体25と基板21とで形成された空間内を沿面放電の形態で両放電電極22,23の基端側まで次第に伸展し、さらに両放電電極22,23の基端側の間でアーク放電することになり、サージ電圧を吸収できるようにしている。
【0005】
【発明が解決しようとする課題】
しかしながら、印刷にて基板21上に放電電極22,23を形成する場合において、印刷後には焼成工程を行うことが一般的とされ、大気中で焼成工程を行うと、放電電極22,23に使用される金属の表面が大気と反応して絶縁物質が形成され、この絶縁物質の絶縁膜に放電電極22,23の表面が覆われる。あるいは、放電電極22,23を基板21上に印刷する際のペースト中に含まれるガラス分(絶縁物質)が放電電極22,23の表面に浮き上がり、後に形成される放電間隙24以外はこのガラス分の絶縁膜に覆われる。
【0006】
絶縁膜で覆われた放電電極22,23の表面においては、放電の伸展が困難なことは言うまでもなく、よって、放電電極22,23が基板21に形成された後に形成される放電間隙24のみでトリガされた放電がなされ、他の部分においては放電が伸展しない。
このため、絶縁距離が非常に短い放電間隙24間でのみ放電がなされることとなり、放電によって飛散した放電電極22,23の材質が放電間隙24を汚損することとなる。これにより、早期にチップ型サージアブソーバの絶縁抵抗の劣化が発生するという問題があった。
【0007】
本発明は上記事情に鑑みてなされたものであり、サージに対する絶縁抵抗の劣化を抑えたチップ型サージアブソーバ及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1に記載のチップ型サージアブソーバは、絶縁性基板上に、放電間隙を介して互いに対向配置された放電電極と、前記それぞれの放電電極の基端部を含む前記絶縁性基板の外周部上にその周縁部を接着した蓋体とを備えたチップ型サージアブソーバにおいて、 前記放電電極の表面には放電伸展方向に沿う切り込み部が形成されており、この切り込み部において前記放電電極の表面を覆う絶縁膜が取り除かれ、前記放電電極内部の電極面が露出されていることを特徴としている。
【0009】
このように表面に切り込み部が形成された放電電極とすることで、放電電極の表面を覆っていた絶縁膜が切り込み部において取り除かれ、放電電極内部の電極面が露出する。放電間隙にてグロー放電がトリガされ、切り込み部に沿って放電電極の基端部へと放電が伸展する。なお、切り込み部の深さは、放電電極の表面を覆う絶縁膜厚より深く形成することが必要である。また、切り込み部を絶縁性基板に達するまで深く切り込んで放電電極を分割することとしてもかまわない。この場合、放電電極を上面から見た平面上にて電極面が現れていることが好適である。さらに、切り込み部の長さは、その使用用途に合わせ選択することが可能であり、放電間隙から放電電極両側の基端部まで形成することが好適である。
【0010】
請求項2に記載のチップ型サージアブソーバは、請求項1記載のチップ型サージアブソーバにおいて、前記切り込み部は、放電伸展方向に略平行な1本または複数本の切り込み部とされていることを特徴としている。
【0011】
このように放電電極を形成することで、チップ型サージアブソーバの中央部付近に形成された放電間隙からほぼ基端部に向かって直線的に放電の伸展がなされる。また、切り込み部を一定且つ容易に形成することができるので、切り込み部における放電可能な露出した電極面が一定な形状となり、放電電極のほぼ基端部まで安定した放電がなされる。なお、切り込み部は、基端部まで形成することが好適である。
【0012】
請求項3記載のチップ型サージアブソーバの製造方法は、絶縁性基板上に、放電間隙を介して互いに対向配置された放電電極と、前記それぞれの放電電極の基端部を含む前記絶縁性基板の外周部上にその周縁部を接着した蓋体とを備えたチップ型サージアブソーバの製造方法において、前記絶縁性基板上に前記放電電極が印刷されて焼成工程がなされた後に、前記放電電極の表面に放電進展方向に沿う切り込み部を形成して、前記放電電極の表面に形成された絶縁膜を除去して前記放電電極内部の電極面を露出させる工程を備えることを特徴としている。
【0013】
絶縁性基板上に放電電極が印刷されて、焼成工程がなされた後の放電電極の表面には、絶縁膜が形成される。この絶縁膜は、放電電極における放電の伸展を阻害するため、この絶縁膜が生じた後にこの絶縁膜を切り込み部によって除去することとしている。これによって、切り込み部には放電容易な電極面が露出する。
【0014】
請求項4記載のチップ型サージアブソーバの製造方法は、請求項3記載のチップ型サージアブソーバの製造方法において、
前記切り込み部を形成する前記工程は、レーザー光線あるいはダイシングとされていることを特徴としている。
【0015】
このように、レーザー光線にて行うことにより、放電電極の表面の絶縁膜が除去されて、電極面が露出する。また、ダイシングにおける、例えば外周形極薄砥石等によって表面が研磨され、絶縁膜が除去される。
【0016】
【発明の実施の形態】
次に、本発明の実施形態について、図面を参照して説明する。
図1は本実施形態のチップ型サージアブソーバ1の全体構成を説明する図であって、図1(a)はチップ型サージアブソーバ1の分解斜視図、図1(b)は蓋体7を除いたチップ型サージアブソーバ1の平面図である。
図1において、符号2は、絶縁物質であるセラミックスによって形成された基板2(絶縁性基板)を示し、この板面には両放電電極3,4とが対向して配置される。これら両放電電極3,4は、チップ型サージアブソーバ1のほぼ中央部に位置する溝からなる放電間隙5によって分割される。よって、両放電電極3,4は、製造初期段階においては帯状に一体形成され、その後に放電間隙5によって各放電電極3,4とに分割される。これら両放電電極3,4とが形成された基板2の板面は、絶縁物質であるセラミックスが材料とされた蓋体7によって覆われ、基板2の板面の外周部と蓋体7の周縁部とが溶解されたガラス(絶縁物質)にて接着される。なお、蓋体7と基板2とによって形成された内部の空間には、放電に好適なアルゴンガスが封入される。
【0017】
図1に示されるように、両放電電極3,4の表面には、放電間隙5を跨いで1本の切り込み部6が形成される。この切り込み部6は、レーザー光線によって一直線状に放電電極3,4の表面を削り取るものであり、これによって、放電電極3,4の表面に形成された絶縁膜が切り込み部6において除去される。
なお、切り込み部6を形成する段階は絶縁膜が形成された後になされるものであるため、このことについて説明する。
【0018】
基板2の板面に導電性のペーストを用いて放電電極3,4を印刷する。この段階においては、上述した両放電電極3,4は帯状に一体形成されている。印刷がなされた基板2は、乾燥がなされた後、大気中にて焼成される。この段階において、放電電極3,4の表面には絶縁物質が発生し、絶縁膜によって被覆される。
【0019】
次に、放電電極3,4の表面に、放電伸展方向である長手方向に沿う1本の直線状の切り込み部6をレーザー光線にて形成する。この切り込み部6の深さは、放電電極3,4の表面の絶縁膜厚に応じた深さとされる。絶縁膜厚はミクロン単位となることが通常考えられるため、レーザー光線にて表面を荒らす程度にて切り込み部6は成立し、例えば、放電電極3,4の厚さの1%〜100%、より好ましくは5%〜90%の深さに設定される。もちろんこれ以上深く削ることとしてもかまわない。
また、切り込み部6の長さは、放電電極3,4の両基端部に達するように、且つ後に形成される放電間隙6の位置であるチップ型サージアブソーバ1の中央部を含んで切り込まれる。
【0020】
放電電極3,4の表面に切り込み部6が形成された後、この放電電極3,4のほぼ中央部に1本の溝を形成して放電電極3,4を分断する。この段階において、放電電極3,4が2つの放電電極3と放電電極4として分割される。
【0021】
両放電電極3,4が形成された基板2は、この上方にガスを封入した空間を形成する蓋体7が接着される。空間に封入されるガスは、放電に好適なアルゴンガスを用い、蓋体7の材質は絶縁物質であるセラミックスを用いる。蓋体7と基板2との接着は、溶解されたガラス(絶縁物質)にて接着される。
この蓋体7の長手方向における両側部には、図示されない端子電極が、それぞれの放電電極3,4に接続されて取り付けられる。
【0022】
このように形成された本実施形態におけるチップ型サージアブソーバ1は、放電電極3,4間に放電間隙5を介してサージ電圧が印加されると、その放電間隙5を介し放電電極3,4間でグロー放電がトリガされ、切り込み部6に沿って放電の伸展がなされる。絶縁膜に覆われた放電電極3,4の表面は放電の伸展がなされにくいが、この切り込み部6にて確実に放電の伸展がなされることとなる。
【0023】
以上説明した本実施形態のチップ型サージアブソーバ1によって、絶縁距離が短い放電間隙5のみで放電することは回避され、放電によって飛散した放電電極3,4の電極材質が放電間隙5を汚損することが抑制される。
図2には、従来のチップ型サージアブソーバ(図3参照)と本実施形態のチップ型サージアブソーバ1との、サージに対する絶縁抵抗の数値を比較したグラフ線図が示されている。これによると、従来のチップ型サージアブソーバは、サージが増すにつれて絶縁抵抗が低下しているのに対し、本実施形態のチップ型サージアブソーバ1の絶縁抵抗は、サージの上昇に対して常に一定且つ安定していることがわかる。
よって、放電間隙5にてトリガされた放電は、放電電極3,4の基端部にてアーク放電がなされ、絶縁抵抗の劣化が大幅に抑えられる。
【0024】
なお、本実施形態の変形例として、以下の構成としてもよい。
切り込み部6は放電電極3,4の基端部まで形成した構成にて説明したが、放電間隙5を中心として、基端部の途中まで形成することとしても良い。この場合は、放電電極3,4の長さの少なくとも50%形成しておくことが望ましい。
これによれば、途中まで形成された切り込み部6の端部にて放電がなされ、次第に侵食されて放電が伸展方向に延びて伸展し、幅方向に延びることが防止されるので、安定した放電がなされるチップ型サージアブソーバを形成できる。また、放電間隙5が汚損されることが回避され、絶縁抵抗の劣化が十分に抑制される。
【0025】
また、切り込み部6の本数を1本の直線状として説明したが、本数を増やして放電させることとしても良いし、斜めあるいは波線状に切り込みを形成することとしても良い。
これによれば、放電間隙5のみの放電はなくなり放電間隙5が汚損されることが回避され、絶縁抵抗の劣化が十分に抑制される。
【0026】
また、切り込み部6の深さは、絶縁膜の厚さ程度として説明したが、基板2に達する深さまで切り込み部6形成して、両放電電極3,4をさらに分断することとしても良い。
これによれば、上記実施形態と同等な絶縁抵抗の劣化を抑えることができる。
【0027】
【発明の効果】
以上説明したように、請求項1記載のチップ型サージアブソーバによれば、放電電極の表面には放電伸展方向に沿う切り込み部が形成されているので、この切り込み部において放電が伸展することになり、絶縁膜の発生による放電間隙のみの放電がなくなり、放電間隙の汚損が回避されて、絶縁抵抗の劣化を抑制することができる。
【0028】
請求項2記載のチップ型サージアブソーバによれば、放電がなされる切り込み部は、長さ方向に略平行な1本または複数本の切り込み部とされるので、容易に形成することが可能となり、安価で絶縁抵抗の劣化を抑制可能な高品質なチップ型サージアブソーバを提供することができる。
【0029】
請求項3記載のチップ型サージアブソーバの製造方法によれば、切り込み部は絶縁性基板上に放電電極が印刷されて、焼成工程がなされた後に放電電極の表面に形成されるので、絶縁膜が発生した状態にて切り込み部が形成され、放電電極の表面に電極面を露出させることができる。この切り込み部において放電の伸展がなされることになり、絶縁膜の発生による放電間隙のみの放電がなくなり、放電間隙の汚損が回避されて、絶縁抵抗の劣化が抑制されたチップ型サージアブソーバを製造することができる。
【0030】
請求項4記載のチップ型サージアブソーバの製造方法によれば、切り込み部はレーザー光線あるいはダイシングにて形成されるので、容易に且つ正確に加工することができ、安価で絶縁抵抗の劣化を抑制可能な高品質なチップ型サージアブソーバを製造することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態におけるチップ型サージアブソーバの概略構成を説明する図であって、図1(a)はチップ型サージアブソーバの分解斜視図、図1(b)は蓋体を除いたチップ型サージアブソーバの平面図である。
【図2】 従来のチップ型サージアブソーバと本発明に係る一実施形態のチップ型サージアブソーバとの、サージと絶縁抵抗の関係を示したグラフ線図である。
【図3】 従来のチップ型サージアブソーバの概略構成を説明する図であって、図1(a)はチップ型サージアブソーバの分解斜視図、図1(b)は蓋体を除いたチップ型サージアブソーバの平面図である。
【符号の説明】
1 チップ型サージアブソーバ
2 基板(絶縁性基板)
3,4 放電電極
5 放電間隙
6 切り込み部
7 蓋体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip-type surge absorber used for protecting various electronic devices from surges and preventing accidents.
[0002]
[Prior art]
Chip-type surge absorbers are connected to parts where electronic devices such as telephones and modems are connected to communication lines, or to the input side, such as CRT drive circuits, that are susceptible to electric shock caused by abnormal voltage such as lightning surge or static electricity. Used to prevent electronic devices from being destroyed by voltage.
[0003]
The configuration of a conventional chip type surge absorber will be described with reference to FIG. FIG. 3A is an exploded perspective view illustrating the configuration of a conventional chip type surge absorber, and FIG. 3B is a plan view excluding the
In addition, a box-shaped glass (insulating material) or ceramics (insulating material)
[0004]
When a surge voltage is applied between the
[0005]
[Problems to be solved by the invention]
However, when the
[0006]
It goes without saying that it is difficult to extend the discharge on the surfaces of the
For this reason, the discharge is performed only between the
[0007]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a chip-type surge absorber that suppresses deterioration of insulation resistance against surge and a method for manufacturing the same.
[0008]
[Means for Solving the Problems]
The chip-type surge absorber according to claim 1, wherein an outer peripheral portion of the insulating substrate includes a discharge electrode disposed on the insulating substrate so as to face each other via a discharge gap, and a base end portion of each of the discharge electrodes. In a chip-type surge absorber provided with a lid having a peripheral edge bonded thereon, a cut portion along the discharge extension direction is formed on the surface of the discharge electrode, and the surface of the discharge electrode is formed at the cut portion. The insulating film is removed, and the electrode surface inside the discharge electrode is exposed .
[0009]
By using the discharge electrode with the cut portion formed on the surface in this way, the insulating film covering the surface of the discharge electrode is removed at the cut portion, and the electrode surface inside the discharge electrode is exposed. A glow discharge is triggered in the discharge gap, and the discharge extends along the notch to the base end of the discharge electrode. The depth of the cut portion needs to be deeper than the insulating film thickness covering the surface of the discharge electrode. Further, the discharge electrode may be divided by cutting deeply until the cut portion reaches the insulating substrate. In this case, it is preferable that the electrode surface appears on a plane when the discharge electrode is viewed from above. Furthermore, the length of the cut portion can be selected in accordance with the intended use, and is preferably formed from the discharge gap to the base end portions on both sides of the discharge electrode.
[0010]
The chip-type surge absorber according to
[0011]
By forming the discharge electrode in this way, the discharge is extended linearly from the discharge gap formed in the vicinity of the center portion of the chip-type surge absorber toward the proximal end portion. In addition, since the cut portion can be formed in a constant and easy manner, the exposed electrode surface that can be discharged in the cut portion has a constant shape, and stable discharge is performed up to almost the base end portion of the discharge electrode. In addition, it is suitable to form a notch part to a base end part.
[0012]
A manufacturing method of a chip type surge absorber according to
[0013]
An insulating film is formed on the surface of the discharge electrode after the discharge electrode is printed on the insulating substrate and the firing process is performed. Since this insulating film inhibits the extension of discharge in the discharge electrode, the insulating film is removed by a cut portion after the insulating film is formed. As a result, an easily dischargeable electrode surface is exposed at the cut portion.
[0014]
The manufacturing method of the chip type surge absorber according to
The step of forming the cut portion is a laser beam or dicing.
[0015]
Thus, by performing with a laser beam, the insulating film on the surface of the discharge electrode is removed, and the electrode surface is exposed. Further, the surface is polished by, for example, an outer peripheral ultrathin grindstone in dicing, and the insulating film is removed.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram for explaining the overall configuration of a chip-type surge absorber 1 according to this embodiment. FIG. 1A is an exploded perspective view of the chip-type surge absorber 1, and FIG. 2 is a plan view of the chip type surge absorber 1. FIG.
In FIG. 1,
[0017]
As shown in FIG. 1, a
In addition, since the step of forming the
[0018]
The
[0019]
Next, one
The length of the
[0020]
After the
[0021]
On the
Terminal electrodes (not shown) are connected to and attached to the
[0022]
When the surge voltage is applied between the
[0023]
With the chip-type surge absorber 1 of the present embodiment described above, it is possible to avoid discharging only in the
FIG. 2 is a graph diagram comparing the values of insulation resistance against surge between the conventional chip type surge absorber (see FIG. 3) and the chip type surge absorber 1 of the present embodiment. According to this, the insulation resistance of the conventional chip type surge absorber decreases as the surge increases, whereas the insulation resistance of the chip type surge absorber 1 of this embodiment is always constant with respect to the surge. It turns out that it is stable.
Therefore, the discharge triggered in the
[0024]
Note that the following configuration may be adopted as a modification of the present embodiment.
Although the
According to this, a discharge is made at the end of the
[0025]
Moreover, although the number of the notch |
According to this, it is avoided that only the
[0026]
Although the depth of the
According to this, it is possible to suppress the deterioration of the insulation resistance equivalent to the above embodiment.
[0027]
【The invention's effect】
As described above, according to the chip-type surge absorber according to claim 1, since the cut portion along the discharge extension direction is formed on the surface of the discharge electrode, the discharge extends at the cut portion. The discharge of only the discharge gap due to the generation of the insulating film is eliminated, the contamination of the discharge gap is avoided, and the deterioration of the insulation resistance can be suppressed.
[0028]
According to the chip type surge absorber according to
[0029]
According to the manufacturing method of the chip type surge absorber according to
[0030]
According to the manufacturing method of the chip type surge absorber according to
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a schematic configuration of a chip type surge absorber according to an embodiment of the present invention, in which FIG. 1 (a) is an exploded perspective view of the chip type surge absorber, and FIG. It is a top view of the chip type surge absorber removed.
FIG. 2 is a graph showing the relationship between surge and insulation resistance between a conventional chip type surge absorber and a chip type surge absorber according to an embodiment of the present invention.
3A and 3B are diagrams for explaining a schematic configuration of a conventional chip-type surge absorber, in which FIG. 1A is an exploded perspective view of the chip-type surge absorber, and FIG. 1B is a chip-type surge without a cover. It is a top view of an absorber.
[Explanation of symbols]
1 Chip
3, 4
Claims (4)
前記放電電極の表面には放電伸展方向に沿う切り込み部が形成されており、この切り込み部において前記放電電極の表面を覆う絶縁膜が取り除かれ、前記放電電極内部の電極面が露出されていることを特徴とするチップ型サージアブソーバ。Discharge electrodes disposed opposite to each other via a discharge gap on an insulating substrate, and a lid having a peripheral edge bonded to an outer peripheral portion of the insulating substrate including a base end portion of each discharge electrode. In the chip type surge absorber provided,
The surface of the discharge electrode is formed with a cut portion along the discharge extension direction, and the insulating film covering the surface of the discharge electrode is removed at the cut portion, and the electrode surface inside the discharge electrode is exposed. Chip type surge absorber characterized by
前記切り込み部は、放電伸展方向に略平行な1本または複数本の切り込み部とされていることを特徴とするチップ型サージアブソーバ。In the chip type surge absorber according to claim 1,
The chip-type surge absorber, wherein the cut portion is one or a plurality of cut portions substantially parallel to the discharge extension direction.
前記絶縁性基板上に前記放電電極が印刷されて焼成工程がなされた後に、前記放電電極の表面に放電進展方向に沿う切り込み部を形成して、前記放電電極の表面に形成された絶縁膜を除去して前記放電電極内部の電極面を露出させる工程を備えることを特徴とするチップ型サージアブソーバの製造方法。Discharge electrodes disposed opposite to each other via a discharge gap on an insulating substrate, and a lid having a peripheral edge bonded to an outer peripheral portion of the insulating substrate including a base end portion of each discharge electrode. In the manufacturing method of the chip type surge absorber provided,
After the discharge electrode is printed on the insulating substrate and the firing process is performed, a cut portion is formed along the discharge progress direction on the surface of the discharge electrode, and an insulating film formed on the surface of the discharge electrode is formed. A method of manufacturing a chip-type surge absorber, comprising a step of removing and exposing an electrode surface inside the discharge electrode .
前記切り込み部を形成する前記工程は、レーザー光線あるいはダイシングとされていることを特徴とするチップ型サージアブソーバの製造方法。In the manufacturing method of the chip type surge absorber according to claim 3,
A method of manufacturing a chip-type surge absorber, wherein the step of forming the cut portion is a laser beam or dicing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234679A JP4254084B2 (en) | 2001-08-02 | 2001-08-02 | Chip-type surge absorber and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234679A JP4254084B2 (en) | 2001-08-02 | 2001-08-02 | Chip-type surge absorber and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003045606A JP2003045606A (en) | 2003-02-14 |
JP4254084B2 true JP4254084B2 (en) | 2009-04-15 |
Family
ID=19066242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001234679A Expired - Lifetime JP4254084B2 (en) | 2001-08-02 | 2001-08-02 | Chip-type surge absorber and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4254084B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060250744A1 (en) * | 2005-05-05 | 2006-11-09 | Mctigue Michael T | Micro gap method and ESD protection device |
CN112927876B (en) * | 2020-12-28 | 2022-05-03 | 广西新未来信息产业股份有限公司 | High-performance surge protector valve plate and manufacturing method thereof |
-
2001
- 2001-08-02 JP JP2001234679A patent/JP4254084B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003045606A (en) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101049022B1 (en) | Antistatic components and manufacturing method | |
JP2004014466A (en) | Chip type surge absorber and its manufacturing method | |
JP4254084B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
JP3817995B2 (en) | Surge absorbing element and manufacturing method thereof | |
JP2000216001A (en) | Rectangular chip resistor | |
US6606230B2 (en) | Chip-type surge absorber and method for producing the same | |
JP2007242404A (en) | Surge absorber | |
JP3778073B2 (en) | Surge absorber and manufacturing method thereof | |
KR100723572B1 (en) | Chip type surge absorber and method of manufacturing the same | |
JP2011124102A (en) | Chip type surge absorber and its manufacturing method | |
JP4221885B2 (en) | Chip type surge absorber | |
JP2004014437A (en) | Chip type surge absorber and its manufacturing method | |
JP4479470B2 (en) | surge absorber | |
JP7227462B2 (en) | Surge protective element and manufacturing method thereof | |
JP2005251458A (en) | Chip type surge absorber, and manufacturing method of the same | |
JP3286855B2 (en) | Manufacturing method of chip type PTC thermistor | |
JP3700510B2 (en) | Surge absorbing element and manufacturing method thereof | |
JP7320198B2 (en) | Surge protective element and manufacturing method thereof | |
JP7425976B2 (en) | transient voltage protection device | |
JP4802772B2 (en) | surge absorber | |
JPH08203701A (en) | Chip-type fixed resistor | |
JP3899979B2 (en) | Surge absorber and manufacturing method thereof | |
WO2013187293A1 (en) | Esd protection device | |
JP2023041235A (en) | Transient voltage protection device | |
JP2005038624A (en) | Chip type surge absorber |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4254084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |