JP4252622B1 - Manufacturing method of semiconductor light emitting device - Google Patents

Manufacturing method of semiconductor light emitting device Download PDF

Info

Publication number
JP4252622B1
JP4252622B1 JP2008309874A JP2008309874A JP4252622B1 JP 4252622 B1 JP4252622 B1 JP 4252622B1 JP 2008309874 A JP2008309874 A JP 2008309874A JP 2008309874 A JP2008309874 A JP 2008309874A JP 4252622 B1 JP4252622 B1 JP 4252622B1
Authority
JP
Japan
Prior art keywords
izo film
light emitting
semiconductor light
layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008309874A
Other languages
Japanese (ja)
Other versions
JP2009105419A (en
Inventor
修大 福永
弘 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008309874A priority Critical patent/JP4252622B1/en
Application granted granted Critical
Publication of JP4252622B1 publication Critical patent/JP4252622B1/en
Publication of JP2009105419A publication Critical patent/JP2009105419A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】紫外光を効率よく出力できる半導体発光素子およびその製造方法を提供する。
【解決手段】p型半導体層14を含み、少なくとも紫外領域に発光波長を有する半導体層と、前記p型半導体層14上に設けられた透光性電極15とを備え、前記透光性電極15が、結晶化されたIZO膜を含むものである半導体発光素子1とする。
【選択図】図1
A semiconductor light emitting device capable of efficiently outputting ultraviolet light and a method for manufacturing the same are provided.
A translucent electrode including a p-type semiconductor layer, a semiconductor layer having an emission wavelength in at least an ultraviolet region, and a translucent electrode provided on the p-type semiconductor layer. Is a semiconductor light emitting device 1 including a crystallized IZO film.
[Selection] Figure 1

Description

本発明は、半導体発光素子、半導体発光素子およびそれを用いたランプに関し、特に、紫外光の発光出力(Po)に優れた半導体発光素子、半導体発光素子の製造方法、およびそれを用いたランプに関する。   The present invention relates to a semiconductor light emitting device, a semiconductor light emitting device, and a lamp using the semiconductor light emitting device, and more particularly, to a semiconductor light emitting device excellent in ultraviolet light emission output (Po), a method for manufacturing the semiconductor light emitting device, and a lamp using the same. .

近年、短波長光発光素子として窒化ガリウム系化合物半導体発光素子が注目を集めている。窒化ガリウム系化合物半導体発光素子は、サファイア単結晶をはじめ、種々の酸化物やIII−V族化合物からなる基板上に、有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等によって窒化ガリウム系化合物半導体を形成することによって得られる。   In recent years, gallium nitride compound semiconductor light emitting devices have attracted attention as short wavelength light emitting devices. Gallium nitride-based compound semiconductor light-emitting devices are formed on a substrate made of various oxides and III-V compounds such as sapphire single crystals, metal organic chemical vapor deposition (MOCVD), and molecular beam epitaxy (MBE). ) Or the like to form a gallium nitride compound semiconductor.

このような窒化ガリウム系化合物半導体発光素子では、横方向への電流拡散が小さいため、電極直下の半導体にしか電流が注入されず、発光層で発光した光が電極にさえぎられて外部に取り出されないという不都合がある。この不都合を解決するために、通常、窒化ガリウム系化合物半導体発光素子の正極として、透明電極が用いられており、正極を通して光が取り出されるようにされている。   In such a gallium nitride-based compound semiconductor light emitting device, since current diffusion in the lateral direction is small, current is injected only into the semiconductor directly under the electrode, and light emitted from the light emitting layer is blocked by the electrode and taken out to the outside. There is an inconvenience that it is not. In order to solve this inconvenience, a transparent electrode is usually used as the positive electrode of the gallium nitride compound semiconductor light emitting device, and light is extracted through the positive electrode.

透明電極としては、Ni/AuやITOなどの周知の透明導電材料が用いられている。
近年では、透明電極として、透光性に優れるInやZnO等を主成分とする酸化物系の材料が一般に利用されている。透明電極の材料として最も利用されているITO(インジウムスズ酸化物)では、Inに5〜20質量%のSnOをドーピングすることで、2×10−4Ωcm程度の低比抵抗の透明導電膜を得ることができる。
As the transparent electrode, a known transparent conductive material such as Ni / Au or ITO is used.
In recent years, an oxide-based material mainly composed of In 2 O 3 , ZnO, or the like that is excellent in translucency has been generally used as a transparent electrode. ITO (indium tin oxide), which is most utilized as a material for transparent electrodes, has a low specific resistance of about 2 × 10 −4 Ωcm by doping In 2 O 3 with 5 to 20% by mass of SnO 2 . A transparent conductive film can be obtained.

ITO膜は、バンドギャップが3eV以上であるため、可視光領域に波長領域をもつ光に対して高い透過率を示す(>90%)。しかしながら、ITO膜では400nm付近以下の波長領域から膜中に吸収される光が多くなるため、400nm以下の波長領域では透過率が急激に減少してしまう。そのため、紫外領域の波長の光を発光する発光素子の電極としてITO膜を使用した場合、発光出力が低くなることが問題となっていた。
この問題を解決するために、紫外線が透明電極に吸収されるのを防ぎ、紫外線を透明電極に達する前に可視光へと変換させる構造を持つ発光素子(例えば、特許文献1参照)が提案されている。
Since the ITO film has a band gap of 3 eV or more, it exhibits high transmittance for light having a wavelength region in the visible light region (> 90%). However, in the ITO film, the amount of light absorbed in the film from the wavelength region of about 400 nm or less increases, and thus the transmittance decreases sharply in the wavelength region of 400 nm or less. Therefore, when an ITO film is used as an electrode of a light emitting element that emits light having a wavelength in the ultraviolet region, there has been a problem that the light emission output is lowered.
In order to solve this problem, a light-emitting element having a structure that prevents ultraviolet rays from being absorbed by the transparent electrode and converts the ultraviolet rays into visible light before reaching the transparent electrode has been proposed (for example, see Patent Document 1). ing.

また、透光性電極の吸光度を低減するために、光出射用の貫通穴と、光反射率の高い接着性金属層とを備えたフリップチップ型の発光素子(例えば、特許文献2参照)が提案されている。
特開平5−299175号公報 特開2005−123501号公報
Moreover, in order to reduce the light absorbency of a translucent electrode, the flip-chip type light emitting element (For example, refer patent document 2) provided with the through-hole for light emission, and the adhesive metal layer with a high light reflectance. Proposed.
JP-A-5-299175 JP 2005-123501 A

しかしながら、特許文献1では、光が透明電極に達する前に紫外線を可視光に変換させているので、紫外光の発光出力が十分に得られない。
また、特許文献2に記載の技術を用いた場合であっても、透光性電極がITO膜からなるものであるので、ITO膜によって紫外領域の波長の光が吸収されてしまうため、紫外光の発光出力が十分に得られなかった。
However, in Patent Document 1, ultraviolet light is converted to visible light before the light reaches the transparent electrode, so that a sufficient light output of ultraviolet light cannot be obtained.
Further, even when the technique described in Patent Document 2 is used, since the translucent electrode is made of an ITO film, light having a wavelength in the ultraviolet region is absorbed by the ITO film. A sufficient light output was not obtained.

本発明は、上記事情に鑑みてなされたものであり、上述した問題点を解決し、紫外光を効率よく出力できる半導体発光素子およびその製造方法を提供することを目的とする。
また、本発明は、紫外光を効率よく出力できる半導体発光素子を用いた優れた特性を有するランプを提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to solve the above-described problems and provide a semiconductor light-emitting device capable of efficiently outputting ultraviolet light and a method for manufacturing the same.
It is another object of the present invention to provide a lamp having excellent characteristics using a semiconductor light emitting element that can output ultraviolet light efficiently.

本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下に関する。
(1) p型窒化ガリウム系化合物半導体層と、前記p型窒化ガリウム系化合物半導体層上に設けられたIZO膜を含む透光性電極とを備える半導体発光素子の製造方法であって、前記p型窒化ガリウム系化合物半導体層上にアモルファス状態のIZO膜を形成する工程と、500℃〜900℃のアニール処理を行なうことによって、前記アモルファス状態のIZO膜をX線回析によりInからなるピークの検出されるIZO膜とするアニール工程とを備えることを特徴とする半導体発光素子の製造方法。
As a result of intensive studies to solve the above problems, the present inventor has completed the present invention.
That is, the present invention relates to the following.
(1) A method for manufacturing a semiconductor light-emitting device, comprising: a p-type gallium nitride compound semiconductor layer; and a translucent electrode including an IZO film provided on the p-type gallium nitride compound semiconductor layer. A step of forming an amorphous IZO film on the type gallium nitride-based compound semiconductor layer and an annealing treatment at 500 ° C. to 900 ° C., the amorphous IZO film is formed from In 2 O 3 by X-ray diffraction. And an annealing step for forming an IZO film from which a peak is detected.

(2) 前記アニール工程を行なう前に、前記アモルファス状態のIZO膜をフォトリソグラフィー法およびウェットエッチングを用いることによりパターニングする工程を備えることを特徴とする(1)に記載の半導体発光素子の製造方法。
(3) 前記アニール処理は、Oを含まない雰囲気中で行なうことを特徴とする(1)または(2)に記載の半導体発光素子の製造方法。
(4) 前記アニール処理は、N雰囲気中、またはNとHの混合ガス雰囲気中で行なうことを特徴とする(1)〜(3)のいずれか1項に記載の半導体発光素子の製造方法。
(5) 前記IZO膜中のZnO濃度が5〜15質量%の範囲であることを特徴とする(1)〜(4)のいずれか1項に記載の半導体発光素子の製造方法。
(2) The method for manufacturing a semiconductor light-emitting element according to (1), comprising a step of patterning the amorphous IZO film by using a photolithography method and wet etching before the annealing step. .
(3) The method for manufacturing a semiconductor light-emitting element according to (1) or (2), wherein the annealing treatment is performed in an atmosphere not containing O 2 .
(4) The semiconductor light emitting element according to any one of (1) to (3), wherein the annealing treatment is performed in an N 2 atmosphere or a mixed gas atmosphere of N 2 and H 2 . Production method.
(5) The method for manufacturing a semiconductor light-emitting element according to any one of (1) to (4), wherein the ZnO concentration in the IZO film is in the range of 5 to 15% by mass.

本発明の半導体発光素子は、透光性電極が結晶化されたIZO(インジウム亜鉛酸化物)膜を含むものであるので、紫外領域の波長の光の透過率が高い透光性電極を備えたものとなる。より詳細には、結晶化したIZO膜は、ITO膜と比較して、紫外領域である400nm付近に波長領域をもつ光の透過性に優れている。したがって、本発明の半導体発光素子は、透光性電極によって吸収される紫外領域の波長の光が少なく、紫外光を効率よく出力できるものとなり、紫外光の発光出力の高いものとなる。
また、本発明の半導体発光素子の製造方法によれば、p型半導体層上にアモルファス状態のIZO膜を形成した後、500℃〜900℃のアニール処理を行なうことによって、結晶化されたIZO膜を含む透光性電極を備え、紫外光を効率よく出力できる半導体発光素子を実現することができる。
また、本発明の半導体発光素子を用いてランプを構成することにより、紫外光を効率よく出力できる発光特性の優れたランプが得られる。
Since the semiconductor light emitting device of the present invention includes an IZO (indium zinc oxide) film in which the translucent electrode is crystallized, the translucent electrode has a high transmissivity for light in the ultraviolet region. Become. More specifically, the crystallized IZO film is superior to the ITO film in light transmittance having a wavelength region in the vicinity of 400 nm that is an ultraviolet region. Therefore, the semiconductor light emitting device of the present invention has a small amount of light in the ultraviolet region absorbed by the translucent electrode, can output ultraviolet light efficiently, and has high ultraviolet light emission output.
In addition, according to the method for manufacturing a semiconductor light emitting device of the present invention, after forming an amorphous IZO film on the p-type semiconductor layer, annealing is performed at 500 ° C. to 900 ° C., thereby crystallizing the IZO film. It is possible to realize a semiconductor light-emitting element that includes a translucent electrode that contains UV light and that can efficiently output ultraviolet light.
In addition, by forming a lamp using the semiconductor light emitting device of the present invention, a lamp having excellent light emission characteristics that can efficiently output ultraviolet light can be obtained.

以下、本発明の半導体発光素子、半導体発光素子の製造方法および半導体発光素子を用いたランプの一実施形態について、図面を適宜参照しながら説明する。
図1は、本発明の半導体発光素子の一例を模式的に示した断面図であり、図2は、図1に示す半導体発光素子を模式的に示した平面図である。
図1に示す半導体発光素子1は、フェイスアップ型のものであり、基板11上に、少なくとも紫外領域に発光波長を有する窒化ガリウム系化合物半導体層を構成するn型GaN層(n型半導体層)12と、発光層13と、p型GaN層(p型半導体層)14とが積層され、窒化ガリウム系化合物半導体層のp型GaN層14上に、結晶化されたIZO膜からなる正極15(透光性電極)が積層され、概略構成されている。正極15上の一部には、正極ボンディングパッド16が形成されている。また、n型GaN層12上の負極形成領域には、ボンディングパッドの負極17が形成されている。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of a semiconductor light emitting device, a method for manufacturing a semiconductor light emitting device, and a lamp using the semiconductor light emitting device of the present invention will be described with reference to the drawings as appropriate.
FIG. 1 is a cross-sectional view schematically showing an example of the semiconductor light emitting device of the present invention, and FIG. 2 is a plan view schematically showing the semiconductor light emitting device shown in FIG.
A semiconductor light emitting device 1 shown in FIG. 1 is a face-up type, and an n-type GaN layer (n-type semiconductor layer) constituting a gallium nitride-based compound semiconductor layer having a light emission wavelength at least in the ultraviolet region on a substrate 11. 12, a light emitting layer 13, and a p-type GaN layer (p-type semiconductor layer) 14, and a positive electrode 15 made of a crystallized IZO film on the p-type GaN layer 14 of the gallium nitride-based compound semiconductor layer ( A translucent electrode) is laminated and is generally configured. A positive electrode bonding pad 16 is formed on a part of the positive electrode 15. A negative electrode 17 of a bonding pad is formed in the negative electrode formation region on the n-type GaN layer 12.

以下に、本発明の半導体発光素子の各構成について詳述する。
「基板」
基板11としては、サファイア単結晶(Al;A面、C面、M面、R面)、スピネル単結晶(MgAl)、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB等のホウ化物単結晶などの公知の基板材料を何ら制限なく用いることができる。
なお、基板の面方位は特に限定されない。また、基板11としては、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
Below, each structure of the semiconductor light-emitting device of this invention is explained in full detail.
"substrate"
As the substrate 11, sapphire single crystal (Al 2 O 3 ; A plane, C plane, M plane, R plane), spinel single crystal (MgAl 2 O 4 ), ZnO single crystal, LiAlO 2 single crystal, LiGaO 2 single crystal. Known substrate materials such as oxide single crystals such as MgO single crystals, Si single crystals, SiC single crystals, GaAs single crystals, AlN single crystals, GaN single crystals, and boride single crystals such as ZrB 2 are used without any limitation. be able to.
The plane orientation of the substrate is not particularly limited. The substrate 11 may be a just substrate or a substrate with an off angle.

「窒化ガリウム系化合物半導体層」
n型GaN層12、発光層13、及びp型GaN層(p型半導体層)14としては、各種構造のものが周知であり、これら周知のものを何ら制限なく用いることができる。特に、p型半導体層は、キャリア濃度が一般的な濃度のものを用いれば良く、比較的キャリア濃度の低い、例えば1×1017cm−3程度のp型GaN層とした場合であっても、本発明を構成する結晶化されたIZO膜の正極15を適用することができる。
"Gallium nitride compound semiconductor layer"
As the n-type GaN layer 12, the light emitting layer 13, and the p-type GaN layer (p-type semiconductor layer) 14, those having various structures are well known, and these well-known materials can be used without any limitation. In particular, the p-type semiconductor layer may be a p-type GaN layer having a relatively low carrier concentration, for example, a p-type GaN layer having a relatively low carrier concentration, for example, about 1 × 10 17 cm −3. The positive electrode 15 of the crystallized IZO film constituting the present invention can be applied.

窒化ガリウム系化合物半導体としては、例えば、一般式AlInGa1−x−yN(0≦x<1,0≦y<1,0≦x+y<1)で表わされる各種組成の半導体が周知であり、本発明におけるn型GaN層、発光層およびp型GaN層を構成する窒化ガリウム系化合物半導体としても、一般式AlInGa1−x−yN(0≦x<1,0≦y<1,0≦x+y<1)で表わされる各種組成の半導体を何ら制限なく用いることができる。 Examples of the gallium nitride-based compound semiconductor include semiconductors having various compositions represented by the general formula Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <1). As a well-known gallium nitride compound semiconductor constituting the n-type GaN layer, the light emitting layer, and the p-type GaN layer in the present invention, the general formula Al x In y Ga 1-xy N (0 ≦ x <1, Semiconductors having various compositions represented by 0 ≦ y <1, 0 ≦ x + y <1) can be used without any limitation.

これらの窒化ガリウム系化合物半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、III族窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。
MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)等が用いられる。また、ドーパントとしては、n型には、Si原料としてモノシラン(SiH)、又はジシラン(Si)を、Ge原料としてゲルマンガス(GeH)を用い、p型には、Mg原料として例えばビスシクロペンタジエニルマグネシウム(CpMg)、又はビスエチルシクロペンタジエニルマグネシウム((EtCp)Mg)を用いる。
The growth method of these gallium nitride-based compound semiconductors is not particularly limited, and group III nitride semiconductors such as MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy), etc. All methods known to grow can be applied. A preferred growth method is the MOCVD method from the viewpoint of film thickness controllability and mass productivity.
In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) as a Ga source which is a group III source, trimethyl aluminum (TMA) or triethyl aluminum as an Al source (TEA), trimethylindium (TMI) or triethylindium (TEI) as the In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ), or the like as the N source which is a group V material. In addition, as a dopant, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material for n-type, germane gas (GeH 4 ) is used as a Ge raw material, and Mg raw material is used for a p-type. For example, biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium ((EtCp) 2 Mg) is used.

このような窒化ガリウム系化合物半導体からなる窒化ガリウム系化合物半導体層の一例として、図3に示すような積層体構造を有した窒化ガリウム系化合物半導体層20を挙げることができる。図3に示す窒化ガリウム系化合物半導体層20は、サファイアからなる基板21上に、AlNからなる図示略のバッファ層を積層して、順次、GaN下地層(n型半導体層)22、n型GaNコンタクト層(n型半導体層)23、n型AlGaNクラッド層(n型半導体層)24、InGaNからなる発光層25、p型AlGaNクラッド層26(p型半導体層)、p型GaNコンタクト層(p型半導体層)27を積層したものである。   As an example of such a gallium nitride compound semiconductor layer made of a gallium nitride compound semiconductor, a gallium nitride compound semiconductor layer 20 having a stacked structure as shown in FIG. 3 can be cited. In the gallium nitride compound semiconductor layer 20 shown in FIG. 3, a buffer layer (not shown) made of AlN is laminated on a substrate 21 made of sapphire, and a GaN foundation layer (n-type semiconductor layer) 22 and n-type GaN are sequentially formed. Contact layer (n-type semiconductor layer) 23, n-type AlGaN cladding layer (n-type semiconductor layer) 24, light-emitting layer 25 made of InGaN, p-type AlGaN cladding layer 26 (p-type semiconductor layer), p-type GaN contact layer (p Type semiconductor layer) 27 is laminated.

「正極(IZO膜)」
図1に示すように、p型GaN層14上には、正極15として結晶化されたIZO膜が形成されている。IZO膜は、p型GaN層14の直上、あるいはp型GaN層14の上に金属層などを介して形成される。正極15とp型GaN層14との間に金属層を挟んだ場合には、半導体発光素子1の駆動電圧(Vf)を低減させることができるが、透過率が減少して出力を低下させてしまう。したがって、半導体発光素子1の用途などに応じて駆動電圧(Vf)と出力のバランスを取り、正極15とp型GaN層14との間に金属層などを挟むかどうか適宜判断される。ここでの金属層としては、NiやNi酸化物、Pt,Pd,Ru,Rh,Re、Osなどからなるものを用いることが好ましい。
"Positive electrode (IZO film)"
As shown in FIG. 1, an IZO film crystallized as the positive electrode 15 is formed on the p-type GaN layer 14. The IZO film is formed directly on the p-type GaN layer 14 or on the p-type GaN layer 14 via a metal layer or the like. When a metal layer is sandwiched between the positive electrode 15 and the p-type GaN layer 14, the drive voltage (Vf) of the semiconductor light emitting device 1 can be reduced, but the transmittance is reduced and the output is lowered. End up. Therefore, the driving voltage (Vf) and the output are balanced according to the use of the semiconductor light emitting element 1 and so on, and it is appropriately determined whether or not a metal layer is sandwiched between the positive electrode 15 and the p-type GaN layer 14. Here, it is preferable to use a metal layer made of Ni, Ni oxide, Pt, Pd, Ru, Rh, Re, Os, or the like.

また、IZO膜としては、比抵抗が最も低くなる組成を使用することが好ましい。例えば、IZO膜中のZnO濃度は5〜15質量%の範囲であると良く、10質量%であるとさらに良い。
また、IZO膜の膜厚は、低比抵抗で、高透過率なものとするために、35nm〜10000nm(10μm)の範囲とすることが好ましく、100nm〜1μmの範囲とすることがより好ましい。さらに、生産コストの観点から、IZO膜の膜厚は1000nm(1μm)以下であることが好ましい。
Further, it is preferable to use a composition having the lowest specific resistance as the IZO film. For example, the ZnO concentration in the IZO film is preferably in the range of 5 to 15% by mass, and more preferably 10% by mass.
The thickness of the IZO film is preferably in the range of 35 nm to 10000 nm (10 μm), more preferably in the range of 100 nm to 1 μm, in order to achieve low resistivity and high transmittance. Furthermore, from the viewpoint of production cost, the thickness of the IZO film is preferably 1000 nm (1 μm) or less.

次に、IZO膜の形成方法について例を挙げて説明する。
まず、p型GaN層14上の全域に、アモルファス状態のIZO膜を形成する。IZO膜の成膜方法としては、アモルファス状態のIZO膜を形成することが可能な方法であれば、薄膜の成膜に使用される周知の如何なる方法を用いてもよい。例えば、スパッタ法や真空蒸着法などの方法を用いて成膜することができるが、真空蒸着法に比べて、成膜時に発生するパーティクルやダストなどが少ないスパッタ法を用いることがより好ましい。また、スパッタ法を用いる場合、InターゲットとZnOターゲットをRFマグネトロンスパッタ法により公転成膜することで成膜することが可能であるが、より成膜レートを高くするためには、IZOターゲットをDCマグネトロンスパッタ法にて成膜すると良い。なお、p型GaN層14へのプラズマによるダメージを軽減するために、スパッタの放電出力は1000W以下であることが好ましい。
Next, an example of a method for forming the IZO film will be described.
First, an amorphous IZO film is formed over the entire area on the p-type GaN layer 14. As a method for forming the IZO film, any known method used for forming a thin film may be used as long as it can form an amorphous IZO film. For example, a film can be formed using a method such as a sputtering method or a vacuum vapor deposition method, but it is more preferable to use a sputtering method in which particles and dust generated at the time of film formation are small compared to the vacuum vapor deposition method. In the case of using the sputtering method, the In 2 O 3 target and the ZnO target can be formed by revolving film formation by the RF magnetron sputtering method. To increase the film formation rate, IZO The target may be formed by a DC magnetron sputtering method. In order to reduce damage to the p-type GaN layer 14 due to plasma, the discharge output of sputtering is preferably 1000 W or less.

このようにして成膜されたアモルファス状態のIZO膜は、p型GaN層14上の正極15を形成する領域である正極形成領域を除く領域が、周知のフォトリソグラフィー法およびエッチングを用いることによりパターニングされ、図2に示すように、正極形成領域にのみ形成された状態とされる。
IZO膜のパターニングは、後述するアニール工程を行う前に行うことが望ましい。アニール工程により、アモルファス状態のIZO膜は結晶化されたIZO膜とされるため、アモルファス状態のIZO膜と比較してエッチングが難しくなる。これに対し、アニール工程前のIZO膜は、アモルファス(非晶質)状態であるため、周知のエッチング液を用いて容易に精度良くエッチングすることが可能である。また、IZO膜のエッチングは、ドライエッチング装置を用いて行っても良い。
The amorphous IZO film formed in this way is patterned by using a well-known photolithography method and etching in a region excluding the positive electrode forming region which is a region for forming the positive electrode 15 on the p-type GaN layer 14. Then, as shown in FIG. 2, it is formed only in the positive electrode forming region.
It is desirable that the patterning of the IZO film be performed before the annealing process described later. Since the amorphous IZO film is converted into a crystallized IZO film by the annealing process, etching becomes difficult as compared with the amorphous IZO film. On the other hand, since the IZO film before the annealing step is in an amorphous state, it can be easily and accurately etched using a known etching solution. Further, the etching of the IZO film may be performed using a dry etching apparatus.

本実施形態においては、IZO膜をパターニングした後、500℃〜900℃のアニール処理を行なうことによって、アモルファス状態のIZO膜を結晶化されたIZO膜とする(アニール工程)。結晶化されたIZO膜とすることで、紫外領域(350nm〜420nm)の波長の光の透過率を向上させることができる。結晶化されたIZO膜とすることで、紫外領域における透過率が高くなるメカニズムは明らかではないが、結晶化されることにより、IZO膜のバンドギャップが大きくなっていると考えられる。   In this embodiment, after patterning the IZO film, an annealing process is performed at 500 ° C. to 900 ° C. to turn the amorphous IZO film into a crystallized IZO film (annealing step). By using a crystallized IZO film, the transmittance of light having a wavelength in the ultraviolet region (350 nm to 420 nm) can be improved. Although the mechanism of increasing the transmittance in the ultraviolet region by using a crystallized IZO film is not clear, it is considered that the band gap of the IZO film is increased by crystallizing.

また、IZO膜のアニール処理は、Oを含まない雰囲気中で行うことが望ましく、Oを含まない雰囲気としては、N雰囲気などの不活性ガス雰囲気や、またはNなどの不活性ガスとHの混合ガス雰囲気を挙げることができ、N雰囲気、またはNとHの混合ガス雰囲気とすることが望ましい。IZO膜のアニール処理をN雰囲気中、またはNとHの混合ガス雰囲気中で行うと、IZO膜を結晶化させるとともに、IZO膜のシート抵抗を効果的に減少させることが可能である。特に、IZO膜のシート抵抗を低くしたい場合には、IZO膜のアニール処理をNとHの混合ガス雰囲気中で行うと良い。混合ガス雰囲気中におけるNとHとの比率は、100:1〜1:100が好ましい。 Further, the annealing treatment of the IZO film is preferably performed in an atmosphere not containing O 2, and the atmosphere not containing O 2 includes an inert gas atmosphere such as an N 2 atmosphere or an inert gas such as N 2. And a mixed gas atmosphere of H 2 , and an N 2 atmosphere or a mixed gas atmosphere of N 2 and H 2 is desirable. When the annealing treatment of the IZO film is performed in an N 2 atmosphere or a mixed gas atmosphere of N 2 and H 2 , the IZO film can be crystallized and the sheet resistance of the IZO film can be effectively reduced. . In particular, when it is desired to reduce the sheet resistance of the IZO film, the IZO film may be annealed in a mixed gas atmosphere of N 2 and H 2 . The ratio of N 2 and H 2 in the mixed gas atmosphere is preferably 100: 1 to 1: 100.

これに対し、例えば、Oを含む雰囲気中でアニール処理を行うと、IZO膜のシート抵抗が増加してしまう。Oを含む雰囲気中でアニール処理を行うと、IZO膜のシート抵抗が上昇するのは、IZO膜中の酸素空孔が減少するためであると考えられる。IZO膜が導電性を示すのは、酸素空孔がIZO膜中に存在することによりキャリアとなる電子を発生させているためである。したがって、Oを含む雰囲気中でのアニール処理によって、キャリア電子の発生源である酸素空孔が減少し、IZO膜のキャリア濃度が減り、シート抵抗が高くなっていると考えられる。 On the other hand, for example, when the annealing process is performed in an atmosphere containing O 2 , the sheet resistance of the IZO film increases. When annealing is performed in an atmosphere containing O 2 , the sheet resistance of the IZO film is considered to increase because oxygen vacancies in the IZO film decrease. The reason why the IZO film is conductive is that oxygen vacancies are present in the IZO film, thereby generating electrons serving as carriers. Therefore, it is considered that the oxygen vacancies, which are generation sources of carrier electrons, are reduced by annealing in an atmosphere containing O 2 , the carrier concentration of the IZO film is reduced, and the sheet resistance is increased.

また、IZO膜のアニール処理温度は、500℃〜900℃とされる。500℃未満の温度でアニール処理を行った場合、IZO膜を十分に結晶化できない恐れが生じ、IZO膜の紫外領域での透過率が十分に高いものとならない場合がある。また、900℃を超える温度でアニール処理を行った場合、IZO膜の下にある半導体層を劣化させる恐れがある。   The annealing temperature of the IZO film is set to 500 ° C. to 900 ° C. When annealing is performed at a temperature lower than 500 ° C., the IZO film may not be sufficiently crystallized, and the transmittance of the IZO film in the ultraviolet region may not be sufficiently high. In addition, when the annealing process is performed at a temperature exceeding 900 ° C., the semiconductor layer under the IZO film may be deteriorated.

なお、本実施形態においては、IZO膜を結晶化させるためにアニールを用いているが、本発明の半導体発光素子においては、IZO膜を結晶化させることができれば如何なる方法を用いてもよく、例えば、RTAアニール炉を用いる方法、レーザアニールを行う方法、電子線照射を行う方法などの方法を用いても構わない。
また、結晶化されたIZO膜からなる正極15は、紫外領域(350nm〜420nm)に中心波長を持つ半導体発光素子の光取り出し効率を向上させることに有効であるばかりではなく、例えば、中心波長が450nm程度の青色領域の半導体発光素子であっても、350nm〜420nmに発光領域を有していれば光取り出し効率を向上させることができる。
In this embodiment, annealing is used to crystallize the IZO film. However, in the semiconductor light emitting device of the present invention, any method can be used as long as the IZO film can be crystallized. Alternatively, a method using an RTA annealing furnace, a method of performing laser annealing, a method of performing electron beam irradiation, or the like may be used.
Further, the positive electrode 15 made of the crystallized IZO film is not only effective in improving the light extraction efficiency of a semiconductor light emitting device having a central wavelength in the ultraviolet region (350 nm to 420 nm). Even in the case of a semiconductor light emitting element having a blue region of about 450 nm, the light extraction efficiency can be improved if the light emitting region is provided at 350 nm to 420 nm.

また、アニール処理によって結晶化されたIZO膜は、アモルファスのIZO膜に比べて、p型GaN層14や正極ボンディングパッド16との密着性が良いため、半導体発光素子の製造過程等における剥がれによる収率低下を防ぐことができる。また、結晶化されたIZO膜は、空気中の水分との反応が少ないため、長時間の耐久試験での特性劣化も小さく、好ましい。   In addition, since the IZO film crystallized by annealing treatment has better adhesion to the p-type GaN layer 14 and the positive electrode bonding pad 16 than the amorphous IZO film, the IZO film is less susceptible to peeling due to peeling in the manufacturing process of the semiconductor light emitting device. The rate can be prevented from decreasing. In addition, a crystallized IZO film is preferable because it has little reaction with moisture in the air, and therefore has little deterioration in characteristics in a long-term durability test.

「負極」
負極17は、IZO膜のアニール処理後、図1に示すようにp型GaN層14、発光層13、およびn型GaN層12の一部をエッチング除去することにより露出されたn型GaN層12上に設けられる。負極17としては、例えば、Ti/Auからなるものなど各種組成および構造が周知であり、これら周知の負極を何ら制限無く用いることができる。
"Negative electrode"
The negative electrode 17 is exposed to the n-type GaN layer 12 exposed by etching away a part of the p-type GaN layer 14, the light emitting layer 13, and the n-type GaN layer 12 as shown in FIG. Provided on top. As the negative electrode 17, for example, various compositions and structures such as those made of Ti / Au are well known, and these known negative electrodes can be used without any limitation.

「正極ボンディングパッド」
正極15であるIZO膜層上の一部には、回路基板またはリードフレーム等との電気接続のための正極ボンディングパッド16が設けられている。正極ボンディングパッド16は、Au、Al、NiおよびCu等の材料を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。また、正極ボンディングパッド16の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド16の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
"Positive electrode bonding pad"
A positive electrode bonding pad 16 for electrical connection with a circuit board or a lead frame is provided on a part of the IZO film layer which is the positive electrode 15. Various structures using materials such as Au, Al, Ni, and Cu are well known for the positive electrode bonding pad 16, and those known materials and structures can be used without any limitation. Further, the thickness of the positive electrode bonding pad 16 is preferably in the range of 100 to 1000 nm. Further, in view of the characteristics of the bonding pad, the larger the thickness, the higher the bondability. Therefore, the thickness of the positive electrode bonding pad 16 is more preferably 300 nm or more. Furthermore, it is preferable to set it as 500 nm or less from a viewpoint of manufacturing cost.

「保護層」
また、IZO膜の酸化を防ぐために、正極ボンディングパッド16の形成される領域を除くIZO膜上の全領域を覆うように、保護層(図示略)を成膜するとさらに良い。この保護層は、透光性に優れた材料を用いることが好ましく、p型半導体層とn型半導体層とのリークを防ぐために、絶縁性を有する材料で形成されることが好ましい。保護層を構成する材料としては、例えば、SiOやAl等を用いることが望ましい。また、保護層の膜厚は、IZO膜の酸化を防ぐことができ、かつ透光性に優れる膜厚であれば良く、具体的には、例えば、20nm〜500nmの膜厚が良い。
"Protective layer"
In order to prevent oxidation of the IZO film, it is further preferable to form a protective layer (not shown) so as to cover the entire region on the IZO film except the region where the positive electrode bonding pad 16 is formed. This protective layer is preferably made of a material having excellent light-transmitting properties, and is preferably formed of an insulating material in order to prevent leakage between the p-type semiconductor layer and the n-type semiconductor layer. As a material constituting the protective layer, for example, it is desirable to use SiO 2 , Al 2 O 3 or the like. Moreover, the film thickness of a protective layer should just be a film thickness which can prevent the oxidation of an IZO film | membrane and is excellent in translucency, for example, the film thickness of 20 nm-500 nm is good.

[ランプ]
以上、説明した本発明の半導体発光素子は、例えば、当業者周知の手段により、透明カバーを設けてランプを構成することができる。また、本発明の半導体発光素子と、蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、本発明の半導体発光素子は、従来公知の方法を用いてなんら制限無くLEDランプとして構成することができる。ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
[lamp]
As described above, the semiconductor light emitting device of the present invention described above can be configured as a lamp by providing a transparent cover by means well known to those skilled in the art. Moreover, a white lamp can also be comprised by combining the semiconductor light-emitting device of this invention and the cover which has fluorescent substance.
Moreover, the semiconductor light emitting device of the present invention can be configured as an LED lamp without any limitation using a conventionally known method. The lamp can be used for any purpose such as a bullet type for general use, a side view type for portable backlight use, and a top view type used for a display.

図4は、本発明のランプの一例を説明するための概略構成図である。図4に示すランプ30は、フェイスアップ型の本発明の半導体発光素子を砲弾型に実装したものである。図4に示すランプ30では、2本のフレーム31、32の一方に、図1に示す半導体発光素子1が樹脂などによって接着され、正極ボンディングパッド16及び負極17が金等の材質からなるワイヤー33、34で、それぞれフレーム31、32に接合されている。また、図4に示すように、半導体発光素子1の周辺には、透明樹脂からなるモールド35が形成されている。   FIG. 4 is a schematic configuration diagram for explaining an example of the lamp of the present invention. The lamp 30 shown in FIG. 4 is obtained by mounting a face-up type semiconductor light emitting device of the present invention in a bullet shape. In the lamp 30 shown in FIG. 4, the semiconductor light emitting device 1 shown in FIG. 1 is bonded to one of the two frames 31 and 32 with a resin or the like, and the positive electrode bonding pad 16 and the negative electrode 17 are made of a wire 33 made of a material such as gold. , 34 are joined to the frames 31, 32, respectively. Further, as shown in FIG. 4, a mold 35 made of a transparent resin is formed around the semiconductor light emitting element 1.

なお、本発明は、上述した実施形態に限定されるものではない。例えば、本発明の半導体発光素子に備えられる半導体層は、上述した窒化ガリウム系化合物半導体層に限定されるものではなく、少なくとも紫外領域に発光波長を有するものであればいかなる発光素子を用いてもよい。   In addition, this invention is not limited to embodiment mentioned above. For example, the semiconductor layer provided in the semiconductor light emitting device of the present invention is not limited to the above-described gallium nitride compound semiconductor layer, and any light emitting device having a light emission wavelength in at least the ultraviolet region can be used. Good.

(実験例1)「IZO膜のアニール処理における雰囲気」
IZO膜のアニール処理における雰囲気と、アニール処理後のIZO膜のシート抵抗との関係を以下のようにして調べた。
すなわち、ガラス基板上にアモルファス状態のIZO膜(250nm)を形成し、得られたIZO膜を300℃〜600℃の各温度で、N雰囲気中でアニール処理した場合と、N中にOが25%含まれる混合ガス雰囲気中でアニール処理した場合のシート抵抗を測定した。その結果を表1に示す。
(Experiment 1) “Atmosphere in annealing treatment of IZO film”
The relationship between the atmosphere in the annealing process of the IZO film and the sheet resistance of the IZO film after the annealing process was examined as follows.
That is, on a glass substrate to form an IZO film in an amorphous state (250 nm), at each temperature of 300 ° C. to 600 ° C. The resulting IZO film, and when annealed in an N 2 atmosphere, in N 2 O The sheet resistance when annealed in a mixed gas atmosphere containing 25% of 2 was measured. The results are shown in Table 1.

Figure 0004252622
Figure 0004252622

表1より、N中にOを含む混合ガス雰囲気中でアニール処理した場合には、アニール温度が高くなるほどシート抵抗が高くなることがわかる。これに対し、Oを含まないN雰囲気中でアニール処理した場合、アニール温度が高くなるほどシート抵抗が減少することがわかる。なお、アニール処理前のアモルファス状態の厚さ250nmのIZO膜のシート抵抗は15Ω/sqであった。 From Table 1, it can be seen that when the annealing treatment is performed in a mixed gas atmosphere containing O 2 in N 2 , the sheet resistance increases as the annealing temperature increases. In contrast, when annealing is performed in an N 2 atmosphere not containing O 2 , the sheet resistance decreases as the annealing temperature increases. The sheet resistance of the 250 nm thick IZO film in an amorphous state before annealing was 15 Ω / sq.

(実験例2)「IZO膜のアニール処理温度」
IZO膜のアニール処理温度と、IZO膜の結晶化との関係を以下のようにして調べた。
すなわち、ガラス基板上にアモルファス状態のIZO膜(250nm)を形成し、得られたアニール処理なしのIZO膜をX線回析(XRD)法で測定した。また、ガラス基板上に形成したアモルファス状態のIZO膜を300℃〜800℃の各温度で、N雰囲気中で1分間アニール処理し、アニール処理後のIZO膜をX線回析(XRD)法で測定した。その結果を図5に示す。
(Experimental example 2) “IZO film annealing temperature”
The relationship between the annealing temperature of the IZO film and the crystallization of the IZO film was examined as follows.
That is, an amorphous IZO film (250 nm) was formed on a glass substrate, and the obtained IZO film without annealing was measured by an X-ray diffraction (XRD) method. In addition, an amorphous IZO film formed on a glass substrate is annealed at 300 ° C. to 800 ° C. for 1 minute in an N 2 atmosphere, and the annealed IZO film is subjected to an X-ray diffraction (XRD) method. Measured with The result is shown in FIG.

図5は、IZO膜のX線回析(XRD)結果を示したグラフであり、横軸は回析角(2θ(°))を示し、縦軸は解析強度(s)を示している。
図5に示すように、600℃以上のアニール処理温度でIZO膜をアニール処理した場合には、InからなるX線のピークが主に検出されており、結晶化していることがわかる。また、400℃以下のアニール処理温度でIZO膜をアニール処理した場合には、結晶化していないことがわかる。
FIG. 5 is a graph showing the results of X-ray diffraction (XRD) of the IZO film, the horizontal axis indicates the diffraction angle (2θ (°)), and the vertical axis indicates the analysis intensity (s).
As shown in FIG. 5, when the IZO film is annealed at an annealing temperature of 600 ° C. or higher, the X-ray peak composed of In 2 O 3 is mainly detected and it can be seen that it is crystallized. . It can also be seen that when the IZO film is annealed at an annealing temperature of 400 ° C. or lower, it is not crystallized.

(実験例3)「IZO膜の透過率」
IZO膜のアニール処理温度と、アニール処理後のIZO膜の透過率との関係を以下のようにして調べた。
すなわち、実験例2で得られたアニール処理なしのIZO膜および、300℃、600℃でアニール処理した後のIZO膜の透過率を測定した。その結果を図6に示す。
なお、IZO膜の透過率測定には、島津製作所社製の紫外可視分光光度計UV−2450を用いた。また、透過率の値は、ガラス基板のみの透過率を測定して得られた光透過ブランク値を差し引いて算出した。
(Experimental example 3) "Transmission rate of IZO film"
The relationship between the annealing temperature of the IZO film and the transmittance of the IZO film after the annealing was examined as follows.
That is, the transmittance of the IZO film without annealing treatment obtained in Experimental Example 2 and the IZO film after annealing treatment at 300 ° C. and 600 ° C. were measured. The result is shown in FIG.
Note that an ultraviolet-visible spectrophotometer UV-2450 manufactured by Shimadzu Corporation was used for measuring the transmittance of the IZO film. Further, the transmittance value was calculated by subtracting the light transmission blank value obtained by measuring the transmittance of only the glass substrate.

図6は、IZO膜の透過率を示したグラフであり、横軸は波長(nm)を示し、縦軸は透過率(%)を示している。
図6より、600℃のアニール処理温度でIZO膜をアニール処理した場合には、アニール処理なしのIZO膜に比べて紫外領域(350nm〜420nm)における透過率が20〜30%高くなっていることがわかる。
FIG. 6 is a graph showing the transmittance of the IZO film, where the horizontal axis indicates the wavelength (nm) and the vertical axis indicates the transmittance (%).
FIG. 6 shows that when the IZO film is annealed at an annealing temperature of 600 ° C., the transmittance in the ultraviolet region (350 nm to 420 nm) is 20 to 30% higher than that of the IZO film without annealing. I understand.

[実施例1](窒化ガリウム系化合物半導体層の製造)
図3に示す窒化ガリウム系化合物半導体層20を以下に示すようにして製造した。すなわち、サファイアのc面((0001)結晶面)からなる基板21上に、AlNからなるバッファ層(図示せず)を介して、アンドープGaN下地層(層厚=2μm)22、Siドープn型GaNコンタクト層(層厚=2μm、キャリア濃度=1×1019cm−3)23、Siドープn型Al0.07Ga0.93Nクラッド層(層厚=12.5nm、キャリア濃度=1×1018cm−3)24、6層のSiドープGaN障壁層(層厚=14.0nm、キャリア濃度=1×1018cm−3)と5層のアンドープIn0.20Ga0.80Nの井戸層(層厚=2.5nm)とからなる多重量子構造の発光層25、Mgドープp型Al0.07Ga0.93Nクラッド層(層厚10nm)26、及びMgドープp型GaNコンタクト層(層厚=100nm)27を順次積層した。なお、上記窒化ガリウム系化合物半導体層20の積層構造体の各構成層22〜27は、減圧MOCVD手段で成長させた。
[Example 1] (Production of gallium nitride compound semiconductor layer)
The gallium nitride compound semiconductor layer 20 shown in FIG. 3 was manufactured as follows. That is, an undoped GaN underlayer (layer thickness = 2 μm) 22 and Si-doped n-type are formed on a substrate 21 made of sapphire c-plane ((0001) crystal plane) via a buffer layer (not shown) made of AlN. GaN contact layer (layer thickness = 2 μm, carrier concentration = 1 × 10 19 cm −3 ) 23, Si-doped n-type Al 0.07 Ga 0.93 N cladding layer (layer thickness = 12.5 nm, carrier concentration = 1 × 10 18 cm −3 ) 24, 6 Si-doped GaN barrier layers (layer thickness = 14.0 nm, carrier concentration = 1 × 10 18 cm −3 ) and 5 layers of undoped In 0.20 Ga 0.80 N Light emitting layer 25 having a multiple quantum structure composed of a well layer (layer thickness = 2.5 nm), Mg-doped p-type Al 0.07 Ga 0.93 N cladding layer (layer thickness 10 nm) 26, and Mg-doped p-type GaN A contact layer (layer thickness = 100 nm) 27 was sequentially laminated. The constituent layers 22 to 27 of the laminated structure of the gallium nitride compound semiconductor layer 20 were grown by a low pressure MOCVD means.

(半導体発光素子の製造)
次に、得られた図3に示す窒化ガリウム系化合物半導体層20を用いて、窒化ガリウム系化合物半導体発光素子を作製した。まず、HF及びHClを用いて、窒化ガリウム系化合物半導体層20のp型GaNコンタクト層27の表面を洗浄し、該p型GaNコンタクト層27上に、DCマグネトロンスパッタにより膜厚220nmのIZO膜を成膜した。
IZO膜のスパッタには、ZnO濃度が10質量%のIZOターゲットを使用した。また、IZO成膜は、70sccmのArガスを導入し、圧力約0.3Paで行なった。
(Manufacture of semiconductor light emitting devices)
Next, using the obtained gallium nitride compound semiconductor layer 20 shown in FIG. 3, a gallium nitride compound semiconductor light emitting device was fabricated. First, the surface of the p-type GaN contact layer 27 of the gallium nitride compound semiconductor layer 20 is cleaned using HF and HCl, and an IZO film having a thickness of 220 nm is formed on the p-type GaN contact layer 27 by DC magnetron sputtering. A film was formed.
For sputtering of the IZO film, an IZO target having a ZnO concentration of 10% by mass was used. The IZO film was formed at a pressure of about 0.3 Pa by introducing Ar gas at 70 sccm.

上述の方法で形成されたIZO膜は、400nm付近の波長領域でおよそ60%の透過率を有しており、シート抵抗は17Ω/sqであった。また、上述の方法で形成された成膜直後のIZO膜は、X線回析(XRD)法で測定することによりアモルファスであることが確認された。   The IZO film formed by the above method had a transmittance of about 60% in the wavelength region near 400 nm, and the sheet resistance was 17Ω / sq. Moreover, it was confirmed that the IZO film immediately after film formation formed by the above-described method is amorphous by measuring by an X-ray diffraction (XRD) method.

その後、アモルファス状態のIZO膜を、フォトリソグラフィー法およびウェットエッチングを用いることによりパターニングし、p型GaNコンタクト層27上の正極形成領域にのみIZO膜が成膜された状態とした。アモルファスのIZO膜のエッチングは、およそ40nm/minのエッチングレートで行った。
IZO膜をパターニングした後、RTAアニール炉を用いて、Nガス雰囲気中、600℃、1minのアニール処理を行った。
Thereafter, the amorphous IZO film was patterned by using a photolithography method and wet etching, so that the IZO film was formed only in the positive electrode formation region on the p-type GaN contact layer 27. The amorphous IZO film was etched at an etching rate of about 40 nm / min.
After patterning the IZO film, annealing was performed at 600 ° C. for 1 min in an N 2 gas atmosphere using an RTA annealing furnace.

アニール処理後のIZO膜は、400nm付近の波長領域において高い透光性を有しており、400nmの波長領域における透過率は90%以上であった。また、IZO膜のシート抵抗は14Ω/sqであった。また、アニール処理後のXRDの測定では、InからなるX線のピークが主に検出されており、IZO膜が結晶化していることが確認された。 The annealed IZO film had high translucency in the wavelength region near 400 nm, and the transmittance in the wavelength region of 400 nm was 90% or more. The sheet resistance of the IZO film was 14Ω / sq. Further, in the XRD measurement after the annealing treatment, an X-ray peak composed of In 2 O 3 was mainly detected, and it was confirmed that the IZO film was crystallized.

次に、n型電極を形成する領域にドライエッチングを施し、その領域に限り、Siドープn型GaNコンタクト層23の表面を露出させた。その後、真空蒸着法により、IZO膜層(正極)上の一部、及びSiドープn型GaNコンタクト層23上に、Crからなる第1の層(層厚=40nm)、Tiからなる第2の層(層厚=100nm)、Auからなる第3の層(層厚=400nm)を順に積層し、それぞれ正極ボンディングパッド及び負極を形成した。正極ボンディングパッド及び負極を形成した後、サファイアからなる基板11の裏面をダイヤモンド微粒などの砥粒を使用して研磨し、最終的に鏡面に仕上げた。
その後、積層構造体を裁断し、350μm角の正方形の個別のチップへと分離し、半導体発光素子を得た。
Next, dry etching was performed on the region where the n-type electrode was to be formed, and the surface of the Si-doped n-type GaN contact layer 23 was exposed only in that region. Thereafter, a first layer made of Cr (layer thickness = 40 nm) and a second layer made of Ti are formed on a part of the IZO film layer (positive electrode) and the Si-doped n-type GaN contact layer 23 by vacuum deposition. A layer (layer thickness = 100 nm) and a third layer (layer thickness = 400 nm) made of Au were sequentially stacked to form a positive electrode bonding pad and a negative electrode, respectively. After forming the positive electrode bonding pad and the negative electrode, the back surface of the substrate 11 made of sapphire was polished using abrasive grains such as diamond fine grains and finally finished to a mirror surface.
Thereafter, the laminated structure was cut and separated into 350 μm square individual chips to obtain a semiconductor light emitting device.

(駆動電圧(Vf)および発光出力(Po)の測定)
このようにして得られた半導体発光素子(チップ)を、リードフレーム上に載置し、金(Au)線でリードフレームと結線した。そして、プローブ針による通電により、半導体発光素子の電流印加値20mAにおける順方向電圧(駆動電圧:Vf)を測定した。また、一般的な積分球で発光出力(Po)及び発光波長を測定した。
発光面の発光分布は、正極の全面で発光していることが確認できた。また、半導体発光素子は、400nm付近の波長領域に発光波長を有しており、Vfは3.3V、Poは15mWであった。
(Measurement of drive voltage (Vf) and light emission output (Po))
The semiconductor light emitting device (chip) thus obtained was placed on a lead frame and connected to the lead frame with a gold (Au) wire. The forward voltage (drive voltage: Vf) at a current application value of 20 mA of the semiconductor light emitting element was measured by energization with the probe needle. Moreover, the light emission output (Po) and the light emission wavelength were measured with a general integrating sphere.
It was confirmed that the light emission distribution on the light emitting surface emitted light on the entire surface of the positive electrode. Further, the semiconductor light emitting device had an emission wavelength in a wavelength region near 400 nm, Vf was 3.3 V, and Po was 15 mW.

[実施例2]
アニール処理のガスにNとHとの混合ガスを使用したことを除き、実施例1と同様に半導体発光素子を作製した。なお、アニール直後のIZO膜は、400nm付近の波長領域における透過率が90%以上、シート抵抗が11Ω/sqであった。また、得られた半導体発光素子は、400nm付近の波長領域に発光波長を有しており、Vfは3.25V、Poは15mWであった。
[Example 2]
A semiconductor light emitting device was fabricated in the same manner as in Example 1 except that a mixed gas of N 2 and H 2 was used as the annealing gas. The IZO film immediately after annealing had a transmittance of 90% or more and a sheet resistance of 11Ω / sq in the wavelength region near 400 nm. Further, the obtained semiconductor light emitting device had an emission wavelength in a wavelength region near 400 nm, Vf was 3.25 V, and Po was 15 mW.

[比較例1]
アニール処理の温度を300℃で行ったことを除き、実施例1と同様に半導体発光素子を作製した。なお、アニール処理後のIZO膜は、400nm付近の波長領域における透過率がおよそ70%、シート抵抗が16Ω/sqであった。また、得られた半導体発光素子は、400nm付近の波長領域に発光波長を有しており、Vfは3.3V、Poは12mWであった。
[Comparative Example 1]
A semiconductor light emitting device was fabricated in the same manner as in Example 1 except that the annealing temperature was 300 ° C. The annealed IZO film had a transmittance of about 70% in the wavelength region near 400 nm and a sheet resistance of 16Ω / sq. Further, the obtained semiconductor light emitting device had an emission wavelength in a wavelength region near 400 nm, Vf was 3.3 V, and Po was 12 mW.

[比較例2]
実施例1と同様に窒化ガリウム系化合物半導体層20のp型GaNコンタクト層27上に、250nmのITO膜をスパッタリング法にて形成した。その後、アモルファス状態のIZO膜を、FeClとHClの混合液を用いてウェットエッチングし、p型GaNコンタクト層27上の正極形成領域にのみIZO膜が成膜された状態とした。IZO膜をパターニングした後、Oを25%含むNガス雰囲気で600℃、1minのアニール処理と、N雰囲気で500℃、1minのアニール処理の2つのアニール処理を行った。なお、2つのアニール処理後のITO膜は、400nm付近の波長領域における透過率がおよそ80%、シート抵抗が15Ω/sqであった。
また、2つのアニール処理後、実施例1同様に半導体発光素子を作製した。得られた半導体発光素子は、400nm付近の波長領域に発光波長を有しており、Vfは3.3V、Poは13mWであった。
[Comparative Example 2]
Similar to Example 1, an ITO film of 250 nm was formed on the p-type GaN contact layer 27 of the gallium nitride-based compound semiconductor layer 20 by a sputtering method. Thereafter, the amorphous IZO film was wet-etched using a mixed solution of FeCl 3 and HCl, so that the IZO film was formed only in the positive electrode formation region on the p-type GaN contact layer 27. After patterning the IZO film, two annealing processes were performed: an annealing process at 600 ° C. for 1 min in an N 2 gas atmosphere containing 25% O 2 and an annealing process at 500 ° C. for 1 min in an N 2 atmosphere. The two annealed ITO films had a transmittance of about 80% in the wavelength region near 400 nm and a sheet resistance of 15Ω / sq.
Further, after two annealing treatments, a semiconductor light emitting device was produced in the same manner as in Example 1. The obtained semiconductor light emitting device had an emission wavelength in a wavelength region near 400 nm, Vf was 3.3 V, and Po was 13 mW.

実施例および実施例2、比較例1および比較例2の結果より、実施例および実施例2の半導体発光素子では、比較例1および比較例2の半導体発光素子と比較して、正極を構成するアニール処理後のIZO膜の透過率が高く、シート抵抗が低いことが明らかとなった。
また、実施例および実施例2の半導体発光素子では、比較例1および比較例2の半導体発光素子と比較して、紫外領域の光の発光出力(Po)に優れていることが明らかとなった。
From the results of Examples and Examples 2 and Comparative Examples 1 and 2, the semiconductor light emitting devices of Examples and Example 2 constitute a positive electrode as compared with the semiconductor light emitting devices of Comparative Examples 1 and 2. It became clear that the transmittance of the IZO film after annealing was high and the sheet resistance was low.
Further, it was revealed that the semiconductor light emitting devices of Examples and Example 2 were superior in light emission output (Po) of light in the ultraviolet region as compared with the semiconductor light emitting devices of Comparative Examples 1 and 2. .

図1は、本発明の半導体発光素子の一例を模式的に示した断面図である。FIG. 1 is a cross-sectional view schematically showing an example of the semiconductor light emitting device of the present invention. 図2は、図1に示す半導体発光素子を模式的に示した平面図である。FIG. 2 is a plan view schematically showing the semiconductor light emitting device shown in FIG. 図3は、窒化ガリウム系化合物半導体層の一例を模式的に示した断面図である。FIG. 3 is a cross-sectional view schematically showing an example of a gallium nitride compound semiconductor layer. 図4は、本発明の半導体発光素子を用いて構成したランプを模式的に説明する断面図である。FIG. 4 is a cross-sectional view schematically illustrating a lamp configured using the semiconductor light emitting device of the present invention. 図5は、IZO膜のX線回析(XRD)結果を示したグラフである。FIG. 5 is a graph showing an X-ray diffraction (XRD) result of the IZO film. 図6は、IZO膜の透過率を示したグラフである。FIG. 6 is a graph showing the transmittance of the IZO film.

符号の説明Explanation of symbols

1…半導体発光素子、11、21…基板、12…n型GaN層(n型半導体層)、13…発光層、14…p型GaN層(p型半導体層)、15…正極(透光性電極)、16…正極ボンディングパッド、17…負極、20…窒化ガリウム系化合物半導体層、22…GaN下地層(n型半導体層)、23…n型GaNコンタクト層(n型半導体層)、24…n型AlGaNクラッド層(n型半導体層)、25…発光層、26…p型AlGaNクラッド層(p型半導体層)、27…p型GaNコンタクト層(p型半導体層)、30…ランプ。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor light-emitting device 11, 21 ... Substrate, 12 ... n-type GaN layer (n-type semiconductor layer), 13 ... Light-emitting layer, 14 ... p-type GaN layer (p-type semiconductor layer), 15 ... Positive electrode (translucent) Electrode), 16 ... positive electrode bonding pad, 17 ... negative electrode, 20 ... gallium nitride compound semiconductor layer, 22 ... GaN underlayer (n-type semiconductor layer), 23 ... n-type GaN contact layer (n-type semiconductor layer), 24 ... n-type AlGaN cladding layer (n-type semiconductor layer), 25... light emitting layer, 26... p-type AlGaN cladding layer (p-type semiconductor layer), 27... p-type GaN contact layer (p-type semiconductor layer), 30.

Claims (5)

p型窒化ガリウム系化合物半導体層と、前記p型窒化ガリウム系化合物半導体層上に設けられたIZO膜を含む透光性電極とを備える半導体発光素子の製造方法であって、
前記p型窒化ガリウム系化合物半導体層上にアモルファス状態のIZO膜を形成する工程と、
500℃〜900℃のアニール処理を行なうことによって、前記アモルファス状態のIZO膜をX線回析によりInからなるピークの検出されるIZO膜とするアニール工程とを備えることを特徴とする半導体発光素子の製造方法。
A method of manufacturing a semiconductor light emitting device comprising a p-type gallium nitride compound semiconductor layer and a translucent electrode including an IZO film provided on the p-type gallium nitride compound semiconductor layer,
Forming an amorphous IZO film on the p-type gallium nitride compound semiconductor layer;
An annealing step of performing an annealing process at 500 ° C. to 900 ° C. to convert the amorphous IZO film into an IZO film in which a peak composed of In 2 O 3 is detected by X-ray diffraction. A method for manufacturing a semiconductor light emitting device.
前記アニール工程を行なう前に、前記アモルファス状態のIZO膜をフォトリソグラフィー法およびウェットエッチングを用いることによりパターニングする工程を備えることを特徴とする請求項1に記載の半導体発光素子の製造方法。   2. The method of manufacturing a semiconductor light emitting element according to claim 1, further comprising a step of patterning the amorphous IZO film by using a photolithography method and wet etching before the annealing step. 前記アニール処理は、Oを含まない雰囲気中で行なうことを特徴とする請求項1または請求項2に記載の半導体発光素子の製造方法。 The method for manufacturing a semiconductor light emitting element according to claim 1, wherein the annealing treatment is performed in an atmosphere not containing O 2 . 前記アニール処理は、N雰囲気中、またはNとHの混合ガス雰囲気中で行なうことを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体発光素子の製造方法。 4. The method of manufacturing a semiconductor light emitting element according to claim 1, wherein the annealing treatment is performed in an N 2 atmosphere or a mixed gas atmosphere of N 2 and H 2 . 前記IZO膜中のZnO濃度が5〜15質量%の範囲であることを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体発光素子の製造方法。   5. The method for manufacturing a semiconductor light-emitting element according to claim 1, wherein a ZnO concentration in the IZO film is in a range of 5 to 15 mass%.
JP2008309874A 2008-12-04 2008-12-04 Manufacturing method of semiconductor light emitting device Active JP4252622B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008309874A JP4252622B1 (en) 2008-12-04 2008-12-04 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008309874A JP4252622B1 (en) 2008-12-04 2008-12-04 Manufacturing method of semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006112012A Division JP5265090B2 (en) 2006-04-14 2006-04-14 Semiconductor light emitting device and lamp

Publications (2)

Publication Number Publication Date
JP4252622B1 true JP4252622B1 (en) 2009-04-08
JP2009105419A JP2009105419A (en) 2009-05-14

Family

ID=40612132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008309874A Active JP4252622B1 (en) 2008-12-04 2008-12-04 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4252622B1 (en)

Also Published As

Publication number Publication date
JP2009105419A (en) 2009-05-14

Similar Documents

Publication Publication Date Title
JP5265090B2 (en) Semiconductor light emitting device and lamp
JP5201566B2 (en) Compound semiconductor light emitting device and manufacturing method thereof
JP5397369B2 (en) Semiconductor light emitting device, method for manufacturing the semiconductor light emitting device, and lamp using the semiconductor light emitting device
JP5068475B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device, gallium nitride compound semiconductor light emitting device, and lamp
KR101151158B1 (en) Compound semiconductor light emitting element and manufacturing method for same, conductive translucent electrode for compound semiconductor light emitting element, lamp, electronic device, and mechanical apparatus
JP5047516B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device, gallium nitride compound semiconductor light emitting device, and lamp using the same
JP2011009502A (en) Light emitting element and method of manufacturing the same, lamp, electronic apparatus, and mechanical apparatus
JP2012084667A (en) Compound semiconductor light-emitting element, method of manufacturing the same, lamp, electronic device, and mechanical apparatus
JP4252622B1 (en) Manufacturing method of semiconductor light emitting device
JP2006245555A (en) Translucent electrode

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Ref document number: 4252622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150130

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150130

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350