JP4251551B2

JP4251551B2 - Inspection ROM system

Info

Publication number: JP4251551B2
Application number: JP2003433165A
Authority: JP
Inventors: 覚士渡部
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2009-04-08
Anticipated expiration: 2023-12-26
Also published as: JP2005190336A

Description

本発明は、プリント回路基板や周辺装置（以下、ターゲットＰＣＢ、単にターゲットと記す）を検査するための検査ＲＯＭシステムに関し、特に処理動作や実行手順の変更を、ソフトウェアコードを変更することなく実現する検査ＲＯＭシステムに関する。 The present invention relates to an inspection ROM system for inspecting a printed circuit board and peripheral devices (hereinafter referred to as a target PCB, simply referred to as a target), and in particular, changes in processing operation and execution procedure are realized without changing software code. about the inspection ROM system.

従来、ターゲットＰＣＢを検査するためのシステムは、ホスト側の制御ＰＣ部と、プログラマブル検査回路部と、ターゲットＰＣＢとのインタフェース部（フィクスチャー）とで構成されている。制御ＰＣ部は、テスト条件の設定、検査状況のモニタリング、結果の表示、および検査回路への必要データのダウンロードなどの役割を持ち、プログラマブル検査回路部は、検査モジュール（ＰＬＤ）を用いることで、ターゲットＰＣＢ毎に一部の検査回路の変更で対応可能にしており、また大容量メモリを用いることで、フルカラーのデータ検証も可能にしている。インタフェース部は、ターゲットＰＣＢ毎に作成しており、バッファ程度の回路により小型化を可能にしている。
一方、検査ＲＯＭは、個別ブロックの検査プログラムを自己診断部としてＲＯＭに格納し、制御ＰＣ部およびプログラマブル検査回路部との連携により検査を実行している。 Conventionally, a system for inspecting a target PCB includes a control PC unit on the host side, a programmable inspection circuit unit, and an interface unit (fixture) with the target PCB. The control PC unit has roles such as setting test conditions, monitoring the inspection status, displaying results, and downloading necessary data to the inspection circuit, and the programmable inspection circuit unit uses the inspection module (PLD), It is possible to respond by changing some inspection circuits for each target PCB, and full-color data verification is also possible by using a large-capacity memory. The interface unit is created for each target PCB and can be miniaturized by a circuit of a buffer level.
On the other hand, the inspection ROM stores an individual block inspection program in the ROM as a self-diagnosis unit, and executes the inspection in cooperation with the control PC unit and the programmable inspection circuit unit.

この検査ＲＯＭは、ターゲットＰＣＢを制御するファームウェア（制御プログラム）であって、機種毎に開発が必要であり、そのため開発工数およびそのための費用がかかっていた。さらに、被検査用ＰＣＢとの高機能の検査を実施するためには、検査側に検査プログラムが必要、かつＰＣＢ毎に検査プログラムが必要であって、そのために開発費がかかっていた。 This inspection ROM is firmware (control program) for controlling the target PCB, and needs to be developed for each model. Therefore, the development man-hours and the costs for the development are required. Furthermore, in order to perform a high-function inspection with the PCB to be inspected, an inspection program is required on the inspection side, and an inspection program is required for each PCB, which requires development costs.

前述のように、ターゲットＰＣＢに対する従来の汎用検査システムでは、ターゲットＰＣＢに搭載されたターゲット自身を制御する検査ＲＯＭを、ターゲット毎に内容をプログラミングによって作り変え、そのプログラムをＲＯＭに書き込む作業が必要であった。
まず、汎用検査システムにおいて、検査対象のターゲット検査ＲＯＭは、その特性から容易に内部処理の変更ができなかった。また、検査ＲＯＭに搭載されるプログラムは、予めプログラミングされた内容によってのみ動作し、ターゲットＰＣＢを処理している。ターゲットの処理を制御コマンドによる動作の集合とみなし、外部であるホストＰＣ部から制御コマンドを転送して、ターゲットＰＣＢを自由に処理させられるようにしたい。 As described above, in the conventional general-purpose inspection system for the target PCB, it is necessary to change the content of the inspection ROM for controlling the target mounted on the target PCB by programming for each target and write the program in the ROM. there were.
First, in the general-purpose inspection system, the target inspection ROM to be inspected cannot easily change the internal processing due to its characteristics. Further, the program installed in the inspection ROM operates only according to preprogrammed contents and processes the target PCB. The target processing is regarded as a set of operations by the control command, and the control command is transferred from the external host PC unit so that the target PCB can be processed freely.

（目的）
本発明の目的は、上記のような従来の課題を解決し、検査ＲＯＭに対して、デバッグを含むプログラミングの工数削減と、不具合等によるプログラム変更の柔軟性、および、治具ＲＯＭ内容設計に関する設計者スキルの難易度の低下を行うことが可能な検査ＲＯＭシステムを提供することにある。 (the purpose)
The object of the present invention is to solve the above-mentioned conventional problems, reduce the number of programming steps including debugging, and change the program due to defects, etc., and design related to jig ROM content design It is to provide an inspection ROM system capable of reducing the difficulty level of a person skilled in the art.

本発明の検査ＲＯＭシステムは、検査ＲＯＭがホストＰＣ部とターゲットＰＣＢ間の通信でハンドシェークを行い、ターゲットＰＣＢの検査を行う検査システムにおいて、ホストＰＣ部との通信を行う通信インタフェース部と、ホストＰＣ部からロードされたテストブロックをターゲットＰＣＢの記憶媒体（ＲＡＭ等）に格納する記憶部と、ホストＰＣ部からロードされたテストブロックＮＯ．を記憶するテストブロックＮＯ．記憶部と、テストブロックの各データの解釈（インタープリタ）を行うコマンド解釈部と、指定されたテストブロックがあるか否かを検索する検索部とを有し、該検査ＲＯＭは、ホストＰＣ部が要求したテストブロックＮＯ．と一致するテストブロックＮＯ．が上記テストブロックＮＯ．記憶部内に既にあればターゲットの記憶媒体に格納されたデータで実行し、なければ、当該テストブロックＮＯ．のテストブロックの要求をホストＰＣ部に送り、当該テストブロックを取得して、検査を実行することを特徴としている。 The inspection ROM system of the present invention includes a communication interface unit that communicates with the host PC unit in the inspection system in which the inspection ROM performs handshaking by communication between the host PC unit and the target PCB, and inspects the target PCB. A storage unit for storing the test block loaded from the storage unit in a storage medium (such as RAM) of the target PCB, and a test block No. 2 loaded from the host PC unit. Test block NO. A storage unit, a command interpretation unit that interprets (interpreters) each data of the test block, and a search unit that searches whether or not there is a designated test block. Requested test block No. Test block NO. Is the above test block NO. If it is already in the storage unit, it is executed with the data stored in the target storage medium. The test block request is sent to the host PC unit, the test block is acquired, and the inspection is executed.

本発明によれば、以下のような効果を奏する。
テストブロックをターゲットの記憶媒体に格納しておき、ホストＰＣ部が要求したテストブロックＮＯ．と一致するテストブロックがないときのみ、ホストＰＣ部側に要求するので、無駄なロード時間を省くことができる。 The present invention has the following effects.
The test block is stored in the target storage medium, and the test block NO. Since there is a request to the host PC unit only when there is no test block that matches, useless load time can be saved .

（第１の実施例）
図１は本発明の第１の実施例に係る検査ＲＯＭシステムの構成図、図２は同じく第１の実施例に係る記憶部内のデータ格納図、および、図４は同じく第１の実施例に係る検査システムのブロック図である。
図１に示すように、本実施例の検査システムでは、ホストＰＣ部１１と、プログラマブル検査回路部１２と、ターゲットＰＣＢ１３と、ターゲットＰＣＢ１３とのインタフェース部である検査ＲＯＭ（ＩＣカードまたはＳＤカード等）１４とから構成されている。
ここで、１１ａはパソコン（ＰＣ部）の表示部であり、ホストＰＣ部１１とターゲットＰＣＢ１３とを直接接続する線路は通信インタフェースである。なお、１５は、第５の実施例で用いられる記憶媒体（ＩＣカードまたはＳＤカード等）であって、第１の実施例では使用しない。ホストＰＣ部１１とプログラマブル検査回路部１２とで、検査機を構成している。 (First embodiment)
FIG. 1 is a block diagram of an inspection ROM system according to the first embodiment of the present invention, FIG. 2 is a data storage diagram in the storage unit according to the first embodiment, and FIG. 4 is also according to the first embodiment. It is a block diagram of the inspection system which concerns.
As shown in FIG. 1, in the inspection system of the present embodiment, an inspection ROM (such as an IC card or an SD card) that is an interface unit between the host PC unit 11, the programmable inspection circuit unit 12, the target PCB 13, and the target PCB 13 14.
Here, 11a is a display unit of a personal computer (PC unit), and a line directly connecting the host PC unit 11 and the target PCB 13 is a communication interface. Reference numeral 15 denotes a storage medium (IC card or SD card) used in the fifth embodiment, and is not used in the first embodiment. The host PC unit 11 and the programmable inspection circuit unit 12 constitute an inspection machine.

従来の技術では、前述のように、ターゲットＰＣＢに搭載されたターゲット自身を制御する治具ＲＯＭ１４を、ターゲット毎に内容をプログラミングによって作り変え、そのプログラムをＲＯＭに書き込む作業が必要であった。
そのため、既に提案されている技術では、ターゲット毎にプログラミングすることなく、ホストＰＣ部１１内の編集部でテストのためのコマンドを編集して、ターゲットＰＣＢ１３側のＲＯＭ１４にロードすることが行われる。
しかし、上述のように、テスト項目毎にテストブロックをターゲットＰＣＢ側のＲＯＭ１４にロードする方法は、極めて時間がかかるとともに、通信回数も増大し、しかも、ある処理に関して同一のテストブロックを使用する場合もあるにもかかわらず、重複してテストブロックをロードする必要があるので、通信時間と転送方法に無駄があった。 In the prior art, as described above, the jig ROM 14 for controlling the target itself mounted on the target PCB has to be reworked by programming for each target, and the program must be written to the ROM.
For this reason, in the already proposed technology, a test command is edited by the editing unit in the host PC unit 11 and loaded into the ROM 14 on the target PCB 13 side without programming for each target.
However, as described above, the method of loading the test block into the ROM 14 on the target PCB side for each test item is extremely time consuming and increases the number of communications, and the same test block is used for a certain process. In spite of this, since it is necessary to load test blocks in duplicate, there was a waste of communication time and transfer method.

本実施例では、図２に示すように、予めホストＰＣ部１１から編集されたテストブロックを検査ＲＯＭ１４内の記憶部にロードしておく。例えば、図２に示すように、最上部の記憶エリアにＲＯＭコード２１を、下方の記憶エリアにデータブロックａ・・・データブロックｎを格納しておく。そして、ホストＰＣ部１１からテスト要求があったときには、そのテストに必要なテストブロックＮＯ．（例えば、データブロックＮＯ．ａ，ＮＯ．ｂ，ＮＯ．ｃ，・・・・ＮＯ．ｎ）のうち、ＮＯ．ｃのみが存在しないことを検出したならば、検査ＲＯＭ１４からホストＰＣ部１１に対して存在しないデータブロックＮＯ．を通知してデータブロックの転送を要求する。すなわち、本実施例では、テストブロックＮＯ．記憶部を検索することにより、必要なブロックのうち存在しないブロックを検出し、それだけをホストＰＣ部に要求する。
これにより、無駄なロード時間を省くことができる。 In this embodiment, as shown in FIG. 2, a test block edited in advance from the host PC unit 11 is loaded into the storage unit in the inspection ROM 14. For example, as shown in FIG. 2, ROM code 21 is stored in the uppermost storage area, and data block a... Data block n is stored in the lower storage area. When there is a test request from the host PC unit 11, the test block NO. (For example, data block NO.a, NO.b, NO.c,... NO.n), NO. If it is detected that only the data c does not exist, the data block NO. To request data block transfer. That is, in this embodiment, the test block NO. By searching the storage unit, a non-existing block of necessary blocks is detected, and only that is requested to the host PC unit.
Thereby, useless load time can be saved.

図４に示すように、本実施例の検査システムでは、ホストＰＣ部１１に、通信部４１、記憶部４２、編集部４３を設けるとともに、治具ＲＯＭ１４内に、通信部４４、記憶部４６、テストブロックＮＯ．記憶部４７、コマンド解釈部４８、検索部４７およびコマンド処理部４５が設けられる。ホストＰＣ部１１とターゲットＰＣＢ１３間の通信インタフェースを介してハンドシェークが行われ、ターゲットＰＣＢ１３の検査が行われる。ホストＰＣ部１１からロードされたテストブロックは、ターゲットＰＣＢ１３側の記憶媒体（ＲＡＭ等）１４に格納される。図４では、治具ＲＯＭ１４内の記憶部５１のデータエリアに格納される。また、ホストＰＣ部１１からロードされたテストブロックＮＯ．は、治具ＲＯＭ１４内のテストブロックＮＯ．記憶部４７に格納される。
ホストＰＣ部１１から指定されたテストブロックＮＯ．を上記テストブロックＮＯ．記憶部４７内から検索部４９が検索することで、必要なデータブロックの存在または不存在を判定する As shown in FIG. 4, in the inspection system of the present embodiment, the host PC unit 11 is provided with a communication unit 41, a storage unit 42, and an editing unit 43, and in the jig ROM 14, a communication unit 44, a storage unit 46, Test block NO. A storage unit 47, a command interpretation unit 48, a search unit 47, and a command processing unit 45 are provided. A handshake is performed via the communication interface between the host PC unit 11 and the target PCB 13, and the target PCB 13 is inspected. The test block loaded from the host PC unit 11 is stored in a storage medium (RAM or the like) 14 on the target PCB 13 side. In FIG. 4, the data is stored in the data area of the storage unit 51 in the jig ROM 14. In addition, the test block NO. Is a test block No. in the jig ROM 14. It is stored in the storage unit 47.
The test block No. specified from the host PC unit 11. The test block NO. The search unit 49 searches from the storage unit 47 to determine the presence or absence of a necessary data block.

ホストＰＣ部１１が要求したテストブロックＮＯ．と一致するテストブロックＮＯ．が既に存在すれば、ターゲットＰＣＢ１３側のコマンド解釈部４８がテストブロックの各データの解釈（インタープリット）を行い、コマンド処理部４５がそのテストブロックを実行する。
一方、ホストＰＣ部１１が要求したテストブロックＮＯ．と一致するテストブロックがテストブロックＮＯ．記憶部４７にない場合には、通信部４４はテストブロックの要求をホストＰＣ部１１に送り、当該テストブロックをホストＰＣ部１１内の編集部４３に作成してもらい、そのテストブロックを取得した後、検査ＲＯＭ内のコマンド解釈部４８でコマンドの解釈を行い、コマンド処理部４５によりテストを実行する。 Test block No. requested by the host PC unit 11. Test block NO. Is already present, the command interpreter 48 on the target PCB 13 side interprets each data of the test block, and the command processor 45 executes the test block.
On the other hand, the test block NO. The test block that matches the test block NO. If it is not in the storage unit 47, the communication unit 44 sends a test block request to the host PC unit 11, has the test block created by the editing unit 43 in the host PC unit 11, and acquired the test block. Thereafter, the command interpretation unit 48 in the inspection ROM interprets the command, and the command processing unit 45 executes the test.

（第２の実施例）
図５は、本発明の第２の実施例に係る検査システムのブロック図である。なお、検査システムの全体図および記憶部内のデータ構成は、第１の実施例（図１、図２）と同じである。
既に提案されている技術では、ターゲット毎にプログラミングすることなく、ホストＰＣ部１１内の編集部でテストのためのコマンドを編集して、ターゲットＰＣＢ１３側のＲＯＭ１４Ａにロードすることが行われる。この場合には、検査実施の度に、ホストＰＣ部１１からテストブロックのデータを送り込む必要があるため、その転送分だけは検査時間としてのロスが発生している。
本実施例では、このようなロスの発生を回避するものであって、予めＲＯＭ１４Ａに必要なテストブロックを蓄積しておく。ホストＰＣ部１１からテストデータを被検査機毎にロードすることなく、ＲＯＭ１４Ａでは、ホストＰＣ部１１からの通信コマンドでテストブロックを識別し、書き込まれたテストブロックデータエリアから指定されたブロックのデータを順次取り込むことで、被検査機毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間を省く。 (Second embodiment)
FIG. 5 is a block diagram of an inspection system according to the second embodiment of the present invention. The overall view of the inspection system and the data structure in the storage unit are the same as those in the first embodiment (FIGS. 1 and 2).
In the technology already proposed, a test command is edited by the editing unit in the host PC unit 11 and loaded into the ROM 14A on the target PCB 13 side without programming for each target. In this case, since it is necessary to send test block data from the host PC unit 11 every time inspection is performed, a loss as inspection time occurs only for the transfer.
In this embodiment, such a loss is avoided, and necessary test blocks are stored in the ROM 14A in advance. Without loading the test data from the host PC unit 11 for each machine to be inspected, the ROM 14A identifies the test block by the communication command from the host PC unit 11, and the data of the block designated from the written test block data area By sequentially taking in, the data transfer time by the communication interface with the host PC unit 11 is saved for each device to be inspected.

図５に示すように、検査ＲＯＭ１４Ａ内には、第１の実施例で必要な通信部４４、コマンド処理部４５、記憶部４６、テストブロックＮＯ．記憶部４７、コマンド解釈部４８、および検索部４９の他に、プリフェッチ部５０が新たに設けられる。
プリフェッチ部５０は、コマンド解釈部４８がホストＰＣ部１１からの通信コマンドでテストブロックを識別したならば、それを基に記憶部４６に書き込まれたテストブロックデータエリアから指定されたブロックのデータを順次取り込む。
本実施例によれば、ホストＰＣ部１１からテストデータを被検被機毎にロードすることなく、１被検査機の検査ができるため、被検査機毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間を省くことができる。その結果、検査時間の短縮、すなわち、製造コストの軽減が可能となる。 As shown in FIG. 5, in the inspection ROM 14A, the communication unit 44, command processing unit 45, storage unit 46, test block NO. In addition to the storage unit 47, the command interpretation unit 48, and the search unit 49, a prefetch unit 50 is newly provided.
When the command interpreter 48 identifies the test block by the communication command from the host PC unit 11, the prefetch unit 50 reads the block data designated from the test block data area written in the storage unit 46 based on the command. Capture sequentially.
According to the present embodiment, since one test apparatus can be inspected without loading the test data from the host PC unit 11 for each device to be inspected, the communication interface with the host PC unit 11 is used for each device to be inspected. Data transfer time can be saved. As a result, the inspection time can be shortened, that is, the manufacturing cost can be reduced.

図５により動作を説明する。デバッグ、調整終了などの確立されたテストブロックデータを、予め検査ＲＯＭ１４のデータエリア（記憶部４６）に書き込んでおく。
ホストＰＣ部１１の通信部４１と検査ＲＯＭ１４内の通信部４４との間では、通信インタフェースで接続されており、ホストＰＣ部１１からの通信コマンドでテストブロックＮＯ．などの識別情報が送られると、検査ＲＯＭ１４内のコマンド解釈部４８はテストブロックを識別し、識別結果をプリフェッチ部５０に通知する。プリフェッチ部５０は、記憶部４６の書き込まれたテストブロックデータエリアから指定されたブロックのデータを順次読み出し、取り込む。コマンド解釈部４８は、そのデータを解釈して、コマンド処理部４５に通知すると、コマンド処理部４５はテストコマンドを順次実行して、テストブロックの実行を終了する。 The operation will be described with reference to FIG. Established test block data, such as debugging and adjustment completion, is written in advance in the data area (storage unit 46) of the inspection ROM 14.
The communication unit 41 of the host PC unit 11 and the communication unit 44 in the inspection ROM 14 are connected by a communication interface, and the test block NO. When the identification information such as “?” Is sent, the command interpretation unit 48 in the inspection ROM 14 identifies the test block and notifies the prefetch unit 50 of the identification result. The prefetch unit 50 sequentially reads out and captures data of designated blocks from the test block data area written in the storage unit 46. When the command interpretation unit 48 interprets the data and notifies the command processing unit 45, the command processing unit 45 sequentially executes the test commands and ends the execution of the test block.

（第３の実施例）
図３は、本発明の第３の実施例に係る治具ＲＯＭ内のプログラム構造図、図６は同じく第３の実施例に係るターゲットＰＣＢと検査ＲＯＭ内の機能ブロック図である。
従来の技術では、ユニット単体での検査において、一部のインタフェースを接続して検査を行うため、製品として組み込まれた時に動作できる製品ファームをそのまま使用することができず、必然的に処理を限定した検査ＲＯＭを必要としていた。従って、機種が発生する度に、その検査ＲＯＭ自体の開発が必要となり、開発工数おな開発費が発生していた。
そこで、本実施例では、ホストＰＣ部１１から送られたテストブロックデータを製品ファームに埋め込むことができるようにして、ターゲットＰＣＢ１３の製品ファームと通信インタフェースを介してハンドシェークをとり、検査に必要なテストブロックをターゲットＰＣＢ１３に送信することで、製品ファーム内のメモリに格納する。
これにより、検査用の制御開発は、その機種に応じた設定情報であるテストブロックを作成するだけで、検査を実現することができるため、検査用のＲＯＭ開発およびターゲットＰＣＢ側には検査用ＲＯＭのインタフェースを持つことが不要となり、検査開発の工数軽減、および、ターゲットＰＣＢの部品（回路）のコスト軽減を図ることが可能となる。 (Third embodiment)
FIG. 3 is a program structure diagram in the jig ROM according to the third embodiment of the present invention, and FIG. 6 is a functional block diagram in the target PCB and the inspection ROM according to the third embodiment.
In the conventional technology, in the inspection of a single unit, since a part of the interface is connected and the inspection is performed, it is not possible to use a product farm that can operate when incorporated as a product, and processing is necessarily limited. Needed an inspection ROM. Therefore, every time a model is generated, it is necessary to develop the inspection ROM itself, and a development cost corresponding to the development man-hour is generated.
Therefore, in this embodiment, the test block data sent from the host PC unit 11 can be embedded in the product firmware, and handshaking is performed via the product firmware of the target PCB 13 and the communication interface, and the test necessary for the inspection is performed. By transmitting the block to the target PCB 13, the block is stored in the memory in the product firmware.
As a result, the control development for the inspection can realize the inspection simply by creating the test block which is the setting information corresponding to the model. Therefore, the development of the inspection ROM and the inspection ROM on the target PCB side are possible. Therefore, it is possible to reduce the number of inspection and development processes and the cost of parts (circuits) of the target PCB.

図３は、検査ＲＯＭ１４内の製品ソフトウェアの構造図であって、従来はターゲットＰＣＢ内には、製品ソフト（アプリケーション）３２とファームウェア３３とそれらにより制御されるハードウェア（Ｈ／Ｗ）３４のみが配置されていたが、本実施例では、検査用部３１をこの中に埋め込む。検査用部３１には、ホストＰＣ部１１から送られたテストブロックが格納されるとともに、予め基本動作テスト用ソフトも格納されている。
図６に示すように、本実施例のターゲットＰＣＢ１３と検査ＲＯＭ１４の構成を示しており、ターゲットＰＣＢ１３には、ホストＰＣ部１１と通信を行う通信部４４Ｂと、その通信部４４ＢとホストＰＣ部１１の通信部４１との間で通信インタフェースが接続されていることを検知する通信検知部５１と、通信インタフェースが接続されていれば、通信部４４Ｂを起動させるように状態を切り替える切替部５２と、製品ファーム記憶部５３とが設けられる。製品ファーム記憶部５３には、ホストＰＣ部１１から送られたテストブロックデータと、予め記憶されている基本動作テスト用ソフトとを記憶するエリア５３Ａと、製品アプリケーションを記憶するエリア５３Ｂと、製品ファームウェアを記憶するエリア５３Ｃが設けられる。ホストＰＣ部１１からの通信インタフェースは、ターゲットＰＣＢ１３あるいは検査ＲＯＭ１４の一方に接続されており、通信検知部５１により、ホストＰＣ部１１との通信インタフェースがターゲットＰＣＢ１３側に接続されていることを検知したならば、切替部５２によりターゲットＰＣＢ１３側に切り替える。この時点以降は、通信部４４Ｂが動作可能となる。 FIG. 3 is a structural diagram of the product software in the inspection ROM 14. Conventionally, only the product software (application) 32, the firmware 33, and the hardware (H / W) 34 controlled by them are included in the target PCB. However, in this embodiment, the inspection unit 31 is embedded therein. The inspection unit 31 stores test blocks sent from the host PC unit 11 and also stores basic operation test software in advance.
As shown in FIG. 6, the configuration of the target PCB 13 and the inspection ROM 14 of this embodiment is shown. The target PCB 13 includes a communication unit 44B that communicates with the host PC unit 11, and the communication unit 44B and the host PC unit 11 A communication detection unit 51 that detects that the communication interface is connected to the communication unit 41, and a switching unit 52 that switches the state to activate the communication unit 44B if the communication interface is connected; A product firmware storage unit 53 is provided. The product firmware storage unit 53 includes an area 53A for storing test block data sent from the host PC unit 11 and basic operation test software stored in advance, an area 53B for storing product applications, and product firmware. Is provided. The communication interface from the host PC unit 11 is connected to one of the target PCB 13 or the inspection ROM 14, and the communication detection unit 51 detects that the communication interface with the host PC unit 11 is connected to the target PCB 13 side. Then, the switching unit 52 switches to the target PCB 13 side. After this point, the communication unit 44B can operate.

（第４の実施例）
以下、本発明の第４の実施例を説明する。図６は、本実施例にも適用される。
前述の第３の実施例では、テストブロックデータを検査する度に毎回、ホストＰＣ部１１からターゲットＰＣＢ１３内の製品ファーム記憶部５３にロードしている。この場合には、ターゲットＰＣＢ毎にホストＰＣ部１１との通信インタフェースによるデータ転送に時間がかかり、検査時間もそれだけ長くなる。
本実施例では、テストブロックデータを検査する度にロードすることなく、テストブロックのみを予め検査ＲＯＭ用記憶媒体（ＩＣカード、ＳＤカード等）に格納しておくことで、製品ファームがホストＰＣ部１１から指定されたテストブロックを製品ファーム記憶部５３から呼び出すことにより、テストを実行する。なお、呼び出すソフトは、予め製品ファーム記憶部５３に記憶されている基本動作テスト用ソフトである。
このように、本実施例では、ホストＰＣ部１１からテストデータをターゲットＰＣＢ１３毎にロードすることなく、１ターゲットの検査ができるので、ターゲットＰＣＢ毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間を省くことができ、検査時間の短縮、つまり製造コストの軽減につながる。 (Fourth embodiment)
The fourth embodiment of the present invention will be described below. FIG. 6 also applies to this embodiment.
In the third embodiment described above, every time the test block data is inspected, it is loaded from the host PC unit 11 to the product firmware storage unit 53 in the target PCB 13. In this case, it takes time to transfer data by the communication interface with the host PC unit 11 for each target PCB, and the inspection time becomes longer accordingly.
In this embodiment, the test firmware is not loaded every time the test block data is inspected, but only the test block is stored in advance in the storage medium for inspection ROM (IC card, SD card, etc.), so that the product firmware can be stored in the host PC unit. The test is executed by calling the test block designated from 11 from the product firmware storage unit 53. The software to be called is basic operation test software stored in the product firmware storage unit 53 in advance.
As described above, in this embodiment, since one target can be inspected without loading the test data from the host PC unit 11 to each target PCB 13, data transfer by the communication interface with the host PC unit 11 is performed for each target PCB. This saves time and leads to a reduction in inspection time, that is, manufacturing costs.

本実施例のＲＯＭ検査方法は、デバッグまたは調整が終了し、確立されたテストブロックのデータを予めターゲットＰＣＢ１３内の製品ファーム用記憶部５３に書き込んでおく方法であって、図６に示すように、ホストＰＣ部１１との間の通信インタフェースが接続されていることを通信検知部５１が検知したとき、通信部４４Ｂが動作するように切替え、通信部４４ＢがホストＰＣ部１１と通信することにより、製品ファーム用記憶部５３に記憶されている基本動作テスト用ソフトが、ホストＰＣ部１１から指示されたテストブロックＮＯ．のブロックデータを製品ファーム用記憶部４６Ｂの検査用エリア５３Ａから検索し、取り出されたテストブロックデータを解釈し、ターゲットＰＣＢ１３のテストを実行する。 The ROM inspection method according to the present embodiment is a method in which debugging or adjustment is completed and data of an established test block is written in advance in the product firmware storage unit 53 in the target PCB 13, as shown in FIG. When the communication detection unit 51 detects that the communication interface with the host PC unit 11 is connected, the communication unit 44B is switched to operate, and the communication unit 44B communicates with the host PC unit 11. , The basic operation test software stored in the product firmware storage unit 53 is the test block No. instructed from the host PC unit 11. Is retrieved from the inspection area 53A of the product firmware storage unit 46B, the extracted test block data is interpreted, and the test of the target PCB 13 is executed.

（第５の実施例）
図１は、本発明の第５の実施例に係るＲＯＭ検査方法の説明図である。
図１における１５は、本実施例に必要な部品である拡張メモリインタフェースに接続されたＩＣカードまたはＳＤカードなどの治具である。
前述の第３の実施例では、テストブロックデータを検査する度に毎回、ホストＰＣ部１１からターゲットＰＣＢ１３内の製品ファーム記憶部５３にロードしている。この方法では、ターゲットＰＣＢ毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間がかかる。
本実施例では、第４の実施例とは異なる方法でテータ転送時間がかからないようにした。
本実施例は、ターゲットＰＣＢ１３をテストするテストブロックを格納できる拡張メモリインタフェースを設け、検査機側、すなわち図１ではＰＣ部１１にそのインタフェースに拡張メモリエリアを有する治具（ＩＣカード、ＳＤカードなど）１５を接続することで、テストブロックの実行がホストＰＣ部１１のみで設定および実行を行うことが可能になる。 (Fifth embodiment)
FIG. 1 is an explanatory diagram of a ROM inspection method according to a fifth embodiment of the present invention.
Reference numeral 15 in FIG. 1 denotes a jig such as an IC card or an SD card connected to an extended memory interface, which is a component necessary for this embodiment.
In the third embodiment described above, every time the test block data is inspected, it is loaded from the host PC unit 11 to the product firmware storage unit 53 in the target PCB 13. In this method, it takes time to transfer data by the communication interface with the host PC unit 11 for each target PCB.
In this embodiment, the data transfer time is not increased by a method different from that of the fourth embodiment.
In this embodiment, an extended memory interface capable of storing a test block for testing the target PCB 13 is provided, and a jig (IC card, SD card, etc.) having an extended memory area in the interface on the inspection machine side, that is, the PC unit 11 in FIG. ) 15, the test block can be set and executed only by the host PC unit 11.

すなわち、ホストＰＣ部１１に拡張メモリインタフェースを取り付け、そこに治具（ＩＣカード、ＳＤカードなど）１５を接続する。この治具（ＩＣカードなど）１５に、図５の記憶部４６内のテストブロックが全て記憶されている場合には、それ以外の制御部をホストＰＣ部１１内の制御部を利用することにより、通信インタフェースを介してホストＰＣ部１１から直接ターゲットＰＣＢ１３をテストすることができる。
また、図６の製品ファーム記憶部５３の基本動作テスト用ソフトとテストブロックが両方とも記憶されている場合には、基本動作テスト用ソフトが指定されたテストブロックを呼び出し、コマンド解釈して、通信インタフェースを介してターゲットＰＣＢ１３にコマンドを送出することで、テストを実行することができる。
なお、検査機を構成するプログラマブル検査回路部１２に、拡張メモリインタフェースを取り付け、そこに治具１５を接続しても、同じようにしてターゲットＰＣＢのテストを実行することができる。
これにより、図１に示す検査ＲＯＭ１４は不要となり、拡張メモリの治具１５のみでターゲットＰＣＢ１３のテストが可能となる。 That is, an extended memory interface is attached to the host PC unit 11, and a jig (IC card, SD card, etc.) 15 is connected thereto. When all the test blocks in the storage unit 46 of FIG. 5 are stored in the jig (IC card or the like) 15, the other control units are used by using the control unit in the host PC unit 11. The target PCB 13 can be tested directly from the host PC unit 11 via the communication interface.
If both the basic operation test software and the test block in the product firmware storage unit 53 of FIG. 6 are stored, the test block designated by the basic operation test software is called, the command is interpreted, and communication is performed. A test can be executed by sending a command to the target PCB 13 via the interface.
Even if an extended memory interface is attached to the programmable inspection circuit unit 12 constituting the inspection machine and the jig 15 is connected thereto, the test of the target PCB can be executed in the same manner.
As a result, the inspection ROM 14 shown in FIG. 1 is not required, and the target PCB 13 can be tested only with the extension memory jig 15.

本発明の第１および第５の実施例に係る検査ＲＯＭシステムの構成図である。It is a block diagram of the test | inspection ROM system which concerns on the 1st and 5th Example of this invention. 本発明の第１の実施例に係る記憶部内のデータ格納図である。It is a data storage figure in the memory | storage part which concerns on 1st Example of this invention. 本発明の第３および第４の実施例に係る治具ＲＯＭ内のプログラム構造図である。It is a program structure figure in the jig | tool ROM which concerns on the 3rd and 4th Example of this invention. 本発明の第１の実施例に係る検査システムのブロック図である。It is a block diagram of the inspection system concerning the 1st example of the present invention. 本発明の第２の実施例に係る検査システムのブロック図である。It is a block diagram of the inspection system concerning the 2nd example of the present invention. 本発明の第３および第４の実施例に係る治具ＲＯＭ内の機能ブロック図である。It is a functional block diagram in the jig | tool ROM which concerns on the 3rd and 4th Example of this invention.

Explanation of symbols

１１…ホストＰＣ部、１１ａ…ホストＰＣ部の表示部、
１２…プログラマブル検査回路部、１３…ターゲットＰＣＢ、１４…検査ＲＯＭ、
１５…拡張メモリ用治具、２１…ＲＯＭコード、２２，２３…データブロックａ〜ｎ、
３１…検査用部、３２…製品ソフト（アプリケーション）、３３…ファームウェア、
３４…ハードウェア（Ｈ／Ｗ）、１４Ａ…第２の実施例の検査ＲＯＭ、
４１…ホストＰＣ部内の通信部、４２…ホストＰＣ部内の記憶部、
４３…ホストＰＣ内の編集部、４４…検査ＲＯＭ内の通信部、
４５…検査ＲＯＭ内のコマンド処理部、４６…検査ＲＯＭ内の記憶部、
４７…検査ＲＯＭ内のテストブロックＮＯ．記憶部、
４４Ｂ…ターゲットＰＣＢ内の通信部、４８…検査ＲＯＭ内のコマンド解釈部、
４９…検査ＲＯＭ内の検索部、５０…検査ＲＯＭ内のプリフェッチ部、
５１…ターゲットＰＣＢ内の通信検知部、５２…ターゲットＰＣＢ内の切替部、
５３…製品ファーム記憶部、
５３Ａ…基本動作テスト用ソフトおよびテストブロックエリア、
５３Ｂ…製品アプリケーションエリア、５３Ｃ…ファームウェアエリア。 11: Host PC section, 11a: Display section of host PC section,
12 ... Programmable inspection circuit unit, 13 ... Target PCB, 14 ... Inspection ROM,
15 ... Expansion memory jig, 21 ... ROM code, 22, 23 ... Data blocks a to n,
31 ... inspection unit, 32 ... product software (application), 33 ... firmware,
34: Hardware (H / W), 14A: Inspection ROM of the second embodiment,
41 ... Communication unit in the host PC unit, 42 ... Storage unit in the host PC unit,
43 ... Editing unit in the host PC, 44 ... Communication unit in the inspection ROM,
45 ... Command processing unit in the inspection ROM, 46 ... Storage unit in the inspection ROM,
47 ... Test block No. in the inspection ROM Storage unit,
44B ... Communication unit in the target PCB, 48 ... Command interpretation unit in the inspection ROM,
49 ... Search unit in inspection ROM, 50 ... Prefetch unit in inspection ROM,
51 ... Communication detection unit in the target PCB, 52 ... Switching unit in the target PCB,
53. Product firmware storage unit,
53A: Basic operation test software and test block area,
53B: Product application area, 53C: Firmware area.

Claims

In the inspection system that performs handshaking by communication between the host PC unit and the inspection ROM on the target PCB side and inspects the target PCB,
A communication interface means for communicating with the host PC section, a storage means for storing a test block loaded from the host PC section, and a test block NO. Test block NO. Storage means, command interpretation means for interpreting each data of the test block, search means for searching whether there is the specified test block, command processing means for executing command processing,
The search means includes a test block No. requested by the host PC unit. Test block NO. Is the above test block NO. If already in storage,
The command interpretation means reads the test block stored in the test block storage means, interprets the test block,
The command processing means executes a test on the target PCB to be inspected,
The communication interface means sends the requested test block NO. Is not in the storage means, the test block NO. A test ROM system characterized in that a test block request is sent to a host PC unit, the test block is acquired, the test block is passed to the command interpretation means and execution means, and the test is executed.