JP4246352B2

JP4246352B2 - Physical link verification control method

Info

Publication number: JP4246352B2
Application number: JP2000090614A
Authority: JP
Inventors: 雅夫大塚
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-03-29
Filing date: 2000-03-29
Publication date: 2009-04-02
Anticipated expiration: 2020-03-29
Also published as: JP2001285482A

Description

【０００１】
【発明の属する技術分野】
本発明は加入者側のアクセスネットワーク（ＡＮ:Access Network)と交換機（ＬＥ:Local Exchange)間の通信制御方式であるＶ5.2 インタフェースの物理リンク検証制御方式に関する。
【０００２】
公衆通信サービスを提供するネットワークは，交換機を境として加入者電話機を接続する加入者系と交換機間を接続する中継系とに区分される。加入者系のネットワークをアクセスネットワーク（ＡＮ:Access Network)と呼ばれるが，近年この部分のディジタル化が進みつつあり，交換局から加入者宅の近くまで光伝送路や無線等のディジタル回線で接続し，そこから電話機までを従来のアナログ回線で接続して，伝送路の敷設，保守を容易にして，多様な通信サービスに対応可能にするようにしている。ところが，電話機はアナログインタフェースであり，従来の交換機は直接アナログ信号を制御している場合，交換機から４８Ｖの電圧をかけて，流れる電流を監視して受話器のオンフック，オフフックを検出し，着信時にベルを鳴らすための交流を交換機から送出しており，このような信号を直接ディジタル回線に通すことはできない。
【０００３】
すなわち，加入者線をディジタル回線するには交換機と加入者系のアクセスネットワークとの間で，電話機を制御するための制御プロトコルを新たに規定する必要があり，そのためにヨーロッパの通信標準化機関であるＥＴＳＩ（European Telecommunication Standard Institute)が制定した信号方式の規格がＶ５インタフェースとして呼ばれるものである。その中の交換機とアクセスネットワークの間を１本の多重化リンクで，加入者とタイムスロットとを固定したインタフェースがＶ５．１インタフェースと呼ばれ，交換機とアクセスネットワークの間を複数本の多重化リンクで接続し，加入者とタイムスロットの関係を固定しないインタフェースがＶ５．２と呼ばれ，それぞれ国際電気通信連合の電信・電話（ＩＴＵ−Ｔ:International Telecommunication Union-Telegraph and Telephone) グループでＧ.964(V5.1)とＧ.965(V5.2)としてそのままの形で採択されている。
【０００４】
本発明はそのＶ５．２インタフェースについての物理リンク検証制御方式に関する。
【０００５】
【従来の技術】
図１４はＶ５．２インタフェースの基本構成図であり，ＥＴＳＩで制定したＥＴＳ300 347-1 のＶ５．２インタフェースとして規定され，ＩＴＵ−ＴでＧ.965として標準化されている。
【０００６】
図中，８０は一方が加入者側の装置としてアナログ電話機，ＩＳＤＮの端末（２Ｂ＋Ｄの速度の基本インタフェースサービス（ＢＲＩ）対応の端末，及び１次群速度インタフェース（ＰＲＩ）である２，０４８Ｋｂｐｓ（または１．５Ｍｂｐｓ）に対応する端末）を多数収容し，他方が交換機側と複数本の時分割多重のリンクで接続するアクセスネットワーク（Access Network: ＡＮと略して表示される) ，８１は一方がＡＮ８０と複数の時分割多重のリンクで接続され，他方が他の交換機と接続される交換機（Local Exchange: ＬＥと略して表示される），８２は最大１６本の複数本の物理リンクから成る時分割多重の２，０４８Ｋｂｐリンク（これをＥ１リンクという）であり，図の例は１６本のＥ１リンクを備える。
【０００７】
また，各Ｅ１リンクは，後述する図１５に示すように３２個のタイムスロット（ＴＳ０〜ＴＳ３１で表す）で構成され，その中のＴＳ０は標準化された規格によりマルチフレーム構成で，ＡＮ８０とＬＥ８１間で各種の制御信号を送受信する。Ｖ５．２インタフェースではＡＮ８０とＬＥ８１はそれぞれ集線機能を備え，Ｅ１リンク内のチャネル（タイムスロット）と加入者は固定的に対応しているのではなく，通話毎に空きチャネルを選んで接続するため，一つのＶ５．２インタフェースに収容可能な加入者数には原理的な制限はない。各Ｅ１リンクにはそれぞれを検証（識別）するためのリンクＩＤ情報が付与されている
図１５はＥ１フレーム構成とＴＳ０情報の定義を示す。
【０００８】
Ｅ１リンクは図１５のＡ．に示すように，ＴＳ０〜ＴＳ３１の合計３２個のタイムスロット（ＴＳ）から成り，フレーム０〜フレーム１５の合計１６フレームのマルチフレーム構成を備え，タイムスロットＴＳ０のビット１〜８により当該Ｅ１リンクに関する各種の状態・監視情報を転送する。図１５のＢ．にＴＳ０のビット１〜８の各フレーム番号毎の情報定義を示す。この中のＣ₁，Ｃ₂，Ｃ₃，Ｃ₄はＣＲＣ（Cyclic Redundancy Check)の４ビットを表し，フレーム番号０〜７までのサブマルチフレームに対するＣＲＣの４ビットと，フレーム番号８〜１５までのサブマルチフレームに対するＣＲＣの４ビットが２フレーム毎にビット１の位置に設定される。また，ビット１の位置の「Ｅ」はＣＲＣエラー表示ビット，ビット３の位置の「Ａ」は遠隔警報指示を表すビットである。偶数のフレーム番号のビット２〜８にはフレーム整列用の信号パターンである「0011011 」が設定されている。また，奇数のフレーム番号のビット４〜８にはＳａ４〜Ｓａ８の４ビットの状態・監視用の各種信号が設定され，Ｓａ７ビットは対向システムからのＥ１リンクについての問合せ（ＦＥ−ＩＤＲｅｑ）に対して応答するために使用されるビットである。
【０００９】
図１６はＶ５．２インタフェースの機能を示す。Ｖ５．２インタフェースには，ＡＮ−ＬＥ間を接続するＥ１リンクの状態制御を行うための通信プロトコルとしてリンク制御プロトコル（Link Control Protocol)が規定されている。図１６には，通信プロトコル種別に対応して目的・機能が示されており，最初のＰＳＴＮ（Public Switched Telephone Network の略）プロトコルは，アナログ呼の接続制御の信号である。次のコントロールプロトコルは，システムの立ち上げ，ＩＳＤＮ呼の制御，加入者の閉塞等のアクセスネットワーク（ＡＮ，以下単にＡＮという）に収容する加入者状態の制御や，ＬＥとＡＮの状態を制御する機能を備える。ＢＣＣ（Bearer Channel Control) プロトコルはＬＥ−ＡＮ間のベアラチャネルの状態を制御（通話路の接続制御）する機能を備え，プロテクションコントロール(Protection Control)はＬＥ−ＡＮ間の制御チャネル（現用と予備の２つのチャネルがある）の切り替え制御の機能である。また，リンク制御プロトコル(Link Control Protocol) は，Ｅ１リンクの閉塞，Ｅ１リンクの整合等のＬＥ−ＡＮ間Ｅ１リンクの状態を制御する機能である。
【００１０】
このリンク制御プロトコルには，ＡＮ−ＬＥ間の実装Ｅ１リンクの接続正常性を検証するための制御手順として，リンク検証（または識別）手順（Link Identification Procedure)が含まれており，この手順にはＡＮ−ＬＥ間において，その一方から他方に対し予め定義された制御信号を送受信することによりＥ１リンクの物理的接続状態の正常性を確認する検証制御方式が規定されている。このリンク検証手順が成功裏に完了したＥ１リンクは使用可能状態とし，リンク検証手順が失敗したＥ１リンクは使用不可能状態とされ，以下に成功例，失敗例について図１７，図１８で説明する。なお，図１７，図１８に示す例のリンク検証手順は，ＬＥ側で開始しているが，当然ＡＮ側から開始することができる。
【００１１】
図１７はリンク検証手順の成功列を示す。この検証手順は上記図１４に示すＥ１リンクのＩＤ＝２５０（第１６位について行われる。最初にＬＥ側は対向するＡＮに対してリンク検証手順（Link Identification prcedure) 開始要求の宣言を行なう。すなわち，ＬＥからＡＮに対してＦＥ−ＩＤＲｅｑ（Link ID ＝250)という制御信号を送信する（図１７のａ）。なお，ＦＥ−ＩＤＲｅｑはFunction Element link Identification Requestを表す。これにによりＬＥは検証中の状態となる。この時検証を要求したリンク識別番号は「２５０」であり，ＦＥ−ＩＤＲｅｑを受信したＡＮは，該当するリンク識別番号２５０がこのＡＮのＥ１リンクとして実装されているならば，本信号内で指定されたリンクＩＤ（この例では２５０）に合致するＥ１リンクのＴＳ０上のＳａ７ビット値を０に設定し（図１７のｂ），ＦＥ−ＩＤＡｃｋをＬＥに返信する（図１７のｃ）。
【００１２】
ＬＥは送信したＦＥ−ＩＤＲｅｑに対してＡＮからＦＥ−ＩＤＡｃｋ（Function Element link Identification Acknowledge) が返信された際，当該Ｅ１リンクのＴＳ０上のＳａ７ビット（第７ビット）の値を確認し，０であればこのＥ１リンク（ＩＤ＝２５０）がＡＮ−ＬＥ間において正常に接続されていて使用可能と判断し，リンク検証手順（Link Identification Procedure)が成功裏に完了したものとみなし，識別番号２５０のリンクについての検証完了（解放）を指示するＦＥ−ＩＤＲｅｌ（Link ID ＝250)の制御信号をＡＮに送信する（図１７のｄ）。なお，ＦＥ−ＩＤＲｅｌはFunction Element link Identification Release requestを表す。これを受け取ったＡＮは，当該Ｅ１リンク（Link ID ＝250)のタイムスロットＴＳ０上のＳａ７ビット値を１に設定し，これがＬＥに送られる（図１７のｅ）。
【００１３】
図１８はリンク検証手順の失敗列を示す。この場合，上記図１７と同様に最初にＬＥ側から対向するＡＮに対してＦＥ−ＩＤＲｅｑ（Link ID ＝250)を送信する（図１８のａ）。この後ＬＥがＡＮからのＦＥ−ＩＤＡｃｋを受信した時（図１８のｃ），当該ＩＤ＝２５０のＥ１リンクのＴＳ０上のＳａ７ビットの値を確認した結果が１となっているため（図１８のｂ），当該Ｅ１リンクがＡＮ−ＬＥ間において正常に接続されていないとＬＥにおいて判断する。この場合，リンク検証手順（Link Identification procedure)が失敗と見なし，検証機能の開放を指示するＦＥ−ＩＤＲｅｌをＡＮに送信する（図１８のｄ）。この場合，当該Ｅ１リンク（Link ID ＝250)のタイムスロットＴＳ０上のＳａ７ビット値のは同じ１のままである（図１８のｅ）。
【００１４】
図１９にリンク検証手順が失敗する原因となる接続例を示す。上記図１８に示すようにリンク検証手順（Link Identification procedure)が失敗する原因として図１９に示す接続例が考えられる。この場合，ＬＥ側における第２位（２番目を表すＥ１リンク♯２）Ｅ１リンク（リンクＩＤ＝２００）と第１６位（♯１６）Ｅ１リンク（リンクＩＤ＝２５０）の接続が対向するＡＮとの間で交差して接続されて，矛盾していることから，ＬＥ側で第１６位Ｅ１リンク（リンクＩＤ＝２５０）に対してリンク検証手順を実行すると，対向するＡＮ側でリンクＩＤ＝２５０に該当するＥ１リンクに対してリンク検証手順を動作させても，ＬＥ側において対応するＥ１リンクが第２位Ｅ１リンク（リンクＩＤ＝２００）となり，結果的にこの手順は失敗となる。
【００１５】
【発明が解決しようとする課題】
上記したように，従来のＶ５．２インタフェースにおける，リンク検証手順（Link Identification procedure)は，アクセスネットワーク（ＡＮ）と交換機（ＬＥ）の各々において独立に実施され，しかも相互に対等な手順が実行されるが，次のような課題があった。
【００１６】
すなわち，検証対象のＥ１リンクについて，ＦＥ−ＩＤＲｅｑ受信側において当該Ｅ１リンクのタイムスロットＴＳ０のＳａ７ビット値を常時０と設定している場合，リンク検証手順が成功裏に完了することになってしまい，物理的接続状態の正常性が確認できないという問題があった。
【００１７】
また，ＦＥ−ＩＤＲｅｌの受信側において，当該Ｅ１リンクのタイムスロットＴＳ０上のＳａ７ビット値は該信号受信により１に設定することになっているが，ＦＥ−ＩＤＲＥＱ送信側ではこの確認をとるように決められていないため，Ｓａ７ビットが１に設定されないにも係わらず該Ｅ１リンクを使用可能と見なし，ＡＮ−ＬＥ間でＥ１リンク状態が矛盾する可能性があった。
【００１８】
本発明はＶ５．２インタフェースにおいてＥ１リンクの物理的接続状態の正常性を確認する制御を効率的に行うこと及び異常なリソースの切離しを可能にすることができる物理リンク検証制御方式を提供することを目的とする。
【００１９】
【課題を解決するための手段】
図１は本発明の原理構成を示す図であり，ＬＥ（交換機）のシステムの構成を示しこのＬＥとＶ５．２インタフェースで接続された対向システムであるＡＮは図示省略されている。図中，１は通話路の交換を行うネットワーク，２はネットワークの制御や，データリンクの設定制御及びリンク制御プロトコル処理等を行う信号処理装置，３は各Ｅ１リンクのＶ５．２インタフェースによるＡＮ（アクセスネットワーク）−ＬＥ間を接続するＥ１リンクの状態制御を行う上記図１５に示す機能を実現するための信号制御装置，４はそれぞれが各ディジタル端末と対向システム（図示省略されたＡＮ）との間で制御信号及び情報信号を時分割多重により伝送する複数個設けられたＶ５．２インタフェースのＥ１リンク，５はそれぞれ対応するＥ１リンクに接続された複数個設けられたディジタル端末である。また，信号処理装置２内にはデータリンク設定制御部２０及びリンク制御プロトコル部２１が備えられ，信号制御装置３内にはデータリンク制御部３０が設けられている。また，各Ｅ１リンクは３２のタイムスロットを備え，タイムスロットＴＳ０はマルチフレームにより制御・監視信号を伝送すると共に当該Ｅ１リンクの状態を表す信号（Ｓａ７ビット）も伝送し，第一位あるいは第二位のＥ１リンク上のタイムスロットＴＳ１６にはＶ５．２インタフェースによるＥ１リンク検証手順による制御信号を伝送する通信チャネル４０が設けられる。
【００２０】
ＬＥとＡＮ間の制御情報の送受は，信号制御装置３の１端子と，ネットワーク１を介してディジタル端末５のＥ１リンク４上の１タイムスロット（ＴＳ１６）とを接続することにより形成される通信チャネル４０上で行われる。通信チャネル４０は自ＬＥ内の信号処理装置２内のデータリンク設定制御部２０が，信号制御装置３内のデータリンク制御部３０を駆動して，対向ＡＮとの間にデータリンク確立を行うことにより形成される。
【００２１】
本発明による物理リンク検証制御方式は，信号処理装置２のリンク制御プロトコル部２１の制御により信号制御装置３を経由した通信チャネル４０を使用して実行され，以下の(1) 〜(8) の各制御内容を説明する。なお，この制御は図１に示すＬＥのリンク制御プロトコル部２１の制御により実行されるが，これと同様の構成を備える対向するＡＮ（アクセスネットワーク）側で実行することもできる。
【００２２】
(1) ＬＥ（図１に示すシステム）において，リンク検証手順を実行する場合，信号処理装置２のリンク制御プロトコル部２１において，検証対象の識別番号（ＩＤ）を持つＥ１リンクについて事前にそのＴＳ０上の第７ビット（以下，Ｓａ７ビットという）を判定し，その値が１になっている場合（当該リンクが通常の運用状態であることを表す）には，リンク検証手順を実行するが，その値が通常の運用状態を表さない０になっている場合は，ＦＥ−ＩＤＲｅｑの送出を始めとする一連の検証手順を実施しないように制御する。この時，Ｓａ７ビット値が０であることは，対向するシステム（図１の例では図示省略されたＡＮ）がこのリンク検証手順の機能そのものを具備していないことが考えられ，その場合はリンク検証手順を実行する意味がない。従って，Ｓａ７が最初から０の場合は，リンク検証手順を実施しないことで不必要なリンク検証手順の実行を回避することができる。
【００２３】
(2) 上記の(1) のＳａ７ビットの判定を周期的に行って，値が０である場合は，次の周期に再度同様の判定を行い，値が１であればリンク検証手順を実行する。これは，対向するシステムの動作状態によっては，このＥ１リンクのＳａ７ビット値が１に復旧する可能性があり，その場合はリンク検証手順を実行する意義があり，周期的な判定によりその可能性を高めることができる。
【００２４】
(3) 上記(2) のＳａ７ビットの判定を周期的に行った時に，連続的に０である場合，ＦＥ−ＩＤＲｅｌ（リンク検証完了）を対向するシステム（図１の例では図示省略されたＡＮ）に送出する。対向するシステムによっては，このＦＥ−ＩＤＲｅｌの受信により当該Ｅ１リンクのＳａ７ビット値が１に復旧する可能性がある。この場合，上記(2) より更に, リンク検証手順を実行できる可能性を高めることができる。
【００２５】
(4) 上記(3) のＦＥ−ＩＤＲｅｌ（リンク検証完了）を対向するシステムへの送出後に，当該Ｅ１リンクのＳａ７ビットを判定し，値が０となっている場合に再度，ＦＥ−ＩＤＲｅｌを対向するシステムに送出する。この二度目のＦＥ−ＩＤＲｅｌ送出後にＳａ７ビットを判定した値が０となっている場合には，上記の(1) 〜(3) の手順によりＳａ７ビットの値を判定する。これにより，上記の(3) の場合より更にリンク検出手順の可能性を高めることができる。
【００２６】
(5)リンク検証手順実行中に，ＦＥ−ＩＤＲｅｌの送出後に，当該Ｅ１リンクのＳａ７ビットを判定し，値が０になっていると，再度ＦＥ−ＩＤＲｅｌを対向するシステムに送出する。この場合，上記の(3) と同様に，ＦＥ−ＩＤＲｅｌ受信により当該Ｅ１リンクのＳａ７ビットの値が１に復旧する可能性がある。これにより，ＡＮ−ＬＥ間のＥ１リンク状態の整合性を高めることができる。
【００２７】
(6) 上記の(5) により, 連続的なＦＥ−ＩＤＲｅｌの送出を実施したにもかかわらずＳａ７ビットの判定結果が０である場合は，当該Ｅ１リンクを使用不可能状態にする。これにより，適度な復旧手順の試行と適切な障害リソースの切離しを提供するものである。
【００２８】
(7) リンク検証手順に実行要否とは無関係に，周期的にＳａ７ビットを判定し値が１となっている場合は，ＦＥ−ＩＤＲｅｌを送出する。これにより当該Ｅ１リンクの正常性を高める。
【００２９】
また，上記の(1) 〜(7) の制御信号は，ＥＴＳ300 347-1 のＶ５．２インタフェースに定められるものである。
【００３０】
【発明の実施の形態】
図２は実施例のハードウェア構成を示す。図中，２，２０，２１，３，３０，４０，５は上記図１の同じ符号の各部に対応し，２は信号処理装置，２０はデータリンク設定制御部，２１はリンク制御プロトコル部，３は信号制御装置，３０はデータリンク制御部として設けられたＬＡＰＶ５−ＤＬ制御部（リンクアクセスプロトコルＶ５データリンク制御部），４０はタイムスロット１６（ＴＳ１６）による制御信号を伝送する通信チャネル，５はディジタル端末である。リンク制御プロトコル部２１内の２１ａはリンク検証手順実行制御部，２１ｂはタイムスロット０の第７ビットの値を監視するＴＳ０Ｓａ７状態監視制御部，２１ｃは各Ｅ１リンクのＳａ７ビットによる使用可否の判別結果であるＥ１リンク使用可否情報の格納部である。
【００３１】
信号処理装置２は，信号制御装置３内のデータリンク制御部３０を駆使して，データリンク設定制御部２０によりデータリンク確立手順を制御し，リンク検証手順実行制御部２１ａはＬＥとＡＮとの間でリンク検証手順を実施し，ＴＳ０Ｓａ７状態監視制御部２１ｂがディジタル端末５に収容される検証対象Ｅ１リンクの奇数フレーム上のタイムスロット０（ＴＳ０）のＳａ７ビットの値（上記図１５のＢ．参照）を確認し，Ｅ１リンク使用可否情報の格納部２１ｃに格納され，その内容はリンク検証手順実行制御部２１ａにより参照・更新される。
【００３２】
信号制御装置３は，信号処理装置２からの要求に従い，ＬＡＰＶ５−ＤＬ制御部（リンクアクセスプロトコルＶ５データリンク制御部）３０により通信チャネル４０を形成するために該当端子にＡＮとの間で次の３０ａ〜３０ｅのデータリンク確立を行う。
【００３３】
３０ａ：ＰＳＴＮＤＬ（ＰＳＴＮ信号用データリンク）
３０ｂ：Control ＤＬ（制御プロトコル用データリンク）
３０ｃ：ＢＣＣＤＬ（ベアラチャネル制御用データリンク）
３０ｄ：Link Control ＤＬ（リンク制御プロトコル用データリンク）
３０ｅ：Protection ＤＬ（プロテクションプロトコル用データリンク）
本発明では，上記のデータリンクの内でタイムスロット１６（ＴＳ１６）を用いた通信チャネル４０上に確立されるリンク制御プロトコル用データリンク３０ｄを使用して各種制御情報をＡＮとの間で送受信する。
【００３４】
図３はＥ１リンク使用可否情報の構成であり，上記図２の格納部２１ｃに格納された情報である。Ｅ１リンク使用可否情報は，Ｅ１リンク識別番号（リンクＩＤ）毎に，使用可否の状態情報，Ｓａ７ビットの判定結果，Ｓａ７ビットの判定回数，実施可能か実施不可の何れであるかを表す検証実施の可否，検証が実施済か未実施かを表す検証実行状態，検証が成功か失敗かを表す検証結果の履歴名の情報とで構成される。なお，Ｓａ７ビット判定回数は，Ｓａ７ビットの判定動作かＡｃｋを受けた時と，解放した後の２回行なわれ，このＳａ７ビット判定回数としてその累計値が設定される。
【００３５】
上記図２のリンク検証手順実行制御部２１ａは，手順実施により状態が更新される毎にＥ１リンク状態を図３に示すＥ１リンク使用可否情報上に反映する。
【００３６】
図４はリンク検証手順により送受信される各種信号のフォーマットを示し，この信号フォーマットはＶ５．２インタフェースにより規定されているものである。信号は図４のａ．に示すように，１４オクテット（バイト）で構成され，先頭がフラグ（オクテット１）で，次にエンベロプ機能アドレス（オクテット２，３），Ｖ５データリンクアドレス（オクテット４，５），制御（コントロール）フィールド（オクテット６，７），プロトコル識別子（オクテット８），０（オクテット９），レイヤ３アドレス（オクテット１０），メッセージタイプ（オクテット１１），その後にリンク制御機能情報エレメント（オクテット１２〜１４）とで構成される。図４のｂ．にリンク制御機能情報エレメント(Link Control Function I.E.)の３オクテットの内容を示す。
【００３７】
図５はリンク検証制御の実施例１のシーケンスであり，図中，５は交換機（ＬＥ），６はアクセスネットワーク（ＡＮ）を表す。
【００３８】
本発明の物理リンク検証制御方式は，ＬＥ５とＡＮ６の何れも同様の構成（図２）を備え，その何れの側からも開始することができ，図５の例ではＬＥから開始するものとし，以下に処理の順（ａ〜ｅ）に説明する。
【００３９】
リンク検証手順実行制御部２１ａはリンク検証手順の開始要求を受け付けると（図５のａ），ＴＳ０Ｓａ７状態監視制御部２１ｂにより要求された検証対象Ｅ１リンクのタイムスロット０の奇数フレームのＴＳ０Ｓａ７ビット値を判定する（図５のｂ）。判定の結果，Ｓａ７ビットが０であった場合，リンク検証手順実行制御部２１ａは，以降のＦＥ−ＩＤＲｅｑ（Ｅ１リンクの識別番号の検証要求）送出による検証手順動作をとりやめ（図５のｃ），リンク検証実施の開始要求元にリンク検証成功（未実施であることを表示）を通知する（同ｄ）。リンク検証手順実行制御部２１ａは，当該Ｅ１リンクを検証実施不可で且つ使用可能状態とみなし，その旨をＥ１リンク使用可否情報の格納部２１ｃに格納する（図５のｅ）。上記のｂにおいて，判定の結果，Ｓａ７ビット値が通常の運用状態を表す１であった場合，リンク検証手順実行制御部２１ａは，予め定められたリンク検証手順を実施する。
【００４０】
これにより，当該検証対象のＥ１リンクを通話接続用に割り当てることができる。
【００４１】
図６はリンク検証制御の実施例２の制御シーケンスであり，図中，５，６は上記図５と同様にそれぞれ交換機（ＬＥ），アクセスネットワーク（ＡＮ）を表す。
【００４２】
この実施例２では，上記図５の処理に対しＴＳのＳａ７ビットの判定処理及びＦＥ−ＩＤＲｅｌ送出処理を含めた，ＴＳ０のＳａ７ビットの周期判定処理が行われ，以下に図６の制御シーケンスを処理順（ａ〜ｋ）に説明する。
【００４３】
リンク検証手順実行制御部２１ａ（図２）は，リンク検証手順開始要求を生起して（図６のａ），ＴＳ０Ｓａ７状態監視制御部２１ｂ（図２）により，要求された検証対象Ｅ１リンクのＴＳ０Ｓａ７ビット値を判定する（図６のｂ）。判定の結果，Ｓａ７ビット値が０であった場合，リンク検証手順実行制御部２１ａは，以降のＦＥ−ＩＤＲｅｑ送出による検証手順動作を取りやめ（図６のｃ），リンク検証手順開始要求元にリンク検証成功（未実施）を通知する（同ｄ）。以上は上記図５と同様であるが，この後，このリンク検証手順成功を通知すると，リンク検証手順実行制御部２１ａは，当該Ｅ１リンクに関してＳａ７ビット値判定待ちタイマーの動作を開始し，タイマーが満了すると（図６のｅ），ＴＳ０Ｓａ７状態監視制御部２１ｂにより，要求された検証対象Ｅ１リンクのＴＳ０Ｓａ７ビット値を判定する（同ｆ）。判定の結果，Ｓａ７ビット値が０であった場合，今回の判定の試みが連続して２回か否か判定し（図６のｇ），２回目の判定であれば対向するＡＮ６に対しＦＥ−ＩＤＲｅｌを送出する（同ｈ）。なお，前記のｇにおいて２回連続して０であるかの判定をしているが，３回以上連続しているか判定するようにしても良い。
【００４４】
リンク検証手順実行制御部２１ａは，当該Ｅ１リンクを検証実施不可で，且つ使用可能状態と見なし，その旨をＥ１リンク使用可否情報の格納部２１ｃ（図２）に設定する（図６のｉ）。
【００４５】
上記図６のｂにおいて，Ｓａ７ビット値が１であった場合は，リンク検証手順実行制御部２１ａは，▲１▼の経路で当該Ｅ１リンクの検証が実施可能で，且つ使用可能状態と見なし，その旨をＥ１リンク使用可否情報の格納部２１ｃに設定して（同６のｊ），予め定められたリンク検証手順を実施する（同ｋ）。上記図６のｆにおいて，Ｓａ７ビット値が１であった場合も，同様にｊ，ｋの処理が行われる。
【００４６】
図７はリンク検証制御の実施例３の制御シーケンスであり，図中，５，６は上記図５〜図７と同様にそれぞれ交換機（ＬＥ），アクセスネットワーク（ＡＮ）を表す。
【００４７】
この実施例３では，上記図６の判定手順に対して更に，再度のＦＥ−ＩＤＲｅｌ送出処理を含めた，ＴＳ０Ｓａ７ビット判定手順が行われ，以下に以下に図７の制御シーケンスを処理の順（ａ〜ｐ）に説明する。
【００４８】
ＬＥのリンク検証手順開始要求により，リンク検証手順実行制御部２１ａは，上記図６のａ〜ｇと同様の手順（図７では一部省略）で，ＴＳ０Ｓａ７状態監視制御部２１ｂによる検証対象Ｅ１リンクのＴＳ０Ｓａ７ビット値判定が連続して２回目か否か判定し，もし２回目のＳａ７ビット０の判定であるならば，対向ＡＮにＦＥ−ＩＤＲｅｌを送出する（図７のｈ）。この時，リンク検証手順実行制御部２１ａは，当該Ｅ１リンクに関してＳａ７ビット値再判定待ちタイマーの動作を開始し，タイマーが満了すると，ＴＳ０Ｓａ７状態監視制御部２１ｂにより検証対象Ｅ１リンクのＴＳ０Ｓａ７ビット値を判定する（図７のｊ）。
【００４９】
判定の結果，Ｓａ７ビット値が０であった場合，リンク検証手順実行制御部２１ａは，再度対向ＡＮにＦＥ−ＩＤＲｅｌを送出し（図７のｋ），当該Ｅ１リンクに関してＳａ７ビット値再判定待ちタイマーの動作を開始し（同ｌ），当該タイマーが満了すると，ＴＳ０Ｓａ７状態監視制御部２１ｂにより検証対象Ｅ１リンクのＴＳ０Ｓａ７ｂ値を判定する（同ｍ）。この判定の結果，Ｓａ７ビット値が０であった場合，当該Ｅ１リンクを検証実施不可で且つ使用可能状態とみなし，その旨をＥ１リンク使用可否情報の格納部２１ｃに格納する（図７のｎ）。
【００５０】
上記の図７のｊ及びｍの判定において，Ｓａ７ビット値が１の場合，リンク検証手順実行制御部２１ａは，当該Ｅ１リンクを検証実施可能で且つ使用可能状態とみなし（図７のｏ，ｐ），その旨をＥ１リンク使用可否情報の格納部２１ｃに格納する。
【００５１】
図８はリンク検証制御の実施例４の制御シーケンスであり，図中，５，６は上記図５〜図７と同様にそれぞれ交換機（ＬＥ），アクセスネットワーク（ＡＮ）を表す。
【００５２】
この実施例４では，リンク検証手順実施中にＦＥ−ＩＤＲｅｌ送出後のＴＳ０Ｓａ７ビット値判定を行い，以下に図８の制御シーケンスを処理の順（ａ〜ｑ）に説明する。
【００５３】
リンク検証手順開始要求により（図８のａ），リンク検証手順実行制御部２１ａは，送出ＦＥ−ＩＤＲｅｑに対して（同ｂ），Ｓａ７ビット値と共にＦＥ−ＩＤＡｃｋが返信された際（同ｃ，ｄ），ＴＳ０Ｓａ７状態監視制御部２１ｂにより，検証対象Ｅ１リンクのＴＳ０Ｓａ７ビット値を判定する（同ｅ）。判定の結果，Ｓａ７ビット値が０であると，リンク検証手順実行制御部２１ａは，対向ＡＮにＦＥ−ＩＤＲｅｌを送出し（図８のｆ），当該Ｅ１リンク値再判定待ちタイマーの動作を開始し（同ｇ），当該タイマーが満了するとＴＳ０Ｓａ７状態監視制御部２１ｂにより再度検証対象Ｅ１リンクのＴＳ０Ｓａ７ビット値を判定する（同ｉ）。判定の結果，Ｓａ７ビット値が０であると，リンク検証手順実行制御部２１ａは，対向ＡＮに再度ＦＥ−ＩＤＲｅｌを送出し（図８のｊ），当該Ｅ１リンク値再判定待ちタイマーの動作を開始し（同ｋ），タイマーが満了すると検証対象Ｅ１リンクのＳａ７ビット値を判定する（同ｍ）。
【００５４】
この判定でＳａ７ビット値が０であると，リンク検証手順実行制御部２１ａはリンク検証手順開始要求元にリンク検証失敗（Ｓａ７復旧不可）を通知し（同ｐ），当該Ｅ１リンクを検証実施不可且つ使用不可状態とみなし，その旨をＥ１リンク使用可否情報の格納部２１ｃに格納する（同ｎ）。
【００５５】
上記図８のｉ及びｍのＳａ７ビット値の判定において，Ｓａ７ビット値が１の場合，リンク検証手順実行制御部２１ａはリンク検証手順開始要求元にリンク検証成功（ＦＥ−ＩＤＡｃｋ受信時にＳａ７＝０）を通知し（図８のｌ，ｏ），当該Ｅ１リンクを検証実施可能状態とみなし，その旨をＥ１リンク使用可否情報の格納部２１ｃに格納する（図８のｑ）。
【００５６】
上記図８のｅのＳａ７ビット値の判定において，Ｓａ７ビット値が１の場合，リンク検証手順実行制御部２１ａは，リンク検証手順開始要求元にリンク検証失敗（ＦＥ−ＩＤＡｃｋ受信時にＳａ７＝１）を通知し（図８のｈ），当該Ｅ１リンクを検証実施可能で，且つ使用不可状態とみなし，上記の図８のｎと同様にその旨をＥ１リンク使用可否情報の格納部２１ｃに格納する。
【００５７】
図９はリンク検証制御の実施例５の制御シーケンスであり，図中，５，６は上記図５〜図８と同様にそれぞれ交換機（ＬＥ），アクセスネットワーク（ＡＮ）を表す。
【００５８】
この実施例５では，リンク検証手順とは独立してＦＥ−ＩＤＲｅｌ送出によるＥ１リンク正常性確認手順を行うものであり，以下に図９の制御シーケンスを処理の順（ａ〜ｇ）に説明する。
【００５９】
Ｅ１リンク状態確認要求が発生し（図９のａ），これを受付けたリンク検証手順実行制御部２１ａは，ＴＳ０Ｓａ７状態監視制御部２１ｂにより，確認対象Ｅ１リンクのＴＳ０Ｓａ７ビット値を判定する（同ｂ）。この判定の結果，Ｓａ７ビット値が１であった場合，リンク検証手順実行制御部２１ａは，対向ＡＮにＦＥ−ＩＤＲｅｌを送出し（図９のｃ），当該Ｅ１リンクに関してＳａ７ビット値再判定待ちタイマーの動作を開始する（同ｄ）。当該タイマーが満了した場合，ＴＳ０Ｓａ７状態監視制御部２１ｂにより確認対象Ｅ１リンクのＴＳ０Ｓａ７ビット値を判定する（図９のｅ）。この判定の結果，Ｓａ７ビット値が１であった場合（図９のｆ），リンク検証手順実行制御部２１ａは，当該Ｅ１リンクを検証実施不可で且つ使用可能状態とみなし，その旨をＥ１リンク使用可否情報の格納部２１ｃに格納する（同ｇ）。
【００６０】
図９の上記ｂの判定における判定の結果，Ｓａ７ビット値が０であった場合，リンク検証手順実行制御部２１ａは，当該Ｅ１リンクを検証実施不可で且つ使用可能状態とみなし，その旨をＥ１リンク使用可否情報の格納部２１ｃに格納する（図示省略）。
【００６１】
次に上記図２に示す機能ブロックのリンク制御プロトコル部２１の中のリンク検証手順実行制御部２１ａにおいて上記実施例の制御シーケンスを実現するためのフローチャートを示す。なお，リンク検証手順実行制御部２１ａの機能は，リンク検証手順の周期起動の制御と検証種別の判定の制御を行うリンク検証手順実行判定処理フロー（図１０）とリンク検証手順実行の処理フロー（図１１乃至図１３）の２つで構成され，それぞれについて説明する。
【００６２】
図１０に示すリンク検証手順実行判定処理フローでは，周期時間になって周期起動が開始されると（図１０のＳ１），起動する検証の種別を判定する（同Ｓ２）。検証種別が状態確認（異常と判定されたリンクについて現在の状態を確認すること）である場合は，状態確認実施要求をリンク検証手順実行の処理に対して発行し（図１０のＳ３），通常検証（プロトコルのメッセージのやりとりを行った上でＳａ７の状態を受け取ることによる検証）である場合は通常検証実施要求を発行する（同Ｓ４）。続いて，再起動タイマーを駆動し（図１０のＳ５），再起動タイマーがタイムアウトすると（同Ｓ６），検証種別判定を再起動し（同Ｓ７），処理を終了する。
【００６３】
図１１乃至図１３に示すリンク検証手順実行の処理フロー（その１）〜（その３）は，上記の図７乃至図８に示す実施例３乃至実施例５の各制御シーケンスを含めてリンク検証手順実行制御部（図２の２１ａ）において実現するための処理フローであり，以下に説明する。
【００６４】
最初に図１１において，上記図１０のＳ３，Ｓ４による状態確認実施要求または通常検証実施要求の発生に対し，制御要求が受付けられると（図１１のＳ１），要求種別を判定し（同Ｓ２），状態確認実施要求の場合は▲１▼の経路で後述する図１３の処理に移行し，通常検証実施要求の場合は，Ｓａ７ビット値判定回数カウンタを初期設定する（同Ｓ３）。この後，検証対象Ｅ１リンクのＳａ７ビット値判定は許容回数分実施したか判別し（図１１のＳ４），許容回数実施していないと，検証対象Ｅ１リンクのＳａ７ビット値を判定する（同Ｓ１２）。このＳ１２において，Ｓａ７ビット＝１の場合は▲３▼の経路で後述する図１２のＳ１６に移行し，Ｓａ７ビット＝０の場合は再判定タイマーを駆動し（図１１のＳ１４），再判定タイマーがタイムアウトすると（同Ｓ１５），Ｓａ７ビット値判定回数カウンタに１を加算し（同Ｓ１５），Ｓ４に戻る。
【００６５】
図１１のＳ４においてＳａ７ビット値判定を許容回数分実施した場合は，Ｓａ７ビット値判定回数カウンタを初期設定し（図１１のＳ５），検証対象Ｅ１リンクのＳａ７ビット値判定は許容回数分実施したか判別し（同Ｓ６），許容回数分実施した場合は，▲２▼の経路で後述する図１２のＳ２５に移行して当該Ｅ１リンクを使用不可能として設定（図２のＥ１リンク使用可否情報の格納部２１ｃに格納）する。Ｓ６の判定において許容回数分実施していないと判別されると，ＦＥ−ＩＤＲｅｌを対向するＡＮに送信し（図１１のＳ７），再判定タイマーを開始し（同Ｓ８），再判定タイマーがタイムアウトすると（同Ｓ９），検証対象Ｅ１リンクのＳａ７ビット値を判定する（同Ｓ１０）。Ｓａ７ビットが０である場合は，Ｓａ７ビット値判定回数カウンタを１だけ加算し（図１１のＳ１１），Ｓ６に戻って処理を繰り返す。上記Ｓ１０において，Ｓａ７ビット値が１と判別されると，後述する図１２のＳ１６に移行する。
【００６６】
なお，上記図１１のＳ３〜Ｓ４，Ｓ１２〜Ｓ１５の処理は，上記図１１に示す実施例３の制御シーケンスのｂ，ｆ，ｇ等の制御処理に対応し，図１１のＳ５〜Ｓ１１の処理は上記図１１のｈ〜ｎの処理に対応する。
【００６７】
図１２の処理フローは，上記図８に示す実施例４の制御シーケンスにおけるＬＥのリンク検証手順実行制御部の処理に対応し，最初のＳ１６は上記の図１１のＳ１０及びＳ１２においてＳａ７ビット値が１の場合に実行される検証手順実施の内容である。この場合，Ｓａ７ビット値判定回数カウンタを初期設定し（図１２のＳ１７），検証対象Ｅ１リンクのＳａ７ビット値の判定は，許容回数分実施したか判別する（同Ｓ１８）。ここで，許容回数に達していないことが判ると，ＦＥ−ＩＤＲｅｌを送信し（図１２のＳ１９），再判定タイマーを開始し（同Ｓ２０），再判定タイマーがタイムアウトすると（同Ｓ２１），検証対象Ｅ１リンクのＳａ７ビット値を判定し（同Ｓ２２），Ｓａ７ビットが０であれば，Ｓａ７ビット値判定回数カウンタを加算して（同Ｓ２３），Ｓ１８に戻って許容回数分になるまで同様の処理を繰り返す。上記Ｓ１８において，許容回数分実施したことが判ると，Ｓ２５に移行して，上記に説明した通りにＥ１リンク使用不可の設定を行う。また，Ｓ２２において，Ｓａ７ビット値が１であることが判ると，Ｅ１リンク使用可能と設定する（同Ｓ２４）。
【００６８】
次に図１３の処理フローは，図１１のＳ２の要求種別の判別において，状態確認である場合に実行され，その処理内容は上記図９に示す実施例５の制御シーケンスにおけるＬＥのリンク検証手順実行制御部の処理に対応する。最初に検証対象Ｅ１リンクのＳａ７ビット値を判定し（図１３のＳ２６），Ｓａ７ビット値が０の場合は処理を終了するが，Ｓａ７ビット値が１の場合は，Ｓａ７ビット判定回数カウンタを初期設定し（同Ｓ２７），検証対象Ｅ１リンクのＳａ７ビット値判定が許容回数分実施したか判別する（同Ｓ２８）。この時，許容回数分に達した場合は，処理を終了するが，達しない場合はＦＥ−ＩＤＲｅｌを対向ＡＮに送信し（図１３のＳ２９），再判定タイマーを開始し（同Ｓ３０），再判定タイマーがタイムアウトすると（同Ｓ３１），検証対象Ｅ１リンクのＳａ７ビット値を判定する（同Ｓ３２）。この判定でＳａ７ビットが１の場合は，Ｅ１リンクが使用可能としてＥ１リンク使用可否情報の格納部（図２の２１ｃ）に設定し（図１３のＳ３３），Ｓａ７ビットが０の場合は，Ｓａ７ビット値判定回数カウンタに１を加算して（同Ｓ３４），Ｓ２８に戻り同様の処理を繰り返す。
【００６９】
上記Ｓ２８において，検証対象Ｅ１リンクのＳａ７ビット値判定が許容回数分実施していた場合は，処理を終了する。
【００７０】
【発明の効果】
本発明の物理リンクの検証制御方式によれば，アクセスネットワーク（ＡＮ）と交換機（ＬＥ）間に実装されるＥ１リンクが正常に接続されていない旨を，標準の制御信号を用いて確認することが可能であり，また，当該異常リソースのシステムから切離しを効果的に実行することが可能である。これは，ＡＮまたはＬＥシステムまたは，ＡＮ−ＬＥ間のＶ５．２インタフェースそのものの信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の原理構成を示す図である。
【図２】実施例のハードウェア構成を示す図である。
【図３】Ｅ１リンク使用可否情報の構成を示す図である。
【図４】リンク検証手順により送受信される各種信号のフォーマットを示す図である。
【図５】リンク検証制御の実施例１のシーケンスを示す図である。
【図６】リンク検証制御の実施例２のシーケンスを示す図である。
【図７】リンク検証制御の実施例３のシーケンスを示す図である。
【図８】リンク検証制御の実施例４のシーケンスを示す図である。
【図９】リンク検証制御の実施例５のシーケンスを示す図である。
【図１０】リンク検証手順実行判定の処理フローを示す図である。
【図１１】リンク検証手順実行の処理フロー（その１）を示す図である。
【図１２】リンク検証手順実行の処理フロー（その２）を示す図である。
【図１３】リンク検証手順実行の処理フロー（その３）を示す図である。
【図１４】Ｖ５．２インタフェースの基本構成図である。
【図１５】Ｅ１フレーム構成とＴＳ０情報の定義を示す図である。
【図１６】Ｖ５．２インタフェースの機能を示す図である。
【図１７】リンク検証手順の成功列を示す図である。
【図１８】リンク検証手順の失敗列を示す図である。
【図１９】リンク検証手順が失敗する原因となる接続例を示す図である。
【符号の説明】
１ネットワーク
２信号処理装置
２０データリンク設定制御部
２１リンク制御プロトコル部
３信号制御装置
３０データリンク制御部
５ディジタル端末
４０通信チャネル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a physical link verification control system for a V5.2 interface, which is a communication control system between an access network (AN: Access Network) on a subscriber side and an exchange (LE: Local Exchange).
[0002]
A network that provides a public communication service is divided into a subscriber system that connects subscriber telephones and a relay system that connects the exchanges with the exchange as a boundary. A subscriber network is called an access network (AN), but in recent years the digitization of this part is progressing, and it is connected from the switching center to the vicinity of the subscriber's house via a digital line such as an optical transmission line or radio. From there, it connects to the telephone with a conventional analog line, making it easy to install and maintain transmission lines and to support various communication services. However, when the telephone is an analog interface and the conventional exchange directly controls the analog signal, a voltage of 48 V is applied from the exchange, the current flowing is monitored to detect the on-hook and off-hook of the receiver, AC is sent from the exchange, and such a signal cannot be passed directly through the digital line.
[0003]
That is, in order to digitally connect a subscriber line, it is necessary to newly define a control protocol for controlling the telephone between the exchange and the access network of the subscriber system. A signaling standard established by ETSI (European Telecommunication Standard Institute) is called V5 interface. Among them, the interface between the exchange and the access network is called a single multiplexed link, and the interface in which the subscriber and the time slot are fixed is called a V5.1 interface, and a plurality of multiplexed links are provided between the exchange and the access network. The interface that connects to the subscriber and does not fix the relationship between the subscriber and the time slot is called V5.2, and each G.964 is an international telecommunications union-telegraph and telephone (ITU-T) group. (V5.1) and G.965 (V5.2) are adopted as they are.
[0004]
The present invention relates to a physical link verification control system for the V5.2 interface.
[0005]
[Prior art]
FIG. 14 is a basic configuration diagram of the V5.2 interface, which is defined as the V5.2 interface of ETS300 347-1 established by ETSI and standardized as G.965 by ITU-T.
[0006]
In the figure, reference numeral 80 denotes an analog telephone as one of the devices on the subscriber side, an ISDN terminal (a terminal compatible with a basic interface service (BRI) with a speed of 2B + D, and a primary group speed interface (PRI) of 2,048 Kbps (or An access network (access network: abbreviated as AN), 81 is connected to the switch side by a plurality of time-division multiplexed links, one of which is an AN80 Is connected by a plurality of time-division multiplexed links, the other is connected to another exchange (Local Exchange: abbreviated as LE), 82 is a time-division consisting of a maximum of 16 physical links It is a multiplex 2,048 Kbp link (this is called an E1 link), and the example shown in the figure has 16 E1 links.
[0007]
Each E1 link is composed of 32 time slots (represented by TS0 to TS31) as shown in FIG. 15 to be described later, and TS0 of them is a multiframe configuration according to a standardized standard, and between AN80 and LE81. Send and receive various control signals. In the V5.2 interface, AN80 and LE81 each have a concentrating function, and the channel (time slot) in the E1 link and the subscriber do not correspond to each other in a fixed manner, but select and connect an empty channel for each call. There is no theoretical limit on the number of subscribers that can be accommodated in one V5.2 interface. Each E1 link is given link ID information for verification (identification).
FIG. 15 shows the definition of the E1 frame structure and TS0 information.
[0008]
The E1 link is shown in FIG. As shown in FIG. 3, the multi-frame configuration is composed of a total of 32 time slots (TS) from TS0 to TS31, and a total of 16 frames from frame 0 to frame 15, and bits 1 to 8 of time slot TS0 relate to the E1 link Transfer various status and monitoring information. B. of FIG. Shows the information definition for each frame number of bits 1 to 8 of TS0. C in this ₁ , C ₂ , C _Three , C _Four Represents 4 bits of CRC (Cyclic Redundancy Check), 4 bits of CRC for sub-multiframes with frame numbers 0 to 7 and 4 bits of CRC for sub-multiframes with frame numbers 8 to 15 every 2 frames. Set to bit 1 position. “E” at the bit 1 position is a CRC error display bit, and “A” at the bit 3 position is a bit indicating a remote alarm instruction. “0011011” which is a signal pattern for frame alignment is set in bits 2 to 8 of the even frame number. In addition, bits 4 to 8 of the odd frame number are set with various signals for monitoring and monitoring of 4 bits of Sa4 to Sa8, and the Sa7 bit corresponds to the inquiry (FE-IDReq) about the E1 link from the opposite system. Used to respond.
[0009]
FIG. 16 shows the function of the V5.2 interface. In the V5.2 interface, a link control protocol is defined as a communication protocol for controlling the state of the E1 link connecting between AN and LE. FIG. 16 shows the purpose and function corresponding to the communication protocol type, and the first PSTN (abbreviation of Public Switched Telephone Network) protocol is an analog call connection control signal. The next control protocol controls the status of subscribers accommodated in an access network (AN, hereinafter simply referred to as AN) such as system start-up, ISDN call control, subscriber blockage, and the status of LE and AN. It has a function. The BCC (Bearer Channel Control) protocol has a function to control the state of the bearer channel between the LE and AN (connection control of the communication path), and the protection control (Protection Control) is a control channel between the LE and the AN (active and standby). (There are two channels). The link control protocol is a function for controlling the state of the E1 link between the LE and the AN, such as blocking of the E1 link and matching of the E1 link.
[0010]
This link control protocol includes a link identification procedure (Link Identification Procedure) as a control procedure for verifying the connection normality of the mounted E1 link between AN and LE. A verification control method for checking the normality of the physical connection state of the E1 link by transmitting and receiving a predefined control signal from one to the other between the AN and LE is defined. The E1 link for which this link verification procedure has been successfully completed is set to an available state, and the E1 link for which the link verification procedure has failed is set to an unusable state. Successful and failed examples will be described below with reference to FIGS. . The link verification procedure in the example shown in FIGS. 17 and 18 starts on the LE side, but can naturally start on the AN side.
[0011]
FIG. 17 shows the success column of the link verification procedure. This verification procedure is performed for the E1 link ID = 250 (16th place shown in FIG. 14 above. First, the LE side declares a link identification procedure (Link Identification procedure) start request to the opposite AN. , LE transmits a control signal FE-IDReq (Link ID = 250) to the AN (a in FIG. 17), where FE-IDReq represents a Function Element link Identification Request, whereby LE is being verified. At this time, the link identification number requested to be verified is “250”, and the AN that has received the FE-IDReq has the corresponding link identification number 250 implemented as the E1 link of this AN. The Sa7 bit value on TS0 of the E1 link that matches the link ID specified in this signal (250 in this example) is set to 0 (b in FIG. 17), F The Reply to LE -IDAck (c in FIG. 17).
[0012]
When the LE returns a FE-IDAck (Function Element link Identification Acknowledge) from the AN to the transmitted FE-IDReq, the LE confirms the value of the Sa7 bit (7th bit) on TS0 of the E1 link. If there is, it is determined that this E1 link (ID = 250) is normally connected between the AN and LE and can be used, and it is considered that the Link Identification Procedure has been completed successfully. A control signal of FE-IDRel (Link ID = 250) instructing completion (release) of verification of the link is transmitted to the AN (d in FIG. 17). FE-IDRel represents Function Element link Identification Release request. The AN that has received this sets the Sa7 bit value on the time slot TS0 of the E1 link (Link ID = 250) to 1, which is sent to the LE (e in FIG. 17).
[0013]
FIG. 18 shows a failure column of the link verification procedure. In this case, as in FIG. 17, FE-IDReq (Link ID = 250) is first transmitted from the LE side to the facing AN (a in FIG. 18). Thereafter, when the LE receives the FE-IDAck from the AN (FIG. 18c), the result of confirming the value of the Sa7 bit on TS0 of the E1 link with ID = 250 is 1 (FIG. 18). B), the LE determines that the E1 link is not normally connected between the AN and the LE. In this case, the link identification procedure is regarded as a failure, and FE-IDRel instructing the release of the verification function is transmitted to the AN (d in FIG. 18). In this case, the Sa7 bit value on the time slot TS0 of the E1 link (Link ID = 250) remains the same 1 (e in FIG. 18).
[0014]
FIG. 19 shows a connection example that causes the link verification procedure to fail. As shown in FIG. 18, the connection example shown in FIG. 19 can be considered as a cause of the failure of the link identification procedure. In this case, the connection between the second position (E1 link # 2 representing the second) E1 link (link ID = 200) and the 16th position (# 16) E1 link (link ID = 250) on the LE side is opposite to the AN. When the link verification procedure is executed on the 16th E1 link (link ID = 250) on the LE side, the link ID = 250 on the opposite AN side. Even if the link verification procedure is operated for the E1 link corresponding to, the corresponding E1 link on the LE side becomes the second E1 link (link ID = 200), and as a result, this procedure fails.
[0015]
[Problems to be solved by the invention]
As described above, the link identification procedure (Link Identification procedure) in the conventional V5.2 interface is performed independently in each of the access network (AN) and the exchange (LE), and mutually equivalent procedures are executed. However, there were the following problems.
[0016]
That is, for the E1 link to be verified, if the Sa7 bit value of the time slot TS0 of the E1 link is always set to 0 on the FE-IDReq receiving side, the link verification procedure is successfully completed. There was a problem that the normality of the physical connection status could not be confirmed.
[0017]
On the receiving side of the FE-IDRel, the Sa7 bit value on the time slot TS0 of the E1 link is set to 1 by receiving the signal, but this confirmation is performed on the FE-IDREQ transmitting side. Since it is not determined, the E1 link is regarded as usable even though the Sa7 bit is not set to 1, and the E1 link state may be inconsistent between AN and LE.
[0018]
The present invention provides a physical link verification control method capable of efficiently performing control for confirming the normality of the physical connection state of the E1 link in the V5.2 interface and enabling abnormal resource separation. With the goal.
[0019]
[Means for Solving the Problems]
FIG. 1 is a diagram showing the basic configuration of the present invention, showing the configuration of an LE (switching) system, and the AN which is an opposing system connected to the LE through a V5.2 interface is not shown. In the figure, 1 is a network for exchanging a communication path, 2 is a signal processing device for performing network control, data link setting control, link control protocol processing, and the like, and 3 is an AN (by V5.2 interface for each E1 link). 15 is a signal control device for realizing the function shown in FIG. 15 for controlling the state of the E1 link connecting between the access network) and the LE. Each of the signal control devices 4 is connected to each digital terminal and an opposing system (an AN not shown). A plurality of V5.2 interface E1 links 5 for transmitting control signals and information signals by time division multiplexing between them are a plurality of digital terminals connected to the corresponding E1 links. The signal processing device 2 includes a data link setting control unit 20 and a link control protocol unit 21, and the signal control device 3 includes a data link control unit 30. Each E1 link has 32 time slots, and the time slot TS0 transmits a control / monitoring signal by multiframe and also transmits a signal (Sa7 bit) indicating the state of the E1 link. A communication channel 40 for transmitting a control signal according to the E1 link verification procedure using the V5.2 interface is provided in the time slot TS16 on the upper E1 link.
[0020]
The transmission and reception of control information between the LE and the AN is a communication formed by connecting one terminal of the signal control device 3 and one time slot (TS16) on the E1 link 4 of the digital terminal 5 via the network 1. On channel 40. In the communication channel 40, the data link setting control unit 20 in the signal processing device 2 in its own LE drives the data link control unit 30 in the signal control device 3 to establish a data link with the opposite AN. It is formed by.
[0021]
The physical link verification control system according to the present invention is executed using the communication channel 40 via the signal control device 3 under the control of the link control protocol unit 21 of the signal processing device 2, and the following (1) to (8) Each control content will be described. This control is executed by the control of the LE link control protocol unit 21 shown in FIG. 1, but can also be executed on the opposite AN (access network) side having the same configuration.
[0022]
(1) When the link verification procedure is executed in the LE (system shown in FIG. 1), the link control protocol unit 21 of the signal processing device 2 uses the TS0 for the E1 link having the identification number (ID) to be verified in advance. When the above seventh bit (hereinafter referred to as Sa7 bit) is determined and its value is 1 (indicating that the link is in a normal operation state), the link verification procedure is executed. When the value is 0 which does not represent a normal operation state, control is performed so that a series of verification procedures including transmission of FE-IDReq is not performed. At this time, if the Sa7 bit value is 0, it is considered that the opposing system (AN not shown in the example of FIG. 1) does not have the function of the link verification procedure itself. There is no point in performing the verification procedure. Therefore, when Sa7 is 0 from the beginning, unnecessary execution of the link verification procedure can be avoided by not performing the link verification procedure.
[0023]
(2) Perform the Sa7 bit determination in (1) above periodically. If the value is 0, perform the same determination again in the next cycle. If the value is 1, execute the link verification procedure. To do. There is a possibility that the Sa7 bit value of this E1 link is restored to 1 depending on the operating state of the opposite system. In this case, it is meaningful to execute the link verification procedure, and this possibility can be determined by periodic judgment. Can be increased.
[0024]
(3) When the determination of Sa7 bit in (2) above is performed periodically, if it is continuously 0, the system facing FE-IDRel (link verification complete) (not shown in the example of FIG. 1) AN). Depending on the opposing system, the Sa7 bit value of the E1 link may be restored to 1 by receiving this FE-IDRel. In this case, the possibility that the link verification procedure can be executed can be further increased from (2) above.
[0025]
(4) After sending FE-IDRel (link verification complete) in (3) above to the opposite system, determine the Sa7 bit of the E1 link and if the value is 0, set FE-IDRel again. Send to the opposite system. If the value of the Sa7 bit determined after this second FE-IDRel transmission is 0, the value of the Sa7 bit is determined by the procedures (1) to (3) above. As a result, the possibility of the link detection procedure can be further increased than in the case (3).
[0026]
(5) During execution of the link verification procedure, after sending the FE-IDRel, the Sa7 bit of the E1 link is judged. If the value is 0, the FE-IDRel is sent again to the opposite system. In this case, the value of the Sa7 bit of the E1 link may be restored to 1 by the reception of FE-IDRel, as in (3) above. Thereby, the consistency of the E1 link state between AN and LE can be improved.
[0027]
(6) If the Sa7 bit determination result is 0 even though continuous transmission of FE-IDRel is performed according to (5) above, the E1 link is disabled. This provides reasonable recovery procedure trials and appropriate fault resource isolation.
[0028]
(7) Regardless of whether the link verification procedure is necessary or not, if the Sa7 bit is periodically determined and the value is 1, FE-IDRel is transmitted. This improves the normality of the E1 link.
[0029]
Further, the control signals (1) to (7) described above are defined in the V5.2 interface of ETS300 347-1.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 2 shows a hardware configuration of the embodiment. In the figure, 2, 20, 21, 3, 30, 40, 5 correspond to the same reference numerals in FIG. 1, 2 is a signal processing device, 20 is a data link setting control unit, 21 is a link control protocol unit, 3 is a signal control device, 30 is a LAPV5-DL control unit (link access protocol V5 data link control unit) provided as a data link control unit, 40 is a communication channel for transmitting a control signal by the time slot 16 (TS16), 5 Is a digital terminal. 21a in the link control protocol unit 21 is a link verification procedure execution control unit, 21b is a TS0 Sa7 state monitoring control unit that monitors the value of the seventh bit of time slot 0, and 21c is a determination result of availability based on the Sa7 bit of each E1 link. This is a storage unit for E1 link availability information.
[0031]
The signal processing device 2 makes full use of the data link control unit 30 in the signal control device 3 to control the data link establishment procedure by the data link setting control unit 20, and the link verification procedure execution control unit 21 a uses the LE and AN. A link verification procedure is performed between the bits, and the value of the Sa7 bit of time slot 0 (TS0) on the odd frame of the verification target E1 link accommodated in the digital terminal 5 by the TS0Sa7 state monitoring control unit 21b (B. of FIG. Is stored in the E1 link availability information storage unit 21c, and the content is referred to and updated by the link verification procedure execution control unit 21a.
[0032]
In accordance with a request from the signal processing device 2, the signal control device 3 is connected to the corresponding terminal with the AN in order to form a communication channel 40 by the LAPV5-DL control unit (link access protocol V5 data link control unit) 30. Data links 30a to 30e are established.
[0033]
30a: PSTN DL (data link for PSTN signal)
30b: Control DL (data link for control protocol)
30c: BCC DL (data link for bearer channel control)
30d: Link Control DL (Data link for link control protocol)
30e: Protection DL (Data link for protection protocol)
In the present invention, various control information is transmitted / received to / from the AN using the link link protocol data link 30d established on the communication channel 40 using the time slot 16 (TS16) in the data link. .
[0034]
FIG. 3 shows the configuration of the E1 link availability information, which is information stored in the storage unit 21c of FIG. The E1 link availability information indicates, for each E1 link identification number (link ID), availability status information, Sa7 bit determination result, Sa7 bit determination count, and verification that indicates whether it can be performed or not. , Whether or not verification has been performed, verification execution status indicating whether verification has been performed, and verification result history name information indicating whether verification has succeeded or failed. The Sa7-bit determination count is performed twice when the Sa7-bit determination operation or Ack is received and after the release, and the accumulated value is set as the Sa7-bit determination count.
[0035]
The link verification procedure execution control unit 21a in FIG. 2 reflects the E1 link status on the E1 link availability information shown in FIG. 3 every time the status is updated by executing the procedure.
[0036]
FIG. 4 shows the format of various signals transmitted and received by the link verification procedure, and this signal format is defined by the V5.2 interface. The signals are shown in FIG. As shown in the figure, it is composed of 14 octets (bytes), the head is a flag (octet 1), the envelope function address (octets 2 and 3), the V5 data link address (octets 4 and 5), and the control (control) Field (octets 6 and 7), protocol identifier (octet 8), 0 (octet 9), layer 3 address (octet 10), message type (octet 11), and then link control function information elements (octets 12 to 14) Consists of. B. Of FIG. Shows the contents of 3 octets of the link control function information element (Link Control Function IE).
[0037]
FIG. 5 shows a sequence of the link verification control according to the first embodiment. In the figure, 5 represents an exchange (LE), and 6 represents an access network (AN).
[0038]
The physical link verification control system of the present invention has the same configuration (FIG. 2) for both LE5 and AN6, and can be started from either side. In the example of FIG. The processing will be described below in order of processing (a to e).
[0039]
When the link verification procedure execution control unit 21a receives a request to start the link verification procedure (a in FIG. 5), the TS0Sa7 bit value of the odd frame in the time slot 0 of the verification target E1 link requested by the TS0Sa7 state monitoring control unit 21b is obtained. Judgment is made (b in FIG. 5). If the Sa7 bit is 0 as a result of the determination, the link verification procedure execution control unit 21a cancels the subsequent verification procedure operation by sending the FE-IDReq (E1 link identification number verification request) (c in FIG. 5). , The link verification execution start request source is notified of the link verification success (indicating that the link verification has not been performed) (d). The link verification procedure execution control unit 21a regards the E1 link as unusable and usable, and stores that fact in the E1 link availability information storage unit 21c (e in FIG. 5). When the Sa7 bit value is 1 indicating the normal operation state as a result of the determination in b above, the link verification procedure execution control unit 21a performs a predetermined link verification procedure.
[0040]
Thereby, the E1 link to be verified can be allocated for call connection.
[0041]
FIG. 6 shows a control sequence of the link verification control according to the second embodiment. In the figure, reference numerals 5 and 6 denote an exchange (LE) and an access network (AN), respectively, as in FIG.
[0042]
In the second embodiment, the Sa7-bit determination process of TS0 and the FE-IDRel transmission process including the TS7-bit determination process and the FE-IDRel transmission process are performed on the process of FIG. 5, and the control sequence of FIG. The processing order (a to k) will be described.
[0043]
The link verification procedure execution control unit 21a (FIG. 2) generates a link verification procedure start request (FIG. 6A), and the TS0Sa7 status monitoring control unit 21b (FIG. 2) requests TS0Sa7 of the requested verification target E1 link. The bit value is determined (b in FIG. 6). If the Sa7 bit value is 0 as a result of the determination, the link verification procedure execution control unit 21a cancels the subsequent verification procedure operation by sending FE-IDReq (FIG. 6c), and links to the link verification procedure start request source. Notification of verification success (not performed) is sent (d). The above is the same as in FIG. 5, but when the link verification procedure success is notified thereafter, the link verification procedure execution control unit 21a starts the operation of the Sa7 bit value determination waiting timer for the E1 link, and the timer When it expires (e in FIG. 6), the TS0Sa7 state monitoring control unit 21b determines the TS0Sa7 bit value of the requested verification target E1 link (f). If the Sa7 bit value is 0 as a result of the determination, it is determined whether or not the current determination attempt is performed twice (g in FIG. 6). -Send IDRel (same as h). In addition, although it is determined whether it is 0 continuously twice in the above g, it may be determined whether it is continuous three times or more.
[0044]
The link verification procedure execution control unit 21a regards the E1 link as unusable and usable, and sets it in the E1 link availability information storage unit 21c (FIG. 2) (i in FIG. 6). .
[0045]
In FIG. 6b, when the Sa7 bit value is 1, the link verification procedure execution control unit 21a considers that the E1 link can be verified and can be used in the route (1). The fact is set in the E1 link availability information storage unit 21c (j of 6), and a predetermined link verification procedure is performed (k). In FIG. 6f, when the Sa7 bit value is 1, j and k are similarly processed.
[0046]
FIG. 7 shows a control sequence of the link verification control according to the third embodiment. In the figure, reference numerals 5 and 6 denote an exchange (LE) and an access network (AN), respectively, as in FIGS.
[0047]
In the third embodiment, a TS0Sa7 bit determination procedure including a FE-IDRel transmission process is performed again in addition to the determination procedure of FIG. 6, and the control sequence of FIG. a to p).
[0048]
In response to the LE link verification procedure start request, the link verification procedure execution control unit 21a performs the same procedure as a to g in FIG. 6 (partially omitted in FIG. 7) and the verification target E1 link by the TS0Sa7 state monitoring control unit 21b. It is determined whether or not the TS0 Sa7 bit value determination of the second time is the second consecutive, and if it is the second Sa7 bit 0 determination, FE-IDRel is sent to the opposite AN (h in FIG. 7). At this time, the link verification procedure execution control unit 21a starts the operation of the Sa7 bit value redetermination wait timer for the E1 link. When the timer expires, the TS0Sa7 state monitoring control unit 21b sets the TS0Sa7 bit value of the verification target E1 link. Judgment is made (j in FIG. 7).
[0049]
As a result of the determination, if the Sa7 bit value is 0, the link verification procedure execution control unit 21a sends FE-IDRel to the opposite AN again (k in FIG. 7), and waits for a Sa7 bit value re-determination for the E1 link. The timer operation is started (1), and when the timer expires, the TS0Sa7 state monitoring control unit 21b determines the TS0Sa7b value of the verification target E1 link (m). As a result of the determination, if the Sa7 bit value is 0, the E1 link is regarded as being unusable and usable, and the fact is stored in the E1 link availability information storage unit 21c (n in FIG. 7). ).
[0050]
In the determination of j and m in FIG. 7 above, if the Sa7 bit value is 1, the link verification procedure execution control unit 21a regards the E1 link as being verifiable and usable (see o, p in FIG. 7). ), To that effect, is stored in the E1 link availability information storage unit 21c.
[0051]
FIG. 8 shows a control sequence of the link verification control according to the fourth embodiment. In the figure, reference numerals 5 and 6 denote an exchange (LE) and an access network (AN), respectively, as in FIGS.
[0052]
In the fourth embodiment, the TS0Sa7 bit value determination after sending the FE-IDRel is performed during the link verification procedure, and the control sequence of FIG. 8 will be described below in the order of processing (a to q).
[0053]
In response to the link verification procedure start request (a in FIG. 8), the link verification procedure execution control unit 21a returns the FE-IDAck together with the Sa7 bit value to the transmission FE-IDReq (same b) (same c, d) The TS0Sa7 state monitoring controller 21b determines the TS0Sa7 bit value of the verification target E1 link (same as e). If the Sa7 bit value is 0 as a result of the determination, the link verification procedure execution control unit 21a sends FE-IDRel to the opposite AN (f in FIG. 8) and starts the operation of the E1 link value re-determination wait timer. When the timer expires, the TS0Sa7 state monitoring control unit 21b again determines the TS0Sa7 bit value of the verification target E1 link (same i). If the Sa7 bit value is 0 as a result of the determination, the link verification procedure execution control unit 21a sends FE-IDRel to the opposite AN again (j in FIG. 8), and performs the operation of the E1 link value re-determination wait timer. When the timer expires, the Sa7 bit value of the verification target E1 link is determined (m).
[0054]
If the Sa7 bit value is 0 in this determination, the link verification procedure execution control unit 21a notifies the link verification procedure start request source of link verification failure (Sa7 cannot be restored) (same p), and the E1 link cannot be verified. Further, it is regarded as an unusable state, and that effect is stored in the E1 link usability information storage unit 21c (n).
[0055]
In the determination of the Sa7 bit value of i and m in FIG. 8 above, when the Sa7 bit value is 1, the link verification procedure execution control unit 21a sends a link verification success to the link verification procedure start request source (Sa7 = 0 when FE-IDAck is received). (1 and o in FIG. 8), the E1 link is regarded as being in a state where verification can be performed, and the fact is stored in the E1 link availability information storage unit 21c (q in FIG. 8).
[0056]
In the determination of the Sa7 bit value in e of FIG. 8 above, if the Sa7 bit value is 1, the link verification procedure execution control unit 21a sends a link verification failure to the link verification procedure start request source (Sa7 = 1 when FE-IDAck is received). (H in FIG. 8), the E1 link can be verified and regarded as unusable, and the fact is stored in the E1 link usability information storage unit 21c in the same manner as n in FIG. .
[0057]
FIG. 9 shows a control sequence according to the fifth embodiment of link verification control. In the figure, reference numerals 5 and 6 denote an exchange (LE) and an access network (AN), respectively, as in FIGS.
[0058]
In the fifth embodiment, the E1 link normality confirmation procedure by sending FE-IDRel is performed independently of the link verification procedure, and the control sequence of FIG. 9 will be described below in the order of processing (ag). .
[0059]
When the E1 link state confirmation request is generated (a in FIG. 9), the link verification procedure execution control unit 21a that has received the request determines the TS0Sa7 bit value of the confirmation target E1 link by the TS0Sa7 state monitoring control unit 21b (b). ). If the Sa7 bit value is 1 as a result of this determination, the link verification procedure execution control unit 21a sends FE-IDRel to the opposite AN (c in FIG. 9) and waits for a Sa7 bit value re-determination for the E1 link. The timer operation is started (same as d). When the timer expires, the TS0Sa7 state monitoring control unit 21b determines the TS0Sa7 bit value of the confirmation target E1 link (e in FIG. 9). As a result of this determination, if the Sa7 bit value is 1 (f in FIG. 9), the link verification procedure execution control unit 21a regards the E1 link as unusable and usable, and indicates that the E1 link. It is stored in the storage unit 21c for the availability information (same g).
[0060]
If the Sa7 bit value is 0 as a result of the determination in b in FIG. 9, the link verification procedure execution control unit 21a regards the E1 link as being inoperable and usable, and this is indicated by E1. It is stored in the link availability information storage unit 21c (not shown).
[0061]
Next, a flow chart for realizing the control sequence of the above embodiment in the link verification procedure execution control unit 21a in the link control protocol unit 21 of the functional block shown in FIG. Note that the functions of the link verification procedure execution control unit 21a are a link verification procedure execution determination process flow (FIG. 10) for performing periodic activation control and verification type determination control of the link verification procedure, and a link verification procedure execution process flow ( 11 to 13), each of which will be described.
[0062]
In the link verification procedure execution determination processing flow shown in FIG. 10, when the periodic activation is started at the periodic time (S1 in FIG. 10), the type of verification to be activated is determined (S2). If the verification type is status confirmation (confirming the current status for a link determined to be abnormal), a status confirmation execution request is issued to the link verification procedure execution processing (S3 in FIG. 10), and normal In the case of verification (verification by receiving the state of Sa7 after exchanging protocol messages), a normal verification execution request is issued (S4). Subsequently, the restart timer is driven (S5 in FIG. 10). When the restart timer times out (S6), the verification type determination is restarted (S7), and the process ends.
[0063]
The processing flow (No. 1) to (No. 3) for executing the link verification procedure shown in FIGS. 11 to 13 includes the link verification including the control sequences of the third to fifth embodiments shown in FIGS. This is a processing flow for realizing in the procedure execution control unit (21a in FIG. 2), which will be described below.
[0064]
First, in FIG. 11, when a control request is received in response to the generation of the status check execution request or the normal verification execution request in S3 and S4 in FIG. 10 (S1 in FIG. 11), the request type is determined (S2). In the case of the status confirmation execution request, the process proceeds to the process of FIG. 13 to be described later along the route {circle around (1)}. In the case of the normal verification execution request, the Sa7 bit value determination number counter is initialized (S3). Thereafter, it is determined whether the Sa7 bit value determination of the verification target E1 link has been performed for the allowable number of times (S4 in FIG. 11). If the allowable number of times has not been performed, the Sa7 bit value of the verification target E1 link is determined (S12 of FIG. 11). ). In this S12, when the Sa7 bit = 1, the process proceeds to S16 of FIG. 12, which will be described later, through the path {circle around (3)}, and when the Sa7 bit = 0, the redetermination timer is driven (S14 of FIG. 11). Is timed out (S15), 1 is added to the Sa7 bit value determination number counter (S15), and the process returns to S4.
[0065]
When the Sa7 bit value determination is performed for the allowable number of times in S4 of FIG. 11, the Sa7 bit value determination number counter is initially set (S5 of FIG. 11), and the Sa7 bit value determination of the verification target E1 link is performed for the allowable number of times. (S6), and if it is carried out for the allowable number of times, the process goes to S25 in FIG. 12 to be described later along the route (2), and the E1 link is set as unusable (E1 link availability information in FIG. 2). Stored in the storage unit 21c). If it is determined that the allowable number of times is not performed in the determination of S6, FE-IDRel is transmitted to the opposite AN (S7 in FIG. 11), a re-determination timer is started (S8), and the re-determination timer times out. Then (S9), the Sa7 bit value of the verification target E1 link is determined (S10). If the Sa7 bit is 0, the Sa7 bit value determination number counter is incremented by 1 (S11 in FIG. 11), and the process returns to S6 and is repeated. If the Sa7 bit value is determined to be 1 in S10, the process proceeds to S16 in FIG.
[0066]
Note that the processing of S3 to S4 and S12 to S15 of FIG. 11 corresponds to the control processing of b, f, g, etc. of the control sequence of the third embodiment shown in FIG. 11, and the processing of S5 to S11 of FIG. Corresponds to the processes of h to n in FIG.
[0067]
The processing flow of FIG. 12 corresponds to the processing of the LE link verification procedure execution control unit in the control sequence of the fourth embodiment shown in FIG. 8, and the first S16 has the Sa7 bit value in S10 and S12 of FIG. The contents of the verification procedure executed in the case of 1. In this case, the Sa7 bit value determination number counter is initially set (S17 in FIG. 12), and it is determined whether the determination of the Sa7 bit value of the verification target E1 link has been performed for the allowable number of times (S18). If it is determined that the allowable number has not been reached, FE-IDRel is transmitted (S19 in FIG. 12), a redetermination timer is started (S20), and the redetermination timer times out (S21). The Sa7 bit value of the target E1 link is determined (S22), and if the Sa7 bit is 0, the Sa7 bit value determination number counter is added (S23), and the process returns to S18 until the allowable number is reached. Repeat the process. If it is determined in S18 that the operation has been performed for the allowable number of times, the process proceeds to S25, and the E1 link is disabled as described above. If it is determined in S22 that the Sa7 bit value is 1, the E1 link is set to be usable (S24).
[0068]
Next, the processing flow of FIG. 13 is executed in the case of status confirmation in the determination of the request type in S2 of FIG. 11, and the processing content is the LE link verification procedure in the control sequence of the fifth embodiment shown in FIG. This corresponds to the processing of the execution control unit. First, the Sa7 bit value of the E1 link to be verified is determined (S26 in FIG. 13). If the Sa7 bit value is 0, the process ends. If the Sa7 bit value is 1, the Sa7 bit determination number counter is initialized. It is set (S27), and it is determined whether the Sa7 bit value determination of the verification target E1 link has been performed for an allowable number of times (S28). At this time, if the allowable number of times is reached, the process is terminated, but if not reached, FE-IDRel is transmitted to the opposite AN (S29 in FIG. 13), a redetermination timer is started (S30 in the same), When the determination timer times out (S31), the Sa7 bit value of the verification target E1 link is determined (S32). If the Sa7 bit is 1 in this determination, the E1 link can be used and set in the E1 link availability information storage unit (21c in FIG. 2) (S33 in FIG. 13). If the Sa7 bit is 0, Sa7 1 is added to the bit value determination number counter (S34), and the process returns to S28 and the same processing is repeated.
[0069]
In S28, if the Sa7 bit value determination of the verification target E1 link has been performed for the allowable number of times, the process ends.
[0070]
【The invention's effect】
According to the physical link verification control method of the present invention, it is confirmed by using a standard control signal that the E1 link mounted between the access network (AN) and the exchange (LE) is not normally connected. In addition, it is possible to effectively perform disconnection from the system of the abnormal resource. This can increase the reliability of the AN or LE system or the V5.2 interface itself between AN and LE.
[Brief description of the drawings]
FIG. 1 is a diagram showing a principle configuration of the present invention.
FIG. 2 is a diagram illustrating a hardware configuration of an embodiment.
FIG. 3 is a diagram showing a configuration of E1 link availability information.
FIG. 4 is a diagram illustrating a format of various signals transmitted and received by a link verification procedure.
FIG. 5 is a diagram illustrating a sequence of link verification control according to the first embodiment.
FIG. 6 is a diagram illustrating a sequence according to a second embodiment of link verification control;
FIG. 7 is a diagram illustrating a sequence according to a third embodiment of link verification control;
FIG. 8 is a diagram illustrating a sequence of a fourth embodiment of link verification control;
FIG. 9 is a diagram illustrating a sequence of the fifth embodiment of link verification control;
FIG. 10 is a diagram illustrating a processing flow of link verification procedure execution determination.
FIG. 11 is a diagram showing a processing flow (part 1) for executing a link verification procedure;
FIG. 12 is a diagram showing a processing flow (part 2) for executing a link verification procedure;
FIG. 13 is a diagram showing a processing flow (part 3) for executing a link verification procedure;
FIG. 14 is a basic configuration diagram of a V5.2 interface.
FIG. 15 is a diagram illustrating a definition of an E1 frame configuration and TS0 information.
FIG. 16 is a diagram showing functions of a V5.2 interface.
FIG. 17 is a diagram illustrating a success column of a link verification procedure.
FIG. 18 is a diagram illustrating a failure column of a link verification procedure.
FIG. 19 is a diagram illustrating a connection example that causes a link verification procedure to fail.
[Explanation of symbols]
1 network
2 signal processing equipment
20 Data link setting control unit
21 Link control protocol part
3 Signal control device
30 Data link controller
5 Digital terminal
40 communication channels

Claims

In a physical link verification control system by executing a link verification procedure from one of the two systems of an access network and a switch that accommodates a subscriber having a V5.2 interface to the other,
When a link verification procedure start request occurs in one of the two systems, the seventh bit indicating the link status from the other party on time slot 0 is determined in advance for each E1 link to be verified,
A link verification procedure including sending a control signal for a link verification start request to the opposite system is executed only when the value indicates a normal operation status. Other than the above (not indicating the normal operation status) Value), the link verification procedure is canceled and the link is set to be usable.

In claim 1,
In the determination of the seventh bit indicating the link status from the counterpart on the previous time slot 0 for the E1 link to be verified, if a value that does not represent the normal operation status is detected, If the determination of the 7th bit indicating the link status is performed a plurality of times continuously over a certain period of time, and a determination that is a value that does not represent the normal operation status is obtained continuously, the link verification procedure is canceled and A physical link verification control method characterized in that a link is set in an available state.

In claim 2,
If the determination result of the seventh bit on the time slot 0 of the E1 link is a value that does not continuously represent the normal operation state in the fixed time period, the control signal that instructs the release of the link verification procedure is opposed. A physical link verification control, wherein a link verification procedure is executed when the opposite system detects this and restores the seventh bit to a value indicating that the link is in a normal operation state. method.

In a physical link verification control system by executing a link verification procedure from one of the two systems of an access network and a switch that accommodates a subscriber having a V5.2 interface to the other,
When a control signal instructing release of link verification is sent during execution of verification for transmitting a link verification request by a link verification procedure in the protocol from one of the two systems to the opposite system, the seventh bit is set. If the value does not represent a normal operation state as a result of the determination, a control signal for instructing release of link verification is sent to the opposite system again, thereby giving an opportunity to set the seventh bit value to 1 in the opposite system. A physical link verification control system characterized by this .

In claim 4 ,
When a control signal instructing release of link verification is sent during the execution of the link verification procedure, if the determination result of the seventh bit value does not represent the normal operation state of the link, the E1 link is disabled. A physical link verification control method characterized by setting .

In a physical link verification control system by executing a link verification procedure from one of the two systems of an access network and a switch that accommodates a subscriber having a V5.2 interface to the other,
Either one of the two systems determines the seventh bit indicating the link status from the other party on the time slot 0 of the E1 link to be verified periodically regardless of the execution of the link verification procedure, A physical link verification control system which sends a control signal instructing release of link verification when the value represents a normal operation state and confirms the normality of the E1 link .