JP4245342B2 - Mixer, receiver and transmitter - Google Patents

Mixer, receiver and transmitter Download PDF

Info

Publication number
JP4245342B2
JP4245342B2 JP2002357045A JP2002357045A JP4245342B2 JP 4245342 B2 JP4245342 B2 JP 4245342B2 JP 2002357045 A JP2002357045 A JP 2002357045A JP 2002357045 A JP2002357045 A JP 2002357045A JP 4245342 B2 JP4245342 B2 JP 4245342B2
Authority
JP
Japan
Prior art keywords
fet
terminal
signal
terminals
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002357045A
Other languages
Japanese (ja)
Other versions
JP2004193777A (en
Inventor
友嗣 関根
憲司 川上
充弘 下沢
直 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002357045A priority Critical patent/JP4245342B2/en
Publication of JP2004193777A publication Critical patent/JP2004193777A/en
Application granted granted Critical
Publication of JP4245342B2 publication Critical patent/JP4245342B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、主としてマイクロ波帯の通信で使用されるミクサ、並びにこのミクサを使用した受信装置及び送信装置に関するものである。
【０００２】
【従来の技術】
図１３は例えば非特許文献１に記載された単一のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いたレジスティブミクサを示す図である。図において、ＦＥＴ１０１のゲート端子Ｇには、ＬＯ波端子１１１に入力された局部発振波であるＬＯ波がＬＯフィルタ１０２を介して入力されると共に、ゲート電圧端子１１２より、高周波成分を遮断するためのインダクタ１０５及びキャパシタ１０６を介して所定の負電圧が印加されている。
【０００３】
ＦＥＴ１０１のドレイン端子Ｄには、ＲＦ信号端子１１３から入力された高周波信号であるＲＦ信号がＲＦフィルタ１０３を介して入力される。ＦＥＴ１０１では、ドレイン端子Ｄに入力されたＲＦ信号が、ゲート端子Ｇに入力されたＬＯ波により、中間周波信号であるＩＦ信号に変換されてドレイン端子Ｄから出力され、ＩＦフィルタ１０４を介してＩＦ信号端子１１４から出力される。
【０００４】
このような構成のレジスティブミクサでは、ＦＥＴ１０１のドレイン端子Ｄとソース端子Ｓは直流的に接地する必要がある。すなわち、図１３では、ソース端子Ｓを直接アースに接続すると共に、図示されていないが、ドレイン端子Ｄを、ＲＦ信号やＩＦ信号にとってはインピーダンスの大きいインダクタを介して、直流的に接地する必要がある。
【０００５】
図１４は例えば非特許文献２に記載された４個のＦＥＴを使用したレジスティブリングミクサを示す接続図である。ここでは、４個のＦＥＴ２０１ａ，２０１ｂ，２０１ｃ，２０１ｄをリング状に接続している。ＬＯ波端子２１１に入力されたＬＯ波は、ＬＯバラン２０２により等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯバラン２０２から出力されたＬＯ波ＬＯは、ＦＥＴ２０１ａ，２０１ｂのゲート端子Ｇにそれぞれ入力され、ＬＯ波ＬＯバーは、ＦＥＴ２０１ｃ，２０１ｄのゲート端子Ｇにそれぞれ入力される。
【０００６】
ＲＦ信号端子２１２に入力されたＲＦ信号は、ＲＦバラン２０３により等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦバラン２０３から出力されたＲＦ信号ＲＦは、ＦＥＴ２０１ａとＦＥＴ２０１ｂのドレイン端子Ｄの接続点に入力され、ＲＦ信号ＲＦバーは、ＦＥＴ２０１ｃとＦＥＴ２０１ｄのドレイン端子Ｄの接続点に入力される。
【０００７】
ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ２０１ａとＦＥＴ２０１ｃのソース端子Ｓとの接続点から、また、ＦＥＴ２０１ｂとＦＥＴ２０１ｄのソース端子Ｓとの接続点から出力されて、ＩＦ同相合成器２０４にそれぞれ入力される。ＩＦ同相合成器２０４では、入力されたＩＦ信号ＩＦを合成してＩＦ信号端子２１３から出力する。
【０００８】
図１４では図示されていないが、ＦＥＴ２０１ａ〜２０１ｄのゲート端子Ｇには所定の負電圧が印加されている。また、ＲＦバラン２０３では、ＦＥＴ２０１ａ〜２０１ｄのドレイン端子Ｄを直流的に接地するために、ＲＦ信号ＲＦ，ＲＦバーの出力側を、内蔵しているマイクロストリップ線路を介して直流的に接地している。さらに、ＩＦ同相合成器２０４では、ＦＥＴ２０１ａ〜２０１ｄのソース端子Ｓを直流的に接地するために、ＩＦ信号ＩＦの２つの入力側を、ＩＦ信号にとってはインピーダンスの大きいインダクタを介して直流的に接地している。
【０００９】
このように、ＦＥＴを用いた図１３のレジスティブミクサ、及び４個のＦＥＴを用いた図１４のレジスティブリングミクサでは、ＦＥＴのゲート端子Ｇに所定の負電圧を印加し、ドレイン端子Ｄとソース端子Ｓとを直流的に接地する必要がある。しかし、ＦＥＴのドレイン端子Ｄやソース端子Ｓは、ＲＦ信号が入力されたり、ＩＦ信号が出力されたりするので、直流的には接地されていて、かつＲＦ信号やＩＦ信号にとっては高インピーダンスとなるインダクタで接地しなければならない。すなわち、直流電圧とＩＦ信号を分波するためには、例えば、ＲＦ信号やＩＦ信号の周波数が数ＭＨｚ以下の場合に、数ｕＨ以上のインダクタが必要となる。
【００１０】
【特許文献１】
特開昭６０−６４５０８号公報（第２ページ右上段）
【非特許文献１】
Ｍｉｃｒｏｗａｖｅ Ｍｉｘｅｒｓ，Ａｒｔｅｃｈ Ｈｏｕｓｅ社、ｐ．３３９−３４０，１９９６年
【非特許文献２】
Ｍ．ＳＨＩＭＯＺＡＷＡ ｅｔ．ａｌ．，“Ａ Ｂｒｏａｄｂａｎｄ ＦＥＴＲｅｓｉｓｔｉｖｅ Ｒｉｎｇ Ｍｉｘｅｒ Ｕｓｉｎｇ ａ Ｐａｒａｌｌｅｌ Ｃｏｎｎｅｃｔｅｄ Ｍａｒｃｈａｎｄ Ｂａｌｕｎ”，ＡＰＭＣ，ＷＥ４Ａ−２，ｐ．６５１−６５４，１９９８
【００１１】
【発明が解決しようとする課題】
従来のミクサは以上のように構成されているので、ＦＥＴを用いたレジスティブミクサやレジスティブリングミクサでは、ドレイン端子やソース端子を直流的に接地するためのインダクタを半導体基板上で作成すると、半導体基板の面積が大きくなり、ミクサを小型化することができないという課題があった。
【００１２】
上記課題に関連する技術として、特許文献１に開示された「ＦＥＴミクサ」がある。ここでは、ＦＥＴのゲート端子にゲートバイアス電圧を印加するためのＲＦチョークコイルを抵抗素子に置き換えることにより、小型のＦＥＴミクサを提供しているが、ＦＥＴのドレイン端子を直流的に接地するためのインダクタは必要となり、上記と同様の課題が存在する。
【００１３】
この発明は上記のような課題を解決するためになされたもので、小型化することができるミクサ、並びにこのミクサを使用した受信装置及び送信装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るミクサは、ＦＥＴのゲート端子に所定の負電圧を印加してＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子を接地し、ドレイン端子とソース端子とを、ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続するものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるミクサを示す接続図である。ここでは、ＦＥＴを使用したレジスティブミクサをマイクロ波帯で通信する受信装置に使用する場合を示しており、高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により、ＲＦ信号やＬＯ波より低い周波数の中間周波信号であるＩＦ信号に変換するものとする。
【００１６】
図１において、ＦＥＴ１のゲート端子２は、ゲート電圧端子５２にインダクタ７を介して接続されると共に、キャパシタ６を介してＬＯ波端子５１に接続されている。ＦＥＴ１のソース端子４は接地されている。また、ＦＥＴ１のドレイン端子３は、ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して、抵抗値が十分大きい抵抗５を介してソース端子７と接続されると共に、キャパシタ８を介してＲＦ信号端子５３に接続され、インダクタ９を介してＩＦ信号端子５４に接続されている。
【００１７】
次に動作について説明する。
ＦＥＴ１のゲート端子２には、ゲート電圧端子５２より、高周波成分を遮断するためのインダクタ７を介して所定の負電圧が印加されている。ＬＯ波端子５１より入力されたＬＯ波は、キャパシタ６により直流成分が遮断されてＦＥＴ１のゲート端子２に入力される。ＲＦ信号端子５３から入力されたＲＦ信号は、ＲＦ信号のみ通過させるキャパシタ８を介してＦＥＴ１のドレイン端子３に入力される。
【００１８】
ＦＥＴ１では、ドレイン端子３から入力されたＲＦ信号は、ゲート端子２から入力されたＬＯ波により、次式で表される周波数のＩＦ信号に変換されてドレイン端子３に出力される。
Ｆｉｆ＝Ｆｒｆ−Ｆｌｏ
ここで、Ｆｉｆ，Ｆｒｆ，Ｆｌｏは、それぞれＩＦ信号、ＲＦ信号、ＬＯ波の周波数である。ドレイン端子３に出力されたＩＦ信号は、ＬＯ波とＲＦ信号を遮断してＩＦ信号のみを通過させるインダクタ９を介して、ＩＦ信号端子５４に出力される。
【００１９】
レジスティブミクサとしてＦＥＴ１が作動している間、抵抗５によってドレイン端子３とソース端子４との間は接続されているために、抵抗５による電圧降下による電位差が生じているが、抵抗５の抵抗値がＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい場合には、抵抗５に流れる電流は微弱である。このため抵抗５による電圧降下がないものとみなせ、ドレイン端子３の電位はソース端子７の電位と等しい電位である接地電位とみなすことができるので、ドレイン端子３を直流的に接地するためのインダクタが不要となる。
【００２０】
マイクロ波帯の周波数帯で動作する図１に示すミクサの回路を半導体基板上に構成する場合に、接続した抵抗５と不要となるインダクタの大きさとを比較すると、抵抗５の方がサイズが小さく、ミクサを小型化することが可能となる。
【００２１】
以上のように、この実施の形態１によれば、ＦＥＴ１のドレイン端子３とＦＥＴ１のソース端子４との間に、ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ドレイン端子３がソース端子４の接地電位と同電位となるので、ドレイン端子３を直流的に接地するためのインダクタが不要となり、ミクサを小型化することができるという効果が得られる。
【００２２】
なお、このミクサをマイクロ波帯で通信する送信装置に使用する場合には、図１において、ＩＦ信号端子５４からＦＥＴ１のドレイン端子３に入力されたＩＦ信号を、ＬＯ波端子５１からＦＥＴ１のゲート端子２に入力されたＬＯ波によりＲＦ信号に変換して、ＦＥＴ１のドレイン端子３からＲＦ信号端子５３に出力すれば良い。
【００２３】
実施の形態２．
図２はこの発明の実施の形態２によるミクサを示す接続図である。ここでは、レジスティブリングミクサを、実施の形態１の図１と同様に受信装置に使用する場合を示している。また、図２は従来の図１４と同様に、４個のＦＥＴ１ａ，１ｂ，１ｃ，１ｄをリング状に接続し、ＬＯ波をＬＯ逆相分配器２１（図１４ではＬＯバラン２０２）で分配し、ＲＦ信号をＲＦ逆相分配器３１（図１４ではＲＦバラン２０３）で分配し、ＩＦ信号をＩＦ同相合成器４１（図１４ではＩＦ同相合成器２０４）で合成している例である。
【００２４】
なお、図２では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００２５】
図２において、ＬＯ逆相分配器２１の入力端子２２はＬＯ波端子５１に接続されている。また、ＬＯ逆相分配器２１の出力端子２３は、交流信号を遮断するために抵抗値が十分大きい抵抗２５ａを介してゲート電圧端子５２ａに接続されると共に、ＦＥＴ１ａ（第１のＦＥＴ）のゲート端子２ａとＦＥＴ１ｂ（第２のＦＥＴ）のゲート端子２ｂに接続されている。さらに、ＬＯ逆相分配器２１の出力端子２４は、交流信号を遮断するために抵抗値が十分大きい抵抗２５ｂを介してゲート電圧端子５２ｂに接続されると共に、ＦＥＴ１ｃ（第３のＦＥＴ）のゲート端子２ｃとＦＥＴ１ｄ（第４のＦＥＴ）のゲート端子２ｄに接続されている。
【００２６】
また、図２において、ＲＦ逆相分配器３１の入力端子３２はＲＦ信号端子５３に接続され、ＲＦ逆相分配器３１の出力端子３３は端子３５ａ（第１の端子）に接続され、ＲＦ逆相分配器３１の出力端子３４は端子３５ｂ（第２の端子）に接続されている。端子３５ａはＦＥＴ１ａのドレイン端子３ａとＦＥＴ１ｂのドレイン端子３ｂに接続され、端子３５ｂはＦＥＴ１ｃのドレイン端子３ｃとＦＥＴ１ｄのドレイン端子３ｄに接続されている。
【００２７】
さらに、図２において、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃは端子４５ａ（第３の端子）に接続され、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄは端子４５ｂ（第４の端子）に接続されている。端子４５ａはＩＦ同相合成器（ＩＦ合成器）の入力端子４２に接続され、端子４５ｂはＩＦ同相合成器４１の入力端子４３に接続され、ＩＦ同相合成器４１の出力端子４４はＩＦ信号端子５４に接続されている。
【００２８】
さらに、図２において、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａとの間に、ＦＥＴ１ａのドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５ａが接続され、ＦＥＴ１ｄのドレイン端子３ｄとソース端子４ｄとの間に、ＦＥＴ１ｄのドレイン、ソース間の内部抵抗と比較して、十分大きい抵抗値を持つ抵抗５ｄが接続されている。
【００２９】
さらに、図２に図示されていないが、ＬＯ逆相分配器２１は内部で直流電圧を遮断し、入力端子２２を介してＬＯ波端子５１に直流電圧が印加されることを防いでいる。また、ＲＦ逆相分配器３１の内部では、出力端子３３，３４をそれぞれインダクタにより直流的に接地していると共に、ＲＦ逆相分配器３１の入力端子３２を介してＲＦ信号端子５３に直流電圧が印加されることを防いでいる。ＩＦ同相合成器４１の内部では、出力端子４４への直流電圧を遮断し、ＩＦ信号端子５４に直流電圧が印加されることを防いでいる。しかし、抵抗５ａ，５ｄを接続することで、ＩＦ同相合成器４１の内部では、従来の図１４に示すＩＦ同相合成器２０４とは異なり、入力端子４２，４３をそれぞれインダクタで直流的に接地する必要がない。
【００３０】
次に動作について説明する。
ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂには、ゲート電圧端子５２ａより、交流信号を遮断するために値が十分大きい抵抗２５ａを介して所定の負電圧が印加されている。また、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄには、ゲート電圧端子５２ｂより交流信号を遮断するために値が十分大きい抵抗２５ｂを介して所定の負電圧が印加されている。
【００３１】
ＲＦ逆相分配器３１の出力端子３３は直流的に接地されているので、端子３５ａが接地され、ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂが直流的に接地されると共に、ＦＥＴ１ａのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗５ａにより、ＦＥＴ１ａ，１ｃのソース端子４ａ，４ｃの電位は、ＦＥＴ１ａ，１ｂのドレイン端子３ａ，３ｂの電位と同電位の接地電位となる。
【００３２】
また、ＲＦ逆相分配器３１の出力端子３４は直流的に接地されているので、端子３５ｂが接地され、ＦＥＴ１ｃ，１ｄのドレイン端子３ｃ，３ｄが直流的に接地されると共に、ＦＥＴ１ｄのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗５ｄにより、ＦＥＴ１ｂ，１ｄのソース端子４ｂ，４ｄの電位は、ＦＥＴ１ｃ，１ｄのドレイン端子３ｃ，３ｄの電位と同電位の接地電位となる。
【００３３】
このように、ＲＦ逆相分配器３１の出力端子３３，３４が直流的に接地されていれば、ＩＦ同相合成器４１の入力端子４２，４３が直流的に接地されていなくても、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄは直流的に接地された接地電位となり、レジスティブリングミクサとしての動作が可能となる。
【００３４】
ＬＯ波端子５１に入力されたＬＯ波は、ＬＯ逆相分配器２１の入力端子２２に入力され、ＬＯ逆相分配器２１の出力端子２３と出力端子２４に等振幅で互いに逆相のＬＯ波ＬＯ，ＬＯバーに分配されて出力される。ＬＯ逆相分配器２１の出力端子２３に出力されたＬＯ波ＬＯは、ＦＥＴ１ａのゲート端子２ａ及びＦＥＴ１ｂのゲート端子２ｂに入力され、ＬＯ逆相分配器２１の出力端子２４に出力されたＬＯ波ＬＯバーは、ＦＥＴ１ｃのゲート端子２ｃ及びＦＥＴ１ｄのゲート端子２ｄに入力される。
【００３５】
ＲＦ信号端子５３に入力されたＲＦ信号は、ＲＦ逆相分配器３１の入力端子３２に入力され、ＲＦ逆相分配器３１の出力端子３３と出力端子３４に等振幅で互いに逆相のＲＦ信号ＲＦ，ＲＦバーに分配されて出力される。ＲＦ逆相分配器３１の出力端子３３に出力されたＲＦ信号ＲＦは、端子３５ａを介して、ＦＥＴ１ａのドレイン端子３ａ及びＦＥＴ１ｂのドレイン端子３ｂに入力され、ＲＦ逆相分配器３１の出力端子３４に出力されたＲＦ信号ＲＦバーは、端子３５ｂを介して、ＦＥＴ１ｃのドレイン端子３ｃ及びＦＥＴ１ｄのドレイン端子３ｄに入力される。
【００３６】
ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄに入力されたＲＦ信号ＲＦ，ＲＦバーは、ＦＥＴ１ａ〜１ｄのゲート端子２ａ〜２ｄに入力されたＬＯ波ＬＯ，ＬＯバーにより、等振幅で互いに同相のＩＦ信号ＩＦに変換されて、ＦＥＴ１ａのソース端子４ａとＦＥＴ１ｃのソース端子４ｃとの接続点と、ＦＥＴ１ｂのソース端子４ｂとＦＥＴ１ｄのソース端子４ｄとの接続点から出力されて、それぞれ端子４５ａ，４５ｂを介して、ＩＦ同相合成器４１の入力端子４２，４３に入力される。ＩＦ同相合成器４１では、入力されたＩＦ信号ＩＦを合成して、出力端子４４を介してＩＦ信号端子５４から出力する。
【００３７】
この実施の形態２では、ＲＦ逆相分配器３１の出力端子３３，３４を内部でインダクタで直流的に接地しているが、その代わりに、端子３５ａ，３５ｂをインダクタで直流的に接地しても良く、又は端子４５ａ，４５ｂをインダクタで直流的に接地しても良く、又はＩＦ同相合成器４１の入力端子４２，４３を内部でインダクタで直流的に接地しても良い。
【００３８】
また、この実施の形態２では、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａとを抵抗５ａで接続し、ＦＥＴ１ｄのドレイン端子３ｄとソース端子４ｄとを抵抗５ｄで接続しているが、ＲＦ逆相分配器３１側、すなわち、端子３５ａ，３５ｂ側をインダクタで直流的に接地した場合には、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。また、ＩＦ同相合成器４１側、すなわち、端子４５ａ，４５ｂ側をインダクタで直流的に接地した場合には、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００３９】
レジスティブリングミクサでは、ＩＦ信号の周波数はＬＯ波及びＲＦ信号の周波数よりも低く、マイクロ波帯に用いられるインダクタは、半導体基板上で大きな面積を占有するために、抵抗５ａ，５ｄを追加しても、ＩＦ同相合成器４１の入力端子４２，４３を直流的に接地するためのインダクタを不要とした方が、より半導体基板を小型化できる。
【００４０】
以上のように、この実施の形態２によれば、端子３５ａ，３５ｂ側、又は端子４５ａ，４５ｂ側を直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができるという効果が得られる。
【００４１】
実施の形態３．
図３はこの発明の実施の形態３によるミクサを示す接続図である。ここでは、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態３では、図３に示すように、全てのＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分抵抗値の大きい抵抗５ａ，５ｂ，５ｃ，５ｄで接続する。その他の接続は実施の形態２の図２と同じである。
【００４２】
なお、図３では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００４３】
次に動作について説明する。
４つのＦＥＴ１ａ〜１ｄをリング状に配置したレジスティブリングミクサの場合には、各ＦＥＴ１ａ〜１ｄが全く同じ動作をすることが望ましい。各ＦＥＴ１ａ〜１ｄの動作がわずかに異なる場合には、それぞれのＬＯ波の振幅や位相の関係が完全に等振幅、逆相とならず、ＬＯ波が端子４５ａ，４５ｂへ漏洩する可能性があり、同様にＲＦ信号も端子４５ａ，４５ｂへ漏洩する可能性がある。
【００４４】
また、端子４５ａ，４５ｂから出力されるＩＦ信号の位相関係が完全に同相とならない場合には、ＩＦ同相合成器４１の出力端子４４におけるＩＦ信号の出力電力が低下する。実施の形態２の図２に示すように、２つのＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続した場合よりも、図３に示すように、４つの全てのＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを抵抗５ａ〜５ｄでそれぞれ接続した場合の方が、各ＦＥＴ１ａ〜１ｄの動作がより近い状態となり、ＬＯ波やＲＦ信号の端子４５ａ，４５ｂへの漏洩をさらに抑圧することができ、ＩＦ信号をさらに効率良く取り出すことが可能となる。
【００４５】
以上のように、この実施の形態３によれば、端子３５ａ，３５ｂ側、又は端子４５ａ，４５ｂ側を直流的に接地し、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれ、ＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩をさらに抑圧することが可能となり、ＩＦ信号をさらに効率良く取り出すことができるという効果が得られる。
【００４６】
実施の形態４．
図４はこの発明の実施の形態４によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。図４に示すように、この実施の形態４では、実施の形態２の図２におけるＲＦ逆相分配器３１として、マイクロストリップ線路３６ａ，３６ｂ，３６ｃ，３６ｄを使用したマーチャントバラン３１Ａを使用している。その他の接続は実施の形態２の図２と同じである。
【００４７】
なお、図４では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００４８】
次に動作について説明する。
図４に示すように、マーチャントバラン３１Ａの出力端子３３，３４は内部でマイクロストリップ線路３６ｃ，３６ｄにより直流的に接地されているため、端子３５ａ，３５ｂ側又は端子４５ａ，４５ｂ側を直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【００４９】
この実施の形態４では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００５０】
また、この実施の形態４では、マーチャントバラン３１Ａを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図４と同様の動作をするレジスティブリングミクサを構成可能である。
【００５１】
以上のように、この実施の形態４によれば、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、ＲＦ逆相分配器３１として、出力端子３３，３４が直流的に接地されたマーチャントバラン３１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００５２】
また、この実施の形態４では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００５３】
実施の形態５．
図５はこの発明の実施の形態５によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態５では、図５に示すように、実施の形態２の図２のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとしたもので、この場合、図５では省略されているが、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態２の図２と同じである。
【００５４】
次に動作について説明する。
図５に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されていれば、抵抗５ａ，５ｄにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【００５５】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂの値を適当な値に設定すれば、ＩＦ信号よりも高い周波数のＬＯ波やＲＦ信号の漏洩波を抑圧するフィルタ機能を有するＩＦ同相合成器４１Ａを構成することもできる。
【００５６】
この実施の形態５では、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方をインダクタで直流的に接地しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地しても良い。
【００５７】
また、この実施の形態５では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地した場合に、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００５８】
以上のように、この実施の形態５によれば、ＲＦ逆相分配器３１の出力端子３３，３４、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、入力端子４２，４３が直流的に接続されたＩＦ同相合成器４１Ａを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００５９】
また、この実施の形態５では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００６０】
実施の形態６．
図６はこの発明の実施の形態６によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。この実施の形態６では、図６に示すように、実施の形態２の図２のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３がマイクロストリップ線路４８ａ，４８ｂにより直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとしたものである。この場合、図６では省略されているが、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態２の図２と同じである。
【００６１】
次に動作について説明する。
図６に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方がインダクタで直流的に接地されていれば、抵抗５ａ，５ｄにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【００６２】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００６３】
この実施の形態６では、ＲＦ逆相分配器３１の出力端子３３，３４のいずれか一方をインダクタで直流的に接地しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかを、インダクタで直流的に接地しても良い。
【００６４】
また、この実施の形態６では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地した場合に、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００６５】
以上のように、この実施の形態６によれば、ＲＦ逆相分配器３１の出力端子３３，３４、端子３５ａ，３５ｂ，４５ａ，４５ｂのいずれかをインダクタで直流的に接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続し、入力端子４２，４３が直流的に接続されたウィルキンソン形分配器４１Ｂを使用することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００６６】
また、この実施の形態６では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００６７】
なお、実施の形態２から実施の形態６に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５４よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１，３１ＡをＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５３へＲＦ信号を出力する。
【００６８】
また、実施の形態２から実施の形態４に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００６９】
実施の形態７．
図７はこの発明の実施の形態７によるミクサを示す接続図であり、実施の形態２の図２と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図２と同じ符号は同一のものを示している。実施の形態２の図２では、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのソース端子４ａ〜４ｄから取り出しＩＦ同相合成器４１に入力していたが、この実施の形態７では、図７に示すように、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号を、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出しＩＦ同相合成器４１に入力し、端子４５ａ，４５ｂを接地している。
【００７０】
この場合、ＩＦ同相合成器４１の入力端子４２，４３をインダクタで直流的に接地する必要がなく、さらに、ＲＦ逆相分配器３１の出力端子３３，３４もインダクタで直流的に接地する必要はない。その他の接続は、実施の形態２の図２と同じである。
【００７１】
なお、図７では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００７２】
次に動作について説明する。
この実施の形態７では、端子４５ａ，４５ｂが接地されているので、抵抗５ａ，５ｄにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄと、ソース端子４ａ〜４ｄは接地電位とみなすことができ、ＩＦ同相合成器４１の入力端子４２，４３をインダクタで直流的に接地しなくても、さらに、ＲＦ逆相分配器３１の出力端子３３，３４もインダクタで直流的に接地しなくても、レジスティブリングミキサとしての動作が可能となる。
【００７３】
ＬＯ波及びＲＦ信号は、実施の形態２と同様にＦＥＴ１ａ〜１ｄに入力され、ＦＥＴ１ａ〜１ｄで変換されたＩＦ信号が、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄから取り出されてＩＦ同相合成器４１に入力される。その他の動作は実施の形態２と同様である。
【００７４】
この実施の形態７では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｂとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００７５】
以上のように、この実施の形態７によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００７６】
また、この実施の形態７では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００７７】
実施の形態８．
図８はこの発明の実施の形態８によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。図８に示すように、この実施の形態８では、実施の形態７の図７におけるＲＦ逆相分配器３１として、マイクロストリップ線路３６ａ，３６ｂ，３６ｃ，３６ｄを使用したマーチャントバラン３１Ａを使用し、端子４５ａ，４５ｂを開放としている。その他の接続は実施の形態７の図７と同じである。
【００７８】
なお、図８では、ＩＦ合成器としてＩＦ同相合成器４１を使用しているが、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＲＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＩＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相分配器、ＩＦ逆相合成器を使用する場合がある。
【００７９】
次に動作について説明する。
図８に示すように、マーチャントバラン３１Ａの出力端子３３，３４は内部でマイクロストリップ線路３６ｃ，３６ｄにより直流的に接地されているため、端子３５ａ，３５ｂを直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【００８０】
この実施の形態８では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄ間に抵抗５ａ，５ｄを接続しているが、ＦＥＴ１ａとＦＥＴ１ｂ、又はＦＥＴ１ｂとＦＥＴ１ｃ、又はＦＥＴ１ｃとＦＥＴ１ｄのドレイン端子３とソース端子４間に、それぞれの当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５で接続しても良い。
【００８１】
また、この実施の形態８ではマーチャントバラン３１Ａを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図８と同様の動作をするレジスティブリングミクサを構成可能である。
【００８２】
以上のように、この実施の形態８によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、ＲＦ逆相分配器３１として、出力端子３３，３４が直流的に接地されたマーチャントバラン３１Ａを使用し、ＦＥＴ１ａ〜１ｄのうち２個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【００８３】
また、この実施の形態８では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００８４】
実施の形態９．
図９はこの発明の実施の形態９によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。この実施の形態９では、図９に示すように、実施の形態７の図７のＩＦ同相合成器４１を、直列接続のインダクタ４６ａ，４６ｂで入力端子４２，４３を直流的に接続したＩＦ同相合成器４１Ａとし、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間のみに抵抗５ａを接続している。その他の接続は実施の形態７の図７と同じである。
【００８５】
次に動作について説明する。
図９に示すように、ＩＦ同相合成器４１Ａの入力端子４２，４３は、直列接続のインダクタ４６ａ，４６ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子４５ａ，４５ｂが接地されているので、抵抗５ａにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【００８６】
また、ＩＦ同相合成器４１Ａのインダクタ４６ａ，４６ｂの値を適当な値に設定すれば、ＩＦ信号よりも高い周波数のＬＯ波やＲＦ信号の漏洩波を抑圧するフィルタ機能を有するＩＦ同相合成器４１Ａを構成することもできる。
【００８７】
この実施の形態９では、ＦＥＴ１ａ，１ｄのドレイン端子３ａとソース端子４ａ間に抵抗５ａを接続しているが、ＦＥＴ１ｂ〜１ｄのいずれか１つのＦＥＴ１のドレイン端子３とソース端子４間に抵抗５を接続しても良い。
【００８８】
以上のように、この実施の形態９によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、入力端子４２，４３が直流的に接続されたＩＦ同相合成器４１Ａを使用し、ＦＥＴ１ａ〜１ｄのうち１個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００８９】
また、この実施の形態９では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００９０】
実施の形態１０．
図１０はこの発明の実施の形態１０によるミクサを示す接続図であり、実施の形態７の図７と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図７と同じ符号は同一のものを示している。この実施の形態１０では、図１０に示すように、実施の形態７の図７のＩＦ同相合成器４１を、抵抗４７とマイクロストリップ線路４８ａ，４８ｂで構成され、入力端子４２，４３が直流的に接続された同相分配器の一種であるウィルキンソン形分配器４１Ｂとし、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間のみに抵抗５ａを接続している。その他の接続は実施の形態７の図７と同じである。
【００９１】
次に動作について説明する。
図１０に示すように、ウィルキンソン形分配器４１Ｂの入力端子４２，４３は、マイクロストリップ線路４８ａ，４８ｂにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子４５ａ，４５ｂが接地されているので、抵抗５ａにより、各ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄの電位とソース端子４ａ〜４ｄとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【００９２】
また、ウィルキンソン形分配器４１Ｂは、低域通過形のフィルタとしても動作するので、ＬＯ波やＲＦ信号の漏洩波を抑圧することが可能である。
【００９３】
また、この実施の形態１０では、ＦＥＴ１ａのドレイン端子３ａとソース端子４ａ間に抵抗５ａを接続しているが、ＦＥＴ１ｂ〜１ｄのいずれか１つのＦＥＴ１のドレイン端子３とソース端子４間に抵抗５を接続しても良い。
【００９４】
以上のように、この実施の形態１０によれば、ＲＦ信号が入力される端子３５ａ，３５ｂ側からＩＦ信号を取り出し、端子４５ａ，４５ｂを接地し、入力端子４２，４３が直流的に接続されたウィルキンソン形分配器４１Ｂを使用し、ＦＥＴ１ａ〜１ｄのうち１個のＦＥＴ１のドレイン端子３とソース端子４間に、当該ＦＥＴ１のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗５を接続することにより、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できると共に、ＬＯ波やＲＦ信号の漏洩波を抑圧することができるという効果が得られる。
【００９５】
また、この実施の形態１０では、ＦＥＴ１ａ，１ｄのドレイン端子３ａ，３ｄとソース端子４ａ，４ｄとを、それぞれ抵抗５ａ，５ｄで接続しているが、実施の形態３に示すように、ＦＥＴ１ａ〜１ｄのドレイン端子３ａ〜３ｄとソース端子４ａ〜４ｄとを、それぞれＦＥＴ１ａ〜１ｄの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗５ａ〜５ｄで接続しても、実施の形態３と同様の効果が得られる。
【００９６】
なお、実施の形態７から実施の形態１０に示すレジスティブリングミクサを送信装置に使用する場合は、ＩＦ信号端子５４よりＩＦ信号を入力して、ＩＦ同相合成器４１，４１Ａ，４１ＢをＩＦ同相分配器として使用し、ＦＥＴ１ａ〜１ｄでは、ＩＦ同相分配器から入力されたＩＦ信号を、ＬＯ逆相分配器２１から入力されたＬＯ波によりＲＦ信号に変換し、ＲＦ逆相分配器３１，３１ＡをＲＦ逆相合成器として使用し、変換されたＲＦ信号を入力して、ＲＦ信号端子５３へＲＦ信号を出力する。
【００９７】
また、実施の形態７から実施の形態８に示すレジスティブリングミクサを送信装置に使用する場合には、各ＦＥＴ１ａ〜１ｄに入力するＬＯ波とＩＦ信号、各ＦＥＴ１ａ〜１ｄから出力するＲＦ信号の位相関係によっては、ＩＦ合成器を逆相合成とし、ＬＯ逆相分配器、ＲＦ逆相合成器、ＩＦ逆相分配器を使用する場合がある。
【００９８】
実施の形態１１．
図１１はこの発明の実施の形態１１による受信装置の構成を示すブロック図である。図に示すように、電波を受信する受信アンテナ６１、受信した電波を増幅してＲＦ信号を出力する低雑音増幅回路６２、不要波除去のための帯域通過フィルタ６３、ＬＯ波を生成する局部発振回路６４、帯域通過フィルタ６３からのＲＦ信号を局部発振回路６４からのＬＯ波によりＩＦ信号に変換するミクサ６５、不要波除去のための帯域通過フィルタ６６、帯域通過フィルタ６６から出力されるＩＦ信号からデータを復調する復調回路６７により構成されている。
【００９９】
ここで、ミクサ６５としては、実施の形態１から実施の形態１０に示したいずれかのミクサを使用している。
【０１００】
以上のように、この実施の形態１１によれば、上記実施の形態１から実施の形態１０に示したいずれかのミクサを受信装置に使用することにより、受信装置を小型化することができるという効果が得られる。
【０１０１】
実施の形態１２．
図１２はこの発明の実施の形態１２による送信装置の構成を示すブロック図である。図に示すように、データを変調してＩＦ信号を出力する変調回路７１、不要波除去のための帯域通過フィルタ７２、ＬＯ波を生成する局部発振回路７３、帯域通過フィルタ７２からのＩＦ信号を局部発振回路７３からのＬＯ波によりＲＦ信号に変換するミクサ７４、不要波除去のための帯域通過フィルタ７５、ＲＦ信号を増幅する増幅回路７６、電波を送信する送信アンテナ７７により構成されている。
【０１０２】
ここで、ミクサ７４としては、上記実施の形態１から実施の形態１０に示したいずれかのミクサを使用している。
【０１０３】
以上のように、この実施の形態１２によれば、上記実施の形態１から実施の形態１０に示したいずれかのミクサを送信装置に使用することにより、送信装置を小型化することができるという効果が得られる。
【０１０４】
【発明の効果】
以上のように、この発明によれば、ＦＥＴのゲート端子に所定の負電圧を印加してＬＯ波を入力し、ＦＥＴのドレイン端子にＲＦ信号を入力し、変換されたＩＦ信号をドレイン端子から出力すると共に、ＦＥＴのソース端子を接地し、ドレイン端子とソース端子とを、ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することにより、ミクサを小型化することができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるミクサを示す接続図である。
【図２】 この発明の実施の形態２によるミクサを示す接続図である。
【図３】 この発明の実施の形態３によるミクサを示す接続図である。
【図４】 この発明の実施の形態４によるミクサを示す接続図である。
【図５】 この発明の実施の形態５によるミクサを示す接続図である。
【図６】 この発明の実施の形態６によるミクサを示す接続図である。
【図７】 この発明の実施の形態７によるミクサを示す接続図である。
【図８】 この発明の実施の形態８によるミクサを示す接続図である。
【図９】 この発明の実施の形態９によるミクサを示す接続図である。
【図１０】 この発明の実施の形態１０によるミクサを示す接続図である。
【図１１】 この発明の実施の形態１１による受信装置の構成を示すブロック図である。
【図１２】 この発明の実施の形態１２による送信装置の構成を示すブロック図である。
【図１３】 従来のミクサを示す接続図である。
【図１４】 従来のミクサを示す接続図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ，１ｄ ＦＥＴ、２，２ａ，２ｂ，２ｃ，２ｄ ゲート端子、３，３ａ，３ｂ，３ｃ，３ｄ ドレイン端子、４，４ａ，４ｂ，４ｃ，４ｄ ソース端子、５，５ａ，５ｂ，５ｃ，５ｄ 抵抗、６ キャパシタ、７ インダクタ、８ キャパシタ、９ インダクタ、２１ ＬＯ逆相分配器、２２ 入力端子、２３，２４ 出力端子、２５ａ，２５ｂ 抵抗、３１ ＲＦ逆相分配器、３１Ａ マーチャントバラン、３２ 入力端子、３３，３４ 出力端子、３５ａ，３５ｂ 端子、３６ａ，３６ｂ，３６ｃ，３６ｄ マイクロストリップ線路、４１，４１Ａ ＩＦ同相合成器、４１Ｂ ウィルキンソン形分配器、４２，４３ 入力端子、４４ 出力端子、４５ａ，４５ｂ 端子、４６ａ，４６ｂ インダクタ、４７ 抵抗、４８ａ，４８ｂ マイクロストリップ線路、５１ ＬＯ波端子、５２，５２ａ，５２ｂ ゲート電圧端子、５３ ＲＦ信号端子、５４ ＩＦ信号端子、６１ 受信アンテナ、６２ 低雑音増幅回路、６３ 帯域通過フィルタ、６４ 局部発振回路、６５ ミクサ、６６ 帯域通過フィルタ、６７ 復調回路、７１ 変調回路、７２ 帯域通過フィルタ、７３ 局部発振回路、７４ミクサ、７５ 帯域通過フィルタ、７６ 増幅回路、７７ 送信アンテナ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mixer mainly used in microwave band communication, and a receiver and a transmitter using the mixer.
[0002]
[Prior art]
FIG. 13 is a diagram showing a resistive mixer using a single FET (Field Effect Transistor) described in Non-Patent Document 1, for example. In the figure, a LO wave which is a local oscillation wave inputted to the LO wave terminal 111 is inputted to the gate terminal G of the FET 101 through the LO filter 102 and a high frequency component is cut off from the gate voltage terminal 112. A predetermined negative voltage is applied through the inductor 105 and the capacitor 106.
[0003]
An RF signal that is a high-frequency signal input from the RF signal terminal 113 is input to the drain terminal D of the FET 101 via the RF filter 103. In the FET 101, the RF signal input to the drain terminal D is converted into an IF signal that is an intermediate frequency signal by the LO wave input to the gate terminal G, and is output from the drain terminal D. The signal is output from the signal terminal 114.
[0004]
In the resistive mixer having such a configuration, the drain terminal D and the source terminal S of the FET 101 need to be grounded in a DC manner. That is, in FIG. 13, the source terminal S is directly connected to the ground, and although not shown, the drain terminal D needs to be grounded in a DC manner via an inductor having a large impedance for the RF signal and IF signal. is there.
[0005]
FIG. 14 is a connection diagram showing a resistive ring mixer using four FETs described in Non-Patent Document 2, for example. Here, four FETs 201a, 201b, 201c, and 201d are connected in a ring shape. The LO wave input to the LO wave terminal 211 is distributed by the LO balun 202 to the LO waves LO and LO bars having the same amplitude and opposite phases. The LO wave LO output from the LO balun 202 is input to the gate terminals G of the FETs 201a and 201b, and the LO wave LO bar is input to the gate terminals G of the FETs 201c and 201d.
[0006]
The RF signal input to the RF signal terminal 212 is distributed by the RF balun 203 to the RF signals RF and RF bars of equal amplitude and opposite phases. The RF signal RF output from the RF balun 203 is input to the connection point between the drain terminals D of the FET 201a and the FET 201b, and the RF signal RF bar is input to the connection point between the drain terminals D of the FET 201c and the FET 201d.
[0007]
The RF signals RF and RF bar inputted to the drain terminals D of the FETs 201a to 201d are converted into IF signals IF having the same amplitude and the same phase by the LO waves LO and LO bars inputted to the gate terminals G of the FETs 201a to 201d. Are output from the connection point between the FET 201a and the source terminal S of the FET 201c and from the connection point between the FET 201b and the source terminal S of the FET 201d, and input to the IF common mode synthesizer 204, respectively. The IF in-phase synthesizer 204 synthesizes the input IF signal IF and outputs it from the IF signal terminal 213.
[0008]
Although not shown in FIG. 14, a predetermined negative voltage is applied to the gate terminals G of the FETs 201a to 201d. Further, in the RF balun 203, in order to ground the drain terminals D of the FETs 201a to 201d in a DC manner, the output sides of the RF signals RF and RF bars are grounded in a DC manner via a built-in microstrip line. Yes. Further, in the IF common mode synthesizer 204, in order to ground the source terminals S of the FETs 201a to 201d in a DC manner, the two input sides of the IF signal IF are grounded in a DC manner through an inductor having a large impedance for the IF signal. is doing.
[0009]
As described above, in the resistive mixer of FIG. 13 using FETs and the resistive ring mixer of FIG. 14 using four FETs, a predetermined negative voltage is applied to the gate terminal G of the FET, and the drain terminal D and It is necessary to ground the source terminal S in a DC manner. However, the drain terminal D and the source terminal S of the FET are input with an RF signal or an IF signal, so that they are grounded in terms of direct current and have a high impedance for the RF signal and the IF signal. Must be grounded with an inductor. That is, in order to demultiplex the DC voltage and the IF signal, for example, when the frequency of the RF signal or IF signal is several MHz or less, an inductor of several uH or more is required.
[0010]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 60-64508 (upper right of the second page)
[Non-Patent Document 1]
Microwave Mixers, Arttech House, p. 339-340, 1996
[Non-Patent Document 2]
M.M. SHIMOZAWA et. al. "A Broadband FET Resistive Ring Mixer Using a Parallel Connected Marchand Balun", APMC, WE4A-2, p. 651-654, 1998
[0011]
[Problems to be solved by the invention]
Since the conventional mixer is configured as described above, in a resistive mixer or a resistive ring mixer using an FET, when an inductor for grounding a drain terminal and a source terminal in a DC manner is formed on a semiconductor substrate, There is a problem that the area of the semiconductor substrate becomes large and the mixer cannot be miniaturized.
[0012]
As a technique related to the above problem, there is a “FET mixer” disclosed in Patent Document 1. Here, a small FET mixer is provided by replacing the RF choke coil for applying a gate bias voltage to the gate terminal of the FET with a resistance element, but for DC grounding of the drain terminal of the FET. An inductor is required, and the same problems as described above exist.
[0013]
The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a mixer that can be miniaturized, and a receiver and a transmitter that use the mixer.
[0014]
[Means for Solving the Problems]
The mixer according to the present invention applies a predetermined negative voltage to the gate terminal of the FET to input LO waves, inputs an RF signal to the drain terminal of the FET, outputs the converted IF signal from the drain terminal, and The source terminal of the FET is grounded, and the drain terminal and the source terminal are connected by a resistor having a larger resistance value than the internal resistance between the drain and source of the FET.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
FIG. 1 is a connection diagram showing a mixer according to Embodiment 1 of the present invention. Here, a case where a resistive mixer using an FET is used for a receiving apparatus that communicates in the microwave band is shown. An RF signal that is a high-frequency signal is converted into an RF signal or LO wave by a LO wave that is a local oscillation wave. It is assumed that the signal is converted to an IF signal that is an intermediate frequency signal having a lower frequency.
[0016]
In FIG. 1, the gate terminal 2 of the FET 1 is connected to the gate voltage terminal 52 via the inductor 7 and is connected to the LO wave terminal 51 via the capacitor 6. The source terminal 4 of the FET 1 is grounded. Further, the drain terminal 3 of the FET 1 is connected to the source terminal 7 via a resistor 5 having a sufficiently large resistance value as compared with the internal resistance between the drain and source of the FET 1, and also to an RF signal terminal via a capacitor 8. 53 and connected to an IF signal terminal 54 via an inductor 9.
[0017]
Next, the operation will be described.
A predetermined negative voltage is applied to the gate terminal 2 of the FET 1 from the gate voltage terminal 52 via an inductor 7 for blocking high frequency components. The LO wave input from the LO wave terminal 51 is input to the gate terminal 2 of the FET 1 with the DC component cut off by the capacitor 6. The RF signal input from the RF signal terminal 53 is input to the drain terminal 3 of the FET 1 through the capacitor 8 that passes only the RF signal.
[0018]
In the FET 1, the RF signal input from the drain terminal 3 is converted into an IF signal having a frequency represented by the following equation by the LO wave input from the gate terminal 2 and output to the drain terminal 3.
Fif = Frf−Flo
Here, Fif, Frf, and Flo are the frequencies of the IF signal, RF signal, and LO wave, respectively. The IF signal output to the drain terminal 3 is output to the IF signal terminal 54 via the inductor 9 that blocks the LO wave and the RF signal and passes only the IF signal.
[0019]
While the FET 1 is operating as a resistive mixer, the drain terminal 3 and the source terminal 4 are connected by the resistor 5, so that a potential difference due to a voltage drop due to the resistor 5 occurs. When the value is sufficiently larger than the internal resistance between the drain and source of the FET 1, the current flowing through the resistor 5 is weak. Therefore, it can be considered that there is no voltage drop due to the resistor 5, and the potential of the drain terminal 3 can be regarded as a ground potential that is equal to the potential of the source terminal 7. Therefore, an inductor for grounding the drain terminal 3 in a DC manner Is no longer necessary.
[0020]
When the mixer circuit shown in FIG. 1 that operates in the frequency band of the microwave band is configured on a semiconductor substrate, the size of the resistor 5 is smaller when compared to the size of the connected resistor 5 and an unnecessary inductor. It becomes possible to reduce the size of the mixer.
[0021]
As described above, according to the first embodiment, a resistance having a sufficiently large resistance value between the drain terminal 3 of the FET 1 and the source terminal 4 of the FET 1 as compared with the internal resistance between the drain and source of the FET 1. By connecting 5, the drain terminal 3 has the same potential as the ground potential of the source terminal 4, so that an inductor for grounding the drain terminal 3 in a DC manner is not required, and the mixer can be miniaturized. Is obtained.
[0022]
When this mixer is used in a transmitter that communicates in the microwave band, in FIG. 1, the IF signal input from the IF signal terminal 54 to the drain terminal 3 of the FET 1 is changed from the LO wave terminal 51 to the gate of the FET 1. The signal may be converted into an RF signal by the LO wave input to the terminal 2 and output from the drain terminal 3 of the FET 1 to the RF signal terminal 53.
[0023]
Embodiment 2. FIG.
FIG. 2 is a connection diagram showing a mixer according to Embodiment 2 of the present invention. Here, the case where a resistive ring mixer is used for a receiving apparatus similarly to FIG. 1 of Embodiment 1 is shown. Further, in FIG. 2, similarly to the conventional FIG. 14, four FETs 1a, 1b, 1c, and 1d are connected in a ring shape, and LO waves are distributed by the LO anti-phase distributor 21 (LO balun 202 in FIG. 14). In this example, the RF signal is distributed by the RF anti-phase distributor 31 (RF balun 203 in FIG. 14), and the IF signal is synthesized by the IF in-phase synthesizer 41 (IF in-phase synthesizer 204 in FIG. 14).
[0024]
In FIG. 2, the IF in-phase synthesizer 41 is used as the IF synthesizer. However, depending on the phase relationship between the LO wave input to each FET 1a to 1d and the RF signal, and the IF signal output from each FET 1a to 1d, The IF synthesizer may be an anti-phase synthesizer, and an LO anti-phase distributor, an RF anti-phase distributor and an IF anti-phase synthesizer may be used.
[0025]
In FIG. 2, the input terminal 22 of the LO reverse phase distributor 21 is connected to the LO wave terminal 51. The output terminal 23 of the LO reverse-phase distributor 21 is connected to the gate voltage terminal 52a via a resistor 25a having a sufficiently large resistance value for interrupting the AC signal, and the gate of the FET 1a (first FET). The terminal 2a is connected to the gate terminal 2b of the FET 1b (second FET). Further, the output terminal 24 of the LO reverse-phase distributor 21 is connected to the gate voltage terminal 52b through a resistor 25b having a sufficiently large resistance value for interrupting the AC signal, and the gate of the FET 1c (third FET). The terminal 2c is connected to the gate terminal 2d of the FET 1d (fourth FET).
[0026]
In FIG. 2, the input terminal 32 of the RF reverse phase distributor 31 is connected to the RF signal terminal 53, the output terminal 33 of the RF reverse phase distributor 31 is connected to the terminal 35a (first terminal), and the RF reverse The output terminal 34 of the phase distributor 31 is connected to a terminal 35b (second terminal). The terminal 35a is connected to the drain terminal 3a of the FET 1a and the drain terminal 3b of the FET 1b, and the terminal 35b is connected to the drain terminal 3c of the FET 1c and the drain terminal 3d of the FET 1d.
[0027]
Further, in FIG. 2, the source terminal 4a of the FET 1a and the source terminal 4c of the FET 1c are connected to the terminal 45a (third terminal), and the source terminal 4b of the FET 1b and the source terminal 4d of FET 1d are the terminal 45b (fourth terminal). It is connected to the. The terminal 45a is connected to the input terminal 42 of the IF in-phase synthesizer (IF synthesizer), the terminal 45b is connected to the input terminal 43 of the IF in-phase synthesizer 41, and the output terminal 44 of the IF in-phase synthesizer 41 is the IF signal terminal 54. It is connected to the.
[0028]
Further, in FIG. 2, a resistor 5a having a resistance value sufficiently larger than the internal resistance between the drain and source of the FET 1a is connected between the drain terminal 3a and the source terminal 4a of the FET 1a, and the drain terminal 3d of the FET 1d. And a source terminal 4d are connected to a resistor 5d having a sufficiently large resistance value compared to the internal resistance between the drain and source of the FET 1d.
[0029]
Further, although not shown in FIG. 2, the LO reverse phase distributor 21 cuts off the DC voltage internally to prevent the DC voltage from being applied to the LO wave terminal 51 via the input terminal 22. Further, in the RF negative phase distributor 31, the output terminals 33 and 34 are grounded in a DC manner by inductors, respectively, and a DC voltage is applied to the RF signal terminal 53 via the input terminal 32 of the RF negative phase distributor 31. Is prevented from being applied. Inside the IF in-phase synthesizer 41, the DC voltage to the output terminal 44 is cut off to prevent the DC voltage from being applied to the IF signal terminal 54. However, by connecting the resistors 5a and 5d, the input terminals 42 and 43 are respectively grounded by an inductor in the IF common mode synthesizer 41, unlike the conventional IF common mode synthesizer 204 shown in FIG. There is no need.
[0030]
Next, the operation will be described.
A predetermined negative voltage is applied to the gate terminal 2a of the FET 1a and the gate terminal 2b of the FET 1b through a resistor 25a having a sufficiently large value to cut off an AC signal from the gate voltage terminal 52a. In addition, a predetermined negative voltage is applied to the gate terminal 2c of the FET 1c and the gate terminal 2d of the FET 1d via a resistor 25b having a value sufficiently large to cut off an AC signal from the gate voltage terminal 52b.
[0031]
Since the output terminal 33 of the RF antiphase distributor 31 is DC-grounded, the terminal 35a is grounded, the drain terminals 3a and 3b of the FETs 1a and 1b are DC-grounded, and between the drain and source of the FET 1a. Due to the resistor 5a having a resistance value sufficiently larger than the internal resistance, the potentials of the source terminals 4a and 4c of the FETs 1a and 1c become the ground potential equal to the potentials of the drain terminals 3a and 3b of the FETs 1a and 1b.
[0032]
Further, since the output terminal 34 of the RF antiphase distributor 31 is grounded in a direct current manner, the terminal 35b is grounded, the drain terminals 3c and 3d of the FETs 1c and 1d are grounded in a direct current, and the drain of the FET 1d, Due to the resistor 5d having a resistance value sufficiently larger than the internal resistance between the sources, the potentials of the source terminals 4b and 4d of the FETs 1b and 1d become the ground potential equal to the potentials of the drain terminals 3c and 3d of the FETs 1c and 1d.
[0033]
Thus, if the output terminals 33 and 34 of the RF antiphase distributor 31 are DC-grounded, each FET 1a can be used even if the input terminals 42 and 43 of the IF common-mode synthesizer 41 are not DC-grounded. The drain terminals 3a to 3d and the source terminals 4a to 4d of ˜1d have a ground potential that is grounded in a DC manner, and can operate as a resistive ring mixer.
[0034]
The LO wave input to the LO wave terminal 51 is input to the input terminal 22 of the LO anti-phase distributor 21, and the LO waves having the same amplitude and opposite phases are output to the output terminal 23 and the output terminal 24 of the LO anti-phase distributor 21. It is distributed to LO and LO bar and output. The LO wave LO output to the output terminal 23 of the LO reverse phase distributor 21 is input to the gate terminal 2a of the FET 1a and the gate terminal 2b of the FET 1b, and is output to the output terminal 24 of the LO reverse phase distributor 21. The LO bar is input to the gate terminal 2c of the FET 1c and the gate terminal 2d of the FET 1d.
[0035]
The RF signal input to the RF signal terminal 53 is input to the input terminal 32 of the RF reverse phase distributor 31, and the RF terminal having the same amplitude and the reverse phase are output to the output terminal 33 and the output terminal 34 of the RF reverse phase distributor 31. It is distributed to RF and RF bar and output. The RF signal RF output to the output terminal 33 of the RF negative phase distributor 31 is input to the drain terminal 3a of the FET 1a and the drain terminal 3b of the FET 1b via the terminal 35a, and the output terminal 34 of the RF negative phase distributor 31. The RF signal RF bar output to is input to the drain terminal 3c of the FET 1c and the drain terminal 3d of the FET 1d via the terminal 35b.
[0036]
The RF signals RF and RF bar inputted to the drain terminals 3a to 3d of the FETs 1a to 1d are IF signals having the same amplitude and the same phase by the LO waves LO and LO bars inputted to the gate terminals 2a to 2d of the FETs 1a to 1d. It is converted to IF and output from the connection point between the source terminal 4a of the FET 1a and the source terminal 4c of the FET 1c, and the connection point between the source terminal 4b of the FET 1b and the source terminal 4d of the FET 1d, and respectively via the terminals 45a and 45b. Are input to the input terminals 42 and 43 of the IF in-phase synthesizer 41. The IF in-phase synthesizer 41 synthesizes the input IF signal IF and outputs it from the IF signal terminal 54 via the output terminal 44.
[0037]
In the second embodiment, the output terminals 33 and 34 of the RF antiphase distributor 31 are internally grounded with an inductor, but instead the terminals 35a and 35b are grounded with an inductor. Alternatively, the terminals 45a and 45b may be DC-grounded with an inductor, or the input terminals 42 and 43 of the IF common mode synthesizer 41 may be internally DC-grounded with an inductor.
[0038]
In the second embodiment, the drain terminal 3a and the source terminal 4a of the FET 1a are connected by the resistor 5a, and the drain terminal 3d and the source terminal 4d of the FET 1d are connected by the resistor 5d. When the device 31 side, that is, the terminals 35a and 35b side is grounded with an inductor in a direct current manner, the corresponding terminals of the FET 1a and FET 1b, the FET 1b and FET 1c, or the FET 1c and FET 1d are connected between the drain terminal 3 and the source terminal 4, respectively. The resistor 5 may have a resistance value sufficiently larger than the internal resistance between the drain and source of the FET 1. Further, when the IF in-phase synthesizer 41 side, that is, the terminals 45a and 45b side is DC-grounded by an inductor, between the drain terminal 3 and the source terminal 4 of the FET 1a and FET 1c, or FET 1b and FET 1c, or FET 1b and FET 1d. Alternatively, the resistors 5 having a sufficiently large resistance value as compared with the internal resistance between the drain and source of each FET 1 may be connected.
[0039]
In the resistive ring mixer, the frequency of the IF signal is lower than the frequency of the LO wave and the RF signal, and the inductor used for the microwave band occupies a large area on the semiconductor substrate, so that resistors 5a and 5d are added. However, if the inductor for grounding the input terminals 42 and 43 of the IF in-phase synthesizer 41 in a DC manner is not required, the semiconductor substrate can be further downsized.
[0040]
As described above, according to the second embodiment, the terminals 35a and 35b or the terminals 45a and 45b are grounded in a direct current manner, and the drain terminal 3 and the source terminal 4 of the two FETs 1 among the FETs 1a to 1d. By connecting a resistor 5 having a resistance value sufficiently larger than the internal resistance between the drain and source of the FET 1 between the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d in a direct current manner. The number of inductors for grounding can be reduced, and the mixer can be downsized.
[0041]
Embodiment 3 FIG.
FIG. 3 is a connection diagram showing a mixer according to Embodiment 3 of the present invention. Here, as in FIG. 2 of the second embodiment, a case where a resistive ring mixer is used in the receiving apparatus is shown, and the same reference numerals as those in FIG. 2 denote the same elements. In the third embodiment, as shown in FIG. 3, the drain terminals 3a to 3d and the source terminals 4a to 4d of all the FETs 1a to 1d are compared with the internal resistances between the drains and sources of the FETs 1a to 1d, respectively. The resistors 5a, 5b, 5c, and 5d having sufficiently large resistance values are connected. Other connections are the same as those in FIG. 2 of the second embodiment.
[0042]
In FIG. 3, the IF in-phase synthesizer 41 is used as the IF synthesizer. However, depending on the phase relationship between the LO wave input to each of the FETs 1a to 1d and the RF signal, and the IF signal output from each of the FETs 1a to 1d, The IF synthesizer may be an anti-phase synthesizer, and an LO anti-phase distributor, an RF anti-phase distributor, and an IF anti-phase synthesizer may be used.
[0043]
Next, the operation will be described.
In the case of a resistive ring mixer in which four FETs 1a to 1d are arranged in a ring shape, it is desirable that the FETs 1a to 1d perform exactly the same operation. When the operations of the FETs 1a to 1d are slightly different, there is a possibility that the relationship between the amplitude and phase of each LO wave is not completely equal and opposite in phase, and the LO wave leaks to the terminals 45a and 45b. Similarly, the RF signal may leak to the terminals 45a and 45b.
[0044]
If the phase relationship between the IF signals output from the terminals 45a and 45b is not completely in phase, the output power of the IF signal at the output terminal 44 of the IF in-phase synthesizer 41 decreases. As shown in FIG. 2 of the second embodiment, the drain terminals 3a and 3d of the two FETs 1a and 1d and the source terminals 4a and 4d are connected as shown in FIG. When the drain terminals 3a to 3d and the source terminals 4a to 4d of all four FETs 1a to 1d are connected by resistors 5a to 5d, the operations of the FETs 1a to 1d are closer to each other. The leakage of the RF signal to the terminals 45a and 45b can be further suppressed, and the IF signal can be extracted more efficiently.
[0045]
As described above, according to the third embodiment, the terminals 35a and 35b or the terminals 45a and 45b are grounded in a DC manner, and the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d are connected. The drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d are connected by connecting the resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the drains and sources of the FETs 1a to 1d, respectively. The number of inductors for grounding in a DC manner can be reduced, the mixer can be miniaturized, and leakage of LO waves and RF signals can be further suppressed, so that IF signals can be extracted more efficiently. The effect is obtained.
[0046]
Embodiment 4 FIG.
FIG. 4 is a connection diagram showing a mixer according to Embodiment 4 of the present invention. Like FIG. 2 of Embodiment 2, FIG. 4 shows a case where a resistive ring mixer is used for a receiving apparatus, which is the same as FIG. The code | symbol has shown the same thing. As shown in FIG. 4, in the fourth embodiment, a merchant balun 31A using microstrip lines 36a, 36b, 36c, 36d is used as the RF antiphase distributor 31 in FIG. 2 of the second embodiment. Yes. Other connections are the same as those in FIG. 2 of the second embodiment.
[0047]
In FIG. 4, the IF in-phase synthesizer 41 is used as the IF synthesizer. However, depending on the phase relationship between the LO wave input to each of the FETs 1a to 1d and the RF signal and the IF signal output from each of the FETs 1a to 1d, The IF synthesizer may be an anti-phase synthesizer, and an LO anti-phase distributor, an RF anti-phase distributor, and an IF anti-phase synthesizer may be used.
[0048]
Next, the operation will be described.
As shown in FIG. 4, since the output terminals 33 and 34 of the merchant balun 31A are internally grounded in a DC manner by the microstrip lines 36c and 36d, the terminals 35a and 35b or the terminals 45a and 45b are in a direct current state. An inductor for grounding is not required, and the mixer can be downsized.
[0049]
In the fourth embodiment, the resistors 5a and 5d are connected between the drain terminals 3a and 3d of the FETs 1a and 1d and the source terminals 4a and 4d, but the drains of the FET 1a and FET 1b, or FET 1b and FET 1c, or FET 1c and FET 1d. You may connect between the terminal 3 and the source terminal 4 with the resistance 5 which has a resistance value large enough compared with the internal resistance between the drain of each said FET1 and source | sauce.
[0050]
In the fourth embodiment, the merchant balun 31A is used. However, for example, a rat race circuit or the like can be used as an anti-phase distributor, and a resistive ring mixer that operates in the same manner as in FIG. It is configurable.
[0051]
As described above, according to the fourth embodiment, between the drain terminals 3 and the source terminals 4 of the two FETs 1 among the FETs 1a to 1d, it is sufficiently larger than the internal resistance between the drain and source of the FET 1. By connecting a resistor 5 having a resistance value and using a merchant balun 31A in which the output terminals 33 and 34 are DC-grounded as the RF antiphase distributor 31, the drain terminals 3a to 3d of the FETs 1a to 1d and the source It is possible to eliminate the need for an inductor for grounding the terminals 4a to 4d in a DC manner, and it is possible to reduce the size of the mixer.
[0052]
In the fourth embodiment, the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d are connected by resistors 5a and 5d, respectively. As shown in the third embodiment, the FETs 1a to 1d are connected. Even if the drain terminals 3a to 3d of 1d and the source terminals 4a to 4d are connected by resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the respective drains and sources of the FETs 1a to 1d, respectively. The same effect as in the third mode is obtained.
[0053]
Embodiment 5 FIG.
FIG. 5 is a connection diagram showing a mixer according to a fifth embodiment of the present invention. Like FIG. 2 of the second embodiment, FIG. 5 shows a case where a resistive ring mixer is used for a receiving apparatus, which is the same as FIG. The code | symbol has shown the same thing. In the fifth embodiment, as shown in FIG. 5, the IF common-mode synthesizer 41 of FIG. 2 of the second embodiment is connected to the input terminals 42 and 43 in direct current by inductors 46a and 46b connected in series. In this case, although not shown in FIG. 5, either one of the output terminals 33 and 34 of the RF antiphase distributor 31 is DC-grounded by an inductor. Other connections are the same as those in FIG. 2 of the second embodiment.
[0054]
Next, the operation will be described.
As shown in FIG. 5, since the input terminals 42 and 43 of the IF common-mode synthesizer 41A are connected in a DC manner by series-connected inductors 46a and 46b, the DC potential is the same. That is, if either one of the output terminals 33 and 34 of the RF antiphase distributor 31 is DC-grounded by an inductor, the potentials and sources of the drain terminals 3a to 3d of the FETs 1a to 1d are caused by the resistors 5a and 5d. Since the terminals 4a to 4d can be regarded as the same ground potential, the number of inductors for grounding in a direct current can be further reduced, and the mixer can be downsized.
[0055]
Further, if the values of the inductors 46a and 46b of the IF common mode synthesizer 41A are set to appropriate values, the IF common mode synthesizer 41A having a filter function for suppressing the LO wave having a higher frequency than the IF signal and the leakage wave of the RF signal. Can also be configured.
[0056]
In the fifth embodiment, either one of the output terminals 33 and 34 of the RF antiphase distributor 31 is DC-grounded with an inductor, but any one of the terminals 35a, 35b, 45a and 45b is DC with an inductor. May be grounded.
[0057]
In the fifth embodiment, the resistors 5a and 5d are connected between the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d, but any one of the terminals 35a, 35b, 45a, and 45b is connected to the inductor. In the case of DC grounding, the FET 1a and FET 1c, or the FET 1b and FET 1c, or the FET 1b and FET 1d have a drain terminal 3 and a source terminal 4 that are sufficiently compared with the internal resistance between the drain and source of the FET 1. You may connect by the resistor 5 with a large resistance value.
[0058]
As described above, according to the fifth embodiment, any one of the output terminals 33 and 34 and the terminals 35a, 35b, 45a, and 45b of the RF antiphase distributor 31 is DC-grounded by the inductor, and the FETs 1a to 1d are connected. A resistor 5 having a resistance value sufficiently larger than the internal resistance between the drain and source of the FET 1 is connected between the drain terminal 3 and the source terminal 4 of the two FETs 1 and the input terminals 42 and 43 are DC. By using the IF in-phase synthesizer 41A connected to each other, the number of inductors for grounding the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d can be reduced, and the mixer can be downsized. In addition, it is possible to suppress the LO wave and the leaked wave of the RF signal.
[0059]
In the fifth embodiment, the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d are connected by resistors 5a and 5d, respectively. As shown in the third embodiment, the FETs 1a to 1d are connected. Even if the drain terminals 3a to 3d of 1d and the source terminals 4a to 4d are connected by resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the respective drains and sources of the FETs 1a to 1d, respectively. The same effect as in the third mode is obtained.
[0060]
Embodiment 6 FIG.
FIG. 6 is a connection diagram showing a mixer according to Embodiment 6 of the present invention. Like FIG. 2 of Embodiment 2, FIG. 6 shows a case where a resistive ring mixer is used for a receiving apparatus, which is the same as FIG. The code | symbol has shown the same thing. In the sixth embodiment, as shown in FIG. 6, the IF in-phase synthesizer 41 of FIG. 2 of the second embodiment is composed of a resistor 47 and microstrip lines 48a and 48b, and the input terminals 42 and 43 are microstrips. This is a Wilkinson distributor 41B which is a kind of in-phase distributor connected in a DC manner by lines 48a and 48b. In this case, although omitted in FIG. 6, either one of the output terminals 33 and 34 of the RF reverse phase distributor 31 is DC-grounded by an inductor. Other connections are the same as those in FIG. 2 of the second embodiment.
[0061]
Next, the operation will be described.
As shown in FIG. 6, since the input terminals 42 and 43 of the Wilkinson divider 41B are connected in a DC manner by the microstrip lines 48a and 48b, the DC potential is the same. That is, if either one of the output terminals 33 and 34 of the RF antiphase distributor 31 is DC-grounded by an inductor, the potentials and sources of the drain terminals 3a to 3d of the FETs 1a to 1d are caused by the resistors 5a and 5d. Since the terminals 4a to 4d can be regarded as the same ground potential, the number of inductors for grounding in a direct current can be further reduced, and the mixer can be downsized.
[0062]
Further, since the Wilkinson divider 41B also operates as a low-pass filter, it is possible to suppress LO waves and RF signal leakage waves.
[0063]
In the sixth embodiment, either one of the output terminals 33 and 34 of the RF antiphase distributor 31 is DC-grounded with an inductor, but any one of the terminals 35a, 35b, 45a and 45b is an inductor. It may be grounded in a direct current manner.
[0064]
In the sixth embodiment, the resistors 5a and 5d are connected between the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d, but any one of the terminals 35a, 35b, 45a, and 45b is connected to the inductor. In the case of DC grounding, the FET1a and FET1c, or the FET1b and FET1c, or the FET1b and FET1d have a drain terminal 3 and a source terminal 4 that are sufficiently compared with the internal resistance between the drain and source of the FET1. You may connect by the resistor 5 with a large resistance value.
[0065]
As described above, according to the sixth embodiment, any one of the output terminals 33 and 34 and the terminals 35a, 35b, 45a, and 45b of the RF antiphase distributor 31 is DC-grounded by the inductor, and the FETs 1a to 1d are connected. A resistor 5 having a resistance value sufficiently larger than the internal resistance between the drain and source of the FET 1 is connected between the drain terminal 3 and the source terminal 4 of the two FETs 1 and the input terminals 42 and 43 are DC. By using the Wilkinson distributor 41B connected in common, the number of inductors for grounding the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d can be reduced, and the mixer can be downsized. In addition, it is possible to suppress the LO wave and the leaked wave of the RF signal.
[0066]
In the sixth embodiment, the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d are connected by resistors 5a and 5d, respectively. As shown in the third embodiment, the FETs 1a to 1d are connected. Even if the drain terminals 3a to 3d of 1d and the source terminals 4a to 4d are connected by resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the respective drains and sources of the FETs 1a to 1d, respectively. The same effect as in the third mode is obtained.
[0067]
When the resistive ring mixer shown in the second to sixth embodiments is used for a transmission apparatus, an IF signal is input from the IF signal terminal 54, and the IF common mode combiners 41, 41A, and 41B are connected to the IF common mode. In the FETs 1a to 1d, the IF signal input from the IF in-phase distributor is converted into an RF signal by the LO wave input from the LO anti-phase distributor 21, and the RF anti-phase distributors 31 and 31A are used. Is used as an RF reverse phase synthesizer, the converted RF signal is input, and the RF signal is output to the RF signal terminal 53.
[0068]
Further, when the resistive ring mixer shown in the second to fourth embodiments is used in a transmission device, LO waves and IF signals input to the FETs 1a to 1d and RF signals output from the FETs 1a to 1d are used. Depending on the phase relationship, the IF synthesizer may be an anti-phase synthesizer, and an LO anti-phase distributor, an RF anti-phase synthesizer, and an IF anti-phase distributor may be used.
[0069]
Embodiment 7 FIG.
FIG. 7 is a connection diagram showing a mixer according to Embodiment 7 of the present invention. Like FIG. 2 of Embodiment 2, FIG. 7 shows a case where a resistive ring mixer is used for a receiving apparatus, which is the same as FIG. The code | symbol has shown the same thing. In FIG. 2 of the second embodiment, the IF signals converted by the FETs 1a to 1d are taken out from the source terminals 4a to 4d of the FETs 1a to 1d and input to the IF in-phase synthesizer 41. In the seventh embodiment, As shown in FIG. 7, the IF signals converted by the FETs 1a to 1d are taken out from the drain terminals 3a to 3d of the FETs 1a to 1d and input to the IF common mode synthesizer 41, and the terminals 45a and 45b are grounded.
[0070]
In this case, the input terminals 42 and 43 of the IF in-phase synthesizer 41 do not need to be DC-grounded with an inductor, and the output terminals 33 and 34 of the RF reverse-phase distributor 31 need not be DC-grounded with an inductor. Absent. Other connections are the same as those in FIG. 2 of the second embodiment.
[0071]
In FIG. 7, the IF in-phase synthesizer 41 is used as the IF synthesizer. However, depending on the phase relationship between the LO wave input to each FET 1a to 1d and the RF signal, and the IF signal output from each FET 1a to 1d, The IF synthesizer may be an anti-phase synthesizer, and an LO anti-phase distributor, an RF anti-phase distributor, and an IF anti-phase synthesizer may be used.
[0072]
Next, the operation will be described.
In the seventh embodiment, since the terminals 45a and 45b are grounded, the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d can be regarded as the ground potential by the resistors 5a and 5d. Even if the input terminals 42 and 43 of the in-phase synthesizer 41 are not DC-grounded by an inductor, and the output terminals 33 and 34 of the RF reverse-phase distributor 31 are not DC-grounded by an inductor, the resistive terminal Operation as a ring mixer is possible.
[0073]
The LO wave and the RF signal are input to the FETs 1a to 1d as in the second embodiment, and the IF signals converted by the FETs 1a to 1d are taken out from the drain terminals 3a to 3d of the FETs 1a to 1d, and the IF common mode synthesizer 41. Is input. Other operations are the same as those in the second embodiment.
[0074]
In the seventh embodiment, the resistors 5a and 5d are connected between the drain terminals 3a and 3d of the FETs 1a and 1d and the source terminals 4a and 4d, but the drains of the FET 1a and FET 1c, or FET 1b and FET 1c, or FET 1b and FET 1d. You may connect between the terminal 3 and the source terminal 4 with the resistance 5 which has resistance value large enough compared with the internal resistance between the drain of each said FET1 and source | sauce.
[0075]
As described above, according to the seventh embodiment, the IF signal is taken out from the terminals 35a and 35b to which the RF signal is input, the terminals 45a and 45b are grounded, and the drains of the two FETs 1 among the FETs 1a to 1d. By connecting a resistor 5 having a sufficiently large resistance compared to the internal resistance between the drain and source of the FET 1 between the terminal 3 and the source terminal 4, the drain terminals 3a to 3d and the source terminal 4a of the FETs 1a to 1d are connected. It is possible to eliminate the need for an inductor for grounding ˜4d in a DC manner, and the effect that the mixer can be reduced in size is obtained.
[0076]
In the seventh embodiment, the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d are connected by resistors 5a and 5d, respectively. As shown in the third embodiment, the FETs 1a to 1d are connected. Even if the drain terminals 3a to 3d of 1d and the source terminals 4a to 4d are connected by resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the respective drains and sources of the FETs 1a to 1d, respectively. The same effect as in the third mode is obtained.
[0077]
Embodiment 8 FIG.
FIG. 8 is a connection diagram showing a mixer according to an eighth embodiment of the present invention. Like FIG. 7 of the seventh embodiment, FIG. 8 shows a case where a resistive ring mixer is used in the receiving apparatus, and is the same as FIG. The code | symbol has shown the same thing. As shown in FIG. 8, in this eighth embodiment, a merchant balun 31A using microstrip lines 36a, 36b, 36c, 36d is used as the RF antiphase distributor 31 in FIG. 7 of the seventh embodiment. Terminals 45a and 45b are open. Other connections are the same as those in FIG. 7 of the seventh embodiment.
[0078]
In FIG. 8, the IF in-phase synthesizer 41 is used as the IF synthesizer. However, depending on the phase relationship between the LO wave input to each FET 1a to 1d and the RF signal, and the IF signal output from each FET 1a to 1d, The IF synthesizer may be an anti-phase synthesizer, and an LO anti-phase distributor, an RF anti-phase distributor, and an IF anti-phase synthesizer may be used.
[0079]
Next, the operation will be described.
As shown in FIG. 8, since the output terminals 33 and 34 of the merchant balun 31A are internally grounded by the microstrip lines 36c and 36d, an inductor for grounding the terminals 35a and 35b is unnecessary. Thus, the mixer can be miniaturized.
[0080]
In the eighth embodiment, the resistors 5a and 5d are connected between the drain terminals 3a and 3d of the FETs 1a and 1d and the source terminals 4a and 4d, but the drains of the FET 1a and FET 1b, or FET 1b and FET 1c, or FET 1c and FET 1d. You may connect between the terminal 3 and the source terminal 4 with the resistance 5 which has resistance value large enough compared with the internal resistance between the drain of each said FET1 and source | sauce.
[0081]
Further, in the eighth embodiment, the merchant balun 31A is used. However, for example, a rat race circuit or the like can be used as an anti-phase distributor, and a resistive ring mixer that operates in the same manner as in FIG. 8 is configured. Is possible.
[0082]
As described above, according to the eighth embodiment, the IF signal is taken out from the terminals 35a and 35b to which the RF signal is input, and the output terminals 33 and 34 are grounded in a DC manner as the RF reverse phase distributor 31. A resistor 5 having a sufficiently large resistance value between the drain terminal 3 and the source terminal 4 of the two FETs 1 of the FETs 1a to 1d as compared with the internal resistance between the drain and source of the FET 1 using the merchant balun 31A. By connecting the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d can be eliminated, and the mixer can be downsized. It is done.
[0083]
In the eighth embodiment, the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d are connected by resistors 5a and 5d, respectively. As shown in the third embodiment, the FETs 1a to 1d are connected. Even if the drain terminals 3a to 3d of 1d and the source terminals 4a to 4d are connected by resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the respective drains and sources of the FETs 1a to 1d, respectively. The same effect as in the third mode is obtained.
[0084]
Embodiment 9 FIG.
FIG. 9 is a connection diagram showing a mixer according to Embodiment 9 of the present invention. Like FIG. 7 of Embodiment 7, FIG. 9 shows a case where a resistive ring mixer is used for a receiving apparatus, and is the same as FIG. The code | symbol has shown the same thing. In the ninth embodiment, as shown in FIG. 9, the IF common mode synthesizer 41 of FIG. 7 of the seventh embodiment is connected to the input terminals 42 and 43 in a DC manner through series-connected inductors 46a and 46b. In the synthesizer 41A, the resistor 5a is connected only between the drain terminal 3a and the source terminal 4a of the FET 1a. Other connections are the same as those in FIG. 7 of the seventh embodiment.
[0085]
Next, the operation will be described.
As shown in FIG. 9, since the input terminals 42 and 43 of the IF common-mode synthesizer 41A are connected in a DC manner by series-connected inductors 46a and 46b, the DC potential is the same. That is, since the terminals 45a and 45b are grounded, the potential of the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d can be regarded as the same ground potential by the resistor 5a. This eliminates the need for an inductor for reducing the size of the mixer.
[0086]
Further, if the values of the inductors 46a and 46b of the IF common mode synthesizer 41A are set to appropriate values, the IF common mode synthesizer 41A having a filter function for suppressing the LO wave having a higher frequency than the IF signal and the leakage wave of the RF signal. Can also be configured.
[0087]
In the ninth embodiment, the resistor 5a is connected between the drain terminal 3a and the source terminal 4a of the FETs 1a and 1d, but the resistor 5 is connected between the drain terminal 3 and the source terminal 4 of any one of the FETs 1b to 1d. May be connected.
[0088]
As described above, according to the ninth embodiment, the IF signal is extracted from the terminals 35a and 35b to which the RF signal is input, the terminals 45a and 45b are grounded, and the input terminals 42 and 43 are connected in a DC manner. The IF in-phase synthesizer 41A is used, and has a sufficiently large resistance value between the drain terminal 3 and the source terminal 4 of one FET 1 among the FETs 1a to 1d as compared with the internal resistance between the drain and source of the FET 1. By connecting the resistor 5, an inductor for grounding the drain terminals 3 a to 3 d and the source terminals 4 a to 4 d of the FETs 1 a to 1 d can be eliminated, and the mixer can be miniaturized. The effect that the leak wave of LO wave and RF signal can be suppressed is acquired.
[0089]
In the ninth embodiment, the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d are connected by resistors 5a and 5d, respectively. As shown in the third embodiment, the FETs 1a to 1d are connected. Even if the drain terminals 3a to 3d of 1d and the source terminals 4a to 4d are connected by resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the respective drains and sources of the FETs 1a to 1d, respectively. The same effect as in the third mode is obtained.
[0090]
Embodiment 10 FIG.
FIG. 10 is a connection diagram showing a mixer according to Embodiment 10 of the present invention. Like FIG. 7 of Embodiment 7, FIG. 10 shows a case where a resistive ring mixer is used for a receiving apparatus, which is the same as FIG. The code | symbol has shown the same thing. In the tenth embodiment, as shown in FIG. 10, the IF in-phase synthesizer 41 of FIG. 7 of the seventh embodiment is configured by a resistor 47 and microstrip lines 48a and 48b, and the input terminals 42 and 43 are DC. The resistor 5a is connected only between the drain terminal 3a and the source terminal 4a of the FET 1a. Other connections are the same as those in FIG. 7 of the seventh embodiment.
[0091]
Next, the operation will be described.
As shown in FIG. 10, since the input terminals 42 and 43 of the Wilkinson distributor 41B are connected in a DC manner by the microstrip lines 48a and 48b, the DC potential is the same. That is, since the terminals 45a and 45b are grounded, the potential of the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d can be regarded as the same ground potential by the resistor 5a. This eliminates the need for an inductor for reducing the size of the mixer.
[0092]
Further, since the Wilkinson divider 41B also operates as a low-pass filter, it is possible to suppress LO waves and RF signal leakage waves.
[0093]
In the tenth embodiment, the resistor 5a is connected between the drain terminal 3a and the source terminal 4a of the FET 1a, but the resistor 5 is connected between the drain terminal 3 and the source terminal 4 of any one of the FETs 1b to 1d. May be connected.
[0094]
As described above, according to the tenth embodiment, the IF signal is extracted from the terminals 35a and 35b to which the RF signal is input, the terminals 45a and 45b are grounded, and the input terminals 42 and 43 are connected in a DC manner. The Wilkinson distributor 41B is used and has a sufficiently large resistance value between the drain terminal 3 and the source terminal 4 of one FET 1 among the FETs 1a to 1d as compared with the internal resistance between the drain and source of the FET 1. By connecting the resistor 5, it is possible to eliminate the need for an inductor for grounding the drain terminals 3a to 3d and the source terminals 4a to 4d of the FETs 1a to 1d in a DC manner, the size of the mixer can be reduced, and LO waves and The effect that the leakage wave of RF signal can be suppressed is acquired.
[0095]
In the tenth embodiment, the drain terminals 3a and 3d and the source terminals 4a and 4d of the FETs 1a and 1d are connected by resistors 5a and 5d, respectively. However, as shown in the third embodiment, the FETs 1a to 1d are connected. Even if the drain terminals 3a to 3d of 1d and the source terminals 4a to 4d are connected by resistors 5a to 5d having resistance values sufficiently larger than the internal resistances between the respective drains and sources of the FETs 1a to 1d, respectively. The same effect as in the third mode is obtained.
[0096]
When the resistive ring mixer shown in the seventh to tenth embodiments is used for a transmission device, an IF signal is input from the IF signal terminal 54, and the IF in-phase synthesizers 41, 41A, 41B are connected to the IF in-phase. In the FETs 1a to 1d, the IF signal input from the IF in-phase distributor is converted into an RF signal by the LO wave input from the LO anti-phase distributor 21, and the RF anti-phase distributors 31 and 31A are used. Is used as an RF reverse phase synthesizer, the converted RF signal is input, and the RF signal is output to the RF signal terminal 53.
[0097]
Further, when the resistive ring mixer shown in the seventh to eighth embodiments is used in the transmission device, the LO wave and IF signal input to each FET 1a to 1d, and the RF signal output from each FET 1a to 1d Depending on the phase relationship, the IF synthesizer may be an anti-phase synthesizer, and an LO anti-phase distributor, an RF anti-phase synthesizer, and an IF anti-phase distributor may be used.
[0098]
Embodiment 11 FIG.
FIG. 11 is a block diagram showing a configuration of a receiving apparatus according to Embodiment 11 of the present invention. As shown in the figure, a receiving antenna 61 that receives radio waves, a low-noise amplifier circuit 62 that amplifies the received radio waves and outputs an RF signal, a band-pass filter 63 for removing unwanted waves, and a local oscillation that generates LO waves Circuit 64, a mixer 65 that converts an RF signal from the bandpass filter 63 into an IF signal by an LO wave from the local oscillation circuit 64, a bandpass filter 66 for removing unnecessary waves, and an IF signal output from the bandpass filter 66 Is constituted by a demodulation circuit 67 for demodulating data.
[0099]
Here, as the mixer 65, any of the mixers shown in the first to tenth embodiments is used.
[0100]
As described above, according to the eleventh embodiment, it is possible to reduce the size of the receiving device by using any of the mixers shown in the first to tenth embodiments for the receiving device. An effect is obtained.
[0101]
Embodiment 12 FIG.
FIG. 12 is a block diagram showing a configuration of a transmission apparatus according to Embodiment 12 of the present invention. As shown in the figure, a modulation circuit 71 that modulates data and outputs an IF signal, a bandpass filter 72 for removing unnecessary waves, a local oscillation circuit 73 that generates LO waves, and an IF signal from the bandpass filter 72 are shown. The mixer 74 is configured to convert the RF signal into an RF signal by the LO wave from the local oscillation circuit 73, the band pass filter 75 for removing unnecessary waves, the amplification circuit 76 for amplifying the RF signal, and the transmission antenna 77 for transmitting the radio wave.
[0102]
Here, as the mixer 74, any of the mixers shown in the first to tenth embodiments is used.
[0103]
As described above, according to the twelfth embodiment, it is possible to reduce the size of the transmission device by using any of the mixers shown in the first to tenth embodiments for the transmission device. An effect is obtained.
[0104]
【The invention's effect】
As described above, according to the present invention, a predetermined negative voltage is applied to the gate terminal of the FET to input the LO wave, the RF signal is input to the drain terminal of the FET, and the converted IF signal is input from the drain terminal. In addition to outputting, ground the source terminal of the FET, and connect the drain terminal and the source terminal with a resistor having a larger resistance value than the internal resistance between the drain and source of the FET, thereby reducing the size of the mixer. There is an effect that can be.
[Brief description of the drawings]
FIG. 1 is a connection diagram illustrating a mixer according to a first embodiment of the present invention.
FIG. 2 is a connection diagram showing a mixer according to a second embodiment of the present invention.
FIG. 3 is a connection diagram showing a mixer according to Embodiment 3 of the present invention.
FIG. 4 is a connection diagram showing a mixer according to Embodiment 4 of the present invention.
FIG. 5 is a connection diagram showing a mixer according to Embodiment 5 of the present invention.
FIG. 6 is a connection diagram showing a mixer according to Embodiment 6 of the present invention.
FIG. 7 is a connection diagram showing a mixer according to Embodiment 7 of the present invention.
FIG. 8 is a connection diagram showing a mixer according to an eighth embodiment of the present invention.
FIG. 9 is a connection diagram showing a mixer according to Embodiment 9 of the present invention.
FIG. 10 is a connection diagram showing a mixer according to Embodiment 10 of the present invention.
FIG. 11 is a block diagram showing a configuration of a receiving apparatus according to an eleventh embodiment of the present invention.
FIG. 12 is a block diagram showing a configuration of a transmission apparatus according to Embodiment 12 of the present invention.
FIG. 13 is a connection diagram showing a conventional mixer.
FIG. 14 is a connection diagram showing a conventional mixer.
[Explanation of symbols]
1, 1a, 1b, 1c, 1d FET, 2, 2a, 2b, 2c, 2d gate terminal, 3, 3a, 3b, 3c, 3d drain terminal, 4, 4a, 4b, 4c, 4d source terminal, 5, 5a , 5b, 5c, 5d Resistance, 6 capacitors, 7 inductors, 8 capacitors, 9 inductors, 21 LO anti-phase distributor, 22 input terminals, 23, 24 output terminals, 25a, 25b resistors, 31 RF anti-phase distributor, 31A Merchant balun, 32 input terminal, 33, 34 output terminal, 35a, 35b terminal, 36a, 36b, 36c, 36d microstrip line, 41, 41A IF common mode synthesizer, 41B Wilkinson divider, 42, 43 input terminal, 44 Output terminal, 45a, 45b terminal, 46a, 46b Inductor, 47 Resistance, 48a, 48b Microstrip line , 51 LO wave terminal, 52, 52a, 52b Gate voltage terminal, 53 RF signal terminal, 54 IF signal terminal, 61 receiving antenna, 62 low noise amplification circuit, 63 band pass filter, 64 local oscillation circuit, 65 mixer, 66 band Pass filter, 67 Demodulator circuit, 71 Modulator circuit, 72 Band pass filter, 73 Local oscillator circuit, 74 Mixer, 75 Band pass filter, 76 Amplifier circuit, 77 Transmitting antenna.

Claims (17)

高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換するＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を使用したミクサにおいて、
上記ＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記ＦＥＴのドレイン端子に上記ＲＦ信号を入力し、変換された上記ＩＦ信号を上記ドレイン端子から出力すると共に、上記ＦＥＴのソース端子を接地し、上記ドレイン端子と上記ソース端子とを、上記ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。In a mixer using a FET (Field Effect Transistor) that converts an RF signal, which is a high-frequency signal, into an IF signal, which is an intermediate frequency signal, by an LO wave, which is a local oscillation wave,
Applying a predetermined negative voltage to the gate terminal of the FET to input the LO wave, inputting the RF signal to the drain terminal of the FET, outputting the converted IF signal from the drain terminal, and A mixer characterized in that a source terminal of an FET is grounded, and the drain terminal and the source terminal are connected by a resistor having a larger resistance value than an internal resistance between the drain and source of the FET. 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換するＦＥＴを使用したミクサにおいて、
上記ＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記ＦＥＴのドレイン端子に上記ＩＦ信号を入力し、変換された上記ＲＦ信号を上記ドレイン端子から出力すると共に、上記ＦＥＴのソース端子を接地し、上記ドレイン端子と上記ソース端子とを、上記ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。In a mixer using an FET that converts an IF signal, which is an intermediate frequency signal, into an RF signal, which is a high-frequency signal, by a LO wave, which is a local oscillation wave,
Applying a predetermined negative voltage to the gate terminal of the FET to input the LO wave, inputting the IF signal to the drain terminal of the FET, outputting the converted RF signal from the drain terminal, and A mixer characterized in that a source terminal of an FET is grounded, and the drain terminal and the source terminal are connected by a resistor having a larger resistance value than an internal resistance between the drain and source of the FET. 高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子から、変換された上記ＩＦ信号を出力すると共に、
上記第１から第４の端子のうち少なくとも１つの端子を直流的に接地し、上記第１から第４のＦＥＴのうち少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET that convert an RF signal, which is a high-frequency signal, into an IF signal, which is an intermediate-frequency signal, by an LO wave that is a local oscillation wave in a ring shape In the connected mixer,
Applying a predetermined negative voltage to the gate terminals of the first to fourth FETs to input the LO wave, the first FET connected to the drain terminal of the first FET and the drain terminal of the second FET The RF signal is input to a terminal and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, and the source terminal of the first FET and the third FET From the third terminal connected to the source terminal and the fourth terminal connected to the source terminal of the second FET and the source terminal of the fourth FET, the converted IF signal is output,
At least one of the first to fourth terminals is galvanically grounded, and the drain terminal and the source terminal of at least two of the first to fourth FETs are connected to the drain and source of the FET. A mixer characterized by being connected by a resistor having a large resistance value compared to the internal resistance. 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子に上記ＩＦ信号を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子から、変換された上記ＲＦ信号を出力すると共に、
上記第１から第４の端子のうち少なくとも１つの端子を直流的に接地し、上記第１から第４のＦＥＴのうち少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET that convert an IF signal that is an intermediate frequency signal into an RF signal that is a high frequency signal by a LO wave that is a local oscillation wave in a ring shape In the connected mixer,
A predetermined negative voltage is applied to the gate terminals of the first to fourth FETs to input the LO wave, and a third terminal in which the source terminal of the first FET and the source terminal of the third FET are connected to each other. The IF signal is input to a terminal and a fourth terminal connecting the source terminal of the second FET and the source terminal of the fourth FET, and the drain terminal of the first FET and the second FET From the first terminal connected to the drain terminal and the second terminal connected to the drain terminal of the third FET and the drain terminal of the fourth FET, the converted RF signal is output,
At least one of the first to fourth terminals is galvanically grounded, and the drain terminal and the source terminal of at least two of the first to fourth FETs are connected to the drain and source of the FET. A mixer characterized by being connected by a resistor having a large resistance value compared to the internal resistance. 第１の端子及び第２の端子、又は第３の端子及び第４の端子を直流的に接地し、第１から第４のＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とする請求項３又は請求項４記載のミクサ。The first terminal and the second terminal, or the third terminal and the fourth terminal are grounded in a direct current manner, and the drain terminal and the source terminal of the first to fourth FETs are connected between the drain and the source of the FET. 5. The mixer according to claim 3, wherein the mixer is connected with a resistor having a resistance value larger than that of the internal resistor. 第１及び第２の端子にＲＦ信号を入力する際に、又は上記第１及び第２の端子から変換されたＲＦ信号を出力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接地することを特徴とする請求項３又は請求項４記載のミクサ。When an RF signal is input to the first and second terminals, or when an RF signal converted from the first and second terminals is output, a merchant balun composed of a microstrip line is used. The mixer according to claim 3 or 4, wherein the first and second terminals are grounded in a DC manner by the microstrip line. 第３及び第４の端子から変換されたＩＦ信号を出力する際に、又は上記第３及び第４の端子にＩＦ信号を入力する際に、インダクタで構成されたＩＦ合成器又はＩＦ分配器を使用し、上記インダクタにより上記第３及び第４の端子を直流的に接続し、第１から第４の端子のいずれかを直流的に接地することを特徴とする請求項３又は請求項４記載のミクサ。When outputting the converted IF signal from the third and fourth terminals, or when inputting the IF signal to the third and fourth terminals, an IF combiner or IF distributor constituted by an inductor is provided. The third and fourth terminals are connected in a DC manner by the inductor, and any one of the first to fourth terminals is grounded in a DC manner. No mixa. 第３及び第４の端子から変換されたＩＦ信号を出力する際に、又は上記第３及び第４の端子にＩＦ信号を入力する際に、抵抗とマイクロストリップ線路で構成されたウィルソン型分配器を使用し、上記マイクロストリップ線路により上記第３及び第４の端子を直流的に接続し、第１から第４の端子のいずれかを直流的に接地することを特徴とする請求項３又は請求項４記載のミクサ。When outputting the converted IF signal from the third and fourth terminals, or when inputting the IF signal to the third and fourth terminals, a Wilson type distributor constituted by a resistor and a microstrip line The third and fourth terminals are connected in a direct current manner by the microstrip line, and any one of the first to fourth terminals is grounded in a direct current manner. Item 5. The mixer according to item 4. 高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１及び第２の端子から変換された上記ＩＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子を接地し、上記第１から第４のＦＥＴのうち少なくとも１つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET that convert an RF signal, which is a high-frequency signal, into an IF signal, which is an intermediate-frequency signal, by an LO wave that is a local oscillation wave in a ring shape In the connected mixer,
Applying a predetermined negative voltage to the gate terminals of the first to fourth FETs to input the LO wave, the first FET connected to the drain terminal of the first FET and the drain terminal of the second FET The RF signal is input to a terminal and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, and the IF signal converted from the first and second terminals And
A third terminal connecting the source terminal of the first FET and the source terminal of the third FET, and a fourth terminal connecting the source terminal of the second FET and the source terminal of the fourth FET. And connecting the drain terminal and source terminal of at least one of the first to fourth FETs with a resistance having a larger resistance value than the internal resistance between the drain and source of the FET. Mixer characterized by. 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＩＦ信号を入力し、上記第１及び第２の端子から変換された上記ＲＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続した第３の端子、及び上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続した第４の端子を接地し、上記第１から第４のＦＥＴのうち少なくとも１つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET that convert an IF signal that is an intermediate frequency signal into an RF signal that is a high frequency signal by a LO wave that is a local oscillation wave in a ring shape In the connected mixer,
Applying a predetermined negative voltage to the gate terminals of the first to fourth FETs to input the LO wave, the first FET connected to the drain terminal of the first FET and the drain terminal of the second FET The IF signal is input to a terminal and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, and the RF signal converted from the first and second terminals And
A third terminal connecting the source terminal of the first FET and the source terminal of the third FET, and a fourth terminal connecting the source terminal of the second FET and the source terminal of the fourth FET. And connecting the drain terminal and source terminal of at least one of the first to fourth FETs with a resistance having a larger resistance value than the internal resistance between the drain and source of the FET. Mixer characterized by. 第１から第４のＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とする請求項９又は請求項１０記載のミクサ。11. The drain terminal and the source terminal of the first to fourth FETs are connected by a resistor having a large resistance value compared to the internal resistance between the drain and source of the FET. The listed mixer. 第１及び第２の端子から変換されたＩＦ信号を出力する際に、又は上記第１及び第２の端子にＩＦ信号を入力する際に、インダクタで構成されたＩＦ合成器又はＩＦ分配器を使用し、上記インダクタにより上記第１及び第２の端子を直流的に接続することを特徴とする請求項９又は請求項１０記載のミクサ。When outputting the converted IF signal from the first and second terminals, or when inputting the IF signal to the first and second terminals, an IF combiner or IF distributor constituted by an inductor is provided. The mixer according to claim 9 or 10, wherein the mixer is used and the first and second terminals are connected in a DC manner by the inductor. 第１及び第２の端子から変換されたＩＦ信号を出力する際に、又は上記第１及び第２の端子にＩＦ信号を入力する際に、抵抗とマイクロストリップ線路で構成されたウィルソン型分配器を使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接続することを特徴とする請求項９又は請求項１０記載のミクサ。When outputting the converted IF signal from the first and second terminals, or when inputting the IF signal to the first and second terminals, a Wilson type distributor constituted by a resistor and a microstrip line 11. The mixer according to claim 9 or 10, wherein the first and second terminals are connected in a DC manner by the microstrip line. 高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＲＦ信号を入力し、上記第１及び第２の端子から変換された上記ＩＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続し、上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続し、上記第１及び第２の端子に上記ＲＦ信号を入力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接地し、上記第１から第４のＦＥＴのうちの少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET that convert an RF signal, which is a high-frequency signal, into an IF signal, which is an intermediate-frequency signal, by an LO wave that is a local oscillation wave in a ring shape In the connected mixer,
Applying a predetermined negative voltage to the gate terminals of the first to fourth FETs to input the LO wave, the first FET connected to the drain terminal of the first FET and the drain terminal of the second FET The RF signal is input to a terminal and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, and the IF signal converted from the first and second terminals And
The source terminal of the first FET and the source terminal of the third FET are connected, the source terminal of the second FET and the source terminal of the fourth FET are connected, and the first and second terminals When the RF signal is input to the first and second terminals, a merchant balun composed of a microstrip line is used, and the first and second terminals are galvanically grounded by the microstrip line. A mixer characterized in that a drain terminal and a source terminal of at least two of the FETs are connected by a resistor having a resistance value larger than an internal resistance between the drain and source of the FET. 中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換する、第１のＦＥＴ、第２のＦＥＴ、第３のＦＥＴ及び第４のＦＥＴをリング状に接続したミクサにおいて、
上記第１から第４のＦＥＴのゲート端子に所定の負電圧を印加して上記ＬＯ波を入力し、上記第１のＦＥＴのドレイン端子と上記第２のＦＥＴのドレイン端子を接続した第１の端子、及び上記第３のＦＥＴのドレイン端子と上記第４のＦＥＴのドレイン端子を接続した第２の端子に上記ＩＦ信号を入力し、上記第１及び第２の端子から変換された上記ＲＦ信号を出力すると共に、
上記第１のＦＥＴのソース端子と上記第３のＦＥＴのソース端子を接続し、上記第２のＦＥＴのソース端子と上記第４のＦＥＴのソース端子を接続し、上記第１及び第２の端子から変換されたＲＦ信号を出力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第１及び第２の端子を直流的に接地し、上記第１から第４のＦＥＴのうちの少なくとも２つのＦＥＴのドレイン端子とソース端子とを、当該ＦＥＴのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET that convert an IF signal that is an intermediate frequency signal into an RF signal that is a high frequency signal by a LO wave that is a local oscillation wave in a ring shape In the connected mixer,
Applying a predetermined negative voltage to the gate terminals of the first to fourth FETs to input the LO wave, the first FET connected to the drain terminal of the first FET and the drain terminal of the second FET The IF signal is input to a terminal and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, and the RF signal converted from the first and second terminals And
The source terminal of the first FET and the source terminal of the third FET are connected, the source terminal of the second FET and the source terminal of the fourth FET are connected, and the first and second terminals When the RF signal converted from is output, a merchant balun composed of a microstrip line is used, and the first and second terminals are galvanically grounded by the microstrip line. 4. A mixer characterized in that a drain terminal and a source terminal of at least two of the four FETs are connected by a resistor having a larger resistance value than an internal resistance between the drain and source of the FET. 受信した高周波信号であるＲＦ信号を、局部発振波であるＬＯ波により中間周波信号であるＩＦ信号に変換してデータを復調する受信装置において、
請求項１、請求項３、請求項９、又は請求項１４のいずれか１項記載のミクサを使用することを特徴とする受信装置。In a receiving apparatus for demodulating data by converting an RF signal that is a received high-frequency signal into an IF signal that is an intermediate-frequency signal by an LO wave that is a local oscillation wave,
A receiving apparatus using the mixer according to any one of claims 1, 3, 9, and 14. データを変調した中間周波信号であるＩＦ信号を、局部発振波であるＬＯ波により高周波信号であるＲＦ信号に変換して送信する送信装置において、
請求項２、請求項４、請求項１０、又は請求項１５のいずれか１項記載のミクサを使用することを特徴とする送信装置。In a transmission device that converts an IF signal, which is an intermediate frequency signal obtained by modulating data, into an RF signal, which is a high-frequency signal, by an LO wave, which is a local oscillation wave,
A transmitter using the mixer according to any one of claims 2, 4, 10, and 15.
JP2002357045A 2002-12-09 2002-12-09 Mixer, receiver and transmitter Expired - Fee Related JP4245342B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002357045A JP4245342B2 (en) 2002-12-09 2002-12-09 Mixer, receiver and transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002357045A JP4245342B2 (en) 2002-12-09 2002-12-09 Mixer, receiver and transmitter

Publications (2)

Publication Number Publication Date
JP2004193777A JP2004193777A (en) 2004-07-08
JP4245342B2 true JP4245342B2 (en) 2009-03-25

Family

ID=32757206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002357045A Expired - Fee Related JP4245342B2 (en) 2002-12-09 2002-12-09 Mixer, receiver and transmitter

Country Status (1)

Country Link
JP (1) JP4245342B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10523156B2 (en) * 2017-06-29 2019-12-31 Hrl Laboratories, Llc Mixer with series connected active devices

Also Published As

Publication number Publication date
JP2004193777A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
US6057714A (en) Double balance differential active ring mixer with current shared active input balun
JP3252639B2 (en) Detector, receiving device, and transmitting device
US8797111B2 (en) Poly-phase filter, and a single-side band mixer including the same
US8412134B2 (en) Filter circuit, wireless transmitter, and wireless receiver
EP1424770A1 (en) Balanced sub-harmonic mixer
EP1653695A2 (en) I/Q quadrature demodulator with single common voltage to current input stage for both I and Q
JP2004166204A (en) Frequency converter and radio transmitter/receiver
US7085548B1 (en) Harmonic mixer
JPH1070481A (en) Intermediate frequency signal generator, frequency converter, transmitter, receiver and transmitter-receiver
JP2021523644A (en) Wideband matching co-design method for transmit / receive (T / R) switches and receiver front end for broadband MIMO receivers for millimeter-wave 5G communication
US7509112B2 (en) Wideband image rejection mixer
EP1432117A1 (en) Oscillator, transmission circuit, and radio apparatus
US5736840A (en) Phase shifter and communication system using the phase shifter
US8190117B2 (en) Mixer circuit and radio communication device using the same
JP4245342B2 (en) Mixer, receiver and transmitter
US7512394B2 (en) Wideband up-conversion mixer
US6970687B1 (en) Mixer
JP3560774B2 (en) Even harmonic mixer, quadrature mixer, image rejection mixer, receiver, and phase locked oscillator
Campbell et al. An integrated IQ mixer for software-defined radio applications
JPH11186852A (en) Even harmonic mixer, orthogonal mixer, image rejection mixer, transmitter and receiver
JP2004193779A (en) Mixer, receiver, and transmitter
JP4066295B2 (en) Even harmonic mixer
JP3169600B2 (en) High frequency module
JP3717721B2 (en) Low frequency multiplier and radio communication apparatus using the same
JP3545291B2 (en) Mixer circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071026

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees