JP4244920B2 - Semiconductor sensor - Google Patents
Semiconductor sensor Download PDFInfo
- Publication number
- JP4244920B2 JP4244920B2 JP2004361957A JP2004361957A JP4244920B2 JP 4244920 B2 JP4244920 B2 JP 4244920B2 JP 2004361957 A JP2004361957 A JP 2004361957A JP 2004361957 A JP2004361957 A JP 2004361957A JP 4244920 B2 JP4244920 B2 JP 4244920B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor sensor
- chip
- sensor chip
- package member
- partition member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Pressure Sensors (AREA)
Description
本発明は、半導体センサに関するものである。 The present invention relates to a semiconductor sensor.
従来、パッケージと蓋とによって封止される半導体センサとして特許文献1に示すものがあった。図6は、特許文献1に示す半導体センサ100の概略構成を示すブロック図である。
Conventionally, there has been one disclosed in
図6に示すように、特許文献1における半導体センサ100は、パッケージ部材1、接着フィルム2、ICチップ3、接着フィルム4、半導体センサチップ5、ワイヤ6a、6b、蓋7、金属部材8、パッド1a、3a、5aなどを備える。
As shown in FIG. 6, the
パッケージ部材1は、各部材を収納する凹部1bが形成されており、この凹部1bの底面上には、接着フィルム2を介してICチップ3が搭載される。そして、ICチップ3の上には、接着フィルム4を介して梁構造体からなるセンシング部56を備える半導体センサチップ5が搭載される。
The
また、パッケージ部材1、ICチップ3及び半導体センサチップ5にはそれぞれ、アルミ等よりなるワイヤボンディング用のパッド1a、3a、5aが形成される。そして、パッケージ部材1とICチップ3は、パッド1aと3aをつなぐワイヤ6aによって電気的に接続され、ICチップ3と半導体センサチップ5は、パッド3aと5aをつなぐワイヤ6bによって電気的に接続される。そして、パッケージ部材1は、パッケージ部材1にろう付けされた金属部材8に対して蓋7を溶接することによって、パッケージ部材1の開口部を覆うように蓋7が取付固定される。
上記特許文献1に示す半導体センサにおいては、半導体センサチップ5をパッケージ部材1と蓋7とによって封止することで外部からの異物の進入を遮断することは可能である。
In the semiconductor sensor disclosed in
しかしながら、パッケージ部材1内に異物が存在している状態でパッケージ部材1の開口部に蓋7を固定すると、パッケージ部材1と蓋7とによって異物を閉じ込めてしまうこととなる。そのため、閉じ込められた異物が移動し、半導体センサチップ5のセンシング部56に付着することによって、半導体センサチップ5の特性不良が発生する可能性があった。
However, if the
本発明は、上記問題点に鑑みなされたものであり、半導体センサチップの特性不良の発生を抑制することができる半導体センサを提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor sensor capable of suppressing the occurrence of defective characteristics of a semiconductor sensor chip.
上記目的を達成するために請求項1に記載の半導体センサは、センシング部を備える半導体センサチップと、半導体センサチップを搭載する搭載面を有するパッケージ部材と、パッケージ部材と接合することによって半導体センサチップを封止する蓋部材と、パッケージ部材と蓋部材とによって形成される空間において、半導体センサチップの上部空間とその上部空間の周辺空間とを仕切る仕切部材とを備え、仕切部材は、蓋部材に設けられており、センシング部周囲に達することを特徴とするものである。
In order to achieve the above object, a semiconductor sensor according to
このように、半導体センサチップの上部空間とその上部空間の周辺空間とを仕切る仕切部材を備えることによって、パッケージ部材と蓋部材とによって閉じ込められた異物がセンシング部に付着することを低減し、半導体センサチップの特性不良の発生を抑制することができる。また、仕切部材は蓋部材に設けられ、半導体センサチップにおけるセンシング部周囲に達することによって、半導体センサチップと仕切部材との隙間を略なくすことができるため、異物がセンシング部に付着することをより一層抑制することがきる。 As described above, by providing the partition member that partitions the upper space of the semiconductor sensor chip and the peripheral space of the upper space, it is possible to reduce the adhesion of the foreign matter confined by the package member and the lid member to the sensing unit. It is possible to suppress the occurrence of sensor chip characteristic defects. Further, the partition member is provided on the lid member, and by reaching the periphery of the sensing part in the semiconductor sensor chip, the gap between the semiconductor sensor chip and the partition member can be substantially eliminated, so that foreign matter can be prevented from adhering to the sensing part. It can be further suppressed.
また、請求項2に示すように、仕切部材と半導体センサチップとを接続する接着剤を備えることによっても半導体センサチップと仕切部材との隙間を略なくすことができる。Further, as shown in
また、センシング部としては、請求項3に示すように、可動電極と固定電極とを備え、可動電極と固定電極との間の静電容量を検出信号として出力するものとすることができる。このように可動電極と固定電極との間の静電容量の変化によって検出する場合、異物が可動電極と固定電極との間に入り込むことによって生じる静電容量の変化を抑制することができる。
Further, as shown in
さらに、請求項4に示すように、仕切部材は、半導体センサチップにおけるセンシング部周囲に対向する領域に形成されることを特徴とするものである。このように、仕切部材を半導体センサチップにおけるセンシング部周囲に対向する領域に設けることによって、半導体センサチップと仕切部材との隙間を小さくすることができるため、異物がセンシング部に付着することをより一層抑制することがきる。Further, according to a fourth aspect of the present invention, the partition member is formed in a region facing the periphery of the sensing portion in the semiconductor sensor chip. In this way, by providing the partition member in the region facing the periphery of the sensing part in the semiconductor sensor chip, the gap between the semiconductor sensor chip and the partition member can be reduced, so that foreign matter can be prevented from adhering to the sensing part. It can be further suppressed.
また、請求項5に示すように、半導体センサでは、半導体センサチップから出力される検出信号を処理するための処理回路が形成された処理回路チップを、パッケージ部材と蓋部材とによって封止される空間内に収容することができる。また、半導体センサチップは、請求項6に示すように処理回路チップ上に搭載することができる。
Further, as shown in
以下、本発明の実施の形態について図面に基づいて説明する。図1は、本発明の実施の形態における半導体センサ100の概略構成を示すブロック図である。なお、本実施の形態に示す半導体センサ100は、静電容量式の加速度センサに適用した例を用いて説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of a
図1に示すように、半導体センサ100は、パッケージ部材10、ICチップ30(本発明でいう処理回路チップ)、半導体センサチップ50、蓋70などを備える。
As shown in FIG. 1, the
パッケージ部材10は、ICチップ30、半導体センサチップ50などを収納するものであり、セラミックなどからなる。パッケージ部材10は、アルミなどからなるワイヤボンディング用のパッド10a、開口部周辺に鉄系金属等よりなる蓋70を溶接するための金属からなる接続部材80などを備える。この接続部材80と蓋70とを溶接することによって、パッケージ部材10は封止され、外部からパッケージ部材10内に異物が進入することを防止している。なお、パッド10aは、図示しない配線などによってパッケージ部材10の外部と電気的に接続可能となっている。
The
上記蓋70は、半導体センサチップ50の梁構造体51(本発明でいうセンシング部)を囲う仕切部材90を備える。この仕切部材90は、パッケージ部材10に付着している異物Dが移動することによって、梁構造体51に付着するのを抑制するためのものである。なお、蓋70は、金型内に鉄系金属等の溶湯を射出するなどによって成形されるものである。
The
ICチップ30は、半導体センサチップ50から出力される検出信号(容量信号)を電圧等の信号に変換するなどの処理を行うための処理回路である。また、ICチップ30は、アルミなどからなるワイヤボンディング用のパッド30a、30bを備える。
The
半導体センサチップ50は、容量変化に基づいて加速度を検出する静電容量式加速度センサチップである。この半導体センサチップ50は、第1シリコン基板と第2シリコン基板とを酸化膜を介して貼り合わせてなるSOI(シリコン・オン・インシュレータ)基板により構成される。そして、半導体センサチップ50は、一方のシリコン基板に形成される可動電極と固定電極とからなる梁構造体51を備える。
The
この半導体センサチップ50は、半導体センサチップ50に印加される加速度によって可動電極が変位し、この可動電極の変位量に基づいて可動電極と固定電極との間の静電容量が変化する。そして、半導体センサチップ50は、静電容量の変化を検出信号(容量信号)として出力する。
In the
ICチップ30、半導体センサチップ50をパッケージ部材10内に収納する場合、ICチップ30は、パッケージ部材10内の底面におけるチップ搭載部に、フィルム状接着材(以下、接着フィルムとも称する)20を介して搭載(接合)される。そして、ICチップ30の上に、フィルム状接着材40を介して半導体センサチップ50が搭載(接合)される。なお、接着フィルム40は、熱硬化性樹脂もしくは熱可塑性樹脂よりなるフィルムを採用することができる。例えば、ポリイミド系樹脂やアクリル系樹脂が採用できる。
When the
また、パッケージ部材10とICチップ30は、パッド10aと30aをつなぐワイヤ60aによって電気的に接続され、ICチップ30と半導体センサチップ50は、パッド30bと50aをつなぐワイヤ60bによって電気的に接続されている。なお、これらワイヤ60a、60bは金やアルミ等により形成される。
The
このように蓋70に梁構造体51を囲う仕切部材90を設けることによって、パッケージ部材10の表面などに異物Dが存在していた場合でも、異物Dの移動を仕切部材90で抑制することができる。したがって、異物Dが内部に残った状態で蓋70にてパッケージ部材10の開口を塞いだとしても、パッケージ部材10内における異物Dの移動を低減することができ、梁構造体51に異物Dが付着することによって生じる半導体センサチップ10の特性不良を抑制することができる。
By providing the
ここで、半導体センサ100の製造方法について説明する。図2(a)〜(c)は、本発明の第1の実施の形態における半導体センサ100の製造方法を示す工程別断面図である。
Here, a method for manufacturing the
まず、図2(a)に示すように、裏面(パッケージ部材10に対向する面)に接着フィルム20が貼り付いた状態のICチップ30をパッケージ部材10におけるチップ搭載部上に搭載する。このICチップ30をパッケージ部材10に搭載する場合、ICチップ30が実装されたパッケージ部材10を所定の温度(約230℃)に加熱されたステージ(図示せず)上に置く。次に、接着フィルム20が貼り付いた状態のICチップ30を、パッケージ部材10上に加熱圧着する。その後、オーブン等を用いて接着フィルム20を本硬化する(約190℃、1時間)。このようにして、ICチップ30が接着フィルム20を介してパッケージ部材10と接合される。なお、パッケージ部材10には、予めワイヤボンディング用のパッド10a、接続部材80が形成されている。
First, as shown in FIG. 2A, the
次に、図2(b)に示すように、ワイヤボンディング用のパッド50aが形成され、裏面(梁構造体51の反対面)に接着フィルム40が貼り付いた状態の半導体センサチップ50を、ICチップ30の上に搭載する。この半導体センサチップ50をICチップ30の上に搭載する場合、ICチップ30が実装されたパッケージ部材10を所定の温度(約230℃)に加熱されたステージ(図示せず)上に置く。次に、接着フィルム40が貼り付いた状態の半導体センサチップ50を、ICチップ30上に加熱圧着する。その後、オーブン等を用いて接着フィルム40を本硬化する(約190℃、1時間)。このようにして、半導体センサチップ50が接着フィルム40を介してICチップ30と接合される。
Next, as shown in FIG. 2B, the
続いて、ワイヤボンダ(図示せず)によってワイヤ60aをパッド10aと30a、ワイヤ60bをパッド30bと50aとにワイヤボンディングする。このようにして、パッド10aとパッド30a、パッド30bとパッド50aとが電気的に接続され、パッケージ部材10とICチップ30、ICチップ30と半導体センサチップ50とが電気的に接続される。
Subsequently, the
次に、図2(c)に示すように、ICチップ30、半導体センサチップ50などが搭載されたパッケージ部材10及び蓋70をクリーンな状態に維持しつつ、接続部材80と仕切部材90を備える蓋70とを溶接することによって、パッケージ部材10を封止する。
Next, as shown in FIG. 2C, the
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。図3は、本発明の第2の実施の形態における半導体センサ100の概略構成を示すブロック図である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 3 is a block diagram showing a schematic configuration of the
第2の実施の形態における半導体センサ100は、上述の第1の実施の形態によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。第2の実施の形態において、上述の第1の実施の形態と異なる点は、仕切部材90の形成位置を変更する点である。
Since the
図3に示すように、仕切部材90を半導体センサチップ30に対向する位置に設ける。このように、仕切部材90を半導体センサチップ30に対向する位置に設けることによって、仕切部材90と半導体センサチップ30との間隔を小さくすることができ、異物Dが梁構造体51に付着することをより一層抑制することができる。
As shown in FIG. 3, the
また、仕切部材90は、半導体センサチップ30に対向する位置において、梁構造体51に近い領域に設けるとさらに好ましい。
The
(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。図4は、本発明の第3の実施の形態における半導体センサ100の概略構成を示すブロック図である。
(Third embodiment)
Next, a third embodiment of the present invention will be described. FIG. 4 is a block diagram showing a schematic configuration of the
第3の実施の形態における半導体センサ100は、上述の第1及び第2の実施の形態によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。第3の実施の形態において、上述の第1及び第2の実施の形態と異なる点は、仕切部材90の長さを変更する点である。
Since the
図4に示すように、仕切部材90を半導体センサチップ30に達するように設ける。このように、仕切部材90を半導体センサチップ30に達するように設けることによって、仕切部材90と半導体センサチップ30との間隔を略なくすことができ、異物Dが梁構造体51に付着することをより一層抑制することができる。
As shown in FIG. 4, the
(第4の実施の形態)
次に、本発明の第4の実施の形態について説明する。図5は、本発明の第4の実施の形態における半導体センサ100の概略構成を示すブロック図である。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described. FIG. 5 is a block diagram showing a schematic configuration of the
第4の実施の形態における半導体センサ100の製造方法は、上述の第1乃至第3の実施の形態によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。第4の実施の形態において、上述の第1乃至第3の実施の形態と異なる点は、接着剤91を用いる点である。
Since the manufacturing method of the
図5に示すように、仕切部材90と半導体センサチップ30とを接着剤91にて接続する。このように、仕切部材90と半導体センサチップ30とを接着剤91にて接続することによっても、仕切部材90と半導体センサチップ30との間隔を略なくすことができ、異物Dが梁構造体51に付着することをより一層抑制することができる。
As shown in FIG. 5, the
なお、上述の第1乃至第4の実施の形態においては、半導体センサ100を加速度センサに適用した例を用いて説明したが、本発明はこれに限定されるものではない。例えば、半導体センサ100は、圧力センサ、ヨーレイトセンサ、赤外線センサなどであってもよい。
In the first to fourth embodiments described above, the example in which the
また、上述の第1乃至第4実施の形態においては、半導体センサチップ50をICチップ30上に搭載する例を用いて説明したが、本発明はこれに限定されるものではない。半導体センサチップ50とICチップ30とを並列に搭載してもよい。さらに、パッケージ部材10内には、半導体センサチップ50のみを搭載するようにしてもよい。
In the first to fourth embodiments, the
また、上述の第1乃至第4実施の形態においては、パッケージ部材10内に半導体センサチップ50などを収容する例を用いて説明したが、本発明はこれに限定されるものではない。半導体センサチップ50などが搭載された略平面形状のパッケージ部材10に箱状の蓋70を被せるようにしてもよい。
In the first to fourth embodiments described above, the example has been described in which the
10 パッケージ部材、10a パッド、20 接着フィルム、30 ICチップ、30a、30b パッド、40 接着フィルム、50 半導体センサチップ、51 梁構造体、50a パッド、60a、60b ワイヤ、70 蓋、80 接続部材、90 仕切部材、91 接着剤、100 半導体センサ 10 package member, 10a pad, 20 adhesive film, 30 IC chip, 30a, 30b pad, 40 adhesive film, 50 semiconductor sensor chip, 51 beam structure, 50a pad, 60a, 60b wire, 70 lid, 80 connecting member, 90 Partition member, 91 adhesive, 100 semiconductor sensor
Claims (6)
前記半導体センサチップを搭載する搭載面を有するパッケージ部材と、
前記パッケージ部材と接合することによって前記半導体センサチップを封止する蓋部材と、
前記パッケージ部材と前記蓋部材とによって形成される空間において、前記半導体センサチップの上部空間と当該上部空間の周辺空間とを仕切る仕切部材とを備え、
前記仕切部材は、前記蓋部材に設けられており、前記センシング部周囲に達することを特徴とする半導体センサ。 A semiconductor sensor chip including a sensing unit;
A package member having a mounting surface on which the semiconductor sensor chip is mounted;
A lid member for sealing the semiconductor sensor chip by bonding to the package member;
In the space formed by the said cover member and the package member, and a partition member for partitioning a space around the upper space and the upper space of the semiconductor sensor chip,
The partition member are provided on the lid member, a semiconductor sensor according to claim Rukoto to reach around the sensing portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361957A JP4244920B2 (en) | 2004-12-14 | 2004-12-14 | Semiconductor sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361957A JP4244920B2 (en) | 2004-12-14 | 2004-12-14 | Semiconductor sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173280A JP2006173280A (en) | 2006-06-29 |
JP4244920B2 true JP4244920B2 (en) | 2009-03-25 |
Family
ID=36673709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004361957A Expired - Fee Related JP4244920B2 (en) | 2004-12-14 | 2004-12-14 | Semiconductor sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4244920B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5026038B2 (en) * | 2006-09-22 | 2012-09-12 | 新光電気工業株式会社 | Electronic component equipment |
DE102008028757B4 (en) * | 2008-06-17 | 2017-03-16 | Epcos Ag | Method for producing a semiconductor chip arrangement |
JP5406487B2 (en) * | 2008-09-17 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
DE102009007837A1 (en) | 2009-02-06 | 2010-08-19 | Epcos Ag | Sensor module and method for producing sensor modules |
JP6223085B2 (en) * | 2013-09-13 | 2017-11-01 | 新日本無線株式会社 | Manufacturing method of semiconductor device |
-
2004
- 2004-12-14 JP JP2004361957A patent/JP4244920B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006173280A (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4165360B2 (en) | Mechanical quantity sensor | |
JP5763682B2 (en) | Miniaturized electrical device including MEMS and ASIC and method for manufacturing the same | |
JP4947169B2 (en) | Semiconductor device and microphone | |
KR101206590B1 (en) | Semiconductor device and microphone | |
US20050189622A1 (en) | Packaged acoustic and electromagnetic transducer chips | |
JP4692260B2 (en) | Semiconductor dynamic quantity sensor device and manufacturing method thereof | |
US8426930B2 (en) | Sensor module | |
JP2001189467A (en) | High-vacuum packaging micro-gyroscope and manufacturing method therefor | |
JPH10148642A (en) | Semiconductor acceleration sensor | |
US10408619B2 (en) | Composite sensor | |
US20060174704A1 (en) | Acceleration sensor | |
JP4244920B2 (en) | Semiconductor sensor | |
JP2008091523A (en) | Semiconductor device, and method of manufacturing semiconductor device | |
US20100020524A1 (en) | Protective package for an electromechanical micro-system comprising a wiring relay | |
US9790083B2 (en) | Vibrator, manufacturing method of vibrator, electronic device, electronic apparatus, and moving object | |
US20070277607A1 (en) | Semiconductor acceleration sensor | |
JP2005127750A (en) | Semiconductor sensor and its manufacturing method | |
JP4428210B2 (en) | Mounting structure of physical quantity sensor | |
JP5354045B2 (en) | microphone | |
US20210348976A1 (en) | Micromechanical sensor device and corresponding manufacturing method | |
JP5843302B1 (en) | Manufacturing method of composite sensor device | |
JP2006173279A (en) | Semiconductor sensor and its manufacturing method | |
JP4206984B2 (en) | Angular velocity detector | |
JP5072555B2 (en) | Electronic device package | |
JP4706634B2 (en) | Semiconductor sensor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061227 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20080916 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080924 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20081121 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081229 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |