JP4218840B2 - 描画処理装置および描画処理方法 - Google Patents
描画処理装置および描画処理方法 Download PDFInfo
- Publication number
- JP4218840B2 JP4218840B2 JP2005155936A JP2005155936A JP4218840B2 JP 4218840 B2 JP4218840 B2 JP 4218840B2 JP 2005155936 A JP2005155936 A JP 2005155936A JP 2005155936 A JP2005155936 A JP 2005155936A JP 4218840 B2 JP4218840 B2 JP 4218840B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processing unit
- flag
- delimiter
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims description 10
- 235000019580 granularity Nutrition 0.000 claims description 60
- 238000004364 calculation method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 40
- 238000009877 rendering Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 32
- 230000007246 mechanism Effects 0.000 claims description 14
- 238000004458 analytical method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 235000019587 texture Nutrition 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Description
Claims (13)
- 描画オブジェクトに対する描画処理を複数の演算パスに分割して処理するマルチパスレンダリングを行う描画処理装置であって、
前記描画オブジェクトをそれぞれ異なる粒度の処理単位で演算処理する複数の演算処理部が処理粒度の細かくなる順に複数段のパイプラインステージを構成してなるパイプライン処理機構を備え、
各演算処理部は、当該演算処理部における処理粒度で各処理単位が次以降の演算パスで演算処理の対象となるか否かを示すフラグを取得し、次以降の演算パスにおいて、そのフラグを参照することにより演算処理の対象となる処理単位のみを演算処理し、演算処理後のデータを後段の演算処理部に供給することを特徴とする描画処理装置。 - 最終段の前記演算処理部が、当該最終段の演算処理部における処理粒度において各処理単位が次以降の演算パスで演算処理の対象となるか否かを判定した判定フラグを生成し、その判定フラグを各段の演算処理部における処理粒度でまとめることにより、各段の演算処理部における処理粒度において各処理単位が次以降の演算パスで演算処理の対象となるか否かを示すまとめフラグを生成し、そのまとめフラグを各段の演算処理部に供給することを特徴とする請求項1に記載の描画処理装置。
- 前記描画処理は、描画オブジェクトに対して実行される描画プログラムの条件分岐毎に複数の演算パスに分割されており、前記最終段の演算処理部は、当該最終段の演算処理部における処理粒度において各処理単位が条件分岐における条件を満たすか否かにより、当該最終段の演算処理部における処理粒度において各処理単位が次以降の分岐先の演算パスで演算処理の対象となるか否かを判定することを特徴とする請求項2に記載の描画処理装置。
- 各演算処理部は、当該演算処理部における処理粒度で前段の演算処理部における処理単位の区切りを示すデリミタを生成して後段の演算処理部に送出し、
前記最終段の演算処理部は、各段の演算処理部により生成された前記デリミタが示す区切りで前記判定フラグをまとめることにより、各段の演算処理部に供給すべき前記まとめフラグを生成することを特徴とする請求項2または3に記載の描画処理装置。 - 描画オブジェクトに対する描画処理を複数の演算パスに分割して処理するマルチパスレンダリングを行う描画処理装置であって、
前記描画オブジェクトをラスタライズしてピクセルデータを生成するラスタライザと、
前記ラスタライザにより生成されたピクセルデータに対して演算処理を行うピクセル処理部とを備え、
前記ピクセル処理部は、各ピクセルが次以降の演算パスで演算処理の対象となるか否かを判定した判定フラグを生成し、その判定フラグを前記ラスタライザに供給するフラグ生成部を有することを特徴とする描画処理装置。 - 前記ラスタライザは、前記判定フラグを参照することにより、次以降の演算パスにおいて、演算処理の対象となるピクセルのみを生成し、生成したピクセルデータを前記ピクセル処理部に供給することを特徴とする請求項5に記載の描画処理装置。
- 前記描画処理は、前記描画オブジェクトに対して実行される描画プログラムの条件分岐毎に複数の演算パスに分割されており、前記フラグ生成部は、各ピクセルが条件分岐における条件を満たすか否かにより、各ピクセルが次以降の分岐先の演算パスで演算処理の対象となるか否かを判定することを特徴とする請求項5または6に記載の描画処理装置。
- 前記ラスタライザは、前記描画オブジェクトをそれぞれ異なる粒度の処理単位で演算処理する複数の演算処理部が処理粒度が細かくなる順に複数段のパイプラインステージを構成してなるパイプライン処理機構を備え、
前記フラグ生成部は、ピクセル単位で判定された前記判定フラグを各段の演算処理部における処理粒度でまとめることにより、各段の演算処理部において各処理単位が次以降の演算パスで演算処理の対象となるか否かを示すまとめフラグを生成し、そのまとめフラグを各段の演算処理部に供給することを特徴とする請求項5から7のいずれかに記載の描画処理装置。 - 各演算処理部は、当該演算処理部における処理粒度で前段の演算処理部における処理単位の区切りを示すデリミタを生成して後段の演算処理部に送出し、
前記フラグ生成部は、各段の演算処理部により生成された前記デリミタが示す区切りで前記判定フラグをまとめることにより、各段の演算処理部に供給すべき前記まとめフラグを生成することを特徴とする請求項8に記載の描画処理装置。 - 前記ラスタライザは、前記描画オブジェクトを構成する1つ以上の描画プリミティブに関するデータを生成するプリミティブ生成部を有し、
前記フラグ生成部は、ピクセル単位で判定された前記判定フラグを前記描画プリミティブの単位でまとめることにより、前記描画プリミティブ単位が次以降の演算パスで演算処理の対象となるか否かを示すまとめフラグを生成し、そのまとめフラグを前記プリミティブ生成部に供給することを特徴とする請求項5から7のいずれかに記載の描画処理装置。 - 前記ラスタライザは、前記描画プリミティブをデジタル微分解析処理によって走査ライン毎にピクセルデータに変換するデジタル微分解析部をさらに有し、
前記フラグ生成部は、ピクセル単位で判定された前記判定フラグを前記デジタル微分解析処理の単位でまとめることにより、前記デジタル微分解析処理単位が次以降の演算パスで演算処理の対象となるか否かを示すまとめフラグを生成し、そのまとめフラグを前記デジタル微分解析処理部に供給することを特徴とする請求項10に記載の描画処理装置。 - 描画オブジェクトに対する描画処理を複数の演算パスに分割して処理するマルチパスレンダリングによる描画処理方法であって、
前記描画オブジェクトをそれぞれ異なる粒度の処理単位で演算処理する複数のパイプラインステージが処理粒度の細かくなる順に連結されてなるパイプライン処理機構において、最終段のパイプラインステージが、各パイプラインステージにおける処理粒度において各処理単位が次以降の演算パスで演算処理の対象となるか否かを判定したフラグを生成し、そのフラグを各パイプラインステージにフィードバックし、各パイプラインステージは、そのフィードバックされたフラグを参照して、次以降の演算パスにおいて演算処理の対象となる処理単位のみを演算処理し、演算処理後のデータを後段のパイプラインステージに供給することを特徴とする描画処理方法。 - 描画オブジェクトに対する描画処理を複数の演算パスに分割して処理するマルチパスレンダリングによる描画処理方法であって、
前記描画オブジェクトをラスタライズしてピクセルデータを生成するステップと、
生成されたピクセルデータに対して演算処理を行うステップと、
前記演算処理の過程で各ピクセルが次以降の演算パスで演算処理の対象となるか否かを判定するステップとを含み
前記ピクセルデータを生成するステップは、次以降の演算パスにおいて、前記判定するステップによる判定結果を参照することにより、演算処理の対象となるピクセルデータのみを生成することを特徴とする描画処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155936A JP4218840B2 (ja) | 2005-05-27 | 2005-05-27 | 描画処理装置および描画処理方法 |
US11/384,204 US7663634B2 (en) | 2005-05-27 | 2006-03-17 | Drawing processing apparatus and drawing processing method for multipass rendering |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155936A JP4218840B2 (ja) | 2005-05-27 | 2005-05-27 | 描画処理装置および描画処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006331206A JP2006331206A (ja) | 2006-12-07 |
JP4218840B2 true JP4218840B2 (ja) | 2009-02-04 |
Family
ID=37462778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005155936A Expired - Fee Related JP4218840B2 (ja) | 2005-05-27 | 2005-05-27 | 描画処理装置および描画処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7663634B2 (ja) |
JP (1) | JP4218840B2 (ja) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8692844B1 (en) | 2000-09-28 | 2014-04-08 | Nvidia Corporation | Method and system for efficient antialiased rendering |
US8732644B1 (en) | 2003-09-15 | 2014-05-20 | Nvidia Corporation | Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits |
US8775997B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
US8872833B2 (en) | 2003-09-15 | 2014-10-28 | Nvidia Corporation | Integrated circuit configuration system and method |
US8711161B1 (en) | 2003-12-18 | 2014-04-29 | Nvidia Corporation | Functional component compensation reconfiguration system and method |
US8723231B1 (en) | 2004-09-15 | 2014-05-13 | Nvidia Corporation | Semiconductor die micro electro-mechanical switch management system and method |
US8711156B1 (en) | 2004-09-30 | 2014-04-29 | Nvidia Corporation | Method and system for remapping processing elements in a pipeline of a graphics processing unit |
US8021193B1 (en) | 2005-04-25 | 2011-09-20 | Nvidia Corporation | Controlled impedance display adapter |
US8427496B1 (en) | 2005-05-13 | 2013-04-23 | Nvidia Corporation | Method and system for implementing compression across a graphics bus interconnect |
US7793029B1 (en) | 2005-05-17 | 2010-09-07 | Nvidia Corporation | Translation device apparatus for configuring printed circuit board connectors |
US8417838B2 (en) | 2005-12-12 | 2013-04-09 | Nvidia Corporation | System and method for configurable digital communication |
US8412872B1 (en) | 2005-12-12 | 2013-04-02 | Nvidia Corporation | Configurable GPU and method for graphics processing using a configurable GPU |
US8698811B1 (en) | 2005-12-15 | 2014-04-15 | Nvidia Corporation | Nested boustrophedonic patterns for rasterization |
US9123173B2 (en) * | 2005-12-15 | 2015-09-01 | Nvidia Corporation | Method for rasterizing non-rectangular tile groups in a raster stage of a graphics pipeline |
US7483029B2 (en) * | 2005-12-15 | 2009-01-27 | Nvidia Corporation | GPU having raster components configured for using nested boustrophedonic patterns to traverse screen areas |
US9117309B1 (en) | 2005-12-19 | 2015-08-25 | Nvidia Corporation | Method and system for rendering polygons with a bounding box in a graphics processor unit |
US8390645B1 (en) | 2005-12-19 | 2013-03-05 | Nvidia Corporation | Method and system for rendering connecting antialiased line segments |
US8928676B2 (en) * | 2006-06-23 | 2015-01-06 | Nvidia Corporation | Method for parallel fine rasterization in a raster stage of a graphics pipeline |
US7843468B2 (en) * | 2006-07-26 | 2010-11-30 | Nvidia Corporation | Accellerated start tile search |
US8085264B1 (en) | 2006-07-26 | 2011-12-27 | Nvidia Corporation | Tile output using multiple queue output buffering in a raster stage |
US9070213B2 (en) * | 2006-07-26 | 2015-06-30 | Nvidia Corporation | Tile based precision rasterization in a graphics pipeline |
US8237738B1 (en) | 2006-11-02 | 2012-08-07 | Nvidia Corporation | Smooth rasterization of polygonal graphics primitives |
US8427487B1 (en) * | 2006-11-02 | 2013-04-23 | Nvidia Corporation | Multiple tile output using interface compression in a raster stage |
US8482567B1 (en) | 2006-11-03 | 2013-07-09 | Nvidia Corporation | Line rasterization techniques |
US7808512B1 (en) | 2006-12-19 | 2010-10-05 | Nvidia Corporation | Bounding region accumulation for graphics rendering |
US8724483B2 (en) | 2007-10-22 | 2014-05-13 | Nvidia Corporation | Loopback configuration for bi-directional interfaces |
US9064333B2 (en) | 2007-12-17 | 2015-06-23 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US8780123B2 (en) | 2007-12-17 | 2014-07-15 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US8681861B2 (en) | 2008-05-01 | 2014-03-25 | Nvidia Corporation | Multistandard hardware video encoder |
US8923385B2 (en) | 2008-05-01 | 2014-12-30 | Nvidia Corporation | Rewind-enabled hardware encoder |
CN101625753B (zh) * | 2008-07-10 | 2012-11-21 | 辉达公司 | 图形处理中的光栅及光栅化方法 |
JP5151946B2 (ja) * | 2008-12-09 | 2013-02-27 | 富士通株式会社 | 描画装置 |
US20110063304A1 (en) | 2009-09-16 | 2011-03-17 | Nvidia Corporation | Co-processing synchronizing techniques on heterogeneous graphics processing units |
US9331869B2 (en) | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
US9171350B2 (en) | 2010-10-28 | 2015-10-27 | Nvidia Corporation | Adaptive resolution DGPU rendering to provide constant framerate with free IGPU scale up |
US9019280B2 (en) | 2011-07-22 | 2015-04-28 | Qualcomm Incorporated | Area-based rasterization techniques for a graphics processing system |
KR20130124618A (ko) * | 2012-05-07 | 2013-11-15 | 삼성전자주식회사 | 영상 처리 장치 및 방법 |
US9607407B2 (en) | 2012-12-31 | 2017-03-28 | Nvidia Corporation | Variable-width differential memory compression |
US9591309B2 (en) | 2012-12-31 | 2017-03-07 | Nvidia Corporation | Progressive lossy memory compression |
US9710894B2 (en) | 2013-06-04 | 2017-07-18 | Nvidia Corporation | System and method for enhanced multi-sample anti-aliasing |
KR102161742B1 (ko) * | 2013-10-11 | 2020-10-05 | 삼성전자주식회사 | 피드백 경로를 포함하는 파이프 라인 시스템 및 그 동작방법 |
WO2015108218A1 (ko) * | 2014-01-20 | 2015-07-23 | (주)넥셀 | 그래픽 처리 장치 및 방법 |
GB2525666B (en) * | 2014-05-02 | 2020-12-23 | Advanced Risc Mach Ltd | Graphics processing systems |
US9842428B2 (en) * | 2014-06-27 | 2017-12-12 | Samsung Electronics Co., Ltd. | Dynamically optimized deferred rendering pipeline |
US9536342B2 (en) * | 2014-08-15 | 2017-01-03 | Intel Corporation | Automatic partitioning techniques for multi-phase pixel shading |
KR102358350B1 (ko) * | 2019-10-15 | 2022-02-04 | 한국기술교육대학교 산학협력단 | 클러스터 기반 과학적 가시화 도구를 위한 가시화 파이프라인 장치 및 그 가시화 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5579455A (en) * | 1993-07-30 | 1996-11-26 | Apple Computer, Inc. | Rendering of 3D scenes on a display using hierarchical z-buffer visibility |
FR2735253B1 (fr) * | 1995-06-08 | 1999-10-22 | Hewlett Packard Co | Synchronisation de donnees entre plusieurs dispositifs de restitution asynchrones de donnees |
US6697063B1 (en) * | 1997-01-03 | 2004-02-24 | Nvidia U.S. Investment Company | Rendering pipeline |
US6118452A (en) * | 1997-08-05 | 2000-09-12 | Hewlett-Packard Company | Fragment visibility pretest system and methodology for improved performance of a graphics system |
US6492991B1 (en) * | 1998-08-28 | 2002-12-10 | Ati International Srl | Method and apparatus for controlling compressed Z information in a video graphics system |
US7023437B1 (en) * | 1998-07-22 | 2006-04-04 | Nvidia Corporation | System and method for accelerating graphics processing using a post-geometry data stream during multiple-pass rendering |
US6259461B1 (en) * | 1998-10-14 | 2001-07-10 | Hewlett Packard Company | System and method for accelerating the rendering of graphics in a multi-pass rendering environment |
US6483505B1 (en) * | 2000-03-17 | 2002-11-19 | Ati International Srl | Method and apparatus for multipass pixel processing |
US6636212B1 (en) * | 2000-11-14 | 2003-10-21 | Nvidia Corporation | Method and apparatus for determining visibility of groups of pixels |
JP3761085B2 (ja) * | 2001-11-27 | 2006-03-29 | 株式会社ソニー・コンピュータエンタテインメント | 画像処理装置及びその構成部品、レンダリング処理方法 |
US20050122338A1 (en) * | 2003-12-05 | 2005-06-09 | Michael Hong | Apparatus and method for rendering graphics primitives using a multi-pass rendering approach |
US7450120B1 (en) * | 2003-12-19 | 2008-11-11 | Nvidia Corporation | Apparatus, system, and method for Z-culling |
US7277098B2 (en) * | 2004-08-23 | 2007-10-02 | Via Technologies, Inc. | Apparatus and method of an improved stencil shadow volume operation |
-
2005
- 2005-05-27 JP JP2005155936A patent/JP4218840B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-17 US US11/384,204 patent/US7663634B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060267981A1 (en) | 2006-11-30 |
JP2006331206A (ja) | 2006-12-07 |
US7663634B2 (en) | 2010-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4218840B2 (ja) | 描画処理装置および描画処理方法 | |
CN1957376B (zh) | 可缩放着色器结构 | |
US8339409B2 (en) | Tile-based graphics system and method of operation of such a system | |
US8505001B2 (en) | Method and system for utilizing data flow graphs to compile shaders | |
US9092873B2 (en) | Rasterizer packet generator for use in graphics processor | |
US10510185B2 (en) | Variable rate shading | |
US11379941B2 (en) | Primitive shader | |
US20080100618A1 (en) | Method, medium, and system rendering 3D graphic object | |
CN1997964A (zh) | 顶点和片段程序的优化链接 | |
US9390539B2 (en) | Performing parallel shading operations | |
KR102346119B1 (ko) | 입력 인덱스 스트림 내 프리미티브의 식별 | |
TWI611373B (zh) | 路徑著色的最佳化三角形拓撲 | |
CN104167015A (zh) | 一种基于表面信号拟合的着色器简化方法、装置及图形渲染方法 | |
CN104183008A (zh) | 一种基于表面信号拟合和曲面细分的着色器简化方法、装置及图形渲染方法 | |
US7616211B2 (en) | Rendering processor, rasterizer and rendering method | |
JP2006235839A (ja) | 画像処理装置および画像処理方法 | |
US20240257435A1 (en) | Hybrid binning | |
US11195326B2 (en) | Method and system for depth pre-processing and geometry sorting using binning hardware | |
US7081903B2 (en) | Efficient movement of fragment stamp | |
US12067649B2 (en) | Per-pixel variable rate shading controls using stencil data | |
CN102982503B (zh) | 绘图处理单元 | |
US10062140B2 (en) | Graphics processing systems | |
US11741653B2 (en) | Overlapping visibility and render passes for same frame | |
US7542042B1 (en) | Subpicture overlay using fragment shader | |
US20220319091A1 (en) | Post-depth visibility collection with two level binning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4218840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |