JP4218436B2

JP4218436B2 - DC offset adjustment circuit, tuner unit, and receiver

Info

Publication number: JP4218436B2
Application number: JP2003173060A
Authority: JP
Inventors: 美穂小澤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-06-18
Filing date: 2003-06-18
Publication date: 2009-02-04
Anticipated expiration: 2023-06-18
Also published as: JP2005012409A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＤＣオフセット調整回路、チューナユニット、および受信装置に関する。より詳細には、受信した信号を増幅しまたは減衰させる利得調整回路を備えた構成において用いられる、ＤＣ帰還ループによってＤＣオフセットを調整する回路の性能改善に関する。
【０００２】
【従来の技術】
たとえば、デジタル変復調方式向けの受信機では、ベースバンドに変換されかつ適宜ゲインコントロールアンプ（ＧＣＡ；Gain Control Amplifier）にて増幅された受信信号を直交検波器にて直交検波し、さらに直交検波器の出力を復調器にてＡ／Ｄ変換しＩ／Ｑ座標上にプロットする、という方法で、伝送に係るシンボルを受信信号から復調する。しかしながら、復調器への入力には、通常、直流（ＤＣ；Direct Current）分が含まれており、この直流分（以下ＤＣオフセットともいう）は電源投入の都度、変化する。復調器入力に含まれる直流分が変化すると、復調器にて準拠しているＩ／Ｑ座標原点が移動する。このようなＩ／Ｑ座標原点の移動は、受信感度や隣接チャネル選択度などの安定性の面で受信機性能を低下させる。
【０００３】
このため、無線端末などのベースバンド信号用ゲインコントロールアンプにおいて、ＤＣオフセットをキャンセルすることは、重要な課題である。特に、ゲインが急激に変化する場合の出力ＤＣ電圧の変動は、後段の、ベースバンド処理ＩＣに悪影響を及ぼす。
【０００４】
ここで、復調器入力中の直流分の変動によるＩ／Ｑ座標原点の移動を防ぐには、復調器入力中に含まれる直流分を検出し、検出した直流分に応じて復調器における処理に調整を施せばよい。たとえば、直交検波器から復調器への入力を取り込み、それに含まれる直流分を取り出す処理を所定回数に亘り実行し、得られた複数個の直流分検出値を平均することにより雑音などを除去し、得られた平均値を記憶する。この処理を次回実行するまでの間、このようにして記憶された値を用いて復調器のＤＣオフセットを調整することで、すなわち復調器への入力または出力を補正することで、復調器入力中の直流分の変動によるＩ／Ｑ座標原点の移動を防ぐことができる。
【０００５】
しかしながら、復調器への受信信号入力からその直流分を取り出し平均化する、という従来の方法には、誤動作が生じ易いという問題点がある。すなわち、局部発振周波数の自動制御（ＡＦＣ；automatic frequency control ）や、増幅器の利得の自動制御（ＡＧＣ；automatic Gain control）が十分収束しておらず、したがって直交検波器ひいては復調器への入力に周波数または振幅の変動がまだ現れている状態で、上述の方法による直流分検出およびＤＣオフセット調整を行なうと、復調器入力にて受信信号の飽和が生ずるなど、不具合が発生する。
【０００６】
また、従来の方法では、平均化の対象とされているのが受信信号中の直流分であるため、短時間の平均化処理では、受信信号の変化パターン（シンボル列の内容）の影響を排除できない。そのため、長時間に亘り直流分の検出を続け多数の平均化対象を得なければならず、処理時間の長期化に妨げとなっており、また信頼性の向上にも支障となっていた。
【０００７】
そこで、ゲインコントロールアンプのＤＣオフセットをキャンセルする回路において、このような問題を解決するものとして、飽和などの不具合が生じ難く、電源投入直後から高安定の受信感度、隣接チャネル選択度特性を実現できるようにする仕組みが提案されている（たとえば、特許文献１参照）。
【０００８】
【特許文献１】
特開２０００−２１６８３６号公報
【０００９】
この特許文献１に記載の技術は、無信号時におけるＤＣオフセット電圧を検出し、その検出結果で補正を掛けるという方法を採っている。たとえば、電源が投入された直後所定期間に亘り、直交検波器より前段に設けられている自動利得調整回路（ＡＧＣ）の減衰率または増幅率を制御して、直交検波器への無入力状態を発生させる。無入力状態が続いている間における復調器への入力を平均化し、復調器におけるＤＣオフセット調整量を決定する。このような構成により、ＡＦＣやＡＧＣの収束状況あるいは受信信号の変化パターンの影響を受けないため、従来に比べ高安定の受信感度や隣接チャネル選択度特性を実現することができる。ＤＣオフセット調整量を決定するのに要する時間を短くすることもできる。
【００１０】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の技術は、無信号時におけるＤＣオフセット電圧を検出し、その検出結果で補正を掛けるという方法であるから、無信号期間のないシステムでは、採用することができない。
【００１１】
無信号期間のないシステムにて、ゲインコントロールアンプのＤＣオフセットをキャンセルするには、温度などの動作条件によって生じるＤＣ変動を抑えるために定常的にＤＣ帰還を掛ける仕組みが用いられる。
【００１２】
しかしながら、このような仕組みとすると、ＤＣ帰還のフィルタの時定数によって、その回路の応答スピードが決まる。スピードを上げるためには時定数を小さくする必要があるが、このことにより、データが欠落し、ビット誤り率（ＢＥＲ；bit error rate）の悪化に繋がる。
【００１３】
たとえば、図７（Ａ）は、ＤＣ帰還ループによってＤＣオフセットをキャンセルするＤＣオフセット調整回路を備えた高周波受信回路の一例を示す。この高周波受信回路１は、それぞれゲインコントロール信号が個別に入力される３段構成のゲインコントロールアンプ部２０（それぞれを参照子ａ，ｂ，ｃで示す）と、ＤＣオフセット調整回路３０とを有している。ＤＣ帰還部３０は、１段目のゲインコントロールアンプ部２０ａの前段に配されたオフセット抑制部（offset cancel ）３２と、ＤＣ帰還部（DC feedback ）３４とで構成されている。オフセット抑制部３２とＤＣ帰還部３４とにより帰還制御部３１が構成される。
【００１４】
なお、ここでは、入力信号ＩＮとこの入力信号ＩＮに対応した信号ＩＮＸと言った２つの信号を取り扱う構成となっている。たとえば、図示しない高周波入力段にて得られる直交変調波のＩ成分とＱ成分や、入力信号ＩＮとその反転信号ＩＮＸと言った、差動伝送による２つの信号である。
【００１５】
ＤＣ帰還部３４は、３段目のゲインコントロールアンプ部２０ｃの入力信号ＩＮ系統と反転信号ＩＮＸ系統について、それぞれ出力ＤＣレベルを監視し、それぞれのＤＣレベルが所定値を維持するように、オフセット抑制部３２にＤＣ帰還を掛ける。このような回路において、出力の応答スピードはＤＣ帰還部３４の時定数で決定される。
【００１６】
出力の応答スピードを高める場合、この時定数を小さくすればよい。しかし、この時定数は、ビット・エラー・レートに影響するため、極端に小さくすることはできない。つまり、現状の回路構成では、出力の制御応答スピードとビット・エラー・レートとを同時に満足させることは難しい。よって、実際には、両性能の中間程度に設定せざるを得ないのが実情である。
【００１７】
また、このような回路でゲインコントロール信号によりゲインを変化させた場合、出力ＤＣの変動が発生する。この変動が落ち着くまでの時間は、前述のことから分かるように、ＤＣ帰還部３４の時定数によって決まる。たとえば、出力波形は、図８に示すように、ゲイン変更後に一旦定常状態のＤＣ収束値から外れたり、振動したり、その後には、暫くの間外れたままの状態になるなど、不安定な応答となる。
【００１８】
しかしながら、このような信号が、後段の回路、たとえば、ベースバンドプロセッサに入力されると、受信データのビット誤り率が悪くなるなど、後段回路の動作に異常を来す。このため、出力ＤＣの変動量を小さくする仕組みや、収束までの時間を小さくする仕組みが必要である。
【００１９】
また、ダイレクトコンバージョンシステムに定常的にＤＣ帰還を掛けるＤＣオフセット調整回路を適用すると、制御系が不安定になる。たとえば、ダイレクトコンバージョンシステムにおいては、先ずミキサ部（ＭＩＸ；混合回路）で高周波信号を受け、局部発振回路から供給される局発（local ）信号と混合して、差周波数に周波数変換する。
【００２０】
ここで、多くのダイレクトコンバージョンシステムにおいては、図７（Ｂ）に示すように、ミキサ部５０で周波数変換された信号に含まれる帯域外の不要信号を除去するためのＬＰＦ（Low Pass Filter ；低域通過フィルタ）６０が含まれる。この場合、ＬＰＦ６０を含んだ形でＤＣ帰還の時定数を小さくすると、ＬＰＦ６０とＤＣ帰還に用いられる図示しないＨＰＦ（High Pass Filter；高域通過フィルタ）とによる位相の回りで、制御系が不安定になる。そうすると、可変ゲインアンプで増幅する信号に２次歪み成分が混入し、上記同様に受信データのビット誤り率が悪くなる。
【００２１】
本発明は、上記事情に鑑みてなされたものであり、定常的に動作するＤＣ帰還ループによってＤＣオフセットをキャンセルする回路構成を採る場合においても、制御系の安定化や収束の短時間化を実現でき、ダイレクトコンバージョン方式の受信機などにおける受信性能を向上させることのできる仕組みを提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明に係るＤＣオフセット調整回路、チューナユニット、あるいは受信装置においては、利得調整部の出力ＤＣレベルを監視し、この監視した出力ＤＣレベルが所定値を維持するように帰還制御を行なう帰還制御部と、利得調整部に対するゲイン設定変更後の所定期間、利得調整部の後段に接続される回路へ入力される信号の過渡的なＤＣレベル変動が少なくなるように制御する過渡応答制御部と、過渡応答制御部とを備える構成とした。
【００２３】
また従属項に記載された発明は、本発明に係るＤＣオフセット調整回路、チューナユニット、あるいは受信装置のさらなる有利な具体例を規定する。
【００２４】
たとえば、帰還制御部の構成としては、定常的に利得調整部の出力ＤＣレベルをモニタし、ＤＣレベルが一定となるように入力側に直流帰還を掛ける構成とするべく、利得調整部の入力側に配され利得調整部のＤＣオフセットを調整するオフセット抑制部と、利得調整部の出力ＤＣレベルを監視しこの監視した出力ＤＣレベルが所定値を維持するようにオフセット抑制部を制御する帰還部とを有する構成とする。
【００２５】
過渡応答制御部は、利得調整部に対するゲイン設定を監視し、ゲイン設定が変動した場合に、その影響が利得調整部の出力や後段回路側に現れないように制御するとよい。たとえば、過渡応答制御部は、ゲイン設定変更後の所定期間、利得調整部から後段回路に渡される信号をミュートするように制御するとよい。
【００２６】
また過渡応答制御部は、ゲイン設定変更後の所定期間、帰還制御部の制御時定数を定常時の時定数よりも小さくなるように制御するとよい。ゲイン設定変更後の所定期間は、ＤＣ帰還の制御系の過渡応答を高速化させるということである。
【００２７】
なお、ＤＣオフセット調整回路がダイレクトコンバージョン方式の受信回路に用いられる場合には、利得調整部を、周波数フィルタを挟んで前段側と後段側に分ける。さらに、帰還制御部も、周波数フィルタを制御ループ内に入れないように前段側と後段側に分け、前段側と後段側の各帰還制御部について、定常的にそれぞれの利得調整部の出力ＤＣレベルをモニタし、ＤＣレベルが一定となるようにそれぞれの入力側に直流帰還を掛ける構成とする。そして、過渡応答制御部は、前段側と後段側のそれぞれの系統について独立に、前述のような制御を行なう構成とする。
【００２８】
つまり、周波数フィルタを制御ループ内に入れないように帰還制御部を構成しつつ、過渡応答制御部は、各利得調整部に対するゲイン設定変更後の所定期間、それぞれについて、利得調整部から出力された信号の過渡的な出力ＤＣレベル変動が少なくなるように制御する構成とする。
【００２９】
【作用】
本発明に係る上記構成においては、先ず、定常的に利得調整部の出力ＤＣレベルを監視してＤＣ帰還を掛ける仕組みを採用することで、無信号期間のないシステムでもＤＣオフセットをキャンセルできるようにする。
【００３０】
過渡応答制御部は、利得調整部に対してのゲイン設定値を監視し、ゲイン設定値が変更されたときには、ゲイン設定変更後の所定期間、利得調整部の後段に接続される回路へ入力される信号の過渡的なＤＣレベル変動が少なくなるように制御する。たとえば、ゲイン設定変更の影響が利得調整部の出力や後段回路側に現れないように制御する。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００３２】
＜ＤＣオフセット調整回路の構成＞
図１は、本発明に係るＤＣオフセット調整回路を搭載した高周波受信回路１の一実施形態を示す回路ブロック図である。図２は、高周波受信回路１にて取り扱う種々の信号のタイミングチャートの一例である。
【００３３】
この高周波受信回路１は、ゲインコントロールアンプ回路部分と、ＤＣオフセットキャンセル回路部分とで構成されている。具体的には、ゲインコントロールアンプ回路部分として、３段構成のゲインコントロールアンプ部２０（それぞれを参照子ａ，ｂ，ｃで示す）を有する。また、ＤＣオフセットキャンセル回路部分としてＤＣオフセット調整回路３０を備える。入力信号ＩＮとこの入力信号ＩＮに対応した信号ＩＮＸとしては、たとえば、図示しない高周波入力段にて得られる直交変調波のＩ成分とＱ成分や、入力信号ＩＮとその反転信号ＩＮＸと言った差動伝送による２つの信号が入力される。
【００３４】
各ゲインコントロールアンプ部２０は、オフセットキャンセル制御部１００からのゲインコントロール信号Ｖcontに基づいて自動利得制御動作をするアンプ部（ＧＣＡ）２２（それぞれを参照子ａ，ｂ，ｃで示す）と、差動出力ＤＣの中心電圧を基準電圧に合わせるコモン帰還部（Common feed back）２４（それぞれを参照子ａ，ｂ，ｃで示す）とを備える。
【００３５】
ＤＣオフセット調整回路３０は、オフセット抑制部３２と、ＤＣ帰還部３４と、信号切替部４０と、基準電圧源４２と、過渡応答制御部の一例であるオフセットキャンセル制御部１００とで構成されている。オフセット抑制部３２とＤＣ帰還部３４とにより帰還制御部３１が構成される。
【００３６】
本実施形態における主要部分であるオフセットキャンセル制御部１００は、各ゲインコントロールアンプ部２０に設定されるべきゲインコントロール信号Ｖcontを監視する、ゲイン設定値監視部の一例であるゲインコントロール検出部１１０と、ＤＣ帰還部３４や信号切替部４０に対しての制御信号の発するべきタイミングを調整する、制御信号生成部の一例であるカウンタ部１２０と、カウンタ部１２０の指示に基づきゲインコントロールアンプ部２０にゲインコントロール信号Ｖc （それぞれ参照子ａ，ｂ，ｃで示す）を設定するゲイン設定部１３０とで構成されている。
【００３７】
ＤＣ帰還部３４は、３段目のゲインコントロールアンプ部２０ｃの入力信号ＩＮ系統と反転信号ＩＮＸ系統について、それぞれ出力ＤＣレベルを監視し、それぞれのＤＣレベルが所定値を維持するように、オフセット抑制部３２にＤＣ帰還を掛ける。
【００３８】
ＤＣ帰還部３４は、複数の時定数の何れかを選択して動作可能に構成する。具体的には、ＤＣ帰還の時定数を変化させるカウンタ部１２０からの制御信号DCSWが“Ｌ”（ローレベル；インアクティブ）のときには定常状態の時定数Ｔ１となり、“Ｈ”（ハイレベル；アクティブ）のときには定常状態の時定数Ｔ１よりも小さな時定数Ｔ２となるようにする。つまり、制御信号DCSWを“Ｈ”に設定することで、ＤＣ帰還部３４の制御応答を高速にし、これにより、出力ＤＣ変動を高速で収束可能にする。
【００３９】
３段目のゲインコントロールアンプ部２０ｃの入力信号ＩＮ系統と反転信号ＩＮＸ系統の各出力信号は、それぞれ信号切替部４０の一方の入力端子に入力される。対応する信号切替部４０の他方の入力端子には、基準電圧源４２から基準信号Ｖref が入力され、制御端子にはカウンタ部１２０から制御信号OUTSW が入力されるようになっている。ここで、基準信号Ｖref は、出力をミュートするためのもので、たとえば定常状態でのゲインコントロールアンプ部２０ｃの出力ＤＣレベル、すなわちＤＣ収束値と等しい直流電圧を設定するとよい。
【００４０】
本実施形態の信号切替部４０は、制御信号OUTSW が“Ｌ”（ローレベル；インアクティブ）のときに、内部のスイッチはゲインコントロールアンプ部２０ｃをそのまま選択して出力する一方、“Ｈ”（ハイレベル；アクティブ）のときには内部のスイッチがオンし基準信号Ｖref 側に切り替えることで、基準電圧源４２からの基準信号Ｖref を選択して出力する。すなわち、信号切替部４０は、出力ミュートスイッチとして機能し、制御信号OUTSW が“Ｈ”の期間、出力を所定のＤＣレベルにミュートする。
【００４１】
ゲイン設定は、電圧で取り扱ってもよいし、シリアルデータで取り扱ってもよい。本実施形態では、シリアルデータで取り扱うこととする。この場合、各ゲインコントロールアンプ部２０用のゲイン設定値Ｖｃ（それぞれ参照子ａ，ｂ，ｃで示す）は、一旦、ゲインコントロール検出部１１０に取り込まれ、その後、ゲイン設定部１３０を介して設定されるようになっている。たとえば、先ず、図示しないＣＰＵ（central processing unit ）などからシリアルデータとしてオフセットキャンセル制御部１００に供給される。たとえば、ゲインコントロール検出部１１０は、図２（Ａ），（Ｂ），（Ｃ）に示すように、データ信号ＤＡＴＡをクロック信号ＣＬＫ０の立上りまたは立下りで取り込んだ後にデコードし、ゲインコントロール信号Ｖcontを生成する。生成されたゲインコントロール信号Ｖcontは、ゲインコントロール検出部１１０とカウンタ部１２０に供給される。
【００４２】
ゲインコントロール検出部１１０は、このデジタルデータで現されたゲイン設定値を一旦保持し、ゲイン設定部１３０に渡す。また、ゲインコントロール検出部１１０は、ゲインコントロール信号Ｖcontの立上り時に取り込んだゲイン設定値が所定の閾値Ｖth以内であるか否かを判定し、閾値Ｖthの範囲外であることを条件としてカウンタ部１２０のカウント動作を起動するための制御信号CTSTを出力する。つまり、ゲインコントロール検出部１１０は、ゲインコントロールアンプ部２０のゲイン設定の変動幅を検出する変動幅検出部として機能する。
【００４３】
閾値Ｖthに関しては、固定値にすることに限らず、アプリケーションに応じて、任意の値を設定可能にするのがよい。たとえば、図示しないＣＰＵなどの指示に基づき、任意の値に設定可能な構成とするのがよい。
【００４４】
カウンタ部１２０には、所定周波数のクロック信号CLK が入力されるようになっている。カウンタ部１２０は、ゲインコントロール検出部１１０からの制御信号CTSTを受け付けると、カウント動作を起動しクロック信号CLK の数を計数し、カウント値がそれぞれ予め設定されている条件に達したとき、制御信号DCSWをＤＣ帰還部３４に、また制御信号OUTSW を信号切替部４０に、それぞれ出力する。またゲインコントロール信号Ｖcontを受け付けると、制御信号GAINSET を“Ｈ”（アクティブ）に設定して、各ゲインコントロールアンプ部２０へゲインコントロール信号Ｖcの設定ができるようにする。
【００４５】
つまり、ゲインコントロール検出部１１０でゲインコントロールアンプ部２０のゲインの変動幅を検出し、その変動幅に応じてカウンタ部１２０と連動してＤＣ帰還部３４の応答動作を制御する。たとえば、ゲインコントロール検出部１１０は、閾値Ｖthを超えたゲインコントロール信号Ｖcontのデータ（Data）変化でカウンタ部１２０のカウント動作を起動する。カウンタ部１２０は、カウント動作を起動すると、ＤＣ帰還部３４や信号切替部４０の動作を定常動作から一旦高速動作に切り替えさせるべく、制御信号DCSWと制御信号OUTSW とを“Ｈ”にする。そして、制御信号GAINSET を“Ｈ”（アクティブ）に設定して、各ゲインコントロールアンプ部２０へゲインコントロール信号Ｖcontが設定されるようにする。この後、所定のタイミングで、ＤＣ帰還部３４や信号切替部４０の動作を定常動作に戻すべく、制御信号DCSWと制御信号OUTSW とを“Ｌ”（インアクティブ）にする。
【００４６】
ゲイン設定部１３０は、ゲインコントロール検出部１１０を介して入力されたゲインコントロール信号Ｖcontを保持する保持回路として、フリップ・フロップ（Ｆ／Ｆ；Flip-flop ）１１２を有している。ゲイン設定部１３０は、カウンタ部１２０から入力されるゲイン設定用の制御信号GAINSET を受けて、その指示に基づく所定のタイミング（“Ｈ”のとき）でゲインコントロール信号Ｖcontを対応するゲインコントロールアンプ部２０に設定する。
【００４７】
＜ＤＣオフセット調整回路の動作＞
次に、図２のタイミングチャートを参照しつつ、上記構成のＤＣオフセット調整回路３０の動作例について説明する。
【００４８】
ゲインコントロール信号Ｖcontがゲインコントロール検出部１１０へ入力される。ゲインコントロール検出部１１０は、ゲインの変化量が閾値Ｖth以下の場合、ゲインコントロール信号Ｖcontをそのままゲイン設定部１３０に渡す。
【００４９】
このとき、ゲインコントロール検出部１１０は、制御信号CTSTを“Ｌ”に維持するので、結果として、ゲインコントロール信号Ｖcontにより、ゲインコントロールアンプ部２０のゲインがコントロールされる。
【００５０】
この定常状態では、カウンタ部１２０は、制御信号DCSWと制御信号OUTSW とを、ともに“Ｌ”に設定している。このため、ＤＣ帰還部３４は、３段目のゲインコントロールアンプ部２０ｃの出力ＤＣレベルを監視しつつ、定常状態の時定数Ｔ１にて、ＤＣレベルが一定に維持されるように、オフセット抑制部３２にＤＣ帰還を掛けている。信号切替部４０は、ＤＣレベルが一定に維持されている、３段目のゲインコントロールアンプ部２０ｃの出力信号を選択して、そのまま出力する。
【００５１】
一方、ゲインコントロール信号Ｖcontが閾値Ｖth以上となったときには、ゲインコントロール検出部１１０は、制御信号CTSTを“Ｈ”に立ち上げカウンタ部１２０を起動する。これを受けて、カウンタ部１２０は、カウント動作を起動し、制御信号CTST“Ｈ”後のクロック信号CLK の最初の立上りに同期して、制御信号DCSWと制御信号OUTSW とを、ともに“Ｈ”に立ち上げる。
【００５２】
これを受けて、先ず、ＤＣ帰還部３４は、過渡応答のために、定常状態の時定数Ｔ１から、より小さな時定数Ｔ２に切り替えて、ＤＣレベルが一定に維持されるように、オフセット抑制部３２にＤＣ帰還を掛ける。この時点では、ゲイン設定部１３０には制御信号GAINSET “Ｌ”が設定されており、ゲインコントロールアンプ部２０には、未だ閾値Ｖthを超えたゲインレベルが設定され、それ以前のゲインが設定されている状態である。よって、ＤＣ帰還部３４の制御動作が、時定数Ｔ１から時定数Ｔ２に切り替わっても、入力レベルに変化がない限り、特段の変化は現れない。
【００５３】
また、信号切替部４０は、制御信号OUTSW “Ｈ”を受けて、内部のスイッチを基準信号Ｖref 側に切り替え、基準電圧源４２からの基準信号Ｖref を出力することで、後段回路への出力を所定のＤＣレベルにミュートする。
【００５４】
この後、カウンタ部１２０は、次のクロック信号CLK の立上りに同期して、制御信号GAINSET を“Ｈ”に設定する。これを受けてゲイン設定部１３０は、変更後のゲインを対応するゲインコントロールアンプ部２０に設定する。ゲインレベルが変更されるので、ゲインコントロールアンプ部２０の出力ＤＣに変動が発生する。しかしながらこのときには、ＤＣ帰還部３４は、定常時よりも小さな時定数Ｔ２で制御するので、ＤＣ収束値に急速に収束させようとする。また、信号切替部４０は基準信号Ｖref を出力することで後段回路への出力をミュートしているので、この間のＤＣ帰還部３４によるＤＣ収束動作が後段回路に影響を与えない。
【００５５】
つまり、ＤＣオフセット調整回路３０は、ゲインが閾値Ｖth以上に変化したときに、ＤＣ帰還の時定数を定常状態の値Ｔ１よりも小さなＴ２に変化させ、同時に、後段回路への出力をミュートすることにより、過渡的な直流分の収束スピードをアップし、かつ後段回路への出力の変動を抑える。
【００５６】
この後カウンタ部１２０で、ある時間までカウントした後、２つのスイッチ、すなわち制御信号DCSW，制御信号DCSWを元に戻すことで、ＤＣオフセット調整回路３０は、通常動作モードとなる。たとえば、図２に示すように、制御信号DCSWはクロック信号CLK のｍ分周分（アクティブ期間ｔ１）後に、また制御信号OUTSW は、クロック信号CLK のｎ分周分（アクティブ期間ｔ２）後に、それぞれ“Ｌ”に設定する、すなわちインアクティブに戻す。
【００５７】
なお、制御信号DCSW，制御信号OUTSW の“Ｈ”の期間（オン期間）に関しては、固定値にすることに限らず、アプリケーションに応じて、任意の値を設定可能にするのがよい。たとえば、図示しないＣＰＵなどの指示に基づき、任意の値に設定可能な構成とするのがよい。また、図２ではｍ＞ｎとしているが、ｍ＜ｎやｍ＝ｎとしてもよい。何れにしても、ゲイン変更後の過渡的な直流分がほぼ収束された後に元に戻すようにすればよい。
【００５８】
ここで、ＤＣ帰還部３４におけるＤＣフィードバックのカットオフ周波数ωｏに関しては、下記式（１）の通り、ゲインコントロールアンプ部２０のゲインＧに比例するので、全ゲイン範囲において同じ動作をさせるために、制御信号DCSWを“Ｈ”（すなわちオン）にしたときの時定数を、ゲインコントロール後のゲインによって変化させるとよい。
【数１】

【００５９】
なお、上記説明では、ゲインが閾値Ｖth以上に変化したときに、ＤＣ帰還部３４におけるＤＣ帰還の時定数を定常値Ｔ１よりも小さな値Ｔ２に変化させるとともに、信号切替部４０にて後段回路への出力をミュートするようにしていたが、すなわちミュート機能のオン／オフと、制御信号DCSWの機能のオン／オフをともに作動させていたが、何れか一方のみを作動させるようにしてもよい。制御信号DCSW，制御信号OUTSW のオン期間を調整することと組み合わせるなどすることで、あらゆる動作状態に対応することができる。
【００６０】
図３および図４は、上記構成のＤＣオフセット調整回路３０において、ゲインコントロールアンプ部２０へのゲインを変化させたときの出力ＤＣ波形（信号切替部４０の出力）を示す波形図である。比較のため、図５に従来回路での波形例を示す。
【００６１】
ここで、図３は、信号切替部４０によるミュート機能を作動させずに、ＤＣ帰還部３４におけるＤＣ帰還の時定数切替機能のみを作動させた場合の事例である。また、図４は、ＤＣ帰還部３４におけるＤＣ帰還の時定数切替機能と、信号切替部４０によるミュート機能の双方を作動させた場合の事例である。図中、上部がゲインコントロールアンプ部２０ｃの出力電圧波形であり、下部は測定のためのトリガの波形である。
【００６２】
図３から分かるように、ＤＣ帰還の時定数切替機能のみを作動させた場合であっても、ゲイン変更直後の出力ＤＣ変動量を低減することができ、またゲイン変更後の過渡的な直流分の収束スピードが、従来よりも格段にアップしている。つまり、ゲイン変更時に生じる過渡的な出力ＤＣ変動を高速で収束させることができる。
【００６３】
また、図４に示すように、ミュート機能も作動させると、ミュート期間は図３におけるＤＣ変動の収束過程が出力に現れない。つまり、ミュート機能を併用することで、ＤＣの急激な変化も除去することができる。
【００６４】
このように、上記構成のＤＣオフセット調整回路３０に依れば、ゲインを変化させる場合に、ゲイン変更後の所定期間、ＤＣ帰還回路の時定数を定常時よりも小さく設定することで過渡的な出力ＤＣ変動（ＤＣオフセット）を抑えるとともに、短時間でＤＣ電圧を安定化させることで２次歪み成分の混入やそれによる受信データのビット誤り率悪化などの問題を解消できる。系の応答の収束時間を短縮することができる。ゲインが変化したときに発生するＤＣオフセットの変動を少なくすることにより、後段回路への影響を軽減することができる。
【００６５】
また、ゲイン変更後の所定期間、出力をミュートすることで、後段回路へのＤＣの急激な変化を除去することができ、後段回路への影響を一層軽減することができる。
【００６６】
また、ゲイン設定変更後の所定期間経過後には、元の制御状態に戻すようにしたので、定常状態時の動作には何ら不都合を与えることはない。
【００６７】
＜ダイレクトコンバージョンシステムへの応用＞
図６は、上記構成のＤＣオフセット調整回路を、受信装置の一例であるダイレクトコンバージョンシステムに適用する場合の一実施形態を示す回路ブロック図である。
【００６８】
このダイレクトコンバージョンシステム５においては、所定の周波数で伝送される無線信号などをローノイズアンプやバンドパスフィルタなどを有する図示しない前段回路を介してミキサ部５０に供給する。ミキサ部５０には、図示しない局部発振回路から局発（local ）信号も供給される。ミキサ部５０の出力はゲインコントロールアンプ部２０やＤＣオフセット調整回路３０に供給される。
【００６９】
なお、図示しない前段回路や局部発振回路、ミキサ部５０、ゲインコントロールアンプ部２０、およびＤＣオフセット調整回路３０を、共通のプリント基板に搭載し、このプリント基板に被せるように金属製の枠体（外装ケース）を取り付けてチューナユニット（受信用高周波モジュール）を構成する。
【００７０】
また、ゲインコントロールアンプ部２０の後段に、図示しないアナログ／デジタル変換器（Ａ／Ｄ変換器）やベースバンド処理回路を設けて、受信装置を構成する。
【００７１】
ここで、図示しないが、ミキサ部５０には、直交変調波のＩ成分用とＱ成分用の２系統（それぞれ参照子Ｉ，Ｑを付して説明する）が設けられる。そして、バンドパスフィルタの出力（信号ＩＮ）を直接にＩ成分用のミキサ部５０Ｉに供給するとともに、バンドパスフィルタの出力をπ／２移相器（ここでのπ／２とは受信する希望波の変調周波数に対するπ／２を意味する）を介して信号ＩＮＸとして他方のミキサ部５０Ｑに供給する。
【００７２】
両ミキサ部５０Ｉ，５０Ｑには、局発信号が供給され、受信信号と局発信号との混合で、所定の周波数の受信信号をベースバンド信号に復調する。ここで、ミキサ部５０Ｉで復調される信号とミキサ部５０Ｑで得られる信号は、位相が９０°（π／２）ずれた信号であり、Ｉ成分とＱ成分とが直交変調された信号を復調して復調ベースバンド信号とする。
【００７３】
ミキサ部５０は、ミキサ部５０Ｉで得られたＩ成分と、ミキサ部５０Ｑで得られたＱ成分を、３段構成のゲインコントロールアンプ部２０に供給する。そして、さらに、図示しないＡ／Ｄ変換器に供給し、それぞれの成分の受信データを得、さらに各受信データを、図示しないベースバンド処理回路に供給して、ベースバンド系の受信処理を行なう。
【００７４】
このように構成されるダイレクトコンバージョン方式の受信回路（ダイレクトコンバージョンシステム５）は、受信した信号から直接ベースバンド信号を得る復調処理が行なわれて、中間周波信号に変換する処理を必要としない簡単な回路構成で、受信処理が行なわれる。
【００７５】
ここで、本字実施形態のＤＣオフセット調整回路３０では、ＬＰＦを挟んで、ゲインコントロールアンプを複数（たとえば２つ）のブロックに分け、ブロックごとにＤＣ帰還を掛け、それぞれに対して、上述のＤＣオフセット調整回路３０にて示したと同様に、ＤＣ帰還の時定数切替機能やミュート機能を作動させる構成とする。なお、ミキサ部５０側である前段ブロックのトータルゲインよりも、後段ブロックのトータルゲインの方が大きくなるようにするとよい。
【００７６】
具体的には、図６に示すように、先ず前段側のブロックについては、ミキサ部５０とＬＰＦ６０との間に、１段目のゲインコントロールアンプ部２０ａを設け、その前段にオフセット抑制部３２ａを設ける。そして、この１段目のゲインコントロールアンプ部２０ａの入力信号ＩＮ系統と反転信号ＩＮＸ系統について、それぞれ出力ＤＣレベルを監視し、それぞれのＤＣレベルが所定値を維持するように、オフセット抑制部３２ａにＤＣ帰還を掛けるＤＣ帰還部３４ａを設ける。オフセット抑制部３２ａとＤＣ帰還部３４ａとにより前段側の帰還制御部３１ａが構成される。
【００７７】
また、後段側のブロックについては、２段目のゲインコントロールアンプ部２０ｂの前段にオフセット抑制部３２ｂを設け、また３段目のゲインコントロールアンプ部２０ｃと信号切替部４０との間に出力バッファ（Out Buffer）２８を設ける。そして、この出力バッファ２８の入力信号ＩＮ系統と反転信号ＩＮＸ系統について、それぞれ出力ＤＣレベルを監視し、それぞれのＤＣレベルが所定値を維持するように、オフセット抑制部３２ｂにＤＣ帰還を掛けるＤＣ帰還部３４ｂを設ける。オフセット抑制部３２ｂとＤＣ帰還部３４ｂとにより後段側の帰還制御部３１ｂが構成される。
【００７８】
カウンタ部１２０は、ゲインコントロール検出部１１０からの制御信号CTSTを受け付けると、カウント動作を起動しクロック信号CLK の数を計数し、カウント値がそれぞれ予め設定されている条件に達したとき、アクティブ期間ｔ２ａの制御信号DCSWa をＤＣ帰還部３４ａに、またアクティブ期間ｔ２ｂ（ｔ２ａと同一でもよいし異なっていてもよい）の制御信号DCSWb をＤＣ帰還部３４ｂに、また制御信号OUTSW を信号切替部４０に、また制御信号GAINSET をゲイン設定部１３０に、それぞれ出力する。つまり、カウンタ部１２０は、各ブロックのＤＣ帰還部３４ａ，３０ｂに、独立に制御信号DCSWa ，DCSWb を入力する点が異なる。オフセットキャンセル制御部１００におけるその他の構成や機能は、ＤＣオフセット調整回路３０におけるものと同じである。ここでは、それらの機能についての説明を割愛する。
【００７９】
ダイレクトコンバージョン方式では、ミキサ部５０を構成する素子のアンバランスによるＤＣオフセットが大きいため、ここでは図６に示したように、ミキサ部５０側のブロックに１段構成のゲインコントロールアンプ部２０ａを配して、先ずそこでＤＣ帰還を掛ける構成とした。そして、上述のＤＣオフセット調整回路３０にて適用したと同様に、ＤＣ帰還の時定数切替機能をＤＣ帰還部３４ａに作動させることで、前段ブロックにおけるＤＣの過渡応答の安定化が容易となるようになった。なお、後段ブロックについては、ＤＣ帰還の時定数切替機能と、信号切替部４０によるミュート機能の双方を作動させることができる。
【００８０】
つまり、ダイレクトコンバージョンのシステムにおいては、ＤＣ帰還の系をＬＰＦを挟んで複数のブロックに分けて取り扱い、それぞれについてＤＣ帰還の時定数切替機能やミュート機能を作動させるようにすれば、何れの系についても、ＤＣ帰還の制御系を安定化することで２次歪み成分の混入やそれによる受信データのビット誤り率悪化などの問題を解消できる。系の応答の収束時間を短縮することや、後段回路への影響を軽減することもできる。
【００８１】
上記構成では、前段ブロックについてはミュート機能を設けていないが、信号切替部４０と同様の構成をゲインコントロールアンプ部２０ａとＬＰＦ６０との間に設けることで、前段ブロックについても、ミュート機能を作動させることができる。
【００８２】
なお、ミキサ部５０からＬＰＦ６０の間にゲインコントロールアンプを設けない構成とする場合には、図６に示した１段目のＤＣ帰還部３４ａの制御信号DCSWa による制御は不要となる。
【００８３】
【発明の効果】
以上のように、本発明によれば、帰還制御部を設けて定常的に利得調整部の出力ＤＣレベルを監視してＤＣ帰還を掛ける構成としつつ、過渡応答制御部により、利得調整部に対してのゲイン設定値を監視しゲイン設定値が変更されたときには、ゲイン設定変更の影響が利得調整部の出力や後段回路側に現れないように制御するようにした。
【００８４】
これにより、無信号期間のないシステムでもＤＣオフセットをキャンセルすることができるとともに、ゲイン設定変更時の過渡的なＤＣ変動を抑えることや、短時間でＤＣ電圧を安定化させることが可能となった。これにより、ゲイン設定変更時の後段回路に及ぼす影響を低減あるいは除去できるようになった。
【００８５】
ゲイン設定変更後所定期間経過後には、元の制御状態に戻すようにすれば、定常状態時の動作には何ら不都合を与えない。
【図面の簡単な説明】
【図１】本発明に係るＤＣオフセット調整回路の一実施形態を示す回路ブロック図である。
【図２】ＤＣオフセット調整回路にて取り扱う種々の信号の、タイミングチャートの一例である。
【図３】ＤＣ帰還の時定数切替機能のみを作動させた場合の事例を示した波形図である。
【図４】ＤＣ帰還の時定数切替機能とミュート機能の双方を作動させた場合の事例を示した波形図である。
【図５】従来回路での出力波形例を示す図である。
【図６】ＤＣオフセット調整回路を、ダイレクトコンバージョンシステムに適用する場合の一実施形態を示す回路ブロック図である。
【図７】ＤＣ帰還ループによって、ＤＣオフセットをキャンセルするゲインコントロールアンプ回路の従来例を示す図である。
【図８】従来回路での出力波形例を示す図である。
【符号の説明】
１…高周波受信回路、５…ダイレクトコンバージョンシステム、２０…ゲインコントロールアンプ部、２２…アンプ部、２４…コモン帰還部、２８…出力バッファ、３０…ＤＣオフセット調整回路、３１…帰還制御部、３２…オフセット抑制部、３４…ＤＣ帰還部、４０…信号切替部、４２…基準電圧源、５０…ミキサ部、６０…ＬＰＦ、１００…オフセットキャンセル制御部、１１０…ゲインコントロール検出部（ゲイン設定値監視部）、１２０…カウンタ部（制御信号生成部）、１３０…ゲイン設定部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a DC offset adjustment circuit, a tuner unit, and a receiving apparatus. More particularly, the present invention relates to improving the performance of a circuit that adjusts a DC offset by a DC feedback loop, which is used in a configuration including a gain adjustment circuit that amplifies or attenuates a received signal.
[0002]
[Prior art]
For example, in a receiver for a digital modulation / demodulation system, a received signal that has been converted to baseband and appropriately amplified by a gain control amplifier (GCA) is subjected to quadrature detection by a quadrature detector, and further, the quadrature detector A symbol related to transmission is demodulated from the received signal by a method in which the output is A / D converted by a demodulator and plotted on the I / Q coordinates. However, the input to the demodulator usually includes a direct current (DC) component, and this direct component (hereinafter also referred to as a DC offset) changes each time the power is turned on. When the DC component included in the demodulator input changes, the I / Q coordinate origin conforming to the demodulator moves. Such movement of the I / Q coordinate origin degrades receiver performance in terms of stability such as reception sensitivity and adjacent channel selectivity.
[0003]
For this reason, canceling a DC offset is an important issue in a gain control amplifier for a baseband signal such as a wireless terminal. In particular, fluctuations in the output DC voltage when the gain changes abruptly adversely affects the subsequent baseband processing IC.
[0004]
Here, in order to prevent the movement of the origin of the I / Q coordinate due to the fluctuation of the DC component in the demodulator input, the DC component included in the demodulator input is detected, and the processing in the demodulator is performed according to the detected DC component. Adjustments should be made. For example, the process of taking the input from the quadrature detector to the demodulator and extracting the DC component contained in it is executed a predetermined number of times, and noise is removed by averaging the obtained DC component detection values. The average value obtained is stored. Until this processing is executed next time, the DC offset of the demodulator is adjusted using the value stored in this way, that is, the input or output to the demodulator is corrected, so that the demodulator is being input. It is possible to prevent the movement of the origin of the I / Q coordinate due to the fluctuation of the direct current component.
[0005]
However, the conventional method of taking out and averaging the DC component from the received signal input to the demodulator has a problem that malfunction is likely to occur. That is, automatic control of local oscillation frequency (AFC) and automatic gain control (AGC) of the amplifier are not sufficiently converged, and therefore the frequency is input to the input to the quadrature detector and the demodulator. Alternatively, if the DC component detection and the DC offset adjustment by the above-described method are performed with the amplitude variation still appearing, problems such as the saturation of the received signal at the demodulator input occur.
[0006]
In addition, in the conventional method, since the DC component in the received signal is the target of averaging, the influence of the change pattern of the received signal (the contents of the symbol string) is eliminated in the short-time averaging process. Can not. For this reason, it is necessary to continue detection of a direct current component for a long time to obtain a large number of objects to be averaged, which hinders an increase in processing time and hinders improvement of reliability.
[0007]
Therefore, in a circuit that cancels the DC offset of the gain control amplifier, as a solution to such a problem, it is difficult to cause problems such as saturation, and it is possible to realize highly stable reception sensitivity and adjacent channel selectivity characteristics immediately after power-on. A mechanism has been proposed (see, for example, Patent Document 1).
[0008]
[Patent Document 1]
JP 2000-216836 A
[0009]
The technique described in Patent Document 1 employs a method of detecting a DC offset voltage when there is no signal and applying correction based on the detection result. For example, for a predetermined period immediately after the power is turned on, the attenuation factor or the amplification factor of the automatic gain adjustment circuit (AGC) provided in front of the quadrature detector is controlled, and the state of no input to the quadrature detector is set. generate. The input to the demodulator is averaged while the no-input state continues, and the DC offset adjustment amount in the demodulator is determined. With such a configuration, since it is not affected by the convergence status of AFC or AGC or the change pattern of the received signal, it is possible to realize highly stable reception sensitivity and adjacent channel selectivity characteristics as compared with the conventional case. The time required to determine the DC offset adjustment amount can also be shortened.
[0010]
[Problems to be solved by the invention]
However, since the technique described in Patent Document 1 is a method of detecting a DC offset voltage when there is no signal and applying correction based on the detection result, it cannot be employed in a system without a no-signal period.
[0011]
In order to cancel the DC offset of the gain control amplifier in a system without a no-signal period, a mechanism for constantly applying DC feedback is used to suppress DC fluctuations caused by operating conditions such as temperature.
[0012]
However, with such a mechanism, the response speed of the circuit is determined by the time constant of the DC feedback filter. In order to increase the speed, it is necessary to reduce the time constant. However, this results in data loss, leading to a deterioration in bit error rate (BER).
[0013]
For example, FIG. 7A shows an example of a high-frequency receiving circuit including a DC offset adjustment circuit that cancels a DC offset by a DC feedback loop. The high-frequency receiving circuit 1 includes a three-stage gain control amplifier unit 20 (respectively indicated by reference elements a, b, and c) to which a gain control signal is individually input, and a DC offset adjustment circuit 30. ing. The DC feedback unit 30 includes an offset suppression unit (offset cancel) 32 and a DC feedback unit (DC feedback) 34 that are arranged in front of the first-stage gain control amplifier unit 20a. The offset suppression unit 32 and the DC feedback unit 34 constitute a feedback control unit 31.
[0014]
In this example, the input signal IN and the signal INX corresponding to the input signal IN are handled. For example, there are two signals by differential transmission such as an I component and a Q component of a quadrature modulation wave obtained at a high frequency input stage (not shown), and an input signal IN and its inverted signal INX.
[0015]
The DC feedback unit 34 monitors the output DC level for each of the input signal IN system and the inverted signal INX system of the third-stage gain control amplifier unit 20c, and suppresses the offset so that each DC level maintains a predetermined value. DC feedback is applied to the unit 32. In such a circuit, the response speed of the output is determined by the time constant of the DC feedback unit 34.
[0016]
In order to increase the output response speed, this time constant may be reduced. However, this time constant affects the bit error rate and cannot be made extremely small. That is, with the current circuit configuration, it is difficult to satisfy the output control response speed and the bit error rate at the same time. Therefore, the actual situation is that it is inevitable to set it to an intermediate level between the two performances.
[0017]
Further, when the gain is changed by the gain control signal in such a circuit, the output DC fluctuates. The time until this fluctuation settles is determined by the time constant of the DC feedback section 34 as can be seen from the above. For example, as shown in FIG. 8, the output waveform is unstable, such as once deviating from the steady-state DC convergence value after changing the gain, oscillating, and then remaining deviated for a while. It becomes a response.
[0018]
However, when such a signal is input to a subsequent circuit, for example, a baseband processor, the operation of the subsequent circuit becomes abnormal, for example, the bit error rate of received data is deteriorated. For this reason, a mechanism for reducing the fluctuation amount of the output DC and a mechanism for reducing the time until convergence are necessary.
[0019]
In addition, when a DC offset adjustment circuit that constantly applies DC feedback to the direct conversion system is applied, the control system becomes unstable. For example, in a direct conversion system, a high-frequency signal is first received by a mixer unit (MIX; mixing circuit), mixed with a local signal supplied from a local oscillation circuit, and frequency-converted to a difference frequency.
[0020]
Here, in many direct conversion systems, as shown in FIG. 7B, an LPF (Low Pass Filter) for removing unnecessary signals outside the band included in the signal frequency-converted by the mixer unit 50. A band pass filter) 60 is included. In this case, if the time constant of DC feedback is reduced with the LPF 60 included, the control system becomes unstable around the phase of the LPF 60 and an HPF (High Pass Filter) (not shown) used for DC feedback. become. Then, a second-order distortion component is mixed in the signal amplified by the variable gain amplifier, and the bit error rate of the received data is deteriorated as described above.
[0021]
The present invention has been made in view of the above circumstances, and realizes stabilization of the control system and shortening of convergence even in the case of adopting a circuit configuration in which the DC offset is canceled by a DC feedback loop that operates steadily. An object of the present invention is to provide a mechanism that can improve reception performance in a direct conversion receiver or the like.
[0022]
[Means for Solving the Problems]
In the DC offset adjustment circuit, the tuner unit, or the receiving apparatus according to the present invention, the feedback control unit that monitors the output DC level of the gain adjustment unit and performs feedback control so that the monitored output DC level maintains a predetermined value. And the gain adjustment section Specified period after gain setting change , A signal input to a circuit connected to the subsequent stage of the gain adjustment unit Transitional D C level Le strange The configuration includes a transient response control unit that performs control so as to reduce movement, and a transient response control unit.
[0023]
The invention described in the dependent claims defines further advantageous specific examples of the DC offset adjusting circuit, the tuner unit, or the receiving device according to the present invention.
[0024]
For example, as the configuration of the feedback control unit, the output DC level of the gain adjustment unit is constantly monitored, and the input side of the gain adjustment unit is configured to apply DC feedback to the input side so that the DC level is constant. An offset suppression unit that adjusts the DC offset of the gain adjustment unit, a feedback unit that monitors the output DC level of the gain adjustment unit and controls the offset suppression unit so that the monitored output DC level maintains a predetermined value; It is set as the structure which has.
[0025]
The transient response control unit may monitor the gain setting for the gain adjustment unit, and control so that the influence does not appear on the output of the gain adjustment unit or the subsequent circuit side when the gain setting fluctuates. For example, the transient response control unit may control to mute the signal passed from the gain adjustment unit to the subsequent circuit for a predetermined period after the gain setting is changed.
[0026]
The transient response control unit may control the control time constant of the feedback control unit to be smaller than the time constant in the steady state for a predetermined period after the gain setting is changed. The predetermined period after the gain setting change is to speed up the transient response of the DC feedback control system.
[0027]
When the DC offset adjustment circuit is used in a direct conversion type reception circuit, the gain adjustment unit is divided into a front stage side and a rear stage side with a frequency filter interposed therebetween. Further, the feedback control unit is also divided into a front stage side and a rear stage side so that the frequency filter is not included in the control loop, and the output DC level of each gain adjustment section is steadily set for each feedback control unit on the front stage side and the rear stage side. And DC feedback is applied to each input side so that the DC level is constant. The transient response control unit is configured to perform the above-described control independently for each system on the front side and the rear side.
[0028]
That is, while configuring the feedback control unit so that the frequency filter is not included in the control loop, the transient response control unit is connected to each gain adjustment unit. Specified period after gain setting change , For each, gain adjuster Transient of the signal output from Output DC level Le strange It is configured to control so that the movement is reduced.
[0029]
[Action]
In the above-described configuration according to the present invention, first, by adopting a mechanism that constantly monitors the output DC level of the gain adjusting unit and applies DC feedback, the DC offset can be canceled even in a system having no signal period. To do.
[0030]
The transient response control unit monitors the gain setting value for the gain adjustment unit, and when the gain setting value is changed, A predetermined period after changing the gain setting, Of the signal input to the circuit connected to the subsequent stage of the gain adjuster Transient DC level Le strange Control to reduce movement. For example, the control is performed so that the influence of the gain setting change does not appear on the output of the gain adjusting unit or the subsequent circuit side.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0032]
<Configuration of DC offset adjustment circuit>
FIG. 1 is a circuit block diagram showing an embodiment of a high-frequency receiving circuit 1 equipped with a DC offset adjustment circuit according to the present invention. FIG. 2 is an example of a timing chart of various signals handled by the high-frequency receiving circuit 1.
[0033]
The high-frequency receiving circuit 1 includes a gain control amplifier circuit portion and a DC offset cancel circuit portion. Specifically, the gain control amplifier circuit section includes a three-stage gain control amplifier section 20 (respectively indicated by reference elements a, b, and c). Further, a DC offset adjustment circuit 30 is provided as a DC offset cancel circuit portion. As the input signal IN and the signal INX corresponding to the input signal IN, for example, a difference between an I component and a Q component of a quadrature modulation wave obtained at a high-frequency input stage (not shown), a difference between the input signal IN and its inverted signal INX Two signals by dynamic transmission are input.
[0034]
Each gain control amplifier unit 20 is different from an amplifier unit (GCA) 22 (respectively indicated by reference elements a, b, and c) that performs an automatic gain control operation based on a gain control signal Vcont from the offset cancel control unit 100. A common feed back 24 (respectively indicated by reference elements a, b, and c) that adjusts the center voltage of the dynamic output DC to the reference voltage is provided.
[0035]
The DC offset adjustment circuit 30 includes an offset suppression unit 32, a DC feedback unit 34, a signal switching unit 40, a reference voltage source 42, and an offset cancellation control unit 100 that is an example of a transient response control unit. . The offset suppression unit 32 and the DC feedback unit 34 constitute a feedback control unit 31.
[0036]
The offset cancellation control unit 100 which is a main part in the present embodiment is a gain control detection unit 110 which is an example of a gain setting value monitoring unit that monitors a gain control signal Vcont to be set to each gain control amplifier unit 20; A counter unit 120 that is an example of a control signal generation unit that adjusts the timing at which a control signal is to be issued to the DC feedback unit 34 and the signal switching unit 40, and gain control amplifier unit 20 based on an instruction from the counter unit 120 And a gain setting unit 130 for setting a control signal Vc (respectively indicated by reference elements a, b and c).
[0037]
The DC feedback unit 34 monitors the output DC level for each of the input signal IN system and the inverted signal INX system of the third-stage gain control amplifier unit 20c, and suppresses the offset so that each DC level maintains a predetermined value. DC feedback is applied to the unit 32.
[0038]
The DC feedback unit 34 is configured to be operable by selecting any one of a plurality of time constants. Specifically, when the control signal DCSW from the counter unit 120 that changes the time constant of DC feedback is “L” (low level; inactive), the steady state time constant T1 is obtained, and “H” (high level; active). ), The time constant T2 is smaller than the steady state time constant T1. That is, by setting the control signal DCSW to “H”, the control response of the DC feedback unit 34 is made high speed, and thereby the output DC fluctuation can be converged at high speed.
[0039]
The output signals of the input signal IN system and the inverted signal INX system of the third-stage gain control amplifier unit 20c are input to one input terminal of the signal switching unit 40, respectively. A reference signal Vref is input from the reference voltage source 42 to the other input terminal of the corresponding signal switching unit 40, and a control signal OUTSW is input from the counter unit 120 to the control terminal. Here, the reference signal Vref is for muting the output. For example, a DC voltage equal to the output DC level of the gain control amplifier unit 20c in a steady state, that is, a DC convergence value may be set.
[0040]
In the signal switching unit 40 of this embodiment, when the control signal OUTSW is “L” (low level; inactive), the internal switch selects and outputs the gain control amplifier unit 20c as it is, while “H” ( In the case of high level (active), the internal switch is turned on and switched to the reference signal Vref side to select and output the reference signal Vref from the reference voltage source 42. That is, the signal switching unit 40 functions as an output mute switch, and mutes the output to a predetermined DC level while the control signal OUTSW is “H”.
[0041]
The gain setting may be handled by voltage or serial data. In this embodiment, serial data is used. In this case, the gain setting value Vc (respectively indicated by the reference elements a, b, c) for each gain control amplifier unit 20 is once taken into the gain control detection unit 110 and then set via the gain setting unit 130. It has come to be. For example, first, the offset cancellation control unit 100 is supplied as serial data from a CPU (central processing unit) (not shown) or the like. For example, as shown in FIGS. 2A, 2B, and 2C, the gain control detection unit 110 decodes the data signal DATA after taking it in at the rising edge or falling edge of the clock signal CLK0, and obtains the gain control signal Vcont. Is generated. The generated gain control signal Vcont is supplied to the gain control detection unit 110 and the counter unit 120.
[0042]
The gain control detection unit 110 temporarily holds the gain setting value represented by the digital data and passes it to the gain setting unit 130. Further, the gain control detection unit 110 determines whether or not the gain setting value captured when the gain control signal Vcont rises is within a predetermined threshold value Vth, and the counter unit 120 is provided on the condition that the gain control value is outside the range of the threshold value Vth. The control signal CTST for starting the counting operation is output. That is, the gain control detection unit 110 functions as a fluctuation range detection unit that detects a gain setting fluctuation range of the gain control amplifier unit 20.
[0043]
The threshold value Vth is not limited to a fixed value, and an arbitrary value may be set according to the application. For example, it may be configured such that an arbitrary value can be set based on an instruction from a CPU (not shown).
[0044]
A clock signal CLK having a predetermined frequency is input to the counter unit 120. When the counter unit 120 receives the control signal CTST from the gain control detection unit 110, the counter unit 120 starts a count operation and counts the number of clock signals CLK. When the count value reaches a preset condition, The DCSW is output to the DC feedback unit 34 and the control signal OUTSW is output to the signal switching unit 40, respectively. When receiving the gain control signal Vcont, the control signal GAINSET is set to “H” (active) so that the gain control signal Vc can be set to each gain control amplifier section 20.
[0045]
In other words, the gain control detection unit 110 detects the fluctuation range of the gain of the gain control amplifier unit 20, and controls the response operation of the DC feedback unit 34 in conjunction with the counter unit 120 according to the fluctuation range. For example, the gain control detection unit 110 starts the count operation of the counter unit 120 when the data (Data) of the gain control signal Vcont exceeds the threshold value Vth. When the counter unit 120 starts the count operation, the control signal DCSW and the control signal OUTSW are set to “H” in order to temporarily switch the operation of the DC feedback unit 34 and the signal switching unit 40 from the steady operation to the high-speed operation. Then, the control signal GAINSET is set to “H” (active) so that the gain control signal Vcont is set to each gain control amplifier section 20. Thereafter, at a predetermined timing, the control signal DCSW and the control signal OUTSW are set to “L” (inactive) in order to return the operations of the DC feedback unit 34 and the signal switching unit 40 to the steady operation.
[0046]
The gain setting unit 130 includes a flip-flop (F / F) 112 as a holding circuit that holds the gain control signal Vcont input via the gain control detection unit 110. The gain setting unit 130 receives the gain setting control signal GAINSET input from the counter unit 120, and corresponds to the gain control signal Vcont at a predetermined timing (when “H”) based on the instruction. Set to 20.
[0047]
<Operation of DC offset adjustment circuit>
Next, an operation example of the DC offset adjustment circuit 30 having the above configuration will be described with reference to the timing chart of FIG.
[0048]
A gain control signal Vcont is input to the gain control detection unit 110. The gain control detection unit 110 passes the gain control signal Vcont to the gain setting unit 130 as it is when the gain change amount is equal to or less than the threshold value Vth.
[0049]
At this time, the gain control detection unit 110 maintains the control signal CTST at “L”, and as a result, the gain of the gain control amplifier unit 20 is controlled by the gain control signal Vcont.
[0050]
In this steady state, the counter unit 120 sets both the control signal DCSW and the control signal OUTSW to “L”. For this reason, the DC feedback unit 34 monitors the output DC level of the gain control amplifier unit 20c at the third stage, and maintains the DC level constant with the time constant T1 in the steady state. DC feedback is applied to 32. The signal switching unit 40 selects and outputs the output signal of the third-stage gain control amplifier unit 20c whose DC level is maintained constant.
[0051]
On the other hand, when the gain control signal Vcont becomes equal to or higher than the threshold value Vth, the gain control detection unit 110 raises the control signal CTST to “H” and activates the counter unit 120. In response to this, the counter unit 120 starts the count operation, and in synchronization with the first rising of the clock signal CLK after the control signal CTST “H”, both the control signal DCSW and the control signal OUTSW are “H”. To launch.
[0052]
In response, first, the DC feedback unit 34 switches from the steady-state time constant T1 to a smaller time constant T2 for a transient response, so that the DC level is maintained constant. 32 is subjected to DC feedback. At this time, the control signal GAINSET “L” is set in the gain setting unit 130, and the gain control amplifier unit 20 is set with the gain level still exceeding the threshold value Vth, and the previous gain is set. It is in a state. Therefore, even if the control operation of the DC feedback unit 34 is switched from the time constant T1 to the time constant T2, no particular change appears unless the input level changes.
[0053]
Further, the signal switching unit 40 receives the control signal OUTSW “H”, switches the internal switch to the reference signal Vref side, and outputs the reference signal Vref from the reference voltage source 42, thereby outputting to the subsequent circuit. Muted to a predetermined DC level.
[0054]
Thereafter, the counter unit 120 sets the control signal GAINSET to “H” in synchronization with the rising of the next clock signal CLK. In response to this, the gain setting unit 130 sets the changed gain in the corresponding gain control amplifier unit 20. Since the gain level is changed, the output DC of the gain control amplifier unit 20 varies. However, at this time, since the DC feedback unit 34 is controlled with a time constant T2 smaller than that in the steady state, the DC feedback unit 34 tries to converge rapidly to the DC convergence value. Further, since the signal switching unit 40 outputs the reference signal Vref to mute the output to the subsequent circuit, the DC convergence operation by the DC feedback unit 34 during this time does not affect the subsequent circuit.
[0055]
That is, the DC offset adjustment circuit 30 changes the DC feedback time constant to T2 smaller than the steady-state value T1 when the gain changes to the threshold value Vth or more, and simultaneously mutes the output to the subsequent circuit. This increases the convergence speed of the transient DC component and suppresses fluctuations in the output to the subsequent circuit.
[0056]
Thereafter, the counter unit 120 counts up to a certain time, and then returns the two switches, that is, the control signal DCSW and the control signal DCSW to the original state, so that the DC offset adjustment circuit 30 enters the normal operation mode. For example, as shown in FIG. 2, the control signal DCSW is divided by m of the clock signal CLK (active period t1), and the control signal OUTSW is divided by n of the clock signal CLK (active period t2). Set to “L”, that is, return to inactive.
[0057]
Note that the “H” period (on period) of the control signal DCSW and the control signal OUTSW is not limited to a fixed value, and any value may be set according to the application. For example, it may be configured such that an arbitrary value can be set based on an instruction from a CPU (not shown). Further, although m> n in FIG. 2, m <n or m = n may be used. In any case, the transitional direct current component after the gain change may be restored after it is substantially converged.
[0058]
Here, since the DC feedback cutoff frequency ωo in the DC feedback unit 34 is proportional to the gain G of the gain control amplifier unit 20 as shown in the following equation (1), in order to perform the same operation in the entire gain range, The time constant when the control signal DCSW is set to “H” (that is, ON) may be changed according to the gain after gain control.
[Expression 1]

[0059]
In the above description, when the gain changes to the threshold value Vth or more, the DC feedback time constant in the DC feedback unit 34 is changed to a value T2 smaller than the steady value T1, and the signal switching unit 40 moves to the subsequent circuit. In other words, both the on / off of the mute function and the on / off of the function of the control signal DCSW are activated, but only one of them may be activated. By combining with the adjustment of the ON period of the control signal DCSW and the control signal OUTSW, it is possible to deal with any operation state.
[0060]
3 and 4 are waveform diagrams showing an output DC waveform (output of the signal switching unit 40) when the gain to the gain control amplifier unit 20 is changed in the DC offset adjustment circuit 30 having the above configuration. For comparison, FIG. 5 shows a waveform example in the conventional circuit.
[0061]
Here, FIG. 3 is an example in the case where only the DC feedback time constant switching function in the DC feedback section 34 is operated without operating the mute function by the signal switching section 40. FIG. 4 shows an example in which both the DC feedback time constant switching function in the DC feedback section 34 and the mute function by the signal switching section 40 are operated. In the figure, the upper part is an output voltage waveform of the gain control amplifier unit 20c, and the lower part is a trigger waveform for measurement.
[0062]
As can be seen from FIG. 3, even when only the DC feedback time constant switching function is operated, the output DC fluctuation amount immediately after the gain change can be reduced, and the transient DC component after the gain change can be reduced. Convergence speed is significantly higher than before. That is, the transient output DC fluctuation that occurs when the gain is changed can be converged at high speed.
[0063]
Further, as shown in FIG. 4, when the mute function is also activated, the DC fluctuation convergence process in FIG. 3 does not appear in the output during the mute period. That is, by using the mute function together, a sudden change in DC can be removed.
[0064]
As described above, according to the DC offset adjustment circuit 30 having the above-described configuration, when the gain is changed, the time constant of the DC feedback circuit is set to be smaller than that in the steady state for a predetermined period after the gain change. By suppressing the output DC fluctuation (DC offset) and stabilizing the DC voltage in a short time, it is possible to solve problems such as mixing of second-order distortion components and deterioration of the bit error rate of received data due to this. The convergence time of the response of the system can be shortened. By reducing the fluctuation of the DC offset that occurs when the gain changes, the influence on the subsequent circuit can be reduced.
[0065]
Further, by muting the output for a predetermined period after the gain change, it is possible to remove a sudden change in DC to the subsequent circuit, and to further reduce the influence on the subsequent circuit.
[0066]
In addition, since the original control state is restored after a lapse of a predetermined period after the gain setting is changed, there is no inconvenience to the operation in the steady state.
[0067]
<Application to direct conversion system>
FIG. 6 is a circuit block diagram showing an embodiment in which the DC offset adjustment circuit having the above configuration is applied to a direct conversion system which is an example of a receiving apparatus.
[0068]
In the direct conversion system 5, a radio signal transmitted at a predetermined frequency is supplied to the mixer unit 50 via a pre-stage circuit (not shown) having a low noise amplifier, a band pass filter, and the like. The mixer 50 is also supplied with a local signal from a local oscillation circuit (not shown). The output of the mixer unit 50 is supplied to the gain control amplifier unit 20 and the DC offset adjustment circuit 30.
[0069]
Note that a pre-stage circuit, a local oscillation circuit, a mixer unit 50, a gain control amplifier unit 20, and a DC offset adjustment circuit 30 (not shown) are mounted on a common printed circuit board, and a metal frame ( A tuner unit (reception high-frequency module) is configured by attaching an outer case.
[0070]
Further, an analog / digital converter (A / D converter) and a baseband processing circuit (not shown) are provided at the subsequent stage of the gain control amplifier unit 20 to constitute a receiving apparatus.
[0071]
Here, although not shown, the mixer unit 50 is provided with two systems for the I component and the Q component of the orthogonal modulation wave (described with reference elements I and Q, respectively). The bandpass filter output (signal IN) is directly supplied to the I component mixer unit 50I, and the bandpass filter output is received by a π / 2 phase shifter (here, π / 2 is desired to be received). Is supplied to the other mixer unit 50Q as a signal INX.
[0072]
Both mixer sections 50I and 50Q are supplied with a local oscillation signal, and demodulate a reception signal having a predetermined frequency into a baseband signal by mixing the reception signal and the local oscillation signal. Here, the signal demodulated by the mixer unit 50I and the signal obtained by the mixer unit 50Q are signals whose phases are shifted by 90 ° (π / 2), and a signal obtained by orthogonally modulating the I component and the Q component is demodulated. To obtain a demodulated baseband signal.
[0073]
The mixer unit 50 supplies the I component obtained by the mixer unit 50I and the Q component obtained by the mixer unit 50Q to the gain control amplifier unit 20 having a three-stage configuration. Then, it is supplied to an A / D converter (not shown) to obtain received data of each component, and further, each received data is supplied to a baseband processing circuit (not shown) to perform baseband system reception processing.
[0074]
The direct conversion type receiving circuit (direct conversion system 5) configured as described above is a simple circuit that does not require a process of converting the received signal into an intermediate frequency signal by performing a demodulation process for obtaining a baseband signal directly from the received signal. Reception processing is performed with the circuit configuration.
[0075]
Here, in the DC offset adjustment circuit 30 of the present embodiment, the gain control amplifier is divided into a plurality of (for example, two) blocks with the LPF interposed therebetween, and DC feedback is applied to each block. Similarly to the DC offset adjustment circuit 30, the DC feedback time constant switching function and the mute function are activated. It should be noted that the total gain of the succeeding block is preferably larger than the total gain of the preceding block on the mixer unit 50 side.
[0076]
Specifically, as shown in FIG. 6, first, for the block on the front stage side, a first-stage gain control amplifier section 20a is provided between the mixer section 50 and the LPF 60, and an offset suppression section 32a is provided on the front stage. Provide. Then, the output DC level of each of the input signal IN system and the inverted signal INX system of the first-stage gain control amplifier unit 20a is monitored, and the offset suppression unit 32a is controlled so that each DC level maintains a predetermined value. A DC feedback section 34a for applying DC feedback is provided. The offset suppression unit 32a and the DC feedback unit 34a constitute a front-stage feedback control unit 31a.
[0077]
For the block on the rear stage side, an offset suppression unit 32b is provided before the second-stage gain control amplifier section 20b, and an output buffer (between the third-stage gain control amplifier section 20c and the signal switching section 40). Out Buffer) 28 is provided. The output DC level is monitored for each of the input signal IN system and the inverted signal INX system of the output buffer 28, and the DC feedback is applied to the offset suppression unit 32b so that each DC level maintains a predetermined value. A portion 34b is provided. The offset control unit 32b and the DC feedback unit 34b constitute a rear-stage feedback control unit 31b.
[0078]
When the counter unit 120 receives the control signal CTST from the gain control detection unit 110, the counter unit 120 starts a count operation, counts the number of clock signals CLK, and when the count value reaches a preset condition, the active period The control signal DCSWa of t2a is supplied to the DC feedback unit 34a, the control signal DCSWb of the active period t2b (which may be the same as or different from t2a) is supplied to the DC feedback unit 34b, and the control signal OUTSW is supplied to the signal switching unit 40. The control signal GAINSET is output to the gain setting unit 130, respectively. That is, the counter unit 120 is different in that the control signals DCSWa and DCSWb are independently input to the DC feedback units 34a and 30b of each block. Other configurations and functions in the offset cancellation control unit 100 are the same as those in the DC offset adjustment circuit 30. Here, explanation of these functions is omitted.
[0079]
In the direct conversion method, since the DC offset due to the unbalance of elements constituting the mixer unit 50 is large, a gain control amplifier unit 20a having a single stage is arranged in the block on the mixer unit 50 side as shown in FIG. And first, it was set as the structure which applies DC feedback there. Then, as applied in the DC offset adjustment circuit 30 described above, the DC feedback time constant switching function is operated by the DC feedback unit 34a, so that the DC transient response in the preceding block can be easily stabilized. Became. For the subsequent block, both the DC feedback time constant switching function and the mute function by the signal switching unit 40 can be operated.
[0080]
In other words, in the direct conversion system, if the DC feedback system is handled by dividing it into a plurality of blocks with the LPF in between, and the DC feedback time constant switching function and the mute function are activated for each block, any system will be provided. However, by stabilizing the DC feedback control system, problems such as the inclusion of secondary distortion components and the resulting deterioration in the bit error rate of received data can be solved. The convergence time of the system response can be shortened, and the influence on the subsequent circuit can be reduced.
[0081]
In the above configuration, the mute function is not provided for the preceding block, but the mute function is also activated for the preceding block by providing the same configuration as the signal switching unit 40 between the gain control amplifier unit 20a and the LPF 60. be able to.
[0082]
If the gain control amplifier is not provided between the mixer unit 50 and the LPF 60, the control by the control signal DCSWa of the first-stage DC feedback unit 34a shown in FIG. 6 is not necessary.
[0083]
【The invention's effect】
As described above, according to the present invention, the feedback control unit is provided to constantly monitor the output DC level of the gain adjustment unit and apply the DC feedback, while the transient response control unit applies to the gain adjustment unit. All gain setting values are monitored, and when the gain setting value is changed, control is performed so that the influence of the gain setting change does not appear on the output of the gain adjusting unit or the subsequent circuit side.
[0084]
As a result, it is possible to cancel the DC offset even in a system having no signal period, to suppress the transient DC fluctuation when changing the gain setting, and to stabilize the DC voltage in a short time. . This makes it possible to reduce or eliminate the influence on the subsequent circuit when the gain setting is changed.
[0085]
If the control state is returned to the original control state after a predetermined period has elapsed after the gain setting change, there will be no inconvenience for the operation in the steady state.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram showing an embodiment of a DC offset adjustment circuit according to the present invention.
FIG. 2 is an example of a timing chart of various signals handled by a DC offset adjustment circuit.
FIG. 3 is a waveform diagram showing a case where only a DC feedback time constant switching function is operated.
FIG. 4 is a waveform diagram showing a case where both a time constant switching function and a mute function of DC feedback are operated.
FIG. 5 is a diagram illustrating an example of an output waveform in a conventional circuit.
FIG. 6 is a circuit block diagram showing an embodiment when a DC offset adjustment circuit is applied to a direct conversion system.
FIG. 7 is a diagram illustrating a conventional example of a gain control amplifier circuit that cancels a DC offset by a DC feedback loop.
FIG. 8 is a diagram illustrating an example of an output waveform in a conventional circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... High frequency receiving circuit, 5 ... Direct conversion system, 20 ... Gain control amplifier part, 22 ... Amplifier part, 24 ... Common feedback part, 28 ... Output buffer, 30 ... DC offset adjustment circuit, 31 ... Feedback control part, 32 ... Offset suppression unit, 34 ... DC feedback unit, 40 ... signal switching unit, 42 ... reference voltage source, 50 ... mixer unit, 60 ... LPF, 100 ... offset cancellation control unit, 110 ... gain control detection unit (gain setting value monitoring unit) ), 120... Counter unit (control signal generator), 130... Gain setting unit

Claims

A feedback control unit that monitors an output DC level of a gain adjusting unit that amplifies or attenuates an input signal and performs feedback control so that the monitored output DC level maintains a predetermined value;
Predetermined period of time after the gain setting changes to the said gain controller, the transient response transient D C level fluctuations of the signal input to the circuit connected to the subsequent stage of the gain adjustment unit is controlled to be less A control unit ;
D C offset adjustment circuit with.

The transient response control unit is:
A reference voltage source for outputting a predetermined level of DC voltage;
A signal switching unit having a plurality of input terminals and output terminals, wherein the output signal of the gain adjusting unit is input to one of the input terminals, and the DC voltage from the reference voltage source is input to the other input terminal. And a signal switching unit disposed at a subsequent stage of the gain adjustment unit, capable of selecting any one of the signals input to the plurality of input ends and outputting from the output end, and
The signal switching unit is controlled so that the DC voltage from the reference voltage source is output from the output terminal on condition that the fluctuation range of the gain setting value with respect to the gain adjusting unit is out of a predetermined range. Do
DC offset adjustment circuit according to 請 Motomeko 1.

The transient response control unit controls the signal switching unit so that an output signal of the gain adjustment unit is output from the output terminal after the predetermined period has elapsed.
DC offset adjustment circuit according to 請 Motomeko 2.

The transient response control unit performs control to reduce the control time constant of the feedback control unit on condition that the fluctuation range of the gain setting value with respect to the gain adjustment unit is out of a predetermined range.
DC offset adjustment circuit according to 請 Motomeko 1.

The transient response control unit performs control to restore the control time constant of the feedback control unit after the predetermined period has elapsed.
DC offset adjustment circuit according to 請 Motomeko 4.

The transient response control unit is:
A reference voltage source for outputting a predetermined level of DC voltage;
A signal switching unit having a plurality of input terminals and output terminals, wherein the output signal of the gain adjusting unit is input to one of the input terminals, and the DC voltage from the reference voltage source is input to the other input terminal. And a signal switching unit disposed at a subsequent stage of the gain adjustment unit, capable of selecting any one of the signals input to the plurality of input ends and outputting from the output end, and
The signal switching unit is controlled so that the DC voltage from the reference voltage source is output from the output terminal on condition that the fluctuation range of the gain setting value with respect to the gain adjusting unit is out of a predetermined range. Do
DC offset adjustment circuit according to 請 Motomeko 4.

The transient response control unit controls the signal switching unit so that an output signal of the gain adjustment unit is output from the output terminal after the predetermined period has elapsed.
DC offset adjustment circuit according to 請 Motomeko 6.

The transient response control unit is:
A gain setting value monitoring unit for monitoring a gain setting value for the gain adjustment unit;
Based on the monitoring result of the gain setting value monitoring unit, a control signal generator for generating a control signal for controlling such transient DC level fluctuation is less of a signal output from the gain controller DC offset adjustment circuit according to 請 Motomeko 1 that have a.

The gain setting value monitoring unit determines whether or not the fluctuation range of the gain setting value with respect to the gain adjusting unit is within a predetermined range, and information indicating that is provided on the condition that it is outside the predetermined range. To the control signal generator,
The control signal generation unit activates the control signal on the condition that information indicating that the fluctuation range of the gain setting value with respect to the gain adjustment unit is out of a predetermined range is received, and after a predetermined time has elapsed Return to inactivity
DC offset adjustment circuit according to 請 Motomeko 8.

The gain set value monitoring unit is configured to be able to change the predetermined range.
DC offset adjustment circuit according to 請 Motomeko 9.

The control signal generator is configured to change the predetermined time.
DC offset adjustment circuit according to 請 Motomeko 9.

The DC offset adjustment circuit includes a cascade connection of a front-stage gain adjustment section and a rear-stage gain adjustment section, and includes a frequency filter between the front-stage gain adjustment section and the rear-stage gain adjustment section. Applied to
The feedback control unit monitors the output DC level of the previous gain adjustment unit at the previous stage of the frequency filter, and the input side of the previous gain adjustment unit so that the monitored output DC level maintains a predetermined value. Monitoring the output DC level of the previous feedback control unit that performs feedback control and the subsequent gain adjustment unit, and after the frequency filter so that the monitored output DC level maintains a predetermined value, and On the input side of the subsequent-stage gain adjustment section, it has a subsequent-stage feedback control section that performs feedback control,
The transient response control unit for a predetermined time period after the gain setting changes to the said gain controller, wherein the front and transient DC level of the signal input to the circuit connected to the subsequent stage of the gain controller of the subsequent stage controls to Le fluctuation is reduced
DC offset adjustment circuit according to 請 Motomeko 1.

The feedback control unit
An offset suppression unit arranged on the input side of the gain adjustment unit to adjust a DC offset of the gain adjustment unit;
Wherein monitoring the output DC level of the gain adjustment unit, DC offset adjustment according to 請 Motomeko 1 that have a a feedback section which has the monitored output DC level to control the offset suppression unit so as to maintain a predetermined value circuit.

An input unit for capturing a transmission wave;
A gain adjusting unit for amplifying or attenuating a transmission wave signal captured by the input unit;
A feedback control unit that monitors the output DC level of the gain adjustment unit and performs feedback control so that the monitored output DC level maintains a predetermined value;
Predetermined period of time after the gain setting changes to the said gain controller, the transient response control to transient DC level fluctuation of the signals input to the circuit connected to the subsequent stage of the gain adjustment unit is controlled to be less And
A printed circuit board on which the input unit, the gain adjustment unit, the feedback control unit, and the transient response control unit are mounted;
Formed of metal, said input unit, said gain adjuster, the feedback control unit, and equipped with a case frame body that houses a printed circuit board mounted with the transient response control unit Ruchi Yunayunitto.

A mixing unit that mixes a transmission wave signal captured by the input unit and a local oscillation signal for demodulation and demodulates the baseband signal,
The gain adjustment unit includes a front-stage gain adjustment unit that receives the baseband signal output from the mixing unit, a frequency filter that passes a signal of a desired frequency of the signal output from the previous-stage gain adjustment unit, and the frequency filter And a subsequent gain adjustment unit that receives the signal output from
The feedback control unit monitors the output DC level of the previous gain adjustment unit at the previous stage of the frequency filter, and the input side of the previous gain adjustment unit so that the monitored output DC level maintains a predetermined value. Monitoring the output DC level of the previous feedback control unit that performs feedback control and the subsequent gain adjustment unit, and after the frequency filter so that the monitored output DC level maintains a predetermined value, and On the input side of the subsequent-stage gain adjustment section, it has a subsequent-stage feedback control section that performs feedback control,
The transient response control unit for a predetermined time period after the gain setting changes to the said gain controller, wherein the front and transient DC level of the signal input to the circuit connected to the subsequent stage of the gain controller of the subsequent stage controls to Le fluctuation is reduced
Tuner unit according to 請 Motomeko 14.

An input unit for capturing a transmission wave;
A gain adjusting unit for amplifying or attenuating a transmission wave signal captured by the input unit;
A feedback control unit that monitors the output DC level of the gain adjustment unit and performs feedback control so that the monitored output DC level maintains a predetermined value;
Predetermined period of time after the gain setting changes to the said gain adjusting unit, and the transient response control unit which transient output DC level fluctuation of the signal output from said gain controller is controlled to be reduced,
A baseband processing unit that performs baseband reception processing on the signal output from the gain adjustment unit;
RECEIVER that features.

A mixing unit that mixes a transmission wave signal captured by the input unit and a local oscillation signal for demodulation and demodulates the baseband signal,
The gain adjusting unit is configured to receive a signal output from the mixing unit, a gain adjusting unit in a previous stage, a frequency filter that passes a signal having a desired frequency of a signal output from the gain adjusting unit in the previous stage, and an output from the frequency filter. And a gain adjusting unit at a subsequent stage for receiving the received signal,
The feedback control unit monitors the output DC level of the previous gain adjustment unit at the previous stage of the frequency filter, and the input side of the previous gain adjustment unit so that the monitored output DC level maintains a predetermined value. Monitoring the output DC level of the previous feedback control unit that performs feedback control and the subsequent gain adjustment unit, and after the frequency filter so that the monitored output DC level maintains a predetermined value, and On the input side of the subsequent-stage gain adjustment section, it has a subsequent-stage feedback control section that performs feedback control,
The transient response control unit for a predetermined time period after the gain setting changes to the said gain controller, wherein the front and transient DC level of the signal input to the circuit connected to the subsequent stage of the gain controller of the subsequent stage controls to Le fluctuation is reduced
The receiving apparatus according to 請 Motomeko 16.