JP4216124B2

JP4216124B2 - Dual frequency matching circuit

Info

Publication number: JP4216124B2
Application number: JP2003153135A
Authority: JP
Inventors: 毅大島; 徹深沢; 昌孝大塚; 泰弘西岡; 徹哉田中; 康人今西; 滋牧野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-12-12
Filing date: 2003-05-29
Publication date: 2009-01-28
Anticipated expiration: 2023-05-29
Also published as: JP2004242269A

Description

【０００１】
【発明の属する技術分野】
この発明は、共振回路で表現される負荷と電源とのインピーダンス整合を図る２周波整合回路に関するものである。
【０００２】
【従来の技術】
従来の２周波整合回路は、調整回路用インダクタＬ１と、補償回路用キャパシタＣ１と、整合回路用インダクタＬ２と、整合回路用キャパシタＣ２とを用いて構成され、第１及び第２の共振周波数において反射することなく、高周波信号を負荷であるアンテナに供給することができるように、上記インダクタやキャパシタの素子値が選定される（例えば、特許文献１参照）。
【０００３】
一方、上記アンテナのようにリアクタンス成分を有する負荷に対して、無損失のインダクタやキャパシタなどの受動素子を接続して、ある純抵抗値に変換するインピーダンス整合は、所定の周波数の帯域全体に渡り実現させるのが理論的に不可能であることが知られている。また、所定の周波数帯域内の１つの周波数において、高周波信号の反射が零となるように完全な整合を図ると、所定の周波数帯域内のいずれかで反射が増大して伝送損失が増加してしまうことも知られている（例えば、非特許文献１，２参照）。
【０００４】
【特許文献１】
特開平６−２５２７９１号公報（段落番号［００１１］から［００１３］、図１）
【非特許文献１】
Ｒ．Ｍ．Ｆａｎｏ，“Ｔｈｅｏｒｅｔｉｃａｌｌｉｍｉｔａｔｉｏｎｓｏｎｔｈｅｂｒｏａｄｂａｎｄｍａｔｃｈｉｎｇｏｆａｒｂｉｔｒａｒｙｉｍｐｅｄａｎｃｅｓ，”ＪｏｕｒｎａｌｏｆＦｒａｎｋｌｉｎＩｎｓｔｉｔｕｔｅ，ｖｏｌ．２４９，ｐｐ．５７−８４ａｎｄ１３９−１５４，Ｊａｎ．−Ｆｅｂ，１９５０．
【非特許文献２】
Ｇ．Ｍａｔｔｈａｅｉ，Ｌ．Ｙｏｕｎｇ，Ｅ．Ｍ．Ｔ．Ｊｏｎｅｓ，“Ｍｉｃｒｏｗａｖｅｆｉｌｔｅｒｓ，ｉｍｐｅｄａｎｃｅ−ｍａｔｃｈｉｎｇｎｅｔｗｏｒｋｓ，ａｎｄｃｏｕｐｌｉｎｇｓｔｒｕｃｔｕｒｅｓ，”ＡｒｔｅｃｈＨｏｕｓｅ，ＮｅｗＹｏｒｋ，１９８０．
【０００５】
【発明が解決しようとする課題】
従来の２周波整合回路は以上のように構成されており、所定の周波数帯域内の１つの周波数において、高周波信号の反射が零となるように完全な整合を図るため、所定の周波数帯域内のいずれかで反射が増大して伝送損失が増加してしまうなどの課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、整合を図る２つの周波数のそれぞれの帯域全体に渡り、反射波の発生を抑制することができる２周波整合回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る２周波整合回路は、負荷と接続された並列共振回路からなる第１の整合回路と、一端が接地されている直列共振回路と一端が接地されている並列共振回路との並列回路から構成されており、一端が第１の整合回路と接続され、他端が電源と接続された第２の整合回路とを備えているようにしたものである。
【０００８】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による２周波整合回路を示す構成図であり、図において、負荷１はインダクタＬ及びキャパシタＣから為る直列共振回路１ａと抵抗Ｒ１ｂから構成され、負荷１は例えばアンテナとして用いられる。
第１の整合回路３はインダクタＬ_１ ^ｂ及びキャパシタＣ_１ ^ｂから為る並列共振回路３ａから構成され、負荷１の出力端子２と接続されている。第２の整合回路４は一端が接地されている直列共振回路４ａと一端が接地されている並列共振回路４ｂの並列回路から為り、一端が第１の整合回路３と接続されている。なお、直列共振回路４ａはインダクタＬ_２ ^ａ及びキャパシタＣ_２ ^ａから為り、並列共振回路４ｂはインダクタＬ_２ ^ｂ及びキャパシタＣ_２ ^ｂから為る。第３の整合回路５は直列共振回路５ａと並列共振回路５ｂの直列回路から為り、一端が第２の整合回路４と接続されている。なお、直列共振回路５ａはインダクタＬ_３ ^ａ及びキャパシタＣ_３ ^ａから為り、並列共振回路５ｂはインダクタＬ_３ ^ｂ及びキャパシタＣ_３ ^ｂから為る。
【０００９】
電源７は理想電圧源７ａと内部抵抗Ｒ_ｇ７ｂから構成され、入力端子６と接続されている。
なお、図１の例では、第１の整合回路３、第２の整合回路４及び第３の整合回路５から整合手段が構成されている。
また、図１の例では、第１の整合回路３と入力端子６の間に、第２の整合回路４と第３の整合回路５が交互に複数個縦続されているものとし、出力端子２から入力端子６にかけて接続される整合回路の総数をＮ個（Ｎ≧１）とする。ただし、第２の整合回路４と第３の整合回路５の個数は必ずしも一致していなくてもよい。
【００１０】
次に動作について説明する。
まず、インダクタＬとキャパシタＣによって決まる負荷１の共振周波数をｆ_０とする。また、整合を図る２つの周波数のうち、低い方の周波数（以下、第１の整合周波数という）の帯域の下限の周波数をｆ_１ ^Ｌ、上限の周波数をｆ_２ ^Ｌ、下限周波数ｆ_１ ^Ｌと上限周波数をｆ_２ ^Ｌの間の周波数をｆ_０ ^Ｌとする。さらに、高い方の周波数（以下、第２の整合周波数という）の帯域の下限の周波数をｆ_１ ^Ｈ、上限の周波数をｆ_２ ^Ｈ、下限周波数ｆ_１ ^Ｈと上限周波数をｆ_２ ^Ｈの間の周波数をｆ_０ ^Ｈとする。
【００１１】
このとき、上記の周波数が下記の関係式を満足するように設定する。
【数１】

【００１２】
次に、第１の整合回路３、第２の整合回路４及び第３の整合回路５を構成するインダクタとキャパシタの値と、電源７の内部抵抗Ｒ_ｇの値とが下式を満足するように設定する。ただし、下記の数式群において、係数ｇ_ｉ（ｉ＝２，３，・・・，Ｎ）、係数ｇ_Ｎ＋１の値は、第１及び第２の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように選定する。
【数２】

【００１３】
このような伝送特性を与えるべく係数ｇ_ｉ（ｉ＝２，３，・・・，Ｎ）と係数ｇ_Ｎ＋１の値は、非特許文献２において示されている方法を利用して得ることができる。要約すると以下の通りである。
【００１４】
まず、所定の周波数帯域内における最大の反射係数｜Γ｜_ｍａｘは、負荷と周波数帯域幅から定まる係数δ（ｄｅｃｒｅｍｅｎｔ）と、整合回路の総数Ｎ及びチェビシェフリップルＨとを下記の数式群に代入することにより求めることができる。
【数３】

【００１５】
次に、係数ｇ_ｉ（ｉ＝２，３，・・・，Ｎ）と係数ｇ_Ｎ＋１は、係数δと上記の数式群（３）に示された係数ｄ，θとを下記の数式群に代入することにより求めることができる。
【数４】

【００１６】
上記の数式群（３）において、係数δと整合回路の総数Ｎの各値が固定された場合、所定の周波数帯域内における最大の反射係数｜Γ｜_ｍａｘは、チェビシェフリップルＨのみに依存する。
この実施の形態１では、所定の周波数帯域内における最大の反射係数の大きさ｜Γ｜_ｍａｘが最小になるチェビシェフリップルＨを選択する。なお、係数δは下記の数式群から求める。
【数５】

【００１７】
これにより、第１の整合回路３、第２の整合回路４及び第３の整合回路５を構成するインダクタとキャパシタの値と、電源７の内部抵抗Ｒ_ｇの値とが求められる。
【００１８】
以上で明らかなように、この実施の形態１によれば、直列共振回路で表現される負荷１に対して、直列共振回路と並列共振回路を併用して整合回路３，４，５を形成するように構成したので、第１及び第２の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように定めることができるようになり、その結果、それぞれの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【００１９】
また、この実施の形態１によれば、整合回路の総数Ｎを多くすることにより、所定の周波数帯域内における最大の反射係数｜Γ｜_ｍａｘを小さくすることができるため、反射量をより小さくすることができる効果を奏する。ただし、その限界値はｅ^−πδとなる。
また、この実施の形態１によれば、インダクタとキャパシタを用いて、直列共振回路及び並列共振回路を形成するので、構成の複雑化を招くことなく、直列共振回路と並列共振回路を形成することができる効果を奏する。
さらに、共振回路により整合回路を構成したので、整合を図る２つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【００２０】
実施の形態２．
図２はこの発明の実施の形態２による２周波整合回路を示す構成図である。図３は図２の２周波整合回路における反射振幅の周波数特性を示す説明図であり、図４は図２の２周波整合回路の入力端子６における反射係数のスミスチャート上の軌跡を表す説明図である。図２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
【００２１】
次に動作について説明する。
この実施の形態２では、上記実施の形態１における２周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る２つの周波数のうち、低い方の周波数を８１０−９６０ＭＨｚ、高い方の周波数を１４２９−１５２２ＭＨｚとする。
上記の関係式（１）は、７つの周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈをパラメータとして４つの式からなる。従って、７つの周波数のうち、３つの周波数を与えれば、残りの４つの周波数は関係式（１）から求められる。
【００２２】
例えば、ｆ_１ ^Ｌを８１０ＭＨｚ、ｆ_２ ^Ｌを９６０ＭＨｚ、ｆ_０ ^Ｈを１４２９ＭＨｚと１５２２ＭＨｚの相乗平均値（１４７５ＭＨｚ）とすると、関係式（１）より、残りの周波数は、ｆ_０ ^Ｌ＝８９４ＭＨｚ、ｆ_０＝１１４８ＭＨｚ、ｆ_１ ^Ｈ＝１３７３ＭＨｚ、ｆ_２ ^Ｈ＝１６２７ＭＨｚとなる。
この実施の形態２における負荷１のインダクタＬ及びキャパシタＣの値は、共振周波数が周波数ｆ_０＝１１４８ＭＨｚと一致するように選択し、Ｌ＝１２．８ｎＨ、Ｃ＝１．５ｐＦとする。また、抵抗Ｒ＝２０Ωとする。
従って、上記の数式群（５）より、負荷１のＱ値は４．６４、係数δは０．６１となる。
【００２３】
係数δと整合回路の総数Ｎ（図２の場合、整合回路の総数Ｎは１）を上記の数式群（３）に代入し、上記の周波数範囲（８１０−９６０ＭＨｚ、１３７３−１６２７ＭＨｚ）において、最大の反射係数の大きさ｜Γ｜_ｍａｘが最小となるチェビシェフリップルＨを求めると１．１８となる。従って、上記の数式群（４）から、ｇ_２＝０．５２と求められる。
【００２４】
そして、上記の数式群（２）にしたがって整合回路を構成するインダクタ及びキャパシタの値と、電源７の内部抵抗Ｒ_ｇの値とを求めると、Ｌ_１ ^ｂ＝３．２９ｎＨ、Ｃ_１ ^ｂ＝５．８４ｐＦ、Ｒ_ｇ＝３８．４Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ｜Γ｜_ｍａｘは−５ｄＢと計算される。
【００２５】
以上により得られた２周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図３に示すようになる。図３において、破線は設定した周波数帯域（８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚ）の下限及び上限の周波数を表し、一点鎖線は−５ｄＢの反射振幅を表している。図３に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚにおいて、反射振幅が−５ｄＢ以下になっている。
【００２６】
また、図４は入力端子６における反射係数のスミスチャート上の軌跡を示しており、図４において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−５ｄＢの反射振幅となる範囲を表している。図４に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【００２７】
この実施の形態２では、整合回路の総数Ｎが１であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態２では、周波数ｆ_１ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０ ^Ｈを与えて、残りの周波数を関係式（１）を用いて求めるものについて示したが、周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈは、関係式（１）を満たす範囲で自由に設定することができる。
【００２８】
実施の形態３．
図５はこの発明の実施の形態３による２周波整合回路を示す構成図である。図６は図５の２周波整合回路における反射振幅の周波数特性を示す説明図であり、図７は図５の２周波整合回路の入力端子６における反射係数のスミスチャート上の軌跡を表す説明図である。図５において、図１と同一符号は同一または相当部分を示すので説明を省略する。
【００２９】
次に動作について説明する。
この実施の形態３では、上記実施の形態１における２周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る２つの周波数のうち、低い方の周波数を８１０−９６０ＭＨｚ、高い方の周波数を１４２９−１５２２ＭＨｚとする。
上記の関係式（１）は、７つの周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈをパラメータとして４つの式からなる。従って、７つの周波数のうち、３つの周波数を与えれば、残りの４つの周波数は関係式（１）から求められる。
【００３０】
例えば、ｆ_１ ^Ｌを８１０ＭＨｚ、ｆ_２ ^Ｌを９６０ＭＨｚ、ｆ_０ ^Ｈを１４２９ＭＨｚと１５２２ＭＨｚの相乗平均値（１４７５ＭＨｚ）とすると、関係式（１）より、残りの周波数は、ｆ_０ ^Ｌ＝８９４ＭＨｚ、ｆ_０＝１１４８ＭＨｚ、ｆ_１ ^Ｈ＝１３７３ＭＨｚ、ｆ_２ ^Ｈ＝１６２７ＭＨｚとなる。
この実施の形態３における負荷１のインダクタＬ及びキャパシタＣの値は、共振周波数が周波数ｆ_０＝１１４８ＭＨｚと一致するように選択し、Ｌ＝１２．８ｎＨ、Ｃ＝１．５ｐＦとする。また、抵抗Ｒ＝２０Ωとする。
従って、上記の数式群（５）より、負荷１のＱ値は４．６４、係数δは０．６１となる。
【００３１】
係数δと整合回路の総数Ｎ（図５の場合、整合回路の総数Ｎは２）を上記の数式群（３）に代入し、上記の周波数範囲（８１０−９６０ＭＨｚ、１３７３−１６２７ＭＨｚ）において、最大の反射係数の大きさ｜Γ｜_ｍａｘが最小となるチェビシェフリップルＨを求めると０．２６となる。従って、上記の数式群（４）から、ｇ_２＝０．４５、ｇ_３＝１．９１と求められる。
【００３２】
そして、上記の数式群（２）にしたがって整合回路を構成するインダクタ及びキャパシタの値と、電源７の内部抵抗Ｒ_ｇの値とを求めると、Ｌ_１ ^ｂ＝３．２９ｎＨ、Ｃ_１ ^ｂ＝５．８４ｐＦ、Ｌ_２ ^ａ＝８．５６ｎＨ、Ｃ_２ ^ａ＝２．２５ｐＦ、Ｌ_２ ^ｂ＝２．１９ｎＨ、Ｃ_２ ^ｂ＝８．７７ｐＦ、Ｒ_ｇ＝３８．３Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ｜Γ｜_ｍａｘは−１０ｄＢと計算される。
【００３３】
以上により得られた２周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図６に示すようになる。図６において、破線は設定した周波数帯域（８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚ）の下限及び上限の周波数を表し、一点鎖線は−１０ｄＢの反射振幅を表している。図６に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚにおいて、反射振幅が−１０ｄＢ以下になっている。
【００３４】
また、図７は入力端子６における反射係数のスミスチャート上の軌跡を示しており、図７において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−１０ｄＢの反射振幅となる範囲を表している。図７に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【００３５】
この実施の形態３では、整合回路の総数Ｎが２であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態３では、周波数ｆ_１ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０ ^Ｈを与えて、残りの周波数を関係式（１）を用いて求めるものについて示したが、周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈは、関係式（１）を満たす範囲で自由に設定することができる。
【００３６】
実施の形態４．
図８はこの発明の実施の形態４による２周波整合回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
電源８は理想電圧源８ａと内部抵抗Ｒ_ｇ０８ｂから構成され、インピーダンス変成器９は電源８の内部抵抗８ｂをインピーダンス変成させる機能を有している。
【００３７】
次に動作について説明する。
ＶＨＦ帯、ＵＨＦ帯、マイクロ波帯などの高周波数帯において用いられる電源の内部抵抗は、７５Ωや５０Ωといったある特定の抵抗値とされている。
一方、上記実施の形態１〜３における２周波整合回路の電源７の内部抵抗Ｒ_ｇは負荷１の抵抗Ｒと係数ｇ_Ｎ＋１により与えられる。係数ｇ_Ｎ＋１は特定の負荷と所定の周波数帯域において、より小さな反射係数を得るための１つのパラメータとなっているため、上記の関係式（１）と数式群（２）から数式群（５）により得られる抵抗Ｒ_ｇの値は、必ずしも特定の内部抵抗Ｒ_ｇ０の値と同一にならない。
そのため、理想トランスにより構成されるインピーダンス変成器９を用いて、電源８の内部抵抗Ｒ_ｇ０の値を抵抗Ｒ_ｇの値へインピーダンス変成している。
【００３８】
ここでは、内部抵抗Ｒ_ｇ０を５０Ωとし、上記実施の形態３において示した抵抗値Ｒ_ｇ＝３８．３Ωへインピーダンス変成させるために、理想トランスの巻線比を１：√（Ｒ_ｇ／Ｒ_ｇ０）、即ち、１：０．８８としている。
理想トランスは、周波数に依存せず、ある抵抗値からある抵抗値へインピーダンス変成させることができる特徴を有する。そのため、上記の巻線比を有するインピーダンス変成器９を電源８に接続することにより、電源７と等価の電源が得られ、図６及び図７に示した伝送特性が維持される。
【００３９】
この実施の形態４によれば、特定の内部抵抗Ｒ_ｇ０を有する電源８にインピーダンス変成器９を接続して内部抵抗Ｒ_ｇ０をインピーダンス変成させるため、整合を図る２つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【００４０】
なお、この実施の形態４では、インピーダンス変成器９として理想トランスを用いるものについて示したが、１／４波長インピーダンス変成器や、それを複数個縦続接続させた多段インピーダンス変成器、または、インダクタとキャパシタによる低域通過形もしくは高域通過形のインピーダンス変成器とすることで、同等の伝送特性が得られる。
【００４１】
実施の形態５．
図９はこの発明の実施の形態５による２周波整合回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
負荷１１は一端が接地されている並列共振回路１１ａと一端が接地されているコンダクタＧ１１ｂから構成され、並列共振回路１１ａはキャパシタＣ及びインダクタＬから構成されている。負荷１１は例えばアンテナとして用いられる。
【００４２】
第４の整合回路１３は一端が接地されている直列共振回路１３ａから為り、一端が負荷１１の出力端子２と接続されている。直列共振回路１３ａはキャパシタＣ_１ ^ｂ及びインダクタＬ_１ ^ｂから構成されている。第５の整合回路１４は並列共振回路１４ａと直列共振回路１４ｂの直列回路から為り、一端が第４の整合回路１３と接続されている。並列共振回路１４ａはキャパシタＣ_２ ^ａ及びインダクタＬ_２ ^ａから為り、直列共振回路１４ｂはキャパシタＣ_２ ^ｂ及びインダクタＬ_２ ^ｂから為る。第６の整合回路１５は一端が接地されている並列共振回路１５ａと一端が接地されている直列共振回路１５ｂの並列回路から為り、一端が第５の整合回路１４と接続されている。並列共振回路１５ａはキャパシタＣ_３ ^ａ及びインダクタＬ_３ ^ａから為り、直列共振回路１５ｂはキャパシタＣ_３ ^ｂ及びインダクタＬ_３ ^ｂから為る。
【００４３】
なお、図９の例では、第４の整合回路１３、第５の整合回路１４及び第６の整合回路１５から整合手段が構成されている。
また、図９の例では、第４の整合回路１３と入力端子６の間に、第５の整合回路１４と第６の整合回路１５が交互に複数個縦続されているものとし、出力端子２から入力端子６にかけて接続される整合回路の総数をＮ個（Ｎ≧１）とする。ただし、第５の整合回路１４と第６の整合回路１５の個数は必ずしも一致していなくてもよい。
【００４４】
次に動作について説明する。
まず、キャパシタＣとインダクタＬによって決まる負荷１１の共振周波数をｆ_０とする。また、整合を図る２つの周波数のうち、低い方の周波数（以下、第１の整合周波数という）の帯域の下限の周波数をｆ_１ ^Ｌ、上限の周波数をｆ_２ ^Ｌ、下限周波数ｆ_１ ^Ｌと上限周波数をｆ_２ ^Ｌの間の周波数をｆ_０ ^Ｌとする。さらに、高い方の周波数（以下、第２の整合周波数という）の帯域の下限の周波数をｆ_１ ^Ｈ、上限の周波数をｆ_２ ^Ｈ、下限周波数ｆ_１ ^Ｈと上限周波数をｆ_２ ^Ｈの間の周波数をｆ_０ ^Ｈとする。
このとき、上記の周波数が上記の関係式（１）を満足するように設定する。
【００４５】
次に、第４の整合回路１３、第５の整合回路１４及び第６の整合回路１５を構成するキャパシタとインダクタの値と、電源７の内部抵抗Ｒ_ｇの値とが下式を満足するように設定する。ただし、下記の数式群において、係数ｇ_ｉ（ｉ＝２，３，・・・，Ｎ）、係数ｇ_Ｎ＋１の値は、第１及び第２の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように選定する。
【数６】

【００４６】
このような伝送特性を与えるべく係数ｇ_ｉ（ｉ＝２，３，・・・，Ｎ）と係数ｇ_Ｎ＋１の値は、上記実施の形態１において示したのと同様の方法により得ることができる。
ただし、係数δは下記の数式群から求める。
【数７】

【００４７】
これにより、第４の整合回路１３、第５の整合回路１４及び第６の整合回路１５を構成するキャパシタとインダクタの値と、電源７の内部抵抗Ｒ_ｇの値とが求められる。
【００４８】
以上で明らかなように、この実施の形態５によれば、並列共振回路で表現される負荷１１に対して、並列共振回路と直列共振回路を併用して整合回路１３，１４，１５を形成するように構成したので、第１及び第２の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように定めることができるようになり、その結果、それぞれの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【００４９】
また、この実施の形態５によれば、整合回路の総数Ｎを多くすることにより、所定の周波数帯域内における最大の反射係数｜Γ｜_ｍａｘを小さくすることができるため、反射量をより小さくすることができる効果を奏する。ただし、その限界値はｅ^−πδとなる。
また、この実施の形態５によれば、キャパシタとインダクタを用いて、並列共振回路及び直列共振回路を形成するので、構成の複雑化を招くことなく、並列共振回路と直列共振回路を形成することができる効果を奏する。
さらに、共振回路により整合回路を構成したので、整合を図る２つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【００５０】
実施の形態６．
図１０はこの発明の実施の形態６による２周波整合回路を示す構成図である。図１１は図１０の２周波整合回路における反射振幅の周波数特性を示す説明図であり、図１２は図１０の２周波整合回路の入力端子６における反射係数のスミスチャート上の軌跡を表す説明図である。図１０において、図９と同一符号は同一または相当部分を示すので説明を省略する。
【００５１】
次に動作について説明する。
この実施の形態６では、上記実施の形態５における２周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る２つの周波数のうち、低い方の周波数を８１０−９６０ＭＨｚ、高い方の周波数を１４２９−１５２２ＭＨｚとする。
上記の関係式（１）は、７つの周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈをパラメータとして４つの式からなる。従って、７つの周波数のうち、３つの周波数を与えれば、残りの４つの周波数は関係式（１）から求められる。
【００５２】
例えば、ｆ_１ ^Ｌを８１０ＭＨｚ、ｆ_２ ^Ｌを９６０ＭＨｚ、ｆ_０ ^Ｈを１４２９ＭＨｚと１５２２ＭＨｚの相乗平均値（１４７５ＭＨｚ）とすると、関係式（１）より、残りの周波数は、ｆ_０ ^Ｌ＝８９４ＭＨｚ、ｆ_０＝１１４８ＭＨｚ、ｆ_１ ^Ｈ＝１３７３ＭＨｚ、ｆ_２ ^Ｈ＝１６２７ＭＨｚとなる。
この実施の形態６における負荷１１のキャパシタＣ及びインダクタＬの値は、共振周波数が周波数ｆ_０＝１１４８ＭＨｚと一致するように選択し、Ｃ＝６．４ｐＦ、Ｌ＝３．０ｎＨとする。また、コンダクタＧ＝０．０１Ｓとする。
従って、上記の数式群（７）より、負荷１１のＱ値は４．６４、係数δは０．６１となる。
【００５３】
係数δと整合回路の総数Ｎ（図１０の場合、整合回路の総数Ｎは１）を上記の数式群（３）に代入し、上記の周波数範囲（８１０−９６０ＭＨｚ、１３７３−１６２７ＭＨｚ）において、最大の反射係数の大きさ｜Γ｜_ｍａｘが最小となるチェビシェフリップルＨを求めると１．１８となる。従って、上記の数式群（４）から、ｇ_２＝０．５２と求められる。
【００５４】
そして、上記の数式群（６）にしたがって整合回路を構成するキャパシタ及びインダクタの値と、電源７の内部抵抗Ｒ_ｇの値とを求めると、Ｃ_１ ^ｂ＝１．６５ｐＦ、Ｌ_１ ^ｂ＝１１．６８ｎＨ、Ｒ_ｇ＝５２．１Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ｜Γ｜_ｍａｘは−５ｄＢと計算される。
【００５５】
以上により得られた２周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図１１に示すようになる。図１１において、破線は設定した周波数帯域（８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚ）の下限及び上限の周波数を表し、一点鎖線は−５ｄＢの反射振幅を表している。図１１に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚにおいて、反射振幅が−５ｄＢ以下になっている。
【００５６】
また、図１２は入力端子６における反射係数のスミスチャート上の軌跡を示しており、図１２において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−５ｄＢの反射振幅となる範囲を表している。図１２に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【００５７】
この実施の形態６では、整合回路の総数Ｎが１であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態６では、周波数ｆ_１ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０ ^Ｈを与えて、残りの周波数を関係式（１）を用いて求めるものについて示したが、周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈは、関係式（１）を満たす範囲で自由に設定することができる。
【００５８】
実施の形態７．
図１３はこの発明の実施の形態７による２周波整合回路を示す構成図である。図１４は図１３の２周波整合回路における反射振幅の周波数特性を示す説明図であり、図１５は図１３の２周波整合回路の入力端子６における反射係数のスミスチャート上の軌跡を表す説明図である。図１３において、図９と同一符号は同一または相当部分を示すので説明を省略する。
【００５９】
次に動作について説明する。
この実施の形態７では、上記実施の形態５における２周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る２つの周波数のうち、低い方の周波数を８１０−９６０ＭＨｚ、高い方の周波数を１４２９−１５２２ＭＨｚとする。
上記の関係式（１）は、７つの周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈをパラメータとして４つの式からなる。従って、７つの周波数のうち、３つの周波数を与えれば、残りの４つの周波数は関係式（１）から求められる。
【００６０】
例えば、ｆ_１ ^Ｌを８１０ＭＨｚ、ｆ_２ ^Ｌを９６０ＭＨｚ、ｆ_０ ^Ｈを１４２９ＭＨｚと１５２２ＭＨｚの相乗平均値（１４７５ＭＨｚ）とすると、関係式（１）より、残りの周波数は、ｆ_０ ^Ｌ＝８９４ＭＨｚ、ｆ_０＝１１４８ＭＨｚ、ｆ_１ ^Ｈ＝１３７３ＭＨｚ、ｆ_２ ^Ｈ＝１６２７ＭＨｚとなる。
この実施の形態７における負荷１１のキャパシタＣ及びインダクタＬの値は、共振周波数が周波数ｆ_０＝１１４８ＭＨｚと一致するように選択し、Ｃ＝６．４ｐＦ、Ｌ＝３．０ｎＨとする。また、コンダクタＧ＝０．０１Ｓとする。
従って、上記の数式群（７）より、負荷１１のＱ値は４．６４、係数δは０．６１となる。
【００６１】
係数δと整合回路の総数Ｎ（図１３の場合、整合回路の総数Ｎは２）を上記の数式群（３）に代入し、上記の周波数範囲（８１０−９６０ＭＨｚ、１３７３−１６２７ＭＨｚ）において、最大の反射係数の大きさ｜Γ｜_ｍａｘが最小となるチェビシェフリップルＨを求めると０．２６となる。従って、上記の数式群（４）から、ｇ_２＝０．４５、ｇ_３＝１．９１と求められる。
【００６２】
そして、上記の数式群（６）にしたがって整合回路を構成するキャパシタ及びインダクタの値と、電源７の内部抵抗Ｒ_ｇの値とを求めると、Ｃ_１ ^ｂ＝１．６５ｐＦ、Ｌ_１ ^ｂ＝１１．６８ｎＨ、Ｃ_２ ^ａ＝４．２３ｐＦ、Ｌ_２ ^ａ＝４．４９ｎＨ、Ｃ_２ ^ｂ＝１．１０ｐＦ、Ｌ_２ ^ｂ＝１７．５４ｎＨ、Ｒ_ｇ＝５２．３Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ｜Γ｜_ｍａｘは−１０ｄＢと計算される。
【００６３】
以上により得られた２周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図１４に示すようになる。図１４において、破線は設定した周波数帯域（８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚ）の下限及び上限の周波数を表し、一点鎖線は−１０ｄＢの反射振幅を表している。図１４に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚにおいて、反射振幅が−１０ｄＢ以下になっている。
【００６４】
また、図１５は入力端子６における反射係数のスミスチャート上の軌跡を示しており、図１５において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−１０ｄＢの反射振幅となる範囲を表している。図１５に示すように、８１０−９６０ＭＨｚ、１４２９−１５２２ＭＨｚの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【００６５】
この実施の形態７では、整合回路の総数Ｎが２であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態７では、周波数ｆ_１ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０ ^Ｈを与えて、残りの周波数を関係式（１）を用いて求めるものについて示したが、周波数ｆ_１ ^Ｌ、ｆ_０ ^Ｌ、ｆ_２ ^Ｌ、ｆ_０、ｆ_１ ^Ｈ、ｆ_０ ^Ｈ、ｆ_２ ^Ｈは、関係式（１）を満たす範囲で自由に設定することができる。
【００６６】
実施の形態８．
図１６はこの発明の実施の形態８による２周波整合回路を示す構成図であり、図において、図８及び図９と同一符号は同一または相当部分を示すので説明を省略する。
【００６７】
次に動作について説明する。
ＶＨＦ帯、ＵＨＦ帯、マイクロ波帯などの高周波数帯において用いられる電源の内部抵抗は、７５Ωや５０Ωといったある特定の抵抗値とされている。
一方、上記実施の形態５〜７における２周波整合回路の電源７の内部抵抗Ｒ_ｇは負荷１１のコンダクタＧと係数ｇ_Ｎ＋１により与えられる。係数ｇ_Ｎ＋１は特定の負荷と所定の周波数帯域において、より小さな反射係数を得るための１つのパラメータとなっているため、上記の関係式（１）と数式群（３）、（４）、（６）、（７）により得られる抵抗Ｒ_ｇの値は、必ずしも特定の内部抵抗Ｒ_ｇ０の値と同一にならない。
そのため、理想トランスにより構成されるインピーダンス変成器９を用いて、電源８の内部抵抗Ｒ_ｇ０の値を抵抗Ｒ_ｇの値へインピーダンス変成している。
【００６８】
ここでは、内部抵抗Ｒ_ｇ０を５０Ωとし、上記実施の形態７において示した抵抗値Ｒ_ｇ＝５２．３Ωへインピーダンス変成させるために、理想トランスの巻線比を１：√（Ｒ_ｇ／Ｒ_ｇ０）、即ち、１：１．０２としている。
理想トランスは、周波数に依存せず、ある抵抗値からある抵抗値へインピーダンス変成させることができる特徴を有する。そのため、上記の巻線比を有するインピーダンス変成器９を電源８に接続することにより、電源７と等価の電源が得られ、図１４及び図１５に示した伝送特性が維持される。
【００６９】
この実施の形態８によれば、特定の内部抵抗Ｒ_ｇ０を有する電源８にインピーダンス変成器９を接続して内部抵抗Ｒ_ｇ０をインピーダンス変成させるため、整合を図る２つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【００７０】
なお、この実施の形態８では、インピーダンス変成器９として理想トランスを用いるものについて示したが、１／４波長インピーダンス変成器や、それを複数個縦続接続させた多段インピーダンス変成器、または、インダクタとキャパシタによる低域通過形もしくは高域通過形のインピーダンス変成器とすることで、同等の伝送特性が得られる。
【００７１】
【発明の効果】
以上のように、この発明によれば、負荷と接続された並列共振回路からなる第１の整合回路と、一端が接地されている直列共振回路と一端が接地されている並列共振回路との並列回路から構成されており、一端が第１の整合回路と接続され、他端が電源と接続された第２の整合回路とを備えているように構成したので、整合を図る２つの周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように定めることができるようになり、その結果、それぞれの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による２周波整合回路を示す構成図である。
【図２】この発明の実施の形態２による２周波整合回路を示す構成図である。
【図３】図２の２周波整合回路における反射振幅の周波数特性を示す説明図である。
【図４】図２の２周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図５】この発明の実施の形態３による２周波整合回路を示す構成図である。
【図６】図５の２周波整合回路における反射振幅の周波数特性を示す説明図である。
【図７】図５の２周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図８】この発明の実施の形態４による２周波整合回路を示す構成図である。
【図９】この発明の実施の形態５による２周波整合回路を示す構成図である。
【図１０】この発明の実施の形態６による２周波整合回路を示す構成図である。
【図１１】図１０の２周波整合回路における反射振幅の周波数特性を示す説明図である。
【図１２】図１０の２周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図１３】この発明の実施の形態７による２周波整合回路を示す構成図である。
【図１４】図１３の２周波整合回路における反射振幅の周波数特性を示す説明図である。
【図１５】図１３の２周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図１６】この発明の実施の形態８による２周波整合回路を示す構成図である。
【符号の説明】
１負荷、１ａ直列共振回路、１ｂ抵抗、２出力端子、３第１の整合回路（整合手段）、３ａ並列共振回路、４第２の整合回路（整合手段）、４ａ直列共振回路、４ｂ並列共振回路、５第３の整合回路（整合手段）、５ａ直列共振回路、５ｂ並列共振回路、６入力端子、７電源、７ａ理想電圧源、７ｂ内部抵抗、８電源、８ａ理想電圧源、８ｂ内部抵抗、９インピーダンス変成器、１１負荷、１１ａ並列共振回路、１１ｂコンダクタ、１３第４の整合回路（整合手段）、１３ａ直列共振回路、１４第５の整合回路（整合手段）、１４ａ並列共振回路、１４ｂ直列共振回路、１５第６の整合回路（整合手段）、１５ａ並列共振回路、１５ｂ直列共振回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a two-frequency matching circuit that performs impedance matching between a load and a power source expressed by a resonant circuit.
[0002]
[Prior art]
The conventional two-frequency matching circuit is configured by using an adjustment circuit inductor L1, a compensation circuit capacitor C1, a matching circuit inductor L2, and a matching circuit capacitor C2, and at first and second resonance frequencies. The element values of the inductor and the capacitor are selected so that a high frequency signal can be supplied to the antenna as a load without reflection (see, for example, Patent Document 1).
[0003]
On the other hand, impedance matching, in which a passive element such as a lossless inductor or capacitor is connected to a load having a reactance component such as the above antenna and converted to a certain pure resistance value, is performed over the entire band of a predetermined frequency. It is known that it is theoretically impossible to achieve. In addition, if perfect matching is performed so that the reflection of a high-frequency signal becomes zero at one frequency within a predetermined frequency band, the reflection increases in any one of the predetermined frequency bands and transmission loss increases. It is also known (see Non-Patent Documents 1 and 2).
[0004]
[Patent Document 1]
JP-A-6-252791 (paragraph numbers [0011] to [0013], FIG. 1)
[Non-Patent Document 1]
R. M.M. Fano, “Theoretical limitations on the broadcasting matching of arbitrariimpedances,” Journal of Franklin Institute, vol. 249, pp. 57-84 and 139-154, Jan. -Feb, 1950.
[Non-Patent Document 2]
G. Matthaei, L.M. Young, E .; M.M. T.A. Jones, “Microwave filters, impedance-matching networks, and coupling structures,” Artech House, New York, 1980.
[0005]
[Problems to be solved by the invention]
The conventional two-frequency matching circuit is configured as described above, and in order to achieve perfect matching so that the reflection of a high-frequency signal becomes zero at one frequency within a predetermined frequency band, There is a problem that the reflection is increased and the transmission loss is increased.
[0006]
The present invention has been made in order to solve the above-described problems. It is an object of the present invention to obtain a two-frequency matching circuit capable of suppressing the generation of reflected waves over the entire bands of two frequencies to be matched. Objective.
[0007]
[Means for Solving the Problems]
The dual frequency matching circuit according to the present invention is:A first matching circuit including a parallel resonant circuit connected to a load, a parallel circuit including a series resonant circuit having one end grounded and a parallel resonant circuit having one end grounded, one end of the first resonant circuit being configured. And a second matching circuit having the other end connected to the power source.It is what I did.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a two-frequency matching circuit according to Embodiment 1 of the present invention. In the figure, a load 1 is composed of a series resonant circuit 1a composed of an inductor L and a capacitor C and a resistor R1b. For example, it is used as an antenna.
The first matching circuit 3 includes an inductor L₁ ^bAnd capacitor C₁ ^bThe parallel resonance circuit 3a is configured to be connected to the output terminal 2 of the load 1. The second matching circuit 4 includes a parallel circuit of a series resonance circuit 4 a having one end grounded and a parallel resonance circuit 4 b having one end grounded, and one end connected to the first matching circuit 3. Note that the series resonance circuit 4a includes an inductor L.₂ ^aAnd capacitor C₂ ^aThe parallel resonant circuit 4b is composed of an inductor L.₂ ^bAnd capacitor C₂ ^bIt will come from. The third matching circuit 5 includes a series circuit of a series resonance circuit 5a and a parallel resonance circuit 5b, and one end is connected to the second matching circuit 4. Note that the series resonant circuit 5a includes an inductor L.₃ ^aAnd capacitor C₃ ^aThe parallel resonant circuit 5b is composed of an inductor L.₃ ^bAnd capacitor C₃ ^bIt will come from.
[0009]
The power source 7 has an ideal voltage source 7a and an internal resistance R_g7b is connected to the input terminal 6.
In the example of FIG. 1, the first matching circuit 3, the second matching circuit 4, and the third matching circuit 5 constitute a matching unit.
In the example of FIG. 1, it is assumed that a plurality of second matching circuits 4 and third matching circuits 5 are cascaded alternately between the first matching circuit 3 and the input terminal 6. The total number of matching circuits connected from the input terminal 6 to the input terminal 6 is N (N ≧ 1). However, the numbers of the second matching circuit 4 and the third matching circuit 5 do not necessarily match.
[0010]
Next, the operation will be described.
First, the resonance frequency of the load 1 determined by the inductor L and the capacitor C is expressed as f₀And Also, the lower limit frequency of the lower frequency band (hereinafter referred to as the first matching frequency) of the two frequencies to be matched is denoted by f.₁ ^L, The upper limit frequency is f₂ ^L, Lower limit frequency f₁ ^LAnd the upper limit frequency is f₂ ^LThe frequency between f₀ ^LAnd Further, the lower limit frequency of the higher frequency band (hereinafter referred to as the second matching frequency) is defined as f.₁ ^H, The upper limit frequency is f₂ ^H, Lower limit frequency f₁ ^HAnd the upper limit frequency is f₂ ^HThe frequency between f₀ ^HAnd
[0011]
At this time, the frequency is set so as to satisfy the following relational expression.
[Expression 1]

[0012]
Next, the values of inductors and capacitors constituting the first matching circuit 3, the second matching circuit 4 and the third matching circuit 5, and the internal resistance R of the power source 7 are shown._gIs set so that the following value is satisfied. However, in the following formula group, the coefficient g_i(I = 2, 3,..., N), coefficient g_{N + 1}Is selected so that the magnitude of the reflection coefficient in each band of the first and second matching frequencies has equiripple characteristics.
[Expression 2]

[0013]
Coefficient g to give such transmission characteristics_i(I = 2, 3,..., N) and coefficient g_{N + 1}The value of can be obtained using the method shown in Non-Patent Document 2. In summary:
[0014]
First, the maximum reflection coefficient | Γ | within a predetermined frequency band_maxCan be obtained by substituting the coefficient δ (decrement) determined from the load and the frequency bandwidth, the total number N of matching circuits, and the Chebyshev ripple H into the following equation group.
[Equation 3]

[0015]
Next, the coefficient g_i(I = 2, 3,..., N) and coefficient g_{N + 1}Can be obtained by substituting the coefficient δ and the coefficients d and θ shown in the above equation group (3) into the following equation group.
[Expression 4]

[0016]
In the above formula group (3), when each value of the coefficient δ and the total number N of matching circuits is fixed, the maximum reflection coefficient | Γ | within a predetermined frequency band_maxDepends only on the Chebyshev ripple H.
In the first embodiment, the maximum reflection coefficient magnitude | Γ | in a predetermined frequency band_maxSelect a Chebyshev ripple H that minimizes. The coefficient δ is obtained from the following formula group.
[Equation 5]

[0017]
As a result, the values of the inductors and capacitors constituting the first matching circuit 3, the second matching circuit 4 and the third matching circuit 5 and the internal resistance R of the power source 7 are obtained._gThe value of is obtained.
[0018]
As is apparent from the above, according to the first embodiment, matching

circuits

3, 4, and 5 are formed by using a series resonant circuit and a parallel resonant circuit together for a load 1 expressed by a series resonant circuit. Thus, the magnitude of the reflection coefficient in each band of the first and second matching frequencies can be determined to have equiripple characteristics, and as a result, the entire band of each frequency is obtained. In this way, it is possible to suppress the generation of reflected waves.
[0019]
Further, according to the first embodiment, the maximum reflection coefficient | Γ | in a predetermined frequency band is increased by increasing the total number N of matching circuits._maxAs a result, the amount of reflection can be further reduced. However, the limit value is e^−πδIt becomes.
Further, according to the first embodiment, since the series resonance circuit and the parallel resonance circuit are formed using the inductor and the capacitor, the series resonance circuit and the parallel resonance circuit can be formed without complicating the configuration. There is an effect that can.
Furthermore, since the matching circuit is configured by the resonance circuit, the effect of suppressing the generation of reflected waves over the entire two frequency bands to be matched is achieved.
[0020]
Embodiment 2. FIG.
FIG. 2 is a block diagram showing a two-frequency matching circuit according to Embodiment 2 of the present invention. 3 is an explanatory diagram showing the frequency characteristics of the reflection amplitude in the two-frequency matching circuit of FIG. 2, and FIG. 4 is an explanatory diagram showing the locus on the Smith chart of the reflection coefficient at the input terminal 6 of the two-frequency matching circuit of FIG. It is. In FIG. 2, the same reference numerals as those in FIG.
[0021]
Next, the operation will be described.
In the second embodiment, the transmission characteristics of the two-frequency matching circuit in the first embodiment will be specifically described.
Here, for convenience of explanation, of the two frequencies to be matched, the lower frequency is 810-960 MHz, and the higher frequency is 1429-1522 MHz.
The above relational expression (1) expresses seven frequencies f₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HIt consists of four formulas as parameters. Therefore, if three frequencies are given among the seven frequencies, the remaining four frequencies can be obtained from the relational expression (1).
[0022]
For example, f₁ ^L810MHz, f₂ ^L960MHz, f₀ ^HIs a geometric mean value of 1429 MHz and 1522 MHz (1475 MHz), the remaining frequency is f from the relational expression (1).₀ ^L= 894 MHz, f₀= 1148 MHz, f₁ ^H= 1373 MHz, f₂ ^H= 1627 MHz.
The values of the inductor L and the capacitor C of the load 1 in the second embodiment are such that the resonance frequency is the frequency f.₀= 1148 MHz, L = 12.8 nH, C = 1.5 pF. Further, the resistance R = 20Ω.
Therefore, from the above formula group (5), the Q value of the load 1 is 4.64 and the coefficient δ is 0.61.
[0023]
Substituting the coefficient δ and the total number N of matching circuits (in the case of FIG. 2, the total number N of matching circuits is 1) into the above formula group (3), the maximum in the frequency range (810-960 MHz, 1373-1627 MHz) Of reflection coefficient | Γ |_maxThe Chebyshev ripple H that minimizes is 1.18. Therefore, from the above equation group (4), g₂= 0.52.
[0024]
Then, the values of the inductor and the capacitor constituting the matching circuit according to the above formula group (2), and the internal resistance R of the power source 7_gAnd the value of L₁ ^b= 3.29 nH, C₁ ^b= 5.84 pF, R_g= 38.4Ω. The magnitude of the maximum reflection coefficient within a predetermined frequency band | Γ |_maxIs calculated to be -5 dB.
[0025]
The magnitude of the reflection coefficient of the two-frequency matching circuit obtained as described above, that is, the frequency characteristic of the reflection amplitude is as shown in FIG. In FIG. 3, the broken line represents the lower and upper frequency limits of the set frequency band (810-960 MHz, 1429-1522 MHz), and the alternate long and short dash line represents the reflected amplitude of −5 dB. As shown in FIG. 3, the reflection amplitude is −5 dB or less at 810-960 MHz and 1429-1522 MHz.
[0026]
FIG. 4 shows a locus on the Smith chart of the reflection coefficient at the input terminal 6. In FIG. 4, the thick line represents the locus of the reflection coefficient in the set frequency band, and the broken line represents a range in which the reflection amplitude is −5 dB. Represents. As shown in FIG. 4, the locus of the reflection coefficient in both frequency bands of 810-960 MHz and 1429-1522 MHz is located within the range indicated by the broken line.
[0027]
In the second embodiment, the case where the total number N of matching circuits is 1 is shown. However, the reflection coefficient can be further reduced by adding a matching circuit.
In the second embodiment, the frequency f₁ ^L, F₂ ^L, F₀ ^HAnd the remaining frequency is obtained using the relational expression (1).₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HCan be freely set within a range satisfying the relational expression (1).
[0028]
Embodiment 3 FIG.
FIG. 5 is a block diagram showing a dual frequency matching circuit according to Embodiment 3 of the present invention. 6 is an explanatory diagram showing the frequency characteristics of the reflection amplitude in the two-frequency matching circuit of FIG. 5, and FIG. 7 is an explanatory diagram showing the locus on the Smith chart of the reflection coefficient at the input terminal 6 of the two-frequency matching circuit of FIG. It is. In FIG. 5, the same reference numerals as those in FIG.
[0029]
Next, the operation will be described.
In the third embodiment, the transmission characteristics of the two-frequency matching circuit in the first embodiment will be specifically described.
Here, for convenience of explanation, of the two frequencies to be matched, the lower frequency is 810-960 MHz, and the higher frequency is 1429-1522 MHz.
The above relational expression (1) expresses seven frequencies f₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HIt consists of four formulas as parameters. Therefore, if three frequencies are given among the seven frequencies, the remaining four frequencies can be obtained from the relational expression (1).
[0030]
For example, f₁ ^L810MHz, f₂ ^L960MHz, f₀ ^HIs a geometric mean value of 1429 MHz and 1522 MHz (1475 MHz), the remaining frequency is f from the relational expression (1).₀ ^L= 894 MHz, f₀= 1148 MHz, f₁ ^H= 1373 MHz, f₂ ^H= 1627 MHz.
In the third embodiment, the values of the inductor L and the capacitor C of the load 1 are such that the resonance frequency is the frequency f.₀= 1148 MHz, L = 12.8 nH, C = 1.5 pF. Further, the resistance R = 20Ω.
Therefore, from the above formula group (5), the Q value of the load 1 is 4.64 and the coefficient δ is 0.61.
[0031]
Substituting the coefficient δ and the total number N of matching circuits (in the case of FIG. 5, the total number N of matching circuits is 2) into the above formula group (3), the maximum in the frequency range (810-960 MHz, 1373-1627 MHz) Of reflection coefficient | Γ |_maxThe Chebyshev ripple H that minimizes is 0.26. Therefore, from the above equation group (4), g₂= 0.45, g₃= 1.91.
[0032]
Then, the values of the inductor and the capacitor constituting the matching circuit according to the above formula group (2), and the internal resistance R of the power source 7_gAnd the value of L₁ ^b= 3.29 nH, C₁ ^b= 5.84 pF, L₂ ^a= 8.56 nH, C₂ ^a= 2.25 pF, L₂ ^b= 2.19 nH, C₂ ^b= 8.77 pF, R_g= 38.3Ω. The magnitude of the maximum reflection coefficient within a predetermined frequency band | Γ |_maxIs calculated as -10 dB.
[0033]
The magnitude of the reflection coefficient of the two-frequency matching circuit obtained as described above, that is, the frequency characteristic of the reflection amplitude is as shown in FIG. In FIG. 6, the broken line represents the lower limit and upper limit frequencies of the set frequency band (810-960 MHz, 1429-1522 MHz), and the alternate long and short dash line represents the reflection amplitude of −10 dB. As shown in FIG. 6, the reflection amplitude is −10 dB or less at 810-960 MHz and 1429-1522 MHz.
[0034]
7 shows a locus on the Smith chart of the reflection coefficient at the input terminal 6. In FIG. 7, the thick line represents the locus of the reflection coefficient in the set frequency band, and the broken line represents a range where the reflection amplitude is −10 dB. Represents. As shown in FIG. 7, the locus of the reflection coefficient in both frequency bands of 810-960 MHz and 1429-1522 MHz is located within the range indicated by the broken line.
[0035]
In the third embodiment, the total number N of matching circuits is 2. However, the reflection coefficient can be further reduced by adding a matching circuit.
In the third embodiment, the frequency f₁ ^L, F₂ ^L, F₀ ^HAnd the remaining frequency is obtained using the relational expression (1).₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HCan be freely set within a range satisfying the relational expression (1).
[0036]
Embodiment 4 FIG.
FIG. 8 is a block diagram showing a two-frequency matching circuit according to Embodiment 4 of the present invention. In the figure, the same reference numerals as those in FIG.
The power supply 8 has an ideal voltage source 8a and an internal resistance R_g0The impedance transformer 9 has a function of changing the impedance of the internal resistor 8b of the power supply 8.
[0037]
Next, the operation will be described.
The internal resistance of a power supply used in a high frequency band such as a VHF band, UHF band, or microwave band has a specific resistance value such as 75Ω or 50Ω.
On the other hand, the internal resistance R of the power source 7 of the dual frequency matching circuit in the first to third embodiments._gIs the resistance R of load 1 and the coefficient g_{N + 1}Given by. Coefficient g_{N + 1}Is a parameter for obtaining a smaller reflection coefficient in a specific load and a predetermined frequency band, and is obtained from the relational expression (1) and the mathematical expression group (2) by the mathematical expression group (5). Resistance R_gThe value of is not necessarily the specific internal resistance R_g0Does not equal the value of.
Therefore, the internal resistance R of the power supply 8 is obtained by using the impedance transformer 9 constituted by an ideal transformer._g0The value of resistance R_gImpedance transformation to the value of.
[0038]
Here, the internal resistance R_g0Is 50Ω, and the resistance value R shown in the third embodiment is described above._gIn order to change the impedance to 38.3Ω, the winding ratio of the ideal transformer is 1: √ (R_g/ R_g0), That is, 1: 0.88.
An ideal transformer has a characteristic that impedance can be transformed from a certain resistance value to a certain resistance value without depending on the frequency. Therefore, by connecting the impedance transformer 9 having the above winding ratio to the power source 8, a power source equivalent to the power source 7 is obtained, and the transmission characteristics shown in FIGS. 6 and 7 are maintained.
[0039]
According to the fourth embodiment, the specific internal resistance R_g0An impedance transformer 9 is connected to a power source 8 having an internal resistance R_g0Therefore, it is possible to suppress the generation of reflected waves over the entire two frequency bands to be matched.
[0040]
In the fourth embodiment, an ideal transformer is used as the impedance transformer 9. However, a quarter-wavelength impedance transformer, a multistage impedance transformer in which a plurality of cascaded impedance transformers, or an inductor are used. By using a low-pass or high-pass impedance transformer with a capacitor, equivalent transmission characteristics can be obtained.
[0041]
Embodiment 5 FIG.
FIG. 9 is a block diagram showing a two-frequency matching circuit according to Embodiment 5 of the present invention. In the figure, the same reference numerals as those in FIG.
The load 11 includes a parallel resonant circuit 11a having one end grounded and a conductor G11b having one end grounded. The parallel resonant circuit 11a includes a capacitor C and an inductor L. The load 11 is used as an antenna, for example.
[0042]
The fourth matching circuit 13 includes a series resonant circuit 13 a having one end grounded, and one end connected to the output terminal 2 of the load 11. The series resonant circuit 13a includes a capacitor C₁ ^bAnd inductor L₁ ^bIt is composed of The fifth matching circuit 14 includes a series circuit of a parallel resonance circuit 14 a and a series resonance circuit 14 b, and one end is connected to the fourth matching circuit 13. The parallel resonant circuit 14a is a capacitor C.₂ ^aAnd inductor L₂ ^aThe series resonant circuit 14b has a capacitor C₂ ^bAnd inductor L₂ ^bIt will come from. The sixth matching circuit 15 is composed of a parallel circuit of a parallel resonance circuit 15 a having one end grounded and a series resonance circuit 15 b having one end grounded, and one end is connected to the fifth matching circuit 14. The parallel resonant circuit 15a is a capacitor C.₃ ^aAnd inductor L₃ ^aThe series resonant circuit 15b has a capacitor C₃ ^bAnd inductor L₃ ^bIt will come from.
[0043]
In the example of FIG. 9, the fourth matching circuit 13, the fifth matching circuit 14, and the sixth matching circuit 15 constitute a matching unit.
In the example of FIG. 9, it is assumed that a plurality of fifth matching circuits 14 and sixth matching circuits 15 are alternately connected between the fourth matching circuit 13 and the input terminal 6, and the output terminal 2 The total number of matching circuits connected from the input terminal 6 to the input terminal 6 is N (N ≧ 1). However, the numbers of the fifth matching circuit 14 and the sixth matching circuit 15 do not necessarily match.
[0044]
Next, the operation will be described.
First, the resonance frequency of the load 11 determined by the capacitor C and the inductor L is f₀And Also, the lower limit frequency of the lower frequency band (hereinafter referred to as the first matching frequency) of the two frequencies to be matched is denoted by f.₁ ^L, The upper limit frequency is f₂ ^L, Lower limit frequency f₁ ^LAnd the upper limit frequency is f₂ ^LThe frequency between f₀ ^LAnd Further, the lower limit frequency of the higher frequency band (hereinafter referred to as the second matching frequency) is defined as f.₁ ^H, The upper limit frequency is f₂ ^H, Lower limit frequency f₁ ^HAnd the upper limit frequency is f₂ ^HThe frequency between f₀ ^HAnd
At this time, the frequency is set so as to satisfy the relational expression (1).
[0045]
Next, the values of capacitors and inductors constituting the fourth matching circuit 13, the fifth matching circuit 14, and the sixth matching circuit 15, and the internal resistance R of the power source 7 are shown._gIs set so that the following value is satisfied. However, in the following formula group, the coefficient g_i(I = 2, 3,..., N), coefficient g_{N + 1}Is selected so that the magnitude of the reflection coefficient in each band of the first and second matching frequencies has equiripple characteristics.
[Formula 6]

[0046]
Coefficient g to give such transmission characteristics_i(I = 2, 3,..., N) and coefficient g_{N + 1}The value of can be obtained by a method similar to that shown in the first embodiment.
However, the coefficient δ is obtained from the following formula group.
[Expression 7]

[0047]
As a result, the values of the capacitors and inductors constituting the fourth matching circuit 13, the fifth matching circuit 14, and the sixth matching circuit 15 and the internal resistance R of the power source 7 are obtained._gThe value of is obtained.
[0048]
As is apparent from the above, according to the fifth embodiment, the matching

circuits

13, 14, and 15 are formed by using the parallel resonant circuit and the series resonant circuit together for the load 11 expressed by the parallel resonant circuit. Thus, the magnitude of the reflection coefficient in each band of the first and second matching frequencies can be determined to have equiripple characteristics, and as a result, the entire band of each frequency is obtained. In this way, it is possible to suppress the generation of reflected waves.
[0049]
Further, according to the fifth embodiment, the maximum reflection coefficient | Γ | within a predetermined frequency band is increased by increasing the total number N of matching circuits._maxAs a result, the amount of reflection can be further reduced. However, the limit value is e^−πδIt becomes.
Further, according to the fifth embodiment, since the parallel resonant circuit and the series resonant circuit are formed using the capacitor and the inductor, the parallel resonant circuit and the series resonant circuit can be formed without causing a complicated configuration. There is an effect that can.
Furthermore, since the matching circuit is configured by the resonance circuit, the effect of suppressing the generation of reflected waves over the entire two frequency bands to be matched is achieved.
[0050]
Embodiment 6 FIG.
FIG. 10 is a block diagram showing a two-frequency matching circuit according to Embodiment 6 of the present invention. 11 is an explanatory diagram showing the frequency characteristics of the reflection amplitude in the two-frequency matching circuit of FIG. 10, and FIG. 12 is an explanatory diagram showing the locus on the Smith chart of the reflection coefficient at the input terminal 6 of the two-frequency matching circuit of FIG. It is. In FIG. 10, the same reference numerals as those in FIG.
[0051]
Next, the operation will be described.
In the sixth embodiment, the transmission characteristics of the two-frequency matching circuit in the fifth embodiment will be specifically described.
Here, for convenience of explanation, of the two frequencies to be matched, the lower frequency is 810-960 MHz, and the higher frequency is 1429-1522 MHz.
The above relational expression (1) expresses seven frequencies f₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HIt consists of four formulas as parameters. Therefore, if three frequencies are given among the seven frequencies, the remaining four frequencies can be obtained from the relational expression (1).
[0052]
For example, f₁ ^L810MHz, f₂ ^L960MHz, f₀ ^HIs a geometric mean value of 1429 MHz and 1522 MHz (1475 MHz), the remaining frequency is f from the relational expression (1).₀ ^L= 894 MHz, f₀= 1148 MHz, f₁ ^H= 1373 MHz, f₂ ^H= 1627 MHz.
In the sixth embodiment, the values of the capacitor C and the inductor L of the load 11 are such that the resonance frequency is the frequency f.₀= 1148 MHz, and C = 6.4 pF, L = 3.0 nH. Further, it is assumed that the conductor G = 0.01S.
Therefore, from the above equation group (7), the Q value of the load 11 is 4.64 and the coefficient δ is 0.61.
[0053]
Substituting the coefficient δ and the total number N of matching circuits (in the case of FIG. 10, the total number N of matching circuits is 1) into the above formula group (3), the maximum in the frequency range (810-960 MHz, 1373-1627 MHz) Of reflection coefficient | Γ |_maxThe Chebyshev ripple H that minimizes is 1.18. Therefore, from the above equation group (4), g₂= 0.52.
[0054]
Then, the values of capacitors and inductors constituting the matching circuit and the internal resistance R of the power source 7 according to the above formula group (6)._gAnd the value of C₁ ^b= 1.65 pF, L₁ ^b= 11.68 nH, R_g= 52.1Ω. The magnitude of the maximum reflection coefficient within a predetermined frequency band | Γ |_maxIs calculated to be -5 dB.
[0055]
The magnitude of the reflection coefficient of the two-frequency matching circuit obtained as described above, that is, the frequency characteristic of the reflection amplitude is as shown in FIG. In FIG. 11, the broken line represents the lower limit and upper limit frequencies of the set frequency band (810-960 MHz, 1429-1522 MHz), and the alternate long and short dash line represents the reflected amplitude of −5 dB. As shown in FIG. 11, the reflection amplitude is −5 dB or less at 810-960 MHz and 1429-1522 MHz.
[0056]
12 shows a locus on the Smith chart of the reflection coefficient at the input terminal 6. In FIG. 12, the thick line represents the locus of the reflection coefficient in the set frequency band, and the broken line represents a range in which the reflection amplitude is −5 dB. Represents. As shown in FIG. 12, the locus of the reflection coefficient in both frequency bands of 810-960 MHz and 1429-1522 MHz is located within the range indicated by the broken line.
[0057]
Although the total number N of matching circuits is 1 in the sixth embodiment, the reflection coefficient can be further reduced by adding more matching circuits.
In the sixth embodiment, the frequency f₁ ^L, F₂ ^L, F₀ ^HAnd the remaining frequency is obtained using the relational expression (1).₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HCan be freely set within a range satisfying the relational expression (1).
[0058]
Embodiment 7 FIG.
13 is a block diagram showing a dual frequency matching circuit according to Embodiment 7 of the present invention. 14 is an explanatory diagram showing the frequency characteristics of the reflection amplitude in the two-frequency matching circuit of FIG. 13, and FIG. 15 is an explanatory diagram showing the locus on the Smith chart of the reflection coefficient at the input terminal 6 of the two-frequency matching circuit of FIG. It is. In FIG. 13, the same reference numerals as those in FIG.
[0059]
Next, the operation will be described.
In the seventh embodiment, the transmission characteristics of the two-frequency matching circuit in the fifth embodiment will be specifically described.
Here, for convenience of explanation, of the two frequencies to be matched, the lower frequency is 810-960 MHz, and the higher frequency is 1429-1522 MHz.
The above relational expression (1) expresses seven frequencies f₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HIt consists of four formulas as parameters. Therefore, if three frequencies are given among the seven frequencies, the remaining four frequencies can be obtained from the relational expression (1).
[0060]
For example, f₁ ^L810MHz, f₂ ^L960MHz, f₀ ^HIs a geometric mean value of 1429 MHz and 1522 MHz (1475 MHz), the remaining frequency is f from the relational expression (1).₀ ^L= 894 MHz, f₀= 1148 MHz, f₁ ^H= 1373 MHz, f₂ ^H= 1627 MHz.
The values of the capacitor C and the inductor L of the load 11 in the seventh embodiment are such that the resonance frequency is the frequency f.₀= 1148 MHz, and C = 6.4 pF, L = 3.0 nH. Further, it is assumed that the conductor G = 0.01S.
Therefore, from the above equation group (7), the Q value of the load 11 is 4.64 and the coefficient δ is 0.61.
[0061]
Substituting the coefficient δ and the total number N of matching circuits (in the case of FIG. 13, the total number N of matching circuits is 2) into the above formula group (3), the maximum in the frequency range (810-960 MHz, 1373-1627 MHz) Of reflection coefficient | Γ |_maxThe Chebyshev ripple H that minimizes is 0.26. Therefore, from the above equation group (4), g₂= 0.45, g₃= 1.91.
[0062]
Then, the values of capacitors and inductors constituting the matching circuit and the internal resistance R of the power source 7 according to the above formula group (6)._gAnd the value of C₁ ^b= 1.65 pF, L₁ ^b= 11.68 nH, C₂ ^a= 4.23 pF, L₂ ^a= 4.49 nH, C₂ ^b= 1.10 pF, L₂ ^b= 17.54 nH, R_g= 52.3Ω. The magnitude of the maximum reflection coefficient within a predetermined frequency band | Γ |_maxIs calculated as -10 dB.
[0063]
The magnitude of the reflection coefficient of the two-frequency matching circuit obtained as described above, that is, the frequency characteristic of the reflection amplitude is as shown in FIG. In FIG. 14, the broken line represents the lower limit and upper limit frequencies of the set frequency band (810-960 MHz, 1429-1522 MHz), and the alternate long and short dash line represents the reflection amplitude of −10 dB. As shown in FIG. 14, the reflection amplitude is -10 dB or less at 810-960 MHz and 1429-1522 MHz.
[0064]
FIG. 15 shows a locus on the Smith chart of the reflection coefficient at the input terminal 6. In FIG. 15, the bold line represents the locus of the reflection coefficient in the set frequency band, and the broken line represents a range where the reflection amplitude is −10 dB. Represents. As shown in FIG. 15, the locus of the reflection coefficient in both frequency bands of 810-960 MHz and 1429-1522 MHz is located within the range indicated by the broken line.
[0065]
In the seventh embodiment, the total number N of matching circuits is two. However, the reflection coefficient can be further reduced by adding a matching circuit.
In the seventh embodiment, the frequency f₁ ^L, F₂ ^L, F₀ ^HAnd the remaining frequency is obtained using the relational expression (1).₁ ^L, F₀ ^L, F₂ ^L, F₀, F₁ ^H, F₀ ^H, F₂ ^HCan be freely set within a range satisfying the relational expression (1).
[0066]
Embodiment 8 FIG.
FIG. 16 is a block diagram showing a two-frequency matching circuit according to Embodiment 8 of the present invention. In the figure, the same reference numerals as those in FIGS.
[0067]
Next, the operation will be described.
The internal resistance of a power supply used in a high frequency band such as a VHF band, UHF band, or microwave band has a specific resistance value such as 75Ω or 50Ω.
On the other hand, the internal resistance R of the power source 7 of the two-frequency matching circuit in the fifth to seventh embodiments._gIs the conductor G of the load 11 and the coefficient g_{N + 1}Given by. Coefficient g_{N + 1}Is a parameter for obtaining a smaller reflection coefficient in a specific load and a predetermined frequency band. Therefore, the relational expression (1) and the mathematical expressions (3), (4), (6), Resistance R obtained by (7)_gThe value of is not necessarily the specific internal resistance R_g0Does not equal the value of.
Therefore, the internal resistance R of the power supply 8 is obtained by using the impedance transformer 9 constituted by an ideal transformer._g0The value of resistance R_gImpedance transformation to the value of.
[0068]
Here, the internal resistance R_g0Is 50Ω, and the resistance value R shown in the seventh embodiment is described above._gIn order to change the impedance to 52.3Ω, the winding ratio of the ideal transformer is set to 1: √ (R_g/ R_g0), That is, 1: 1.02.
An ideal transformer has a characteristic that impedance can be transformed from a certain resistance value to a certain resistance value without depending on the frequency. Therefore, by connecting the impedance transformer 9 having the above winding ratio to the power source 8, a power source equivalent to the power source 7 is obtained, and the transmission characteristics shown in FIGS. 14 and 15 are maintained.
[0069]
According to the eighth embodiment, the specific internal resistance R_g0An impedance transformer 9 is connected to a power source 8 having an internal resistance R_g0Therefore, it is possible to suppress the generation of reflected waves over the entire two frequency bands to be matched.
[0070]
In the eighth embodiment, an impedance transformer 9 using an ideal transformer is shown. However, a quarter-wavelength impedance transformer, a multi-stage impedance transformer in which a plurality of cascaded impedance transformers, or an inductor are used. By using a low-pass or high-pass impedance transformer with a capacitor, equivalent transmission characteristics can be obtained.
[0071]
【The invention's effect】
As described above, according to the present invention,A first matching circuit including a parallel resonant circuit connected to a load, a parallel circuit including a series resonant circuit having one end grounded and a parallel resonant circuit having one end grounded, one end of the first resonant circuit being configured. And a second matching circuit having the other end connected to the power source.As a result, the magnitude of the reflection coefficient within each band of the two frequencies to be matched can be determined to have equiripple characteristics, and as a result, over the entire band of each frequency. There is an effect that generation of reflected waves can be suppressed.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a two-frequency matching circuit according to a first embodiment of the present invention.
FIG. 2 is a configuration diagram showing a two-frequency matching circuit according to a second embodiment of the present invention.
3 is an explanatory diagram showing frequency characteristics of reflection amplitude in the two-frequency matching circuit of FIG. 2; FIG.
4 is an explanatory diagram showing a locus on a Smith chart of a reflection coefficient at an input terminal of the two-frequency matching circuit of FIG. 2;
FIG. 5 is a block diagram showing a two-frequency matching circuit according to Embodiment 3 of the present invention.
6 is an explanatory diagram showing frequency characteristics of reflection amplitude in the two-frequency matching circuit of FIG. 5. FIG.
7 is an explanatory diagram showing a locus on a Smith chart of a reflection coefficient at an input terminal of the two-frequency matching circuit of FIG.
FIG. 8 is a configuration diagram showing a two-frequency matching circuit according to a fourth embodiment of the present invention.
FIG. 9 is a block diagram showing a two-frequency matching circuit according to a fifth embodiment of the present invention.
FIG. 10 is a configuration diagram showing a two-frequency matching circuit according to a sixth embodiment of the present invention.
11 is an explanatory diagram showing frequency characteristics of reflection amplitude in the two-frequency matching circuit of FIG.
12 is an explanatory diagram showing a locus on a Smith chart of a reflection coefficient at an input terminal of the two-frequency matching circuit of FIG.
FIG. 13 is a block diagram showing a two-frequency matching circuit according to a seventh embodiment of the present invention.
14 is an explanatory diagram showing frequency characteristics of reflection amplitude in the two-frequency matching circuit of FIG.
15 is an explanatory diagram showing a locus on a Smith chart of a reflection coefficient at an input terminal of the two-frequency matching circuit of FIG.
FIG. 16 is a block diagram showing a two-frequency matching circuit according to an eighth embodiment of the present invention.
[Explanation of symbols]
1 load 1a series resonance circuit 1b resistance 2 output terminal 3 first matching circuit (matching means) 3a parallel resonance circuit 4 second matching circuit (matching means) 4a series resonance circuit 4b parallel resonance Circuit, 5 third matching circuit (matching means), 5a series resonance circuit, 5b parallel resonance circuit, 6 input terminals, 7 power supply, 7a ideal voltage source, 7b internal resistance, 8 power supply, 8a ideal voltage source, 8b internal resistance , 9 Impedance transformer, 11 Load, 11a Parallel resonant circuit, 11b Conductor, 13 Fourth matching circuit (matching means), 13a Series resonant circuit, 14 Fifth matching circuit (matching means), 14a Parallel resonant circuit, 14b Series resonance circuit, 15th sixth matching circuit (matching means), 15a parallel resonance circuit, 15b series resonance circuit.

Claims

In a two-frequency matching circuit for impedance matching between a load having a series resonance circuit and a resistor connected in series and a power source having an internal resistance, a first matching circuit including a parallel resonance circuit connected to the load, and one end Is connected to the first matching circuit, and the other end is connected to the power source. And a two-frequency matching circuit.

In a two-frequency matching circuit for impedance matching between a load having a series resonance circuit and a resistor connected in series and a power source having an internal resistance, a first matching circuit including a parallel resonance circuit connected to the load, and one end A second resonant circuit having one end connected to the first matching circuit, and a series resonant circuit. And a series circuit of parallel resonant circuits, and includes a third matching circuit having one end connected to the second matching circuit and the other end connected to the power source. Frequency matching circuit.

3. The dual frequency matching circuit according to claim 2 , wherein a plurality of second and third matching circuits are alternately inserted between the first matching circuit and the power source.

In a two-frequency matching circuit for impedance matching between a parallel resonant circuit whose one end is grounded and a load whose resistance is connected in parallel with a power source having an internal resistance, a series whose one end connected to the load is grounded A fifth matching circuit comprising a resonance circuit, a series circuit of a parallel resonance circuit and a series resonance circuit, one end connected to the fourth matching circuit and the other end connected to the power source is a fifth. A dual-frequency matching circuit.

In a two-frequency matching circuit for impedance matching between a parallel resonant circuit whose one end is grounded and a load whose resistance is connected in parallel with a power source having an internal resistance, a series whose one end connected to the load is grounded The fourth matching circuit is composed of a resonance circuit, a series circuit of a parallel resonance circuit and a series resonance circuit, a fifth matching circuit having one end connected to the fourth matching circuit, and one end grounded. A parallel resonance circuit and a series resonance circuit having one end grounded, and one end connected to the fifth matching circuit and the other end connected to the power source. And a dual-frequency matching circuit.

6. The two-frequency matching circuit according to claim 5 , wherein a plurality of fifth and sixth matching circuits are alternately inserted between the fourth matching circuit and the power source.

A series resonant circuit and a parallel resonant circuit are formed using an inductor and a capacitor, and the values of the inductor and the capacitor and the internal resistance of the power source are set so that the reflection coefficient within the predetermined frequency band has an equiripple characteristic. dual-frequency matching circuit according to any one of claims 1 to 6, characterized in that setting the value.

The dual-frequency matching circuit according to any one of claims 1 to 7 , further comprising an impedance transformer for impedance-transforming an internal resistance of the power source.

The dual-frequency matching circuit according to any one of claims 1 to 8 , wherein the load is an antenna.