JP4214590B2 - Rotary encoder - Google Patents

Rotary encoder Download PDF

Info

Publication number
JP4214590B2
JP4214590B2 JP36918098A JP36918098A JP4214590B2 JP 4214590 B2 JP4214590 B2 JP 4214590B2 JP 36918098 A JP36918098 A JP 36918098A JP 36918098 A JP36918098 A JP 36918098A JP 4214590 B2 JP4214590 B2 JP 4214590B2
Authority
JP
Japan
Prior art keywords
down counter
data
power
initial value
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36918098A
Other languages
Japanese (ja)
Other versions
JP2000193488A (en
Inventor
博三 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP36918098A priority Critical patent/JP4214590B2/en
Publication of JP2000193488A publication Critical patent/JP2000193488A/en
Application granted granted Critical
Publication of JP4214590B2 publication Critical patent/JP4214590B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Optical Transform (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回転体の回転位置を検出するためのロータリーエンコーダに関するものであり、特に3相ACサーボモータに組込まれて使用されるインクリメンタルエンコーダに関するものである。
【0002】
【従来の技術】
各種機械の駆動用に使用されるサーボモータにはブラシ付きのDCサーボモータとブラシのないACサーボモータがあり、近年モータ保守の容易さからACサーボモータの需要が増している。
【0003】
サーボ系の位置検出器にもさまざまな種類があるが、近年サーボモータに組込まれて使用される位置検出器としてロータリーエンコーダが普及している。ACサーボモータに組込まれるエンコーダにはインクリメンタルタイプとアブソリュートタイプがあり、インクリメンタルタイプは各種機械のACサーボモータに取付けられ広く使用されており、ACサーボ用エンコーダとして主流を占めている。
【0004】
一方、アブソリュートタイプは1回転内の絶対位置が判別できるエンコーダで原点復帰動作が不要なことから多関節ロボット等のロボット用サーボモータなどに普及している。
【0005】
以下に従来のインクリメンタルエンコーダについて説明する。図10は従来のインクリメンタルエンコーダの構成を示すものであり、91は発光素子、92は回転スリット板、93は受光素子、94は波形整形回路、95は信号伝送回路である。
【0006】
出力信号は図11に示すように、回転方向が判別できるように互いに90度位相差を有するA,B2相の信号と、1回転1パルスの原点基準Z信号と、ACサーボモータの相励磁切替えのためのコミュテーション信号CS1,CS2,CS3を備えている。
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、出力信号の数が多いので配線数が多くなり量産性が悪く、機器への誤配線、信号線自信の断線も起こりやすいという問題点があった。
【0008】
本発明は上記従来の問題点を解決するもので、エンコーダの出力信号数を減らし、量産性が高く信頼性が高いインクリメンタルエンコーダを提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の課題を解決するために本発明は、互いに90度位相差を有するA,B2相のインクリメンタル信号と、1回転中の原点を示す基準信号Zと、3相ACサーボモータの相励磁切替え信号(コミュテーション信号)CS1,CS2,CS3相とを出力する原信号出力部と、エンコーダ主電源のオン、オフ状態を検出する電源ON/OFF検出回路と、A,B2相の位相によりカウントアップパルスおよびダウンパルスを出力する方向弁別回路と、カウント初期データのプリロードができ前記方向弁別回路の出力パルスをカウントする第1アップダウンカウンタおよび第2アップダウンカウンタと、電源ON後のA,B2相のレベルにより前記第1アップダウンカウンタおよび第2アップダウンカウンタにプリロードする初期データを出力する第1初期値検出回路と、前記基準信号Zにより前記第1アップダウンカウンタまたは第2アップダウンカウンタにプリロードするオフセットデータおよびプリロード動作の完了を示すプリロードフラグを出力する第2初期値検出回路と、外部からのデータ要求信号を受信し要求信号受信と同時に前記原信号出力部からのCS1,CS2,CS3相と前記第1アップダウンカウンタおよび第2アップダウンカウンタからのデータとプリロードフラグを保持、かつシリアルデータに変換し出力するデータ送受信回路とを備えたものである。
【0010】
上記手段によって、エンコーダの出力信号であるA,B,Z,CS1,CS2,CS3の信号をシリアルデータとして1回線で伝送できるため、エンコーダ出力信号数が大幅に削減でき、機器への組込みを含め量産性に優れ信頼性の高いロータリーエンコーダを得ることができる。
【0011】
【発明の実施の形態】
上記課題を解決するために本発明は、互いに90度位相差を有するA,B2相のインクリメンタル信号と、1回転中の原点を示す基準信号Zと、3相ACサーボモータの相励磁切替え信号(コミュテーション信号)CS1,CS2,CS3相とを出力する原信号出力部と、エンコーダ主電源のオン、オフ状態を検出する電源ON/OFF検出回路と、A,B2相の位相によりカウントアップパルスおよびダウンパルスを出力する方向弁別回路と、カウント初期データのプリロードができ前記方向弁別回路の出力パルスをカウントする第1アップダウンカウンタおよび第2アップダウンカウンタと、電源ON後のA,B2相のレベルにより前記第1アップダウンカウンタおよび第2アップダウンカウンタにプリロードする初期データを出力する第1初期値検出回路と、前記基準信号Zにより前記第1アップダウンカウンタまたは第2アップダウンカウンタにプリロードするオフセットデータおよびプリロード動作の完了を示すプリロードフラグを出力する第2初期値検出回路と、外部からのデータ要求信号を受信し要求信号受信と同時に前記原信号出力部からのCS1,CS2,CS3相と前記第1アップダウンカウンタおよび第2アップダウンカウンタからのデータとプリロードフラグを保持、かつシリアルデータに変換し出力するデータ送受信回路とを備えたロータリーエンコーダである。
【0012】
また、電源ON/OFF検出回路からの電源ON情報により、第1初期値検出回路からのデータを第1アップダウンカウンタおよび第2アップダウンカウンタにプリロードし、初回の基準信号Zにより第2初期値検出回路から出力されるオフセットデータとして0(ゼロ)を第2アップダウンカウンタにプリロードするロータリーエンコーダである。
【0013】
また、電源ON/OFF検出回路からの電源ON情報により、第1初期値検出回路からのデータを第1アップダウンカウンタおよび第2アップダウンカウンタにプリロードし、初回の基準信号Zにより第2初期値検出回路から出力されるオフセットデータとしてエンコーダ1回転当りの分解能以上でカウンタの最上位ビットが“1”となる値を第2アップダウンカウンタにプリロードするロータリーエンコーダである。
【0014】
さらに、電源ON/OFF検出回路からの電源ON情報により、第1初期値検出回路からのデータを第1アップダウンカウンタに、前記第1初期値検出回路からのデータにエンコーダ1回転当りの分解能以上の値を加算したデータを第2アップダウンカウンタにプリロードし、初回の基準信号Zにより第2初期値検出回路から出力されるオフセットデータとして0(ゼロ)を第2アップダウンカウンタにプリロードするロータリーエンコーダである。
【0015】
このように、エンコーダ出力信号数を大幅に削減することができる。
また、第1アップダウンカウンタと第2アップダウンカウンタとのデータ比較により電源投入時から基準信号Zまでの移動量および第2アップダウンカウンタのデータより基準信号Zからの移動量を得ることができる。
【0016】
また、第2アップダウンカウンタのデータ変化を観測することで初回の基準信号Zの検知有無、かつ第2アップダウンカウンタの最上位ビットを除くデータと第1アップダウンカウンタとの比較により電源投入時から基準信号Zまでの移動量および第2アップダウンカウンタの最上位ビットを除くデータより基準信号Zからの移動量を得ることができる。
【0017】
さらに、第2アップダウンカウンタのデータ変化を観測することで初回の基準信号Zの検知有無、かつ第2アップダウンカウンタのデータより基準信号Zからの移動量を得ることができる。
【0018】
【実施例】
以下本発明の実施例について、図面を参照して説明する。
【0019】
図1は本発明の一実施例におけるロータリーエンコーダの構成図である。図1において11は原信号出力部、12は方向弁別回路、13は第1初期値検出回路、14は第2初期値検出回路、15はnビットの第1アップダウンカウンタ、16はmビットの第2アップダウンカウンタ、17はデータ送受信回路、18は電源ON/OFF検出回路、19は双方向性バス、20はディジタル加算器、21はANDゲート素子である。
【0020】
原信号出力部11は従来のインクリメンタルエンコーダと同様に図10に示す発光素子91、回転スリット板92、受光素子93、波形整形回路94より構成され、出力信号の代表例としては図11のようなインクリメンタル信号および3相励磁切替えコミュテーション信号が出力される。
【0021】
図2は方向弁別回路12の動作波形例であり、A相がB相より進み位相のときはダウンパルスが出力され、A相がB相より遅れ位相のときはアップパルスが出力される。このアップパルス、ダウンパルスはアップダウンカウンタ15および16に入力されパルスを計数しカウントデータが変化する。
【0022】
図3(a)は第1初期値検出回路の動作波形例、図3(b)はその回路例であり、A,B相の信号“H”,“L”により2ビットの初期値D1,D0が出力される。
【0023】
図4(a)は第1アップダウンカウンタおよび第2アップダウンカウンタの動作波形例であり、ここでは16ビットカウンタの動作例を示す。このアップダウンカウンタは主電源ON/OFF検出回路18の出力であるロード信号または第2初期値検出回路から出力されるロード信号により、データプリロード動作とカウント動作が切替えられるパルスカウンタになっている。
【0024】
図4(b)は前記第1アップダウンカウンタおよび第2アップダウンカウンタの全体動作波形例である。
【0025】
図5は第2初期値検出回路の動作波形例であり、電源ON後初回の基準信号Zの入力によりロード信号およびロードフラグの出力を行う。
【0026】
以下、上記構成のロータリーエンコーダについてその動作説明をする。
図6は本発明の一実施例であり、電源ON後の初回の基準信号Zの検出により第2アップダウンカウンタ16に0(ゼロ)をプリロードする実施例である。
【0027】
まず主電源がONになると原信号出力部11よりA,B,Z,CS1,CS2,CS3信号が出力される。例えばA相“H”,B相“L”で主電源ONした場合、第1初期値検出回路13によりD1=0,D0=0となり、電源ON/OFF検出回路18からのロード信号により第1アップダウンカウンタ15には“0000”(16進数)がロードされ、また、第2アップダウンカウンタ16には前記第1初期値検出回路13からのデータと動作モードにもとづき決まる第2初期値検出回路14からのオフセットデータ“0000”とをディジタル加算器20にて加算した“0000”(16進数)がカウント初期値としてプリロードされる。
【0028】
次に軸がCCWに回転すると方向弁別回路12からのアップパルスをカウントし、前記アップダウンカウンタのカウントデータは増加方向に変化する。
【0029】
さらに軸がCCWに回転し電源ON後、はじめて基準信号Z相を検出すると動作モードにもとづき第2初期値検出回路14によりオフセットデータとして0(ゼロ)が出力され、ディジタル加算器20により第1初期値検出回路からのデータにオフセットデータ“0000”が加算され第2アップダウンカウンタ16のロードデータとなる。同時にANDゲート素子21を介して第2初期値検出回路14からのロード信号により前記ロードデータが第2アップダウンカウンタ16にロードされカウンタは一旦“0000”(16進数)になった後カウント動作を継続する。
【0030】
ここで、エンコーダ内のデータは、データ送受信回路17および双方向性バス19を介して上位機器例えばサーボドライバ等とデータ通信が行われ、エンコーダデータが必要なタイミングに応じてデータ要求信号がサーボドライバ側からエンコーダ側へ送信され、エンコーダ側ではこの要求信号を受信すると同時にエンコーダ内のデータを保持しシリアルデータに変換した後サーボドライバ側へデータを出力する。
【0031】
図6のa,b,c,d,eはデータ通信にてエンコーダ内データをサーボドライバ側へ出力する時のタイミングパルス発生点であり、このタイミングにより第1アップダウンカウンタ15、第2アップダウンカウンタ16および原信号出力部11からのCS1,CS2,CS3信号がデータ送受信回路17にて保持されシリアルデータに変換された後データ出力される。
【0032】
上位機器であるサーボドライバ側ではエンコーダからのデータを受信したのちさらに上位機器であるNC装置等に位置情報を出力するため受信したデータからA,B,Z相信号への復元を行う。ここで非常に重要なことはいかにして正確な位置でZ相信号の復元を行うかである。
【0033】
図6において第1アップダウンカウンタだけに着目しタイミングパルス毎にカウントデータを見た場合、b点からc点の間ではZ相を通過しているので、この場合Z相を正確に復元することは不可能である。ここで第2アップダウンカウンタと合わせてデータを着目すると、b点からc点における第1アップダウンカウンタの変化量xと第2アップダウンカウンタの“0”からの変化量yよりタイミングパルス間内のZ相の位置が判別でき、サーボドライバ側では受信したデータよりc点からd点の間でA,B相を何パルス復元し、かつこの復元するパルスのどの位置でZ相を復元してよいかが容易に行えるようになる。
【0034】
図7は本発明の一実施例であり、電源ON後の初回の基準信号Zの検出により第2アップダウンカウンタ16にエンコーダ1回転の分解能以上の値でカウンタの最上位ビットが“1”となる値、例えばエンコーダの分解能が16ビットの場合10000(16進数)を加算した値をプリロードする実施例であり、アップダウンカウンタの基本動作は前記図6と同じである。
【0035】
この場合、サーボドライバ側では第2アップダウンカウンタ16のデータ変化を常に観測し、1回転分解能以上のデータ変化を検出することによって初回Z相検出の有無を判別することができ、プリロードフラグが削減できる。
【0036】
また、Z相復元においては図6と同様にb点からc点における第1アップダウンカウンタ15の変化量xと第2アップダウンカウンタ16のデータの内最上位ビットを除く下位16ビットの変化量即ち変化量yによりZ相復元のための情報を得ることができる。
【0037】
図8は図7におけるカウンタ動作をグローバルに見た場合の動作図であり、エンコーダの1回転の分解能が16ビットの場合、第1アップダウンカウンタ15は電源ON後“0000”から回転量に応じて“FFFF”の間をサイクリックにカウント動作し、一方第2アップダウンカウンタ16は初回の基準信号Zの検出以後“10000”から“1FFFF”の間をサイクリックにカウント動作する。この場合、初回のZ相検出以後は第2アップダウンカウンタの“0000”がZ相の位置データ(絶対位置)として定義でき、サーボドライバ側でのZ相の復元が容易になる。
【0038】
図9は本発明の一実施例であり、電源ON後の第2アップダウンカウンタ16のカウント初期値としてエンコーダ1回転の分解能以上の値、例えばエンコーダの分解能が16ビットの場合10000(16進数)を初期値とし、初回の基準信号Zにより第2アップダウンカウンタ16に“0”をロードする場合であり、アップダウンカウンタの基本動作は前記図6および図7と同じである。
【0039】
この場合も、サーボドライバ側では第2アップダウンカウンタ16のデータ変化を常に観測し、1回転分解能以上のデータ変化を検出することによって初回Z相検出の有無を判別することができ、プリロードフラグが削減できる。
【0040】
また、Z相復元においては図6と同様にb点からc点における第1アップダウンカウンタ 15の変化量xと第2アップダウンカウンタ16の“0”からの変化量yによりZ相復元のための情報を得ることができる。
【0041】
以上のようにデータプリロードが可能なアップダウンカウンタ2つとデータロード動作の組合せ、およびエンコーダ内のデータをシリアルデータとして出力することによりエンコーダから出力される信号線数を大幅に削減すると同時にエンコーダからのシリアルデータをもとにA,B,Z相の復元が容易に実現できる。
【0042】
【発明の効果】
上記の実施例から明らかなように本発明は、A,B,Z,CS1,CS2,CS3信号をシリアルデータとしてデータ伝送することにより、従来14本必要としていた信号線数を4本まで削減することができ、量産性の向上と信頼性の高いロータリーエンコーダを実現できる。
【0043】
また、双方向伝送により、サーボ制御に最適なタイミングでエンコーダデータの要求およびデータ出力が実現できる。
【0044】
さらに、2つのアップダウンカウンタおよびデータロードの組合せ動作により初回の基準信号Zの検出有無および基準信号Zからの正確な移動量の検出を実現することができ、これらの情報をもとにA,B,Z信号の復元を容易にすることができる。
【図面の簡単な説明】
【図1】本発明の実施例のロータリーエンコーダの構成図
【図2】本発明の実施例の方向弁別回路の動作波形説明図
【図3】(a)本発明の実施例の第1初期値検出回路の動作波形を示す図
(b)同動作回路の説明図
【図4】(a)本発明の実施例のアップダウンカウンタの詳細動作を示す図
(b)同アップダウンカウンタの全体動作説明図
【図5】本発明の実施例の第2初期値検出回路の動作波形説明図
【図6】本発明の実施例の第1アップダウンカウンタおよび第2アップダウンカウンタの動作説明図
【図7】本発明の実施例の第1アップダウンカウンタおよび第2アップダウンカウンタの動作説明図
【図8】本発明の実施例の第1アップダウンカウンタおよび第2アップダウンカウンタの全体動作説明図
【図9】本発明の実施例の第1アップダウンカウンタおよび第2アップダウンカウンタの動作説明図
【図10】従来のロータリーエンコーダ構成図
【図11】従来のロータリーエンコーダ動作波形図
【符号の説明】
11 原信号出力部
12 方向弁別回路
13 第1初期値検出回路
14 第2初期値検出回路
15 第1アップダウンカウンタ
16 第2アップダウンカウンタ
17 データ送受信回路
18 電源ON/OFF検出回路
19 双方向性バス
20 ディジタル加算器
21 ANDゲート素子
91 発光素子
92 回転スリット板
93 受光素子
94 波形整形回路
95 信号伝送回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a rotary encoder for detecting the rotational position of a rotating body, and more particularly to an incremental encoder used by being incorporated in a three-phase AC servomotor.
[0002]
[Prior art]
Servo motors used for driving various machines include DC servo motors with brushes and AC servo motors without brushes. In recent years, demand for AC servo motors has increased due to the ease of motor maintenance.
[0003]
There are various types of servo system position detectors. In recent years, rotary encoders have become widespread as position detectors incorporated in servo motors. There are an incremental type and an absolute type as an encoder incorporated in an AC servo motor. The incremental type is attached to an AC servo motor of various machines and widely used, and occupies the mainstream as an AC servo encoder.
[0004]
On the other hand, the absolute type is an encoder that can determine the absolute position within one rotation and does not require an origin return operation, and is therefore widely used in robot servo motors such as articulated robots.
[0005]
A conventional incremental encoder will be described below. FIG. 10 shows the configuration of a conventional incremental encoder, in which 91 is a light emitting element, 92 is a rotating slit plate, 93 is a light receiving element, 94 is a waveform shaping circuit, and 95 is a signal transmission circuit.
[0006]
As shown in FIG. 11, the output signals are A and B phase signals having a phase difference of 90 degrees so that the rotation direction can be discriminated, an origin reference Z signal for one rotation and one pulse, and phase excitation switching of an AC servo motor. Are provided with commutation signals CS1, CS2 and CS3.
[0007]
[Problems to be solved by the invention]
However, the conventional configuration has a problem in that the number of output signals is large and the number of wirings is large, resulting in poor mass productivity, and erroneous wiring to devices and disconnection of signal lines are likely to occur.
[0008]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described conventional problems, and to provide an incremental encoder that reduces the number of output signals of an encoder, has high productivity and high reliability.
[0009]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides an A and B phase incremental signal having a phase difference of 90 degrees from each other, a reference signal Z indicating the origin during one rotation, and a phase excitation switching signal for a three-phase AC servomotor. (Commutation signal) Original signal output unit that outputs CS1, CS2, and CS3 phases, power supply ON / OFF detection circuit that detects the on / off state of the encoder main power supply, and count-up pulses based on the phases of A and B2 phases And a direction discriminating circuit that outputs a down pulse, a first up / down counter and a second up / down counter that can preload count initial data and count the output pulses of the direction discriminating circuit, and A and B two-phases after power ON Outputs initial data to be preloaded to the first up / down counter and the second up / down counter according to the level. A first initial value detection circuit; a second initial value detection circuit that outputs offset data to be preloaded to the first up / down counter or the second up / down counter by the reference signal Z and a preload flag indicating completion of a preload operation; Receiving an external data request signal, and simultaneously holding the CS1, CS2 and CS3 phases from the original signal output unit, the data from the first up / down counter and the second up / down counter, and a preload flag; And a data transmission / reception circuit for converting to serial data and outputting the serial data.
[0010]
By the above means, the encoder output signals A, B, Z, CS1, CS2, CS3 can be transmitted as serial data in one line, so the number of encoder output signals can be greatly reduced, including incorporation into equipment. A highly reliable rotary encoder with excellent mass productivity can be obtained.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
In order to solve the above-described problems, the present invention provides an A and B phase incremental signal having a phase difference of 90 degrees, a reference signal Z indicating the origin during one rotation, and a phase excitation switching signal ( Commutation signal) an original signal output unit that outputs CS1, CS2, and CS3 phases, a power ON / OFF detection circuit that detects the ON / OFF state of the encoder main power supply, a count-up pulse based on the phases of A and B2, and Direction discriminating circuit that outputs a down pulse, first up / down counter and second up / down counter that can preload count initial data and count the output pulse of the direction discriminating circuit, and levels of A and B phases after power ON To output initial data to be preloaded to the first up / down counter and the second up / down counter. A first initial value detection circuit; a second initial value detection circuit for outputting offset data to be preloaded to the first up / down counter or the second up / down counter by the reference signal Z; and a preload flag indicating completion of the preload operation; The data request signal from the first signal is received, and simultaneously with the reception of the request signal, the CS1, CS2 and CS3 phases from the original signal output unit, the data from the first up / down counter and the second up / down counter, the preload flag are held, and the serial The rotary encoder includes a data transmission / reception circuit that converts data into data and outputs the data.
[0012]
Further, the data from the first initial value detection circuit is preloaded to the first up / down counter and the second up / down counter based on the power ON information from the power ON / OFF detection circuit, and the second initial value is determined based on the first reference signal Z. This is a rotary encoder that preloads 0 (zero) as offset data output from the detection circuit to the second up / down counter.
[0013]
Further, the data from the first initial value detection circuit is preloaded to the first up / down counter and the second up / down counter based on the power ON information from the power ON / OFF detection circuit, and the second initial value is determined based on the first reference signal Z. This is a rotary encoder that preloads the second up / down counter with a value at which the most significant bit of the counter becomes “1” as the offset data output from the detection circuit at a resolution higher than the resolution per one rotation of the encoder.
[0014]
Further, based on the power ON information from the power ON / OFF detection circuit, the data from the first initial value detection circuit is supplied to the first up / down counter, and the data from the first initial value detection circuit is equal to or higher than the resolution per encoder rotation. Rotary encoder that preloads the second up / down counter with data obtained by adding the values of 0 and preloads 0 (zero) to the second up / down counter as offset data output from the second initial value detection circuit by the first reference signal Z It is.
[0015]
Thus, the number of encoder output signals can be greatly reduced.
Further, by comparing data between the first up / down counter and the second up / down counter, the amount of movement from the time of power-on to the reference signal Z and the amount of movement from the reference signal Z can be obtained from the data of the second up / down counter. .
[0016]
In addition, by observing the data change of the second up / down counter, when the first reference signal Z is detected, and when the power is turned on by comparing the first up / down counter with the data excluding the most significant bit of the second up / down counter To the reference signal Z and the movement amount from the reference signal Z can be obtained from data excluding the most significant bit of the second up / down counter.
[0017]
Further, by observing the data change of the second up / down counter, it is possible to obtain the amount of movement from the reference signal Z from the presence / absence of detection of the first reference signal Z and the data of the second up / down counter.
[0018]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
[0019]
FIG. 1 is a configuration diagram of a rotary encoder in an embodiment of the present invention. In FIG. 1, 11 is an original signal output unit, 12 is a direction discrimination circuit, 13 is a first initial value detection circuit, 14 is a second initial value detection circuit, 15 is an n-bit first up / down counter, and 16 is an m-bit counter. A second up / down counter, 17 is a data transmission / reception circuit, 18 is a power ON / OFF detection circuit, 19 is a bidirectional bus, 20 is a digital adder, and 21 is an AND gate element.
[0020]
The original signal output unit 11 includes the light emitting element 91, the rotary slit plate 92, the light receiving element 93, and the waveform shaping circuit 94 shown in FIG. 10 as in the conventional incremental encoder. A typical example of the output signal is as shown in FIG. An incremental signal and a three-phase excitation switching commutation signal are output.
[0021]
FIG. 2 shows an example of operation waveforms of the direction discriminating circuit 12. When the A phase is ahead of the B phase, a down pulse is output, and when the A phase is behind the B phase, an up pulse is output. The up pulse and the down pulse are input to the up / down counters 15 and 16, and the count data is changed by counting the pulses.
[0022]
3A shows an example of the operation waveform of the first initial value detection circuit, and FIG. 3B shows an example of the circuit thereof. The A and B phase signals “H” and “L” are used to generate a 2-bit initial value D1, D0 is output.
[0023]
FIG. 4A shows an example of operation waveforms of the first up / down counter and the second up / down counter. Here, an example of operation of the 16-bit counter is shown. This up / down counter is a pulse counter in which the data preload operation and the count operation are switched by the load signal output from the main power ON / OFF detection circuit 18 or the load signal output from the second initial value detection circuit.
[0024]
FIG. 4B is an example of the entire operation waveform of the first up / down counter and the second up / down counter.
[0025]
FIG. 5 is an example of operation waveforms of the second initial value detection circuit, and a load signal and a load flag are output when the reference signal Z is input for the first time after the power is turned on.
[0026]
The operation of the rotary encoder having the above configuration will be described below.
FIG. 6 shows an embodiment of the present invention, in which 0 (zero) is preloaded to the second up / down counter 16 when the first reference signal Z is detected after the power is turned on.
[0027]
First, when the main power is turned on, the A, B, Z, CS1, CS2, and CS3 signals are output from the original signal output unit 11. For example, when the main power supply is turned on in the A phase “H” and the B phase “L”, the first initial value detection circuit 13 sets D1 = 0 and D0 = 0, and the first signal is detected by the load signal from the power supply ON / OFF detection circuit 18. The up / down counter 15 is loaded with “0000” (hexadecimal number), and the second up / down counter 16 is a second initial value detection circuit determined based on the data from the first initial value detection circuit 13 and the operation mode. “0000” (hexadecimal number) obtained by adding the offset data “0000” from 14 to the digital adder 20 is preloaded as a count initial value.
[0028]
Next, when the shaft rotates to CCW, the up pulse from the direction discriminating circuit 12 is counted, and the count data of the up / down counter changes in the increasing direction.
[0029]
Further, when the reference signal Z phase is detected for the first time after the shaft rotates to CCW and the power is turned on, 0 (zero) is output as offset data by the second initial value detection circuit 14 based on the operation mode, and the digital adder 20 outputs the first initial value. The offset data “0000” is added to the data from the value detection circuit and becomes the load data of the second up / down counter 16. At the same time, the load data is loaded into the second up / down counter 16 by the load signal from the second initial value detection circuit 14 via the AND gate element 21, and the counter once counts to "0000" (hexadecimal number) and then performs the count operation. continue.
[0030]
Here, the data in the encoder is communicated with a host device such as a servo driver via the data transmission / reception circuit 17 and the bidirectional bus 19, and the data request signal is sent to the servo driver according to the timing when the encoder data is required. The encoder side receives this request signal, and simultaneously holds the data in the encoder and converts it into serial data, and then outputs the data to the servo driver side.
[0031]
In FIG. 6, a, b, c, d, and e are timing pulse generation points when data in the encoder is output to the servo driver side by data communication. At this timing, the first up / down counter 15 and the second up / down counter The CS1, CS2, and CS3 signals from the counter 16 and the original signal output unit 11 are held in the data transmission / reception circuit 17 and converted into serial data, and then output as data.
[0032]
On the servo driver side which is the host device, after receiving the data from the encoder, the received data is restored to the A, B, and Z phase signals in order to output position information to the NC device or the like which is the host device. What is very important here is how to restore the Z-phase signal at an accurate position.
[0033]
In FIG. 6, when focusing on only the first up / down counter and viewing the count data for each timing pulse, the Z phase passes between the points b and c, so in this case the Z phase must be accurately restored. Is impossible. Here, when attention is paid to the data together with the second up / down counter, the timing pulse is calculated from the change amount x of the first up / down counter and the change amount y from “0” of the second up / down counter from the point b to the point c. The Z-phase position of the servo driver can be discriminated, and the servo driver side restores how many pulses of the A and B phases between points c and d from the received data, and at which position of the restored pulse the Z phase is restored. You can easily do better.
[0034]
FIG. 7 shows an embodiment of the present invention. When the first reference signal Z is detected after the power is turned on, the second up / down counter 16 has a value equal to or higher than the resolution of one rotation of the encoder and the most significant bit of the counter is “1”. When the encoder resolution is 16 bits, for example, a value obtained by adding 10000 (hexadecimal number) is preloaded, and the basic operation of the up / down counter is the same as in FIG.
[0035]
In this case, the servo driver side always observes the data change of the second up / down counter 16 and can detect the presence or absence of the first Z phase detection by detecting the data change of one rotation resolution or more, thereby reducing the preload flag. it can.
[0036]
In the Z-phase restoration, similarly to FIG. 6, the change amount x of the first up / down counter 15 and the change amount of the lower 16 bits excluding the most significant bit of the data of the second up / down counter 16 from the point b to the point c. That is, information for restoring the Z phase can be obtained from the change amount y.
[0037]
FIG. 8 is an operation diagram when the counter operation in FIG. 7 is viewed globally. When the resolution of one rotation of the encoder is 16 bits, the first up / down counter 15 responds to the rotation amount from “0000” after the power is turned on. Thus, the second up / down counter 16 performs a cyclic operation between “10000” and “1FFFF” after the first detection of the reference signal Z. In this case, after the first Z-phase detection, “0000” of the second up / down counter can be defined as the Z-phase position data (absolute position), and the Z-phase can be easily restored on the servo driver side.
[0038]
FIG. 9 shows an embodiment of the present invention. As the initial count value of the second up / down counter 16 after the power is turned on, a value equal to or higher than the resolution of one rotation of the encoder, for example, 10000 (hexadecimal number) when the encoder resolution is 16 bits. Is the initial value, and “0” is loaded into the second up / down counter 16 by the first reference signal Z, and the basic operation of the up / down counter is the same as in FIG. 6 and FIG.
[0039]
In this case as well, the servo driver side can always observe the data change of the second up / down counter 16 and detect the data change of one rotation resolution or more to determine whether or not the first Z phase is detected, and the preload flag is set. Can be reduced.
[0040]
Further, in the Z-phase restoration, in order to restore the Z-phase, the change amount x of the first up / down counter 15 and the change amount y of the second up / down counter 16 from “0” from the point b to the point c are the same as in FIG. Information can be obtained.
[0041]
As described above, the combination of two up / down counters capable of data preloading and the data loading operation, and outputting the data in the encoder as serial data greatly reduces the number of signal lines output from the encoder and at the same time from the encoder. A, B, and Z phases can be easily restored based on serial data.
[0042]
【The invention's effect】
As is apparent from the above embodiments, the present invention reduces the number of signal lines, which conventionally required 14 lines, to 4 by transmitting A, B, Z, CS1, CS2 and CS3 signals as serial data. Therefore, it is possible to realize a rotary encoder with high productivity and high reliability.
[0043]
Also, bidirectional data transmission makes it possible to request encoder data and output data at the optimal timing for servo control.
[0044]
Further, by combining the two up / down counters and the data load, it is possible to detect the presence or absence of the first reference signal Z and to accurately detect the amount of movement from the reference signal Z. Based on these information, A, The restoration of the B and Z signals can be facilitated.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a rotary encoder according to an embodiment of the present invention. FIG. 2 is an explanatory diagram of operation waveforms of a direction discriminating circuit according to an embodiment of the present invention. FIG. 4B is a diagram illustrating operation waveforms of the detection circuit. FIG. 4A is a diagram illustrating detailed operation of the up / down counter according to the embodiment of the present invention. FIG. 4B is a diagram illustrating the entire operation of the up / down counter. FIG. 5 is a diagram illustrating operation waveforms of the second initial value detection circuit according to the embodiment of the present invention. FIG. 6 is a diagram illustrating operations of the first up / down counter and the second up / down counter according to the embodiment of the present invention. FIG. 8 is a diagram illustrating the operation of the first up / down counter and the second up / down counter according to the embodiment of the present invention. FIG. 8 is a diagram illustrating the overall operation of the first up / down counter according to the embodiment of the present invention. 9. First embodiment of the present invention Operation diagram-down counter and second up-down counter 10 shows the conventional rotary encoder configuration diagram [11] Conventional rotary encoder operation waveform diagram EXPLANATION OF REFERENCE NUMERALS
11 Original Signal Output Unit 12 Direction Discriminating Circuit 13 First Initial Value Detection Circuit 14 Second Initial Value Detection Circuit 15 First Up / Down Counter 16 Second Up / Down Counter 17 Data Transmission / Reception Circuit 18 Power ON / OFF Detection Circuit 19 Bidirectional Bus 20 Digital adder 21 AND gate element 91 Light emitting element 92 Rotating slit plate 93 Light receiving element 94 Waveform shaping circuit 95 Signal transmission circuit

Claims (4)

互いに90度位相差を有するA,B2相のインクリメンタル信号と、1回転中の原点を示す基準信号Zと、3相ACサーボモータの相励磁切替え信号(コミュテーション信号)CS1,CS2,CS3相とを出力する原信号出力部と、エンコーダ主電源のオン、オフ状態を検出する電源ON/OFF検出回路と、A,B2相の位相によりカウントアップパルスおよびダウンパルスを出力する方向弁別回路と、カウント初期データのプリロードができ前記方向弁別回路の出力パルスをカウントする第1アップダウンカウンタおよび第2アップダウンカウンタと、電源ON後のA,B2相のレベルにより前記第1アップダウンカウンタおよび第2アップダウンカウンタにプリロードする初期データを出力する第1初期値検出回路と、電源ON後前記基準信号Zが初めて”L”レベルから”H”レベルに変化して1回転中の原点を示すと前記第2アップダウンカウンタにプリロードするオフセットデータおよびオフセットデータを第2アップダウンカウンタにプリロードするためのロード信号およびプリロード動作の完了を示すプリロードフラグを出力する第2初期値検出回路と、外部からのデータ要求信号を受信し要求信号受信と同時に前記原信号出力部からのCS1,CS2,CS3相と前記第1アップダウンカウンタおよび第2アップダウンカウンタからのデータとプリロードフラグを保持、かつシリアルデータに変換し出力するデータ送受信回路とを備えたロータリーエンコーダ。Incremental signals of phases A and B having a phase difference of 90 degrees from each other, a reference signal Z indicating the origin during one rotation, a phase excitation switching signal (commutation signal) CS1, CS2, CS3 of a three-phase AC servomotor An original signal output unit that outputs an ON / OFF detection circuit that detects an ON / OFF state of an encoder main power supply, a direction discriminating circuit that outputs a count up pulse and a down pulse depending on the phases of the A and B phases, and a count A first up / down counter and a second up / down counter for preloading initial data and counting the output pulses of the direction discriminating circuit, and the first up / down counter and the second up / down counter according to the levels of the A and B phases after the power is turned on. a first initial value detecting circuit for outputting the initial data to be preloaded into the down counter, before after power oN Reference signal Z is first "L" level to "H" to preload the offset data and offset data preload changes in the level and indicating the origin in one rotation to the second up-down counter to the second up-down counter A second initial value detection circuit for outputting a load signal and a preload flag indicating completion of the preload operation, and a CS1, CS2, CS3 phase from the original signal output unit upon receiving the data request signal from the outside and simultaneously receiving the request signal And a data transmission / reception circuit that holds data from the first up / down counter and the second up / down counter and a preload flag, converts the data into serial data, and outputs the serial data. 電源ON/OFF検出回路からの電源ON情報により、第1初期値検出回路からのデータを第1アップダウンカウンタおよび第2アップダウンカウンタにプリロードし、電源ON後基準信号Zが初めて”L”レベルから”H”レベルに変化して1回転中の原点を示すと第2初期値検出回路から出力されるオフセットデータとして0(ゼロ)を第2アップダウンカウンタにプリロードする請求項1記載のロータリーエンコーダ。The power-ON information from the power ON / OFF detecting circuit, the data from the first initial value detecting circuit to preload the first up-down counter and second up-down counter, after power ON reference signal Z is first "L" level 2. A rotary encoder according to claim 1, wherein when the origin changes during one rotation by changing from "H" to "H" level, 0 (zero) is preloaded to the second up / down counter as offset data output from the second initial value detection circuit. . 電源ON/OFF検出回路からの電源ON情報により、第1初期値検出回路からのデータを第1アップダウンカウンタおよび第2アップダウンカウンタにプリロードし、電源ON後基準信号Zが初めて”L”レベルから”H”レベルに変化して1回転中の原点を示すと第2初期値検出回路から出力されるオフセットデータとしてエンコーダ1回転当りの分解能以上でカウンタの最上位ビットが“1”となる値を第2アップダウンカウンタにプリロードする請求項1記載のロータリーエンコーダ。The power-ON information from the power ON / OFF detecting circuit, the data from the first initial value detecting circuit to preload the first up-down counter and second up-down counter, after power ON reference signal Z is first "L" level When the origin from one rotation is indicated by changing from "H" level to "H" level, the value of the most significant bit of the counter is "1" as the offset data output from the second initial value detection circuit at a resolution higher than the resolution per encoder rotation The rotary encoder according to claim 1, wherein the second up / down counter is preloaded. 電源ON/OFF検出回路からの電源ON情報により、第1初期値検出回路からのデータを第1アップダウンカウンタに、前記第1初期値検出回路からのデータにエンコーダ1回転当りの分解能以上の値を加算したデータを第2アップダウンカウンタ
にプリロードし、電源ON後基準信号Zが初めて”L”レベルから”H”レベルに変化して1回転中の原点を示すと第2初期値検出回路から出力されるオフセットデータとして0(ゼロ)を第2アップダウンカウンタにプリロードする請求項1記載のロータリーエンコーダ。
Based on the power ON information from the power ON / OFF detection circuit, the data from the first initial value detection circuit is supplied to the first up / down counter, and the data from the first initial value detection circuit is a value greater than the resolution per encoder rotation. When the reference signal Z changes from “L” level to “H” level for the first time after turning on the power and indicates the origin during one rotation, the second initial value detection circuit The rotary encoder according to claim 1, wherein 0 (zero) is preloaded to the second up / down counter as output offset data.
JP36918098A 1998-12-25 1998-12-25 Rotary encoder Expired - Fee Related JP4214590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36918098A JP4214590B2 (en) 1998-12-25 1998-12-25 Rotary encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36918098A JP4214590B2 (en) 1998-12-25 1998-12-25 Rotary encoder

Publications (2)

Publication Number Publication Date
JP2000193488A JP2000193488A (en) 2000-07-14
JP4214590B2 true JP4214590B2 (en) 2009-01-28

Family

ID=18493774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36918098A Expired - Fee Related JP4214590B2 (en) 1998-12-25 1998-12-25 Rotary encoder

Country Status (1)

Country Link
JP (1) JP4214590B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2080989B1 (en) * 2008-01-18 2012-06-06 Siemens Aktiengesellschaft Measurement system and device for surveillance of a measuring system

Also Published As

Publication number Publication date
JP2000193488A (en) 2000-07-14

Similar Documents

Publication Publication Date Title
US7649332B2 (en) Motor controller having counter to count position error events and method of motor control using same
US4977359A (en) Servo motor system requiring a reduced number of signal transmission lines
JP4214590B2 (en) Rotary encoder
JP3047809B2 (en) Rotary encoder
JP3186490B2 (en) Multiplex encoder
JP4419225B2 (en) Rotary encoder
JPH0850034A (en) Multiple-rotation type absolute encoder
JP3033285B2 (en) Rotary encoder
JP2662900B2 (en) Serial encoder
JP3168861B2 (en) Rotary encoder receiving circuit
JP3362558B2 (en) Rotary encoder
JP3045014B2 (en) Rotary encoder
JPH06258099A (en) Multiple rotation absolute encoder
JP3465458B2 (en) Motor position detector
JP3033297B2 (en) Multi-turn absolute encoder
US20020145544A1 (en) Angular position or position encoder
JPH0626883A (en) Multiple revolution type absolute encoder
JP3448664B2 (en) Multi-turn absolute encoder
JPH0442602B2 (en)
JP2540177B2 (en) Servo motor signal transmission equipment
JP3326849B2 (en) Multi-turn absolute encoder
JP3242861B2 (en) Encoder signal processing device
JP2004163133A (en) Rotary encoder
JPH01148906A (en) Apparatus for detecting angle of rotation of industrial robot
JPH01157284A (en) Signal transmitter of servomotor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees