JP4190251B2 - Power supply network analysis method - Google Patents

Power supply network analysis method Download PDF

Info

Publication number
JP4190251B2
JP4190251B2 JP2002311479A JP2002311479A JP4190251B2 JP 4190251 B2 JP4190251 B2 JP 4190251B2 JP 2002311479 A JP2002311479 A JP 2002311479A JP 2002311479 A JP2002311479 A JP 2002311479A JP 4190251 B2 JP4190251 B2 JP 4190251B2
Authority
JP
Japan
Prior art keywords
power supply
wiring
virtual
terminals
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002311479A
Other languages
Japanese (ja)
Other versions
JP2004145738A (en
Inventor
栄司 藤根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2002311479A priority Critical patent/JP4190251B2/en
Publication of JP2004145738A publication Critical patent/JP2004145738A/en
Application granted granted Critical
Publication of JP4190251B2 publication Critical patent/JP4190251B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回路装置における電源網解析に関するものであり、特に、回路装置内に配置されている回路ブロック内の電源網を考慮した電源網解析に関するものである。
【0002】
【従来の技術】
半導体集積回路装置に代表される回路装置においては、複数の回路ブロックが配置された上で相互に電源配線が接続されて全体の回路が構成されている。電源配線が個々の回路ブロックに必要充分な電源を供給し、全体として正常動作を確保することができるか否かの検証を行うことを目的として電源網解析が行われる。
【0003】
電源網解析は、理想的には、回路装置内に配線されている全ての電源配線について、配線上に有する抵抗を抵抗要素として抵抗網ネットリストを抽出することが必要であり、これにより正確な解析結果を得ることができる。しかしながら、回路規模の増大に伴い回路ブロック内の電源配線網の処理方法が問題となっており、処理方法に応じて解析時間と解析精度が異なってくる。
【0004】
従来より行われている第1の処理方法は、回路ブロック間の電源配線と共に,回路ブロック内の電源配線に対しても抵抗網を抽出する方法である。全ての電源配線を忠実に抵抗網ネットリストにモデル化することができ、高精度の電源網解析が可能となる。
【0005】
従来より行われている第2の処理方法は、特許文献1に開示されている方法である。特許文献1の方法では、電源配線網は、各回路ブロックに電源電圧VDDを供給する電源配線の等価抵抗、および各回路ブロックの電源端子における電流消費量を持つ電流源で構成される。
【0006】
【特許文献1】
特開2000−57186号公報(段落0074、第11図)
【0007】
【発明が解決しようとする課題】
しかしながら、第1の処理方法では、全ての電源配線網パターンから抵抗網を抽出することから、多くの抽出処理時間を要すると共に、回路規模によっては膨大な抵抗網ネットリストとなってしまうため、電源網解析自体にも多大な処理時間を要することとなる。多大な解析時間が必要となり問題である。更に、現実的な時間で電源網解析を行うことができる抵抗網ネットリストには限界があり、解析可能な回路規模が制限されてしまうおそれがあり問題である。
【0008】
また、特許文献1に開示されている第2の処理方法では、回路装置に配置されている回路ブロック内で消費される消費電流を、電流源として各電源端子に割り振って回路ブロック内の電流消費量をモデル化するものの、回路ブロック内の電源配線については抵抗網としてモデル化されないため、回路ブロックを通過する電源電流が電源網解析に反映されず、解析精度上の問題が生ずるおそれがある。
【0009】
本発明は前記従来技術の課題の少なくとも1つを解消するためになされたものであり、回路ブロック内の電源配線を簡略化された抵抗網としてモデル化することにより、解析精度が向上した電源網解析を短時間で行うことが可能な電源網解析方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
前記目的を達成するために、請求項1に係る電源網解析方法は、電源配線との接続位置、および接続配線種の情報を含む2以上の電源端子を有する回路ブロックが少なくとも1つ配置されている回路装置に対して、電源配線を抵抗要素に分割して電源網解析を、コンピュータを用いて構築された解析システムでコンピュータの情報処理として行う際、回路ブロック内において、接続配線種の情報に基づき電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、電源配線と仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする。
【0011】
請求項1の電源網解析方法では、仮想配線生成ステップにより、電源端子の接続配線種の情報に基づいて、回路ブロック内で電源端子間を相互に接続して仮想電源配線を生成する。生成された仮想電源配線を電源配線として追加して、抵抗網抽出ステップにより、電源配線と仮想電源配線とを抵抗要素に分割して抵抗網ネットリストを抽出する。
【0012】
ここで、回路ブロックの対向する境界辺上に2つの電源端子が対向して存在する場合には、対向する境界辺に向かう直線部で電源端子間を接続して仮想電源配線を生成し、2つの前記電源端子が非対向で存在する場合には、対向する境界辺に向かう直線部を、1または2の屈曲部で結んで電源端子間を接続して仮想電源配線を生成することが好ましい。また、この場合の屈曲部は、90°または45°の角度を有して屈曲することが好ましい。
【0013】
これにより、回路ブロック内の電源配線を、仮想電源配線により簡略化して抵抗網ネットリストとして抽出することができるので、全ての電源配線を抵抗網ネットリストとして抽出する場合に比して現実的な解析時間で必要な精度を有する電源網解析を行うことができる。
【0014】
また、回路ブロック内を通過する電源配線が、仮想電源配線としてモデル化されるので、回路ブロックを通過する電源電流についても解析を行うことができ、回路ブロック内の電源配線を考慮しない場合に比して解析精度を向上させることができる。
【0015】
また、請求項4に係る電源網解析方法は、請求項1に記載の電源網解析方法において、仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、仮想配線生成ステップでは、定義された仮想経路に基づき仮想電源配線を生成することを特徴とする。
【0016】
請求項4の電源網解析方法では、仮想経路定義ステップにより、仮想電源配線の経路を仮想配線として定義した上で、仮想配線生成ステップにより、仮想電源配線を生成する。
【0017】
これにより、回路ブロック内の仮想電源配線の回線経路を、予め所定の経路に定義しておくことができるので、回路ブロック内の電源配線に関する属性に応じて仮想電源配線を設定することができ、解析精度の向上に資することができる。
【0018】
更に、電源端子から回路ブロックの対向する境界辺に向かう直線部が、既に配線された仮想電源配線と交差する場合には、電源端子と仮想電源配線とを接続する直線部を新たな仮想電源配線とすることが好ましい。これにより、接続先の電源端子がない場合にも、電源端子に対する仮想電源配線を設定することができる。また、接続先の電源端子がある場合でも、両電源端子を接続するまでもなくより近傍に存在する仮想電源配線との間で新たな仮想電源配線を構成することができる。
【0019】
また、請求項5に係る電源網解析方法は、請求項1に記載の電源網解析方法において、電源端子間、仮想電源配線間、または電源端子と仮想電源配線との接続において相互の接続配線種が異なる場合、配線経路中に接続配線種間を接続する接続部を生成することを特徴とする。これにより、接続配線種の異なる配線経路も1つの仮想電源配線として扱うことができる。
【0020】
ここで、電源端子間、または電源端子と仮想電源配線とが接続される場合には、生成される仮想電源配線の配線経路中に接続部を生成してやればよく、また、仮想電源配線が交差する場合には、仮想電源配線の交差領域に接続部を生成してやればよい。
【0021】
ここで、接続配線種の1例として、電源配線に使用される金属配線層が考えられる。このときの接続部は、両接続配線種を接続するコンタクト層を有する構成とすることができる。更に、コンタクト層は、異種金属配線層を接続するビアコンタクト層や、両接続配線種が多層に離間した異種金属配線層である場合には、中間層を介して互いを接続するスタックドビアコンタクト層が考えられる。
【0022】
【発明の実施の形態】
以下、本発明の電源網解析方法について具体化した実施形態を図1乃至図10に基づき図面を参照しつつ詳細に説明する。
【0023】
図1には、回路ブロックA乃至E(1乃至5)への電源配線PL1乃至PL7の接続例を示す配置レイアウトの模式図を示す。半導体集積回路における電源配線パターンのレイアウトに代表されるレイアウト模式図である。各回路ブロック1乃至5には、回路ブロックの外部から接続される電源配線の接続位置として電源端子TA1乃至TE4が設定されている。この電源端子TA1乃至TE4には、電源配線との接続位置と共に、接続すべき配線種も指定されている。ここで、配線種とは、半導体集積回路のレイアウトを例にとれば、電源配線が形成される金属層などの配線材料を指定する種別である。以下、配線種を配線層と称する。
【0024】
ここで、電源配線PL1乃至PL7は、同一電源に対する配線であり、例えば、電源電圧VCCや接地電圧GND等が該当する。これらの電源配線は、回路装置全体で同一電源に接続されていると共に、図示されていない回路ブロック1乃至5内においても同一の配線として構成されている。従って、回路ブロック内の配線状況は図示されていないものの、各回路ブロック1乃至5における電源端子同士は、内部にて接続されていることが一般的である。本実施形態においては、これらの回路ブロック内に存在する電源配線を仮想的に生成し、電源端子間を仮想電源配線により接続するものである。以下、回路ブロックごとに仮想電源配線のモデル化を行う。
【0025】
図2は、回路ブロック1に対する仮想電源配線のモデル化を示す。回路ブロック1は、2つの電源端子TA1、TA2が回路ブロック1の対向する境界辺に対向して配置されている場合である。両電源端子TA1、TA2を直結する直線は、各電源端子を有する境界辺に対して直角方向に配置される。
【0026】
この場合に生成される仮想電源配線IL1は、対向する電源端子TA1、TA2を直結する配線となる。また仮想電源配線IL1を構成する配線層は、電源端子TA1、TA2が端子属性として有している電源配線PL1、PL2との接続配線層となる。ここでは、電源端子TA1、TA2は同一の配線層を接続属性として有している場合を示している。仮想電源配線IL1により、回路ブロック1の電源端子TA1、TA2は接続され、回路ブロック1を通過する電源配線をモデル化することができる。
【0027】
尚、この仮想電源配線IL1は、電源端子TA1、TA2との間で直線部のみを有して接続される。このため、既知の抵抗抽出方法により直線部を抵抗要素として抽出すれば、仮想電源配線IL1は電源端子TA1、TA2を接続する1つの抵抗要素として抽出することができる。
【0028】
また、電源端子TA1、TA2間で接続属性として配線層が異なる場合については、後述(図7)するようにコンタクト層を介して両配線層を接続することとなる。
【0029】
図3は、回路ブロック2に対する仮想電源配線のモデル化を示す。回路ブロック2は、2つの電源端子TB1、TB2が回路ブロック2の対向する境界辺に、対向位置からずれて配置されている場合である。
【0030】
この場合に生成される仮想電源配線IL2は、対向する電源端子TB1、TB2の各々から対向する境界辺に向けて伸長した直線部を、各々90°で屈曲する2つのクランクを介して接続する配線となる。このときの配線層は仮想電源配線IL1の場合と同様に、電源端子TB1、TB2が端子属性として有している電源配線PL2、PL3との接続配線層となる。ここでは、電源端子TB1、TB2は同一の配線層を接続属性として有している場合を示している。仮想電源配線IL2により、回路ブロック2の電源端子TB1、TB2は接続され、回路ブロック2を通過する電源配線をモデル化することができる。
【0031】
尚、この仮想電源配線IL2は、電源端子TB1、TB2との間で2つのクランクを介して接続される。このため、既知の抵抗抽出方法により直線部に対して1つの抵抗要素を抽出する方法に従えば、仮想電源配線IL2は電源端子TB1、TB2を接続する3つの抵抗要素として抽出することができる。
【0032】
また、図3の例では、クランクとして90°に屈曲する場合について示したが、クランクにおける屈曲角度は90°に限定されるものではなく、45°等の角度により構成することができることは言うまでもない。更に、図3の例では、クランクを2つ備える場合について説明したが、電源端子が存在する境界辺において90°のクランクを有する構成、または境界辺の前で45°のクランクを有する構成とすれば、1つのクランクにより仮想電源配線IL2を構成することも可能である。
【0033】
また、仮想電源配線IL1と同様に、電源端子TB1、TB2間で接続属性として配線層が異なる場合については、後述(図7)するようにコンタクト層を介して両配線層を接続することとなる。
【0034】
図4は、回路ブロック3に対する仮想電源配線のモデル化を示す。回路ブロック3は、2つの電源端子TC1、TC2が回路ブロック3の対向する境界辺に配置されている場合である。この場合、両電源端子TC1、TC2の配置関係は、対向または非対向の何れの場合も同様に適用することができる。また、電源端子が対向する境界辺にない場合でも同様に適用することができる。回路ブロック3内には、電源配線により供給される電源電圧の変動に対してクリティカルな動作を行う回路領域Xを含むものとする。このような回路領域Xに対しては、電圧変動が制限された電源電圧を供給する必要があり、電源網解析を通じて電源変動が仕様の範囲内であるか否かを精度よく検証することが必要となる。回路領域Xへの電源配線を正確に抽出する必要がある。
【0035】
このような場合に、仮想電源配線を生成するに先立ち、所定の電源配線を予め仮想経路として定義しておくことができれば便宜である。仮想経路IRは、設計者等により仮想電源配線の生成の前に予め定義された仮想経路である。回路領域Xへの電源配線を詳細に定義しておく。仮想電源配線の生成段階において、仮想経路IRはそのまま仮想電源配線IL3として生成される。電源端子TC1、TC2を接続し、回路領域Xへの電源配線経路を詳細にトレースした配線となる。このとき、仮想電源配線IL3を構成する配線層は、仮想電源配線IL1、IL2の場合と同様に、電源端子TC1、TC2が端子属性として有している電源配線PL3、PL4との接続配線層となる。仮想電源配線IL3により、回路ブロック3の電源端子TC1、TC2は接続され、回路領域Xへの正確な電源配線を有して回路ブロック3を通過する電源配線をモデル化することができる。
【0036】
尚、この仮想電源配線IL3は、電源端子TC1、TC2との間で4つのクランクを介して接続される。このため、既知の抵抗抽出方法により直線部に対して1つの抵抗要素を抽出する方法に従えば、仮想電源配線IL3は電源端子TC1、TC2を接続する4つの抵抗要素として抽出することができる。
【0037】
また、図4の例では、仮想配線IRを予め定義する理由として、回路ブロック3内に、電源電圧の変動に対してクリティカルな回路動作を行う回路領域Xが存在する場合を例に説明したが、仮想電源配線を生成する前に定義される仮想配線は、これ以外にも回路ブロック内で電源配線の配線経路を予め指定しておく必要がある場合に適用することができることは言うまでもない。
【0038】
また、仮想電源配線IL1、IL2と同様に、電源端子TC1、TC2間で接続属性として配線層が異なる場合については、後述(図7)するようにコンタクト層を介して両配線層を接続することとなる。
【0039】
図5は、回路ブロック4に対する仮想電源配線のモデル化を示す。回路ブロック4は、3つの電源端子TD1、TD2、TD3のうち、電源端子TD1、TD2が回路ブロック4の対向する境界辺に配置され、電源端子TD3が対向する境界辺を結ぶ境界辺に配置されている場合である。図5では、両電源端子TD1、TD2の配置関係が対向する場合を示しているが、非対向の場合も同様に適用することができることは言うまでもない。
【0040】
この場合、先ず、対向する境界辺にある電源端子TD1、TD2を接続する仮想電源配線IL4Aを生成する。このときの配線層は仮想電源配線IL1乃至IL3の場合と同様に、電源端子TD1、TD2が端子属性として有している電源配線PL1、PL5との接続配線層となる。ここでは、電源端子TD1、TD2は同一の配線層を接続属性として有している場合を示している。
【0041】
電源端子TD3については、接続すべき他の電源端子が存在しない。この場合には、電源端子TD3から対向する境界辺に向けて、仮想電源配線IL4Aに接続されるまで直線状に配線経路を伸長する。この配線経路が仮想電源配線IL4Bである。仮想電源配線IL4A、IL4Bが接続されて凸状に生成された仮想電源配線IL4により、回路ブロック4の電源端子TD1乃至TD3は接続され、回路ブロック4を通過する電源配線をモデル化することができる。
【0042】
尚、この仮想電源配線IL4は、仮想電源配線IL4Aの中間点で仮想電源配線IL4Bが接続されるように構成される。このため、既知の抵抗抽出方法により接続部分までを1つの抵抗要素として抽出する方法に従えば、仮想電源配線IL4は、接続点と各電源端子TD1乃至TD3とを接続する3つの抵抗要素として抽出することができる。
【0043】
また、仮想電源配線IL1乃至IL3と同様に、電源端子TD1乃至TD3間で接続属性として配線層が異なる場合については、後述(図7)するようにコンタクト層を介して両配線層を接続することとなる。
【0044】
図6は、回路ブロック5に対する仮想電源配線のモデル化を示す。回路ブロック5は、4つの電源端子TE1乃至TE4のうち、電源端子TE1、TE2と電源端子TE3、TE4とが互いに対向する境界辺に配置されている場合である。図6では、電源端子TE1、TE2と電源端子TE3、TE4との配置関係は、対向する場合を示しているが、非対向の場合も同様に適用することができることは言うまでもない。
【0045】
互いに対向する境界辺にある電源端子TE1、TE2および電源端子TE3、TE4とは各々接続され、仮想電源配線IL5AおよびIL5Bを生成する。このときの配線層は仮想電源配線IL1乃至IL4Bの場合と同様に、電源端子TE1、TE2および電源端子TE3、TE4が端子属性として有している電源配線PL5、PL7および電源配線PL3、PL6との接続配線層となる。ここでは、各電源端子TE1乃至TE4は同一の配線層を接続属性として有している場合を示している。
【0046】
2組の電源端子を接続して生成された仮想電源配線IL5A、IL5Bは、その中間点で交差する。両仮想電源配線IL5A、IL5Bは同一の配線層で構成されているので、交差領域において両仮想電源配線IL5A、IL5Bは接続されて、仮想電源配線IL5が生成される。回路ブロック5の電源端子TE1乃至TE4は接続され、回路ブロック5を通過する電源配線をモデル化することができる。
【0047】
尚、この仮想電源配線IL5は、両者の交差領域で接続されるように構成される。このため、既知の抵抗抽出方法により交差領域までを1つの抵抗要素として抽出する方法に従えば、仮想電源配線IL5は、交差領域と各電源端子TE1乃至TE4とを接続する4つの抵抗要素として抽出することができる。
【0048】
また、仮想電源配線IL1乃至IL4Bと同様に、電源端子TE1乃至TE4間で接続属性として配線層が異なる場合については、後述(図7)するようにコンタクト層を介して両配線層を接続することとなる。
【0049】
次に、互いに接続されるべき電源端子間、仮想電源配線間、または電源端子と仮想電源端子とが、互いに異なる配線層で構成されている場合における、仮想電源配線の生成について説明する。互いに配線層が異なる場合には、このままでは、両者は接続することができない。そこで、配線層間を接続するコンタクト層を配線系路上に配置することにより、両配線層間を接続することが便宜である。
【0050】
図7(A)は、電源端子間を接続する場合である。各電源端子の端子属性として互いに異なる配線層M1、M2で構成される場合には、両電源端子を接続する仮想電源配線上にコンタクト層C1を生成して両配線層を接続することができる。
【0051】
図7(B)は、既に生成されている仮想電源配線に対して電源端子から新たに仮想電源配線を接続する場合である。電源端子が端子属性として有する配線層M2が既に生成されている仮想電源配線の配線層M1と異なる場合には、両仮想電源配線の接続点、または新たな仮想電源配線上にコンタクト層C1を生成して両配線層を接続することができる。
【0052】
図7(C)は、仮想電源配線間を接続する場合である。各仮想電源配線が互いに異なる配線層M1、M2を有する場合には、両仮想電源配線の交差領域にコンタクト層C1を生成して両配線層を接続することができる。
【0053】
ここで、コンタクト層C1とは、配線層M1と配線層M2とを物理的に接続する構造を有するものであり、配線層M1、M2の組み合わせにより、ビアコンタクト層、またはスタックドビアコンタクト層を適用することができる。ここで、スタックドビアコンタクト層とは、互いに2層以上離間した配線層を接続するためのビアコンタクト層のうち接続対象の配線層の中間に配置される1つ以上の配線層を介して両配線層を接続する構成のコンタクト層を言う。
【0054】
図2乃至図7に個別に説明した仮想電源配線の生成方法により、図1に示した回路装置における回路ブロック1乃至5内の電源配線をモデル化した結果を図8に示す。各ブロックの電源端子に接続された電源配線PL1乃至PL7は、回路ブロック内の仮想電源配線IL1乃至IL5により回路ブロックを越えて相互に接続されることとなる。これにより、回路ブロックを通過して流れる電源電流の経路がモデル化され、電源網解析を精度よく行うことができる。
【0055】
尚、図示はされていないが、図8に示した仮想電源配線を含めた電源配線網は、既存の抵抗網抽出方法により抵抗網ネットリストにモデル化される。更に、特許文献1等に記載されている既存の電流源設定方法により、モデル化された抵抗網ネットリストの各ノードには、回路ブロック等で消費される電源電流に応じた電流源が接続される。
【0056】
以上に説明した電源網解析方法を具体化する電源網解析装置10を図9に示す。図9の電源網解析装置10では、中央処理装置(以下、CPUと略記する。)20を中心にバス80を介して、メモリ30、磁気ディスク装置40、表示装置(以下、CRTと略記する。)50、キーボード60、及び外部記憶媒体駆動装置70が相互に接続されており、更に外部記憶媒体駆動装置70にCDROMや磁気媒体等の外部記憶媒体90が着脱可能に設置される構成である。
【0057】
後述の図10に示す電源網解析のフローを実行するコンピュータプログラムは、電源網解析装置10内のメモリ30や磁気ディスク装置40に記録されている他、CDROMや磁気媒体等の外部記憶媒体90に記録されている場合に、外部記憶媒体駆動装置70を介してメモリ30、磁気ディスク装置40に記録され、あるいは直接CPU20に転送される。また、インターネット等の通信回線(不図示)を介して伝送されることも可能である。
【0058】
また、後述する図10の解析フローに示す、電源配線の配置情報等のチップレイアウトデータが格納される格納部D1、チップ上の電源配線網から抽出された抵抗網ネットリストが格納される格納部D2、チップ上に配置されている回路ブロックについての電源端子情報等のデータが格納される格納部D3、および回路ブロックにおける電源端子情報に基づき仮想的に生成された仮想電源配線網についての抵抗網ネットリストが格納される格納部D4は、磁気ディスク装置40や、CDROM、磁気媒体等の外部記憶媒体90に記録されており、上記コンピュータプログラムの処理に従いCPU20からの指令により必要に応じて参照される。そして、図10に示す電源網解析のフローを実行するプログラムに従い電源網解析された解析結果は、CRT50等の確認手段により確認される。解析手順の入力の他、解析結果に対する電源配線の配線幅や引き回しルート等の修正は、キーボード60等からの入力指示に従い行う。また、解析結果は格納部D5として磁気ディスク装置40、あるいは外部記憶媒体駆動装置70を介したCDROM、磁気媒体等の外部記憶媒体90に記録される。
【0059】
図10は、半導体集積回路のレイアウトデータについて電源網解析を行う場合を例にした電源網解析フローである。格納部D1に格納されているチップレイアウトデータから取り出された電源配線網は、既存の方法により抵抗要素に分割されて抵抗網ネットリストが抽出される(S1)。抽出された抵抗網ネットリストは、格納部D2に格納される。尚、必要に応じて特許文献1等に開示されているように、屈曲部、交差領域、またはコンタクト層等により分割された電源配線ごとに、回路ブロック外で消費される電源電流を電流源にモデル化して接続するようにしてもよい。
【0060】
一方、格納部D3に格納されている回路ブロックデータから取り出された電源端子情報に対して(S2)仮想電源配線の生成処理が行われる(S3)。ここでは、図2乃至図7に示された個別の生成処理が電源端子情報に基づいて行われる。例えば、図2乃至図4に示された仮想電源配線のモデル化を基本的な処理として電源端子間を接続する仮想電源配線が生成されながら、必要に応じて、図5乃至図7の処理が行われ、回路ブロック内で効率よく接続された仮想電源配線が生成される。最終的には、屈曲部、交差領域、またはコンタクト層を介して1つの電源ノードとして相互に接続された仮想電源配線が生成される。
【0061】
生成された仮想電源配線網は、既存の方法により抵抗要素に分割されて抵抗網ネットリストが抽出される(S4)。このとき合わせて、特許文献1等に開示されているように、屈曲部、交差領域、またはコンタクト層等により分割された仮想電源配線ごとに、回路ブロック内で消費される電源電流を電流源にモデル化して接続するようにしてもよい。抽出された抵抗網ネットリストは、格納部D4に格納される。
【0062】
格納部D2に格納されている回路ブロック外の電源配線網についての抵抗網ネットリストと、格納部D4に格納されている回路ブロック内の仮想電源配線網についての抵抗網ネットリストとにより、既存の電源網解析が行われる(S6)。解析された結果は、格納部D5に格納される。
【0063】
以上詳細に説明したとおり、本実施形態に係る電源網解析方法では、回路ブロック1乃至5内の電源配線を、仮想電源配線IL1乃至IL5により簡略化して抵抗網ネットリストとして抽出することができるので、全ての電源配線を抵抗網ネットリストとして抽出する場合に比して、現実的な解析時間で必要な精度を有する電源網解析を行うことができる。回路装置に備えられる回路ブロック1乃至5の回路規模、または回路ブッロク数の増加に対しても、解析時間が制約されることはなく、大規模回路に対しても有効な電源網解析を行うことができる。
【0064】
また、回路ブロック1乃至5内を通過する電源配線が、仮想電源配線IL1乃至IL5としてモデル化されるので、回路ブロック1乃至5を通過する電源電流についても解析を行うことができ、回路ブロック1乃至5内の電源配線を考慮しない場合に比して解析精度を向上させることができる。
【0065】
更に、回路ブロック3内の仮想電源配線IL3の回線経路を、仮想配線IRとして予め所定の配線経路に定義しておくことができるので、回路ブロック3内の電源配線に関する属性に応じて仮想電源配線IL3を設定することができ、解析精度の向上に資することができる。
【0066】
また、電源端子TD3から回路ブロック4の対向する境界辺に向かう直線部が、既に配線された仮想電源配線IL4Aと交差する場合には、電源端子TD3と仮想電源配線IL4Aとを接続する直線部を新たな仮想電源配線IL4Bとすることができる。これにより、接続すべき電源端子がない場合にも、電源端子TD3に対する仮想電源配線IL4Bを設定することができる。また、接続すべき電源端子がある場合でも、両電源端子を接続するまでもなくより近傍に存在する仮想電源配線との間で仮想電源配線を構成することができる。
【0067】
また、異なる配線層については、コンタクト層等の接続部で接続してやれば、複数の配線経路も1つの仮想電源配線として扱うことができる。回路ブロック内の電源配線を簡略化した構成の仮想電源配線としてモデル化することができる。
【0068】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、回路装置として半導体集積回路を代表例として記載したが、本発明はこれに限定されるものではなく、回路基板上に構成された回路装置等のその他の回路装置に対しても同様に適用することができる。
また、本実施形態については、1種類の電源配線に対して例示したが、電源配線は複数系統存在していてもそれぞれの電源配線に対して順次適用することができることは言うまでもない。
更に、電源端子間等を接続する仮想電源配線が有する配線幅については特に言及していないが、相互に接続される電源端子の端子属性として有する配線幅が同じであればその電源幅で接続すればよい。また、互いに異なる配線幅を有する電源端子を接続する場合には、何れか狭幅の配線幅で接続することや、仮想電源配線の途中で配線幅を変化させることも可能である。後者の場合には、配線幅の切替点を境界として抵抗要素の抽出を行うことが好ましい。その前後で仮想電源配線が有するシート抵抗が異なるからである。
【0069】
ここで、本発明の技術思想により従来技術における課題を解決する手段を以下に列記する。
(付記1) 電源配線との接続位置、および接続配線種の情報を含む2以上の電源端子を有する回路ブロックが少なくとも1つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を行う電源網解析方法であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする電源網解析方法。
(付記2) 前記回路ブロックの対向する境界辺上に2つの前記電源端子が対向して存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部で前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする付記1に記載の電源網解析方法。
(付記3) 前記回路ブロックの対向する境界辺上に2つの前記電源端子が非対向で存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部を、1または2の屈曲部で結んで前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする付記1に記載の電源網解析方法。
(付記4) 前記屈曲部は、90°または45°の角度を有して屈曲することを特徴とする付記3に記載の電源網解析方法。
(付記5) 前記仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、前記仮想配線生成ステップでは、定義された前記仮想経路に基づき前記仮想電源配線を生成することを特徴とする付記1に記載の電源網解析方法。
(付記6) 前記電源端子から前記回路ブロックの対向する境界辺に向かう直線部が既に配線された前記仮想電源配線と交差する場合、前記電源端子と前記仮想電源配線とを接続する前記直線部を新たな仮想電源配線として生成することを特徴とする付記1に記載の電源網解析方法。
(付記7) 前記電源端子間、前記仮想電源配線間、または前記電源端子と前記仮想電源配線との接続において相互の前記接続配線種が異なる場合、配線経路中に前記接続配線種間を接続する接続部を生成することを特徴とする付記1に記載の電源網解析方法。
(付記8) 互いに前記接続配線種が異なる、前記電源端子間、または前記電源端子と前記仮想電源配線とが接続される場合、生成される前記仮想電源配線の配線経路中に前記接続部を生成することを特徴とする付記7に記載の電源網解析方法。
(付記9) 異なる前記接続配線種により生成された前記仮想電源配線が交差する場合、前記仮想電源配線の交差領域に前記接続部を生成することを特徴とする付記7に記載の電源網解析方法。
(付記10) 電源配線との接続位置、および接続配線種の情報を含む2以上の電源端子を有する回路ブロックが少なくとも1つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を実行するコンピュータプログラムであって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有する電源網解析を実行することを特徴とするコンピュータプログラム。
(付記11) 電源配線との接続位置、および接続配線種の情報を含む2以上の電源端子を有する回路ブロックが少なくとも1つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を実行する電源網解析装置であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有する電源網解析を実行することを特徴とする電源網解析装置。
【0070】
【発明の効果】
本発明によれば、回路ブロック内の電源配線を簡略化された仮想電源配線でモデル化し、仮想電源配線に対して抵抗網を抽出することにより、解析精度が向上した電源網解析を短時間で行うことが可能な電源網解析方法を提供することが可能となる。
【図面の簡単な説明】
【図1】 電源配線と回路ブロックとの接続を示すレイアウト模式図である。
【図2】 仮想電源配線のモデル化(1)を示す図である。
【図3】 仮想電源配線のモデル化(2)を示す図である。
【図4】 仮想電源配線のモデル化(3)を示す図である。
【図5】 仮想電源配線のモデル化(4)を示す図である。
【図6】 仮想電源配線のモデル化(5)を示す図である。
【図7】 コンタクト層を有する場合を示す図である。
【図8】 本実施形態による電源配線網を示すレイアウト模式図である。
【図9】 本実施形態における電源網解析装置の構成図である。
【図10】 本実施形態のフローチャートである。
【符号の説明】
1乃至5 回路ブロックA乃至E
10 電源網解析装置
C1 コンタクト層
IL1乃至IL5、IL4A、IL4B、IL5A、IL5B
仮想電源配線
IR 仮想経路
M1、M2 配線層
PL1乃至PL7 電源配線
TA1乃至TE4 電源端子
X 回路領域
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply network analysis in a circuit device, and more particularly to a power supply network analysis in consideration of a power supply network in a circuit block arranged in the circuit device.
[0002]
[Prior art]
In a circuit device typified by a semiconductor integrated circuit device, a plurality of circuit blocks are arranged, and power supply wirings are connected to each other to constitute an entire circuit. Power supply network analysis is performed for the purpose of verifying whether the power supply wiring supplies necessary and sufficient power to each circuit block and can ensure normal operation as a whole.
[0003]
In the power network analysis, ideally, it is necessary to extract a resistance network net list using the resistances on the wiring as resistance elements for all the power wirings wired in the circuit device. Analysis results can be obtained. However, as the circuit scale increases, the processing method of the power supply wiring network in the circuit block has become a problem, and the analysis time and analysis accuracy differ depending on the processing method.
[0004]
The first processing method conventionally performed is a method of extracting a resistance network for power supply wiring in a circuit block as well as power supply wiring between circuit blocks. All power supply wirings can be faithfully modeled into a resistance network netlist, and a highly accurate power supply network analysis is possible.
[0005]
A second processing method that has been conventionally performed is the method disclosed in Patent Document 1. In the method of Patent Document 1, the power supply wiring network is configured by a current source having an equivalent resistance of a power supply wiring for supplying a power supply voltage VDD to each circuit block and a current consumption amount at a power supply terminal of each circuit block.
[0006]
[Patent Document 1]
JP 2000-57186 A (paragraph 0074, FIG. 11)
[0007]
[Problems to be solved by the invention]
However, in the first processing method, since the resistance network is extracted from all the power supply wiring network patterns, a lot of extraction processing time is required, and depending on the circuit scale, an enormous resistance network netlist is formed. The network analysis itself also takes a great deal of processing time. It takes a lot of analysis time and is a problem. Furthermore, there is a limit to the resistance network net list that can perform power supply network analysis in a realistic time, which may limit the circuit scale that can be analyzed.
[0008]
Further, in the second processing method disclosed in Patent Document 1, the current consumption consumed in the circuit block arranged in the circuit device is allocated to each power supply terminal as a current source, and the current consumption in the circuit block is determined. Although the amount is modeled, the power supply wiring in the circuit block is not modeled as a resistance network, so that the power supply current passing through the circuit block is not reflected in the power supply network analysis, which may cause a problem in analysis accuracy.
[0009]
The present invention has been made to solve at least one of the problems of the prior art, and a power supply network having improved analysis accuracy by modeling power supply wiring in a circuit block as a simplified resistance network. It is an object of the present invention to provide a power supply network analysis method capable of performing analysis in a short time.
[0010]
[Means for Solving the Problems]
In order to achieve the object, the power network analysis method according to claim 1 includes at least one circuit block having two or more power terminals including information on a connection position with a power wiring and a connection wiring type. Power supply network analysis by dividing the power supply wiring into resistive elements As an information processing system for computers, an analysis system built using computers In the circuit block, the virtual wiring generation step for generating the virtual power wiring by connecting the power terminals to each other based on the connection wiring type information, and the power wiring and the virtual power wiring are divided into resistance elements in the circuit block. And a resistance net extracting step for extracting a resistance net list.
[0011]
In the power network analysis method according to the first aspect, the virtual power line generation step generates the virtual power line by connecting the power terminals to each other in the circuit block based on the connection wiring type information of the power terminal. The generated virtual power supply wiring is added as a power supply wiring, and the resistance net extraction step divides the power supply wiring and the virtual power supply wiring into resistance elements to extract a resistance net list.
[0012]
Here, when two power supply terminals are opposed to each other on the opposing boundary side of the circuit block, the virtual power supply wiring is generated by connecting the power supply terminals by a straight line portion facing the opposing boundary side. When the two power supply terminals exist in a non-opposing manner, it is preferable that the virtual power supply wiring is generated by connecting the power supply terminals by connecting the straight portions toward the opposing boundary with one or two bent portions. In this case, the bent portion is preferably bent at an angle of 90 ° or 45 °.
[0013]
As a result, the power supply wiring in the circuit block can be extracted as a resistance net list by simplifying the virtual power supply wiring, which is more realistic than when all power supply wirings are extracted as a resistance net list. It is possible to perform power supply network analysis having the required accuracy in analysis time.
[0014]
In addition, since the power supply wiring that passes through the circuit block is modeled as virtual power supply wiring, the power supply current that passes through the circuit block can also be analyzed, compared with the case where the power supply wiring in the circuit block is not considered. Thus, the analysis accuracy can be improved.
[0015]
According to a fourth aspect of the present invention, there is provided a power supply network analyzing method according to the first aspect of the present invention, further comprising a virtual route defining step for defining a virtual route of the virtual power supply wiring. A virtual power supply wiring is generated based on the virtual path.
[0016]
In the power supply network analysis method according to the fourth aspect, the virtual power supply wiring is generated by the virtual wiring generation step after the virtual power supply wiring path is defined as the virtual wiring by the virtual path definition step.
[0017]
As a result, the circuit path of the virtual power supply wiring in the circuit block can be defined in advance as a predetermined path, so that the virtual power supply wiring can be set according to the attribute relating to the power supply wiring in the circuit block, It can contribute to improvement of analysis accuracy.
[0018]
Furthermore, when the straight line portion that extends from the power supply terminal to the opposite boundary side of the circuit block intersects the already wired virtual power supply wiring, the straight line portion that connects the power supply terminal and the virtual power supply wiring is replaced with a new virtual power supply wiring. It is preferable that Thereby, even when there is no connection destination power supply terminal, the virtual power supply wiring for the power supply terminal can be set. Further, even when there is a power supply terminal as a connection destination, a new virtual power supply wiring can be formed with a virtual power supply wiring existing in the vicinity without connecting both power supply terminals.
[0019]
A power supply network analysis method according to claim 5 is the power supply network analysis method according to claim 1, wherein mutual connection wiring types are used between the power supply terminals, between the virtual power supply wirings, or between the power supply terminals and the virtual power supply wiring. Are different from each other, it is characterized in that a connection portion for connecting between connection wiring types is generated in the wiring path. Thereby, wiring paths of different connection wiring types can be handled as one virtual power supply wiring.
[0020]
Here, when the power supply terminals are connected or between the power supply terminals and the virtual power supply wiring, it is only necessary to generate a connection portion in the wiring path of the generated virtual power supply wiring, and the virtual power supply wiring intersects. In such a case, a connection part may be generated in the intersection region of the virtual power supply wiring.
[0021]
Here, as an example of the type of connection wiring, a metal wiring layer used for power supply wiring can be considered. The connection part at this time can be configured to have a contact layer for connecting both connection wiring types. Furthermore, when the contact layer is a via contact layer for connecting different metal wiring layers or different metal wiring layers in which both connection wiring types are separated in multiple layers, stacked via contacts that connect each other through an intermediate layer. Layers are considered.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the power supply network analysis method of the present invention will be described in detail below with reference to FIGS. 1 to 10 and with reference to the drawings.
[0023]
FIG. 1 is a schematic diagram of an arrangement layout showing an example of connection of power supply wirings PL1 to PL7 to circuit blocks A to E (1 to 5). It is a layout schematic diagram represented by the layout of the power supply wiring pattern in a semiconductor integrated circuit. In each of the circuit blocks 1 to 5, power supply terminals TA1 to TE4 are set as connection positions of power supply wirings connected from the outside of the circuit block. In the power supply terminals TA1 to TE4, the wiring type to be connected is specified together with the connection position with the power supply wiring. Here, the wiring type is a type that designates a wiring material such as a metal layer on which a power supply wiring is formed, taking the layout of the semiconductor integrated circuit as an example. Hereinafter, the wiring type is referred to as a wiring layer.
[0024]
Here, the power supply lines PL1 to PL7 are lines for the same power supply, and correspond to, for example, the power supply voltage VCC, the ground voltage GND, and the like. These power supply wirings are connected to the same power supply in the entire circuit device, and are also configured as the same wiring in the circuit blocks 1 to 5 (not shown). Therefore, although the wiring situation in the circuit block is not shown, the power supply terminals in each of the circuit blocks 1 to 5 are generally connected internally. In the present embodiment, the power supply wiring existing in these circuit blocks is virtually generated, and the power supply terminals are connected by the virtual power supply wiring. Hereinafter, the virtual power supply wiring is modeled for each circuit block.
[0025]
FIG. 2 shows the modeling of virtual power supply wiring for the circuit block 1. The circuit block 1 is a case where the two power supply terminals TA1 and TA2 are arranged to face the opposing border sides of the circuit block 1. A straight line directly connecting both power supply terminals TA1 and TA2 is arranged in a direction perpendicular to the boundary side having each power supply terminal.
[0026]
The virtual power supply wiring IL1 generated in this case is a wiring that directly connects the opposing power supply terminals TA1 and TA2. The wiring layer constituting the virtual power supply wiring IL1 is a connection wiring layer with the power supply wirings PL1 and PL2 that the power supply terminals TA1 and TA2 have as terminal attributes. Here, the power supply terminals TA1 and TA2 have the same wiring layer as connection attributes. The power supply terminals TA1 and TA2 of the circuit block 1 are connected by the virtual power supply wiring IL1, and the power supply wiring passing through the circuit block 1 can be modeled.
[0027]
The virtual power supply line IL1 is connected to the power supply terminals TA1 and TA2 having only a straight line portion. Therefore, if the straight line portion is extracted as a resistance element by a known resistance extraction method, the virtual power supply line IL1 can be extracted as one resistance element that connects the power supply terminals TA1 and TA2.
[0028]
When the wiring layers are different as connection attributes between the power supply terminals TA1 and TA2, both wiring layers are connected through the contact layer as described later (FIG. 7).
[0029]
FIG. 3 shows modeling of virtual power supply wiring for the circuit block 2. The circuit block 2 is a case where the two power supply terminals TB1 and TB2 are arranged on the opposing boundary sides of the circuit block 2 so as to be shifted from the opposing positions.
[0030]
The virtual power supply wiring IL2 generated in this case is a wiring that connects the straight portions extending from the opposing power supply terminals TB1 and TB2 toward the opposing boundary via two cranks each bent at 90 °. It becomes. The wiring layer at this time is a connection wiring layer to the power supply wirings PL2 and PL3 that the power supply terminals TB1 and TB2 have as terminal attributes, similarly to the case of the virtual power supply wiring IL1. Here, the case where the power supply terminals TB1 and TB2 have the same wiring layer as a connection attribute is shown. The virtual power supply wiring IL2 connects the power supply terminals TB1 and TB2 of the circuit block 2, and the power supply wiring passing through the circuit block 2 can be modeled.
[0031]
The virtual power line IL2 is connected to the power terminals TB1 and TB2 via two cranks. Therefore, according to a method of extracting one resistance element for the straight line portion by a known resistance extraction method, the virtual power supply line IL2 can be extracted as three resistance elements connecting the power supply terminals TB1 and TB2.
[0032]
In the example of FIG. 3, the crank is bent at 90 °. However, the bending angle of the crank is not limited to 90 °, and it is needless to say that the crank can be configured at an angle of 45 ° or the like. . Further, in the example of FIG. 3, the case where two cranks are provided has been described. However, a configuration having a 90 ° crank at the boundary side where the power supply terminal exists or a configuration having a 45 ° crank in front of the boundary side may be used. For example, the virtual power supply wiring IL2 can be configured by one crank.
[0033]
Similarly to the virtual power supply wiring IL1, when the wiring layers are different as connection attributes between the power supply terminals TB1 and TB2, both wiring layers are connected via the contact layer as described later (FIG. 7). .
[0034]
FIG. 4 shows the modeling of virtual power supply wiring for the circuit block 3. The circuit block 3 is a case where the two power supply terminals TC1 and TC2 are arranged on the opposing boundary sides of the circuit block 3. In this case, the arrangement relationship between the two power supply terminals TC1 and TC2 can be applied in the same manner in either case of facing or non-facing. Further, the present invention can be similarly applied even when the power supply terminal is not on the opposing boundary side. The circuit block 3 includes a circuit region X that performs a critical operation with respect to fluctuations in the power supply voltage supplied by the power supply wiring. For such a circuit region X, it is necessary to supply a power supply voltage whose voltage fluctuation is limited, and it is necessary to accurately verify whether or not the power fluctuation is within the specification range through power network analysis. It becomes. It is necessary to accurately extract the power supply wiring to the circuit region X.
[0035]
In such a case, it is convenient if a predetermined power supply wiring can be defined in advance as a virtual path before generating the virtual power supply wiring. The virtual path IR is a virtual path defined in advance by a designer or the like before generation of virtual power supply wiring. The power supply wiring to the circuit area X is defined in detail. In the generation stage of the virtual power supply wiring, the virtual route IR is generated as it is as the virtual power supply wiring IL3. The power supply terminals TC1 and TC2 are connected, and the power supply wiring path to the circuit region X is traced in detail. At this time, the wiring layers constituting the virtual power supply wiring IL3 are connected to the power supply wirings PL3 and PL4 that the power supply terminals TC1 and TC2 have as terminal attributes, as in the case of the virtual power supply wirings IL1 and IL2. Become. The virtual power supply wiring IL3 connects the power supply terminals TC1 and TC2 of the circuit block 3, and the power supply wiring passing through the circuit block 3 with an accurate power supply wiring to the circuit region X can be modeled.
[0036]
The virtual power supply wiring IL3 is connected to the power supply terminals TC1 and TC2 via four cranks. Therefore, according to a method of extracting one resistance element for the straight line portion by a known resistance extraction method, the virtual power supply wiring IL3 can be extracted as four resistance elements connecting the power supply terminals TC1 and TC2.
[0037]
Further, in the example of FIG. 4, as the reason for predefining the virtual wiring IR, the case where the circuit region X that performs critical circuit operation with respect to fluctuations in the power supply voltage exists in the circuit block 3 is described as an example. Needless to say, the virtual wiring defined before generating the virtual power supply wiring can be applied to cases where it is necessary to previously specify the wiring path of the power supply wiring in the circuit block.
[0038]
Similarly to the virtual power supply wirings IL1 and IL2, when the wiring layers are different as connection attributes between the power supply terminals TC1 and TC2, both wiring layers are connected via the contact layer as described later (FIG. 7). It becomes.
[0039]
FIG. 5 shows modeling of virtual power supply wiring for the circuit block 4. Among the three power supply terminals TD1, TD2, and TD3, the circuit block 4 is arranged on the boundary side where the power supply terminals TD1 and TD2 are opposed to each other and the power supply terminal TD3 is connected to the boundary side that is opposed to each other. It is a case. Although FIG. 5 shows a case where the arrangement relationship between the two power supply terminals TD1 and TD2 is opposed to each other, it goes without saying that the present invention can be similarly applied to a case where they are not opposed to each other.
[0040]
In this case, first, a virtual power supply wiring IL4A that connects the power supply terminals TD1 and TD2 on the opposing boundary is generated. The wiring layer at this time is a connection wiring layer to the power supply wirings PL1 and PL5 that the power supply terminals TD1 and TD2 have as terminal attributes, as in the case of the virtual power supply wirings IL1 to IL3. Here, the case where the power supply terminals TD1 and TD2 have the same wiring layer as connection attributes is shown.
[0041]
As for the power supply terminal TD3, there is no other power supply terminal to be connected. In this case, the wiring path is linearly extended from the power supply terminal TD3 toward the opposing boundary side until it is connected to the virtual power supply wiring IL4A. This wiring path is the virtual power supply wiring IL4B. The power supply terminals TD1 to TD3 of the circuit block 4 are connected by the virtual power supply wiring IL4 generated in a convex shape by connecting the virtual power supply lines IL4A and IL4B, and the power supply wiring passing through the circuit block 4 can be modeled. .
[0042]
The virtual power supply wiring IL4 is configured such that the virtual power supply wiring IL4B is connected at an intermediate point of the virtual power supply wiring IL4A. Therefore, according to a method of extracting up to the connection portion as one resistance element by a known resistance extraction method, the virtual power supply wiring IL4 is extracted as three resistance elements that connect the connection point and each of the power supply terminals TD1 to TD3. can do.
[0043]
Similarly to the virtual power lines IL1 to IL3, when the wiring layers are different as connection attributes between the power terminals TD1 to TD3, both wiring layers are connected via the contact layer as described later (FIG. 7). It becomes.
[0044]
FIG. 6 shows the modeling of virtual power supply wiring for the circuit block 5. The circuit block 5 is a case where among the four power supply terminals TE1 to TE4, the power supply terminals TE1 and TE2 and the power supply terminals TE3 and TE4 are arranged on the boundary sides facing each other. In FIG. 6, the arrangement relationship between the power supply terminals TE1 and TE2 and the power supply terminals TE3 and TE4 shows a case where the power supply terminals TE3 and TE4 are opposed to each other.
[0045]
The power supply terminals TE1 and TE2 and the power supply terminals TE3 and TE4 on the boundary sides facing each other are connected to generate virtual power supply lines IL5A and IL5B. The wiring layers at this time are the same as those of the virtual power supply wirings IL1 to IL4B, with the power supply terminals PL1 and TE7 and the power supply wirings PL5 and PL7 and the power supply wirings PL3 and PL6 that the power supply terminals TE3 and TE4 have as terminal attributes. It becomes a connection wiring layer. Here, the case where each power supply terminal TE1 to TE4 has the same wiring layer as a connection attribute is shown.
[0046]
Virtual power supply lines IL5A and IL5B generated by connecting two sets of power supply terminals intersect at an intermediate point. Since both the virtual power supply lines IL5A and IL5B are configured by the same wiring layer, the virtual power supply lines IL5A and IL5B are connected in the intersection region, and the virtual power supply line IL5 is generated. The power supply terminals TE1 to TE4 of the circuit block 5 are connected, and the power supply wiring passing through the circuit block 5 can be modeled.
[0047]
The virtual power supply wiring IL5 is configured to be connected at the intersection region between the two. Therefore, according to a method of extracting up to the intersection region as a single resistance element by a known resistance extraction method, the virtual power wiring IL5 is extracted as four resistance elements connecting the intersection region and the power supply terminals TE1 to TE4. can do.
[0048]
Similarly to the virtual power supply wirings IL1 to IL4B, when the wiring layers are different as connection attributes between the power supply terminals TE1 to TE4, both wiring layers are connected via the contact layer as described later (FIG. 7). It becomes.
[0049]
Next, generation of virtual power supply lines when the power supply terminals to be connected to each other, between virtual power supply lines, or between the power supply terminals and the virtual power supply terminals are configured with different wiring layers will be described. If the wiring layers are different from each other, they cannot be connected as they are. Therefore, it is convenient to connect both wiring layers by arranging a contact layer connecting the wiring layers on the wiring system path.
[0050]
FIG. 7A shows a case where the power supply terminals are connected. When the terminal attributes of each power supply terminal are composed of different wiring layers M1 and M2, it is possible to generate a contact layer C1 on a virtual power supply wiring that connects both power supply terminals and connect the two wiring layers.
[0051]
FIG. 7B shows a case where a virtual power supply line is newly connected from a power supply terminal to a virtual power supply line that has already been generated. When the wiring layer M2 that the power supply terminal has as a terminal attribute is different from the wiring layer M1 of the virtual power supply wiring that has already been generated, the contact layer C1 is generated on the connection point of both virtual power supply wirings or on the new virtual power supply wiring Thus, both wiring layers can be connected.
[0052]
FIG. 7C shows a case where virtual power supply wirings are connected. When each virtual power supply wiring has different wiring layers M1 and M2, a contact layer C1 can be generated in the intersecting region of both virtual power supply wirings to connect the two wiring layers.
[0053]
Here, the contact layer C1 has a structure in which the wiring layer M1 and the wiring layer M2 are physically connected, and a via contact layer or a stacked via contact layer is formed by a combination of the wiring layers M1 and M2. Can be applied. Here, the stacked via contact layer refers to both via one or more wiring layers arranged in the middle of the wiring layers to be connected among the via contact layers for connecting the wiring layers separated from each other by two or more layers. A contact layer configured to connect wiring layers.
[0054]
FIG. 8 shows a result of modeling the power supply wiring in the circuit blocks 1 to 5 in the circuit device shown in FIG. 1 by the virtual power supply wiring generation method individually described in FIG. 2 to FIG. The power supply lines PL1 to PL7 connected to the power supply terminals of each block are connected to each other across the circuit block by virtual power supply lines IL1 to IL5 in the circuit block. Thereby, the path of the power supply current flowing through the circuit block is modeled, and the power supply network analysis can be performed with high accuracy.
[0055]
Although not shown, the power supply wiring network including the virtual power supply wiring shown in FIG. 8 is modeled into a resistance network netlist by an existing resistance network extraction method. Further, according to the existing current source setting method described in Patent Document 1 and the like, a current source corresponding to the power supply current consumed by the circuit block or the like is connected to each node of the modeled resistance net list. The
[0056]
FIG. 9 shows a power supply network analysis apparatus 10 that embodies the power supply network analysis method described above. In the power supply network analyzing apparatus 10 of FIG. 9, a memory 30, a magnetic disk device 40, and a display device (hereinafter abbreviated as CRT) are provided via a bus 80 with a central processing unit (hereinafter abbreviated as CPU) 20 as a center. 50), a keyboard 60, and an external storage medium driving device 70 are connected to each other, and an external storage medium 90 such as a CDROM or a magnetic medium is detachably installed in the external storage medium driving device 70.
[0057]
A computer program for executing a power supply network analysis flow shown in FIG. 10 to be described later is recorded in the memory 30 and the magnetic disk device 40 in the power supply network analysis device 10 and also in an external storage medium 90 such as a CDROM or a magnetic medium. If recorded, it is recorded in the memory 30 and the magnetic disk device 40 via the external storage medium driving device 70 or directly transferred to the CPU 20. It can also be transmitted via a communication line (not shown) such as the Internet.
[0058]
Also, a storage unit D1 storing chip layout data such as power supply wiring arrangement information and a storage unit storing a resistance net list extracted from the power supply wiring network on the chip, as shown in the analysis flow of FIG. D2, a storage unit D3 for storing data such as power supply terminal information for the circuit block arranged on the chip, and a resistance network for the virtual power supply wiring network virtually generated based on the power supply terminal information in the circuit block The storage unit D4 in which the netlist is stored is recorded in the magnetic disk device 40, an external storage medium 90 such as a CDROM or a magnetic medium, and is referred to as needed by a command from the CPU 20 according to the processing of the computer program. The Then, the analysis result of the power supply network analysis according to the program for executing the power supply network analysis flow shown in FIG. 10 is confirmed by confirmation means such as the CRT 50. In addition to the input of the analysis procedure, correction of the wiring width and the routing route of the power supply wiring with respect to the analysis result is performed according to an input instruction from the keyboard 60 or the like. The analysis result is recorded in the external storage medium 90 such as a CDROM or a magnetic medium via the magnetic disk device 40 or the external storage medium driving device 70 as the storage unit D5.
[0059]
FIG. 10 is a power supply network analysis flow in which the power supply network analysis is performed on the layout data of the semiconductor integrated circuit. The power supply network extracted from the chip layout data stored in the storage unit D1 is divided into resistance elements by an existing method, and a resistance network netlist is extracted (S1). The extracted resistance net list is stored in the storage unit D2. In addition, as disclosed in Patent Document 1 or the like as necessary, a power source current consumed outside the circuit block is used as a current source for each power source wiring divided by a bent portion, an intersection region, or a contact layer. You may make it model and connect.
[0060]
On the other hand, a virtual power supply wiring generation process is performed on the power supply terminal information extracted from the circuit block data stored in the storage unit D3 (S2) (S3). Here, the individual generation processing shown in FIGS. 2 to 7 is performed based on the power supply terminal information. For example, the virtual power supply wiring for connecting the power supply terminals is generated based on the modeling of the virtual power supply wiring shown in FIGS. 2 to 4 as a basic process, and the processes of FIGS. 5 to 7 are performed as necessary. As a result, virtual power supply wiring that is efficiently connected in the circuit block is generated. Eventually, virtual power supply lines connected to each other as one power supply node through the bent portion, the intersecting region, or the contact layer are generated.
[0061]
The generated virtual power wiring network is divided into resistance elements by an existing method, and a resistance net list is extracted (S4). At this time, as disclosed in Patent Document 1 and the like, the power source current consumed in the circuit block is used as the current source for each virtual power source wiring divided by the bent portion, the intersecting region, or the contact layer. You may make it model and connect. The extracted resistance net list is stored in the storage unit D4.
[0062]
The resistance network net list for the power supply wiring network outside the circuit block stored in the storage unit D2 and the resistance network net list for the virtual power supply wiring network in the circuit block stored in the storage unit D4 Power supply network analysis is performed (S6). The analyzed result is stored in the storage unit D5.
[0063]
As described above in detail, in the power supply network analysis method according to the present embodiment, the power supply wiring in the circuit blocks 1 to 5 can be simplified and extracted as the resistance network netlist by the virtual power supply wirings IL1 to IL5. Compared with the case where all the power supply wirings are extracted as a resistance network netlist, it is possible to perform a power supply network analysis having a necessary accuracy in a realistic analysis time. Even if the circuit scale of the circuit blocks 1 to 5 provided in the circuit device or the increase in the number of circuit blocks is not limited, the analysis time is not limited, and effective power supply network analysis is performed even for a large-scale circuit. Can do.
[0064]
Further, since the power supply wiring passing through the circuit blocks 1 to 5 is modeled as virtual power supply wirings IL1 to IL5, the power supply current passing through the circuit blocks 1 to 5 can be analyzed, and the circuit block 1 The analysis accuracy can be improved as compared with the case where the power source wirings in 5 to 5 are not considered.
[0065]
In addition, since the circuit path of the virtual power supply wiring IL3 in the circuit block 3 can be defined in advance as a virtual wiring IR as a predetermined wiring path, the virtual power supply wiring in accordance with the attribute relating to the power supply wiring in the circuit block 3 IL3 can be set, which can contribute to improvement of analysis accuracy.
[0066]
Further, when the straight line portion from the power supply terminal TD3 toward the opposing boundary of the circuit block 4 intersects the already wired virtual power supply wiring IL4A, the straight line portion connecting the power supply terminal TD3 and the virtual power supply wiring IL4A is set. A new virtual power supply wiring IL4B can be obtained. Thereby, even when there is no power supply terminal to be connected, the virtual power supply wiring IL4B for the power supply terminal TD3 can be set. Further, even when there is a power supply terminal to be connected, it is possible to configure a virtual power supply wiring with a virtual power supply wiring existing in the vicinity without connecting both power supply terminals.
[0067]
Also, different wiring layers can be handled as one virtual power supply wiring if they are connected by a connecting portion such as a contact layer. The power supply wiring in the circuit block can be modeled as a virtual power supply wiring having a simplified configuration.
[0068]
The present invention is not limited to the above-described embodiment, and it goes without saying that various improvements and modifications can be made without departing from the spirit of the present invention.
For example, in this embodiment, a semiconductor integrated circuit is described as a representative example of the circuit device. However, the present invention is not limited to this, and other circuit devices such as a circuit device configured on a circuit board are used. The same applies to the case.
In addition, although the present embodiment has been illustrated for one type of power supply wiring, it goes without saying that the power supply wiring can be sequentially applied to each power supply wiring even when a plurality of power supply wirings exist.
Furthermore, although there is no particular mention about the wiring width of the virtual power supply wiring that connects between the power supply terminals, etc., if the wiring width of the power supply terminals connected to each other is the same as the terminal attribute, the connection is made with the power supply width. That's fine. Further, when connecting power supply terminals having different wiring widths, it is possible to connect with any narrow wiring width, or to change the wiring width in the middle of the virtual power supply wiring. In the latter case, it is preferable to extract the resistance element with the line width switching point as a boundary. This is because the sheet resistance of the virtual power supply wiring is different before and after that.
[0069]
Here, means for solving the problems in the prior art based on the technical idea of the present invention are listed below.
(Supplementary note 1) For a circuit device in which at least one circuit block having two or more power supply terminals including information on the connection position with the power supply wiring and the type of connection wiring is arranged, the power supply wiring is divided into resistance elements. Power network analysis method for performing power network analysis
In the circuit block, a virtual wiring generation step of generating a virtual power wiring by mutually connecting the power terminals based on the information of the connection wiring type,
A power network analysis method, comprising: a resistance network extraction step of extracting a resistance network net list by dividing the power supply wiring and the virtual power supply wiring into resistance elements.
(Supplementary Note 2) When the two power supply terminals are opposed to each other on the opposing boundary sides of the circuit block, the virtual wiring generation step connects the power supply terminals with a straight line portion that faces the opposing boundary sides. The power supply network analysis method according to appendix 1, wherein the virtual power supply wiring is generated by doing so.
(Supplementary Note 3) When the two power supply terminals exist in a non-opposing manner on the opposing boundary sides of the circuit block, the virtual wiring generation step may be configured by bending one or two straight portions toward the opposing boundary sides. The power supply network analysis method according to appendix 1, wherein the virtual power supply wiring is generated by connecting the power supply terminals by connecting each other.
(Supplementary note 4) The power network analysis method according to supplementary note 3, wherein the bent portion is bent at an angle of 90 ° or 45 °.
(Additional remark 5) It has a virtual path | route definition step which defines the virtual path | route of the said virtual power supply wiring, In the said virtual wiring generation step, the said virtual power supply wiring is produced | generated based on the defined said virtual path | route. The power supply network analysis method according to 1.
(Supplementary Note 6) When a straight line portion extending from the power supply terminal to the opposing boundary of the circuit block intersects the already wired virtual power supply line, the straight line portion connecting the power supply terminal and the virtual power supply line is The power network analysis method according to appendix 1, wherein the power network analysis method generates a new virtual power wiring.
(Appendix 7) When the connection wiring types are different in connection between the power supply terminals, between the virtual power supply wirings, or between the power supply terminals and the virtual power supply wirings, the connection wiring types are connected in a wiring path. The power network analysis method according to appendix 1, wherein a connection part is generated.
(Supplementary Note 8) When the connection wiring types are different from each other, between the power supply terminals, or when the power supply terminal and the virtual power supply wiring are connected, the connection portion is generated in the wiring path of the generated virtual power supply wiring The power supply network analysis method according to appendix 7, wherein:
(Supplementary note 9) The power supply network analysis method according to supplementary note 7, wherein, when the virtual power supply lines generated by the different connection wiring types intersect, the connection part is generated in a crossing region of the virtual power supply lines. .
(Supplementary Note 10) With respect to a circuit device in which at least one circuit block having two or more power supply terminals including information on a connection position with power supply wiring and connection wiring type is arranged, the power supply wiring is divided into resistance elements. A computer program for performing power supply network analysis,
In the circuit block, a virtual wiring generation step of generating a virtual power wiring by mutually connecting the power terminals based on the information of the connection wiring type,
A computer program for executing a power supply network analysis including a resistance network extraction step of extracting a resistance network netlist by dividing the power supply wiring and the virtual power supply wiring into resistance elements.
(Supplementary Note 11) With respect to a circuit device in which at least one circuit block having two or more power supply terminals including information on the connection position with the power supply wiring and the type of connection wiring is arranged, the power supply wiring is divided into resistance elements. A power supply network analysis device for performing power supply network analysis,
In the circuit block, a virtual wiring generation step of generating a virtual power wiring by mutually connecting the power terminals based on the information of the connection wiring type,
A power supply network analysis apparatus comprising: a resistance network extraction step of extracting a resistance network netlist by dividing the power supply wiring and the virtual power supply wiring into resistance elements.
[0070]
【The invention's effect】
According to the present invention, the power supply wiring in the circuit block is modeled by the simplified virtual power supply wiring, and the resistance network is extracted from the virtual power supply wiring, so that the power supply network analysis with improved analysis accuracy can be performed in a short time. It is possible to provide a power supply network analysis method that can be performed.
[Brief description of the drawings]
FIG. 1 is a schematic layout diagram showing connections between power supply wirings and circuit blocks.
FIG. 2 is a diagram showing modeling (1) of virtual power supply wiring.
FIG. 3 is a diagram showing modeling (2) of virtual power supply wiring.
FIG. 4 is a diagram showing modeling (3) of virtual power supply wiring.
FIG. 5 is a diagram showing modeling (4) of virtual power supply wiring.
FIG. 6 is a diagram showing modeling (5) of virtual power supply wiring.
FIG. 7 is a diagram showing a case where a contact layer is provided.
FIG. 8 is a schematic layout diagram showing the power supply wiring network according to the present embodiment.
FIG. 9 is a configuration diagram of a power network analyzer according to the present embodiment.
FIG. 10 is a flowchart of this embodiment.
[Explanation of symbols]
1 to 5 circuit blocks A to E
10 Power supply network analyzer
C1 contact layer
IL1 to IL5, IL4A, IL4B, IL5A, IL5B
Virtual power supply wiring
IR virtual route
M1, M2 wiring layer
PL1 to PL7 power supply wiring
TA1 to TE4 power supply terminals
X circuit area

Claims (6)

電源配線との接続位置、および接続配線種の情報を含む2以上の電源端子を有する回路ブロックが少なくとも1つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を、コンピュータを用いて構築された解析システムで前記コンピュータの情報処理として行う電源網解析方法であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする電源網解析方法。
For a circuit device in which at least one circuit block having two or more power supply terminals including information on a connection position with a power supply wiring and connection wiring type is arranged, the power supply wiring is divided into resistance elements and a power supply network A power supply network analysis method for performing analysis as information processing of the computer in an analysis system constructed using a computer ,
In the circuit block, a virtual wiring generation step of generating a virtual power wiring by mutually connecting the power terminals based on the information of the connection wiring type,
A power network analysis method, comprising: a resistance network extraction step of extracting a resistance network net list by dividing the power supply wiring and the virtual power supply wiring into resistance elements.
前記回路ブロックの対向する境界辺上に2つの前記電源端子が対向して存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部で前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする請求項1に記載の電源網解析方法。  When the two power supply terminals are opposed to each other on the opposing boundary sides of the circuit block, the virtual wiring generation step is performed by connecting the power supply terminals by connecting the power supply terminals at a straight line portion that faces the opposing boundary sides. 2. The power network analysis method according to claim 1, wherein virtual power wiring is generated. 前記回路ブロックの対向する境界辺上に2つの前記電源端子が非対向で存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部を、1または2の屈曲部で結んで前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする請求項1に記載の電源網解析方法。  When the two power supply terminals are not opposed to each other on the opposing boundary sides of the circuit block, the virtual wiring generation step connects the straight line portions facing the opposing boundary sides with one or two bent portions. The power supply network analysis method according to claim 1, wherein the virtual power supply wiring is generated by connecting the power supply terminals. 前記仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、前記仮想配線生成ステップでは、定義された前記仮想経路に基づき前記仮想電源配線を生成することを特徴とする請求項1に記載の電源網解析方法。  2. The virtual path defining step for defining a virtual path of the virtual power supply wiring, wherein the virtual power supply wiring is generated based on the defined virtual path in the virtual wiring generation step. Power network analysis method. 前記電源端子間、前記仮想電源配線間、または前記電源端子と前記仮想電源配線との接続において相互の前記接続配線種が異なる場合、配線経路中に前記接続配線種間を接続する接続部を生成することを特徴とする請求項1に記載の電源網解析方法。  When the connection wiring types are different in connection between the power supply terminals, between the virtual power supply wirings, or between the power supply terminals and the virtual power supply wirings, a connection part that connects the connection wiring types in the wiring path is generated. The power network analysis method according to claim 1, wherein: 前記仮想電源配線の配線種は前記接続配線種の情報に基づいて選択された前記電源配線と同じ配線種であり、前記仮想電源配線は前記電源端子を介して前記電源配線と接続されることを特徴とする請求項1に記載の電源網解析方法。The wiring type of the virtual power supply wiring is the same wiring type as the power supply wiring selected based on the information of the connection wiring type, and the virtual power supply wiring is connected to the power supply wiring via the power supply terminal. The power supply network analysis method according to claim 1, wherein
JP2002311479A 2002-10-25 2002-10-25 Power supply network analysis method Expired - Fee Related JP4190251B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002311479A JP4190251B2 (en) 2002-10-25 2002-10-25 Power supply network analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002311479A JP4190251B2 (en) 2002-10-25 2002-10-25 Power supply network analysis method

Publications (2)

Publication Number Publication Date
JP2004145738A JP2004145738A (en) 2004-05-20
JP4190251B2 true JP4190251B2 (en) 2008-12-03

Family

ID=32456685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002311479A Expired - Fee Related JP4190251B2 (en) 2002-10-25 2002-10-25 Power supply network analysis method

Country Status (1)

Country Link
JP (1) JP4190251B2 (en)

Also Published As

Publication number Publication date
JP2004145738A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
JP3995926B2 (en) Structure analysis program, structure analysis method, structure analysis apparatus, and semiconductor integrated circuit manufacturing method
US8839175B2 (en) Scalable meta-data objects
US7802208B1 (en) Design automation using spine routing
US20070044060A1 (en) System and Technique of Pattern Matching and Pattern Replacement
US9218441B1 (en) Partitioning electronic circuits for simulation on multicore processors
US9536035B2 (en) Wide pin for improved circuit routing
JP2017191598A (en) Method for facilitating custom layout of ic design, non-transitory computer-readable storage medium, and method for facilitating custom layout of multigate devices
US6941531B1 (en) Method and apparatus for performing extraction on an integrated circuit design
TW201514742A (en) Method of generating an integrated circuit layout
JP2006196627A (en) Semiconductor device and its design program
TWI845737B (en) Methods and systems to perform automated integrated fan-out wafer level package routing, and non-transitory computer-readable medium thereof
KR102238312B1 (en) Pin modification for standard cells
US10558772B1 (en) Partitioning a system graph for circuit simulation to obtain an exact solution
US20150067632A1 (en) Efficient analog layout prototyping by layout reuse with routing preservation
CN104050306A (en) Layout verification method used for polysilicon cell edge structure in FinFET standard cells
Rogié et al. Multi-port dynamic compact thermal models of dual-chip package using model order reduction and metaheuristic optimization
KR102717096B1 (en) Integrated circuit and computer-implemented method for manufacturing the same
JP4190251B2 (en) Power supply network analysis method
CN114330214B (en) Method and device for fast and high-precision calculation of integrated circuit containing routing
US20040003363A1 (en) Integrated circuit design and manufacture utilizing layers having a predetermined layout
JP2006155524A (en) Verification method, verification device and verification program for semiconductor integrated circuit
US6734046B1 (en) Method of customizing and using maps in generating the padring layout design
KR20230114937A (en) Method of designing layout of semiconductor integrated circuit, method of designing semiconductor integrated circuit using the same, and design system performing same
US10726184B1 (en) Method for optimizing place-and-routing using a random normalized polish expression
Lienig et al. Methodologies for Physical Design: Models, Styles, Tasks, and Flows

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080723

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees