JP4186984B2 - Signal input device - Google Patents
Signal input device Download PDFInfo
- Publication number
- JP4186984B2 JP4186984B2 JP2005368688A JP2005368688A JP4186984B2 JP 4186984 B2 JP4186984 B2 JP 4186984B2 JP 2005368688 A JP2005368688 A JP 2005368688A JP 2005368688 A JP2005368688 A JP 2005368688A JP 4186984 B2 JP4186984 B2 JP 4186984B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal line
- resistor
- switch means
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は、スイッチの接点の表面に絶縁効果のある酸化皮膜が発生するような場合に、そのスイッチの酸化皮膜を破ることができるだけの大きな電流を流すことのできる信号入力装置に関するものである。 The present invention relates to a signal input device capable of flowing a current as large as possible to break an oxide film of a switch when an oxide film having an insulating effect is generated on the surface of a switch contact.
従来より、例えば自動車用の電子制御装置（以下、ＥＣＵという）においては、イグニッションスイッチ及びキースイッチや、シフトレバーのシフト位置（Ｐ，Ｎ，Ｄ，２，…）を検出するためのシフト位置検出スイッチ等、各種スイッチ手段のオン／オフ状態を表すデジタル系のスイッチ信号が、情報処理用ＩＣとしてのマイコンに入力され、そのマイコンが、上記各スイッチ信号に基づいてエンジンやトランスミッション等の制御対象を制御するようになっている。 Conventionally, for example, in an electronic control device for an automobile (hereinafter referred to as ECU), a shift position detection for detecting an ignition switch, a key switch, and a shift position (P, N, D, 2,...) Of a shift lever. A digital switch signal indicating the on / off state of various switch means such as a switch is input to a microcomputer as an information processing IC, and the microcomputer selects a control target such as an engine or a transmission based on each switch signal. It comes to control.
また、この種のスイッチ信号としては、基準電圧としての接地電位（＝０Ｖ）にスイッチ手段を介して接続される信号ラインの電圧であって、そのスイッチ手段がオンすることで当該信号ラインの電圧が０Ｖとなるローアクティブ型の信号と、基準電圧よりも高い電源電圧にスイッチ手段を介して接続される信号ラインの電圧であって、そのスイッチ手段がオンすることで当該信号ラインの電圧が電源電圧となるハイアクティブ型の信号との、２タイプがある。 Further, this type of switch signal is a voltage of a signal line connected via a switch means to a ground potential (= 0 V) as a reference voltage, and the voltage of the signal line is turned on when the switch means is turned on. Is a low active type signal having a voltage of 0 V and a voltage of a signal line connected to a power supply voltage higher than the reference voltage through the switch means. When the switch means is turned on, the voltage of the signal line is There are two types of high active signals that become voltages.
そして、ハイアクティブ型の場合には、スイッチ手段がオフされている場合の信号ラインの電圧を基準電圧（＝０Ｖ）に安定させるために、その信号ラインと基準電圧との間に抵抗（いわゆるプルダウン抵抗）が接続され、ローアクティブ型の場合には、スイッチ手段がオフされている場合の信号ラインの電圧を電源電圧に安定させるために、その信号ラインと電源電圧との間に抵抗（いわゆるプルアップ抵抗）が接続される（例えば、特許文献１参照。）。また一般的には、その各信号ラインの電圧が、比較器等からなる入力バッファ回路により、基準電圧と電源電圧との間の所定電圧（一般には５Ｖ）をハイレベルとし基準電圧をローレベルとした二値の電圧信号に変換されて、マイコンへと入力される。 In the case of the high active type, in order to stabilize the voltage of the signal line when the switch means is turned off to the reference voltage (= 0V), a resistor (so-called pull-down) is provided between the signal line and the reference voltage. In the case of the low active type, a resistance (so-called pull) is provided between the signal line and the power supply voltage in order to stabilize the voltage of the signal line when the switch means is turned off to the power supply voltage. Up resistance) is connected (see, for example, Patent Document 1). In general, the voltage of each signal line is set to a high level by a predetermined voltage (generally 5V) between the reference voltage and the power supply voltage by an input buffer circuit composed of a comparator or the like. It is converted into a binary voltage signal and input to the microcomputer.
次に、この種のスイッチ信号をマイコンに入力させるための従来のデジタル入力信号処理装置の構成例を図１２に示す。尚、図１２は、ハイアクティブ型の８つのスイッチ信号をマイコン１０１に入力させる場合を例示している。つまり、図１２の例では、８本の各信号ラインＬ０〜Ｌ７が、８個の各スイッチ手段ＳＷ０〜ＳＷ７を介して電源電圧ＶＤに夫々接続される。また、以下の説明において、例えば“Ｌ＊”などの「＊」は、「０」〜「７」のうちの何れかを意味している。
Next, FIG. 12 shows a configuration example of a conventional digital input signal processing apparatus for inputting this type of switch signal to the microcomputer. FIG. 12 illustrates a case where eight high-active switch signals are input to the
図１２に示すように、従来のデジタル入力信号処理装置は、各信号ラインＬ０〜Ｌ７毎に入力回路Ｋ０〜Ｋ７を備えており、その各入力回路Ｋ＊は、それに対応する信号ラインＬ＊と接地電位との間に接続された電圧安定化用の抵抗１１と、電源電圧ＶＤと接地電位との間に直列に接続され、電源電圧ＶＤを分圧することでしきい値電圧Ｖｔｈを発生する２つの抵抗１２，１３と、そのしきい値電圧Ｖｔｈが反転入力端子（−端子）に入力された比較器１６と、抵抗１１の接地電位側とは反対側の端部と比較器１６の非反転入力端子（＋端子）との間に接続された電流制限用の抵抗１４と、抵抗１１の接地電位側とは反対側の端部とスイッチ手段ＳＷ＊との間の信号ラインＬ＊上に設けられた逆流防止用のダイオード１５とから構成されている。
As shown in FIG. 12, the conventional digital input signal processing apparatus includes input circuits K0 to K7 for each of the signal lines L0 to L7. Each input circuit K * is connected to the corresponding signal line L *. A voltage stabilizing resistor 11 connected between the ground potential and the power supply voltage VD and the ground potential are connected in series, and a threshold voltage Vth is generated by dividing the power
そして、各入力回路Ｋ＊の比較器１６は、非反転入力端子の電圧（即ち、抵抗１１の接地電位側とは反対側の端部の電圧）がしきい値電圧Ｖｔｈよりも高ければ、マイコン１０１へハイレベルに該当する５Ｖの電圧信号を出力し、逆に、非反転入力端子の電圧がしきい値電圧Ｖｔｈよりも高くなければ、マイコン１０１へローレベルに該当する０Ｖの電圧信号を出力する。
Then, the
よって、例えば、スイッチ手段ＳＷ２がオフされていれば、入力回路Ｋ２における抵抗１１の接地電位側とは反対側の端部の電圧が０Ｖとなるため、その入力回路Ｋ２からマイコン１０１へ０Ｖのローレベル信号が出力され、スイッチ手段ＳＷ２がオンされれば、入力回路Ｋ２における抵抗１１の接地電位側とは反対側の端部の電圧がほぼ電源電圧ＶＤとなるため、その入力回路Ｋ２からマイコン１０１へ５Ｖのハイレベル信号が出力されることとなる。
Therefore, for example, if the switch means SW2 is turned off, the voltage at the end of the input circuit K2 opposite to the ground potential side of the resistor 11 becomes 0V, so that the input circuit K2 sends a low voltage of 0V to the
尚、抵抗１４とダイオード１５は削除することも可能である。また、２つの抵抗１２，１３は、全ての入力回路Ｋ０〜Ｋ７で１組を共通に使用するように構成することも可能である。一方、各信号ラインＬ＊がスイッチ手段ＳＷ＊を介して接地電位に接続されるローアクティブ型の場合には、各入力回路Ｋ＊における抵抗１１の一端が、接地電位ではなく、電源電圧ＶＤに接続されると共に、ダイオード１５が逆向きに設けられることとなる。
The
また、この種のデジタル系のスイッチ信号を発生させるスイッチ手段としては、イグニッションスイッチやキースイッチのような接点を有したスイッチと、他のＥＣＵ等に設けられているトランジスタ等の接点を有さないスイッチング素子とがある。 Further, as a switch means for generating this type of digital switch signal, there is no switch such as an ignition switch or a key switch, and no contact such as a transistor provided in another ECU or the like. There are switching elements.
そして、スイッチ手段が、接点を有したスイッチである場合には、そのスイッチの接点の表面に絶縁効果のある酸化皮膜が発生する可能性があるため、そのスイッチには酸化皮膜を破ることができるだけの大きな電流を流してやる必要がある（例えば、特許文献２参照。）。 If the switch means is a switch having a contact, an oxide film having an insulating effect may be generated on the surface of the switch contact, so that the switch can only break the oxide film. It is necessary to pass a large current (see, for example, Patent Document 2).
例えば、図１２の例では、スイッチ手段ＳＷ０，ＳＷ１が、接点を有したスイッチであり、スイッチ手段ＳＷ２〜ＳＷ６が、他のＥＣＵ内に設けられているトランジスタ等の半導体からなるスイッチング素子（具体的にはＰＮＰトランジスタ）である。このため、少なくともスイッチ手段ＳＷ０，ＳＷ１の信号ラインＬ０，Ｌ１に対応する入力回路Ｋ０，Ｋ１における抵抗１１の抵抗値は、できるだけ小さい値（例えば１ＫΩ以下）に設定する必要がある。 For example, in the example of FIG. 12, the switch means SW0 and SW1 are switches having contacts, and the switch means SW2 to SW6 are switching elements made of semiconductors such as transistors provided in other ECUs (specifically Is a PNP transistor). Therefore, the resistance value of the resistor 11 in the input circuits K0 and K1 corresponding to at least the signal lines L0 and L1 of the switch means SW0 and SW1 needs to be set as small as possible (for example, 1 KΩ or less).
尚、図１２の例では、スイッチ手段ＳＷ７も接点を有したスイッチであるが、そのスイッチ手段ＳＷ７は、ランプに電流を供給する役割を果たすものであるため、入力回路Ｋ７における抵抗１１の抵抗値を特に小さく設定しなくても、接点に十分大きな電流が流れることとなり、酸化皮膜が発生する心配は無い。つまり、図１２の例において、スイッチ手段ＳＷ７に対応する信号ラインＬ７は、ランプのオン／オフ状態をマイコン１０１にてモニタするための信号ラインとなっている。
ところで、図１２に示した従来のデジタル入力信号処理装置では、各信号ラインＬ＊毎に入力回路Ｋ＊を夫々設けているため、その装置を構成する素子数が多くなってしまう等の問題があるが、特にスイッチ手段ＳＷ＊が接点を有したスイッチである場合には、前述のように、電圧安定化用抵抗１１の抵抗値を小さく設定して、そのスイッチの接点に酸化被膜が形成されないようにする必要がある。 Incidentally, in the conventional digital input signal processing apparatus shown in FIG. 12, since the input circuit K * is provided for each signal line L *, there is a problem that the number of elements constituting the apparatus increases. However, particularly when the switch means SW * is a switch having a contact, as described above, the resistance value of the voltage stabilizing resistor 11 is set to be small so that no oxide film is formed at the contact of the switch. It is necessary to do so.
この場合、抵抗で消費される電力は該抵抗の抵抗値を小さくするほど大きくなるため、その電圧安定化用抵抗１１として、許容ワット数の大きいものを使用しなければならなくなる。そして、許容ワット数の大きい抵抗を多数設けることは、素子サイズだけでなく発熱量の面においてもＩＣ化には向かないため、そのような消費電力の大きい抵抗の数を減らすことが望まれている。 In this case, since the power consumed by the resistor increases as the resistance value of the resistor decreases, a resistor having a large allowable wattage must be used as the voltage stabilizing resistor 11. In addition, providing a large number of resistors having a large allowable wattage is not suitable for an IC in terms of not only the element size but also the amount of heat generation. Therefore, it is desired to reduce the number of resistors having a large power consumption. Yes.
本発明は、こうした問題に鑑みなされたものであり、スイッチ手段の開閉状態により信号ラインの電圧が変化するような信号入力装置において、経時的に生成される酸化皮膜を除去できるとともに消費電力の低減とを実現することを目的としている。 The present invention has been made in view of these problems, and in a signal input device in which the voltage of the signal line changes depending on the open / close state of the switch means, it is possible to remove the oxide film generated over time and reduce power consumption. It aims at realizing.
上記目的を達成するためになされた請求項１に記載の信号入力装置は、一端に電源電圧又は接地電位が接続されると共に、接点を有し且つその接点に酸化皮膜が発生する可能性があるスイッチ手段（ＳＷ＊）と、このスイッチ手段の他端に接続された信号ライン（Ｌ＊）とを具備してスイッチ手段（ＳＷ＊）の開閉状態に応じて信号ライン（Ｌ＊）に生ずる電位状態に基づく信号を出力する信号入力装置として構成されている。そしてこの信号入力装置において、この信号ラインに接続された電圧安定化用抵抗（Ｒ＊）と、接点に形成された酸化皮膜を除去可能な電流を流す通電量増減回路と、電圧安定化用抵抗よりも抵抗値が小さい通電経路追加用抵抗（２５）とを備え、この通電量増減回路は、スイッチ手段（ＳＷ＊）に接続される電源電圧又は接地電位のうち、当該電源電圧又は当該接地電位とは異なる方と、前記信号ライン（Ｌ＊）とを、前記通電経路追加用抵抗（２５）を介して電気的に接続せしめる通電量増減用スイッチ（ＣＴ＊）と、信号ラインの電圧を判定電圧（Ｖｊ）と比較する比較器（ＣＰ＊）とを備えている。
The signal input device according to
そして、この信号入力装置では、通電量増減回路における比較器により接点に酸化皮膜が生じたことに起因する電位状態を検出して通電量増減用スイッチ（ＣＴ＊）を導通せしめ通電経路追加用抵抗とスイッチ手段（ＳＷ）とを含み形成される電流経路に電流を流すことで大きな電流を流すようにしている。 In this signal input device, a potential state resulting from the formation of an oxide film at the contact point is detected by a comparator in the energization amount increasing / decreasing circuit , and the energization amount increasing / decreasing switch (CT *) is made conductive to add a resistance for adding an energizing path. And a switch means (SW), a large current is caused to flow by passing a current through a current path formed .
このような請求項１の信号入力装置では、電圧安定化用抵抗をスイッチ手段の接点に形成された酸化皮膜を除去するような抵抗値の小さなものとする必要はなく、通電経路追加用抵抗によって信号ラインに流れる電流量を増やすことができ、好適に酸化皮膜を除去することが可能となる。従って、不必要に電圧安定化用抵抗における消費電力を大きくすることを抑制できる。 In such a signal input device according to the first aspect of the present invention, it is not necessary for the voltage stabilizing resistor to have a small resistance value so as to remove the oxide film formed on the contact of the switch means. The amount of current flowing through the signal line can be increased, and the oxide film can be suitably removed. Therefore, it is possible to suppress unnecessarily large power consumption in the voltage stabilization resistor.
次に、請求項２に記載の信号入力装置は、請求項１の入力信号処理装置において、通電量増減用スイッチは、スイッチ手段が開状態となってスイッチ手段と接続される電源電圧又は接地電位と切断される際に通電経路追加用抵抗を信号ラインと導通状態とするようにする。
The signal input device according to
このような請求項２の信号入力装置によれば、スイッチ手段が開状態のときに信号ラインと導通するので、電圧安定化用抵抗で消費される電力増加を抑制しつつ、さらに通電経路追加用抵抗による無駄な消費電力の発生を防止することができる。 According to the signal input device of the second aspect, since the switch means is electrically connected to the signal line when the switch means is in the open state, it is possible to further increase the power consumption while suppressing the increase in power consumed by the voltage stabilizing resistor. Generation of useless power consumption due to the resistance can be prevented.
つまり、スイッチ手段が開状態のときに通電経路追加用抵抗が信号ラインと接続されたとしても電流は流れないため、消費電力は発生しない。そして、スイッチ手段が開状態から閉状態となると、電圧安定化用抵抗に流れる電流よりもさらに大きな電流が信号ラインを介してスイッチ手段の接点に流れることとなる。従って、この接点に形成された酸化皮膜を除去できるような大きな電流が流れ、好適に酸化皮膜が除去されることとなる。 That is, even when the energization path adding resistor is connected to the signal line when the switch means is in the open state, no current flows, so that no power consumption occurs. When the switch means is changed from the open state to the closed state, a current larger than the current flowing through the voltage stabilization resistor flows to the contact point of the switch means via the signal line. Therefore, a large current that can remove the oxide film formed on the contact flows, and the oxide film is preferably removed.
尚、請求項３あるいは４に記載のように、電圧安定化用抵抗は、スイッチ手段の一端側に接続される所定電位が接地電位である場合には信号ラインをプルアップするように電源電圧側に接続されるようにし、一方、所定電位が電源電圧である場合には信号ラインをプルダウンするように接地電位側に接続されるようにするとよい。 According to the third or fourth aspect of the present invention, the voltage stabilizing resistor is connected to the power supply voltage side so as to pull up the signal line when the predetermined potential connected to one end side of the switch means is the ground potential. On the other hand, when the predetermined potential is the power supply voltage, the signal line is preferably connected to the ground potential side to pull down.
また、請求項５に記載のように、遅延回路を設けることによって、通電量増減用スイッチの切り換えを遅らせるようにすることによって、スイッチ手続が開状態から閉状態に切り替わる際、通電量増減用スイッチがそれに伴って切り替わるのに確実な遅延時間を生成させることができ、より確実に接点の酸化皮膜を除去するようにすることができる。 In addition, when the switch procedure is switched from the open state to the closed state by delaying the switching of the energization amount increase / decrease switch by providing a delay circuit as described in claim 5, the energization amount increase / decrease switch As a result, it is possible to generate a certain delay time for the switching, and to remove the oxide film on the contact more reliably.
この遅延回路は、請求項６に記載のように、抵抗とコンデンサとからなるフィルタ回路によって形成することで確実な遅延時間を生成できる。 According to the sixth aspect of the present invention, a reliable delay time can be generated by forming the delay circuit with a filter circuit including a resistor and a capacitor.
さらに、請求項７に記載のように、遅延回路はフィルタ回路の出力電圧を遅延用のしきい値電圧と比較し、その出力を切り替える遅延用比較器を備えていることが望ましい。このようにすることで、スイッチング部の切り替わりをより確実に実行でき、スイッチング部が切り替わるまで通電経路追加用抵抗に流れる電流を確実に確保することができる。 The delay circuit preferably includes a delay comparator that compares the output voltage of the filter circuit with a threshold voltage for delay and switches the output. By doing in this way, switching of a switching part can be performed more reliably and the electric current which flows into an energizing path addition resistance can be ensured reliably until a switching part switches.
また特に、請求項８に記載のように、このような信号入力装置が、それぞれスイッチ手段、信号ライン、電圧安定化用抵抗とからなる入力信号処理部を複数有し、通電経路追加用抵抗がそれぞれの入力信号処理部に対し共通化しているような場合、通電量増減用スイッチの一端が通電経路追加用抵抗に接続され、その他端と信号ラインとの間に電流逆流防止用のダイオードが備えられている。 In particular, as described in claim 8, such a signal input device has a plurality of input signal processing units each comprising a switch means, a signal line, and a voltage stabilizing resistor, and the energization path adding resistor is provided. When common to each input signal processing unit, one end of the energization amount increasing / decreasing switch is connected to the energizing path adding resistor, and a diode for preventing current backflow is provided between the other end and the signal line. It has been.
このような請求項８に記載の信号入力装置によれば、通電経路追加用抵抗が各入力信号処理部に対して共通化され、さらにこの共通化されることによって生ずる新たな課題、すなわち、他のスイッチ手段が開状態から閉状態に切り替わった際に、そのダイオードがない場合にはそのスイッチ手段とは異なるあるスイッチ手段が開状態にもかかわらず電流が流れてしまい、入力信号の処理が誤った結果となる、といった事態を防ぐことができる。 According to such a signal input device of the eighth aspect, the energization path adding resistor is made common to each input signal processing unit, and a new problem caused by the common use, that is, other When the switch means is switched from the open state to the closed state, if there is no diode, current flows even though one switch means different from the switch means is open, and the input signal is processed incorrectly. It is possible to prevent such a situation as a result.
また、請求項９の信号入力装置のように、信号ラインの電圧を所定のしきい値と比較して信号ラインの電圧を変換し出力するような場合、例えばスイッチ手段がローアクティブであるような場合、判定電圧がしきい値電圧よりも低い値に設定されると、スイッチ手段が開状態から閉状態へと切り替わったことによって生ずる信号ラインの電圧を所定の電圧信号に変換する処理に影響することなく、通電量増減用スイッチ及び通電経路追加用抵抗によって酸化皮膜を除去するような電流を確保できる。
Further, as in the signal input device according to claim 9, when the voltage of the signal line is converted and output by comparing the voltage of the signal line with a predetermined threshold value, for example, the switch means is low active. In this case, if the determination voltage is set to a value lower than the threshold voltage, it affects the process of converting the voltage of the signal line generated by switching the switch means from the open state to the closed state into a predetermined voltage signal. The current for removing the oxide film can be secured by the energization amount increasing / decreasing switch and the energizing path adding resistor.
以下、本発明が適用された実施形態のＥＣＵ（電子制御装置）について、図面を用いて説明する。尚、以下に説明する各実施形態において、基準電圧は、車載バッテリのマイナス端子の電圧である接地電位（ＧＮＤ＝０Ｖ）であり、電源電圧ＶＤは、車載バッテリのプラス端子の電圧（いわゆるバッテリ電圧であり、通常約１２Ｖ）である。 Hereinafter, an ECU (electronic control unit) according to an embodiment to which the present invention is applied will be described with reference to the drawings. In each embodiment described below, the reference voltage is a ground potential (GND = 0V) that is the voltage of the negative terminal of the in-vehicle battery, and the power supply voltage VD is the voltage of the positive terminal of the in-vehicle battery (so-called battery voltage). And is usually about 12V).
尚、本願発明に直接的に関わる部分を、図６以降に示す第３、第４実施形態として説明する。図１から図５に示す第１、第２実施形態では、特に、入力信号が複数あるような場合の入力信号処理に関する部分の説明を行う。 In addition, the part directly related to this invention is demonstrated as 3rd, 4th embodiment shown after FIG. In the first and second embodiments shown in FIG. 1 to FIG. 5, a part related to input signal processing especially when there are a plurality of input signals will be described.
まず図１は、第１実施形態のＥＣＵ１０を表す構成図である。
First, FIG. 1 is a configuration diagram showing the
本第１実施形態のＥＣＵ１０は、例えば自動車のエンジンを制御するものであり、図１に示すように、エンジン制御のための処理を行う情報処理用ＩＣとしてのマイコン３と、エンジン制御に必要な各種スイッチ信号をマイコン３に入力させるためのデジタル入力信号処理装置としての入力信号処理回路２とを備えている。
The
尚、本実施形態において、マイコン３が入力可能な電圧信号は、基準電圧としての接地電位と電源電圧ＶＤとの間の５Ｖ（所定電圧に相当）をハイレベルとし、０Ｖをローレベルとした二値の電圧信号である。そして、入力信号処理回路２は、ＩＣ化されていると共に、図１２の従来装置と同様に、ハイアクティブ型の８つのスイッチ信号をマイコン３に入力させるものである。また、図１において、図１２と同じものについては、同一の符号を付している。つまり、本第１実施形態においても、図１２と同様に、８本の各信号ラインＬ０〜Ｌ７が、８個の各スイッチ手段ＳＷ０〜ＳＷ７を介して電源電圧ＶＤに夫々接続されるようになっている。そして、その各信号ラインＬ＊（「＊」は「０」〜「７」のうちの何れか）のスイッチ手段ＳＷ＊側とは反対側の端部が、入力信号処理回路２に夫々接続されている。
In this embodiment, the voltage signal that can be input by the microcomputer 3 is a high level 5V (corresponding to a predetermined voltage) between the ground potential as the reference voltage and the power supply voltage VD, and 0V is a low level. Value voltage signal. The input
次に、入力信号処理回路２は、１つの出力端子と複数の入力端子（本実施形態では０番目から７番目までの８つの入力端子）とを有したマルチプレクサ（ＭＰＸ）１７と、そのマルチプレクサ１７の出力端子と接地電位（＝０Ｖ）との間に接続された電圧安定化用抵抗１１と、電源電圧ＶＤと接地電位との間に直列に接続され、電源電圧ＶＤを分圧することでしきい値電圧Ｖｔｈ（０＜Ｖｔｈ＜ＶＤ）を発生する２つの抵抗１２，１３と、そのしきい値電圧Ｖｔｈが反転入力端子（−端子）に入力された比較器（コンパレータ）１６と、抵抗１１の接地電位側とは反対側の端部と比較器１６の非反転入力端子（＋端子）との間に接続された電流制限用の抵抗１４と、マルチプレクサ１７の出力端子と抵抗１１の接地電位側とは反対側の端部との間の信号経路上に、上記出力端子から抵抗１１の方を順方向として設けられた逆流防止用のダイオード１５と、から構成されている。尚、抵抗１４とダイオード１５は削除することも可能である。
Next, the input
そして、マルチプレクサ１７の８つの各入力端子には、各信号ラインＬ＊のスイッチ手段ＳＷ＊側とは反対側の端部が夫々接続されている。そして更に、マルチプレクサ１７は、その８つの入力端子のうち、マイコン３からの選択信号としての３ビットパラレルデータにより指示される１つの番号の入力端子を選択して、その入力端子を出力端子に接続させる。すると、その選択された入力端子に接続されている信号ラインは、電圧安定化用抵抗１１を介して接地電位に接続された状態（即ちプルダウンされた状態）となる。
The eight input terminals of the
例えば、マイコン３から当該入力信号処理回路２に２番目を表す「０１０」の３ビットパラレルデータ（即ち、データ値が２である３ビットパラレルデータ）が出力されると、マルチプレクサ１７は、図１に示すように、信号ラインＬ２が接続された２番目の入力端子を出力端子に接続させる。よって、この場合には、信号ラインＬ２が抵抗１１によりプルダウンされると共に、その信号ラインＬ２の電圧が、比較器１６の非反転入力端子に入力されることとなる。また例えば、マイコン３から当該入力信号処理回路２に６番目を表す「１１０」の３ビットパラレルデータ（即ち、データ値が６である３ビットパラレルデータ）が出力されると、マルチプレクサ１７は、信号ラインＬ６が接続された６番目の入力端子を出力端子に接続させる。よって、この場合には、信号ラインＬ６が抵抗１１によりプルダウンされると共に、その信号ラインＬ６の電圧が、比較器１６の非反転入力端子に入力されることとなる。
For example, when the microcomputer 3 outputs “010” 3-bit parallel data representing the second (that is, 3-bit parallel data having a data value of 2) to the input
また、本第１実施形態において、抵抗１２と抵抗１３との抵抗値は同じ値（例えば１０ＫΩ）に設定されている。よって、その両抵抗１２，１３の接続点に生じるしきい値電圧Ｖｔｈは、電源電圧ＶＤの半分の電圧（＝ＶＤ／２）となる。
In the first embodiment, the resistance values of the
そして、比較器１６は、非反転入力端子の電圧（即ち、抵抗１１の接地電位側とは反対側の端部の電圧である二値化対象電圧）と、しきい値電圧Ｖｔｈとを大小比較して、その二値化対象電圧がしきい値電圧Ｖｔｈよりも高ければ、マイコン３へハイレベルに該当する５Ｖの電圧信号を出力し、逆に、二値化対象電圧がしきい値電圧Ｖｔｈよりも高くなければ、マイコン３へローレベルに該当する０Ｖの電圧信号を出力する。
The
このような本第１実施形態のＥＣＵ１０における入力信号処理回路２では、マルチプレクサ１７の入力端子の何れかを指示する３ビットパラレルデータをマイコン３から与えれば、その３ビットパラレルデータのデータ値に該当する番号（０番目〜７番目の何れか）の入力端子に接続された信号ラインが、マルチプレクサ１７により選択されて、電圧安定化用抵抗１１の接地電位側とは反対側の端部に接続される。
In the input
このため、その選択された信号ラインの電圧である二値化対象電圧は、当該信号ラインのスイッチ手段がオンであれば電源電圧ＶＤとなり、また、当該信号ラインのスイッチ手段がオフであれば、電圧安定化用抵抗１１のプルダウン作用により０Ｖとなる。そして、こうした二値化対象電圧が、比較器１６によりマイコン３が入力可能な５Ｖ又は０Ｖの電圧信号に変換されて、該マイコン３へと出力される。尚、信号ラインＬ７については、元々ランプによってプルダウンされているため、スイッチ手段ＳＷ７がオフならば、抵抗１１に接続されていなくても、その信号ラインＬ７の電圧は０Ｖとなる。
For this reason, the binarization target voltage that is the voltage of the selected signal line is the power supply voltage VD if the switch means of the signal line is on, and if the switch means of the signal line is off, It becomes 0 V by the pull-down action of the voltage stabilizing resistor 11. The binarization target voltage is converted by the
よって、このような入力信号処理回路２によれば、マイコン３からの３ビットパラレルデータにより、マルチプレクサ１７の各入力端子を１つずつ切り替えて選択することで、その各入力端子に夫々接続されている信号ラインＬ０〜Ｌ７の電圧を、マイコン３が入力可能な二値の電圧信号に変換して該マイコン３に入力させることができる。
Therefore, according to such an input
例えば、マルチプレクサ１７の切替え（詳しくは、出力端子と接続させる入力端子の切替え）方法としては、図２（特に「ＭＰＸ切替え」の段）に示すように、出力端子と接続させる入力端子を予め決められた所定時間（この例では５００μｓ）毎に且つ順番に切り替えていくようにすることができる。そして、この場合、マイコン３は、出力端子と接続させる入力端子を切り替えてから次に切り替えるまでの間（例えば、切替えを行う直前）に、当該入力信号処理回路２の比較器１６から出力される電圧信号のレベルを読み取るようにすれば良い。
For example, as a method of switching the multiplexer 17 (specifically, switching the input terminal to be connected to the output terminal), as shown in FIG. 2 (particularly “MPX switching” stage), the input terminal to be connected to the output terminal is determined in advance. It is possible to change over every predetermined time (500 μs in this example). In this case, the microcomputer 3 outputs from the
尚、図２において、「ＳＷ＊端子」の各段は、信号ラインＬ＊が接続された＊番目の入力端子の電圧を表している。また、「ＭＰＸ切替え」の段に記載された“ＳＷ＊”の文字は、その時に選択されている入力端子が＊番目の入力端子であることを表している。また更に、「コンパレータ出力」の段は、比較器１６からマイコン３へ出力される電圧信号を表している。そして、これらのことは、後述する図３についても同様である。
In FIG. 2, each stage of “SW * terminal” represents the voltage at the * th input terminal to which the signal line L * is connected. The character “SW *” described in the “MPX switching” column indicates that the input terminal selected at that time is the * th input terminal. Furthermore, the “comparator output” stage represents a voltage signal output from the
また、マルチプレクサ１７の切替え方法としては、図３（特に「ＭＰＸ切替え」の段）に示すように、マイコン３が、ある一定時間（この例では４ｍｓ）毎の処理タイミングが到来する毎に、マルチプレクサ１７の入力端子の切り替えと当該入力信号処理回路２からの電圧信号の読み込みとを、マルチプレクサ１７の全ての入力端子について順番に行うと共に、最終番目である７番目の入力端子についての選択動作及び電圧信号の読み込みが完了したら、次回の処理タイミングが到来するまで最終番目の入力端子の選択状態を継続する、といった処理を実施するようにしても良い。つまり、この場合、マイコン３は、一定時間毎の処理タイミングが到来すると、１チャンネルのデータを読み込む毎に次のチャンネルにマルチプレクサ１７を切り替える、といった処理をマルチプレクサ１７の８つの全チャンネルについて連続的に実施することとなる。そして、このようにすれば、図２の方法と比べて、各スイッチ手段ＳＷ０〜ＳＷ７のほぼ同じ時刻でのオン／オフ状態を読み取ることができる、という利点がある。
In addition, as shown in FIG. 3 (particularly, “MPX switching” stage), the
以上のような本第１実施形態のＥＣＵ１０に設けられた入力信号処理回路２によれば、複数の信号ラインＬ０〜Ｌ７を、マルチプレクサ１７により、図１２の入力回路Ｋ＊と同じ構成の抵抗１１〜１４，比較器１６，及びダイオード１５からなる入力回路に切り替えて接続するようにしているため、素子数を減らして大幅な小型化を実現することができる。
According to the input
例えば、図１２の従来例では、前述したように、合計２６個の素子が必要（但し、抵抗１４を削除した場合）であるのに対して、本第１実施形態の入力信号処理回路２では、抵抗１４を設けたとしても、７個の素子で済む。
For example, in the conventional example of FIG. 12, as described above, a total of 26 elements are necessary (however, when the
しかも、本第１実施形態の入力信号処理回路２によれば、複数の信号ラインＬ０〜Ｌ７に対して電圧安定化用抵抗１１が１つであるため、その抵抗１１で消費される電力を大幅に低減することができる。つまり、各信号ライン毎に電圧安定化用抵抗１１を設ける図１２のものと比べて、抵抗１１の抵抗値が同じであれば、その抵抗１１で消費されるトータルの電力が１／８で済むからである。
Moreover, according to the input
このような入力信号処理回路２によれば、部品数が少ない上に、消費電力が少なく発熱量が抑えられるため、ＩＣ化に非常に有利である。
According to such an input
また更に、図１２の従来装置ではマイコンが信号ラインの数（８つ）だけのポートを必要としたのに対して、本第１実施形態の入力信号処理回路２によれば、マイコン３は、４つのポート（１つの入力ポートと、選択信号としての３ビットパラレルデータを出力するための３つの出力ポート）を使用するだけで済み、マイコンの使用ポート数を節約できるという利点もある。
Furthermore, in the conventional apparatus shown in FIG. 12, the microcomputer requires as many ports as the number of signal lines (eight), but according to the input
尚、本第１実施形態では、電源電圧ＶＤがアクティブレベルの電圧に相当し、接地電位がパッシブレベルの電圧に相当している。そして、マルチプレクサ１７が選択手段に相当し、抵抗１２，１３及び比較器１６が二値化手段に相当している。
In the first embodiment, the power supply voltage VD corresponds to an active level voltage, and the ground potential corresponds to a passive level voltage. The
また、本第１実施形態の入力信号処理回路２では、各信号ラインＬ０〜Ｌ７のスイッチ手段ＳＷ０〜ＳＷ７のうち、スイッチ手段ＳＷ０，ＳＷ１が、接点を有し且つその接点に酸化皮膜が発生する可能性があるスイッチであるため、そのスイッチ手段ＳＷ０，ＳＷ１に酸化皮膜を破ることが可能なだけの大きな電流を流すことができる様に、電圧安定化用抵抗１１の抵抗値を１ＫΩ以下（具体的には例えば５００Ω）といった小さい値に設定している。これに対して、もし、全てのスイッチ手段ＳＷ＊が、スイッチ手段ＳＷ２〜ＳＷ７の様に酸化皮膜が発生する可能性が無いものであれば、電圧安定化用抵抗１１の抵抗値は、例えば１０ＫΩといった大きい値に設定することができる。そして、このように電圧安定化用抵抗１１の抵抗値を大きく設定した場合には、その抵抗１１での消費電力がより少なくなり、発熱量もより小さく抑えられるため、ＩＣ化に一層有利である。
In the input
ところで、マルチプレクサ１７の切替えを特に図３のように行う場合、その切替えの最終番目の入力端子（７番目の入力端子）を、図４に示す如く接地電位に常時接続するか、或いはオープン状態にしておけば、一層大きな消費電力低減効果を得ることができる。つまり、図３の方法でマルチプレクサ１７の切替えを行う場合には、最終番目の入力端子が選択されている状態が長くなるが、その期間中に、電圧安定化用抵抗１１に流れる電流が必ず０となるからである。尚、図３における「ＳＷ７端子」の段では、７番目の入力端子の電圧が常時０Ｖであることを示しているが、これは、図４のように７番目の入力端子を接地電位に接続した場合の状態を表したものである。
By the way, when the
また、マルチプレクサ１７の切替えを図２のように行う場合でも、入力端子のうちの少なくとも１つを、接地電位に常時接続するか或いはオープン状態にすることにより、電圧安定化用抵抗１１で消費される電力を更に低減することができる。つまり、少なくとも、接地電位に常時接続するか或いはオープン状態にした入力端子の選択期間中は、電圧安定化用抵抗１１に流れる電流が必ず０になるからである。
Even when the
一方また、マイコン３に入力させるスイッチ信号がローアクティブ型であるならば、図１の入力信号処理回路２を、図５に示すような入力信号処理回路４に変形すれば良い。尚、図５の入力信号処理回路４において、図１と同じものについては、同一の符号を付している。
On the other hand, if the switch signal input to the microcomputer 3 is of a low active type, the input
即ち、図５に示す第２実施形態のＥＣＵ２０に設けられた入力信号処理回路４は、ローアクティブ型の８つのスイッチ信号をマイコン３に入力させるものであり、そのため、図１の入力信号処理回路２に対して、下記の（１）及び（２）の点が異なっている。
That is, the input signal processing circuit 4 provided in the
（１）：電圧安定化用抵抗１１の一端が、接地電位ではなく、電源電圧ＶＤに接続されている。 (1): One end of the voltage stabilizing resistor 11 is connected to the power supply voltage VD instead of the ground potential.
よって、マルチプレクサ１７により選択された信号ラインの電圧は、当該信号ラインのスイッチ手段がオンであれば接地電位となり、また、当該信号ラインのスイッチ手段がオフであれば、電圧安定化用抵抗１１のプルアップ作用により電源電圧ＶＤとなる。
Therefore, the voltage of the signal line selected by the
（２）：ダイオード１５が逆向きに設けられている。つまり、ダイオード１５は、マルチプレクサ１７の出力端子と抵抗１１の電源電圧ＶＤ側とは反対側の端部との間の信号経路上に、抵抗１１から上記出力端子の方を順方向として設けられている。
(2): The
尚、本第２実施形態では、８本の各信号ラインＬ０〜Ｌ７が、８個の各スイッチ手段ＳＷ０〜ＳＷ７を介して接地電位に夫々接続される。そして、接地電位がアクティブレベルの電圧に相当し、電源電圧ＶＤがパッシブレベルの電圧に相当している。また、マルチプレクサ１７の６番目と７番目の各入力端子に接続された信号ラインＬ６，Ｌ７のスイッチ手段ＳＷ６，ＳＷ７が、接点を有したスイッチであり、マルチプレクサ１７の１番目〜５番目の各入力端子に接続された信号ラインＬ１〜Ｌ５のスイッチ手段ＳＷ１〜ＳＷ５が、他のＥＣＵ内に設けられているトランジスタである。また更に、マルチプレクサ１７の０番目の入力端子に接続された信号ラインＬ０のスイッチ手段ＳＷ０は、ランプに電流を供給する役割を果たすものである。
In the second embodiment, the eight signal lines L0 to L7 are connected to the ground potential via the eight switch means SW0 to SW7, respectively. The ground potential corresponds to an active level voltage, and the power supply voltage VD corresponds to a passive level voltage. The switch means SW6 and SW7 of the signal lines L6 and L7 connected to the sixth and seventh input terminals of the
そして、他の点については第１実施形態と全く同様であり、このような第２実施形態の入力信号処理回路４によっても、第１実施形態の入力信号処理回路２と同じ前述の効果を得ることができる。
The other points are exactly the same as those of the first embodiment, and the same effects as those of the input
尚、上記第１及び第２実施形態の各入力信号処理回路２，４において、抵抗１２の抵抗１３側とは反対側の端部は、電源電圧ＶＤに限らず、例えばＥＣＵ１０，２０内で生成される一定電圧（５Ｖなど）に接続しても良い。２つの抵抗１２，１３の接続点に所望のしきい値電圧Ｖｔｈを発生させることができれば良いからである。
In each of the input
また、上記各入力信号処理回路２，４において、比較器１６での比較結果を、５Ｖ又は０Ｖのシリアル通信データの電圧信号に変換して、マイコン３へ出力するようにしても良い。
In each of the input
次に、図６は、第３実施形態のＥＣＵ２２を表す構成図である。尚、図６において、図１と同様のものについては同一の符号を付している。
Next, FIG. 6 is a block diagram showing the
本第３実施形態のＥＣＵ２２は、第１実施形態のＥＣＵ１０と比較すると、デジタル入力信号処理装置として、入力信号処理回路２の代わりに、入力信号処理回路５を備えている。
As compared with the
そして、その入力信号処理回路５も、図１の入力信号処理回路２と同様に、ＩＣ化されていると共に、８個の各スイッチ手段ＳＷ０〜ＳＷ７を介して電源電圧ＶＤに夫々接続される８本の各信号ラインＬ０〜Ｌ７の電圧であるハイアクティブ型の８つのスイッチ信号を、マイコン３に入力させるものであるが、本第３実施形態において、各信号ラインＬ０〜Ｌ７のスイッチ手段ＳＷ０〜ＳＷ７は、接点を有し且つその接点に酸化皮膜が発生する可能性があるスイッチとなっている。
The input signal processing circuit 5 is also made into an IC, similarly to the input
次に、本第３実施形態の入力信号処理回路５は、各信号ラインＬ０〜Ｌ７毎に、通電量増減回路ＺＫ０〜ＺＫ７を夫々備えている。そして更に、この入力信号処理回路５は、電源電圧ＶＤと接地電位との間に直列に接続されて、電源電圧ＶＤを分圧することにより判定電圧Ｖｊ（０＜Ｖｊ＜ＶＤ）を発生する２つの抵抗２３，２４を１組備えると共に、接地電位に一端が接続された通電経路追加用抵抗２５と、マルチプレクサ２６と、バッファ回路２７とを、１つずつ備えている。
Next, the input signal processing circuit 5 of the third embodiment includes energization amount increasing / decreasing circuits ZK0 to ZK7 for each of the signal lines L0 to L7. Further, the input signal processing circuit 5 is connected in series between the power supply voltage VD and the ground potential, and generates a determination voltage Vj (0 <Vj <VD) by dividing the power supply voltage VD. A pair of
ここで、各通電量増減回路ＺＫ＊（「＊」は「０」〜「７」の何れか）は、それに対応する信号ラインＬ＊と通電経路追加用抵抗２５の接地電位側とは反対側の端部との間に直列に接続された通電量増減用スイッチＣＴ＊と、信号ラインＬ＊と接地電位との間に接続された電圧安定化用抵抗Ｒ＊と、その抵抗Ｒ＊の接地電位側とは反対側の端部の電圧（信号ラインＬ＊の電圧及び監視対象電圧に相当）が非反転入力端子に入力され、前記抵抗２３，２４によって発生される判定電圧Ｖｊが反転入力端子に入力された比較器ＣＰ＊と、その比較器ＣＰ＊の出力信号ｃ＊を所定の遅延時間だけ遅延し且つレベル反転して出力する遅延回路ＤＬＹ＊と、信号ラインＬ＊と通電量増減用スイッチＣＴ＊との間の経路上に、その通電量増減用スイッチＣＴ＊の方を順方向として（即ち、カソードがスイッチＣＴ＊の方となるように）設けられた電流逆流防止用ダイオードＤ＊ａ（電流逆流防止用整流素子に相当）と、電圧安定化用抵抗Ｒ＊の接地電位側とは反対側の端部とスイッチ手段ＳＷ＊との間の信号ラインＬ＊上に、抵抗Ｒ＊の方を順方向として設けられたダイオードＤ＊ｂと、から構成されている。
Here, each energization amount increasing / decreasing circuit ZK * (“*” is any one of “0” to “7”) is opposite to the ground potential side of the corresponding signal line L * and the energizing
尚、本第３実施形態において、抵抗２３と抵抗２４との抵抗値は同じ値（例えば１０ＫΩ）に設定されている。よって、その両抵抗２３，２４の接続点に生じる判定電圧Ｖｊは、第１実施形態のしきい値電圧Ｖｔｈと同様に、電源電圧ＶＤの半分の電圧（＝ＶＤ／２）となる。
In the third embodiment, the resistance values of the
そして、比較器ＣＰ＊は、非反転入力端子の電圧が判定電圧Ｖｊよりも高くなければ（即ち、電源電圧ＶＤ寄りの電圧でなければ）、ローレベル信号として０Ｖの信号を出力し、逆に、非反転入力端子の電圧が判定電圧Ｖｊよりも高ければ、ハイレベル信号として電源電圧ＶＤの信号を出力する。 If the voltage at the non-inverting input terminal is not higher than the determination voltage Vj (that is, not near the power supply voltage VD), the comparator CP * outputs a 0 V signal as a low level signal, and conversely If the voltage at the non-inverting input terminal is higher than the determination voltage Vj, the signal of the power supply voltage VD is output as a high level signal.
そして更に、通電量増減用スイッチＣＴ＊は、遅延回路ＤＬＹ＊の出力信号が、ハイレベルに相当する電源電圧ＶＤである時にオンして、信号ラインＬ＊をダイオードＤ＊ａを介して通電経路追加用抵抗２５に接続させ、遅延回路ＤＬＹ＊の出力信号が、ローレベルに相当する０Ｖである時にオフする。
Further, the energization amount increase / decrease switch CT * is turned on when the output signal of the delay circuit DLY * is the power supply voltage VD corresponding to the high level, and the signal line L * is connected to the energization path via the diode D * a. It is connected to the
このため、比較器ＣＰ＊の出力信号ｃ＊がハイレベルに相当する電源電圧ＶＤになって、遅延回路ＤＬＹ＊の出力信号がローレベルに相当する０Ｖに変化すると、それまでオンしていた通電量増減用スイッチＣＴ＊がオフして、信号ラインＬ＊を通電経路追加用抵抗２５から切り離すこととなる。
For this reason, when the output signal c * of the comparator CP * becomes the power supply voltage VD corresponding to the high level and the output signal of the delay circuit DLY * changes to 0 V corresponding to the low level, the energization that has been on until then is applied. The amount increase / decrease switch CT * is turned off, and the signal line L * is disconnected from the energization
また、本実施形態において、各信号ラインＬ＊毎に設けられた電圧安定化用抵抗Ｒ＊の抵抗値は１０ＫΩに設定されている。そして、通電経路追加用抵抗２５の抵抗値は、上記電圧安定化用抵抗Ｒ＊の抵抗値よりも十分に小さい５００Ωに設定されている。
In this embodiment, the resistance value of the voltage stabilization resistor R * provided for each signal line L * is set to 10 KΩ. The resistance value of the energization
一方、マルチプレクサ２６は、図１のマルチプレクサ１７と同様のものであり、１つの出力端子と複数の入力端子（０番目から７番目までの８つの入力端子）とを有している。そして、マルチプレクサ２６は、８つの入力端子のうち、マイコン３からの３ビットパラレルデータにより指示される１つの番号の入力端子を選択して、その入力端子を出力端子に接続させる。
On the other hand, the
また、本第３実施形態の入力信号処理回路５において、マルチプレクサ２６の各入力端子には、各通電量増減回路ＺＫ＊における比較器ＣＰ＊の出力端子が夫々接続されている。
In the input signal processing circuit 5 of the third embodiment, the output terminal of the comparator CP * in each energization amount increasing / decreasing circuit ZK * is connected to each input terminal of the
よって、例えば、マイコン３から当該入力信号処理回路５に１番目を表す「００１」の３ビットパラレルデータが出力されると、マルチプレクサ２６により、１番目の信号ラインＬ１に対応する通電量増減回路ＺＫ１の比較器ＣＰ１の出力信号ｃ１が選択されて、その信号ｃ１が当該マルチプレクサ２６の出力端子から出力されることとなる。また例えば、マイコン３から当該入力信号処理回路５に２番目を表す「０１０」の３ビットパラレルデータが出力されると、マルチプレクサ２６の出力端子からは、２番目の信号ラインＬ２に対応する通電量増減回路ＺＫ２の比較器ＣＰ２の出力信号ｃ２が選択されて出力されることとなる。
Therefore, for example, when the 3-bit parallel data “001” representing the first is output from the microcomputer 3 to the input signal processing circuit 5, the energization amount increasing / decreasing circuit ZK1 corresponding to the first signal line L1 is output by the
そして、バッファ回路２７は、このようなマルチプレクサ２６の出力端子から出力される信号（即ち、通電量増減回路ＺＫ０〜ＺＫ７のうちの何れかの比較器ＣＰ０〜ＣＰ７の出力信号ｃ０〜ｃ７）を、マイコン３が入力可能な電圧信号（即ち、５Ｖをハイレベルとし０Ｖをローレベルとした電圧信号）にレベル変換して、該マイコン３に出力する。
The
このような本第３実施形態のＥＣＵ２２における入力信号処理回路５において、各信号ラインＬ＊は、その各々に対して設けられた電圧安定化用抵抗Ｒ＊を介して常時接地電位に接続（即ちプルダウン）された状態となっている。このため、各信号ラインＬ＊のスイッチ手段ＳＷ＊がオフ状態であれば、その信号ラインＬ＊の電圧は接地電位に安定される。
In such an input signal processing circuit 5 in the
また、図７に示すように、例えばスイッチ手段ＳＷ１がオフされている場合には、図６のａ１点の電圧（即ち、電圧安定化用抵抗Ｒ１の接地電位側とは反対側の端部の電圧）が０Ｖであり比較器ＣＰ１の出力信号ｃ１が０Ｖとなるため、遅延回路ＤＬＹ１の出力信号がハイレベルとなり通電量増減用スイッチＣＴ１がオン状態になっている。 Further, as shown in FIG. 7, for example, when the switch means SW1 is turned off, the voltage at the point a1 in FIG. 6 (that is, the end of the voltage stabilizing resistor R1 opposite to the ground potential side). Voltage) is 0V and the output signal c1 of the comparator CP1 is 0V, the output signal of the delay circuit DLY1 becomes high level, and the energization amount increasing / decreasing switch CT1 is in the ON state.
ここで、この状態からスイッチ手段ＳＷ１がオンされたとすると、そのスイッチ手段ＳＷ１には、「スイッチ手段ＳＷ１→ダイオードＤ１ａ→通電量増減用スイッチＣＴ１→通電経路追加用抵抗２５→接地電位」という第１の電流経路と、「スイッチ手段ＳＷ１→ダイオードＤ１ｂ→電圧安定化用抵抗Ｒ１→接地電位」という第２の電流経路との、２つの電流経路で電流が流れることとなる。
If the switch means SW1 is turned on from this state, the switch means SW1 includes a first switch "switch means SW1 → diode D1a → energization amount increasing / decreasing switch CT1 → energization
また、スイッチ手段ＳＷ１がオンされると、図７に示すように、図６のａ１点の電圧が、最終的にはほぼ電源電圧Ｖ（詳しくは「ＶＤ−約０．７Ｖ」）まで上昇するが、そのａ１点の電圧が判定電圧Ｖｊよりも高くなると、そのことが比較器ＣＰ１にて検知されて該比較器ＣＰ１の出力信号ｃ１がハイレベルになる。 When the switch means SW1 is turned on, as shown in FIG. 7, the voltage at the point a1 in FIG. 6 eventually rises to almost the power supply voltage V (specifically, “VD—about 0.7 V”). However, when the voltage at the point a1 becomes higher than the determination voltage Vj, this is detected by the comparator CP1, and the output signal c1 of the comparator CP1 becomes high level.
そして、その時点から遅延回路ＤＬＹ１での遅延時間（図７においてｔ１で示されている時間）が経過すると、遅延回路ＤＬＹ１の出力信号がローレベルになって通電量増減用スイッチＣＴ１がオフされ、その結果、上記第１の電流経路が遮断される。このため、オンされたスイッチ手段ＳＷ１及び信号ラインＬ１には、電圧安定化用抵抗Ｒ１のみを介して電流が流れるようになり、通電経路追加用抵抗２５には電流が流れなくなるため、その抵抗２５での消費電力及び発熱が抑えられることとなる。
When the delay time in the delay circuit DLY1 (time indicated by t1 in FIG. 7) elapses from that time, the output signal of the delay circuit DLY1 becomes low level, and the energization amount increase / decrease switch CT1 is turned off. As a result, the first current path is interrupted. For this reason, current flows through the switched switch SW1 and the signal line L1 only through the voltage stabilizing resistor R1, and no current flows through the energizing
また、その後、スイッチ手段ＳＷ１がオフされると、図７に示すように、図６のａ１点の電圧が、最終的には０Ｖまで下降するが、そのａ１点の電圧が判定電圧Ｖｊ以下になると、比較器ＣＰ１の出力信号ｃ１がハイレベルからローレベルになる。そして、その時点から遅延回路ＤＬＹ１での遅延時間（図７においてｔ２で示されている時間）が経過すると、遅延回路ＤＬＹ１の出力信号がローレベルからハイレベルになって通電量増減用スイッチＣＴ１がオン状態に戻ることとなる。 After that, when the switch means SW1 is turned off, as shown in FIG. 7, the voltage at the point a1 in FIG. 6 finally drops to 0V, but the voltage at the point a1 becomes lower than the determination voltage Vj. As a result, the output signal c1 of the comparator CP1 changes from the high level to the low level. When the delay time in the delay circuit DLY1 (time indicated by t2 in FIG. 7) elapses from that point, the output signal of the delay circuit DLY1 changes from low level to high level, and the energization amount increasing / decreasing switch CT1 is turned on. It will return to the ON state.
尚、以上のことは、スイッチ手段ＳＷ１についてだけではなく、他の７つのスイッチ手段ＳＷ０，ＳＷ２〜ＳＷ７についても全く同様である。 The above is true not only for the switch means SW1, but also for the other seven switch means SW0, SW2 to SW7.
つまり、本第３実施形態の入力信号処理回路５では、スイッチ手段ＳＷ＊がオンされた直後には、そのスイッチ手段ＳＷ＊に、電圧安定化用抵抗Ｒ＊だけでなく、それよりも抵抗値が小さい通電経路追加用抵抗２５を介して、酸化被膜を除去可能な大きな電流を流し、そのスイッチ手段ＳＷ＊の信号ラインＬ＊の電圧（本実施形態では、電圧安定化用抵抗Ｒ＊の接地電位側とは反対側の端部の電圧）が判定電圧Ｖｊよりも高くなると、所定の遅延時間ｔ１の経過後に、その信号ラインＬ＊の通電量増減用スイッチＣＴ＊をオフして、その信号ラインＬ＊と通電経路追加用抵抗２５との接続を遮断するようにしている。
That is, in the input signal processing circuit 5 of the third embodiment, immediately after the switch means SW * is turned on, the switch means SW * has not only the voltage stabilizing resistance R * but also a resistance value higher than that. A large current capable of removing the oxide film is passed through the current-carrying
尚、図７におけるｔ１（即ち、比較器ＣＰ＊の出力信号ｃ＊がハイレベルに変化してから通電量増減用スイッチＣＴ＊をオフさせるまでの遅延時間）と、図７におけるｔ２（即ち、比較器ＣＰ＊の出力信号ｃ＊がローレベルに変化してから通電量増減用スイッチＣＴ＊をオンさせるまでの遅延時間）とは、同じであっても良いし、ｔ２＜ｔ１としても良い。また、遅延時間ｔ１は、比較器ＣＰ＊の出力信号ｃ＊が反転してからスイッチ手段ＳＷ＊における接点の酸化皮膜を完全に破ることができる程度の時間に設定しておくことが望ましい。 Note that t1 in FIG. 7 (that is, the delay time from when the output signal c * of the comparator CP * changes to high level until the energization amount increasing / decreasing switch CT * is turned off) and t2 in FIG. The delay time from when the output signal c * of the comparator CP * changes to a low level until the energization amount increasing / decreasing switch CT * is turned on may be the same, or t2 <t1. Further, it is desirable that the delay time t1 is set to such a time that the oxide film at the contact in the switch means SW * can be completely broken after the output signal c * of the comparator CP * is inverted.
そして更に、本第３実施形態の入力信号処理回路５では、マイコン３からデータ値がｉ（但しｉは０〜７）の３ビットパラレルデータを与えれば、そのｉ番目の信号ラインＬｉに対応する比較器ＣＰｉの出力信号ｃｉがマルチプレクサ２６により選択されてバッファ回路２７に入力され、その結果、ｉ番目の信号ラインＬｉの電圧を判定電圧Ｖｊと大小比較して二値化した５Ｖ又は０Ｖの電圧信号が、マイコン３へと出力されることとなる。
Furthermore, in the input signal processing circuit 5 of the third embodiment, if 3-bit parallel data having a data value i (where i is 0 to 7) is given from the microcomputer 3, it corresponds to the i-th signal line Li. The output signal ci of the comparator CPi is selected by the
よって、マイコン３からの３ビットパラレルデータにより、各信号ラインＬ＊に対応する比較器ＣＰ＊の出力信号ｃ＊を１つずつ切り替えてバッファ回路２７に入力させることで、各信号ラインＬ０〜Ｌ７の電圧を判定電圧Ｖｊとの大小比較により二値化した５Ｖ又は０Ｖの電圧信号を、マイコン３へと順次出力させることができる。
Therefore, by switching the output signal c * of the comparator CP * corresponding to each signal line L * one by one with the 3-bit parallel data from the microcomputer 3 and inputting it to the
例えば、マルチプレクサ２６の切替え方法としては、図７における「ＭＰＸ切替え」の段に示すように、選択する比較器ＣＰ＊の出力信号ｃ＊を所定時間毎（この例では５００μｓ毎）に且つ順番に切り替えていくようにすることができる。そして、この場合、マイコン３は、選択する比較器ＣＰ＊の出力信号ｃ＊を切り替えてから次に切り替えるまでの間（例えば、切替えを行う直前）に、当該入力信号処理回路５のバッファ回路２７から出力される電圧信号のレベルを読み取るようにすれば良い。尚、図７において、「ＭＰＸ切替え」の段に記載された“ＳＷ＊”の文字は、その時に選択されている比較器ＣＰ＊の出力信号ｃ＊が、スイッチ手段ＳＷ＊の接続された＊番目の信号ラインＬ＊に対応するものであることを表している。また「マイコン入力」の段は、当該入力信号処理回路５からマイコン３へ出力される電圧信号を表している。
For example, as a switching method of the
次に、各通電量増減回路ＺＫ＊における電流逆流防止用ダイオードＤ＊ａの作用について、図８を用い説明する。 Next, the operation of the current backflow prevention diode D * a in each energization amount increasing / decreasing circuit ZK * will be described with reference to FIG.
まず、仮に、電流逆流防止用ダイオードＤ＊ａが設けられていないとする。 First, it is assumed that the current backflow prevention diode D * a is not provided.
そして、この場合に、例えば、図８に示すように、スイッチ手段ＳＷ１がオフされている状態で、スイッチ手段ＳＷ２がオンされたとする。 In this case, for example, as shown in FIG. 8, it is assumed that the switch means SW2 is turned on while the switch means SW1 is turned off.
すると、そのスイッチ手段ＳＷ２がオンされてから信号ラインＬ２の通電量増減用スイッチＣＴ２がオフされるまでの間に、図８の二点鎖線で示すように、その信号ラインＬ２のスイッチ手段ＳＷ２及び通電量増減用スイッチＣＴ２を介して、スイッチ手段ＳＷ１がオフされている他の信号ラインＬ１の通電量増減用スイッチＣＴ１に通常とは逆方向の電流が流れると共に、その電流が信号ラインＬ１の電圧安定化用抵抗Ｒ１に流れてしまう。そして、その結果、信号ラインＬ１の電圧（具体的には、ａ１点の電圧）が、スイッチ手段ＳＷ１がオフされているにも拘わらず、ハイレベルとみなされる電圧にまで上昇してしまう。 Then, between the time when the switch means SW2 is turned on and the time when the energization amount increase / decrease switch CT2 of the signal line L2 is turned off, as shown by the two-dot chain line in FIG. A current in the opposite direction flows to the energization amount increasing / decreasing switch CT1 of the other signal line L1 in which the switch means SW1 is turned off via the energization amount increasing / decreasing switch CT2, and the current flows to the voltage of the signal line L1. The current flows to the stabilization resistor R1. As a result, the voltage of the signal line L1 (specifically, the voltage at the point a1) rises to a voltage that is regarded as a high level even though the switch means SW1 is turned off.
そこで、本第３実施形態の入力信号処理回路５では、各信号ラインＬ＊毎に電流逆流防止用ダイオードＤ＊ａを設け、通常とは逆方向の電流が通電量増減用スイッチＣＴ＊に流れて図８の二点鎖線のような電流経路が発生してしまうことを防止している。例えば、図８の二点鎖線の電流経路は、信号ラインＬ１に対して設けられた図６の電流逆流防止用ダイオードＤ１ａによって遮断される。そして、このような電流逆流防止用ダイオードＤ＊ａを設けることで、１つの通電経路追加用抵抗２５を複数の信号ラインＬ＊で共通使用することができるようにしている。
Therefore, in the input signal processing circuit 5 of the third embodiment, a current backflow prevention diode D * a is provided for each signal line L *, and a current in the reverse direction to the normal flows through the energization amount increase / decrease switch CT *. Thus, the occurrence of a current path like the two-dot chain line in FIG. 8 is prevented. For example, the current path of the two-dot chain line in FIG. 8 is blocked by the current backflow prevention diode D1a in FIG. 6 provided for the signal line L1. By providing such a current backflow prevention diode D * a, one energization
尚、各通電量増減回路ＺＫ＊の電流逆流防止用ダイオードＤ＊ａは、通電量増減用スイッチＣＴ＊と通電経路追加用抵抗２５との間の経路上に、その抵抗２５の方を順方向として設けても良い。
The current backflow prevention diode D * a of each energization amount increasing / decreasing circuit ZK * is forward in the direction of the
一方、ダイオードＤ＊ｂの方は削除しても動作には影響しない。つまり、ダイオードＤ＊ａは必須であるが、ダイオードＤ＊ｂは、本入力信号処理回路５側（即ちＥＣＵ２２側）からスイッチ手段ＳＷ＊側へ電流が逆流しても構わないか、或いはその可能性が無いのであれば、削除しても良い。
On the other hand, even if the diode D * b is deleted, the operation is not affected. That is, the diode D * a is indispensable, but the diode D * b may or may not flow back from the input signal processing circuit 5 side (that is, the
また、本第３実施形態では、電源電圧ＶＤがアクティブレベルの電圧に相当し、接地電位がパッシブレベルの電圧に相当している。そして、通電量増減用スイッチＣＴ＊が、通電量増減用スイッチング手段に相当し、比較器ＣＰ＊及び遅延回路ＤＬＹ＊が、切替制御手段に相当している。 In the third embodiment, the power supply voltage VD corresponds to an active level voltage, and the ground potential corresponds to a passive level voltage. The energization amount increase / decrease switch CT * corresponds to the energization amount increase / decrease switching means, and the comparator CP * and the delay circuit DLY * correspond to the switching control means.
以上のような本第３実実施形態の入力信号処理回路５によれば、スイッチ手段ＳＷ０〜ＳＷ７に大きな電流を流すことによる酸化被膜除去効果を達成できる上に、抵抗値が小さくて消費電力の大きい１つの通電経路追加用抵抗２５を複数の信号ラインＬ０〜Ｌ７で共通使用していることから、回路全体を小型化することができる。しかも、その通電経路追加用抵抗２５に電流が流れる時間を短くすることができるため、消費電力を抑えることができ発熱も抑えることができる。よって、ＩＣ化に有利である。また特に、本入力信号処理回路５では、比較器ＣＰ＊の出力信号ｃ＊がハイレベルに反転してから通電量増減用スイッチＣＴ＊をオフさせるまでに、遅延回路ＤＬＹ＊によって遅延時間ｔ１を持たせているため、スイッチ手段ＳＷ＊の接点に発生した酸化皮膜を確実に破ることができる。
According to the input signal processing circuit 5 of the third embodiment as described above, the effect of removing the oxide film by flowing a large current through the switch means SW0 to SW7 can be achieved, and the resistance value is small and the power consumption is low. Since one large energization
一方、通電経路追加用抵抗２５を未接続にすれば、図１２に示した従来装置と同様の回路とすることも可能である。このため、例えば、本入力信号処理回路５のうち、通電経路追加用抵抗２５以外の部分をＩＣ化して、全信号ラインＬ０〜Ｌ７のスイッチ手段ＳＷ０〜ＳＷ７のうちの少なくとも１つが、接点に酸化皮膜が発生する可能性があるスイッチである場合に、通電経路追加用抵抗２５を接続する、といった使い方をすることもできる。
On the other hand, if the energization
尚、本第３実施形態の入力信号処理回路５では、各信号ラインＬ＊の電圧をマイコン３が入力可能な二値の電圧信号に変換するためのしきい値電圧と、通電量増減用スイッチＣＴ＊をオン／オフさせるための判定電圧Ｖｊとが同じ値であり、比較器ＣＰ＊の出力信号ｃ＊（ハイレベル＝電源電圧ＶＤ，ローレベル＝０Ｖ）を、バッファ回路２７によりハイレベルが５Ｖでローレベルが０Ｖの電圧信号にレベル変換してマイコン３へ出力するようにしていたが、比較器ＣＰ＊がハイレベル信号として５Ｖの信号を出力するように構成すれば、バッファ回路２７を削除して、その各比較器ＣＰ＊の出力信号ｃ＊をレベル変換無しにマイコン３へ出力するように構成することができる。そして、このようにすれば、通電量増減用スイッチＣＴ＊をオン／オフ制御するための比較器ＣＰ＊を、各信号ラインＬ＊の電圧レベルをマイコン３に読み取らせるための二値化用の手段として流用することとなり、回路構成を一層簡素化することができる。
In the input signal processing circuit 5 of the third embodiment, a threshold voltage for converting the voltage of each signal line L * into a binary voltage signal that can be input by the microcomputer 3, and an energization amount increase / decrease switch The determination voltage Vj for turning on / off CT * is the same value, and the output signal c * (high level = power supply voltage VD, low level = 0V) of the comparator CP * The level is converted to a voltage signal of 5V and the low level is 0V, and is output to the microcomputer 3. However, if the comparator CP * outputs a 5V signal as a high level signal, the
また、抵抗２３の抵抗２４側とは反対側の端部は、電源電圧ＶＤに限らず、例えばＥＣＵ２２内で生成される一定電圧（５Ｖなど）に接続しても良い。２つの抵抗２３，２４の接続点に所望の判定電圧（兼しきい値電圧）Ｖｊを発生させることができれば良いからである。
Further, the end of the
ところで、上記入力信号処理回路５において、遅延回路ＤＬＹ＊としては、例えば図９（Ａ）に示すように、複数の信号遅延素子を直列に接続したもの（具体的には、１つ以上の奇数個のインバータバッファと１つ以上のバッファとを直列接続した回路や、奇数個のインバータバッファを直列接続した回路）を用いることができる。但し、この場合には、長い遅延時間を設け難いという欠点がある。 By the way, in the input signal processing circuit 5, as the delay circuit DLY *, for example, as shown in FIG. 9A, a plurality of signal delay elements connected in series (specifically, one or more odd numbers) A circuit in which one inverter buffer and one or more buffers are connected in series, or a circuit in which an odd number of inverter buffers are connected in series can be used. However, this case has a drawback that it is difficult to provide a long delay time.
そこで、例えば図９（Ｂ−１）に示すように、抵抗３０及びコンデンサ３１からなるフィルタ回路Ｆによって遅延時間を作り出すように構成すれば、その遅延時間を容易に長くすることができる。尚、図９（Ｂ−１）は、８つの通電量増減回路ＺＫ０〜ＺＫ７のうち、通電量増減回路ＺＫ１の部分のみを表しており、図９（Ｂ−２）は、その通電量増減回路ＺＫ１の作用を表している。そして、図９（Ｂ−１）の例では、構成簡略化のため、ダイオードＤ１ｂを削除し、また、通電量増減用スイッチＣＴ１とダイオードＤ１ａとの順番を入れ替えている。つまり、電流逆流防止用ダイオードＤ１ａを、通電量増減用スイッチＣＴ１と通電経路追加用抵抗２５との間の経路に設けている。
Therefore, for example, as shown in FIG. 9B-1, if the delay time is created by the filter circuit F including the
ここで、８つの通電量増減回路ＺＫ０〜ＺＫ７のうち、通電量増減回路ＺＫ１を代表に挙げて説明すると、まず図９（Ｂ−１）の例では、通電量増減用スイッチＣＴ１として、ＮチャネルＭＯＳＦＥＴを用いている。 Here, of the eight energization amount increasing / decreasing circuits ZK0 to ZK7, the energization amount increasing / decreasing circuit ZK1 will be described as a representative. First, in the example of FIG. MOSFET is used.
そして、遅延回路ＤＬＹ１として、比較器ＣＰ１の出力信号ｃ１を積分する抵抗３０及びコンデンサ３１からなるフィルタ回路Ｆと、該フィルタ回路Ｆの出力ｅ１を矩形波に整形して、その波形整形した信号ｆ１により通電量増減用スイッチＣＴ１としてのＭＯＳＦＥＴをオン／オフさせる比較器３２（波形整形回路に相当）とを備えている。
Then, as the delay circuit DLY1, the filter circuit F including the
そして更に、比較器３２は、フィルタ回路Ｆの出力ｅ１と所定の基準電圧Ｖｒｅｆ（但し、０＜Ｖｒｅｆ＜ＶＤ）とを大小比較して、図９（Ｂ−２）に示すように、「ｅ１≦Ｖｒｅｆ」ならば、上記ＭＯＳＦＥＴのゲートへの信号ｆ１をハイレベルにして該ＭＯＳＦＥＴをオンさせ、「ｅ１＞Ｖｒｅｆ」ならば、上記ＭＯＳＦＥＴのゲートへの信号ｆ１をローレベルにして該ＭＯＳＦＥＴをオフさせる。
Further, the
そして、このような構成によれば、信号ラインＬ１の電圧が判定電圧Ｖｊよりも高い電圧であることが比較器ＣＰ１によって検知されてから（即ち、比較器ＣＰ１の出力信号ｃ１がハイレベルに変化してから）通電量増減用スイッチＣＴ１をオフさせるまでの遅延時間ｔ１を、抵抗３０又はコンデンサ３１の定数によって容易に長くすることができる。しかも、通電量増減用スイッチＣＴ１としてのＭＯＳＦＥＴを確実且つ完全にオン／オフさせることができる。
According to such a configuration, the comparator CP1 detects that the voltage of the signal line L1 is higher than the determination voltage Vj (that is, the output signal c1 of the comparator CP1 changes to high level). Then, the delay time t1 until the energization amount increasing / decreasing switch CT1 is turned off can be easily increased by the constant of the
つまり、例えば、フィルタ回路Ｆの出力ｅ１をそのままＭＯＳＦＥＴのゲートへ入力すると、そのＭＯＳＦＥＴに流れる電流量がリニアに変わってしまって該ＭＯＳＦＥＴがオン／オフスイッチとして働かず、酸化皮膜除去のための十分な電流を流せない可能性が生じてしまう。また、そのＭＯＳＦＥＴでの発熱量が大きくなってしまうという可能性も生じる。これに対して、フィルタ回路Ｆの出力ｅ１を比較器３２により波形整形してＭＯＳＦＥＴを駆動するように構成すれば、そのような可能性を全て排除することができるのである。
That is, for example, if the output e1 of the filter circuit F is input to the gate of the MOSFET as it is, the amount of current flowing through the MOSFET changes linearly and the MOSFET does not function as an on / off switch, which is sufficient for removing the oxide film. A possibility that a large current cannot flow. In addition, there is a possibility that the amount of heat generated in the MOSFET becomes large. On the other hand, if the output e1 of the filter circuit F is shaped by the
尚、比較器３２の非反転入力端子に供給する基準電圧Ｖｒｅｆは、抵抗２３，２４と同様の分圧抵抗などによって生成すれば良い。また、抵抗２３，２４によって生成した判定電圧Ｖｊを、基準電圧Ｖｒｅｆとして比較器３２に供給するようにしても良い。
The reference voltage Vref supplied to the non-inverting input terminal of the
一方、通電量増減用スイッチＣＴ＊としては、例えばＰチャネルＭＯＳＦＥＴを用いても良く、その場合には、比較器３２の入力端子を逆にして、フィルタ回路Ｆの出力ｅ１を比較器３２の非反転入力端子（＋端子）に入力すると共に、基準電圧Ｖｒｅｆを比較器３２の反転入力端子（−端子）に入力すれば良い。また、通電量増減用スイッチＣＴ＊としては、ＭＯＳＦＥＴに限らず、バイポーラトランジスタを用いることもできる。
On the other hand, as the energization amount increasing / decreasing switch CT *, for example, a P-channel MOSFET may be used. In this case, the input terminal of the
次に、図１０は、第４実施形態のＥＣＵ４０を表す構成図である。尚、図１０において、図６と同じものについては、同一の符号を付している。
Next, FIG. 10 is a block diagram showing the
本第４実施形態のＥＣＵ４０は、第３実施形態のＥＣＵ２２と比較すると、デジタル入力信号処理装置として、入力信号処理回路５の代わりに、入力信号処理回路６を備えている。
As compared with the
そして、本第４実施形態の入力信号処理回路６は、８個の各スイッチ手段ＳＷ０〜ＳＷ７を介して接地電位に夫々接続される各信号ラインＬ０〜Ｌ７の電圧であるローアクティブ型の８つのスイッチ信号を、マイコン３に入力させるものである。つまり、本第４実施形態では、接地電位がアクティブレベルの電圧に相当し、電源電圧ＶＤがパッシブレベルの電圧に相当している。尚、本入力処理回路６もＩＣ化されている。 The input signal processing circuit 6 of the fourth embodiment includes eight low-active type voltages that are voltages of the signal lines L0 to L7 respectively connected to the ground potential via the eight switch means SW0 to SW7. A switch signal is input to the microcomputer 3. That is, in the fourth embodiment, the ground potential corresponds to an active level voltage, and the power supply voltage VD corresponds to a passive level voltage. The input processing circuit 6 is also integrated into an IC.
ここで、本第４実施形態の入力処理回路６は、図６の入力信号処理回路５に対して、下記の（１）〜（６）の点が異なっている。 Here, the input processing circuit 6 of the fourth embodiment is different from the input signal processing circuit 5 of FIG. 6 in the following points (1) to (6).
（１）通電経路追加用抵抗２５の一端と、各通電量増減回路ＺＫ＊の電圧安定化用抵抗Ｒ＊の一端とが、接地電位ではなく、電源電圧ＶＤに接続されている。
(1) One end of the energization
（２）各通電量増減回路ＺＫ＊のダイオードＤ＊ａとダイオードＤ＊ｂとが、両方共に図６と逆向きに設けられている。つまり、両ダイオードＤ＊ａ，Ｄ＊ｂは、スイッチ手段ＳＷ＊の方を順方向として設けられている。 (2) The diode D * a and the diode D * b of each energization amount increasing / decreasing circuit ZK * are both provided in the opposite direction to FIG. That is, both the diodes D * a and D * b are provided with the switch means SW * as the forward direction.
（３）各通電量増減回路ＺＫ＊から遅延回路ＤＬＹ＊が削除されている。 (3) The delay circuit DLY * is deleted from each energization amount increasing / decreasing circuit ZK *.
このため、各通電量増減回路ＺＫ＊の通電量増減用スイッチＣＴ＊は、比較器ＣＰ＊の出力信号ｃ＊がハイレベルに相当する電源電圧ＶＤである時にオンして、信号ラインＬ＊をダイオードＤ＊ａを介して通電経路追加用抵抗２５に接続させ、比較器ＣＰ＊の出力信号ｃ＊がローレベルに相当する０Ｖである時にオフして、信号ラインＬ＊を通電経路追加用抵抗２５から切り離すこととなる。
Therefore, the energization amount increasing / decreasing switch CT * of each energization amount increasing / decreasing circuit ZK * is turned on when the output signal c * of the comparator CP * is the power supply voltage VD corresponding to the high level, and the signal line L * is turned on. Connected to the energizing
（４）マルチプレクサ２６の０番目から７番目までの各入力端子には、各電圧安定化用抵抗Ｒ＊の電源電圧ＶＤ側とは反対側の端部が、０番目の信号ラインＬ０に対応するものから順に夫々接続されている。
(4) At each of the 0th to 7th input terminals of the
（５）バッファ回路２７の代わりに、比較器４２を備えており、その比較器４２の非反転入力端子が、マルチプレクサ２６の出力端子に接続されている。
(5) A
（６）そして更に、電源電圧ＶＤと接地電位との間に直列に接続された２つの抵抗４３，４４を追加して備えており、その両抵抗４３，４４の接続点に生じる電圧が、上記比較器４２の反転入力端子に、しきい値電圧Ｖｔｈとして入力されている。尚、本第４実施形態において、上記しきい値電圧Ｖｔｈは、電源電圧ＶＤの半分の電圧（＝ＶＤ／２）に設定されているが、各通電量増減回路ＺＫ＊の比較器ＣＰ＊に入力される判定電圧Ｖｊは、そのしきい値電圧Ｖｔｈよりも低い電圧（即ち、接地電位寄りの電圧）に設定されている。
(6) Further, two
そして、比較器４２は、非反転入力端子の電圧（即ち、マルチプレクサ２６の出力端子の電圧であって、各電圧安定化用抵抗Ｒ０〜Ｒ７のうちの何れかの電源電圧ＶＤ側とは反対側の端部の電圧）がしきい値電圧Ｖｔｈよりも高ければ、マイコン３へハイレベルに該当する５Ｖの電圧信号を出力し、逆に、非反転入力端子の電圧がしきい値電圧Ｖｔｈよりも高くなければ、マイコン３へローレベルに該当する０Ｖの電圧信号を出力する。
The
以上のような本第４実施形態の入力信号処理回路６において、各信号ラインＬ＊は、その各々に対して設けられた電圧安定化用抵抗Ｒ＊を介して常時電源電圧ＶＤに接続（即ちプルアップ）された状態となっている。このため、各信号ラインＬ＊のスイッチ手段ＳＷ＊がオフ状態であれば、その信号ラインＬ＊の電圧は電源電圧ＶＤに安定される。 In the input signal processing circuit 6 of the fourth embodiment as described above, each signal line L * is always connected to the power supply voltage VD via the voltage stabilization resistor R * provided for each signal line L * (that is, Pulled up). For this reason, if the switch means SW * of each signal line L * is in the OFF state, the voltage of the signal line L * is stabilized at the power supply voltage VD.
また、例えばスイッチ手段ＳＷ１がオフされている場合には、図１０のａ１点の電圧（即ち、電圧安定化用抵抗Ｒ１の電源電圧ＶＤ側とは反対側の端部の電圧）が電源電圧ＶＤであり、比較器ＣＰ１の出力信号ｃ１がハイレベルとしての電源電圧ＶＤとなるため、通電量増減用スイッチＣＴ１がオン状態になっている。 For example, when the switch means SW1 is turned off, the voltage at the point a1 in FIG. 10 (that is, the voltage at the end opposite to the power supply voltage VD side of the voltage stabilizing resistor R1) Since the output signal c1 of the comparator CP1 becomes the power supply voltage VD at the high level, the energization amount increasing / decreasing switch CT1 is in the ON state.
ここで、この状態からスイッチ手段ＳＷ１がオンされたとすると、そのスイッチ手段ＳＷ１には、「電源電圧ＶＤ→通電経路追加用抵抗２５→通電量増減用スイッチＣＴ１→ダイオードＤ１ａ→スイッチ手段ＳＷ１」という第１の電流経路と、「電源電圧→電圧安定化用抵抗Ｒ１→ダイオードＤ１ｂ→スイッチ手段ＳＷ１」という第２の電流経路との、２つの電流経路で電流が流れることとなる。
Here, if the switch means SW1 is turned on from this state, the switch means SW1 includes a power supply voltage VD → a current
また、スイッチ手段ＳＷ１がオンされると、図１０のａ１点の電圧が、最終的にはほぼ０Ｖ（詳しくは「０＋約０．７Ｖ」）まで低下するが、そのａ１点の電圧が判定電圧Ｖｊよりも低くなると、そのことが比較器ＣＰ１にて検知されて該比較器ＣＰ１の出力信号ｃ１がローレベルになる。 When the switch means SW1 is turned on, the voltage at the point a1 in FIG. 10 finally decreases to almost 0V (specifically, “0 + about 0.7V”), but the voltage at the point a1 is the determination voltage. When it becomes lower than Vj, this is detected by the comparator CP1, and the output signal c1 of the comparator CP1 becomes low level.
そして、このように比較器ＣＰ１の出力信号ｃ１がローレベルになると、通電量増減用スイッチＣＴ１がオフされ、その結果、上記第１の電流経路が遮断される。このため、オンされたスイッチ手段ＳＷ１及び信号ラインＬ１には、電圧安定化用抵抗Ｒ１のみを介して電流が流れるようになり、通電経路追加用抵抗２５には電流が流れなくなるため、その抵抗２５での消費電力及び発熱が抑えられることとなる。
When the output signal c1 of the comparator CP1 becomes low level in this way, the energization amount increasing / decreasing switch CT1 is turned off, and as a result, the first current path is interrupted. For this reason, current flows through the switched switch SW1 and the signal line L1 only through the voltage stabilizing resistor R1, and no current flows through the energizing
また、その後、スイッチ手段ＳＷ１がオフされると、図１０のａ１点の電圧が電源電圧ＶＤまで上昇して、比較器ＣＰ１の出力信号ｃ１がローレベルからハイレベルになり、通電量増減用スイッチＣＴ１がオン状態に戻ることとなる。 After that, when the switch means SW1 is turned off, the voltage at the point a1 in FIG. 10 rises to the power supply voltage VD, and the output signal c1 of the comparator CP1 changes from the low level to the high level. CT1 returns to the on state.
尚、以上のことは、スイッチ手段ＳＷ１についてだけではなく、他の７つのスイッチ手段ＳＷ０，ＳＷ２〜ＳＷ７についても全く同様である。 The above is true not only for the switch means SW1, but also for the other seven switch means SW0, SW2 to SW7.
そして更に、本第４実施形態の入力信号処理回路６では、マイコン３からデータ値がｉ（但しｉは０〜７）の３ビットパラレルデータを与えれば、そのｉ番目の信号ラインＬｉの電圧（詳しくは、その信号ラインＬｉの電圧安定化用抵抗Ｒｉの電源電圧ＶＤ側とは反対側の端部の電圧）がマルチプレクサ２６により選択されて比較器４２に入力され、その結果、ｉ番目の信号ラインＬｉの電圧が、比較器４２によりしきい値電圧Ｖｔｈと大小比較されて５Ｖ又は０Ｖの電圧信号に変換され、その電圧信号がマイコン３へと出力されることとなる。
Further, in the input signal processing circuit 6 of the fourth embodiment, if 3-bit parallel data having a data value i (where i is 0 to 7) is given from the microcomputer 3, the voltage (i) of the i-th signal line Li ( Specifically, the voltage at the end of the signal line Li opposite to the power supply voltage VD side of the voltage stabilization resistor Ri is selected by the
よって、マイコン３からの３ビットパラレルデータにより、各信号ラインＬ＊の電圧を１つずつ切り替えて比較器４２に入力させることで、各信号ラインＬ０〜Ｌ７の電圧をしきい値電圧Ｖｔｈとの大小比較により二値化した５Ｖ又は０Ｖの電圧信号を、マイコン３へと順次出力させることができる。尚、マルチプレクサ２６の切替え方法や、マイコン３が当該入力信号処理回路６からの電圧信号を読み取るタイミングは、前述した第３実施形態と同様でよい。
Therefore, by switching the voltage of each signal line L * one by one by the 3-bit parallel data from the microcomputer 3 and inputting it to the
以上のような本第４実施形態の入力信号処理回路６においても、スイッチ手段ＳＷ＊がオンされた直後には、そのスイッチ手段ＳＷ＊に、電圧安定化用抵抗Ｒ＊だけでなく、通電経路追加用抵抗２５を介して大きな電流が流れ、そのスイッチ手段ＳＷ＊の信号ラインＬ＊の電圧（本実施形態では、電圧安定化用抵抗Ｒ＊の電源電圧ＶＤ側とは反対側の端部の電圧）が判定電圧Ｖｊよりも低くなると、その信号ラインＬ＊の通電量増減用スイッチＣＴ＊がオフして、その信号ラインＬ＊と通電経路追加用抵抗２５との接続が遮断される。
Also in the input signal processing circuit 6 of the fourth embodiment as described above, immediately after the switch means SW * is turned on, not only the voltage stabilizing resistor R * but also the energization path is connected to the switch means SW *. A large current flows through the
そして、本第４実施形態の入力信号処理回路６によっても、第３実施形態と同様の効果を得ることができるが、その効果を、特に遅延回路ＤＬＹ＊を設けることなく確実に実現することができる。 The input signal processing circuit 6 of the fourth embodiment can obtain the same effect as that of the third embodiment, but the effect can be reliably realized without providing the delay circuit DLY *. it can.
つまり、本第４実施形態では、各比較器ＣＰ＊の判定電圧Ｖｊを、比較器４２のしきい値電圧Ｖｔｈよりも低い電圧（即ち、接地電位寄りの電圧）に設定しているため、信号ラインＬ＊のスイッチ手段ＳＷ＊がオンされてから、その信号ラインＬ＊についてのマイコン３への電圧信号がレベル変化するまでのレスポンスを特に悪化させることなく、その信号ラインＬ＊のスイッチ手段ＳＷ＊がオンされてから通電量増減用スイッチＣＴ＊がオフされるまでの時間（即ち、スイッチ手段ＳＷ＊に大きな電流を流す期間）を長くすることができ、十分な酸化被膜除去効果を発揮することができるからである。 That is, in the fourth embodiment, since the determination voltage Vj of each comparator CP * is set to a voltage lower than the threshold voltage Vth of the comparator 42 (that is, a voltage close to the ground potential), the signal The switch means SW of the signal line L * is not particularly deteriorated until the voltage signal to the microcomputer 3 for the signal line L * changes in level after the switch means SW * of the line L * is turned on. The time from when * is turned on to when the energization amount increase / decrease switch CT * is turned off (that is, a period during which a large current flows through the switch means SW *) can be lengthened, and a sufficient oxide film removal effect is exhibited. Because it can.
尚、本第４実施形態の入力信号処理回路６においても、ダイオードＤ＊ｂは削除可能であるが、電流逆流防止用ダイオードＤ＊ａは必須である。つまり、図１０において、例えば、ダイオードＤ１ａ，Ｄ２ａが無いとすると、スイッチ手段ＳＷ１がオフの状態で、スイッチ手段ＳＷ２がオンされると、そのオンの瞬間に、「電源電圧ＶＤ→電圧安定化用抵抗Ｒ１→ダイオードＤ１ｂ→通電量増減用スイッチＣＴ１→通電量増減スイッチＣＴ２→スイッチ手段ＳＷ２」といった経路で電流が流れ、その結果、信号ラインＬ１の電圧（具体的には、ａ１点の電圧）が、スイッチ手段ＳＷ１＝オフであるにも拘わらず、ローレベルとみなされる電圧にまで低下してしまうからである。 In the input signal processing circuit 6 of the fourth embodiment, the diode D * b can be deleted, but the current backflow prevention diode D * a is essential. That is, in FIG. 10, for example, if there are no diodes D1a and D2a, when the switch means SW2 is turned on while the switch means SW1 is turned off, the power supply voltage VD → voltage stabilizing A current flows through a path of “resistance R1 → diode D1b → energization amount increase / decrease switch CT1 → energization amount increase / decrease switch CT2 → switch means SW2”, and as a result, the voltage of the signal line L1 (specifically, the voltage at the point a1) This is because, even though the switch means SW1 = off, the voltage drops to a voltage regarded as a low level.
一方、第４実施形態の各入力信号処理回路６においても、第３実施形態と同様に、各比較器ＣＰ＊の出力信号ｃ＊を所定の遅延時間だけ遅延させて通電量増減用スイッチＣＴ＊に出力する遅延回路を設け、比較器ＣＰ＊の出力信号ｃ＊がローレベルに変化してから該遅延回路による遅延時間が経過した時に、通電量増減用スイッチＣＴ＊がオフされるように構成しても良い。そして、このように構成すれば、酸化被膜除去効果をより確実に発揮することができるようになる。 On the other hand, in each input signal processing circuit 6 of the fourth embodiment, as in the third embodiment, the energization amount increasing / decreasing switch CT * is delayed by delaying the output signal c * of each comparator CP * by a predetermined delay time. Is provided so that the energization amount increasing / decreasing switch CT * is turned off when the delay time by the delay circuit has elapsed after the output signal c * of the comparator CP * has changed to the low level. You may do it. And if comprised in this way, an oxide film removal effect can be exhibited more reliably.
また、第４実施形態の入力信号処理回路６を、ハイアクティブ型のスイッチ信号をマイコン３に入力させるものに変更するのであれば、通電経路追加用抵抗２５の一端と、各通電量増減回路ＺＫ＊の電圧安定化用抵抗Ｒ＊の一端とを、接地電位に接続すると共に、各通電量増減回路ＺＫ＊のダイオードＤ＊ａとダイオードＤ＊ｂとを、両方共に図１０とは逆向きに設ければ良い。そして、この場合、各通電量増減回路ＺＫ＊の比較器ＣＰ＊に入力される判定電圧Ｖｊは、比較器４２のしきい値電圧Ｖｔｈよりも高い電圧（即ち、電源電圧ＶＤ寄りの電圧）に設定すれば良い。また更に、この場合、第３実施形態の遅延回路ＤＬＹ＊と同様の遅延回路を設けても良い。
Further, if the input signal processing circuit 6 of the fourth embodiment is changed to one that inputs a high-active type switch signal to the microcomputer 3, one end of the energization
次に、図１１は、第５実施形態のＥＣＵ５０を表す構成図である。尚、図１１において、前述した各図と同じものについては同一の符号を付している。
Next, FIG. 11 is a block diagram showing the
即ち、本第５実施形態のＥＣＵ５０では、ハイアクティブ型の１６個のスイッチ信号をマイコン３に入力させるために、図６の入力信号処理回路５と、図１の入力信号処理回路２とを備え、更に、ローアクティブ型の１６個のスイッチ信号をマイコン３に入力させるために、図５の入力信号処理回路４と、図１０の入力信号処理回路６とを備えている。そして、このＥＣＵ５０では、マイコン３からの３ビットパラレルデータが各入力信号処理回路２，４，５，６へ共通に入力されると共に、各入力信号処理回路２，４，５，６からの電圧信号がマイコン３へ夫々入力されるようになっている。
That is, the
このような第５実施形態によれば、マイコン３が３２個のスイッチ信号を入力するのに必要な該マイコン３の使用ポート数を、７個（４つの入力ポートと、３ビットパラレルデータを出力するための３つの出力ポート）にまで削減することができる。 According to the fifth embodiment, the number of ports used by the microcomputer 3 necessary for the microcomputer 3 to input 32 switch signals is 7 (4 input ports and 3 bit parallel data are output). To three output ports).
尚、図１１の例では、入力信号処理回路２，４の各々にも、接点を有すると共に該接点に酸化皮膜が発生する虞があるスイッチ手段の信号ラインが接続される可能性があるため、その各入力信号処理回路２，４の電圧安定化用抵抗１１の抵抗値を、酸化皮膜を除去可能な値（例えば５００Ω）に設定している。
In addition, in the example of FIG. 11, since each of the input
また、図１１のＥＣＵ５０において、点線で囲んだ４つの入力信号処理回路２，４，５，６からなる部分は、１つのパッケージでＩＣ化しても良い。
Further, in the
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。 As mentioned above, although one Embodiment of this invention was described, it cannot be overemphasized that this invention can take a various form.
例えば、第３及び第４実施形態の各入力信号処理回路５，６において、比較器ＣＰ＊の非反転入力端子と電圧安定化用抵抗Ｒ＊とを結ぶ信号経路に、電流制限用の抵抗（図１，図５の抵抗１４と同様のもの）を挿入しても良い。
For example, in each of the input signal processing circuits 5 and 6 of the third and fourth embodiments, a current limiting resistor (in the signal path connecting the non-inverting input terminal of the comparator CP * and the voltage stabilizing resistor R *). The
また、第３実施形態の入力信号処理回路５において、マルチプレクサ２６を削除すると共に、各通電量増減回路ＺＫ＊毎にバッファ回路２７と同様のバッファ回路を設け、その８個の各バッファ回路に、該当する通電量増減回路ＺＫ＊の比較器ＣＰ＊の出力信号ｃ＊を入力して、その各バッファ回路の出力信号がパラレルにマイコン３へと出力されるように構成しても良い。
Further, in the input signal processing circuit 5 of the third embodiment, the
同様に、第４実施形態の入力信号処理回路６において、マルチプレクサ２６を削除すると共に、各通電量増減回路ＺＫ＊毎に比較器４２と同様の比較器を設け、その８個の各比較器の非反転入力端子に、該当する通電量増減回路ＺＫ＊の電圧安定化用抵抗Ｒ＊の電圧（詳しくは、電源電圧ＶＤ側とは反対側の端部の電圧）を入力して、その各比較器の出力信号がパラレルにマイコン３へと出力されるように構成しても良い。
Similarly, in the input signal processing circuit 6 of the fourth embodiment, the
また、第３及び第４実施形態の入力信号処理回路５，６において、各比較器ＣＰ＊の出力信号は、シリアル通信によってマイコン３へ送信するように構成しても良い。つまり、各比較器ＣＰ＊での比較結果をシリアル通信の信号に変換してマイコン３へ出力するように構成しても良い。そして、この場合には、各信号ラインＬ＊の電圧状態（詳しくは、電圧状態の情報）がシリアル通信データの形でマイコン３へ出力されることとなる。 Further, in the input signal processing circuits 5 and 6 of the third and fourth embodiments, the output signal of each comparator CP * may be transmitted to the microcomputer 3 by serial communication. That is, the comparison result of each comparator CP * may be converted into a serial communication signal and output to the microcomputer 3. In this case, the voltage state (specifically, voltage state information) of each signal line L * is output to the microcomputer 3 in the form of serial communication data.
一方、第３及び第４実施形態の各入力信号処理回路５，６において、マイコン３が、電源電圧ＶＤをハイレベルとした信号を入力することができる場合（即ち、マイコン３がバッテリ電圧を入力可能である場合、或いは、電源電圧ＶＤがバッテリ電圧ではなく５Ｖである場合）には、各電圧安定化用抵抗Ｒ＊に生じる電圧（各信号ラインＬ＊の電圧に相当）を、各信号ラインＬ＊の電圧状態として、マイコン３へ出力するように構成すれば良い。尚、この場合、その各信号ラインＬ＊の電圧は、パラレルに出力しても良いし、マルチプレクサ２６を介して出力するようにしても良い。
On the other hand, in each of the input signal processing circuits 5 and 6 of the third and fourth embodiments, when the microcomputer 3 can input a signal with the power supply voltage VD being high (that is, the microcomputer 3 inputs the battery voltage). When possible, or when the power supply voltage VD is 5V instead of the battery voltage, the voltage (corresponding to the voltage of each signal line L *) generated in each voltage stabilization resistor R * is applied to each signal line. What is necessary is just to comprise so that it may output to the microcomputer 3 as a voltage state of L *. In this case, the voltage of each signal line L * may be output in parallel or may be output via the
また、第１〜第４実施形態の各入力信号処理回路２，４，５，６において、マルチプレクサを用いる場合、８つの信号ラインの電圧をスイッチ信号としてマイコンに入力させるものであったが、信号ラインの数は、８つに限らず２以上であれば良い。
In addition, in each of the input
そして更に、マイコン３からの選択信号は、３ビット以外でも良く、また、シリアル信号であっても良い。 Further, the selection signal from the microcomputer 3 may be other than 3 bits or may be a serial signal.
また、前述した各実施形態において、情報処理用ＩＣとしては、マイコンに限らず、例えば、予め決められた処理を行う専用のハードウェアを有したＩＣ（いわゆるＡＳＩＣ）等でも良い。 In each of the above-described embodiments, the information processing IC is not limited to a microcomputer, and may be, for example, an IC (so-called ASIC) having dedicated hardware for performing a predetermined process.
Ｌ０〜Ｌ７（Ｌ＊）…信号ライン
ＳＷ０〜ＳＷ７（ＳＷ＊）…スイッチ手段
２，４，５，６…入力信号処理回路
３…マイコン
１０，２０，２２，４０，５０…ＥＣＵ（電子制御装置）
１１，Ｒ０〜Ｒ７（Ｒ＊）…電圧安定化用抵抗
２５…通電経路追加用抵抗
１２，１３，１４，２３，２４，３０，４３，４４…抵抗
３１…コンデンサ
Ｆ…フィルタ回路
１７，２６…マルチプレクサ
２７…バッファ回路
ＺＫ０〜ＺＫ７（ＺＫ＊）…通電量増減回路
ＣＴ０〜ＣＴ７（ＣＴ＊）…通電量増減用スイッチ
１６，ＣＰ０〜ＣＰ７（ＣＰ＊），３２，４２…比較器
Ｄ０ａ〜Ｄ７ａ（Ｄ＊ａ）…電流逆流防止用ダイオード
１５，Ｄ０ｂ〜Ｄ７ｂ（Ｄ＊ｂ）…ダイオード
L0 to L7 (L *) ... signal line SW0 to SW7 (SW *) ... switch means 2, 4, 5, 6 ... input signal processing circuit 3 ...
11, R0 to R7 (R *)...
Claims (9)
前記接点を介し前記スイッチ手段の他端に接続された信号ライン（Ｌ＊）とを具備して前記スイッチ手段（ＳＷ＊）の開閉状態に応じて前記信号ライン（Ｌ＊）に生ずる電位状態に基づく信号を出力する信号入力装置であって、
前記信号ラインに接続された電圧安定化用抵抗（Ｒ＊）と、
前記接点に形成された酸化皮膜を除去可能な電流を流す通電量増減回路と、
前記電圧安定化用抵抗よりも抵抗値の小さい通電経路追加用抵抗（２５）と、
を備え、
前記通電量増減回路は、
前記スイッチ手段（ＳＷ＊）に接続される前記電源電圧又は接地電位のうち、当該電源電圧又は当該接地電位とは異なる方と、前記信号ライン（Ｌ＊）とを、前記通電経路追加用抵抗（２５）を介して電気的に接続せしめる通電量増減用スイッチ（ＣＴ＊）と、
前記信号ラインの電圧を判定電圧（Ｖｊ）と比較する比較器（ＣＰ＊）とを有して、前記スイッチ手段（ＳＷ＊）が閉じた際、該比較器により、前記接点に酸化皮膜が生じたことに起因する電位状態を検出して前記通電量増減用スイッチ（ＣＴ＊）を導通せしめ前記通電経路追加用抵抗（２５）と前記スイッチ手段（ＳＷ＊）とを含み形成される電流経路に電流を流すことで前記接点に形成された酸化皮膜を除去せしめる
ことを特徴とする信号入力装置。 A switch means (SW *) having a contact and a potential of generating an oxide film at the contact with a power supply voltage or a ground potential connected to one end;
A signal line (L *) connected to the other end of the switch means via the contact, and a potential state generated in the signal line (L *) according to the open / close state of the switch means (SW *). A signal input device for outputting a signal based on
A voltage stabilizing resistor (R *) connected to the signal line;
An energization amount increasing / decreasing circuit for supplying a current capable of removing the oxide film formed on the contact ;
An energization path adding resistor (25) having a resistance value smaller than that of the voltage stabilizing resistor;
With
The energization amount increasing / decreasing circuit is
Of the power supply voltage or ground potential connected to the switch means (SW *), the one different from the power supply voltage or ground potential and the signal line (L *) are connected to the energization path adding resistor ( 25) an energization amount increase / decrease switch (CT *) that is electrically connected via 25),
A comparator (CP *) that compares the voltage of the signal line with a determination voltage (Vj), and when the switch means (SW *) is closed, an oxide film is generated at the contact by the comparator. A current path formed by including the energization path adding resistor (25) and the switch means (SW *) by detecting the potential state due to the occurrence of the current and causing the energization amount increase / decrease switch (CT *) to conduct. A signal input device , wherein an oxide film formed on the contact is removed by passing an electric current .
を特徴とする請求項１に記載の信号入力装置。 The energization amount increase / decrease circuit causes the energization amount increase / decrease switch to conduct when the switch means is opened and the signal line is disconnected from the power supply voltage or ground potential connected to the switch means. The signal input device according to claim 1, wherein a path adding resistor is brought into conduction with the signal line.
前記電圧安定化抵抗は電源電圧側に接続されて前記信号ラインをプルアップさせるものであり、
前記スイッチ手段が開状態となると、前記比較器は前記信号ラインの電圧が電源電圧側にプルアップされることによって前記判定電圧よりも大きくなったと判定し、かつ前記通電量増減用スイッチを制御することにより前記信号ラインと前記通電経路追加用抵抗とを導通状態とすること
を特徴とする請求項２に記載の信号入力装置。 The contact is connected between the signal line and the ground side,
The voltage stabilizing resistor is connected to a power supply voltage side to pull up the signal line,
When the switch means is in an open state, the comparator determines that the voltage of the signal line has become larger than the determination voltage by being pulled up to the power supply voltage side, and controls the energization amount increase / decrease switch . The signal input device according to claim 2, wherein the signal line and the energization path adding resistor are brought into conduction.
前記電圧安定化抵抗は接地側に接続されて前記信号ラインをプルダウンさせるものであり、
前記スイッチ手段が開状態となると、前記比較器は前記信号ラインの電圧が接地側にプルダウンされることによって前記判定電圧よりも小さくなったと判定し、かつ前記通電量増減用スイッチを制御することにより前記信号ラインと前記通電経路追加用抵抗とを導通状態とすること
を特徴とする請求項２に記載の信号入力装置。 The contact is connected between the signal line and the power supply side,
The voltage stabilizing resistor is connected to the ground side to pull down the signal line,
When the switch means is in an open state, the comparator determines that the voltage of the signal line has become smaller than the determination voltage by being pulled down to the ground side, and controls the energization amount increase / decrease switch. The signal input device according to claim 2, wherein the signal line and the energization path adding resistor are in a conductive state.
を特徴とする請求項２乃至４のいずれかに記載の信号入力装置。 A delay circuit (DLY1) inserted between the comparator and the energization amount increase / decrease switch, and delays a change in the output from the comparator to switch the control state of the energization amount increase / decrease switch ; The signal input device according to claim 2, wherein:
を特徴とする請求項５に記載の入力信号処理装置。 The input signal processing device according to claim 5, wherein the delay circuit includes a filter circuit (F) including a resistor (30) and a capacitor (31).
を特徴とする請求項６に記載の信号入力装置。 The delay circuit includes a delay comparator that receives an output voltage of the filter circuit and changes an output thereof, and the delay comparator compares the output voltage from the filter circuit with a delay threshold voltage. The signal input device according to claim 6, wherein the control state of the energization amount increase / decrease switch is switched according to the comparison result.
前記各通電量増減回路における前記通電量増減用スイッチの一端が前記通電経路追加用抵抗に接続され、その他端には前記信号ラインとの間に接続される電流逆流防止用ダイオード（Ｄ＊ａ）が接続されていること
を特徴とする請求項２に記載の信号入力装置。 In the signal input device, there are a plurality of the switch means, the signal line, and the voltage stabilization resistor. Each of the switch means (SW0 to SW7), the signal line (L0 to L7), and the voltage stabilization resistor ( R0 to R7) are connected to form an input signal processing unit, and the energization amount increasing / decreasing circuit is provided for each input signal processing unit, and the energization path adding resistor is Common to each energization amount increase / decrease circuit ,
One end of the energizing amount increasing / decreasing switch in each energizing amount increasing / decreasing circuit is connected to the energizing path adding resistor, and the other end is connected to the signal line to prevent current backflow prevention (D * a) The signal input device according to claim 2, wherein the signal input device is connected.
前記接点を介し前記スイッチ手段の他端に接続された信号ライン（Ｌ＊）と、
前記信号ラインに接続された電圧安定化用抵抗（Ｒ＊）と、
前記スイッチ手段（ＳＷ＊）の開閉状態に応じて前記信号ライン（Ｌ＊）に生ずる電圧をしきい値電圧と比較することによって前記信号ラインの電圧を所定の電圧信号に変換・出力する入力信号処理部と、を具備する信号入力装置であって、
前記接点に形成された酸化皮膜を除去可能な電流を流す通電量増減回路と、
前記電圧安定化用抵抗よりも抵抗値の小さい通電経路追加用抵抗（２５）と、
をさらに備え、
前記通電量増減回路は、
前記スイッチ手段（ＳＷ＊）に接続される前記電源電圧又は接地電位のうち、当該電源電圧又は当該接地電位とは異なる方と、前記信号ライン（Ｌ＊）とを、前記通電経路追加用抵抗（２５）を介して電気的に接続せしめる通電量増減用スイッチ（ＣＴ＊）と、
前記信号ラインの電圧を判定電圧（Ｖｊ）と比較する比較器（ＣＰ＊）とを有して、前記スイッチ手段（ＳＷ＊）が閉じた際、該比較器により、前記接点に酸化皮膜が生じたことに起因する電位状態を検出して前記通電量増減用スイッチ（ＣＴ＊）を導通せしめ前記通電経路追加用抵抗（２５）と前記スイッチ手段（ＳＷ＊）とを含み形成される電流経路に電流を流すことで前記接点に形成された酸化皮膜を除去せしめるものであって、
前記スイッチ手段が、ローアクティブの場合、前記判定電圧は前記しきい値電圧より低い値に設定され、またハイアクティブの場合、前記判定電圧は前記しきい値電圧より高い値に設定されること
を特徴とする信号入力装置。 A switch means (SW *) having a contact and a potential of generating an oxide film at the contact with a power supply voltage or a ground potential connected to one end;
A signal line (L *) connected to the other end of the switch means via the contact ;
A voltage stabilizing resistor (R *) connected to the signal line;
An input signal for converting and outputting the voltage of the signal line to a predetermined voltage signal by comparing the voltage generated in the signal line (L *) with a threshold voltage according to the open / close state of the switch means (SW *). A signal input device comprising a processing unit ,
An energization amount increasing / decreasing circuit for supplying a current capable of removing the oxide film formed on the contact ;
An energization path adding resistor (25) having a resistance value smaller than that of the voltage stabilizing resistor;
Further comprising
The energization amount increasing / decreasing circuit is
Of the power supply voltage or ground potential connected to the switch means (SW *), the one different from the power supply voltage or ground potential and the signal line (L *) are connected to the energization path adding resistor ( 25) an energization amount increase / decrease switch (CT *) that is electrically connected via 25),
A comparator (CP *) that compares the voltage of the signal line with a determination voltage (Vj), and when the switch means (SW *) is closed, an oxide film is generated at the contact by the comparator. A current path formed by including the energization path adding resistor (25) and the switch means (SW *) by detecting the potential state due to the occurrence of the current and causing the energization amount increase / decrease switch (CT *) to conduct. By removing the oxide film formed on the contact by passing an electric current ,
When the switch means is low active, the determination voltage is set to a value lower than the threshold voltage, and when high, the determination voltage is set to a value higher than the threshold voltage. A featured signal input device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005368688A JP4186984B2 (en) | 2005-12-21 | 2005-12-21 | Signal input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005368688A JP4186984B2 (en) | 2005-12-21 | 2005-12-21 | Signal input device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002374857A Division JP4165215B2 (en) | 2002-12-25 | 2002-12-25 | Digital input signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006121746A JP2006121746A (en) | 2006-05-11 |
| JP4186984B2 true JP4186984B2 (en) | 2008-11-26 |
Family
ID=36539118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005368688A Expired - Fee Related JP4186984B2 (en) | 2005-12-21 | 2005-12-21 | Signal input device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4186984B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4673872B2 (en) * | 2007-06-29 | 2011-04-20 | 富士通テン株式会社 | Interface circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133274A (en) * | 1989-10-19 | 1991-06-06 | Matsushita Electric Ind Co Ltd | Switch circuit |
| JP3178944B2 (en) * | 1993-06-30 | 2001-06-25 | 株式会社チノー | Input device |
| JPH08186481A (en) * | 1994-12-28 | 1996-07-16 | Matsushita Electric Ind Co Ltd | Crosstalk elimination circuit for analog switch |
| JPH0946199A (en) * | 1995-07-28 | 1997-02-14 | Denso Corp | Input signal decision device |
| JPH111155A (en) * | 1997-06-12 | 1999-01-06 | Denso Corp | Switch state detecting device for vehicle |
| JP2000188548A (en) * | 1998-12-22 | 2000-07-04 | Mitsubishi Electric Corp | Data collecting device |
| JP2002185322A (en) * | 2000-12-18 | 2002-06-28 | Nissin Electric Co Ltd | Processor for input signals of plural input channels |
-
2005
- 2005-12-21 JP JP2005368688A patent/JP4186984B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006121746A (en) | 2006-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699764B2 (en) | Driver circuit device and interface | |
| JP4922248B2 (en) | System and method for level shifting using an AC connection | |
| KR101230794B1 (en) | Input/output circuit and semiconductor input/output device | |
| US10666320B2 (en) | Ringing suppression circuit | |
| WO2018020783A1 (en) | Ringing suppression circuit | |
| GB2403083A (en) | A voltage-mode differential line driver with current-mode pre-emphasis | |
| JP4165215B2 (en) | Digital input signal processor | |
| JP4186984B2 (en) | Signal input device | |
| US5672982A (en) | Semiconductor integrated circuit | |
| JP3636232B2 (en) | Integrated circuit capable of selecting function and method for selecting function | |
| JP4030409B2 (en) | Level judgment circuit | |
| US6091351A (en) | A/D converter and level shifter | |
| US6054875A (en) | Output buffer for a mixed voltage environment | |
| US6664815B2 (en) | Output driver circuit with current detection | |
| JP2000082945A (en) | Output current adjusting circuit having humidity detection mechanism | |
| EP0777328A2 (en) | Bus driver failure detection systems | |
| JP2008205976A (en) | Multi-value detection circuit | |
| US5883527A (en) | Tri-state output circuit for semiconductor device | |
| US20130021854A1 (en) | Anti-fuse circuit | |
| JP2008258816A (en) | Semiconductor device, driving ability switching method of semiconductor device, and system including semiconductor device | |
| JP2009017436A (en) | Semiconductor device | |
| JP2020022130A (en) | Slave communication device and master communication device | |
| US11791820B2 (en) | Output circuit, transmission circuit, and semiconductor integrated circuit | |
| JP3009051B2 (en) | Ternary-binary level conversion circuit | |
| JP2007274741A (en) | Level discrimination circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4186984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |