JP4181456B2

JP4181456B2 - Time diversity receiving apparatus and receiving method

Info

Publication number: JP4181456B2
Application number: JP2003190311A
Authority: JP
Inventors: 明記橋本; 雷太山崎
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2003-07-02
Filing date: 2003-07-02
Publication date: 2008-11-12
Anticipated expiration: 2023-07-02
Also published as: JP2005027031A

Description

【０００１】
【発明の属する技術分野】
本発明は、タイムダイバーシティ受信装置及び受信方法に係り、特に受信側での受信信号の遮断耐性を向上させるためのタイムダイバーシティ受信装置及び受信方法に関する。
【０００２】
【従来の技術】
近年、データ伝送においては送信装置や受信装置の移動時におけるビル等の建物もしくは山岳等の地形による影響、又は強い降雨による影響等により、受信装置での受信レベルが低下し通信品質が劣化する、いわゆるフェージングが発生する。
【０００３】
このフェージングの影響を軽減し、高品質のデータ伝送を行うためのダイバーシティ方式が幾つか存在し、その一つとして同一内容のデータを繰り返し送信するタイムダイバーシティ方式が有利であると考えられている。
【０００４】
そのため、現在では、タイムダイバーシティ伝送方式を用いてデータ伝送するための伝送系が検討されている（例えば、非特許文献１参照。）。また、降雨減衰対策としてタイムダイバーシティを用いた場合の効果についても開示されている（例えば、非特許文献２参照。）。
【０００５】
ここで、従来のタイムダイバーシティ伝送システムの一例について図を用いて説明する。図１は、従来のタイムダイバーシティ伝送システムの一例を示すブロック構成図である。
【０００６】
図１のタイムダイバーシティ伝送システムは、送信装置１と、受信装置２とを有し、送信装置１から送信されるデジタルデータは、例えば、無線通信等からなる伝送路３を介して受信装置２へ伝送されるよう構成されている。送信装置１は、遅延部１１と、多重化部１２と、外符号符号化部１３と、インターリーブ部１４と、内符号符号化部１５と、同期信号発生部１６と、切替部１７と、デジタル変調部１８とを有するよう構成されている。受信装置２は、デジタル復調部２１と、クロック再生部２２と、分周・逓倍部２３と、同期信号検出部２４と、内符号復号部２５と、デインターリーブ部２６と、外符号復号部２７と、分配部２８と、遅延部２９と、誤り率測定部３０と、切替部３１とを有するよう構成されている。
【０００７】
図１に示す送信装置１は、入力されたデータを、遅延素子からなる遅延部１１を有する経路と遅延を行わずに実時間で出力する経路とに分配し、同一内容のデータに所定の時間差を生じさせる。時間差を生じたデータは多重化部１２に出力され、多重化部１２において夫々のデータが多重化される。つまり、多重化部１２により同一のデータが、遅延部１１に設定された時間間隔（例えば、Ｔとする。）による時間差Ｔで２回多重化され出力される。
【０００８】
次に、多重化されたデータは外符号符号化部１３に出力され、外符号符号化部１３により、第１の誤り訂正符号のパリティを付加する処理、いわゆる外符号符号化処理が行われ、インターリーブ部１４に出力される。インターリーブ部１４は、入力されたデータ系列の順序の入れ替えを行い、内符号符号化部１５に出力する。
【０００９】
内符号符号化部１５では、入力されたデータ系列に対して、第２の訂正符号のパリティを付加する処理、いわゆる内符号符号化処理を行う。また、同期信号発生部１６は、伝送されるデータにおいて受信側で周期のタイミングをとるための基準となる同期信号を発生する。切替部１７は、予め設定された同期信号の付加タイミングに基づいて切り替えを行うことにより、データに同期信号を多重化する。同期信号を多重化されたデータは、デジタル変調部１８にてデジタル変調が行われ伝送路３に送出される。
【００１０】
伝送路３では、上述したような装置の移動や降雨時等の影響により信号が減衰する。例えば、降雨の影響により閾値以上の減衰が発生した場合には、降雨遮断が発生してその間の受信装置側で電波の受信はできなくなる。
【００１１】
受信装置２は、伝送路３を介して受信したデータをデジタル復調部２１に入力して検波を行う。このときクロック再生部２２は、受信したデータから、受信装置２における後続の構成部で使用されるタイミング基準信号（クロック信号）を再生してデジタル復調部２１に出力する。更に、クロック再生部２２にて再生されたクロック信号は、分周・逓倍部２３に出力される。分周・逓倍部２３は、後続の構成部で使用される周波数に合わせた分周又は逓倍を行い、各構成部にクロック信号を供給する。
【００１２】
デジタル復調部２１は、検波後のデータを同期信号検出部２４と内符号復号部２５とに出力する。同期信号検出部２４は、送信装置１０の切替部１７で多重した同期信号の検出を行い、後続の構成部分での処理を実行する際に必要となるゲート信号を発生する。
【００１３】
ここで、クロック再生部２２にて再生されたクロック信号が、送信装置１０内で使用されているタイミング信号と同期し、且つ同期信号検出部２４において同期信号が高精度に検出できている場合、後続の構成部分においてタイムダイバーシティ伝送における的確なデータの選択が可能となる。
【００１４】
次に、内符号復号部２５は、第２の誤り訂正符号の復号を行い、デインターリーブ部２６に出力する。デインターリーブ部２６は、送信側のインターリーブ部１４で入れ替えられたデータ系列を元の順序に戻すための順序入れ替えを行う。なお、送信側でのインターリーブと、受信側でのデインターリーブにより、伝送中の一定の時間範囲おいて降雨減衰により伝送が遮断した場合でも、伝送中におけるデータ配列は入れ替えられているため、誤り訂正が有効に作用し、連続するデータ全体に影響を及ぼすことなく、復元精度を向上させることができる。
【００１５】
デインターリーブ部２６は、データ配列を入れ替えた後、外符号復号部２７に出力し、外符号復号部２７により第１の誤り訂正符号の復号が行われる。
【００１６】
外符号復号部２７より得られるデータは分配部２８に出力される。分配部２８は、入力されたデータについて、実時間で送信されたデータである場合、遅延素子からなる遅延部２９により所定時間Ｔを遅延させて切替部３１へ出力し、遅延時間Ｔで送信されたデータである場合、遅延部２９を通らない経路から切替部３１へ出力する。上述の分配部２８及び遅延部２９における処理により、送信時に時間差を有する同一の内容のデータを同期化させることができる。
【００１７】
ここで、外符号復号部２７における復号時には、誤り率測定部３０にてビット誤り率が測定され、その測定結果が切替部３１に出力される。切替部３１は、誤り率測定部３０からの誤り率に基づき誤り率の少ないデータが出力される経路に切り替えてデータを出力する。
【００１８】
なお、ビット誤り率は外符号の誤り訂正前と後のビット比較を行う場合や、誤り訂正時の計算過程で得られるシンドロームを監視する方法等が知られている。前者の場合は、訂正能力を超えた場合には、正確な誤り率が測定できないという欠点がある。また、後者の場合は、数値としてビット誤り率が測定できるというものではなく、訂正能力の範囲内か否かの判定のみが可能である。しかしながら、ここでの用途としては何れの方法も利用可能である。
【００１９】
上述したタイムダイバーシティ伝送システムにより、複数の同一内容のデータから誤りの少ないデータを選択して出力することができる。これにより、降雨等における遮断の影響が軽減される。
【００２０】
次に、上述した従来のタイムダイバーシティ伝送システムにおけるデータの様子について図２を用いて説明する。図２において、図２（１）は送信装置１の多重化部１２から出力されるデータブロックの信号例である。ここで、遅延部１１にて遅延されたデータの遅延時間をＴとしており、遅延部１１を通過する経路と通過しない経路とにより多重化部１２へ出力されるデータの出力タイミングが異なっている。
【００２１】
また、図２（２）〜図２（４）は、図２（１）に示したデータの伝送中に図２（ａ）に示す降雨減衰により、受信装置２における受信Ｃ／Ｎ（搬送波対雑音電力比）が閾値Ｃ／Ｎ以下となり、データが遮断された斜線部分を含むデータの様子を示すものである。図２（２）は、外符号復号部２７から出力されるデータを示している。また、図２（３）は、分配部２８から遅延部２９の有り、無しの２つの経路から出力される同期化された同一内容のデータを示している。更に、図２（４）は、切替部３１にて誤り率の少ないデータが選択され出力されたデータを示している。
【００２２】
なお、図１と図２の関連性を明確にするため、図２における（１）〜（４）の信号となる時点の構成部分の位置を図１上にも記載している。また、図２（２）〜図２（４）における斜線部分のデータは、降雨減衰により遮断されたデータ部分を示すものである。
【００２３】
図２（４）に示すように、タイムダイバーシティ方式による伝送方式を用いることにより、同一内容の複数のデータを同期化し、同期化したデータから誤り率の少ないデータを選択して出力することで、実際の遮断時間に比べ欠損の少ないデータが得ることができ、降雨による遮断の影響を軽減することができる。
【００２４】
なお、図１における遅延部の構成はこの限りではなく、複数の遅延部を有し、夫々異なる遅延時間を設定して遅延させた信号を伝送することにより、通信品質の精度を向上させることができる。
【００２５】
【非特許文献１】
橋本明記，山崎雷太，亀井雅，中川仁「蓄積受信を用いた降雨減衰補償についての一検討」２００２年電子情報通信学会通信ソサイエティ大会，Ｂ−３−５
【００２６】
【非特許文献２】
中山哲也，都竹愛一郎，福地一，黒木聖司「ＡＭｅＤＡＳデータによる２１ＧＨｚ帯高度衛星放送システムの降雨減衰対策」電子情報通信学会，信学技報Ａ・Ｐ９６−３３（１９９６−０６）
【００２７】
【発明が解決しようとする課題】
タイムダイバーシティ方式におけるデータ伝送を行うことで、降雨遮断による通信品質の影響を軽減することができる、また、上述したように降雨遮断があっても時間差を持たせた同一内容のデータのうち何れか一方が正しく受信することができれば、全く遮断なくデータを受信することも可能である。
【００２８】
しかしながら、上述の対応は、降雨遮断中にも受信装置のデジタル復調部において、クロック信号の再生が正確に行われている場合に言えることであり、そうでない場合は以下に示すような問題が生じる。
【００２９】
受信装置２では、クロック再生部２２からのクロック信号に基づき、誤り率測定部３０の結果を受けて同期化された同一内容のデータから誤りの少ないデータを選択して出力することになる。このとき、伝送路における大きな減衰が発生しクロック信号が正確に再生されず、送信側で使われている処理のタイミングよりも早いタイミングで受信装置２側の処理が行われてしまった場合、遅延時間Ｔの時間差を設けて伝送される同一内容のデータが受信装置２で完全に受信される前に、クロックの誤差により遅延部２９に蓄積されているデータが出力されてしまう、いわゆるアンダーフローが発生してしまう。その結果、遅延部２９に蓄積されているデータに欠損がある場合や、時間差Ｔにより遅れて送信されるデータに欠損がなかった場合においても、修復されることなく、受信装置２から出力されることになり、本来のタイムダイバーシティの特徴を生かせないことになる。
【００３０】
本発明は、上述した問題点に鑑みなされたものであり、遮断耐性を向上させることができるダイバーシティ受信装置及び受信方法を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上記課題を解決するために、本件発明は、以下の特徴を有する課題を解決するための手段を採用している。
【００３２】
請求項１に記載された発明は、伝送路を介して繰り返し送信される同一内容のデータからなる符号化されたデータを受信し、その受信状態に基づいて同一内容のデータから一つのデータを選択するためのタイムダイバーシティ受信装置において、前記伝送路におけるデータの遮断の有無を検出する遮断検出部と、受信したデータを蓄積する遅延部と、受信したデータに基づく第１クロック信号よりも高周波の第２クロック信号を発生する第１クロック発生部と、受信したデータに基づく第１クロック信号よりも低周波の第３クロック信号を発生する第２クロック発生部と、前記遅延部にて蓄積されたデータ容量を監視する蓄積データ監視部と、前記遮断検出部から得られる検出結果に基づいて、データの遮断が起きている間、前記第１クロック信号から前記第３クロック信号に切り替え、データの遮断から復旧すると、前記蓄積データ監視部から得られるデータ容量に基づいて、前記第３クロック信号から前記第２クロック信号に切り替える切替部とを有することを特徴とする。
【００３３】
請求項１記載の発明によれば、データの遮断により、データに含まれる第１クロック信号の再生ができない場合であっても、第１クロック信号よりも高周波の第２クロック信号と受信したデータに含まれる第１クロック信号よりも低周波の第３クロック信号を用いて、データを読み出す処理速度を切り替えることで遮断耐性を向上させることができる。具体的には、データの遮断が起きている間は、第２クロック信号に切り替えることで、データのアンダーフローを回避することができる。また、データの遮断から復旧すると、前記蓄積データ監視部から得られるデータ容量に基づいて、蓄積されたデータが直ぐに出力されるよう第３クロック信号に切り替える。これにより、タイムダイバーシティにおける高精度なデータ受信を実現できる。
【００３６】
請求項２に記載された発明は、前記遮断検出部は、受信したデータの受信レベルに基づいて、前記遮断の有無を検出することを特徴とする。
【００３７】
請求項２記載の発明によれば、受信したデータの受信レベルに基づいて、容易に遮断の有無を検出することができる。
【００３８】
請求項３に記載された発明は、前記遮断検出部は、受信したデータに含まれる同期信号の検出結果に基づいて、前記遮断の有無を検出することを特徴とする。
【００３９】
請求項３記載の発明によれば、同期信号の検出ができない場合に遮断がされたものと判断することで、容易に遮断の有無を検出することができる。
【００４０】
請求項４に記載された発明は、受信したデータの誤り率を測定する誤り率測定部を有し、前記遮断検出部は、前記誤り率測定部からの測定結果に基づいて、遮断の有無を検出することを特徴とする。
【００４１】
請求項４記載の発明によれば、受信したデータにおけるデータの誤り率を用いることで、高精度にデータの遮断検出を行うことができる。
【００４２】
請求項５に記載された発明は、前記誤り率測定部は、前記データにおける内符号の復号時及び／又は外符号の復号時に誤り率を検出することを特徴とする。
【００４３】
請求項５記載の発明によれば、内符号及び／又は外符号の復号時に得られる誤り率を用いることで効率的に遮断の有無を検出することができる。
【００４４】
請求項６に記載された発明は、伝送路を介して繰り返し送信される同一内容のデータからなる符号化されたデータを受信し、その受信状態に基づいて同一内容のデータから一つのデータを選択するためのタイムダイバーシティ受信方法において、前記伝送路におけるデータの遮断の有無を検出する遮断検出段階と、受信したデータを蓄積する遅延段階と、受信したデータに基づく第１クロック信号よりも高周波の第２クロック信号を発生する第１クロック発生段階と、受信したデータに基づく第１クロック信号よりも低周波の第３クロック信号を発生する第２クロック発生段階と、前記遅延段階にて蓄積されたデータ容量を監視する蓄積データ監視段階と、前記遮断検出段階にて得られる検出結果に基づいて、データの遮断が起きている間、前記第１クロック信号から前記第３クロック信号に切り替え、データの遮断から復旧すると、前記蓄積データ監視段階にて得られるデータ容量に基づいて、前記第３クロック信号から前記第２クロック信号に切り替える切替段階とを有することを特徴とする。
【００４５】
請求項６記載の発明によれば、データの遮断により、データに含まれる第１クロック信号の再生ができない場合であっても、第１クロック信号よりも高周波の第２クロック信号と受信したデータに含まれる第１クロック信号よりも低周波の第３クロック信号を用いて、データを読み出す処理速度を切り替えることで遮断耐性を向上させることができる。具体的には、データの遮断が起きている間は、第２クロック信号に切り替えることで、データのアンダーフローを回避することができる。また、データの遮断から復旧すると、前記蓄積データ監視段階にて得られるデータ容量に基づいて、蓄積されたデータが直ぐに出力されるよう第３クロック信号に切り替える。これにより、タイムダイバーシティにおける高精度なデータ受信を実現できる。
【００４６】
【発明の実施の形態】
次に、本発明におけるデジタル伝送受信装置の実施の形態について図を用いて説明する。なお、送信側は、従来のタイムダイバーシティ伝送システムにおける送信装置の構成、動作を有していればよく、例えば、図１に示した送信装置１を用いることができる。
【００４７】
＜第１の実施形態＞
図３は、本発明におけるタイムダイバーシティ受信装置の第１の実施形態を示す一例のブロック構成図である。
【００４８】
図３の送信装置４は、デジタル復調部４１と、クロック再生部４２と、分周・逓倍部４３と、同期信号検出部４４と、内符号復号部４５と、デインターリーブ部４６と、外符号復号部４７と、分配部４８と、第１遅延部４９−１と、第２遅延部４９−２と、誤り率測定部５０と、データ切替部５１と、遮断検出部５２と、クロック切替部５３と、蓄積データ監視部５４と、第１クロック発生部５５と、第２クロック発生部５６とを有するよう構成されている。
【００４９】
第１の実施形態では、受信装置４では、伝送路３を介して受信したデータがデジタル復調部４１及び遮断検出部５２に入力される。デジタル復調部４１は、受信したデータの検波を行う。また、クロック再生部４２は、受信したデータからクロック信号を再生してデジタル復調部４１に出力する。
【００５０】
また、クロック再生部４２は、再生したクロック信号を分周・逓倍部４３にも出力する。分周・逓倍部４３は、入力されたクロック信号を受信装置４の後続の各構成部に対応させて分周又は逓倍を行う。なお、本実施形態では、後述するクロック切り替えの説明を容易にするため、クロック切替部５３への出力のみを示している。
【００５１】
デジタル復調部４１では、検波後のデータを同期信号検出部４４と、内符号復号部４５に出力する。同期信号検出部４４は、送信装置４で多重された同期信号の検出を行い、後続の各構成部における処理で必要となるゲート信号を発生する。同期信号検出部４４で発生したゲート信号は、内符号復号部４５、デインターリーブ部４６、及び第１遅延部４９−１に出力される。
【００５２】
次に、内符号復号部４５は、入力されたデータに対して第２の誤り訂正符号の復号を行い、デインターリーブ部４６に出力する。デインターリーブ部４６は、送信側のインターリーブ部で入れ替えられたデータ系列を元の順序に戻すためのデータ配列の順序入れ替えを行う。デインターリーブ部４６でデータ配列が元に戻されたデータは、外符号復号部４７に出力され、外符号復号部４７において第１の誤り訂正符号の復号を行われて分配部４８に出力される。
【００５３】
また、外符号復号部４７における復号時には、誤り率測定部５０にてビット誤り率が測定され、その測定結果がデータ切替部５１に出力される。
【００５４】
分配部４８は、第１遅延部４９−１を有する経路と、第２遅延部４９−２を有する経路とにデータを分配して出力する。第１遅延部４９−１は、同期信号検出部４４から出力されたゲート信号に基づいて、入力されたデータの遅延を行い、後述するクロック切替部５３からのクロック信号に基づいて第１遅延部４９−１に蓄積されたデータを出力する。また、第２遅延部４９−２は、後述するクロック切替部５３からのクロック信号に基づいて信号の出力を行う。
【００５５】
遮断検出部５２は、受信するデータの遮断の有無を常時検出し、検出結果をクロック切替部５３に出力する。
【００５６】
ここで、第１の実施の形態では、遮断検出部５２は、受信したデータの受信レベルに基づいて遮断の有無を検出する。例えば、図２（ａ）に示すように受信レベル（受信Ｃ／Ｎ）が予め設定された閾値（閾値Ｃ／Ｎ）以下である場合に遮断が発生したものと判断して遮断時における制御信号を出力する。また、データの受信レベルが閾値を超える場合は、信号が復旧したことを示す制御信号を出力する。
【００５７】
クロック切替部５３は、遮断検出部５２からの制御信号に基づいて、スイッチの切り替えを行う。なお、クロック切替部５３は、スイッチの切り替えにより分周・逓倍部４３から出力される受信したデータから再生された周波数ｆ_０のクロック信号と、第１クロック発生部５５から出力されるｆ_０よりも高い周波数ｆ_Ｈのクロック信号と、第２クロック発生部５６から出力されるｆ_０よりも低い周波数ｆ_Ｌのクロック信号とに切り替えることができる。通常、クロック切替部５３は、周波数ｆ_０のクロック信号が出力されるようにスイッチが位置付けられている。なお、クロック発生部の構成については上述の限りではなく、１つの発生器により周波数を変化させてクロック信号を出力するよう構成させてもよい。
【００５８】
クロック切替部５３は、遮断検出部５２から遮断を知らせる制御信号が入力されると第２クロック発生部５６側に切り替えて周波数ｆ_Ｌのクロック信号を出力する。
【００５９】
クロック切替部５３から出力されたクロック信号は、第１遅延部４９−１及び第２遅延部４９−２に出力される。データ切替部５１は、誤り測定部５０からのデータの誤り率測定結果に基づいて、２経路から誤りの少ない方のデータが出力されるようスイッチを切り替える。第１遅延部４９−１又は第２遅延部４９−２は、クロック切替部５３から得られる周波数ｆ_Ｌのクロック信号に基づいて信号を出力する。
【００６０】
これにより、時間差を設けて伝送される同一内容のデータが受信装置で完全に受信する前に、遅延部に蓄積されているデータが出力されてしまう、いわゆるアンダーフローが発生するのを回避することができる。なお、このとき第１遅延部４９−１及び第２遅延部４９−２は、分配部４８から出力されたデータを周波数ｆ_Ｌのクロック信号に基づき遅延処理にて蓄積するため、データの蓄積量が次第に大きくなる。このため、第１遅延部４９−１及び第２遅延部４９−２は、データの蓄積量が溢れることがないような容量を確保しておく。
【００６１】
また、クロック切替部５３は、遮断検出部５２により信号が復旧したことを示す制御信号が入力された場合、第１クロック発生部５５に切り替えて周波数ｆ_Ｈのクロック信号を出力する。これにより、遮断発生時に第１遅延部４９−１、第２遅延部４９−２内に過剰に蓄積されるデータを出力することができる。
【００６２】
ここで、蓄積データ監視部５４は、第２遅延部４９−２に蓄積されたデータ量を監視し、規定のデータ量までデータが減少したことを確認したとき、クロック切替部５３に制御信号に送り、クロック切替部５３に通常の周波数ｆ_０のクロック信号を出力するようスイッチを切り替えさせる。これにより、通常の受信状態に容易に復帰することができる。
【００６３】
また、クロック切替部５３における切り替えは、分周・逓倍部の分周比又は逓倍比を変更することでも対応できる。更に、第１遅延部４９−１又は第２遅延部４９−２へ出力されるクロック信号の周波数ｆ_Ｈ、ｆ_Ｌは受信装置の具体的な動作内容に基づいて決定されればよい。例えば、受信装置が画像・音声等を受信するものであれば、その画像・音声デコーダが許容する範囲内で設定することができる。
【００６４】
上述したように、第１の実施形態により、伝送路３において、降雨等によりクロック再生が困難なデータの遮断が生じても、その遮断を容易に検出することができる。また、受信したデータから再生された周波数ｆ_０のクロック信号と、ｆ_０よりも高い周波数ｆ_Ｈのクロック信号と、ｆ_０よりも低い周波数ｆ_Ｌのクロック信号とを用いて、データの遮断時は周波数ｆ_Ｌのクロック信号に基づいて処理を行い、データの遮断がなくなった場合は遅延部４９−２にて蓄積されたデータ量が少なくなるまで、高い周波数ｆ_Ｈのクロック信号に基づいて処理を行うことにより、アンダーフローの発生を回避し、遮断耐性を向上させた高精度なタイムダイバーシティ受信を行うことができる。
【００６５】
＜第２の実施形態＞
次に、データの遮断を検出するための第２の実施形態について図を用いて説明する。図４は、本発明におけるタイムダイバーシティ受信装置の第２の実施形態を示す一例のブロック構成図である。
【００６６】
図４におけるタイムダイバーシティ受信装置の各構成部については図３に示したものと同様である。第２の実施形態では、同期信号検出部４４にて発生されたゲート信号を遮断検出部５２にも出力する。
【００６７】
遮断検出部５２は、ゲート信号が正しく検出できない場合に、遮断が起きているものと判断し、制御信号をクロック切替部５３に出力する。また、ゲート信号が正確に検出できるようになった場合は、その復旧したことを示す制御信号をクロック切替部５３に出力する。
【００６８】
クロック切替部５３は、第１の実施形態にて説明したように、遮断検出部５２から入力される制御信号に基づいてクロック信号を切り替えて第１遅延部４９−１及び第２遅延部４９−２に出力する。データ切替部５１は、誤り測定部５０からのデータの誤り率測定結果に基づいてデータを選択して出力する。
【００６９】
上述したように、第２の実施形態により、受信したデータから同期信号の検出ができない場合に遮断がされたものと判断することで、容易に遮断の有無を検出することができる。また、受信したデータから再生された周波数ｆ_０のクロック信号と、ｆ_０よりも高い周波数ｆ_Ｈのクロック信号と、ｆ_０よりも低い周波数ｆ_Ｌのクロック信号とを用いて、データの遮断時は周波数ｆ_Ｌのクロック信号に基づいて処理を行い、データの遮断がなくなった場合は遅延部４９−２にて蓄積されたデータ量が少なくなるまで、高い周波数ｆ_Ｈのクロック信号に基づいて処理を行うことにより、アンダーフローの発生を回避し、遮断耐性を向上させた高精度なタイムダイバーシティ受信を行うことができる。
【００７０】
＜第３の実施形態＞
次に、データの遮断を検出するための第３の実施形態について図を用いて説明する。図５は、本発明におけるタイムダイバーシティ受信装置の第３の実施形態を示す一例のブロック構成図である。
【００７１】
図５におけるタイムダイバーシティ受信装置の各構成部については、上述した実施形態の構成に加えて、内符号復号部４５における内符号復号時における誤り率を測定する第２誤り率測定部５７を設けて、第２誤り率測定部５７から得られる誤り率を遮断検出部５２に出力する。遮断検出部５２は、入力された誤り率に基づいて遮断の有無を検出する。
【００７２】
更に具体的に説明すれば、遮断検出部５２は、第２誤り率測定部５７から入力される誤り率が、予め設定した閾値以上である場合に、データの誤りが多いため信号が遮断されていたと判断し、遮断を示す制御信号をクロック切替部５３に出力する。また、誤り率が予め設定した誤り率の閾値より小さい場合に、信号が復旧したことを示す制御信号をクロック切替部５３に出力する。
【００７３】
クロック切替部５３は、上述の実施形態にて説明したように、遮断検出部５２から入力される制御信号に基づいてクロック信号を切り替えて第１遅延部４９−１及び第２遅延部４９−２に出力する。データ切替部５１は、誤り測定部５０からのデータの誤り率測定結果に基づいてデータを選択して出力する。
【００７４】
上述したように、第３の実施形態により、受信したデータにおけるデータの誤り率を用いることで、高精度に遮断検出を行うことができる。また、受信したデータから再生された周波数ｆ_０のクロック信号と、ｆ_０よりも高い周波数ｆ_Ｈのクロック信号と、ｆ_０よりも低い周波数ｆ_Ｌのクロック信号とを用いて、データの遮断時は周波数ｆ_Ｌのクロック信号に基づいて処理を行い、データの遮断がなくなった場合は遅延部４９−２にて蓄積されたデータ量が少なくなるまで、高い周波数ｆ_Ｈのクロック信号に基づいて処理を行うことにより、アンダーフローの発生を回避し、遮断耐性を向上させた高精度なタイムダイバーシティ受信を行うことができる。
【００７５】
＜第４の実施形態＞
次に、データの遮断を検出するための第４の実施形態について図を用いて説明する。図６は、本発明におけるタイムダイバーシティ受信装置の第４の実施形態を示す一例のブロック構成図である。
【００７６】
図６におけるタイムダイバーシティ受信装置の各構成部については、図３に示したものと同様である。第４の実施形態では、第３の実施形態にて説明したように内符号復号時の誤り率を測定するのではなく、データ切替部５１にて用いられるための外符号復号時に誤り率測定部５０にて測定される誤り率を利用し、その測定結果を遮断検出部５２にも出力する。遮断検出部５２は、入力された誤り率に基づいて、遮断の有無の検出を行う。
【００７７】
更に具体的に説明すれば、遮断検出部５２は、誤り率測定部５０から入力される誤り率が、予め設定した閾値以上である場合に、データの誤りが多いため信号が遮断されていたと判断し、遮断を示す制御信号をクロック切替部５３に出力する。また、誤り率が予め設定した誤り率の閾値より小さい場合に、信号が復旧したことを示す制御信号をクロック切替部５３に出力する。
【００７８】
クロック切替部５３は、上述の実施形態にて説明したように、遮断検出部５２から入力される制御信号に基づいてクロック信号を切り替えて第１遅延部４９−１及び第２遅延部４９−２に出力する。データ切替部５１は、誤り測定部５０からのデータの誤り率測定結果に基づいてデータを選択して出力する。
【００７９】
上述したように、第４の実施形態により、受信したデータにおけるデータの誤り率を用いることで、高精度に遮断検出を行うことができる。また、データ切替部５１にて使用するために測定される誤り率を用いることで効率的に遮断の有無を検出することができる。また、受信したデータから再生された周波数ｆ_０のクロック信号と、ｆ_０よりも高い周波数ｆ_Ｈのクロック信号と、ｆ_０よりも低い周波数ｆ_Ｌのクロック信号とを用いて、データの遮断時は周波数ｆ_Ｌのクロック信号に基づいて処理を行い、データの遮断がなくなった場合は遅延部４９−２にて蓄積されたデータ量が少なくなるまで、高い周波数ｆ_Ｈのクロック信号に基づいて処理を行うことにより、アンダーフローの発生を回避し、遮断耐性を向上させた高精度なタイムダイバーシティ受信を行うことができる。
【００８０】
また、上述の実施形態は、他の実施形態と組み合わせて構成でき、これにより高精度に遮断耐性を向上させたタイムダイバーシティ受信を実現することができる。
【００８１】
上述したように本発明によれば、タイムダイバーシティ受信において、信号が遮断されていることを検出する遮断検出部を有し、遮断検出部の結果に基づいて、受信したデータから再生された周波数ｆ_０のクロック信号と、ｆ_０よりも高い周波数ｆ_Ｈのクロック信号と、ｆ_０よりも低い周波数ｆ_Ｌのクロック信号とを用いて、データの遮断時は周波数ｆ_Ｌのクロック信号に基づいて処理を行い、データの遮断がなくなった場合は遅延部４９−２にて蓄積されたデータ量が少なくなるまで、高い周波数ｆ_Ｈのクロック信号に基づいて処理を行うことにより、受信信号遮断時の遮断耐性を向上させることができる。
【００８２】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【００８３】
【発明の効果】
上述の如く本発明によれば、データの遮断耐性を向上させることができる。
【図面の簡単な説明】
【図１】従来のタイムダイバーシティ伝送システムの一例を示す図である。
【図２】従来のタイムダイバーシティ伝送システムにおけるデータの様子を説明するための図である。
【図３】本発明におけるタイムダイバーシティ受信装置の第１の実施形態を示す一例のブロック構成図である。
【図４】本発明におけるタイムダイバーシティ受信装置の第２の実施形態を示す一例のブロック構成図である。
【図５】本発明におけるタイムダイバーシティ受信装置の第３の実施形態を示す一例のブロック構成図である。
【図６】本発明におけるタイムダイバーシティ受信装置の第４の実施形態を示す一例のブロック構成図である。
【符号の説明】
１送信装置
２，４受信装置
３伝送路
１１，２９遅延部
１２多重化部
１３外符号符号化部
１４インターリーブ部
１５内符号符号化部
１６同期信号発生部
１７，３１切替部
１８デジタル変調部
２１，４１デジタル復調部
２２，４２クロック再生部
２３，４３分周・逓倍部
２４，４４同期信号検出部
２４，４５内符号復号部
２６，４６デインターリーブ部
２７，４７外符号復号部
２８，４８分配部
３０，５０誤り率測定部
４９遅延部（第１，第２）
５１データ切替部
５２遮断検出部
５３クロック切替部
５４蓄積データ監視部
５５第１クロック発生部
５６第２クロック発生部
５７第２誤り率測定部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a time diversity receiving apparatus and a receiving method, and more particularly to a time diversity receiving apparatus and a receiving method for improving reception signal blocking resistance on a receiving side.
[0002]
[Prior art]
In recent years, in data transmission, the reception level at the receiving device decreases and the communication quality deteriorates due to the influence of the topography of buildings such as buildings or mountains when moving the transmitting device and the receiving device, or the influence of heavy rain, etc. So-called fading occurs.
[0003]
There are several diversity systems for reducing the influence of fading and performing high-quality data transmission, and one of them is considered to be advantageous to a time diversity system that repeatedly transmits data of the same content.
[0004]
Therefore, at present, a transmission system for transmitting data using a time diversity transmission system is being studied (for example, see Non-Patent Document 1). Moreover, the effect at the time of using time diversity as a rain attenuation countermeasure is also disclosed (for example, refer nonpatent literature 2).
[0005]
Here, an example of a conventional time diversity transmission system will be described with reference to the drawings. FIG. 1 is a block diagram showing an example of a conventional time diversity transmission system.
[0006]
The time diversity transmission system of FIG. 1 includes a transmission device 1 and a reception device 2, and digital data transmitted from the transmission device 1 is transmitted to the reception device 2 via a transmission path 3 including, for example, wireless communication. It is configured to be transmitted. The transmission apparatus 1 includes a delay unit 11, a multiplexing unit 12, an outer code encoding unit 13, an interleaving unit 14, an inner code encoding unit 15, a synchronization signal generating unit 16, a switching unit 17, and a digital signal. And a modulation unit 18. The receiving apparatus 2 includes a digital demodulator 21, a clock regenerator 22, a frequency divider / multiplier 23, a synchronization signal detector 24, an inner code decoder 25, a deinterleaver 26, and an outer code decoder 27. And a distribution unit 28, a delay unit 29, an error rate measurement unit 30, and a switching unit 31.
[0007]
The transmission apparatus 1 shown in FIG. 1 distributes input data into a path having a delay unit 11 composed of a delay element and a path that outputs the data in real time without delaying, so that a predetermined time difference is applied to data of the same content. Give rise to The data causing the time difference is output to the multiplexing unit 12, and each data is multiplexed in the multiplexing unit 12. That is, the same data is multiplexed twice by the multiplexing unit 12 with a time difference T (for example, T) set in the delay unit 11 and output.
[0008]
Next, the multiplexed data is output to the outer code encoder 13, and the outer code encoder 13 performs a process of adding the parity of the first error correction code, so-called outer code encoding process, It is output to the interleave unit 14. The interleaving unit 14 changes the order of the input data series and outputs the result to the inner code encoding unit 15.
[0009]
The inner code encoding unit 15 performs a process for adding the parity of the second correction code to the input data series, that is, a so-called inner code encoding process. The synchronization signal generator 16 generates a synchronization signal that serves as a reference for taking a cycle timing on the receiving side in the transmitted data. The switching unit 17 multiplexes the synchronization signal into the data by performing switching based on the preset timing of adding the synchronization signal. The data multiplexed with the synchronization signal is digitally modulated by the digital modulator 18 and sent to the transmission line 3.
[0010]
In the transmission path 3, the signal is attenuated due to the influence of the movement of the device as described above, rain, or the like. For example, when an attenuation greater than a threshold value occurs due to the influence of rain, rain interception occurs and radio waves cannot be received on the receiving device side during that time.
[0011]
The receiving device 2 inputs the data received via the transmission path 3 to the digital demodulator 21 and performs detection. At this time, the clock regenerator 22 regenerates a timing reference signal (clock signal) used in the subsequent component in the receiving device 2 from the received data and outputs it to the digital demodulator 21. Further, the clock signal reproduced by the clock reproduction unit 22 is output to the frequency division / multiplication unit 23. The frequency division / multiplication unit 23 performs frequency division or multiplication in accordance with the frequency used in the subsequent components, and supplies a clock signal to each component.
[0012]
The digital demodulator 21 outputs the detected data to the synchronization signal detector 24 and the inner code decoder 25. The synchronization signal detection unit 24 detects the synchronization signal multiplexed by the switching unit 17 of the transmission device 10 and generates a gate signal necessary for executing processing in the subsequent components.
[0013]
Here, when the clock signal regenerated by the clock regenerating unit 22 is synchronized with the timing signal used in the transmission apparatus 10 and the synchronizing signal can be detected with high accuracy by the synchronizing signal detecting unit 24, In subsequent components, it is possible to select accurate data in time diversity transmission.
[0014]
Next, the inner code decoding unit 25 decodes the second error correction code and outputs it to the deinterleaving unit 26. The deinterleaving unit 26 performs the order change for returning the data series exchanged by the transmission-side interleaving unit 14 to the original order. Even if transmission is interrupted due to rain attenuation in a certain time range during transmission due to interleaving on the transmission side and deinterleaving on the reception side, the data arrangement during transmission is replaced, so error correction Works effectively and can improve the restoration accuracy without affecting the entire continuous data.
[0015]
The deinterleaving unit 26 replaces the data array, and then outputs the data array to the outer code decoding unit 27. The outer code decoding unit 27 decodes the first error correction code.
[0016]
Data obtained from the outer code decoding unit 27 is output to the distribution unit 28. When the input data is data transmitted in real time, the distribution unit 28 delays the predetermined time T by the delay unit 29 including a delay element, outputs the data to the switching unit 31, and is transmitted with the delay time T. In the case of the data, the data is output to the switching unit 31 from a path that does not pass through the delay unit 29. By the processing in the distribution unit 28 and the delay unit 29 described above, data having the same content having a time difference at the time of transmission can be synchronized.
[0017]
Here, when decoding by the outer code decoding unit 27, the bit error rate is measured by the error rate measuring unit 30, and the measurement result is output to the switching unit 31. Based on the error rate from the error rate measurement unit 30, the switching unit 31 switches to a path through which data with a low error rate is output, and outputs the data.
[0018]
As for the bit error rate, there are known a method of comparing bits before and after error correction of an outer code, a method of monitoring a syndrome obtained in a calculation process at the time of error correction, and the like. The former case has a drawback that an accurate error rate cannot be measured when the correction capability is exceeded. In the latter case, the bit error rate cannot be measured as a numerical value, and it is only possible to determine whether or not it is within the correction capability range. However, any method can be used as the application here.
[0019]
With the above-described time diversity transmission system, data with few errors can be selected and output from a plurality of data having the same contents. Thereby, the influence of the interruption | blocking in rain etc. is reduced.
[0020]
Next, the state of data in the above-described conventional time diversity transmission system will be described with reference to FIG. In FIG. 2, FIG. 2A is an example of a data block signal output from the multiplexing unit 12 of the transmission apparatus 1. Here, the delay time of the data delayed by the delay unit 11 is T, and the output timing of the data output to the multiplexing unit 12 differs depending on the path that passes through the delay unit 11 and the path that does not pass through.
[0021]
2 (2) to 2 (4) show the reception C / N (carrier pair) in the receiver 2 due to the rain attenuation shown in FIG. 2 (a) during the transmission of the data shown in FIG. 2 (1). (Noise power ratio) is equal to or less than the threshold C / N, and shows the state of the data including the shaded portion where the data is blocked. FIG. 2 (2) shows the data output from the outer code decoding unit 27. FIG. 2 (3) shows synchronized data of the same content output from two paths with and without the delay unit 29 from the distribution unit 28. Further, FIG. 2 (4) shows data that has been selected and output by the switching unit 31 with data having a low error rate.
[0022]
In addition, in order to clarify the relevance between FIG. 1 and FIG. 2, the positions of the components at the time of the signals (1) to (4) in FIG. 2 are also shown in FIG. 2 (2) to 2 (4) indicate the data portion blocked by rain attenuation.
[0023]
As shown in FIG. 2 (4), by using a transmission method based on the time diversity method, a plurality of data having the same contents are synchronized, and data with a low error rate is selected and output from the synchronized data. Data with fewer defects compared to the actual interruption time can be obtained, and the influence of interruption due to rain can be reduced.
[0024]
Note that the configuration of the delay unit in FIG. 1 is not limited to this, and it has a plurality of delay units, and by transmitting a signal delayed by setting different delay times, the accuracy of communication quality can be improved. it can.
[0025]
[Non-Patent Document 1]
Hashimoto, Ryota Yamazaki, Masaru Kamei, Hitoshi Nakagawa "A Study on Rain Attenuation Compensation Using Stored Reception" 2002 IEICE Communication Society Conference, B-3-5
[0026]
[Non-Patent Document 2]
Tetsuya Nakayama, Aiichiro Miyatake, Hajime Fukuchi, Seiji Kuroki "Measures against rain attenuation of 21 GHz band advanced satellite broadcasting system using AMeDAS data" IEICE, IEICE Technical Report A / P96-33 (1996-06)
[0027]
[Problems to be solved by the invention]
By performing data transmission in the time diversity method, it is possible to reduce the influence of communication quality due to rain interception, and as described above, any of the same content data with a time difference even if there is rain interception If one of them can receive correctly, it is possible to receive data without any interruption.
[0028]
However, the above-mentioned correspondence can be said when the clock signal is accurately reproduced in the digital demodulator of the receiving apparatus even during rainfall interruption, otherwise the following problems occur. .
[0029]
Based on the clock signal from the clock recovery unit 22, the receiving device 2 selects and outputs data with few errors from the same content data synchronized with the result of the error rate measurement unit 30. At this time, if a large attenuation occurs in the transmission path, the clock signal is not accurately reproduced, and the processing on the receiving apparatus 2 side is performed at a timing earlier than the processing timing used on the transmission side, a delay occurs. There is a so-called underflow in which the data stored in the delay unit 29 is output due to a clock error before the same content data transmitted with a time difference of time T is completely received by the receiving device 2. Will occur. As a result, even when there is a defect in the data stored in the delay unit 29 or when there is no defect in the data transmitted delayed by the time difference T, the data is output from the receiving device 2 without being repaired. In other words, the original characteristics of time diversity cannot be utilized.
[0030]
The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a diversity receiving apparatus and a receiving method that can improve blocking tolerance.
[0031]
[Means for Solving the Problems]
In order to solve the above problems, the present invention employs means for solving the problems having the following characteristics.
[0032]
The invention described in claim 1 receives encoded data composed of data of the same content repeatedly transmitted through a transmission line, and selects one data from the data of the same content based on the reception state In the time diversity receiver for performing the above, a cutoff detector that detects whether or not data is blocked in the transmission path, a delay unit that accumulates the received data, and a frequency higher than that of the first clock signal based on the received data. A first clock generator for generating a two-clock signal; a second clock generator for generating a third clock signal having a lower frequency than the first clock signal based on the received data; Based on the detection result obtained from the accumulated data monitoring unit that monitors the data capacity accumulated in the delay unit and the interruption detection unit, the third clock signal is transmitted from the first clock signal while the data interruption occurs. When switching to the clock signal and recovering from the interruption of data, the third clock signal is changed to the second clock signal based on the data capacity obtained from the accumulated data monitoring unit. And a switching unit for switching.
[0033]
According to the first aspect of the present invention, even when the first clock signal included in the data cannot be reproduced due to the interruption of the data, the second clock signal having a frequency higher than that of the first clock signal and the received data are included. By using a third clock signal having a frequency lower than that of the first clock signal included, the processing speed for reading data can be switched to improve the interruption tolerance. Specifically, data underflow can be avoided by switching to the second clock signal while data is interrupted. When the data is recovered from the interruption, the third clock signal is switched so that the accumulated data is immediately output based on the data capacity obtained from the accumulated data monitoring unit. Thereby, highly accurate data reception in time diversity can be realized.
[0036]
Claim 2 According to the invention described in Item 3, the block detection unit detects the presence / absence of the block based on a reception level of received data.
[0037]
Claim 2 According to the described invention, it is possible to easily detect the presence or absence of interruption based on the reception level of the received data.
[0038]
Claim 3 According to the invention described in (5), the interruption detection unit detects the presence or absence of the interruption based on a detection result of a synchronization signal included in the received data.
[0039]
Claim 3 According to the described invention, it is possible to easily detect the presence or absence of interruption by determining that the interruption has occurred when the synchronization signal cannot be detected.
[0040]
Claim 4 The invention described in 1 includes an error rate measurement unit that measures an error rate of received data, and the interruption detection unit detects presence or absence of interruption based on a measurement result from the error rate measurement unit. It is characterized by.
[0041]
Claim 4 According to the described invention, it is possible to detect the interruption of data with high accuracy by using the data error rate in the received data.
[0042]
Claim 5 The error rate measuring unit detects an error rate when decoding an inner code and / or decoding an outer code in the data.
[0043]
Claim 5 According to the described invention, it is possible to efficiently detect the presence or absence of interruption by using the error rate obtained when decoding the inner code and / or the outer code.
[0044]
Claim 6 The invention described in is for receiving encoded data consisting of data of the same content repeatedly transmitted via a transmission line, and for selecting one data from the data of the same content based on the reception state In the time diversity reception method, an interruption detection step for detecting presence or absence of interruption of data in the transmission line, a delay step for accumulating received data, and a second clock signal having a higher frequency than the first clock signal based on the received data A first clock generation stage for generating a second clock generation stage for generating a third clock signal having a lower frequency than the first clock signal based on the received data; Based on the accumulated data monitoring stage for monitoring the data capacity accumulated in the delay stage and the detection result obtained in the cutoff detection stage, while the data cutoff occurs, the first clock signal to the first When switching to the 3 clock signal and recovering from the interruption of the data, the third clock signal is changed to the second clock signal based on the data capacity obtained in the accumulated data monitoring stage. And a switching stage for switching.
[0045]
Claim 6 According to the described invention, even when the first clock signal included in the data cannot be reproduced due to the interruption of the data, the second clock signal having a frequency higher than that of the first clock signal and the received first data are included in the received data. By using the third clock signal having a frequency lower than that of the one clock signal to switch the processing speed for reading the data, the interruption resistance can be improved. Specifically, data underflow can be avoided by switching to the second clock signal while data is interrupted. When the data is recovered from the interruption, the third clock signal is switched so that the accumulated data is immediately output based on the data capacity obtained in the accumulated data monitoring step. Thereby, highly accurate data reception in time diversity can be realized.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of a digital transmission receiving apparatus according to the present invention will be described with reference to the drawings. The transmission side only needs to have the configuration and operation of the transmission apparatus in the conventional time diversity transmission system, and for example, the transmission apparatus 1 shown in FIG. 1 can be used.
[0047]
<First Embodiment>
FIG. 3 is a block diagram showing an example of the first embodiment of the time diversity receiver according to the present invention.
[0048]
3 includes a digital demodulation unit 41, a clock recovery unit 42, a frequency division / multiplication unit 43, a synchronization signal detection unit 44, an inner code decoding unit 45, a deinterleave unit 46, and an outer code. Decoding unit 47, distribution unit 48, first delay unit 49-1, second delay unit 49-2, error rate measurement unit 50, data switching unit 51, cutoff detection unit 52, clock switching unit 53, an accumulated data monitoring unit 54, a first clock generation unit 55, and a second clock generation unit 56.
[0049]
In the first embodiment, in the receiving device 4, data received via the transmission path 3 is input to the digital demodulation unit 41 and the cutoff detection unit 52. The digital demodulator 41 detects received data. Further, the clock recovery unit 42 recovers a clock signal from the received data and outputs it to the digital demodulation unit 41.
[0050]
The clock recovery unit 42 also outputs the recovered clock signal to the frequency division / multiplication unit 43. The frequency division / multiplication unit 43 divides or multiplies the input clock signal corresponding to each subsequent component of the receiving device 4. In the present embodiment, only the output to the clock switching unit 53 is shown in order to facilitate description of clock switching to be described later.
[0051]
The digital demodulator 41 outputs the detected data to the synchronization signal detector 44 and the inner code decoder 45. The synchronization signal detection unit 44 detects a synchronization signal multiplexed by the transmission device 4 and generates a gate signal necessary for processing in each subsequent component. The gate signal generated by the synchronization signal detection unit 44 is output to the inner code decoding unit 45, the deinterleave unit 46, and the first delay unit 49-1.
[0052]
Next, the inner code decoding unit 45 decodes the second error correction code with respect to the input data and outputs it to the deinterleaving unit 46. The deinterleaving unit 46 changes the order of the data array for returning the data series exchanged by the transmitting side interleaving unit to the original order. The data whose data array has been restored by the deinterleaving unit 46 is output to the outer code decoding unit 47, where the first error correction code is decoded by the outer code decoding unit 47 and output to the distribution unit 48. .
[0053]
Further, at the time of decoding in the outer code decoding unit 47, the bit error rate is measured by the error rate measuring unit 50, and the measurement result is output to the data switching unit 51.
[0054]
The distribution unit 48 distributes and outputs the data to the route having the first delay unit 49-1 and the route having the second delay unit 49-2. The first delay unit 49-1 delays the input data based on the gate signal output from the synchronization signal detection unit 44, and the first delay unit based on the clock signal from the clock switching unit 53 described later. The data accumulated in 49-1 is output. The second delay unit 49-2 outputs a signal based on a clock signal from a clock switching unit 53 described later.
[0055]
The interruption detection unit 52 always detects the presence or absence of interruption of the received data, and outputs the detection result to the clock switching unit 53.
[0056]
Here, in the first embodiment, the blocking detection unit 52 detects the presence or absence of blocking based on the reception level of the received data. For example, as shown in FIG. 2A, when the reception level (reception C / N) is equal to or lower than a preset threshold (threshold C / N), it is determined that the interruption has occurred, and the control signal at the time of the interruption Is output. When the data reception level exceeds the threshold, a control signal indicating that the signal has been restored is output.
[0057]
The clock switching unit 53 performs switch switching based on a control signal from the interruption detection unit 52. Note that the clock switching unit 53 generates a frequency f reproduced from the received data output from the frequency division / multiplication unit 43 by switching the switch. ₀ Clock signal and f output from the first clock generator 55 ₀ Higher frequency f _H Clock signal and f output from the second clock generator 56 ₀ Lower frequency f _L The clock signal can be switched to. Normally, the clock switching unit 53 has a frequency f ₀ The switch is positioned so that the clock signal is output. Note that the configuration of the clock generator is not limited to the above, and the clock signal may be output by changing the frequency by one generator.
[0058]
The clock switching unit 53 switches to the second clock generation unit 56 side when the control signal informing the cutoff is input from the cutoff detection unit 52 and switches to the frequency f. _L The clock signal is output.
[0059]
The clock signal output from the clock switching unit 53 is output to the first delay unit 49-1 and the second delay unit 49-2. The data switching unit 51 switches the switch based on the error rate measurement result of the data from the error measuring unit 50 so that the data with less error is output from the two paths. The first delay unit 49-1 or the second delay unit 49-2 has a frequency f obtained from the clock switching unit 53. _L A signal is output based on the clock signal.
[0060]
This avoids the occurrence of so-called underflow, in which data accumulated in the delay unit is output before the same data transmitted with a time difference is completely received by the receiving device. Can do. At this time, the first delay unit 49-1 and the second delay unit 49-2 use the data output from the distribution unit 48 as the frequency f. _L Since the data is accumulated in the delay process based on the clock signal, the data accumulation amount gradually increases. For this reason, the first delay unit 49-1 and the second delay unit 49-2 ensure a capacity that prevents the data accumulation amount from overflowing.
[0061]
Further, when a control signal indicating that the signal has been restored is input by the interruption detection unit 52, the clock switching unit 53 switches to the first clock generation unit 55 to change the frequency f _H The clock signal is output. Accordingly, it is possible to output data that is excessively accumulated in the first delay unit 49-1 and the second delay unit 49-2 when the interruption occurs.
[0062]
Here, the accumulated data monitoring unit 54 monitors the amount of data accumulated in the second delay unit 49-2, and when it is confirmed that the data has decreased to the prescribed data amount, the clock switching unit 53 receives a control signal. The normal frequency f is sent to the clock switch 53 ₀ The switch is switched to output the clock signal. Thereby, it is possible to easily return to the normal reception state.
[0063]
The switching in the clock switching unit 53 can also be handled by changing the division ratio or multiplication ratio of the frequency division / multiplication unit. Further, the frequency f of the clock signal output to the first delay unit 49-1 or the second delay unit 49-2. _H , F _L May be determined based on the specific operation content of the receiving apparatus. For example, if the receiving apparatus receives an image / sound, etc., it can be set within a range allowed by the image / sound decoder.
[0064]
As described above, according to the first embodiment, even when data interruption that is difficult to regenerate the clock due to rain or the like occurs in the transmission line 3, the interruption can be easily detected. Also, the frequency f reproduced from the received data ₀ Clock signal and f ₀ Higher frequency f _H Clock signal and f ₀ Lower frequency f _L When the data is cut off, the frequency f _L When the data is not interrupted, the high frequency f is increased until the amount of data stored in the delay unit 49-2 decreases. _H By performing processing based on this clock signal, it is possible to avoid the occurrence of underflow and to perform highly accurate time diversity reception with improved blocking tolerance.
[0065]
<Second Embodiment>
Next, a second embodiment for detecting data interruption will be described with reference to the drawings. FIG. 4 is a block diagram of an example showing a second embodiment of the time diversity receiving apparatus according to the present invention.
[0066]
Each component of the time diversity receiver in FIG. 4 is the same as that shown in FIG. In the second embodiment, the gate signal generated by the synchronization signal detection unit 44 is also output to the interruption detection unit 52.
[0067]
When the gate signal cannot be detected correctly, the interruption detection unit 52 determines that an interruption has occurred and outputs a control signal to the clock switching unit 53. When the gate signal can be accurately detected, a control signal indicating that the gate signal has been recovered is output to the clock switching unit 53.
[0068]
As described in the first embodiment, the clock switching unit 53 switches the clock signal based on the control signal input from the shutoff detection unit 52 to switch the first delay unit 49-1 and the second delay unit 49-. Output to 2. The data switching unit 51 selects and outputs data based on the data error rate measurement result from the error measurement unit 50.
[0069]
As described above, according to the second embodiment, it is possible to easily detect the presence or absence of the interruption by determining that the interruption is performed when the synchronization signal cannot be detected from the received data. Also, the frequency f reproduced from the received data ₀ Clock signal and f ₀ Higher frequency f _H Clock signal and f ₀ Lower frequency f _L When the data is cut off, the frequency f _L When the data is not interrupted, the high frequency f is increased until the amount of data stored in the delay unit 49-2 decreases. _H By performing processing based on this clock signal, it is possible to avoid the occurrence of underflow and to perform highly accurate time diversity reception with improved blocking tolerance.
[0070]
<Third Embodiment>
Next, a third embodiment for detecting data interruption will be described with reference to the drawings. FIG. 5 is a block diagram of an example showing a third embodiment of the time diversity receiver according to the present invention.
[0071]
For each component of the time diversity receiver in FIG. 5, in addition to the configuration of the above-described embodiment, a second error rate measuring unit 57 that measures an error rate at the time of inner code decoding in the inner code decoding unit 45 is provided. The error rate obtained from the second error rate measurement unit 57 is output to the interruption detection unit 52. The interruption detection unit 52 detects the presence or absence of interruption based on the input error rate.
[0072]
More specifically, when the error rate input from the second error rate measurement unit 57 is equal to or higher than a preset threshold, the block detection unit 52 blocks the signal because there are many data errors. The control signal indicating interruption is output to the clock switching unit 53. When the error rate is smaller than a preset error rate threshold, a control signal indicating that the signal has been restored is output to the clock switching unit 53.
[0073]
As described in the above-described embodiment, the clock switching unit 53 switches the clock signal based on the control signal input from the interruption detection unit 52, and the first delay unit 49-1 and the second delay unit 49-2. Output to. The data switching unit 51 selects and outputs data based on the data error rate measurement result from the error measurement unit 50.
[0074]
As described above, according to the third embodiment, blockage detection can be performed with high accuracy by using the data error rate in the received data. Also, the frequency f reproduced from the received data ₀ Clock signal and f ₀ Higher frequency f _H Clock signal and f ₀ Lower frequency f _L When the data is cut off, the frequency f _L When the data is not interrupted, the high frequency f is increased until the amount of data stored in the delay unit 49-2 decreases. _H By performing processing based on this clock signal, it is possible to avoid the occurrence of underflow and to perform highly accurate time diversity reception with improved blocking tolerance.
[0075]
<Fourth Embodiment>
Next, a fourth embodiment for detecting data interruption will be described with reference to the drawings. FIG. 6 is a block diagram of an example showing a fourth embodiment of the time diversity receiver according to the present invention.
[0076]
The components of the time diversity receiver in FIG. 6 are the same as those shown in FIG. In the fourth embodiment, as described in the third embodiment, the error rate measurement unit at the time of outer code decoding for use in the data switching unit 51 is used instead of measuring the error rate at the time of inner code decoding. The error rate measured at 50 is used, and the measurement result is also output to the interruption detection unit 52. The interruption detection unit 52 detects the presence or absence of interruption based on the input error rate.
[0077]
More specifically, when the error rate input from the error rate measurement unit 50 is equal to or higher than a preset threshold, the interruption detection unit 52 determines that the signal has been interrupted due to many data errors. Then, a control signal indicating interruption is output to the clock switching unit 53. When the error rate is smaller than a preset error rate threshold, a control signal indicating that the signal has been restored is output to the clock switching unit 53.
[0078]
As described in the above-described embodiment, the clock switching unit 53 switches the clock signal based on the control signal input from the interruption detection unit 52, and the first delay unit 49-1 and the second delay unit 49-2. Output to. The data switching unit 51 selects and outputs data based on the data error rate measurement result from the error measurement unit 50.
[0079]
As described above, according to the fourth embodiment, blockage detection can be performed with high accuracy by using the data error rate in the received data. Moreover, the presence or absence of interruption | blocking is efficiently detectable by using the error rate measured in order to use in the data switching part 51. FIG. Also, the frequency f reproduced from the received data ₀ Clock signal and f ₀ Higher frequency f _H Clock signal and f ₀ Lower frequency f _L When the data is cut off, the frequency f _L When the data is not interrupted, the high frequency f is increased until the amount of data stored in the delay unit 49-2 decreases. _H By performing processing based on this clock signal, it is possible to avoid the occurrence of underflow and to perform highly accurate time diversity reception with improved blocking tolerance.
[0080]
In addition, the above-described embodiment can be configured in combination with other embodiments, thereby realizing time diversity reception with improved cutoff tolerance with high accuracy.
[0081]
As described above, according to the present invention, in time diversity reception, it has a block detection unit that detects that a signal is blocked, and the frequency f reproduced from the received data based on the result of the block detection unit. ₀ Clock signal and f ₀ Higher frequency f _H Clock signal and f ₀ Lower frequency f _L When the data is cut off, the frequency f _L When the data is not interrupted, the high frequency f is increased until the amount of data stored in the delay unit 49-2 decreases. _H By performing processing based on the clock signal, it is possible to improve the blocking tolerance when the received signal is blocked.
[0082]
The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to such specific embodiments, and various modifications, within the scope of the gist of the present invention described in the claims, It can be changed.
[0083]
【The invention's effect】
As described above, according to the present invention, the data blocking resistance can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an example of a conventional time diversity transmission system.
FIG. 2 is a diagram for explaining a state of data in a conventional time diversity transmission system.
FIG. 3 is a block configuration diagram of an example showing a first embodiment of a time diversity receiver according to the present invention.
FIG. 4 is a block diagram of an example showing a second embodiment of the time diversity receiver according to the present invention.
FIG. 5 is a block configuration diagram of an example showing a third embodiment of a time diversity receiver according to the present invention.
FIG. 6 is a block configuration diagram of an example showing a fourth embodiment of the time diversity receiver according to the present invention.
[Explanation of symbols]
1 Transmitter
2,4 receiver
3 Transmission path
11, 29 Delay part
12 Multiplexer
13 Outer code encoder
14 Interleaving club
15 Inner code encoder
16 Sync signal generator
17, 31 switching part
18 Digital modulation section
21, 41 Digital demodulator
22, 42 Clock recovery unit
23, 43 Divider / Multiplier
24, 44 Sync signal detector
24, 45 inner code decoding unit
26, 46 De-interleave part
27, 47 Outer code decoding unit
28,48 distribution unit
30, 50 Error rate measurement unit
49 Delay unit (first and second)
51 Data switching part
52 Blocking detector
53 Clock switching part
54 Accumulated data monitoring unit
55 First clock generator
56 Second clock generator
57 Second error rate measurement unit

Claims

In a time diversity receiving apparatus for receiving encoded data consisting of data of the same content repeatedly transmitted via a transmission line and selecting one data from the data of the same content based on the reception state,
An interruption detection unit for detecting the presence or absence of interruption of data in the transmission line;
A delay unit for accumulating received data;
A first clock generator for generating a second clock signal having a higher frequency than the first clock signal based on the received data;
A second clock generator for generating a third clock signal having a lower frequency than the first clock signal based on the received data;
An accumulated data monitoring unit for monitoring the data capacity accumulated in the delay unit;
Based on the detection result obtained from the shutoff detection unit, while the data shuts down, the first clock signal is switched to the third clock signal, and when the data is restored from the shutoff, the accumulated data monitoring unit obtains it. And a switching unit that switches from the third clock signal to the second clock signal based on the data capacity to be received.

The blocking detection unit
Based on the reception level of the received data, a time diversity receiving apparatus according to claim 1, characterized in that for detecting the presence or absence of the blocking.

The blocking detection unit
3. The time diversity receiving apparatus according to claim 1, wherein the presence or absence of the interruption is detected based on a detection result of a synchronization signal included in the received data.

It has an error rate measurement unit that measures the error rate of received data,
The blocking detection unit, based on a measurement result from the error rate measuring unit, a time diversity receiving apparatus according to any one of claims 1 to 3, characterized in that to detect the presence or absence of blocking.

The error rate measurement unit includes:
5. The time diversity receiving apparatus according to claim 4 , wherein an error rate is detected when decoding an inner code and / or decoding an outer code in the data.

In a time diversity reception method for receiving encoded data consisting of data of the same content repeatedly transmitted via a transmission line and selecting one data from the same content based on the reception state,
An interruption detection step for detecting the presence or absence of interruption of data in the transmission line;
A delay stage for accumulating received data;
A first clock generation stage for generating a second clock signal having a higher frequency than the first clock signal based on the received data;
A second clock generation stage for generating a third clock signal having a lower frequency than the first clock signal based on the received data;
An accumulated data monitoring stage for monitoring the data volume accumulated in the delay stage;
Based on the detection result obtained in the blocking detection step, while the data blocking occurs, the first clock signal is switched to the third clock signal, and when the data is recovered from the blocking, the accumulated data monitoring step is performed. And a switching step of switching from the third clock signal to the second clock signal based on the data capacity obtained in this way.