JP4178585B2

JP4178585B2 - Manufacturing method of semiconductor substrate

Info

Publication number: JP4178585B2
Application number: JP11908998A
Authority: JP
Inventors: 峰一酒井; 山本　　敏雅; 康利鈴木; 稲男豊田; 栄嗣川崎
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-06-11
Filing date: 1998-04-28
Publication date: 2008-11-12
Anticipated expiration: 2018-04-28
Also published as: JPH1168121A

Description

【０００１】
【発明の属する技術分野】
本発明は、圧力センサなどに用いる圧力基準室を内部に備えた半導体基板の製造方法に関する。
【０００２】
【発明が解決しようとする課題】
ダイヤフラムにかかる圧力を検出するようにした半導体圧力センサなどにおいては、内部に圧力基準室を設ける構成のものがある。この場合、圧力基準室は、検出精度の向上を図るために、内部に残存する気体をできるだけ少なくして温度の変動による圧力基準室内の基準圧力の変動を低減するようにしている。
【０００３】
このような半導体圧力センサの製造に用いる半導体基板として、上述した圧力基準室に相当する部分をあらかじめ形成したものが供されている。これは、例えば、図１９に示すように、２枚のシリコン基板を用いて貼り合わせ技術により圧力基準室を形成する方法である。
【０００４】
すなわち、まず、同図（ａ）に示すように、第１のシリコン基板１にエッチングなどの方法により圧力基準室用の凹部２を形成し、第２のシリコン基板３の表面に酸化膜４を形成した状態で、第１のシリコン基板１の凹部２が第２のシリコン基板３の酸化膜４を形成した面により閉塞されるように密着させて貼り合わせる。このとき、貼り合わせは、真空中にて行なわれる。これによって、貼り合わせた状態では、凹部２が閉塞されて圧力基準室５として形成され内部は真空状態となる（同図（ｂ）参照）。
【０００５】
次に、第１のシリコン基板１側の露出している面を研磨することにより圧力基準室５の底面部の肉厚を所望の厚さ寸法に形成してダイヤフラム６となる部分を形成する。この後、ダイヤフラム６部分にピエゾ抵抗効果を有する抵抗体を複数個形成してそれらをブリッジ接続した状態とすることにより半導体圧力センサが形成される。
【０００６】
これにより、半導体圧力センサ本体が置かれている環境の圧力がダイヤフラム６に作用すると、圧力基準室５内部との圧力差に応じた力でダイヤフラム６が変位し、抵抗体の抵抗値がピエゾ抵抗効果により変化するようになる。すると、ブリッジ回路の出力端子に圧力に応じた電圧が出力されるようになるので、これを検出すれば圧力を検出することができる。
【０００７】
ところで、このような半導体圧力センサは、ダイヤフラム６にかかる圧力を、その応力で変化する抵抗体の抵抗値の変化として検出する原理であるから、ダイヤフラム６の厚さ寸法つまり、圧力に応じて変化する度合いが検出精度を決定する要素となる。つまり、ダイヤフラム６を薄く形成すれば、その分だけ検出精度を向上させることができるのである。また、逆に、検出精度を低下させることなくダイヤフラム６の面積を小さくするためには、ダイヤフラム６の厚さ寸法を薄くする必要がある。
【０００８】
ところが、上述したような半導体基板の製造方法では、原理的に、内部が真空状態に近い圧力基準室５を形成した後にダイヤフラム６部分を形成するための研磨工程を実施せざるを得ないため、ダイヤフラム６の厚さを薄く（例えば１〜１０μｍ程度）するように研磨を進めると、場合によっては、図１７（ｃ）に示すように、研磨途中で圧力基準室５内と外部との圧力差でダイヤフラム６部分が応力を受けて変形してしまうことがある。
【０００９】
上述のような製造工程を経てダイヤフラムを形成する際に、そのとき研磨工程中に発生するダイヤフラム部分の変形が無視できない程度の大きさになる場合には、形成されるダイヤフラム６の厚さ寸法が全体として不均一になり、このことに起因して圧力に応じた変位の精度が低下したり、場合によっては、ダイヤフラム６の中央部が圧力基準室５内で接触した状態となってそれ以上の変位が妨げられてしまうような状態になる不具合がある。
【００１０】
本発明は、上記事情に鑑みてなされたもので、その目的は、圧力基準室の背面部のダイヤフラム部分の厚さを薄くする加工を行なう場合でも、その加工工程の途中に圧力基準室内外の圧力差で受ける変形応力に起因して圧力測定に悪影響を及ぼすことを無くすることができる半導体基板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１の発明によれば、凹部形成工程で第１の基板に凹部を形成し、次の貼り合わせ工程でこれを大気圧相当の雰囲気中で第２の基板と貼り合わせることにより圧力基準室の形状を形成し、この後、減圧工程にて圧力基準室内を減圧するようにしているので、貼り合わせ工程を減圧した雰囲気中で行なう必要がなく、これによって貼り合わせ工程を簡単且つ容易に行なうことができ、しかも、減圧工程を実施する前に圧力基準室の形成される部分の基板の厚さを研磨などにより加工したり、あるいは素子を形成する工程を実施する際に内部の圧力との差で変形するなどの不具合が発生することがないので、精度の良い加工を行なうことができるようになる。
【００１４】
また、貼り合わせ工程では、圧力基準室用の凹部内を外部と隔絶するように密閉状態とし、さらに、減圧工程では、熱処理を行なうことで、圧力基準室用の凹部内の気体を基板部材と化合させることにより消費させ、これによって内部を減圧するようにしたので、簡単且つ確実に圧力基準室を減圧した状態に形成することができるようになる。
そして、研磨工程を減圧工程の前に実施するので、圧力基準室用の凹部が形成された部分の基板を研磨してダイヤフラム形成部を設ける場合に、内外の圧力差による応力で研磨中にダイヤフラム形成部が変形するといったことがなくなり、圧力センサなどに用いるダイヤフラムを精度良く加工形成することができるようになる。
そして、請求項２の発明によれば、圧力基準室用の凹部内に残存する酸素を基板部材と化合させて酸化物を生成することにより減圧するので、特殊な反応物質などを用いることなく簡単且つ安価に成し得る。
【００１５】
請求項３の発明によれば、上述の反応が促進するように、あらかじめ圧力基準室用の凹部内を半導体面が露出するように表面処理しておくので、効率的に減圧工程を実施することができるようになる。そして、請求項４の発明によれば、その表面処理として、酸化膜を除去することにより、圧力基準室用の凹部内の酸素を消費しやすくするので、確実且つ迅速に減圧工程を実施させることができるようになる。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図６を参照しながら説明する。
図１は、本発明の半導体基板の製造方法を適用して作製した半導体基板１１を用いて形成した半導体圧力センサのセンサチップ１２の断面構造を模式的に示すもので、図２はその上面図を示すものである。
【００２３】
第１の基板としての単結晶シリコン基板１３には、酸化膜１４を介して下面側に第２の基板としてのベースシリコン基板１５が貼り付けられている。単結晶シリコン基板１３の下面側中央部には圧力基準室１６が外部と隔絶された状態に形成され、内部は略真空となるようにガスが排気されている。また、圧力基準室１６は単結晶シリコン基板１３の側面に延びるように形成された連通孔１７と連通した状態に形成されており、その連通孔１７は途中で上方から形成された封止孔１８の部分で酸化膜１９により封止されている。
【００２４】
圧力基準室１６の上面は、所定の厚さ寸法まで研磨されたダイヤフラム２０として設けられている。このダイヤフラム２０は、外部の圧力に応じて変位する程度の厚さ寸法に設定されており、そのダイヤフラム２０部分にはピエゾ抵抗効果を有する４つの抵抗体２１が拡散などの方法により形成されている。各抵抗体２１にはオーミックコンタクトをとるための高不純物濃度領域２２が形成されている。この高不純物濃度領域２２の表面のコンタクト領域を除いて基板の全面に絶縁膜としての酸化膜２３が形成されている。
【００２５】
この上面には、４つの抵抗体２１をブリッジ接続するようにアルミニウム電極パターン２４が形成されており、それらの端部にはボンディングパッド２４ａが形成されている。そして、このボンディングパッド２４ａ部分を除いた全面に、保護用で上述した封止を行なったと同じ酸化膜１９が配設されている。このような構成としたセンサチップ１２は、図示しないボンディングワイヤによりボンディングパッド２４ａ部分で外部回路に接続された状態で使用される。これによってブリッジ回路に外部から電圧が印加されると共に、検出出力が外部に導出できる。
【００２６】
そして、このセンサチップ１２を圧力測定の環境下にさらすと、ダイヤフラム２０が外部から受ける圧力で圧力基準室１６内の圧力との差により生ずる応力で変位するので、抵抗体２１はピエゾ抵抗効果で抵抗値が変化するようになる。この抵抗値の変化を検出出力として圧力に応じた電圧信号を得ることができるようになる。この場合、圧力基準室１６は略真空状態つまり気体が存在しない状態に設けられているので、温度が変動してもその温度変動に応じて内部の圧力が変動することがほとんどないので、温度補償回路などを設けることなく、正確な圧力を検出することができるようになるものである。
【００２７】
次に、上述のセンサチップ１２の製造方法について、図３ないし図６も参照して説明する。図３は、概略的な製造工程を説明する流れ図で、以下、この製造工程にしたがって説明する。
まず、酸化膜形成工程Ｐ１では、第１の基板である単結晶シリコン基板１３の表面に熱酸化などの方法により酸化膜２５を形成する（図４（ａ）参照）。この場合、酸化膜２５の膜厚は、例えば、０．１〜１．０μｍ程度である。なお、この酸化膜２５は、熱酸化以外にＣＶＤ法などにより形成することもできる。
【００２８】
次に、連通孔形成工程Ｐ２では、単結晶シリコン基板１３の酸化膜２５の一部をフォトリソグラフィ処理によって開口し（同図（ｂ）参照）、露出した部分の単結晶シリコン基板１３をフッ素イオンなどによるドライエッチング処理により連通孔１７を設けるための凹部１３ａを形成する（同図（ｃ）参照）。凹部１３ａの大きさは、例えば、開口部が５０〜１０００μｍ程度の寸法で、深さが１０μｍ程度以下に形成している。
【００２９】
この場合、エッチング処理は、ＫＯＨ（水酸化カリウム）液あるいはＴＭＡＨ（テトラメチルアンモニア水溶液）などを用いたウェットエッチング処理を適用することもできる。続いて、圧力基準室用凹部形成工程Ｐ３では、同様にしてフォトリソグラフィ処理によって酸化膜２５に開口部を形成し、露出した単結晶シリコン基板１３の部分をエッチングにより除去して圧力基準室１６用の凹部１３ｂを形成する（同図（ｄ）参照）。
【００３０】
この後、酸化膜除去工程Ｐ４では、単結晶シリコン基板１３の表面に形成されている酸化膜２５をエッチング処理により除去した状態とする。なお、このように酸化膜２５を除去するのは、次の貼り合わせ工程Ｐ５で、単結晶シリコン基板１３に反りが生じている場合に貼り合わせ不良が発生するのを防止するためである。第２の基板としてのベースシリコン基板１５に対して、別途に酸化膜形成工程Ｐ１ａにて、表面に酸化膜１４を形成する（図５（ａ）参照）。
【００３１】
次に、貼り合わせ工程Ｐ５では、単結晶シリコン基板１３およびベースシリコン基板１５をそれぞれ前処理を行なった後に、単結晶シリコン基板１３の圧力基準室用の凹部１３ｂを形成した面側とベースシリコン基板１５の酸化膜１４を形成した面側とを、大気圧中において密着させるようにして貼り合わせ（同図（ｂ）参照）、続けて熱処理を行なう（熱処理温度は８００℃〜１１５０℃の範囲で、低温の場合には最高３時間程度、高温の場合には最低０．５時間程度の熱処理を行なう）。これにより、貼り合わせた基板の内部に圧力基準室１６が形成されるが、この状態では、連通孔１７により外部と連通した状態となっているので、圧力基準室１６内は大気圧のままである。
【００３２】
そして、研磨工程Ｐ６では、この状態で、単結晶シリコン基板１３の上面側を研磨して、圧力基準室用凹部１３ｂの上部に位置する部分をダイヤフラム２０として形成する（同図（ｃ）参照）。このとき、研磨により調整するダイヤフラム２０の厚さ寸法は、例えば、１〜１０μｍ程度である。なお、このとき、圧力基準室１６内は上述同様に大気圧に保持されているので、研磨によってダイヤフラム２０の部分の厚さが薄くなっても、圧力差によって撓むことがないので、均一な厚さ寸法に研磨することができる。
【００３３】
そして、上述のようにして形成された状態で、センサチップ１２としての機能を達成させるための素子を形成する素子形成工程Ｐ７を実施する。この場合においては、ダイヤフラム２０の部分にピエゾ抵抗効果を有する抵抗体２１を拡散法などの周知の技術を用いて不純物を導入することにより形成し、この後、抵抗体２１とオーミック接触が取れるように高濃度不純物領域２２を形成する（図６（ａ）参照）。
【００３４】
次に、封止孔形成工程Ｐ８では、単結晶シリコン基板１３の上面側から封止孔１８を形成する。単結晶シリコン基板１３の上面に前述同様のフォトリソグラフィ処理を施して封止孔１８に対応した部分のシリコン面を露出させ、エッチング処理により下方に向けてエッチングを行なって連通孔１７の位置まで掘り下げて封止孔１８を形成する（同図（ｂ）参照）。
【００３５】
この後、減圧工程としての封止工程Ｐ９にて、真空中で単結晶シリコン基板１３の上面全面に酸化膜１９を形成する（同図（ｃ）参照）。これにより、封止孔１８部分にも酸化膜１９が形成され、連通孔１７部分を封止するようになり、圧力基準室１６内が真空状態に形成される。この場合、圧力基準室１６内の圧力は、例えば、真空状態の程度として１００Ｐａ（パスカル）以下程度とすることが好ましく、さらに低い圧力に設定することは検出精度の向上につながる。なお、酸化膜１９に代えて、シリコン窒化膜などを形成することもできる。
【００３６】
最後に、電極パッド部開口処理工程Ｐ１０にて、アルミニウム電極パターン２４のボンディングパッド２４ａ部分の酸化膜１９をフォトリソグラフィ処理により開口すると、図１および図２に示すような構成のセンサチップ１２を得ることができる。
【００３７】
このような本実施形態によれば、ダイヤフラム２０を形成してから（研磨工程Ｐ６を実施してから）圧力基準室１６内部を減圧する封止工程Ｐ７を実施するので、研磨中に圧力基準室１６内外の圧力差によるダイヤフラム２０の撓みが発生するのを防止でき、これによって、ダイヤフラム２０の膜厚を均一に精度良く形成することができる。
【００３８】
また、本実施形態によれば、上述のごとくダイヤフラム２０の厚さ寸法を薄く形成することができるので、ダイヤフラム２０部分の面積を小さくすることにより検出精度の低下を招くのを防止できるようになり、素子の小形化を図ることができるようになる。
【００３９】
さらに、本実施形態によれば、連通孔１７を形成しておいて素子形成工程Ｐ７を経た後に封止工程Ｐ９にて真空中で封止孔１８を封止することにより圧力基準室１５内を真空に減圧するので、内部を確実に減圧することができると共に、その真空度の設定も確実に行なうことができる。
【００４０】
（第２の実施形態）
図７ないし図１２は本発明の第２の実施形態を示すもので、以下、第１の実施形態と異なる点について説明する。図７は、半導体基板２６を用いて形成した半導体圧力センサのセンサチップ２７の断面構造を模式的に示すもので、図２はその上面図を示すものである。
【００４１】
第１の基板としての単結晶シリコン基板２８は、酸化膜２９を介して下面側に第２の基板としてのベースシリコン基板３０が貼り付けられた状態とされている。単結晶シリコン基板２８の下面側中央部には圧力基準室３１が外部と隔絶された状態に形成されており、内部は略真空状態となるように脱気されている。また、後述するように、脱気される過程で形成される酸化膜３１ａが内壁面に設けられている。
【００４２】
圧力基準室３１の上面には、所定の厚さ寸法のダイヤフラム３２が形成されている。ダイヤフラム３２は、外部の圧力に応じて変位する程度の厚さ寸法に設定されており、そのダイヤフラム３２部分には、前述同様にして４つの抵抗体３３および高不純物濃度領域３４が形成されている。この高不純物濃度領域３４のコンタクト領域を除いて全面に絶縁膜としての酸化膜３５が形成されている。４つの抵抗体２１をブリッジ接続するアルミニウム電極パターン３６は、端部にボンディングパッド３６ａが形成されている。そして、このボンディングパッド３６ａ部分を除いた全面に、保護用の酸化膜３７が配設されている。
【００４３】
次に、上述のセンサチップ２７の製造方法について、図９ないし図１２も参照して説明する。図９に示す概略工程にしたがって、まず、酸化膜形成工程Ｔ１では、第１の基板である単結晶シリコン基板２８の表面に熱酸化などの方法により酸化膜３８を形成する（図１０（ａ）参照）。次に、圧力基準室用凹部形成工程Ｔ２では、単結晶シリコン基板２８の酸化膜３８の一部をフォトリソグラフィ処理によって開口し（同図（ｂ）参照）、露出した部分をエッチングにより除去して圧力基準室３１用の凹部２８ａを形成する（同図（ｃ）参照）。
【００４４】
この後、酸化膜除去工程Ｔ３では、単結晶シリコン基板２８の表面に形成されている酸化膜３８をエッチング処理により除去した状態とする。なお、このように酸化膜３８を除去するのは、後の減圧工程Ｔ６で圧力基準室３１用の凹部２８ａ内の脱気が効率良く行なわれるようにするためと、単結晶シリコン基板２８の反りによる貼り合わせ不良を防止するためである。第２の基板としてのベースシリコン基板３０に対して、別途に酸化膜形成工程Ｔ１ａにて、表面に酸化膜２９を形成する（図１１（ａ）参照）。
【００４５】
次に、貼り合わせ工程Ｔ４では、単結晶シリコン基板２８およびベースシリコン基板３０をそれぞれ前処理を行なった後に大気圧中において密着させるように貼り合わせ（同図（ｂ）参照）、続けて熱処理を行なう（熱処理温度は８００℃〜１１５０℃の範囲で、低温の場合には最高３時間程度、高温の場合には最低０．５時間程度の熱処理を行なう）。これにより、貼り合わせた基板の内部に圧力基準室３１が形成されるが、この状態では、内部は大気圧のままである。
【００４６】
そして、研磨工程Ｔ５では、この状態で、単結晶シリコン基板２８の上面側を研磨して、圧力基準室用凹部２８ａの上部に位置する部分をダイヤフラム３２として形成する（同図（ｃ）参照）。なお、このとき、研磨により調整するダイヤフラム２０の厚さ寸法は、例えば、１〜１０μｍ程度であり、圧力基準室３１内は上述同様に大気圧に保持されているので、研磨によってダイヤフラム３２の部分の厚さが薄くなっても、圧力差によって撓むことがないので、均一な厚さ寸法に研磨することができる。
【００４７】
そして、次に減圧工程としての酸化膜形成工程Ｔ６を実施する。これは、例えば１１５０℃〜１２００℃程度の範囲内で０．５時間から５時間の範囲で熱処理を行なう。これにより、圧力基準室３１内では、内部に残留している酸素が内壁を構成するシリコンと化合して酸化膜３１ａとして消費され、内部の圧力がほぼ真空レベルとなるまで低下するようになる（図１２（ａ）参照）。また、このとき、単結晶シリコン基板２８の上面にも同様にして酸化膜３９が形成される。
【００４８】
次に、表面酸化膜除去工程Ｔ７では、上述の工程で形成された酸化膜３９を除去し、続く酸化膜形成工程Ｔ８にて、新たに酸化膜４０を形成し、半導体基板２６が完成する。この後、ダイヤフラム３２部分に前述同様にしてセンサチップ２７として機能するようにピエゾ抵抗効果を有する抵抗体３３およびオーミック接触用の高濃度不純物領域３４を形成すると共に、アルミニウム電極パターン３６を形成して図７に示すセンサチップ２７が形成される。
【００４９】
このような第２の実施形態によれば、酸化膜３１ａを形成するように熱処理を行なって、圧力基準室３１内の残留酸素を消費して内部を減圧するので、工程が簡単で、且つ確実に内部を減圧することができ、これによって、研磨工程では圧力基準室３１内を大気圧に保持した状態で研磨を行なえ、ダイヤフラム３２の膜厚を精度良く形成することができる。
【００５０】
（第３の実施形態）
図１３ないし図１５は本発明の第３の実施形態を示すもので、第１および第２の実施形態と異なるところは、圧力センサ素子に加えてその信号処理回路としての集積回路部を一体に形成した圧力検出用センサチップ４１を構成したところである。また、この圧力検出用センサチップ４１の製造方法においては、第１および第２の実施形態と異なり、貼り合わせ工程においては真空中で行なう方法を採用すると共に、その後、研磨工程を経てダイヤフラムを形成するようにしているものである。
【００５１】
そこで、本実施形態においては、従来例の説明において述べたような不具合が発生するのを抑制するために、形成しようとしているダイヤフラムの厚さ寸法を後述する関係の条件式を満たすように設定しているものである。
【００５２】
図１３は本発明でいうところの半導体装置である圧力検出用センサチップ４１の全体構成を模式的な断面で示しており、図１４は平面図を示している。これらの図１３，図１４において、支持基板としてのｐ型のベースシリコン基板４２上には絶縁用の酸化膜４３が形成されると共に半導体層としての素子形成領域４４，４５が形成されている。素子形成領域４４は圧力センサ素子４６が形成される領域として設けられ、素子形成領域４５は集積回路部４７が形成される領域として設けられており、これらの間はトレンチ分離構造として機能する研磨ストッパ用のシリコン酸化膜４８により電気的に絶縁した状態に分離形成されている。
【００５３】
また、素子形成領域４４および４５を構成する単結晶シリコン膜は、後述するようにして貼り合わせ技術を用いて形成されるが、ｎ型不純物を導入した層として設けられ、例えば、数μｍから２０μｍ程度の比較的厚い膜厚となるように形成されている。
【００５４】
素子形成領域４４において、下面側の酸化膜４３と接する部分には、エッチングにより所定形状で所定深さに凹部４９が形成されており、この凹部４９の開口部分は酸化膜４３により閉塞され、これによって内部に圧力基準室５０が設けられている。また、この圧力基準室５０内は、真空あるいは所定の減圧圧力に設定されており、圧力測定時に温度変動によらない基準圧力として機能するようになっている。また、この圧力基準室５０を設けることにより、その表面側のｎ型層部分が圧力測定に必要とされる所定膜厚に設定されたダイヤフラム５１として機能するように設けられている。
【００５５】
ダイヤフラム５１には、圧力基準室５０の縁部と対応する位置の表面部分に圧力測定用の抵抗体領域５２が４個形成されている。これらは、前述同様にしてピエゾ抵抗効果を利用して圧力に応じてダイヤフラム５１が変形すると、これを抵抗値の変化として検出するように設けられたものである。そして、素子形成領域４４の表面には、酸化膜５３が形成されており、抵抗体領域５２に対応して開口部が形成され、この部分を介してアルミニウム電極膜５４によりブリッジ接続された状態に構成されている。
【００５６】
一方、素子形成領域４５には、種々の素子が形成されて集積回路部４７が構成されるが、例えば、図１３に示すものでは、バイポーラ型のトランジスタ５５が形成されている。このトランジスタ５５は、ｎ型の素子形成領域４５をコレクタ領域としてｐ型のベース領域５６，ｎ型のエミッタ領域５７およびｎ型のコンタクト領域５８を形成してなるもので、全体を覆う酸化膜５３は、ベース領域５６，エミッタ領域５７およびコレクタのコンタクト領域５８に対応して開口された部分を介してアルミニウム電極膜５４により電気的に接続されており、他の回路素子と接続されている。
【００５７】
なお、図示はしないが、他にＭＯＳＦＥＴやダイオード，抵抗体などの種々の回路素子が形成されて圧力検出回路などの集積回路部４７が形成されている。また、この集積回路部４７の外周部は、前述したように研磨ストッパを兼ねたトレンチ構造のシリコン酸化膜４８により囲まれるようにして圧力センサ４６とは分離されており、圧力センサ４６の領域は、このシリコン酸化膜４８により集積回路部４７とは絶縁分離される。また、圧力検出用センサチップ４１の表面全体には図示しないボンディングパッド部分を除いて保護膜５９が形成されている。
【００５８】
上記構成において、ダイヤフラム５１の膜厚ｈ（ｍｍ）は、次のようにして得られる条件を満足するように設定されている。すなわち、周囲が固定された板材に受ける圧力で撓む量を求める場合において定義される式は、撓み量の最大値をｗ（ｍｍ），板材の厚さ寸法ｈ（ｍｍ），板材に受ける圧力をＰ（ｋｇｆ／ｍｍ^２），材料の弾性率をＥ（ｋｇｆｍｍ^２）とした場合に、次式（Ａ）で与えられる。
ｗ＝α×（Ｐ×ａ^４）／（Ｅ×ｈ^３） …（Ａ）
ここで、αは、板材の平面的な形状に起因した係数である。
【００５９】
そこで、本実施形態における圧力センサ部４４について当てはめてみると、ダイヤフラム５１の平面形状は一辺の長さ寸法がａ（ｍｍ）の正方形状であるから、上述の式（Ａ）中のαの値は０．０１４として与えられる。これにより、上式（Ａ）は、
ｗ＝０．０１４×（Ｐ×ａ^４）／（Ｅ×ｈ^３） …（Ｂ）
となる。
【００６０】
また、ダイヤフラム５１が受ける圧力をＰ（ｋｇｆ／ｍｍ^２）とすると、これは受圧面側から受ける圧力Ｐｏから圧力基準室５０内の基準圧力（減圧もしくは真空状態）Ｐｓを差し引いた値として与えられるから、例えば、Ｐｓを真空つまり０ｋｇｆ／ｍｍ^２とした場合には、ＰはＰｏに等しくなる。したがって、通常の状態で受ける圧力として１気圧を想定すると、１．０３３×１０^−２ｋｇｆ／ｍｍ^２となる。さらに、ダイヤフラム５１は、単結晶シリコンで構成されるから、弾性率Ｅは、１７０００ｋｇｆ／ｍｍ^２となる。
【００６１】
ここで、上述の式（Ｂ）で得られる撓み量の最大値ｗが、ダイヤフラム５１の厚さ寸法を設定する際に、実質的に悪影響を受けない程度を想定すると、最大でもダイヤフラム５１の厚さ寸法以下程度となれば良いから、式（Ｂ）において、この条件を考慮すると、
ｗ＝０．０１４×（Ｐ×ａ^４）／（Ｅ×ｈ^３）＞ｈ …（Ｃ）
という条件式（Ｃ）が満たされれば良いことになる。
【００６２】
そこで、上述の条件式（Ｃ）に上述したＰ，Ｅの具体的な値を代入すると、この条件式を満たす関係としてダイヤフラム５１の一辺の長さ寸法ａの厚さ寸法ｈに対する比の値（ａ／ｈ）の値についての条件を求めることができ、
（ａ／ｈ）＜１０４ …（Ｄ）
という関係を得ることができる。すなわち、ダイヤフラム５１の一辺の長さ寸法ａに対して条件式（Ｄ）を満たす厚さ寸法ｈに設定すれば撓み量の最大値ｗをその厚さ寸法ｈよりも小さい程度に抑制することができるようになるのである。この場合では、例えば、ダイヤフラム５１の厚さ寸法ｈを２μｍ程度に設定する場合には、一辺の長さ寸法ａを２０８μｍよりも小さい寸法に設定すれば良いということになる。
【００６３】
次に、上述の圧力検出用センサチップ４１の製造方法について、図１５および図１６に示す概略的な製造工程に対応した断面図も参照して説明する。
この実施形態においては、半導体層用基板として図１５（ａ）に示すように、ｎ型不純物が導入された単結晶シリコン基板６０を用いている。まず、トレンチ形成工程において、半導体基板６０の表面に、素子分離領域４４，４５に対応して設けるシリコン酸化膜４８を配設するためのトレンチ６１を所定深さ寸法に形成する。このトレンチ６１は、前述したように圧力センサ素子４６と集積回路部４７とを絶縁分離すると共に、後工程においてダイヤフラム５１を形成する際の研磨工程での研磨ストッパとしての機能も兼ねたものである。
【００６４】
さて、トレンチ形成工程では、具体的には、半導体基板６０の表面にＰＥ−ＣＶＤＴＥＯＳ（plasma enhanced chemical vapor deposition tetralxy ortho silicate ）膜などの酸化膜をエッチングのマスク部材として所定膜厚だけデポジションし、続いてトレンチ６１を形成する部分をフォトリソグラフィ処理によって開口する。この後、ドライエッチング処理などの方法によって異方性エッチングを行ない、ＰＥ−ＣＶＤＴＥＯＳによる酸化膜をエッチングすると共に、シリコンをエッチングして所定深さ寸法のトレンチ６１を形成する。
【００６５】
次に、酸化膜形成工程では、トレンチ６１内の表面にシリコン酸化膜４８を形成すると共に、半導体基板６０の表面にシリコン酸化膜６２を形成するもので、具体的には、ＬＰ−ＨＴＯ（low pressure high temperature oxide ）法などの熱酸化により形成し、半導体基板６２の表面を平坦な状態にする．次に、圧力基準室５０を形成するための領域の表面の酸化膜６２を除去して開口部を形成し、ここを介して所定深さまでｐ型不純物を導入してｐ型領域６３を形成する（同図（ｂ）参照）。
【００６６】
続いて、圧力基準室用凹部形成工程では、ｐ型領域６３を選択的にエッチングして除去する（同図（ｃ）参照）。この場合、ｐ型領域６３のみを選択的にエッチングする方法としては、ｐｎ接合部分に逆バイアスを印加した状態でエッチング液に浸して行なう電気化学ストップエッチング法がある。この方法を用いると、ｐ型領域６３部分のエッチングがほぼ完了すると、ｐｎ接合が無くなることにより電流が流れるようになり、陽極酸化膜を形成するようになる。これによってシリコンの層が陽極酸化膜に変わると、シリコンの露出がなくなってエッチングが停止する。この結果、ｐ型領域６３部分をエッチングにより除去して凹部４９を形成することができる。
【００６７】
なお、上述の場合で、圧力基準室用凹部４９の形成は、ｐ型領域６３を形成して電気化学ストップエッチングにより形成することに代えて、通常のドライエッチング処理などにより所定深さ寸法の凹部４９を形成するようにしても良い。
【００６８】
一方、支持基板として用いる単結晶シリコンからなるベースシリコン基板４２には、酸化膜形成工程において、表面に所定の膜厚で熱酸化などの方法により酸化膜４３が形成される（同図（ｄ）参照）。この酸化膜４３は、前述したように、半導体層４４，４５に対する絶縁膜として機能するものである。
【００６９】
次に、貼り合わせ工程においては、ベースシリコン基板４２および半導体基板６２のそれぞれに対して、所定の前処理工程を実施して表面を貼り合わせするのに適した状態とした後に、減圧雰囲気として真空中にてベースシリコン基板４２の酸化膜４３の面と半導体基板６２の凹部４９を形成した側の面とを貼り合わせる（図１６（ａ）参照）。この後、熱処理を行なって貼り合わせ面の密着強度を高める。
【００７０】
そして、研磨工程では、単結晶シリコン基板６２の上面側を研磨して、圧力基準室用凹部４９の上部に位置する部分をダイヤフラム５１として形成する（同図（ｂ）参照）。このとき、研磨により調整するダイヤフラム５１の厚さ寸法は、例えば、１〜１０μｍ程度であるが、前述した条件を満たすように設定されている。したがって、研磨によってダイヤフラム５１の部分の厚さが薄くなっても、そのときの圧力差Ｐによってダイヤフラム５１の撓み量の最大値ｗは、ダイヤフラム５１の厚さ寸法ｈ以上となることがないので、ほぼ均一な厚さ寸法に研磨することができる。
【００７１】
そして、上述のようにして形成された状態で、センサチップ４１としての機能を達成させるための素子を形成する素子形成工程を実施する。この場合においては、ダイヤフラム５１の部分にピエゾ抵抗効果を有する抵抗体５２を拡散法などの周知の技術を用いて不純物を導入することにより形成し、さらには、集積回路部４７としてのバイポーラトランジスタ５５を構成するベース領域５６，エミッタ領域５７およびコンタクト領域５８などを形成する（同図（ｃ）参照）。
【００７２】
最後に、電極パッド部開口処理工程にて、アルミニウム電極パターン５４のボンディングパッド部分の酸化膜５９をフォトリソグラフィ処理により開口することにより、図１３および図１４に示すような構成のセンサチップ４１を得ることができる。
【００７３】
このような本実施形態によれば、ダイヤフラム５１の厚さ寸ｈを、式（Ｄ）で示す条件を満たすように設定しているので、圧力基準室５０を真空雰囲気中で貼り合わせを行なって形成し、ダイヤフラム５１形成のための研磨工程を実施する場合でも、研磨の進行に伴うダイヤフラム５１部分の撓み量ｗを抑制することができ、変形に伴う膜厚の不均一の発生を防止することができるようになる。
【００７４】
また、本実施形態によれば、圧力検出用センサチップ４１に圧力センサ素子４６と集積回路部４７を一体に設ける構成とすることができるので、圧力センサ素子４６の検出出力に信号処理を行なった状態で出力信号として得ることができるようになる。この場合、通常の圧力センサ素子４６に必要なダイヤフラム５１の厚さ寸法ｈに対して、集積回路部４７に形成する素子は深い寸法が必要となるのに対応して、圧力基準室５０を凹部４９を形成することにより設ける構成としているので、集積回路部４７を形成するための設計の自由度を高めたものとすることができるようになる。
【００７５】
（第４の実施形態）
図１７および図１８は、本発明の第４の実施形態を示すもので、第３の実施形態と異なるところは、集積回路部４７を設けない圧力センサ部４６のみを設けるディスクリート素子構造としたものであり、圧力基準室用の凹部をシリコンのエッチングで形成しないで圧力基準室を設けるようにしたところである。
【００７６】
すなわち、半導体圧力センサチップ６４は、支持基板としてのｐ型ベースシリコン基板６５上には圧力基準室形成用の酸化膜６６が所定膜厚で形成されており、その一部を正方形状に開口した圧力基準室６７が形成されている。この圧力基準室６７上には、単結晶シリコンからなる所定の厚さ寸法ｈを有するダイヤフラム６８が設けられている。このダイヤフラム６８は、周囲をトレンチ構造を有する酸化膜部６９により区画されている。
【００７７】
ダイヤフラム６８には、圧力基準室６７の縁部と対応する位置の表面部分に圧力測定用の抵抗体領域７０が形成されている。これらは、前述同様にしてピエゾ抵抗効果を利用して圧力に応じてダイヤフラム６８が変形すると、これを抵抗値の変化として検出するように設けられたものである。このダイヤフラム６８の表面には、酸化膜７１が形成されており、抵抗体領域７０に対応して開口部が形成され、この部分を介してアルミニウム電極膜７２によりブリッジ接続された状態に構成されている。また、表面全体にはボンディングパッド部分を除いた保護膜７３が形成されている。
【００７８】
上記構成において、ダイヤフラム６８の膜厚ｈ（ｍｍ）は、第３の実施形態と同様の条件を満足するように設定されている。すなわち、前述の式（Ａ）からこのダイヤフラム６８に対応して導かれる式（Ｂ）で得られる撓み量の最大値ｗが、前述同様の条件下でダイヤフラム６８の厚さ寸法ｈよりも小となる条件として示される式（Ｃ）に当てはめると、式（Ｄ）で示す条件が得られる。すなわち、ダイヤフラム６８の一辺の長さ寸法ａに対して条件式（Ｄ）を満たす厚さ寸法ｈに設定すれば撓み量の最大値ｗをその厚さ寸法ｈよりも小さい程度に抑制することができるようになるのである。この場合では、例えば、ダイヤフラム５１の厚さ寸法ｈを２μｍ程度に設定する場合には、一辺の長さ寸法ａを２０８μｍよりも小さい寸法に設定すれば良いということになる。
【００７９】
次に、上述の圧力検出用センサチップ６４の製造方法について、図１８を参照して説明する。この実施形態においては、半導体層用基板として図１８（ａ）に示すように、ｎ型不純物が導入された単結晶シリコン基板７４を用いている。まず、トレンチ形成工程において、半導体基板７４の表面に、ダイヤフラム６８部分に対応して設けるシリコン酸化膜６９を配設するためのトレンチ７５を所定深さ寸法に形成する。このトレンチ７５は、後工程においてダイヤフラ６８を形成するために行なう研磨工程での研磨ストッパとしての機能を果すように設けたものである。
【００８０】
次に、支持基板として用いる単結晶シリコンからなるベースシリコン基板６５には、酸化膜形成工程において、表面に所定の膜厚で熱酸化などの方法により酸化膜６６が形成される（同図（ｂ）参照）。この酸化膜６６には、圧力基準室６７に対応する部分にフォトリソグラフィ処理により正方形状をなす開口部６６ａが形成される。
【００８１】
次に、貼り合わせ工程においては、ベースシリコン基板６５および半導体基板７４のそれぞれに対して、所定の前処理工程を実施して表面を貼り合わせするのに適した状態とした後に、真空中にてベースシリコン基板６５の酸化膜６６の面と半導体基板７４のトレンチ７５を形成した側の面とを貼り合わせる（同図（ｃ）参照）。この後、熱処理を行なって貼り合わせ面の密着強度を高める。これにより、酸化膜６６の開口部６６ａ部分には、酸化膜６６の厚さ寸法分だけの空間が形成され、これが圧力基準室６７として得られるようになる。
【００８２】
そして、研磨工程では、単結晶シリコン基板７４の上面側を研磨して、圧力基準室用凹部６７の上部に位置する部分をダイヤフラム６８として形成する（同図（ｂ）参照）。このとき、研磨により調整するダイヤフラム６８の厚さ寸法は、例えば、１〜１０μｍ程度であるが、前述した条件を満たすように設定されている。したがって、研磨によってダイヤフラム６８の部分の厚さが薄くなっても、そのときの圧力差Ｐによってダイヤフラム６８の撓み量の最大値ｗは、ダイヤフラム６８の厚さ寸法ｈ以上となることがないので、ほぼ均一な厚さ寸法に研磨することができる。
【００８３】
そして、上述のようにして形成された状態で、センサチップ６４としての機能を達成させるための素子を形成する素子形成工程を実施する。この場合においては、ダイヤフラム６８の部分にピエゾ抵抗効果を有する抵抗体７０を拡散法などの周知の技術を用いて不純物を導入することにより形成し、電極パッド部開口処理工程にて、アルミニウム電極パターン７２のボンディングパッド部分の酸化膜７１をフォトリソグラフィ処理により開口することにより、図１７に示すような構成のセンサチップ６４を得ることができる。
【００８４】
このような本実施形態によれば、第３の実施形態と同様にして、圧力基準室６７を真空中で貼り合わせ工程を実施することにより設けると共に、ダイヤフラム６８の厚さ寸法ｈを前述の条件式（Ｄ）を満たすように設定して研磨工程を行なうので、撓み量の最大値ｗを抑制して素子形成や圧力測定に支障を来すことのないようにすることができるので、加工処理を簡略化することができる。
【００８５】
また、本実施形態によれば、圧力基準室６７を酸化膜６６に開口部６６ａを形成することにより、貼り合わせ時にその部分が空間となるようにして設ける構成としたので、圧力基準室６７を形成するために凹部を別途に加工形成する必要がなくなり、製造工程の簡略化を図ることができるようになる。
【００８６】
本発明は、上記実施例にのみ限定されるものではなく、次のように変形また拡張できる。
研磨工程で発生することが予想されるダイヤフラムの撓みの度合いは、ダイヤフラムの厚さ寸法のみに依存するのではなくその面積にも依存しており、例えば、ダイヤフラムの厚さが比較的厚い場合でも、面積が広くなると内外の圧力差で発生する撓みの度合いが大きくなる。したがって、本発明においても、第１および第２の実施形態で示したダイヤフラム２０，３２の厚さ寸法の場合のみならず、さらに厚く形成する場合でも、面積が大きくなると、十分にその効果を得ることができるようになる。
【００８７】
第１の基板として単結晶シリコン基板１３，２８を用い、ダイヤフラム２０，３２部分にピエゾ抵抗効果を利用する抵抗体２１，３３を利用する構成の実施形態について説明したが、単結晶のシリコン基板を必要としない場合には多結晶あるいはアモルファスを基体とした基板を用いることができるし、あるいはシリコン以外の材質の基板を用いることもできる。
【００８８】
また、第２の基板としてベースシリコン基板１５，３０を用いたが、単結晶シリコンの基板に限らず、第１の基板と貼り合わせが可能で、剛性を有するセラミック製の基板であれば何でも良い。
【００８９】
第２の実施形態では、圧力基準室３１内を減圧するために、内部の酸素を消費して酸化膜３１ａを形成するようにしたが、これに限らず、内部に窒素を充填した状態で貼り合わせ工程を実施しておいて窒化シリコン膜を形成することで内部の窒素を消費して減圧するようにしても良いし、他の方法により内部の気体を消費して減圧するようにしても良い。
【００９０】
上記各実施形態においては、ダイヤフラムの形状を一辺がａの正方形状とするものについて説明したが、製造工程が複雑になったりあるいは測定結果の信号処理や構造的な制約がなければ、正方形状に限らず、長方形状あるいは円形状にすることもできる。この場合、ダイヤフラムは圧力基準室の平面形状によって決まるので、その圧力基準室の凹部の形成工程と密接な関係を有することになる。したがって、凹部の形成工程上で問題がなければ採用することができる。また、第４の実施形態のように、凹部を形成しないものにおいては、長方形状あるいは円形状のダイヤフラムを設けることは容易なものとなる。
【００９１】
ところで、ダイヤフラムを円形状に形成する場合には、第３の実施形態あるいは第４の実施形態において説明した条件式は次のように変更される。すなわち、ダイヤフラムの膜厚ｈ（ｍｍ）は、平面形状が半径ａの円形状をなす場合には、式（Ａ）で示される式は、αの値が異なることを除いて同じとなるから、
ｗ＝α×（Ｐ×ａ^４）／（Ｅ×ｈ^３） …（Ａ）
となる。そこで、ダイヤフラムの平面形状が半径ａの円形状である場合のαの値は、０．１７１ｔｏｓｉｔｅ与えられるから、式（Ｂ）は、
ｗ＝０．１７１×（Ｐ×ａ^４）／（Ｅ×ｈ^３） …（Ｂ′）
となる。
【００９２】
次に、前述同様にして、式（Ｂ）で得られる撓み量の最大値ｗが、ダイヤフラムの厚さ寸法を設定する際に、ダイヤフラムの厚さ寸法以下程度となる条件を考慮すると、
ｗ＝０．１７１×（Ｐ×ａ^４）／（Ｅ×ｈ^３）＞ｈ …（Ｃ′）
という条件式（Ｃ）が得られるので、これに第３の実施形態で説明したＰ，Ｅの具体的な値を代入すると、この条件式を満たす関係としてダイヤフラムの半径寸法ａの厚さ寸法ｈに対する比の値（ａ／ｈ）の値についての条件を求めることができ、
（ａ／ｈ）＜５６ …（Ｅ）
という関係を得ることができる。すなわち、ダイヤフラムの半径寸法ａに対して条件式（Ｅ）を満たす厚さ寸法ｈに設定すれば撓み量の最大値ｗをその厚さ寸法ｈよりも小さい程度に抑制することができるようになるのである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体圧力センサチップの模式的な断面図
【図２】半導体圧力センサチップの上面図
【図３】製造工程の概略を示す流れ図
【図４】製造工程別の模式的断面図（その１）
【図５】製造工程別の模式的断面図（その２）
【図６】製造工程別の模式的断面図（その３）
【図７】本発明の第２の実施形態を示す図１相当図
【図８】図２相当図
【図９】図３相当図
【図１０】製造工程別の模式的断面図（その１）
【図１１】製造工程別の模式的断面図（その２）
【図１２】製造工程別の模式的断面図（その３）
【図１３】本発明の第３の実施形態を示す図１相当図
【図１４】図２相当図
【図１５】製造工程別の模式的断面図（その１）
【図１６】製造工程別の模式的断面図（その２）
【図１７】本発明の第４の実施形態を示す図１相当図
【図１８】製造工程別の模式的断面図
【図１９】従来例を示す製造工程別の模式的断面図
【符号の説明】
１１，２６は半導体基板、１２，２７，４１，６４は半導体圧力センサチップ、１３，２８，４２，６５は単結晶シリコン基板（第１の基板）、１４，２９，４３，６６は酸化膜、１５，３０，６２，７４はベースシリコン基板（第２の基板）、１６，３１，５０，６７は圧力基準室、１７は連通孔、１８は封止孔、１９は酸化膜、２０，３２，５１，６８はダイヤフラム、２１，３３，５２，７０は抵抗体、２２，３４は高不純物濃度領域、２４，３６，５４，７２はアルミニウム電極パターン、２４ａ，３６ａはボンディングパッド、２５，３８は酸化膜、３１ａは酸化膜である。[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a method of manufacturing a semiconductor substrate having therein a pressure reference chamber used for a pressure sensor or the likeTo the lawRelated.
[0002]
[Problems to be solved by the invention]
Some semiconductor pressure sensors that detect the pressure applied to the diaphragm have a pressure reference chamber inside. In this case, in order to improve detection accuracy, the pressure reference chamber reduces the amount of gas remaining inside as much as possible to reduce the fluctuation of the reference pressure due to the temperature fluctuation.
[0003]
As a semiconductor substrate used for manufacturing such a semiconductor pressure sensor, a substrate in which a portion corresponding to the pressure reference chamber described above is formed in advance is provided. For example, as shown in FIG. 19, a pressure reference chamber is formed by a bonding technique using two silicon substrates.
[0004]
That is, first, as shown in FIG. 2A, the recess 2 for the pressure reference chamber is formed in the first silicon substrate 1 by a method such as etching, and the oxide film 4 is formed on the surface of the second silicon substrate 3. In the formed state, the concave portion 2 of the first silicon substrate 1 is adhered and adhered so as to be closed by the surface of the second silicon substrate 3 on which the oxide film 4 is formed. At this time, the bonding is performed in a vacuum. Thus, in the bonded state, the recess 2 is closed to form the pressure reference chamber 5 and the inside is in a vacuum state (see FIG. 5B).
[0005]
Next, by polishing the exposed surface on the first silicon substrate 1 side, the thickness of the bottom surface of the pressure reference chamber 5 is formed to a desired thickness dimension, and a portion to be the diaphragm 6 is formed. Thereafter, a semiconductor pressure sensor is formed by forming a plurality of resistors having a piezoresistive effect in the diaphragm 6 and connecting them in a bridge connection.
[0006]
As a result, when the pressure of the environment in which the semiconductor pressure sensor body is placed acts on the diaphragm 6, the diaphragm 6 is displaced by a force corresponding to the pressure difference from the inside of the pressure reference chamber 5, and the resistance value of the resistor becomes the piezoresistor. It will change depending on the effect. Then, a voltage corresponding to the pressure is output to the output terminal of the bridge circuit. If this is detected, the pressure can be detected.
[0007]
By the way, such a semiconductor pressure sensor is based on the principle that the pressure applied to the diaphragm 6 is detected as a change in the resistance value of the resistor that changes due to the stress. Therefore, the thickness of the diaphragm 6 changes according to the pressure. The degree of the determination is an element that determines the detection accuracy. That is, if the diaphragm 6 is formed thin, the detection accuracy can be improved accordingly. Conversely, in order to reduce the area of the diaphragm 6 without reducing the detection accuracy, the thickness dimension of the diaphragm 6 needs to be reduced.
[0008]
However, in the semiconductor substrate manufacturing method as described above, in principle, after forming the pressure reference chamber 5 in which the inside is close to a vacuum state, a polishing step for forming the diaphragm 6 portion must be performed. When the polishing is advanced so as to reduce the thickness of the diaphragm 6 (for example, about 1 to 10 μm), in some cases, as shown in FIG. 17C, the pressure difference between the inside of the pressure reference chamber 5 and the outside during the polishing. Therefore, the diaphragm 6 may be deformed by receiving stress.
[0009]
When the diaphragm is formed through the manufacturing process as described above, if the deformation of the diaphragm portion generated during the polishing process is a size that cannot be ignored, the thickness dimension of the diaphragm 6 to be formed is It becomes non-uniform as a whole, and due to this, the accuracy of displacement according to the pressure is reduced, or in some cases, the central portion of the diaphragm 6 is in contact with the pressure reference chamber 5 and beyond that There is a problem that the displacement is hindered.
[0010]
  The present invention has been made in view of the above circumstances. The purpose of the present invention is to improve the pressure inside and outside of the pressure reference chamber in the middle of the processing step even when the thickness of the diaphragm portion on the back surface of the pressure reference chamber is reduced. Semiconductor substrate manufacturing method that can eliminate adverse effects on pressure measurement due to deformation stress caused by pressure differenceThe lawIt is to provide.
[0011]
[Means for Solving the Problems]
According to the first aspect of the present invention, a concave portion is formed on the first substrate in the concave portion forming step, and this is bonded to the second substrate in an atmosphere corresponding to atmospheric pressure in the next bonding step, thereby providing a pressure reference chamber. After that, the pressure reference chamber is depressurized in the depressurization step, so that it is not necessary to perform the bonding step in a reduced pressure atmosphere, thereby making the bonding step simple and easy. In addition, the thickness of the substrate in the portion where the pressure reference chamber is formed can be processed by polishing or the like before the decompression step is performed, or the internal pressure is reduced when the step of forming the device is performed. Since there is no problem such as deformation due to the difference, it is possible to perform highly accurate machining.
[0014]
  Further, in the bonding step, the pressure reference chamber recess is hermetically sealed so as to be isolated from the outside. Further, in the decompression step, heat treatment is performed so that the gas in the pressure reference chamber recess is exchanged with the substrate member. Since they are consumed by combining them and the inside is decompressed, the pressure reference chamber can be formed in a decompressed state easily and reliably.
  Since the polishing step is performed before the pressure reducing step, when the diaphragm forming portion is provided by polishing the substrate in which the concave portion for the pressure reference chamber is formed, the diaphragm is being polished by the stress due to the pressure difference between the inside and outside. The forming portion is not deformed, and the diaphragm used for the pressure sensor or the like can be processed and formed with high accuracy.
  According to the second aspect of the present invention, since the oxygen remaining in the recess for the pressure reference chamber is combined with the substrate member to reduce the pressure by generating an oxide, it is easy to use without using a special reactant or the like. And it can be made inexpensively.
[0015]
  Claim3According to the invention, the surface treatment is performed in advance so that the semiconductor surface is exposed in the recess for the pressure reference chamber so that the above-described reaction is promoted, so that the decompression step can be performed efficiently. become. And claims4According to the invention, as the surface treatment, by removing the oxide film, it becomes easy to consume oxygen in the recess for the pressure reference chamber, so that the depressurization step can be carried out surely and quickly. .
[0022]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 schematically shows a cross-sectional structure of a sensor chip 12 of a semiconductor pressure sensor formed by using a semiconductor substrate 11 manufactured by applying the semiconductor substrate manufacturing method of the present invention. FIG. Is shown.
[0023]
A base silicon substrate 15 as a second substrate is attached to the single crystal silicon substrate 13 as the first substrate on the lower surface side through an oxide film 14. A pressure reference chamber 16 is formed in a central portion on the lower surface side of the single crystal silicon substrate 13 so as to be isolated from the outside, and the gas is exhausted so that the inside becomes substantially vacuum. The pressure reference chamber 16 is formed in a state of communicating with a communication hole 17 formed so as to extend on the side surface of the single crystal silicon substrate 13, and the communication hole 17 is a sealing hole 18 formed in the middle from above. This portion is sealed with an oxide film 19.
[0024]
The upper surface of the pressure reference chamber 16 is provided as a diaphragm 20 polished to a predetermined thickness. The diaphragm 20 is set to a thickness that can be displaced according to an external pressure, and four resistors 21 having a piezoresistance effect are formed in the diaphragm 20 by a method such as diffusion. . Each resistor 21 is formed with a high impurity concentration region 22 for making an ohmic contact. An oxide film 23 as an insulating film is formed on the entire surface of the substrate except for the contact region on the surface of the high impurity concentration region 22.
[0025]
On this upper surface, an aluminum electrode pattern 24 is formed so as to bridge-connect the four resistors 21, and bonding pads 24 a are formed at their ends. The same oxide film 19 as that used for the above-described sealing is disposed on the entire surface excluding the bonding pad 24a. The sensor chip 12 having such a configuration is used in a state of being connected to an external circuit at a bonding pad 24a portion by a bonding wire (not shown). As a result, a voltage is applied to the bridge circuit from the outside, and the detection output can be derived to the outside.
[0026]
When the sensor chip 12 is exposed to the pressure measurement environment, the diaphragm 20 is displaced by the stress generated by the difference between the pressure received from the outside and the pressure in the pressure reference chamber 16, so that the resistor 21 has a piezoresistance effect. The resistance value changes. A voltage signal corresponding to the pressure can be obtained using the change in the resistance value as a detection output. In this case, since the pressure reference chamber 16 is provided in a substantially vacuum state, that is, in a state in which no gas exists, even if the temperature fluctuates, the internal pressure hardly fluctuates according to the temperature fluctuation. An accurate pressure can be detected without providing a circuit or the like.
[0027]
Next, a method for manufacturing the sensor chip 12 will be described with reference to FIGS. FIG. 3 is a flow chart for explaining a schematic manufacturing process, which will be described below according to this manufacturing process.
First, in the oxide film forming step P1, an oxide film 25 is formed on the surface of the single crystal silicon substrate 13 which is the first substrate by a method such as thermal oxidation (see FIG. 4A). In this case, the thickness of the oxide film 25 is, for example, about 0.1 to 1.0 μm. The oxide film 25 can be formed by a CVD method or the like other than thermal oxidation.
[0028]
Next, in the communication hole forming step P2, a part of the oxide film 25 of the single crystal silicon substrate 13 is opened by photolithography (see FIG. 5B), and the exposed portion of the single crystal silicon substrate 13 is subjected to fluorine ions. A recess 13a for providing the communication hole 17 is formed by dry etching processing such as (see FIG. 2C). The size of the recess 13a is, for example, such that the opening has a dimension of about 50 to 1000 μm and a depth of about 10 μm or less.
[0029]
In this case, a wet etching process using a KOH (potassium hydroxide) solution, TMAH (tetramethylammonia aqueous solution), or the like can be applied as the etching process. Subsequently, in the pressure reference chamber recess forming step P3, an opening is formed in the oxide film 25 by photolithography processing in the same manner, and the exposed portion of the single crystal silicon substrate 13 is removed by etching, and the pressure reference chamber 16 is formed. Are formed (see FIG. 4D).
[0030]
Thereafter, in the oxide film removing step P4, the oxide film 25 formed on the surface of the single crystal silicon substrate 13 is removed by an etching process. The reason why the oxide film 25 is removed in this manner is to prevent a bonding failure from occurring when the single crystal silicon substrate 13 is warped in the next bonding step P5. An oxide film 14 is formed on the surface of the base silicon substrate 15 as the second substrate separately in an oxide film formation step P1a (see FIG. 5A).
[0031]
Next, in the bonding step P5, the single crystal silicon substrate 13 and the base silicon substrate 15 are pretreated, respectively, and then the surface side of the single crystal silicon substrate 13 on which the recess 13b for the pressure reference chamber is formed and the base silicon substrate. The surface on which the 15 oxide film 14 is formed is bonded so as to adhere in atmospheric pressure (see FIG. 5B), and then heat treatment is performed (the heat treatment temperature is in the range of 800 ° C. to 1150 ° C.). In the case of low temperature, heat treatment is performed for up to about 3 hours, and in the case of high temperature, heat treatment is performed for at least about 0.5 hours) As a result, the pressure reference chamber 16 is formed inside the bonded substrate. In this state, the pressure reference chamber 16 remains at atmospheric pressure because the communication hole 17 communicates with the outside. is there.
[0032]
In the polishing step P6, in this state, the upper surface side of the single crystal silicon substrate 13 is polished to form a portion located at the upper portion of the pressure reference chamber recess 13b as the diaphragm 20 (see FIG. 4C). . At this time, the thickness dimension of the diaphragm 20 adjusted by polishing is, for example, about 1 to 10 μm. At this time, since the inside of the pressure reference chamber 16 is maintained at the atmospheric pressure as described above, even if the thickness of the portion of the diaphragm 20 is reduced by polishing, the pressure reference chamber 16 does not bend due to the pressure difference. Can be polished to thickness dimension.
[0033]
And the element formation process P7 which forms the element for achieving the function as the sensor chip 12 in the state formed as mentioned above is implemented. In this case, a resistor 21 having a piezoresistive effect is formed in the diaphragm 20 by introducing impurities using a well-known technique such as a diffusion method, and thereafter an ohmic contact with the resistor 21 can be obtained. Then, a high concentration impurity region 22 is formed (see FIG. 6A).
[0034]
Next, in the sealing hole forming step P <b> 8, the sealing hole 18 is formed from the upper surface side of the single crystal silicon substrate 13. The upper surface of the single crystal silicon substrate 13 is subjected to the same photolithography process as described above to expose a portion of the silicon surface corresponding to the sealing hole 18 and etched downward by etching to the position of the communication hole 17. Thus, the sealing hole 18 is formed (see FIG. 5B).
[0035]
Thereafter, in a sealing step P9 as a decompression step, an oxide film 19 is formed on the entire upper surface of the single crystal silicon substrate 13 in a vacuum (see FIG. 10C). As a result, the oxide film 19 is also formed in the sealing hole 18 portion, the communication hole 17 portion is sealed, and the pressure reference chamber 16 is formed in a vacuum state. In this case, the pressure in the pressure reference chamber 16 is preferably, for example, about 100 Pa (Pascal) or less as the degree of vacuum, and setting a lower pressure leads to an improvement in detection accuracy. In place of the oxide film 19, a silicon nitride film or the like can be formed.
[0036]
Finally, when the oxide film 19 in the bonding pad 24a portion of the aluminum electrode pattern 24 is opened by photolithography in the electrode pad opening processing step P10, the sensor chip 12 having the configuration shown in FIGS. 1 and 2 is obtained. be able to.
[0037]
According to this embodiment, since the diaphragm 20 is formed (after the polishing step P6 is performed), the sealing step P7 for reducing the pressure in the pressure reference chamber 16 is performed. 16, it is possible to prevent the diaphragm 20 from being bent due to the pressure difference between the inside and outside, and thereby the film thickness of the diaphragm 20 can be formed uniformly and accurately.
[0038]
Further, according to the present embodiment, the thickness dimension of the diaphragm 20 can be thinly formed as described above, so that it is possible to prevent the detection accuracy from being lowered by reducing the area of the diaphragm 20 portion. Therefore, it is possible to reduce the size of the element.
[0039]
Furthermore, according to the present embodiment, the communication hole 17 is formed, and after the element formation process P7, the sealing hole 18 is sealed in a vacuum in the sealing process P9, whereby the inside of the pressure reference chamber 15 is sealed. Since the pressure is reduced to a vacuum, the inside can be surely reduced in pressure and the degree of vacuum can be set reliably.
[0040]
(Second Embodiment)
FIGS. 7 to 12 show a second embodiment of the present invention, and differences from the first embodiment will be described below. FIG. 7 schematically shows a cross-sectional structure of the sensor chip 27 of the semiconductor pressure sensor formed using the semiconductor substrate 26, and FIG. 2 shows a top view thereof.
[0041]
The single crystal silicon substrate 28 as the first substrate is in a state in which the base silicon substrate 30 as the second substrate is attached to the lower surface side through the oxide film 29. A pressure reference chamber 31 is formed in a central portion on the lower surface side of the single crystal silicon substrate 28 so as to be isolated from the outside, and the inside is deaerated so as to be in a substantially vacuum state. Further, as will be described later, an oxide film 31a formed in the process of deaeration is provided on the inner wall surface.
[0042]
A diaphragm 32 having a predetermined thickness is formed on the upper surface of the pressure reference chamber 31. The diaphragm 32 is set to a thickness that can be displaced according to the external pressure. In the diaphragm 32, four resistors 33 and a high impurity concentration region 34 are formed in the same manner as described above. . An oxide film 35 as an insulating film is formed on the entire surface except for the contact region of the high impurity concentration region 34. The aluminum electrode pattern 36 that bridge-connects the four resistors 21 has bonding pads 36a formed at the ends. A protective oxide film 37 is disposed on the entire surface excluding the bonding pad 36a.
[0043]
Next, a method for manufacturing the sensor chip 27 will be described with reference to FIGS. According to the schematic process shown in FIG. 9, first, in the oxide film forming process T1, an oxide film 38 is formed on the surface of the single crystal silicon substrate 28 as the first substrate by a method such as thermal oxidation (FIG. 10A). reference). Next, in the pressure reference chamber recess forming step T2, a part of the oxide film 38 of the single crystal silicon substrate 28 is opened by photolithography (see FIG. 5B), and the exposed part is removed by etching. A recess 28a for the pressure reference chamber 31 is formed (see FIG. 10C).
[0044]
Thereafter, in the oxide film removing step T3, the oxide film 38 formed on the surface of the single crystal silicon substrate 28 is removed by an etching process. The oxide film 38 is removed in this way so that the deaeration in the recess 28a for the pressure reference chamber 31 can be efficiently performed in the subsequent decompression step T6, and the warp of the single crystal silicon substrate 28. This is to prevent a bonding failure due to. An oxide film 29 is formed on the surface of the base silicon substrate 30 as the second substrate separately in an oxide film formation step T1a (see FIG. 11A).
[0045]
Next, in the bonding step T4, the single crystal silicon substrate 28 and the base silicon substrate 30 are bonded together so as to be brought into close contact with each other in the atmospheric pressure after the pretreatment (see FIG. 5B), and then the heat treatment is performed. (The heat treatment temperature is in the range of 800 ° C. to 1150 ° C. The heat treatment is performed for a maximum of about 3 hours at a low temperature and for a minimum of about 0.5 hours at a high temperature) Thereby, the pressure reference chamber 31 is formed inside the bonded substrates, but in this state, the inside remains at atmospheric pressure.
[0046]
In the polishing step T5, in this state, the upper surface side of the single crystal silicon substrate 28 is polished to form a portion positioned above the pressure reference chamber recess 28a as the diaphragm 32 (see FIG. 4C). . At this time, the thickness dimension of the diaphragm 20 adjusted by polishing is, for example, about 1 to 10 μm, and the pressure reference chamber 31 is maintained at the atmospheric pressure as described above. Even if the thickness of the thin film is reduced, it does not bend due to the pressure difference, so that it can be polished to a uniform thickness.
[0047]
Then, an oxide film forming step T6 is performed as a decompression step. For example, the heat treatment is performed in a range of about 1150 ° C. to 1200 ° C. for 0.5 hours to 5 hours. As a result, in the pressure reference chamber 31, oxygen remaining inside is combined with silicon constituting the inner wall and consumed as the oxide film 31a, and the internal pressure is reduced to almost the vacuum level ( FIG. 12 (a)). At this time, an oxide film 39 is similarly formed on the upper surface of the single crystal silicon substrate 28.
[0048]
Next, in the surface oxide film removal step T7, the oxide film 39 formed in the above-described step is removed, and in the subsequent oxide film formation step T8, a new oxide film 40 is formed, and the semiconductor substrate 26 is completed. Thereafter, a resistor 33 having a piezoresistive effect and a high-concentration impurity region 34 for ohmic contact are formed on the diaphragm 32 so as to function as the sensor chip 27 in the same manner as described above, and an aluminum electrode pattern 36 is formed. A sensor chip 27 shown in FIG. 7 is formed.
[0049]
According to the second embodiment, the heat treatment is performed so as to form the oxide film 31a, the residual oxygen in the pressure reference chamber 31 is consumed, and the inside is decompressed. Therefore, the process is simple and reliable. Thus, the inside of the pressure reference chamber 31 can be polished while maintaining the atmospheric pressure in the polishing step, and the film thickness of the diaphragm 32 can be accurately formed.
[0050]
(Third embodiment)
FIGS. 13 to 15 show a third embodiment of the present invention. The difference from the first and second embodiments is that an integrated circuit portion as a signal processing circuit is integrated in addition to the pressure sensor element. The formed pressure detection sensor chip 41 is now configured. In addition, in the manufacturing method of the pressure detecting sensor chip 41, unlike the first and second embodiments, a method of performing in a vacuum in the bonding process is adopted, and then a diaphragm is formed through a polishing process. That is what I am trying to do.
[0051]
Therefore, in this embodiment, in order to suppress the occurrence of the problems described in the description of the conventional example, the thickness dimension of the diaphragm to be formed is set so as to satisfy the conditional expression of the relationship described later. It is what.
[0052]
FIG. 13 shows a schematic cross section of the entire structure of a pressure detecting sensor chip 41 which is a semiconductor device in the present invention, and FIG. 14 shows a plan view. 13 and 14, an insulating oxide film 43 is formed on a p-type base silicon substrate 42 as a support substrate, and element formation regions 44 and 45 as semiconductor layers are formed. The element formation region 44 is provided as a region in which the pressure sensor element 46 is formed, and the element formation region 45 is provided as a region in which the integrated circuit portion 47 is formed, and a polishing stopper that functions as a trench isolation structure therebetween. The silicon oxide film 48 is electrically insulated and formed separately.
[0053]
The single crystal silicon film constituting the element formation regions 44 and 45 is formed using a bonding technique as will be described later. The single crystal silicon film is provided as a layer into which an n-type impurity is introduced, for example, several μm to 20 μm. It is formed to have a relatively thick film thickness.
[0054]
In the element formation region 44, a recess 49 is formed in a predetermined shape and with a predetermined depth by etching at a portion in contact with the oxide film 43 on the lower surface side, and the opening of the recess 49 is blocked by the oxide film 43. The pressure reference chamber 50 is provided inside. The inside of the pressure reference chamber 50 is set to a vacuum or a predetermined reduced pressure, and functions as a reference pressure that does not depend on temperature fluctuations during pressure measurement. Further, by providing this pressure reference chamber 50, the n-type layer portion on the surface side is provided so as to function as a diaphragm 51 set to a predetermined film thickness required for pressure measurement.
[0055]
In the diaphragm 51, four resistor regions 52 for pressure measurement are formed on the surface portion corresponding to the edge of the pressure reference chamber 50. In the same manner as described above, when the diaphragm 51 is deformed according to pressure using the piezoresistance effect, this is detected as a change in resistance value. An oxide film 53 is formed on the surface of the element formation region 44, and an opening is formed corresponding to the resistor region 52, and is bridge-connected by the aluminum electrode film 54 through this portion. It is configured.
[0056]
On the other hand, in the element formation region 45, various elements are formed to constitute the integrated circuit portion 47. For example, in the element shown in FIG. 13, a bipolar transistor 55 is formed. The transistor 55 is formed by forming a p-type base region 56, an n-type emitter region 57, and an n-type contact region 58 using the n-type element forming region 45 as a collector region, and an oxide film 53 covering the whole. Are electrically connected by the aluminum electrode film 54 through portions opened corresponding to the base region 56, the emitter region 57 and the collector contact region 58, and are connected to other circuit elements.
[0057]
Although not shown, various circuit elements such as MOSFETs, diodes, and resistors are formed to form an integrated circuit unit 47 such as a pressure detection circuit. Further, as described above, the outer peripheral portion of the integrated circuit portion 47 is separated from the pressure sensor 46 so as to be surrounded by the silicon oxide film 48 having a trench structure that also serves as a polishing stopper. The integrated circuit portion 47 is insulated and separated by the silicon oxide film 48. A protective film 59 is formed on the entire surface of the pressure detecting sensor chip 41 except for a bonding pad portion (not shown).
[0058]
In the above configuration, the film thickness h (mm) of the diaphragm 51 is set so as to satisfy the conditions obtained as follows. In other words, the formula defined when calculating the amount of deflection caused by the pressure applied to the plate material whose periphery is fixed is the maximum value of the deflection amount w (mm), the thickness dimension h (mm) of the plate material, and the pressure applied to the plate material. P (kgf / mm²), The elastic modulus of the material is E (kgfmm)²) Is given by the following equation (A).
w = α × (P × a⁴) / (E × h³... (A)
Here, α is a coefficient resulting from the planar shape of the plate material.
[0059]
Therefore, when applied to the pressure sensor unit 44 in the present embodiment, the planar shape of the diaphragm 51 is a square shape having a side dimension of a (mm), and therefore the value of α in the above formula (A). Is given as 0.014. Thus, the above formula (A) is
w = 0.014 × (P × a⁴) / (E × h³) ... (B)
It becomes.
[0060]
The pressure received by the diaphragm 51 is P (kgf / mm²) Is given as a value obtained by subtracting the reference pressure (reduced pressure or vacuum state) Ps in the pressure reference chamber 50 from the pressure Po received from the pressure receiving surface side. For example, Ps is a vacuum, that is, 0 kgf / mm.²In this case, P is equal to Po. Therefore, assuming 1 atmosphere as the pressure received in a normal state, 1.033 × 10^-2kgf / mm²It becomes. Further, since the diaphragm 51 is made of single crystal silicon, the elastic modulus E is 17000 kgf / mm.²It becomes.
[0061]
Here, assuming that the maximum value w of the deflection amount obtained by the above formula (B) is not substantially adversely affected when setting the thickness dimension of the diaphragm 51, the thickness of the diaphragm 51 is at most. In this case, in the formula (B), this condition is taken into consideration.
w = 0.014 × (P × a⁴) / (E × h³)> H (C)
It is sufficient that the conditional expression (C) is satisfied.
[0062]
Therefore, when the specific values of P and E described above are substituted into the conditional expression (C), the value of the ratio of the length dimension “a” of one side of the diaphragm 51 to the thickness dimension “h” as a relation satisfying this conditional expression ( a) for the value of a / h),
(A / h) <104 (D)
Can be obtained. That is, if the thickness dimension h that satisfies the conditional expression (D) is set with respect to the length dimension a of one side of the diaphragm 51, the maximum value w of the deflection is suppressed to be smaller than the thickness dimension h. It will be possible. In this case, for example, when the thickness dimension h of the diaphragm 51 is set to about 2 μm, the length dimension a on one side may be set to a dimension smaller than 208 μm.
[0063]
Next, a method for manufacturing the above-described pressure detecting sensor chip 41 will be described with reference to cross-sectional views corresponding to schematic manufacturing steps shown in FIGS.
In this embodiment, as shown in FIG. 15A, a single crystal silicon substrate 60 into which an n-type impurity is introduced is used as a semiconductor layer substrate. First, in the trench formation step, a trench 61 for forming a silicon oxide film 48 provided corresponding to the element isolation regions 44 and 45 is formed on the surface of the semiconductor substrate 60 with a predetermined depth. As described above, the trench 61 insulates and separates the pressure sensor element 46 and the integrated circuit portion 47, and also serves as a polishing stopper in a polishing step when the diaphragm 51 is formed in a later step. .
[0064]
In the trench formation process, specifically, an oxide film such as a PE-CVD TEOS (plasma enhanced chemical vapor deposition tetralxy orthosilicate) film is deposited on the surface of the semiconductor substrate 60 by a predetermined film thickness as an etching mask member. Subsequently, a portion where the trench 61 is formed is opened by photolithography. Thereafter, anisotropic etching is performed by a method such as dry etching to etch the oxide film by PE-CVD TEOS and etch silicon to form a trench 61 having a predetermined depth.
[0065]
Next, in the oxide film forming step, the silicon oxide film 48 is formed on the surface in the trench 61 and the silicon oxide film 62 is formed on the surface of the semiconductor substrate 60. Specifically, LP-HTO (low The surface of the semiconductor substrate 62 is made flat by thermal oxidation such as pressure high temperature oxide). Next, the oxide film 62 on the surface of the region for forming the pressure reference chamber 50 is removed to form an opening, through which p-type impurities are introduced to a predetermined depth to form the p-type region 63. (See (b) of the figure).
[0066]
Subsequently, in the pressure reference chamber recess forming step, the p-type region 63 is selectively etched and removed (see FIG. 5C). In this case, as a method for selectively etching only the p-type region 63, there is an electrochemical stop etching method which is performed by immersing in an etching solution with a reverse bias applied to the pn junction portion. When this method is used, when the etching of the p-type region 63 is almost completed, the pn junction disappears, so that a current flows and an anodic oxide film is formed. As a result, when the silicon layer is changed to an anodic oxide film, the silicon is not exposed and the etching stops. As a result, the recess 49 can be formed by removing the p-type region 63 by etching.
[0067]
In the above-described case, the pressure reference chamber recess 49 is formed by a normal dry etching process or the like instead of forming the p-type region 63 and performing electrochemical stop etching. 49 may be formed.
[0068]
On the other hand, an oxide film 43 is formed on the surface of the base silicon substrate 42 made of single crystal silicon used as a support substrate by a method such as thermal oxidation with a predetermined film thickness in the oxide film forming step (FIG. 4D). reference). As described above, the oxide film 43 functions as an insulating film for the semiconductor layers 44 and 45.
[0069]
Next, in the bonding process, a predetermined pretreatment process is performed on each of the base silicon substrate 42 and the semiconductor substrate 62 so as to be in a state suitable for bonding the surfaces, and then a vacuum is applied as a reduced-pressure atmosphere. Inside, the surface of the oxide film 43 of the base silicon substrate 42 and the surface of the semiconductor substrate 62 on which the concave portion 49 is formed are bonded together (see FIG. 16A). Thereafter, heat treatment is performed to increase the adhesion strength of the bonded surface.
[0070]
In the polishing step, the upper surface side of the single crystal silicon substrate 62 is polished to form a portion located above the pressure reference chamber concave portion 49 as the diaphragm 51 (see FIG. 5B). At this time, the thickness dimension of the diaphragm 51 adjusted by polishing is, for example, about 1 to 10 μm, and is set so as to satisfy the above-described conditions. Therefore, even if the thickness of the portion of the diaphragm 51 is reduced by polishing, the maximum value w of the deflection amount of the diaphragm 51 does not exceed the thickness dimension h of the diaphragm 51 due to the pressure difference P at that time. Polishing to a substantially uniform thickness dimension is possible.
[0071]
And the element formation process which forms the element for achieving the function as the sensor chip 41 in the state formed as mentioned above is implemented. In this case, a resistor 52 having a piezoresistive effect is formed in the diaphragm 51 by introducing impurities using a well-known technique such as a diffusion method, and further, a bipolar transistor 55 as an integrated circuit section 47 is formed. A base region 56, an emitter region 57, a contact region 58, etc. are formed (see FIG. 4C).
[0072]
Finally, in the electrode pad portion opening processing step, the oxide film 59 in the bonding pad portion of the aluminum electrode pattern 54 is opened by photolithography, thereby obtaining the sensor chip 41 having the configuration as shown in FIGS. be able to.
[0073]
According to this embodiment, since the thickness dimension h of the diaphragm 51 is set so as to satisfy the condition represented by the formula (D), the pressure reference chamber 50 is bonded in a vacuum atmosphere. Even when the polishing step for forming the diaphragm 51 is performed, the amount w of deflection of the diaphragm 51 as the polishing proceeds can be suppressed, and the occurrence of non-uniform film thickness due to deformation can be prevented. Will be able to.
[0074]
Further, according to the present embodiment, since the pressure sensor element 46 and the integrated circuit unit 47 can be integrally provided in the pressure detection sensor chip 41, signal processing is performed on the detection output of the pressure sensor element 46. It can be obtained as an output signal in the state. In this case, the element to be formed in the integrated circuit portion 47 needs to have a deeper dimension than the thickness dimension h of the diaphragm 51 required for the normal pressure sensor element 46, so that the pressure reference chamber 50 is recessed. Since the configuration is provided by forming 49, the degree of freedom of design for forming the integrated circuit portion 47 can be increased.
[0075]
(Fourth embodiment)
FIGS. 17 and 18 show a fourth embodiment of the present invention. The difference from the third embodiment is that a discrete element structure is provided in which only the pressure sensor part 46 without the integrated circuit part 47 is provided. Thus, the pressure reference chamber is provided without forming the recess for the pressure reference chamber by etching of silicon.
[0076]
That is, in the semiconductor pressure sensor chip 64, an oxide film 66 for forming a pressure reference chamber is formed with a predetermined thickness on a p-type base silicon substrate 65 as a support substrate, and a part thereof is opened in a square shape. A pressure reference chamber 67 is formed. A diaphragm 68 made of single crystal silicon and having a predetermined thickness dimension h is provided on the pressure reference chamber 67. The diaphragm 68 is partitioned by an oxide film portion 69 having a trench structure.
[0077]
In the diaphragm 68, a pressure measuring resistor region 70 is formed on a surface portion corresponding to the edge of the pressure reference chamber 67. In the same manner as described above, when the diaphragm 68 is deformed according to the pressure using the piezoresistive effect, this is detected as a change in the resistance value. An oxide film 71 is formed on the surface of the diaphragm 68, and an opening is formed corresponding to the resistor region 70, and is configured to be bridge-connected by the aluminum electrode film 72 through this part. Yes. A protective film 73 excluding the bonding pad portion is formed on the entire surface.
[0078]
In the above configuration, the film thickness h (mm) of the diaphragm 68 is set so as to satisfy the same conditions as in the third embodiment. That is, the maximum value w of the bending amount obtained by the equation (B) derived from the equation (A) corresponding to the diaphragm 68 is smaller than the thickness h of the diaphragm 68 under the same conditions as described above. When applied to the expression (C) shown as the condition, the condition shown by the expression (D) is obtained. That is, if the thickness dimension h that satisfies the conditional expression (D) is set with respect to the length dimension a of one side of the diaphragm 68, the maximum value w of the deflection is suppressed to a degree smaller than the thickness dimension h. It will be possible. In this case, for example, when the thickness dimension h of the diaphragm 51 is set to about 2 μm, the length dimension a on one side may be set to a dimension smaller than 208 μm.
[0079]
Next, a method for manufacturing the pressure detection sensor chip 64 will be described with reference to FIG. In this embodiment, as shown in FIG. 18A, a single crystal silicon substrate 74 into which an n-type impurity is introduced is used as a semiconductor layer substrate. First, in the trench formation step, a trench 75 for forming a silicon oxide film 69 provided corresponding to the diaphragm 68 is formed on the surface of the semiconductor substrate 74 with a predetermined depth. The trench 75 is provided so as to function as a polishing stopper in a polishing process performed to form the diaphragm 68 in a subsequent process.
[0080]
Next, an oxide film 66 is formed on the surface of the base silicon substrate 65 made of single crystal silicon used as a support substrate by a method such as thermal oxidation with a predetermined film thickness in the oxide film forming step (FIG. )reference). In the oxide film 66, an opening 66 a having a square shape is formed by a photolithography process at a portion corresponding to the pressure reference chamber 67.
[0081]
Next, in the bonding process, a predetermined pretreatment process is performed on each of the base silicon substrate 65 and the semiconductor substrate 74 to obtain a state suitable for bonding the surfaces, and then in a vacuum. The surface of the oxide film 66 of the base silicon substrate 65 and the surface of the semiconductor substrate 74 on which the trench 75 is formed are bonded together (see FIG. 5C). Thereafter, heat treatment is performed to increase the adhesion strength of the bonded surface. As a result, a space corresponding to the thickness dimension of the oxide film 66 is formed in the opening 66 a portion of the oxide film 66, and this is obtained as the pressure reference chamber 67.
[0082]
In the polishing step, the upper surface side of the single crystal silicon substrate 74 is polished to form a portion located above the pressure reference chamber recess 67 as a diaphragm 68 (see FIG. 5B). At this time, the thickness dimension of the diaphragm 68 adjusted by polishing is, for example, about 1 to 10 μm, and is set so as to satisfy the above-described conditions. Therefore, even if the thickness of the portion of the diaphragm 68 is thinned by polishing, the maximum value w of the deflection amount of the diaphragm 68 does not exceed the thickness dimension h of the diaphragm 68 due to the pressure difference P at that time. Polishing to a substantially uniform thickness dimension is possible.
[0083]
And the element formation process which forms the element for achieving the function as the sensor chip 64 in the state formed as mentioned above is implemented. In this case, a resistor 70 having a piezoresistive effect is formed in the diaphragm 68 by introducing impurities using a well-known technique such as a diffusion method, and an aluminum electrode pattern is formed in the electrode pad opening process step. By opening the oxide film 71 in the bonding pad portion 72 by photolithography, a sensor chip 64 having a configuration as shown in FIG. 17 can be obtained.
[0084]
According to the present embodiment, as in the third embodiment, the pressure reference chamber 67 is provided by performing the bonding process in a vacuum, and the thickness h of the diaphragm 68 is set to the above-described condition. Since the polishing process is performed so as to satisfy the formula (D), the maximum value w of the bending amount can be suppressed so as not to hinder element formation and pressure measurement. Can be simplified.
[0085]
In addition, according to the present embodiment, the pressure reference chamber 67 is formed so as to be a space at the time of bonding by forming the opening 66a in the oxide film 66, so that the pressure reference chamber 67 is formed. Therefore, it is not necessary to separately process and form the recess for forming, and the manufacturing process can be simplified.
[0086]
The present invention is not limited to the above embodiment, and can be modified or expanded as follows.
The degree of deflection of the diaphragm that is expected to occur in the polishing process depends not only on the thickness dimension of the diaphragm but also on its area, for example, even when the diaphragm thickness is relatively thick As the area increases, the degree of deflection generated by the pressure difference between the inside and outside increases. Therefore, also in the present invention, not only in the case of the thickness dimensions of the diaphragms 20 and 32 shown in the first and second embodiments, but also in the case where the diaphragm is formed to be thicker, the effect is sufficiently obtained when the area is increased. Will be able to.
[0087]
Although the embodiment has been described in which the single crystal silicon substrates 13 and 28 are used as the first substrate and the resistors 21 and 33 using the piezoresistance effect are used in the diaphragms 20 and 32, the single crystal silicon substrate is used. If not required, a substrate having a polycrystalline or amorphous base can be used, or a substrate made of a material other than silicon can be used.
[0088]
In addition, the base silicon substrates 15 and 30 are used as the second substrate. However, the substrate is not limited to a single crystal silicon substrate, and may be any ceramic substrate that can be bonded to the first substrate and has rigidity. .
[0089]
In the second embodiment, in order to depressurize the inside of the pressure reference chamber 31, the internal oxygen is consumed to form the oxide film 31a. However, the present invention is not limited to this, and it is attached in a state filled with nitrogen. It is possible to reduce the pressure by consuming the internal nitrogen by forming the silicon nitride film after performing the matching step, or by reducing the pressure by consuming the internal gas by other methods. .
[0090]
In each of the above embodiments, the diaphragm has been described as having a square shape with one side a. However, if the manufacturing process is complicated or there is no signal processing or structural restrictions on the measurement results, the diaphragm has a square shape. The shape is not limited to a rectangular shape or a circular shape. In this case, since the diaphragm is determined by the planar shape of the pressure reference chamber, the diaphragm has a close relationship with the step of forming the recess of the pressure reference chamber. Therefore, if there is no problem in the formation process of the recess, it can be adopted. Further, in the case where no recess is formed as in the fourth embodiment, it is easy to provide a rectangular or circular diaphragm.
[0091]
By the way, when the diaphragm is formed in a circular shape, the conditional expression described in the third embodiment or the fourth embodiment is changed as follows. That is, the film thickness h (mm) of the diaphragm is the same except that the value of α is different when the planar shape is a circle having a radius a, except that the value of α is different.
w = α × (P × a⁴) / (E × h³... (A)
It becomes. Therefore, since the value of α in the case where the planar shape of the diaphragm is a circular shape having a radius a is given by 0.171 tosite, the equation (B) is
w = 0.171 × (P × a⁴) / (E × h³... (B ')
It becomes.
[0092]
Next, in the same manner as described above, when setting the thickness dimension of the diaphragm, the maximum value w of the bending amount obtained by the formula (B) is less than or equal to the diaphragm thickness dimension,
w = 0.171 × (P × a⁴) / (E × h³)> H (C ')
Conditional formula (C) is obtained, and if the specific values of P and E described in the third embodiment are substituted for this, the thickness dimension h of the radius dimension a of the diaphragm is satisfied as a relation satisfying this conditional expression. The condition for the value of the ratio to (a / h) can be determined,
(A / h) <56 (E)
Can be obtained. That is, if the thickness dimension h satisfying the conditional expression (E) is set with respect to the radius dimension a of the diaphragm, the maximum value w of the deflection amount can be suppressed to a degree smaller than the thickness dimension h. It is.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a semiconductor pressure sensor chip showing a first embodiment of the present invention.
FIG. 2 is a top view of a semiconductor pressure sensor chip.
FIG. 3 is a flowchart showing an outline of the manufacturing process.
FIG. 4 is a schematic cross-sectional view by manufacturing process (part 1).
FIG. 5 is a schematic cross-sectional view by manufacturing process (part 2).
FIG. 6 is a schematic cross-sectional view by manufacturing process (Part 3).
FIG. 7 is a view corresponding to FIG. 1, showing a second embodiment of the present invention.
FIG. 8 is a view corresponding to FIG.
FIG. 9 is a view corresponding to FIG.
FIG. 10 is a schematic cross-sectional view by manufacturing process (part 1).
FIG. 11 is a schematic cross-sectional view by manufacturing process (part 2).
FIG. 12 is a schematic cross-sectional view by manufacturing process (Part 3).
FIG. 13 is a view corresponding to FIG. 1, showing a third embodiment of the present invention.
14 is equivalent to FIG.
FIG. 15 is a schematic cross-sectional view of each manufacturing process (part 1).
FIG. 16 is a schematic cross-sectional view of a manufacturing process (No. 2).
FIG. 17 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention.
FIG. 18 is a schematic cross-sectional view by manufacturing process.
FIG. 19 is a schematic cross-sectional view by manufacturing process showing a conventional example.
[Explanation of symbols]
11, 26 are semiconductor substrates, 12, 27, 41, 64 are semiconductor pressure sensor chips, 13, 28, 42, 65 are single crystal silicon substrates (first substrates), 14, 29, 43, 66 are oxide films, 15, 30, 62, 74 are base silicon substrates (second substrates), 16, 31, 50, 67 are pressure reference chambers, 17 are communication holes, 18 are sealing holes, 19 is an oxide film, 20, 32, 51, 68 are diaphragms, 21, 33, 52, 70 are resistors, 22, 34 are high impurity concentration regions, 24, 36, 54, 72 are aluminum electrode patterns, 24a, 36a are bonding pads, and 25, 38 are oxidized. A film 31a is an oxide film.

Claims

In a method for manufacturing a semiconductor substrate, wherein a semiconductor substrate provided in a state where a pressure reference chamber is reduced in pressure is formed by bonding a first substrate made of a semiconductor and a second substrate having rigidity,
Forming a recess for the pressure reference chamber in the first substrate;
A bonding step of bonding the second substrate in an atmosphere equivalent to atmospheric pressure so as to close the surface of the first substrate on which the concave portion is formed;
A polishing step of polishing so as to provide a diaphragm forming portion by reducing the thickness of the concave portion for the pressure reference chamber of the first substrate;
A pressure reducing step of reducing the pressure in the concave portion for the pressure reference chamber in a state where the first and second substrates are bonded to each other after the polishing step ;
The bonding step is performed so that the inside of the concave portion for the pressure reference chamber is sealed by bonding the first and second substrates,
The depressurization step is performed by heat-treating at a temperature in the range of 1150 ° C. to 1200 ° C. to combine the gas in the recess for the pressure reference chamber with the substrate member to reduce the inside. A method of manufacturing a semiconductor substrate.