JP4172092B2 - Photoresponsive transistor - Google Patents

Photoresponsive transistor Download PDF

Info

Publication number
JP4172092B2
JP4172092B2 JP15044699A JP15044699A JP4172092B2 JP 4172092 B2 JP4172092 B2 JP 4172092B2 JP 15044699 A JP15044699 A JP 15044699A JP 15044699 A JP15044699 A JP 15044699A JP 4172092 B2 JP4172092 B2 JP 4172092B2
Authority
JP
Japan
Prior art keywords
layer
gate electrode
light
transistor according
light absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15044699A
Other languages
Japanese (ja)
Other versions
JP2000340827A (en
Inventor
康之 三宅
浩一 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP15044699A priority Critical patent/JP4172092B2/en
Publication of JP2000340827A publication Critical patent/JP2000340827A/en
Application granted granted Critical
Publication of JP4172092B2 publication Critical patent/JP4172092B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、光信号を電気信号に変換するための光応答型トランジスタに関するものである。
【0002】
【従来の技術】
光信号を電気信号に変換する半導体受光能動素子として、従来よりInP系のへテロ接合フォトトランジスタが提案されている(特開平5一275730号公報、特開平5一304165号公報、特開平5一95130号公報等)。この構造の一例を図15に示す。図15において、InP基板101上に、n型のInPまたはn型のInGaAs層102、n型のInGaAs層103、p型のInGaAs層104、n型のInPもしくはInGaAs層105が順に積層されている。n型のInGaAs層103がトランジスタのコレクタ部となり、InGaAs層103の上面の一部にコレクタ電極106が配置されている。また、p型のInGaAs層104がトランジスタのべース部となり、InGaAs層104の上面の一部にベース電極107が配置されている。さらに、n型のInPもしくはInGaAs層105がトランジスタのエミッタ部となり、InPもしくはInGaAs層105の上面にエミッタ電極108が配置されている。各電極106,107,108はオーミック接触している。
【0003】
【発明が解決しようとする課題】
しかしながら、このようなバイポーラ型のフォトトランジスタではp型とn型領域を形成するために、電子が走行する層における電子の不純物散乱が大きく、バルク結晶の物性で決定されるキャリアの移動度が非常に小さくなってしまう。すなわち、高速動作が制限されるという問題がある。さらに、光吸収によって生じた電子とホールを光電流として外部に取り出すために、その感度が小さいという問題があった。
【0004】
そこで、この発明の目的は、新規な構成にて光に対して高速動作させるとともに感度性能を向上させることができる光応答型トランジスタを提供することにある。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、基板の上に、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、ゲートコンタクト層の内部に、所定の光を吸収する光吸収用半導体層を配置したことを特徴としている。また、請求項4に記載の発明は、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、ゲートコンタクト層の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜を配置したことを特徴としている。
【0006】
この請求項1または4に記載のようなへテロ接合型フォトトランジスタは、電子供給層と電子蓄積層が分離した高電子移動度トランジスタを受光素子として用いており、電子蓄積層での不純物によるキャリアの散乱が少ない。一般的に高電子移動度トランジスタではゲート金属とのショットキー接合により生じる空乏層容量をゲート電極に印加する電圧によって制御し、ドレイン電流の変化として外部に電波信号を取り出しているが、例えば、ゲート電極に、ある周波数を持った電波信号を入射するとゲート直下の空乏層容量はその周期にしたがって変化する。すると、その空乏層変化がドレイン電流の振動として外部に取り出せる。
【0007】
つまり、光照射によってゲート電極に印加されている電圧を変調させることができれば外部に電波を取り出すフォトトランジスタ効果を生じさせることが可能となる。
【0008】
それには、光応答型トランジスタのゲートコンタクト層に所定の光を吸収するような光吸収層を挿入すれば、高速フォトトランジスタが実現できる。
光吸収層を挿入したトランジスタは、光を入射すると、例えば図2に示すように、光吸収用半導体層または光吸収用多層膜に吸収され、同領域において電子とホールを生成する。生成した電子とホールは直ちにショットキー接合によるエネルギーバンドの傾きおよびゲート印加電圧によって、電子は電子蓄積層側、ホールはゲート電極側へ移動する。しかし、電子とホールの双方ともゲートコンタクト層と光吸収用半導体層または光吸収用多層膜による井戸型ポテンシャルによって、それぞれ電子蓄積層、ゲート電極に達することができず、光吸収用半導体層または光吸収用多層膜のゲート電極側と電子蓄積層側に局在する。すると、電子とホールはそれらの領域に電子は負の空間電荷を、また、ホールは正の空間電荷を形成し、ゲート電極に正電圧を印加した際と同様な効果を生む。つまり、電子蓄積層の電子の数を制御することができ、例えば、強度変調された光信号を照射した際には、電流振動が生じ、外部に電波を取り出すことができる。
【0009】
また、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラ型フォトトランジスタに比べ、大きい感度が期待できる。
【0010】
また、移動度の高い電子の伝導を利用するため高速度な光変調に対してその応答性が高い。
ここで、請求項2に記載のように、請求項1に記載の光応答型トランジスタにおいて前記光吸収用半導体層は、ゲート電極側ほど禁制帯幅が広くなっているものとしたり、請求項3に記載のように、前記光吸収用半導体層は、In1-x Gax As(x<0.7)で形成され、ゲート電極側ほどx値が大きくなっているものとすると、実用上好ましい。
【0011】
また、請求項5に記載のように、請求項4に記載の光応答型トランジスタにおいて前記光吸収用多層膜は、ゲート電極側の光吸収層ほど禁制帯幅が広くなっているものとしたり、請求項6に記載のように、前記光吸収用多層膜は、In0.52Al0.48As/In1-x Gax As(x<0.7)で形成され、ゲート電極側の層ほどx値が大きくなっているものとすると、実用上好ましい。
【0012】
また、請求項7,8に記載のように、前記光吸収用半導体層または光吸収用多層膜におけるゲート電極側界面部と基板側界面部の少なくともいずれか一方に、ゲートコンタクト層および光吸収用半導体層または光吸収用多層膜より禁制帯幅が広いバリア層を配置すると、キャリアの拡散を防止できるため実用上好ましい。
【0013】
請求項9に記載のように、前記バリア層は、In1-x Alx As(x>0.48)よりなるものとしてもよい。
請求項10,11に記載のように、前記電子蓄積層よりも上で、かつ、前記光吸収用半導体層または光吸収用多層膜よりも下に、反射層を設けたることもでき、さらに、請求項12のように、前記反射層は、多層膜よりなるものとしたり、請求項13のように、前記多層膜は、InAs/AlAsのへテロ接合を有するものとすることができる。あるいは、請求項14に記載のように、前記反射層は、超格子であるとしてもよい。
【0014】
また、請求項15に記載のように、電子蓄積層の下に不純物ドープ層を配置することもできる。
また、請求項16,17のように、前記ゲート電極とソース電極の間、および、ゲート電極とドレイン電極の間において前記光吸収用半導体層または光吸収用多層膜を電気的に遮断するもできる。このとき、請求項18のように、溝により電気的に遮断することができる。
【0015】
請求項19に記載のように、ゲート電極に受光回路形成用高周波伝送線路が接続され、ドレイン電極側に、受光回路形成用のスタブおよび高周波伝送線路からなる整合回路を接続してもよい。このようにすることにより、例えば強度変調された光を照射した場合に、所望の周波数を有する信号だけを感度よく取り出すことができる。
【0016】
【発明の実施の形態】
(第1の実施の形態)
以下、この発明を具体化した第1の実施の形態を図面に従って説明する。
【0017】
図1には、本実施の形態における光応答型トランジスタの断面図を示す。
半絶縁性InP基板11の上に、i−In0.52Al0.48Asバッファ層12が積層され、その上に電子移動度が高い半導体によるi−In0.80Ga0.20As電子蓄積層13が積層されている。なお、電子蓄積層13はIn0.53Ga0.47Asでもよい。電子蓄積層13の上にはi−In0.52Al0.48As層15が積層されている。ただし、i−In0.52Al0.48As層15の中にはSiによってδドープされた電子供給層(δドープ層)14が配置されている。なお、δドープ層14は電子蓄積層13の下層に形成してもよい。さらに、i−In0.52Al0.48As層15の上には、例えば波長が1.55μmの赤外光に対する光吸収層となるi−In0.53Ga0.47As層16が積層されている。この光吸収用半導体層16の上には、i−In0.52Al0.48As層17が積層されている。
【0018】
このように、本実施形態では、i−In0.52Al0.48As層15とi−In0.52Al0.48As層17によりゲートコンタクト層を構成しており、ゲートコンタクト層15,17の内部に、所定の光を吸収する光吸収用半導体層16を配置している。
【0019】
i−In0.52Al0.48As層17上には、n型のIn0.53Ga0.47Asからなるキャップ層18が積層されている。キャップ層18の上面にはソース電極20およびドレイン電極22がオーム特性を示すように形成されている。また、ゲート電極19はショットキー接合をするようにキャップ層18をエッチングによって削り、In0.52Al0.48Asゲートコンタクト層17と接触させている。このゲート電極19への印加電圧によって電子蓄積層13中の電子数を制御することができる。
【0020】
なお、電極部以外は窒化シリコンや酸化シリコンなどの絶縁膜21によって被覆されている。
図15に示したInP系のへテロ接合フォトトランジスタに対し、図1のへテロ接合型フォトトランジスタ(受光素子としての光応答型トランジスタ)は、電子供給層14と電子蓄積層13が分離しており、電子蓄積層13での不純物によるキャリアの散乱が少なく、光に対する高速動作が可能である。
【0021】
ここで、本例では、光応答型トランジスタのゲートコンタクト層15,17間に所定の光を吸収するような、例えば、光通信で用いられる1.55μmの赤外光を吸収させる場合には、In0.53Ga0.47As光吸収用半導体層16を挿入して、高速フォトトランジスタとしている。
【0022】
本発明第1の実施形態である光応答型トランジスタの伝導帯および価電子帯のバンドダイヤグラムを図2に示す。
この光応答型トランジスタにゲート表面側から波長1.55μmの赤外光を入射すると、そのフォトンエネルギーがおよそ0.8eVであるため、積層した半導体の中で、禁制帯幅が0.8eV以下であるn型のIn0.53Ga0.47As光吸収用半導体層16およびi−In0.80Ga0.20As電子蓄積層13で吸収されるようとする。ここで、i−In0.80Ga0.20As電子蓄積層13において光が吸収されると、電子蓄積層13に、電子と共に移動度の遅いホールが生成され、高速動作性が低下する。そのため、本例では、電子蓄積層13で光がほとんど吸収されないように、n型のIn0.53Ga0.47As光吸収用半導体層16の厚さが入射光の強度に応じて調整されている。
【0023】
光吸収用半導体層16において光が吸収されると、光吸収用半導体層16において電子とホールが生成される。生成した電子とホールは直ちにショットキー接合による伝導帯および価電子帯のエネルギーバンドの傾き、及び、ゲート印加電圧によって、電子は光吸収用半導体層16での電子蓄積層13側に、ホールは光吸収用半導体層16でのゲート電極19側に移動する。しかし、電子とホールの双方とも光吸収用半導体層16とゲートコンタクト層17の間のバンド不連続および光吸収用半導体層16とゲートコンタクト層15の間のバンド不連続によって、それぞれ電子蓄積層13、ゲート電極19に達することができず、光吸収用半導体層16でのゲート電極19側、電子蓄積層13側に局在する。
【0024】
すると、電子とホールはそれらの領域に、電子は負の空間電荷を、また、ホールは正の空間電荷を形成する。そのために、図2で破線で示すように、伝導帯および価電子帯の傾斜が緩和する方向に変化する。
【0025】
これによって、ゲート電極19の直下の空乏層容量は大きくなり、電子蓄積層13の電子の数が増加する。つまり、ゲート電極19に正電圧を印加した際と同様な効果を生み、ドレイン・ソース間の電流が増加する。つまり、電子蓄積層13の電子の数を制御することができ、例えば、強度変調された赤外光信号を照射した際には、電流振動が生じ、外部に電波を取り出すことができる。
【0026】
この場合、電子蓄積層13における電子移動度が同領域の電子の有効質量を反映して極めて高いために、高速動作が可能となる。つまり、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラ型フォトトランジスタに比べ、大きい感度が期待できる。
【0027】
このように、本実施の形態は下記の特徴を有する。
(イ)高電子移動度トランジスタを光応答型トランジスタとし、かつ、ゲートコンタクト層15,17の内部に、所定の光を吸収する光吸収用半導体層16を配置した。よって、電子蓄積層13での不純物によるキャリアの散乱が少なく、ゲートコンタクト層15,17に所定の光を吸収するような光吸収用半導体層16を挿入することにより、電子とホールを光吸収用半導体層16のゲート電極19側と電子蓄積層13側に局在させ、正負の空間電荷を形成し、電子蓄積層13の電子の数を制御することができ、強度変調された光信号を電流振動として外部に電波を取り出すことができる。さらに、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラフォトトランジスタに比べ、大きい感度が得られる。このようにして、光に対して高速動作させるとともに感度性能を向上させることができる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0028】
図3には、本実施の形態による光応答型トランジスタ(高電子移動度フォトトランジスタ)の断面図を示す。図1と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【0029】
本実施形態においては、図1のi−In0.53Ga0.47As光吸収用半導体層16の代わりに、光吸収用半導体層25を用いている。この光吸収用半導体層25は、図4に示すように、ゲート電極19側ほど禁制帯幅Egが広くなっている。具体的には、光吸収用半導体層25は、図5に示すように、In1-x Gax As(x<0.7)で形成され、ゲート電極19側ほどx値が大きくなっている。
【0030】
詳しくは、光吸収用半導体層であるIn1-x Gax As層の組成xを表面のゲート電極19側に向かうに従って、x=0.20から0.70まで変化させている。つまり、In1-x Gax As層25の組成xを表面側に向かうに従って、x=0.20から0.70まで変化させ、伝導帯のバンド傾斜を大きくしている。
【0031】
電子蓄積層13の移動度は前述のように移動度が極めて高いため、入射する変調光に対する応答性を左右するのはゲートコンタクト層15,17に誘起される空間電荷が形成される速さである。本発明第2の実施形態では、伝導帯のバンド傾斜を大きくすることによって、i−In0.52Al0.48As層15の上層に生じさせる負の空間電荷が形成する時間を短縮することができる。
【0032】
このように、本実施の形態は下記の特徴を有する。
(イ)光吸収用半導体層25をIn1-x Gax As(x<0.7)で形成し、ゲート電極19側ほどx値を大きくすることにより、ゲート電極19側ほど禁制帯幅Egが広くなっているので、応答性を向上することができる。
(第3の実施の形態)
次に、第3の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0033】
図6には、本実施の形態による光応答型トランジスタ(高電子移動度フォトトランジスタ)の断面図を示す。図1と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【0034】
本実施形態においては、図1の光吸収用半導体層16の代わりに、多重量子井戸構造の光吸収用多層膜31を用いている。つまり、ゲートコンタクト層15,17の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜31を配置している。
【0035】
詳しくは、光吸収用多層膜31は、ゲートコンタクト層をなすi−In0.52Al0.48As層15,17の中において、図7に示すように、i−In0.53Ga0.47As層31a,31b,31c,31dとi−In0.52Al0.48As層31e,31f,31gを交互に積層することにより多重量井戸構造(MQW)としたものである。
【0036】
ところで、高速強度変調された光に応じて、高周波信号を出力するためには、i−In0.52Al0.48Asゲートコンタクト層17の下層およびi−In0.52Al0.48Asゲートコンタクト層15の上層側に引き寄せられている電子やホールによる空間電荷が高速で誘起され、消滅しなければならない。そのためには、電子とホールの再結合速度をある程度速くしなければならない。ここで、本実施の形態では、光吸収用多層膜31をMQW構造にすることで、電子とホールの再結合速度を向上している。
【0037】
図7で示すように、光吸収用多層膜31で生成した電子とホールは伝導帯や価電子帯の傾きにより、それぞれ空間的に反対側に引き寄せられる。しかし、光吸収用多層膜31がMQW構造となっているため、電子とホールの再結合速度が速く、高速に強度変調された光を照射した際に、それに追従した出力信号が得られる。
【0038】
このように、本実施の形態は下記の特徴を有する。
(イ)ゲートコンタクト層15,17の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜31を配置したので、第1の実施の形態と同様な作用・効果により、光に対して高速動作させるとともに感度性能を向上させることができる。
【0039】
なお、本実施形態においても、第2の実施の形態で説明したように、光吸収用多層膜31(i−In0.53Ga0.47As層31a〜31dおよびi−In0.52Al0.48As層31e〜31g)は、ゲート電極側の光吸収層31a〜31dほど禁制帯幅Egが広くなっており、具体的には、In0.52Al0.48As/In1-x Gax As(x<0.7)で形成され、ゲート電極19側の層ほどx値が大きくなっているものとすることができる。
(第4の実施の形態)
次に、第4の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0040】
図8には、本実施の形態による光応答型トランジスタ(高電子移動度フォトトランジスタ)の断面図を示す。図1と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【0041】
本実施形態においては、図1の光吸収用半導体層16におけるゲート電極19側界面部と基板11側界面部に、ゲートコンタクト層15,17および光吸収用半導体層16より禁制帯幅Egが広いバリア層41,42を配置している(図9参照)。
【0042】
詳しくは、i−In0.52Al0.48Asゲートコンタクト層15の上にはAlAsバリア層41が積層されている。AlAsはi−In0.53Ga0.47Asと比較すると禁制帯幅Egが大きい。バリア層41の上には、i−In0.53Ga0.47As光吸収用半導体層16が積層されている。さらに、光吸収用半導体層16の上にはAlAsバリア層42が積層されている。バリア層42上にi−In0.52Al0.48Asゲートコンタクト層17が積層されている。
【0043】
図9に示すように、AlAsバリア層41,42により、電子およびホールがそれぞれ電子蓄積層13、ゲート電極19に熱拡散やトンネル現象によって流れ込まないようなポテンシャルバリアを形成している。そのため、電子、ホールによる空間電荷が大きくなり、電子蓄積層13中の電流に対する変調感度が高い。さらに、i- In0.52Al0.48Asゲートコンタクト層15,17中を走行するキャリアが少なくなり、トランジスタの耐圧が向上するというメリットが得られる。
【0044】
なお、バリア層41,42はいずれか一方のみ設けてもよい。
このように、本実施の形態は下記の特徴を有する。
(イ)光吸収用半導体層16におけるゲート電極19側界面部と基板11側界面部の少なくともいずれか一方に、ゲートコンタクト層15,17および光吸収用半導体層16より禁制帯幅が広いバリア層41,42を配置したので、変調感度を高くすることができる。
【0045】
なお、バリア層41,42は、In1-x Alx As(x>0.48)よりなるものとしてもよい。
また、この構成を第3の実施の形態において適用してもよい。つまり、図6,7の光吸収用多層膜31におけるゲート電極19側界面部と基板11側界面部の少なくともいずれか一方に、ゲートコンタクト層15,17および光吸収用多層膜31より禁制帯幅が広いバリア層を配置してもよい。
(第5の実施の形態)
次に、第5の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0046】
図10は、本実施の形態による光応答型トランジスタ(高電子移動度フォトトランジスタ)の断面図を示している。図1と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【0047】
本実施形態においては、図1の電子蓄積層13よりも上で、かつ、光吸収用半導体層16よりも下に、反射層51を設けている。
詳しくは、電子蓄積層13上にInAs/AlAsヘテロ接合の超格子層51が積層されている。つまり、反射層51は多層膜であって、InAs/AlAsヘテロ接合を有し、かつ超格子である。その上にはIn0.52Al0.48Asゲートコンタクト層15、さらには、i−In0.53Ga0.47As光吸収用半導体層16が積層されている。
【0048】
そして、例えばフォトンエネルギーが0.8eVである波長1.55μmの赤外光を表面から照射した際に、電子蓄積層13では、禁制帯幅がそれより小さいために光を吸収する。しかし、電子蓄積層13において光吸収が起こると、電子とともに移動度が小さいホールが生成してしまい、高速性が低下してしまう。ここで、本実施の形態では、電子蓄積層13の上層に配置したInAs/AlAsヘテロ接合である多層膜(超格子)層51によってゲート表面から入射した光が反射され、電子蓄積層13で吸収されないようになる。つまり、InAsとAlAsの屈折率の違いにより、ゲート表面から入射した光が多層膜(超格子)層51で反射し、光吸収用半導体層16以外での光吸収を抑制している。
【0049】
このように、本実施の形態は下記の特徴を有する。
(イ)電子蓄積層13よりも上で、かつ、光吸収用半導体層16よりも下に、反射層51を設けたので、ホールを生成しにくくできる。
【0050】
なお、この構成を第3の実施の形態において適用してもよい。つまり、図6の電子蓄積層13よりも上で、かつ、光吸収用多層膜31よりも下に、反射層を設けてもよい。
(第6の実施の形態)
次に、第6の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0051】
図11は、本実施の形態による光応答型トランジスタ(高電子移動度フォトトランジスタ)を示す断面図を示している。図1と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【0052】
図11,12に示すように、i−In0.52Al0.48Asバッファ層12の内部にSiによってδドープされた不純物ドープ層61が配置されている。このように、電子蓄積層13の下にδドープされた不純物ドープ層61を配置すると、電子蓄積層13に電子を容易に供給することができるようになる。
【0053】
これは、他の実施の形態(例えば、第3の実施の形態)でも適用できる。
(第7の実施の形態)
次に、第7の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0054】
図13には、本実施の形態による光応答型トランジスタ(高電子移動度フォトトランジスタ)の断面図を示す。図1と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【0055】
本実施形態においては、ゲート電極19とソース電極20の間、および、ゲート電極19とドレイン電極22の間において深い溝71を形成することにより光吸収用半導体層16を電気的に遮断している。
【0056】
詳しくは、ゲート電極19とソース電極20、およびゲート電極19とドレイン電極22の間の半導体層16,17,18はエッチングによって削られ、i−In0.53Ga0.47As光吸収用半導体層16で発生した電子がドレイン・ソース間、ゲート・ソース間等に流れて、その領域がサブチャネルとならないようにしている。
【0057】
なお、この構成を第3の実施の形態において適用してもよい。つまり、図6のゲート電極19とソース電極20の間、および、ゲート電極19とドレイン電極22の間において光吸収用多層膜31を電気的に遮断してもよい。
(第8の実施の形態)
次に、第8の実施の形態を、第1〜7の実施の形態との相違点を中心に説明する。
【0058】
図14は、本実施の形態における半導体受光回路を示している。第1〜7の実施の形態で説明してきた光応答型トランジスタ(高電子移動度フォトトランジスタ)80に対し、ゲート電極に例えばコプレナー型高周波伝送線路81が接続されている。また、ドレイン電極には、コプレナー型高周波伝送線路82およびスタブ83から構成される出力整合回路84が接続されている。さらに、スタブ83および伝送線路81にはコンデンサ85,86が高周波信号の接地用として接続されている。これらの各素子80,81,82,83,85,86は同一基板の上に形成されている。
【0059】
なお、各素子80,81,82,83,85,86を各チップに形成し、ハイブリッドタイプとしてもよい。
このように、ゲート側に伝送線路81を接続すると、出力ポートから取り出される電波信号の感度を高くすることができる。また、例えば入射する光の強度変調を行った場合、ドレイン側に出力整合回路84を接続することによって所望の周波数信号を感度よく取り出すことができる。
【0060】
また、図15においては、ベース電極107およびコレクタ電極106を形成するために半導体膜を複雑な形にしなければならず、他のデバイスとの集積化が困難という問題があった。これに対し、本実施形態では、フォトトランジスタの他のデバイスへの整合性を確保することができる。つまり、従来のフォトトランジスタのようにp型不純物領域を形成する必要がなく、他のデバイスとの整合性がよく、集積化し易いというメリットも有している。
【0061】
このように、本実施の形態は下記の特徴を有する。
(イ)ゲート電極に受光回路形成用高周波伝送線路81を接続し、ドレイン電極側に、受光回路形成用のスタブ83および高周波伝送線路82からなる整合回路84を接続した。よって、例えば強度変調された光を照射した場合に、所望の周波数を有する信号だけを感度よく取り出すことができる。
【図面の簡単な説明】
【図1】 第1の実施の形態における光応答型トランジスタを示す概略断面図。
【図2】 第1の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図3】 第2の実施の形態における光応答型トランジスタを示す概略断面図。
【図4】 第2の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図5】 膜の組成分布を説明するための図。
【図6】 第3の実施の形態における光応答型トランジスタを示す概略断面図。
【図7】 第3の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図8】 第4の実施の形態における光応答型トランジスタを示す概略断面図。
【図9】 第4の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図10】 第5の実施の形態における光応答型トランジスタを示す概略断面図。
【図11】 第6の実施の形態における光応答型トランジスタを示す概略断面図。
【図12】 第6の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図13】 第7の実施の形態における光応答型トランジスタを示す概略断面図。
【図14】 第8の実施の形態における光応答型トランジスタを示す概略断面図。
【図15】 従来技術を説明するための図。
【符号の説明】
11…半絶縁性InP基板、13…i−In0.80Ga0.20As電子蓄積層、14…電子供給層(δドープ層)、15…i−In0.52Al0.48Asゲートコンタクト層、16…光吸収用半導体層、17…In0.53Ga0.47Asゲートコンタクト層、19…ゲート電極、25…光吸収用半導体層、31…光吸収用多層膜、41,42…バリア層、51…反射層、61…不純物ドープ層、81,82…コプレナー型高周波伝送線路、83…スタブ、84…出力整合回路。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photoresponsive transistor for converting an optical signal into an electric signal.
[0002]
[Prior art]
InP-based heterojunction phototransistors have been proposed as semiconductor light-receiving active elements that convert optical signals into electrical signals (Japanese Patent Laid-Open Nos. HEI 5-275730, H5-1304165, and H5-15). No. 95130). An example of this structure is shown in FIG. In FIG. 15, an n-type InP or n-type InGaAs layer 102, an n-type InGaAs layer 103, a p-type InGaAs layer 104, and an n-type InP or InGaAs layer 105 are sequentially stacked on an InP substrate 101. . The n-type InGaAs layer 103 serves as a collector portion of the transistor, and a collector electrode 106 is disposed on a part of the upper surface of the InGaAs layer 103. The p-type InGaAs layer 104 serves as a base portion of the transistor, and a base electrode 107 is disposed on a part of the upper surface of the InGaAs layer 104. Further, the n-type InP or InGaAs layer 105 serves as the emitter of the transistor, and an emitter electrode 108 is disposed on the upper surface of the InP or InGaAs layer 105. Each electrode 106, 107, 108 is in ohmic contact.
[0003]
[Problems to be solved by the invention]
However, in such a bipolar phototransistor, since p-type and n-type regions are formed, electron impurity scattering is large in the layer where electrons travel, and carrier mobility determined by physical properties of the bulk crystal is extremely high. Will become smaller. That is, there is a problem that high-speed operation is limited. Furthermore, since electrons and holes generated by light absorption are taken out as photocurrents, the sensitivity is low.
[0004]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a photoresponsive transistor capable of operating at high speed with respect to light with a new configuration and improving sensitivity performance.
[0005]
[Means for Solving the Problems]
According to the first aspect of the present invention, an electron storage layer and an electron supply layer made of a semiconductor having high electron mobility are disposed on a substrate, and a gate electrode that is in Schottky junction with the gate contact layer is disposed. A photoresponsive transistor that controls the number of electrons in the electron storage layer by a voltage applied to the semiconductor device, wherein a light absorbing semiconductor layer that absorbs predetermined light is disposed inside the gate contact layer. . According to a fourth aspect of the present invention, an electron storage layer and an electron supply layer made of a semiconductor having a high electron mobility are disposed, and a gate electrode that is in a Schottky junction is disposed on the gate contact layer. A photoresponsive transistor that controls the number of electrons in the electron storage layer by voltage, and a multi-quantum well structure for absorbing light is disposed inside the gate contact layer. It is characterized by.
[0006]
The heterojunction phototransistor according to claim 1 or 4 uses a high electron mobility transistor in which an electron supply layer and an electron storage layer are separated as a light receiving element, and carriers due to impurities in the electron storage layer. There is little scattering. In general, in a high electron mobility transistor, a depletion layer capacitance generated by a Schottky junction with a gate metal is controlled by a voltage applied to a gate electrode, and a radio signal is taken out as a change in drain current. When a radio wave signal having a certain frequency is incident on the electrode, the depletion layer capacitance immediately below the gate changes according to the cycle. Then, the change in the depletion layer can be extracted outside as the oscillation of the drain current.
[0007]
That is, if the voltage applied to the gate electrode can be modulated by light irradiation, a phototransistor effect for extracting radio waves to the outside can be generated.
[0008]
For this purpose, a high-speed phototransistor can be realized by inserting a light absorption layer that absorbs predetermined light into the gate contact layer of the photoresponsive transistor.
When light is incident on the transistor in which the light absorption layer is inserted, for example, as shown in FIG. 2, the light absorption semiconductor layer or the light absorption multilayer film absorbs the light and generates electrons and holes in the same region. The generated electrons and holes are immediately moved to the electron storage layer side and the holes are moved to the gate electrode side by the inclination of the energy band due to the Schottky junction and the gate applied voltage. However, both electrons and holes cannot reach the electron storage layer and the gate electrode due to the well-type potential of the gate contact layer and the light absorption semiconductor layer or the light absorption multilayer film, respectively. It is localized on the gate electrode side and the electron storage layer side of the absorbing multilayer film. Then, electrons and holes form negative space charges in those regions, and holes form positive space charges, and produce the same effect as when a positive voltage is applied to the gate electrode. That is, the number of electrons in the electron storage layer can be controlled. For example, when an intensity-modulated optical signal is irradiated, current oscillation occurs and radio waves can be extracted outside.
[0009]
In addition, since a photocurrent having a low sensitivity is not directly taken out to the outside but the Schottky level of the gate can be adjusted by the light intensity, a higher sensitivity can be expected as compared with a conventional bipolar phototransistor.
[0010]
In addition, since electron conduction with high mobility is used, the response to high-speed light modulation is high.
Here, as described in claim 2, in the photoresponsive transistor according to claim 1, the light absorption semiconductor layer has a forbidden band wider toward the gate electrode side. As described above, the light absorbing semiconductor layer is made of In. 1-x Ga x It is practically preferable that the gate electrode is formed of As (x <0.7) and the x value increases toward the gate electrode side.
[0011]
Further, as described in claim 5, in the photoresponsive transistor according to claim 4, the multilayer film for light absorption has a wider forbidden band as the light absorption layer on the gate electrode side, As described in claim 6, the light absorbing multilayer film is made of In. 0.52 Al 0.48 As / In 1-x Ga x It is practically preferable that the x value be larger as the gate electrode layer is formed of As (x <0.7).
[0012]
The gate contact layer and the light absorbing layer may be formed on at least one of the gate electrode side interface and the substrate side interface in the light absorbing semiconductor layer or the light absorbing multilayer film. It is practically preferable to dispose a barrier layer having a wider forbidden band than the semiconductor layer or the multilayer film for light absorption because carrier diffusion can be prevented.
[0013]
The barrier layer according to claim 9, wherein the barrier layer is In. 1-x Al x It may be made of As (x> 0.48).
A reflection layer may be provided above the electron storage layer and below the light absorption semiconductor layer or the light absorption multilayer film according to claim 10 or 11, and According to a twelfth aspect of the invention, the reflective layer may be formed of a multilayer film, or, as in the thirteenth aspect, the multilayer film may have an InAs / AlAs heterojunction. Alternatively, as described in claim 14, the reflective layer may be a superlattice.
[0014]
In addition, as described in claim 15, an impurity doped layer can be disposed under the electron storage layer.
Further, as in the sixteenth and seventeenth aspects, the light absorbing semiconductor layer or the light absorbing multilayer film can be electrically cut off between the gate electrode and the source electrode and between the gate electrode and the drain electrode. . At this time, as in claim 18, it can be electrically cut off by the groove.
[0015]
According to a nineteenth aspect of the present invention, a high frequency transmission line for forming a light receiving circuit may be connected to the gate electrode, and a matching circuit including a stub for forming the light receiving circuit and a high frequency transmission line may be connected to the drain electrode side. In this way, for example, when irradiating intensity-modulated light, only a signal having a desired frequency can be extracted with high sensitivity.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
[0017]
FIG. 1 shows a cross-sectional view of the photoresponsive transistor in this embodiment.
On the semi-insulating InP substrate 11, i-In 0.52 Al 0.48 I-In made of a semiconductor having an As buffer layer 12 stacked thereon and a high electron mobility. 0.80 Ga 0.20 An As electron storage layer 13 is stacked. The electron storage layer 13 is made of In. 0.53 Ga 0.47 As may be used. On the electron storage layer 13, i-In 0.52 Al 0.48 An As layer 15 is laminated. However, i-In 0.52 Al 0.48 An electron supply layer (δ-doped layer) 14 that is δ-doped with Si is disposed in the As layer 15. The δ-doped layer 14 may be formed below the electron storage layer 13. In addition, i-In 0.52 Al 0.48 On the As layer 15, for example, i-In serving as a light absorption layer for infrared light having a wavelength of 1.55 μm. 0.53 Ga 0.47 An As layer 16 is laminated. On this light absorbing semiconductor layer 16, i-In 0.52 Al 0.48 An As layer 17 is laminated.
[0018]
Thus, in this embodiment, i-In 0.52 Al 0.48 As layer 15 and i-In 0.52 Al 0.48 A gate contact layer is configured by the As layer 17, and a light absorbing semiconductor layer 16 that absorbs predetermined light is disposed inside the gate contact layers 15 and 17.
[0019]
i-In 0.52 Al 0.48 On the As layer 17 is n-type In. 0.53 Ga 0.47 A cap layer 18 made of As is laminated. A source electrode 20 and a drain electrode 22 are formed on the upper surface of the cap layer 18 so as to exhibit ohmic characteristics. The gate electrode 19 is etched by etching the cap layer 18 so as to form a Schottky junction. 0.52 Al 0.48 It is in contact with the As gate contact layer 17. The number of electrons in the electron storage layer 13 can be controlled by the voltage applied to the gate electrode 19.
[0020]
The portions other than the electrode portions are covered with an insulating film 21 such as silicon nitride or silicon oxide.
In contrast to the InP-based heterojunction phototransistor shown in FIG. 15, the heterojunction phototransistor (photoresponsive transistor as a light receiving element) in FIG. 1 has an electron supply layer 14 and an electron storage layer 13 separated from each other. In addition, carrier scattering due to impurities in the electron storage layer 13 is small, and high-speed operation with respect to light is possible.
[0021]
Here, in this example, when absorbing a predetermined light between the gate contact layers 15 and 17 of the photoresponsive transistor, for example, when absorbing an infrared light of 1.55 μm used in optical communication, In 0.53 Ga 0.47 An As light absorbing semiconductor layer 16 is inserted to form a high-speed phototransistor.
[0022]
FIG. 2 shows a band diagram of the conduction band and the valence band of the photoresponsive transistor according to the first embodiment of the present invention.
When infrared light having a wavelength of 1.55 μm is incident on the photoresponsive transistor from the gate surface side, the photon energy is about 0.8 eV. Therefore, in the stacked semiconductors, the forbidden band width is 0.8 eV or less. An n-type In 0.53 Ga 0.47 As light absorbing semiconductor layer 16 and i-In 0.80 Ga 0.20 It is intended to be absorbed by the As electron storage layer 13. Where i-In 0.80 Ga 0.20 When light is absorbed in the As electron storage layer 13, holes with low mobility are generated in the electron storage layer 13 together with electrons, and high-speed operability decreases. Therefore, in this example, n-type In is used so that light is hardly absorbed by the electron storage layer 13. 0.53 Ga 0.47 The thickness of the As light absorbing semiconductor layer 16 is adjusted according to the intensity of incident light.
[0023]
When light is absorbed in the light absorption semiconductor layer 16, electrons and holes are generated in the light absorption semiconductor layer 16. The generated electrons and holes are immediately transferred to the electron storage layer 13 side of the light absorption semiconductor layer 16 by the inclination of the energy bands of the conduction band and the valence band due to the Schottky junction and the gate applied voltage, and the holes are light The semiconductor layer 16 for absorption moves to the gate electrode 19 side. However, both electrons and holes are caused by the band discontinuity between the light absorbing semiconductor layer 16 and the gate contact layer 17 and the band discontinuity between the light absorbing semiconductor layer 16 and the gate contact layer 15, respectively. Cannot reach the gate electrode 19 and is localized on the gate electrode 19 side and the electron storage layer 13 side in the light absorption semiconductor layer 16.
[0024]
Then, electrons and holes form negative space charges in these regions, electrons form negative space charges, and holes form positive space charges. Therefore, as shown by a broken line in FIG. 2, the inclination of the conduction band and the valence band changes in a direction of relaxation.
[0025]
As a result, the depletion layer capacitance immediately below the gate electrode 19 increases, and the number of electrons in the electron storage layer 13 increases. That is, the same effect as when a positive voltage is applied to the gate electrode 19 is produced, and the drain-source current increases. That is, the number of electrons in the electron accumulation layer 13 can be controlled. For example, when an intensity-modulated infrared light signal is irradiated, current oscillation occurs, and radio waves can be extracted outside.
[0026]
In this case, since the electron mobility in the electron accumulation layer 13 is extremely high reflecting the effective mass of electrons in the same region, high-speed operation is possible. In other words, a photocurrent having a low sensitivity is not directly taken out to the outside, but the Schottky level of the gate can be adjusted by the light intensity, so that a higher sensitivity can be expected as compared with a conventional bipolar phototransistor.
[0027]
Thus, the present embodiment has the following features.
(A) The high electron mobility transistor is a photoresponsive transistor, and the light absorption semiconductor layer 16 that absorbs predetermined light is disposed inside the gate contact layers 15 and 17. Therefore, the scattering of carriers due to impurities in the electron storage layer 13 is small, and by inserting the light absorbing semiconductor layer 16 that absorbs predetermined light into the gate contact layers 15 and 17, the electrons and holes are absorbed. The semiconductor layer 16 is localized on the gate electrode 19 side and the electron storage layer 13 side to form positive and negative space charges, the number of electrons in the electron storage layer 13 can be controlled, and the intensity-modulated optical signal is converted into a current. Radio waves can be extracted outside as vibrations. Further, since the photocurrent having a low sensitivity is not directly taken out to the outside but the Schottky level of the gate can be adjusted by the light intensity, a higher sensitivity can be obtained as compared with the conventional bipolar phototransistor. In this way, it is possible to operate at high speed with respect to light and improve sensitivity performance.
(Second Embodiment)
Next, the second embodiment will be described focusing on the differences from the first embodiment.
[0028]
FIG. 3 is a cross-sectional view of the photoresponsive transistor (high electron mobility phototransistor) according to this embodiment. Members having the same functions and configurations as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
[0029]
In this embodiment, i-In in FIG. 0.53 Ga 0.47 Instead of the As light absorbing semiconductor layer 16, a light absorbing semiconductor layer 25 is used. As shown in FIG. 4, the light absorbing semiconductor layer 25 has a forbidden band width Eg that is wider toward the gate electrode 19 side. Specifically, as shown in FIG. 1-x Ga x It is formed of As (x <0.7), and the x value increases toward the gate electrode 19 side.
[0030]
Specifically, In, which is a semiconductor layer for light absorption 1-x Ga x The composition x of the As layer is changed from x = 0.20 to 0.70 toward the surface of the gate electrode 19 side. In other words, In 1-x Ga x The composition x of the As layer 25 is changed from x = 0.20 to 0.70 toward the surface side to increase the band slope of the conduction band.
[0031]
Since the mobility of the electron storage layer 13 is extremely high as described above, the responsiveness to the incident modulated light influences the speed at which space charges induced in the gate contact layers 15 and 17 are formed. is there. In the second embodiment of the present invention, by increasing the band slope of the conduction band, i-In 0.52 Al 0.48 The time for forming the negative space charge generated in the upper layer of the As layer 15 can be shortened.
[0032]
Thus, the present embodiment has the following features.
(A) The light absorbing semiconductor layer 25 is In 1-x Ga x By forming As (x <0.7) and increasing the x value toward the gate electrode 19 side, the forbidden band width Eg becomes wider toward the gate electrode 19 side, so that the responsiveness can be improved.
(Third embodiment)
Next, the third embodiment will be described with a focus on differences from the first embodiment.
[0033]
FIG. 6 shows a cross-sectional view of the photoresponsive transistor (high electron mobility phototransistor) according to this embodiment. Members having the same functions and configurations as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
[0034]
In this embodiment, a light absorption multilayer film 31 having a multiple quantum well structure is used instead of the light absorption semiconductor layer 16 of FIG. That is, the multilayer film 31 for light absorption having a multiple quantum well structure for absorbing predetermined light is disposed inside the gate contact layers 15 and 17.
[0035]
Specifically, the multilayer film 31 for light absorption is i-In forming a gate contact layer. 0.52 Al 0.48 In the As layers 15 and 17, as shown in FIG. 0.53 Ga 0.47 As layers 31a, 31b, 31c, 31d and i-In 0.52 Al 0.48 A multi-quantum well structure (MQW) is formed by alternately stacking As layers 31e, 31f, and 31g.
[0036]
By the way, in order to output a high-frequency signal in accordance with light subjected to high-speed intensity modulation, i-In 0.52 Al 0.48 Lower layer of As gate contact layer 17 and i-In 0.52 Al 0.48 Space charges due to electrons and holes attracted to the upper layer side of the As gate contact layer 15 must be induced at high speed and disappear. For this purpose, the recombination speed of electrons and holes must be increased to some extent. Here, in this embodiment, the light absorption multilayer film 31 has an MQW structure, thereby improving the recombination speed of electrons and holes.
[0037]
As shown in FIG. 7, the electrons and holes generated in the light absorption multilayer film 31 are attracted to the opposite sides spatially due to the inclination of the conduction band and the valence band. However, since the multilayer film 31 for light absorption has an MQW structure, the recombination speed of electrons and holes is fast, and an output signal that follows that is obtained when light whose intensity is modulated at high speed is irradiated.
[0038]
Thus, the present embodiment has the following features.
(A) Since the multilayer film 31 for light absorption having a multiple quantum well structure for absorbing predetermined light is arranged inside the gate contact layers 15 and 17, the same action and effect as in the first embodiment are provided. It is possible to operate at high speed with respect to light and to improve sensitivity performance.
[0039]
Also in this embodiment, as described in the second embodiment, the light absorption multilayer film 31 (i-In 0.53 Ga 0.47 As layers 31a to 31d and i-In 0.52 Al 0.48 As layers 31e to 31g), the light absorption layers 31a to 31d on the gate electrode side have wider forbidden band widths Eg. Specifically, In layers 31e to 31g) 0.52 Al 0.48 As / In 1-x Ga x It can be formed of As (x <0.7), and the layer on the side of the gate electrode 19 has a larger x value.
(Fourth embodiment)
Next, the fourth embodiment will be described with a focus on differences from the first embodiment.
[0040]
FIG. 8 is a cross-sectional view of the photoresponsive transistor (high electron mobility phototransistor) according to this embodiment. Members having the same functions and configurations as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
[0041]
In the present embodiment, the forbidden band width Eg is wider than the gate contact layers 15 and 17 and the light absorption semiconductor layer 16 at the gate electrode 19 side interface portion and the substrate 11 side interface portion in the light absorption semiconductor layer 16 of FIG. Barrier layers 41 and 42 are disposed (see FIG. 9).
[0042]
Specifically, i-In 0.52 Al 0.48 An AlAs barrier layer 41 is laminated on the As gate contact layer 15. AlAs is i-In 0.53 Ga 0.47 The forbidden bandwidth Eg is larger than As. On the barrier layer 41, i-In 0.53 Ga 0.47 An As light absorbing semiconductor layer 16 is stacked. Further, an AlAs barrier layer 42 is laminated on the light absorbing semiconductor layer 16. I-In on the barrier layer 42 0.52 Al 0.48 An As gate contact layer 17 is stacked.
[0043]
As shown in FIG. 9, the AlAs barrier layers 41 and 42 form a potential barrier that prevents electrons and holes from flowing into the electron storage layer 13 and the gate electrode 19 due to thermal diffusion and tunneling, respectively. Therefore, the space charge due to electrons and holes is increased, and the modulation sensitivity to the current in the electron storage layer 13 is high. I - In 0.52 Al 0.48 The number of carriers traveling in the As gate contact layers 15 and 17 is reduced, and there is an advantage that the breakdown voltage of the transistor is improved.
[0044]
Note that only one of the barrier layers 41 and 42 may be provided.
Thus, the present embodiment has the following features.
(A) A barrier layer having a wider forbidden band than the gate contact layers 15 and 17 and the light absorbing semiconductor layer 16 on at least one of the gate electrode 19 side interface and the substrate 11 side interface in the light absorbing semiconductor layer 16 Since 41 and 42 are disposed, the modulation sensitivity can be increased.
[0045]
The barrier layers 41 and 42 are made of In 1-x Al x It may be made of As (x> 0.48).
Further, this configuration may be applied in the third embodiment. That is, the forbidden band width at least one of the gate electrode 19 side interface portion and the substrate 11 side interface portion in the light absorption multilayer film 31 of FIGS. 6 and 7 is larger than that of the gate contact layers 15 and 17 and the light absorption multilayer film 31. A wide barrier layer may be disposed.
(Fifth embodiment)
Next, the fifth embodiment will be described focusing on the differences from the first embodiment.
[0046]
FIG. 10 is a cross-sectional view of the photoresponsive transistor (high electron mobility phototransistor) according to this embodiment. Members having the same functions and configurations as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
[0047]
In the present embodiment, the reflective layer 51 is provided above the electron storage layer 13 of FIG. 1 and below the light absorption semiconductor layer 16.
Specifically, an InAs / AlAs heterojunction superlattice layer 51 is laminated on the electron storage layer 13. That is, the reflective layer 51 is a multilayer film, has an InAs / AlAs heterojunction, and is a superlattice. On top of that is In 0.52 Al 0.48 As gate contact layer 15, i-In 0.53 Ga 0.47 An As light absorbing semiconductor layer 16 is stacked.
[0048]
For example, when infrared light having a wavelength of 1.55 μm with a photon energy of 0.8 eV is irradiated from the surface, the electron storage layer 13 absorbs light because the band gap is smaller than that. However, when light absorption occurs in the electron storage layer 13, holes with low mobility are generated together with electrons, and the high speed performance is reduced. Here, in the present embodiment, the light incident from the gate surface is reflected by the multilayer film (superlattice) layer 51 that is an InAs / AlAs heterojunction disposed above the electron storage layer 13 and is absorbed by the electron storage layer 13. Will not be. That is, due to the difference in refractive index between InAs and AlAs, light incident from the gate surface is reflected by the multilayer film (superlattice) layer 51, and light absorption other than the light absorption semiconductor layer 16 is suppressed.
[0049]
Thus, the present embodiment has the following features.
(A) Since the reflective layer 51 is provided above the electron storage layer 13 and below the light absorption semiconductor layer 16, it is difficult to generate holes.
[0050]
This configuration may be applied in the third embodiment. That is, a reflective layer may be provided above the electron storage layer 13 of FIG. 6 and below the light absorption multilayer film 31.
(Sixth embodiment)
Next, the sixth embodiment will be described with a focus on differences from the first embodiment.
[0051]
FIG. 11 is a cross-sectional view showing a photoresponsive transistor (high electron mobility phototransistor) according to this embodiment. Members having the same functions and configurations as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
[0052]
As shown in FIGS. 11 and 12, i-In 0.52 Al 0.48 An impurity doped layer 61 δ-doped with Si is disposed inside the As buffer layer 12. As described above, by arranging the δ-doped impurity doped layer 61 under the electron storage layer 13, electrons can be easily supplied to the electron storage layer 13.
[0053]
This can also be applied to other embodiments (for example, the third embodiment).
(Seventh embodiment)
Next, the seventh embodiment will be described with a focus on differences from the first embodiment.
[0054]
FIG. 13 is a cross-sectional view of the photoresponsive transistor (high electron mobility phototransistor) according to this embodiment. Members having the same functions and configurations as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
[0055]
In the present embodiment, the light absorption semiconductor layer 16 is electrically cut off by forming deep grooves 71 between the gate electrode 19 and the source electrode 20 and between the gate electrode 19 and the drain electrode 22. .
[0056]
Specifically, the semiconductor layers 16, 17 and 18 between the gate electrode 19 and the source electrode 20 and between the gate electrode 19 and the drain electrode 22 are removed by etching, and i-In 0.53 Ga 0.47 Electrons generated in the As light absorbing semiconductor layer 16 flow between the drain and source, between the gate and source, and the like so that the region does not become a subchannel.
[0057]
This configuration may be applied in the third embodiment. That is, the light absorption multilayer film 31 may be electrically cut off between the gate electrode 19 and the source electrode 20 and between the gate electrode 19 and the drain electrode 22 in FIG.
(Eighth embodiment)
Next, an eighth embodiment will be described focusing on differences from the first to seventh embodiments.
[0058]
FIG. 14 shows a semiconductor light receiving circuit in the present embodiment. For example, a coplanar type high-frequency transmission line 81 is connected to the gate electrode of the photoresponsive transistor (high electron mobility phototransistor) 80 described in the first to seventh embodiments. Further, an output matching circuit 84 composed of a coplanar type high frequency transmission line 82 and a stub 83 is connected to the drain electrode. Furthermore, capacitors 85 and 86 are connected to the stub 83 and the transmission line 81 for grounding high-frequency signals. Each of these elements 80, 81, 82, 83, 85, 86 is formed on the same substrate.
[0059]
Each element 80, 81, 82, 83, 85, 86 may be formed on each chip to be a hybrid type.
Thus, if the transmission line 81 is connected to the gate side, the sensitivity of the radio signal taken out from the output port can be increased. For example, when intensity modulation of incident light is performed, a desired frequency signal can be extracted with high sensitivity by connecting the output matching circuit 84 to the drain side.
[0060]
Further, in FIG. 15, the semiconductor film has to be complicated to form the base electrode 107 and the collector electrode 106, and there is a problem that integration with other devices is difficult. On the other hand, in the present embodiment, the consistency of the phototransistor with other devices can be ensured. That is, it is not necessary to form a p-type impurity region as in the conventional phototransistor, and there is an advantage that the compatibility with other devices is good and the integration is easy.
[0061]
Thus, the present embodiment has the following features.
(A) A high-frequency transmission line 81 for forming a light receiving circuit is connected to the gate electrode, and a matching circuit 84 including a stub 83 for forming the light receiving circuit and a high-frequency transmission line 82 is connected to the drain electrode side. Therefore, for example, when intensity-modulated light is irradiated, only a signal having a desired frequency can be extracted with high sensitivity.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a photoresponsive transistor according to a first embodiment.
FIG. 2 is a band diagram of the photoresponsive transistor according to the first embodiment.
FIG. 3 is a schematic cross-sectional view showing a photoresponsive transistor according to a second embodiment.
FIG. 4 is a band diagram of a photoresponsive transistor according to a second embodiment.
FIG. 5 is a diagram for explaining a composition distribution of a film.
FIG. 6 is a schematic cross-sectional view showing a photoresponsive transistor according to a third embodiment.
FIG. 7 is a band diagram of a photoresponsive transistor according to a third embodiment.
FIG. 8 is a schematic cross-sectional view showing a photoresponsive transistor according to a fourth embodiment.
FIG. 9 is a band diagram of a photoresponsive transistor according to a fourth embodiment.
FIG. 10 is a schematic cross-sectional view showing a photoresponsive transistor according to a fifth embodiment.
FIG. 11 is a schematic cross-sectional view showing a photoresponsive transistor according to a sixth embodiment.
FIG. 12 is a band diagram of a photoresponsive transistor according to a sixth embodiment.
FIG. 13 is a schematic cross-sectional view showing a photoresponsive transistor according to a seventh embodiment.
FIG. 14 is a schematic cross-sectional view showing a photoresponsive transistor according to an eighth embodiment.
FIG. 15 is a diagram for explaining a conventional technique.
[Explanation of symbols]
11 ... Semi-insulating InP substrate, 13 ... i-In 0.80 Ga 0.20 As electron storage layer, 14 ... electron supply layer (δ-doped layer), 15 ... i-In 0.52 Al 0.48 As gate contact layer, 16 ... light absorption semiconductor layer, 17 ... In 0.53 Ga 0.47 As gate contact layer, 19 ... gate electrode, 25 ... light absorption semiconductor layer, 31 ... light absorption multilayer film, 41, 42 ... barrier layer, 51 ... reflection layer, 61 ... impurity doped layer, 81, 82 ... coplanar type High-frequency transmission line, 83... Stub, 84.

Claims (19)

基板の上に、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、
前記ゲートコンタクト層の内部に、所定の光を吸収する光吸収用半導体層を配置したことを特徴とする光応答型トランジスタ。
An electron storage layer and an electron supply layer made of a semiconductor having a high electron mobility are disposed on the substrate, and a gate electrode that is in Schottky junction is disposed on the gate contact layer, and the electron storage layer is applied by a voltage applied to the gate electrode. A photoresponsive transistor that controls the number of electrons in the device,
A light-responsive transistor characterized in that a light-absorbing semiconductor layer that absorbs predetermined light is disposed inside the gate contact layer.
前記光吸収用半導体層は、ゲート電極側ほど禁制帯幅が広くなっていることを特徴とする請求項1に記載の光応答型トランジスタ。2. The photoresponsive transistor according to claim 1, wherein the light absorption semiconductor layer has a forbidden band wider toward a gate electrode side. 前記光吸収用半導体層は、In1-x Gax As(x<0.7)で形成され、ゲート電極側ほどx値が大きくなっていることを特徴とする請求項2に記載の光応答型トランジスタ。3. The optical response according to claim 2, wherein the semiconductor layer for light absorption is formed of In 1-x Ga x As (x <0.7), and an x value increases toward the gate electrode side. Type transistor. 基板の上に、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、
前記ゲートコンタクト層の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜を配置したことを特徴とする光応答型トランジスタ。
An electron storage layer and an electron supply layer made of a semiconductor having a high electron mobility are disposed on the substrate, and a gate electrode that is in Schottky junction is disposed on the gate contact layer, and the electron storage layer is applied by a voltage applied to the gate electrode. A photoresponsive transistor that controls the number of electrons in the device,
A photoresponsive transistor characterized in that a multilayer film for light absorption having a multiple quantum well structure for absorbing predetermined light is disposed inside the gate contact layer.
前記光吸収用多層膜は、ゲート電極側の光吸収層ほど禁制帯幅が広くなっていることを特徴とする請求項4に記載の光応答型トランジスタ。The photoresponsive transistor according to claim 4, wherein the light absorption multilayer film has a wider forbidden band as the light absorption layer on the gate electrode side. 前記光吸収用多層膜は、In0.52Al0.48As/In1-x Gax As(x<0.7)で形成され、ゲート電極側の層ほどx値が大きくなっていることを特徴とする請求項5に記載の光応答型トランジスタ。The multilayer film for light absorption is formed of In 0.52 Al 0.48 As / In 1-x Ga x As (x <0.7), and the x value is larger toward the gate electrode side layer. The photoresponsive transistor according to claim 5. 前記光吸収用半導体層におけるゲート電極側界面部と基板側界面部の少なくともいずれか一方に、ゲートコンタクト層および光吸収用半導体層より禁制帯幅が広いバリア層を配置したことを特徴とする請求項1に記載の光応答型トランジスタ。The barrier layer having a wider forbidden band than the gate contact layer and the light absorbing semiconductor layer is disposed on at least one of the gate electrode side interface and the substrate side interface in the light absorbing semiconductor layer. Item 2. The photoresponsive transistor according to Item 1. 前記光吸収用多層膜におけるゲート電極側界面部と基板側界面部の少なくともいずれか一方に、ゲートコンタクト層および光吸収用多層膜より禁制帯幅が広いバリア層を配置したことを特徴とする請求項4に記載の光応答型トランジスタ。The gate contact layer and a barrier layer having a wider forbidden band than that of the light absorption multilayer film are disposed on at least one of the gate electrode side interface and the substrate side interface in the light absorption multilayer film. Item 5. The photoresponsive transistor according to Item 4. 前記バリア層は、In1-x Alx As(x>0.48)よりなることを特徴とする請求項7または8に記載の光応答型トランジスタ。9. The photoresponsive transistor according to claim 7, wherein the barrier layer is made of In 1-x Al x As (x> 0.48). 前記電子蓄積層よりも上で、かつ、前記光吸収用半導体層よりも下に、反射層を設けたことを特徴とする請求項1に記載の光応答型トランジスタ。2. The photoresponsive transistor according to claim 1, wherein a reflective layer is provided above the electron storage layer and below the light absorbing semiconductor layer. 前記電子蓄積層よりも上で、かつ、前記光吸収用多層膜よりも下に、反射層を設けたことを特徴とする請求項4に記載の光応答型トランジスタ。5. The photoresponsive transistor according to claim 4, wherein a reflective layer is provided above the electron storage layer and below the light absorption multilayer film. 前記反射層は、多層膜よりなる請求項10または11に記載の光応答型トランジスタ。The photoresponsive transistor according to claim 10, wherein the reflective layer is formed of a multilayer film. 前記多層膜は、InAs/AlAsのへテロ接合を有するものであることを特徴とする請求項12に記載の光応答型トランジスタ。13. The photoresponsive transistor according to claim 12, wherein the multilayer film has an InAs / AlAs heterojunction. 前記反射層は、超格子である請求項12に記載の光応答型トランジスタ。The photoresponsive transistor according to claim 12, wherein the reflective layer is a superlattice. 電子蓄積層の下に不純物ドープ層を配置したことを特徴とする請求項1〜14のいずれか1項に記載の光応答型トランジスタ。The photoresponsive transistor according to claim 1, wherein an impurity-doped layer is disposed under the electron storage layer. 前記ゲート電極とソース電極の間、および、ゲート電極とドレイン電極の間において前記光吸収用半導体層を電気的に遮断したことを特徴とする請求項1に記載の光応答型トランジスタ。2. The photoresponsive transistor according to claim 1, wherein the light absorption semiconductor layer is electrically cut off between the gate electrode and the source electrode and between the gate electrode and the drain electrode. 前記ゲート電極とソース電極の間、および、ゲート電極とドレイン電極の間において前記光吸収用多層膜を電気的に遮断したことを特徴とする請求項4に記載の光応答型トランジスタ。5. The photoresponsive transistor according to claim 4, wherein the multilayer film for light absorption is electrically cut off between the gate electrode and the source electrode and between the gate electrode and the drain electrode. 溝により電気的に遮断したことを特徴とする請求項16または17に記載の光応答型トランジスタ。18. The photoresponsive transistor according to claim 16, wherein the photoresponsive transistor is electrically cut off by a groove. ゲート電極に受光回路形成用高周波伝送線路が接続され、ドレイン電極側に、受光回路形成用のスタブおよび高周波伝送線路からなる整合回路を接続したことを特徴とする請求項1〜18のいずれか1項に記載の光応答型トランジスタ。19. A high frequency transmission line for forming a light receiving circuit is connected to the gate electrode, and a matching circuit comprising a stub for forming the light receiving circuit and a high frequency transmission line is connected to the drain electrode side. The photoresponsive transistor according to Item.
JP15044699A 1999-05-28 1999-05-28 Photoresponsive transistor Expired - Fee Related JP4172092B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15044699A JP4172092B2 (en) 1999-05-28 1999-05-28 Photoresponsive transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15044699A JP4172092B2 (en) 1999-05-28 1999-05-28 Photoresponsive transistor

Publications (2)

Publication Number Publication Date
JP2000340827A JP2000340827A (en) 2000-12-08
JP4172092B2 true JP4172092B2 (en) 2008-10-29

Family

ID=15497122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15044699A Expired - Fee Related JP4172092B2 (en) 1999-05-28 1999-05-28 Photoresponsive transistor

Country Status (1)

Country Link
JP (1) JP4172092B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2445313B (en) * 2006-02-14 2011-03-23 Nat Inst Of Advanced Ind Scien Photo field effect transistor and integrated photodetector using same

Also Published As

Publication number Publication date
JP2000340827A (en) 2000-12-08

Similar Documents

Publication Publication Date Title
US9276162B2 (en) Semiconductor photodetector and method for manufacturing the same
JP2934294B2 (en) Avalanche photodiode
WO2006046276A1 (en) Avalanche photodiode
JP3477147B2 (en) High power, large bandwidth traveling wave photodetector.
US5185272A (en) Method of producing semiconductor device having light receiving element with capacitance
US20090283664A1 (en) Optically-Triggered Power System and Devices
US6566724B1 (en) Low dark current photodiode
US5107318A (en) Semiconductor device having light receiving diode element with capacitance
US20090026967A1 (en) Optically-triggered multi-stage power system and devices
EP0530942B1 (en) Novel quantum well optoelectric switching device with stimulated emission
JP2002231992A (en) Semiconductor light receiving element
JP4172092B2 (en) Photoresponsive transistor
JP3589390B2 (en) Optoelectronic integrated circuits and heterojunction phototransistors
US5939729A (en) Optical controlled resonant tunneling diode
JP4284781B2 (en) MSM type photodiode
JPS6358382B2 (en)
US9911889B2 (en) Method for fabricating a heterojunction schottky gate bipolar transistor
TWI720124B (en) Optical apparatus
JP3030394B2 (en) Semiconductor light receiving element
JP3286034B2 (en) Semiconductor light receiving element
JPH0529642A (en) Semiconductor photodetector
JP2001111096A (en) Light-response-type high electron mobility transistor and semiconductor photodetector
JP2723069B2 (en) Semiconductor light receiving element
TWI455354B (en) Homogeneous junction type of high speed photodiode
CN114093958A (en) Single-carrier photoelectric detector structure with high-speed and large photosensitive surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees