JP4150530B2

JP4150530B2 - Manufacturing method of structure

Info

Publication number: JP4150530B2
Application number: JP2002088256A
Authority: JP
Inventors: 晋一出尾; 浩大路; 和彦堤; パトリック・ジェイ・フレンチ
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2008-09-17
Anticipated expiration: 2022-03-27
Also published as: JP2003282887A

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコン基板に形成された中空部の上に梁部が設けられた構造体の製造方法に関し、特に、可動な梁部を有する構造体の製造方法に関する。
【０００２】
【従来の技術】
図８は、特開平０５−３０４３０３号公報に記載された、全体が８００で表される加速度センサの製造工程の一断面である。加速度センサ８００は、表面加工法を用いて製造される。
即ち、表面加工法を用いた製造方法では、単結晶シリコン基板８１上に絶縁膜である酸化シリコン膜８２を介して単結晶シリコン層８３を形成する。続いて、単結晶シリコン層８３を薄層化し加工する。更に、単結晶シリコン層８３を支持する酸化シリコン膜８２を部分的に除去することにより、単結晶シリコン層８３の一部が中空に浮いた片持ち梁（梁部）８４となる。片持ち梁８４の膜厚は十分に薄いため、単結晶シリコン基板８１の表面に平行な方向に可動となっている。
【０００３】
また、図９は、特開平０６−２７３４４１号公報に記載された、全体が９００で表される加速度センサであり、図９（ａ）は加速度センサ９００の上面図、図９（ｂ１）〜（ｂ３）は、Ａ−Ａ方向に見た場合の断面の製造工程であり、また、図９（ｃ１）〜（ｃ３）は、Ｂ−Ｂ方向に見た場合の断面の製造工程である。加速度センサ９００は、バルク加工法を用いて製造される。
即ち、バルク加工法を用いた製造方法では、酸化シリコン等の絶縁層９３を介して導体パターン９９が表面に形成されたガラス基板９１と、裏面に溝部９８が形成されたシリコン基板９２を準備する（図９（ｂ１）（ｃ１））。続いて、導体パターン９９の上にシリコン基板９２を固定する（図９（ｂ２）（ｃ２））。最後に、溝部９８の位置でシリコン基板９２を切断し、導体パターン９９で片方が支持された片持ち梁９７を形成する（図９（ｂ３）（ｃ３））。片持ち梁９７の先端は所定の質量を有する質量部９４となり、ガラス基板９１に対して可動となっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、図８の加速度センサ８００では、酸化シリコン膜８２と、その上に形成された単結晶シリコン層８３との間の熱膨張係数の違いにより、片持ち梁８４の反り等が発生し、加速度センサとしての特性に影響を与えるという問題があった。また、単結晶シリコン基板８１と片持ち梁８４との間隔は、酸化シリコン膜８２の膜厚で決まるが、膜応力が発生すために酸化シリコン膜８２は厚くできない。このため、製造工程において、片持ち梁８４の先端が単結晶シリコン基板８１の表面に固着するという問題があった。
【０００５】
一方、図９の加速度センサ９００でも、ガラス基板９１と、片持ち梁９７を形成するシリコン基板９２との熱膨張率係数の違いにより、片持ち梁９７の反り等が発生するという問題があった。
【０００６】
そこで、本発明は、梁部と、梁部を支持する基板とを同一材料から形成した構造体及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、中空部上に梁部が配置された構造体の製造方法であって、比抵抗が略０．０００１Ω・ｃｍ以上で略１Ω・ｃｍ以下のｐ型シリコンからなる下部シリコン層と、該下部シリコン層上に設けられ、比抵抗が略２Ω・ｃｍ以上で略３０００００Ω・ｃｍ以下のｐ型シリコンからなる上部シリコン層とを有するシリコン基板を準備する工程と、該上部シリコン層の表面を弗化水素を含むエッチング溶液に接触させ、かつ、該エッチング溶液に対して該シリコン基板を高電位に保持するエッチング条件の設定工程と、該エッチング条件の下で、該上部シリコン層をエッチングして、該上部シリコン層を貫通し略平行に配置された少なくとも一組の孔部を形成し、更に、該孔部の底面に露出した該下部シリコン層をエッチングして、一組の該孔部の双方に繋った中空部を該下部シリコン層に形成し、一組の該孔部に挟まれ、該中空部の上に残された該上部シリコン層から梁部を形成する工程とを含むことを特徴とする構造体の製造方法である。
かかる製造方法を用いることにより、中空部と、中空部上に支持された梁部とが、一回のエッチング工程で形成できる。このため、構造体の製造工程の簡略化が可能となる。
特に、可動な梁部を形成する場合に、中空部のエッチング量を調整することにより、梁部と下部シリコン層との固着を防止できる。
【０００８】
上記設定工程に先立って、上記上部シリコン層の表面の、上記孔部が形成される領域に、予め凹部を形成する工程を含むものであっても良い。
かかる凹部を形成することにより、凹部を出発点として、上部シリコン層の表面に略垂直な孔部を形成することができる。
【０００９】
上記上部シリコン層のエッチングが、該上部シリコン層の表面に対して略垂直方向に上記孔部を形成する異方性エッチングからなり、上記下部シリコン層のエッチングが、該孔部の底面に露出した該下部シリコン層を、該底面から等方的にエッチングして上記中空部を形成する等方性エッチングからなることが好ましい。
このように、異方性エッチングと等方性エッチングとを組み合わせることにより、一回のエッチングで孔部と中空部の形成が可能となる。
【００１０】
【発明の実施の形態】
図１は、全体が１００で表される、本発明の実施の形態にかかる可動部を有する構造体であり、図１（ａ）に斜視図を、図１（ｂ）に図１（ａ）のＩ−Ｉ方向に見た場合の断面図を示す。
構造体１００は、下部シリコン層１と上部シリコン層２とを含む。下部シリコン層１の抵抗率は略０．１Ω・ｃｍ、上部シリコン層２の抵抗率は略２０Ω・ｃｍである。かかるシリコン層１、２は、共にｐ型の単結晶シリコンからなり、表面が（１００）面となっている。下部シリコン層１には中空部３が形成され、その上に上部シリコン層２からなる片持ち梁（梁部）４が形成されている。片持ち梁４の両側には、溝部５が設けられている。
片持ち梁４は、中空部３の上方で可動であり、かかる構造体１００は、例えば加速度センサに使用される。
【００１１】
次に、図２を参照しながら、構造体１００の製造方法について説明する。かかる製造方法では、まず、図２（ａ）に示すように、抵抗率が略０．１Ω・ｃｍのｐ型の下部シリコン層１と、抵抗率が略２０Ω・ｃｍのｐ型の上部シリコン層２からなるシリコン基板１０を準備する。
【００１２】
次に、図２（ｂ）に示すように、上部シリコン層２の上面にエッチングマスク層１６を形成する。エッチングマスク層１６は、後述する電気化学エッチング工程において耐性のある材料であればよい。好適には、酸化シリコン、窒化シリコンから形成される。
【００１３】
次に、図２（ｃ）に示すように、一般的なフォトリソグラフィ技術を用いてエッチングマスク層１６を加工して、エッチングマスク６を形成する。続いて、アルカリ溶液を用いて上部シリコン層２のエッチングを行う。これにより、上部シリコン層２の表面に、ストライプ状の凹部７が形成される。凹部７は、後に行われるエッチングの開始点を規定する。凹部７の開口幅は略２μｍで、隣接する凹部７の間隔は略５μｍである。
なお、凹部７の形成には、上述のようなアルカリ溶液を用いたエッチングに代えて、プラズマエッチングを用いても良い。
【００１４】
次に、図２（ｄ）に示すように、上部シリコン層２のエッチングを行う。エッチング工程は、図３に示すエッチング装置３０を用いて行われる。
エッチング装置３０は、容器３１を含む。容器３１には、フッ化水素酸を１５ｇ、ジメチルホルムアミドを２７０ｇ、水を１５ｇ、テトラブチルアンモニウムパーコレートを３０ｇ含むエッチング溶液３２が満たされている。
シリコン基板１０は、銅ホルダ３３に取り付けられ、上部シリコン層２の表面がエッチング溶液３２に接触するように配置される。シリコン基板１０と容器３１との間は、例えばＯリング３４によりシールされる。また、シリコン基板１０の裏面には、電位が均一に印加できるようにアルミニウム膜が形成されている。
エッチング溶液３２中には、更に白金電極３５が設けられ、銅ホルダ３３と白金電極３５との間が外部電源３６を介して接続される。シリコン基板１０の表面と白金電極３５との間隔は略３ｃｍである。外部電極３６により、シリコン基板１０が白金電極３５に対して略０．８Ｖ高電位に保持される。かかる状態で、上部シリコン層２を電気化学エッチング（電解エッチング）すると、凹部７の先端部分近傍に正孔が吸引され、かかる部分でエッチングが進行する。この結果、図２（ｄ）に示すように、エッチング開始点より表面に対して略垂直方向にエッチングが進行し、上部シリコン層２に第１エッチング孔１５が形成される。
【００１５】
更に、電気化学エッチングを続けると、図２（ｅ）に示すように、下部シリコン層１に第２エッチング孔１３が形成される。下部シリコン層１では、第１エッチング孔５の底面を起点として、等方的にエッチングが進行する。エッチング時間を適当に調整することにより、第２エッチング孔１３が繋がって中空部３となる。中空部３の上方に残された上部シリコン層２は片持ち梁４となる。下部シリコン層１のエッチング中は、上部シリコン層２のエッチングは殆ど進行しない。
【００１６】
このように、本実施の形態にかかる構造体の製造方法では、中空部３と、中空部３の上に支持された可動部である片持ち梁４とが、一回のエッチング工程で形成できる。
また、下部シリコン層１の等方エッチングの時間を制御することにより、中空部３の厚み（深さ）を制御でき、片持ち梁４がシリコン基板に固着するのを防止できる。
なお、下部シリコン層１をエッチングする等方性エッチングの時間を変化させても第１エッチング孔１５（溝部５）の幅は変化しないため、中空部３のエッチング時間によらず、一定の幅の片持ち梁４が形成できる。
【００１７】
また、本実施の形態にかかる構造体では、可動部である片持ち梁４を含む構造体全体がシリコン基板より形成されているため、熱膨張係数の違いによる機械的特性の劣化が防止できる。
【００１８】
次に、比較例として、シリコン基板１０とは比抵抗の異なるシリコン基板１１を用いた構造体の製造方法について説明する。
比較例では、下部シリコン層１の比抵抗を１Ω・ｃｍとし、上部シリコン層２の比抵抗を２Ω・ｃｍとした。それぞれの層は、ｐ型シリコンであり、表面は（１００）面である。このような比抵抗を有するシリコン基板１１を用いる以外は、上述の実施の形態と同様の製造工程を適用して構造体を作製した。
比較例として作製した構造体では、溝部１５の幅が、上述のシリコン基板１０を用いた場合より広がり、片持ち梁４の幅Ｄ（図１参照）が、シリコン基板１０を用いた場合の略３分の１となった。
また、下部シリコン層１のエッチング速度は、シリコン基板１０の場合の方が、シリコン基板１１の場合の、略１．５倍と速かった。
【００１９】
このように、比較例に用いたシリコン基板１１の下部シリコン層１、上部シリコン層２では、電気化学エッチング工程において、異方性エッチングと等方性エッチングとが混在するため、エッチング形状やエッチング速度の制御が、シリコン基板１０を用いた場合に比べて困難となる。
従って、比較例のようなシリコン基板１１を用いた場合であっても、図１のような構造体の形成は可能であるが、片持ち梁４の機械的強度や、製造プロセスの迅速性を考慮した場合、シリコン基板１０のように、下部シリコン層１と上部シリコン層２との比抵抗の差が大きいシリコン基板を用いた方が好ましい。
【００２０】
次に、シリコン基板の比抵抗（抵抗率）と、エッチング形状の関係について説明する。
ここでは、比抵抗が０．１Ω・ｃｍから１００．０Ω・ｃｍの７種類のシリコン基板を用いて、電気化学エッチングを行い、その断面形状を調べた。シリコン基板のエッチングは、上述の図３に示すエッチング装置３０を用いて行った。エッチングに使用したシリコン基板はｐ型の単一層からなり、シリコン基板内の比抵抗は略均一とした。また、エッチング溶液３２は、ジメチルホルムアミド溶液２７０ｇ、フッ化水素酸１５ｇ、テトラブチルアンモニウムパーコレート３０ｇ、水４５ｇの組成とした。他のエッチング条件は、上述のシリコン基板１０のエッチング条件と同様とした。
以下の表１に、エッチングに用いたシリコン基板の比抵抗とエッチング形状との関係を示す。また、図４には、エッチングしたシリコン基板の断面図を示す。
【００２１】
【表１】

【００２２】
図４において、図４（ａ）は、エッチング前のシリコン基板５０の断面図であり、表面にはエッチング開始点である凹部７が形成されている。図４（ｂ）〜（ｄ）は、このような凹部７を形成したシリコン基板５０をエッチングした場合の断面図である。図４（ｂ）（ｃ）（ｄ）は、比抵抗が高いシリコン基板（１００Ω・ｃｍ）、低いシリコン基板（０．１Ω・ｃｍ）、及びそれらの中間の抵抗率の基板（１．５Ω・ｃｍ）を用いた場合の断面形状である。
【００２３】
図４（ｂ）に示すように、比抵抗の高い（１００．０Ω・ｃｍ）シリコン基板５０を用いた場合、エッチング開始点である凹部７からシリコン基板５０の表面に対して略垂直にエッチングが進行し、溝状のエッチング部５１が形成された。
これに対して、図４（ｃ）に示すように、比抵抗の低い（０．１Ω・ｃｍ）シリコン基板５０では、凹部から等方的にエッチングが進み、シリコン基板５０の表面がエッチングされ、あたかもシリコン基板５０の表面が研磨されたようなエッチング部５２となった。
また、比抵抗がこれらの中間（１．５Ω・ｃｍ）であるシリコン基板５０を用いた場合、図４（ｄ）に示すように、垂直異方性と等方性が混在したエッチング形状のエッチング部５３が形成された。
【００２４】
表１に示すように、シリコン基板５０の比抵抗によりエッチング部の形状が異なり、シリコン基板５０の比抵抗が１．５Ω・ｃｍ近傍の場合に垂直異方性と等方性とが混在する。シリコン基板５０の比抵抗が１．０Ω・ｃｍより小さく（低く）なると、エッチングは等方性となる。一方、シリコン基板５０の比抵抗が２．０Ω・ｃｍより大きく（高く）なると、エッチングは垂直異方性となる。
【００２５】
表１に示す実験結果から明らかなように、シリコン基板を、比抵抗が１Ω・ｃｍ以下の下部シリコン層と、比抵抗が２Ω・ｃｍ以上の上部シリコン層とから形成し、上述の電気化学エッチングを行うことにより、上部シリコン層では垂直異方性エッチングとなり、下部シリコン層では等方性エッチングとなる。この結果、一回のエッチング工程で、中空部上に、可動な片持ち梁を有する構造体の作製が可能となる。
【００２６】
ここで、シリコン層の比抵抗は、シリコン層内の不純物濃度を変えることにより調整できる。上部シリコン層における比抵抗の上限値は、不純物をドーピングしない真性半導体の比抵抗である。即ち、室温におけるシリコンの真性半導体の比抵抗である、３×１０^５Ω・ｃｍとなる。かかる比抵抗のシリコン層であっても、同様のエッチング特性（垂直異方性エッチング）が得られる。
また、下部シリコン層の比抵抗の下限値は、不純物添加による結晶の歪みを考慮して、不純物濃度が略１０^２１ｃｍ^−３の場合の比抵抗１．０×１０^−４Ω・ｃｍとなる。
【００２７】
図５は、全体が１１０で表される、本実施の形態にかかる他の構造体であり、図５（ａ）は斜視図、図５（ｂ）は、図５（ａ）の構造体１１０をＶ−Ｖ方向に見た場合の断面図である、図中、図１と同一符号は同一又は相当箇所を示す。
構造体１１０では、中空部３の上方に梁部１４が形成されているが、かかる梁部１４は両端が固定されており、可動部にはなっていない。
構造体１１０は、比抵抗の小さい下部シリコン層１と、比抵抗の大きな上部シリコン層２とからなるシリコン基板１０に、図２に示す製造工程を適用して作製する。この場合、図２（ｃ）の工程で形成した凹部７は、図５（ａ）に示す溝部５に対応する位置、即ち、上部シリコン基板２の一部のみに形成する。これにより、梁部１４の両端が固定され、その下方に中空部３が設けられた構造体１１０が作製できる。
【００２８】
このように、本実施の形態にかかる製造方法では、両端が固定された梁部１４を有する構造体１１０を、一回のエッチング工程で作製できる。
【００２９】
また、かかる構造体１１０では、構造体全体がシリコン基板より形成されているため、熱膨張係数の違いによる機械的特性の劣化が防止できる。
【００３０】
【実施例１】
図６は、全体が２００で表される加速度センサの製造工程の断面図である。図６中、左側に上面図、右側に図６（ａ）のVI−VI方向に見た場合の断面図を示す。
【００３１】
加速度センサ２００の製造工程では、まず、図６（ａ）に示すように、下部シリコン層６１の比抵抗が略０．１Ω・ｃｍ、上部シリコン層６２の比抵抗が略２０Ω・ｃｍであるｐ型のシリコン基板を準備する。続いて、上部シリコン層６２の上に、窒化シリコン膜６３を形成し、一般的なフォトリソグラフィ技術でパターニングを行い、開口部６４を形成する。
【００３２】
次に、図６（ｂ）に示すように、例えばリンイオンを注入イオンに用いたイオン注入により、開口部６４中の上部シリコン層６２にｎ型領域６５を形成する。即ち、窒化シリコン膜６３で覆われていない上部シリコン層６２に、ｎ型領域６５が形成される。
【００３３】
次に、図６（ｃ）に示すように、エッチングマスク層を形成する。エッチングマスク層の材料は、後述する電気化学エッチングに対して耐性のある材料であれば良い。好適には、酸化シリコン膜や窒化シリコン膜である。続いて、一般的なフォトリソグラフィ法を用いてエッチングマスク層を加工してエッチングマスク６６を形成する。更に、エッチングマスク６６を用いて、アルカリ溶液によるシリコン基板６０のエッチングを行う。これにより、上部シリコン層６２の表面に、微小な凹部６７が形成される。凹部６７は、後のエッチング工程において、エッチングの開始点となる。なお、凹部６７の形成には、アルカリ溶液を用いたエッチングのほか、プラズマを用いたエッチングを適用しても良い。
【００３４】
次に、図３に示したエッチング装置３０を用いてシリコン基板６０のエッチング工程を行う。エッチング工程では、フッ化水素酸を１５ｇ、ジメチルホルムアミドを２７０ｇ、水を１５ｇ、テトラブチルアンモニウムパーコレートを３０ｇ含むエッチング溶液を上部シリコン層６２に接触させる。更に、エッチング溶液中に、シリコン基板から略３ｃｍ離して白金電極を配置し、白金電極に対してシリコン基板が略０．８Ｖ高電位となるように電圧を印加する。
これにより、上部シリコン層６２の電気化学エッチングを行う。図６（ｄ）に示すように、かかるエッチング工程では、エッチング開始点から表面に対して垂直にエッチングが進行し、上部シリコン層６２に溝部６８が形成される。
【００３５】
更に、電気化学エッチングを続けると、溝部６８の底面に露出した下部シリコン層６１のエッチングが始まる。下部シリコン層６１のエッチングは等方的に進み、図６（ｅ）に示すような中空部６９が形成される。また、中空部６９の上方には、上部シリコン層６２からなる可動部７０が形成される。このように、本実施例では、一回の電気化学エッチングで、溝部６８と中空部６９とが形成できる。なお、上面図に示すように、可動部７０は、一端が固定部７２に固定された片持ち梁からなる。
【００３６】
次に、図６（ｆ）に示すように、エッチングマスク６６を除去する。続いて、図６（ｇ）に示すように、ｎ型領域６５に接触するように、可動部７０および固定部７１の上に、金属電極７２を形成する。以上の工程で、加速度センサ２００が完成する
【００３７】
加速度センサ２００では、ｎ型領域６５が歪みゲージとして機能する。従って、加速度センサ２００に加速度が加わり可動部７０が撓むと、ｎ型領域６５が、撓みにより生じた歪みを検知する。金属電極７２を介してこれを電気信号として取り出すことにより、加速度を検知することができる。
【００３８】
【実施例２】
図７は、全体が３００で表される他の加速度センサの製造工程の断面図である。図７中、左側に上面図、右側に図７（ａ）のVII−VII方向に見た場合の断面図を示す。図中、図６と同一符号は、同一又は相当箇所を示す。
【００３９】
加速度センサ３００の製造工程では、まず、図７（ａ）に示すように、実施例い１と同様に、下部シリコン層６１と上部シリコン層６２からなるｐ型のシリコン基板６０を準備する。続いて、上部シリコン層６２の上に、酸化シリコンや窒化シリコンからなるエッチングマスク層を形成し、更に、エッチングマスク層をパターニングして、図７（ｂ）に示すエッチングマスク７３を形成する。
【００４０】
次に、実施例１と同様に、エッチングマスク７３を用いて上部シリコン層６２の表面をエッチングし、凹部６７を形成する（図７（ｂ））。
【００４１】
次に、実施例１と同様に、図３に示すエッチング装置３０を用いて、上部シリコン層６２、下部シリコン層６１をエッチングする（図７（ｃ）（ｄ））。これにより、中空部６９と、中空部６９の上方に設けられた可動部７０が形成される。可動部７０は、一端が固定部７１に固定された片持ち梁からなる。
【００４２】
次に、図７（ｅ）に示すように、化学気相成長法によりシリコン基板６０の表面に、酸化シリコン等の絶縁膜７４を形成する。
【００４３】
次に、図７（ｆ）に示すように、蒸着法やスパッタリング法により、シリコン基板６０の上面、及び溝部６８の側面に導電膜７５を形成する。このとき、図７（ｆ）に示すように、中空部６９の底面の一部に導電膜７５が形成されても構わない。以上の工程で、加速度センサ３００が完成する。
【００４４】
加速度センサ３００では、可動部７０の側面に形成された導電膜７５と、溝部６８を挟んで固定部７１の側面に形成された導電膜７５とが、間に挟まれた空気層を誘電体層としたキャパシタを形成する。キャパシタの容量は、可動部７０と固定部７１との距離により変化する。加速度が加わって可動部７０が撓むと、キャパシタの容量が変化するため、かかるキャパシタの容量を読み出すことにより、加速度を検知することができる。
【００４５】
【発明の効果】
以上の説明から明らかなように、本発明にかかる構造体の製造方法では、中空部と、中空部上に支持された梁部とが、一回のエッチング工程で形成できる。
【００４６】
また、可動な梁部を形成する場合、梁部と基板とが固着するのを防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる構造体である。
【図２】本発明の実施の形態にかかる構造体の製造工程の断面図である。
【図３】本発明の実施の形態にかかる構造体の製造工程に用いるエッチング装置の概略図である。
【図４】シリコン基板の断面図である。
【図５】本発明の実施の形態にかかる他の構造体である。
【図６】実施例１にかかる加速度センサの製造工程の断面図である。
【図７】実施例２にかかる加速度センサの製造工程の断面図である。
【図８】従来の加速度センサの製造工程の断面図である。
【図９】従来の加速度センサの製造工程の概略図である。
【符号の説明】
１下部シリコン層、２上部シリコン層、３中空部、４片持ち梁、５溝部、６エッチングマスク、７凹部、１０シリコン基板、１３第２エッチング孔、１５第１エッチング孔、１６エッチングマスク層、１００構造体。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a structure in which a beam portion is provided on a hollow portion formed in a silicon substrate, and more particularly to a method for manufacturing a structure having a movable beam portion.
[0002]
[Prior art]
FIG. 8 is a cross-sectional view of an acceleration sensor manufacturing process described in Japanese Patent Application Laid-Open No. 05-304303 and represented as a whole by 800. The acceleration sensor 800 is manufactured using a surface processing method.
That is, in the manufacturing method using the surface processing method, the single crystal silicon layer 83 is formed on the single crystal silicon substrate 81 with the silicon oxide film 82 that is an insulating film interposed therebetween. Subsequently, the single crystal silicon layer 83 is thinned and processed. Further, by partially removing the silicon oxide film 82 that supports the single crystal silicon layer 83, a part of the single crystal silicon layer 83 becomes a cantilever beam (beam portion) 84 that floats in the air. Since the film thickness of the cantilever beam 84 is sufficiently thin, the cantilever beam 84 is movable in a direction parallel to the surface of the single crystal silicon substrate 81.
[0003]
FIG. 9 is an acceleration sensor described in Japanese Patent Laid-Open No. 06-273441, which is represented by 900 as a whole. FIG. 9A is a top view of the acceleration sensor 900, and FIGS. b3) is a cross-sectional manufacturing process when viewed in the AA direction, and FIGS. 9C1 to 9C3 are cross-sectional manufacturing processes when viewed in the BB direction. The acceleration sensor 900 is manufactured using a bulk processing method.
That is, in the manufacturing method using the bulk processing method, a glass substrate 91 having a conductor pattern 99 formed on the front surface through an insulating layer 93 such as silicon oxide and a silicon substrate 92 having a groove portion 98 formed on the back surface are prepared. (FIG. 9 (b1) (c1)). Subsequently, the silicon substrate 92 is fixed on the conductor pattern 99 (FIGS. 9B2 and 9C2). Finally, the silicon substrate 92 is cut at the position of the groove portion 98 to form a cantilever beam 97, one of which is supported by the conductor pattern 99 (FIGS. 9B3 and 9C3). The tip of the cantilever beam 97 is a mass portion 94 having a predetermined mass and is movable with respect to the glass substrate 91.
[0004]
[Problems to be solved by the invention]
However, in the acceleration sensor 800 shown in FIG. 8, the cantilever 84 is warped due to the difference in thermal expansion coefficient between the silicon oxide film 82 and the single crystal silicon layer 83 formed thereon, and the acceleration is accelerated. There was a problem of affecting the characteristics as a sensor. Further, although the distance between the single crystal silicon substrate 81 and the cantilever beam 84 is determined by the film thickness of the silicon oxide film 82, the silicon oxide film 82 cannot be thick because film stress is generated. For this reason, in the manufacturing process, there is a problem that the tip of the cantilever beam 84 is fixed to the surface of the single crystal silicon substrate 81.
[0005]
On the other hand, the acceleration sensor 900 of FIG. 9 also has a problem that warpage of the cantilever beam 97 occurs due to a difference in coefficient of thermal expansion between the glass substrate 91 and the silicon substrate 92 forming the cantilever beam 97. .
[0006]
Then, an object of this invention is to provide the structure which formed the beam part and the board | substrate which supports a beam part from the same material, and its manufacturing method.
[0007]
[Means for Solving the Problems]
The present invention is a method of manufacturing a structure in which a beam portion is disposed on a hollow portion, and a lower silicon layer made of p-type silicon having a specific resistance of about 0.0001 Ω · cm or more and about 1 Ω · cm or less, Providing a silicon substrate provided on the lower silicon layer and having an upper silicon layer made of p-type silicon having a specific resistance of about 2 Ω · cm or more and about 300000 Ω · cm or less; and a surface of the upper silicon layer A step of setting etching conditions for contacting the etching solution containing hydrogen fluoride and holding the silicon substrate at a high potential with respect to the etching solution; and etching the upper silicon layer under the etching conditions. Forming at least one set of holes that are substantially parallel to the upper silicon layer and etching the lower silicon layer exposed on the bottom surface of the holes to form a set of the holes. And forming a beam portion from the upper silicon layer left on the hollow portion by forming a hollow portion connected to both of the two portions in the lower silicon layer, sandwiched between the pair of holes. This is a method for manufacturing a structure.
By using this manufacturing method, the hollow portion and the beam portion supported on the hollow portion can be formed by a single etching process. For this reason, the manufacturing process of the structure can be simplified.
In particular, when the movable beam portion is formed, the beam portion and the lower silicon layer can be prevented from sticking by adjusting the etching amount of the hollow portion.
[0008]
Prior to the setting step, a step of forming a recess in advance in a region where the hole is formed on the surface of the upper silicon layer may be included.
By forming such a recess, a hole substantially perpendicular to the surface of the upper silicon layer can be formed starting from the recess.
[0009]
The etching of the upper silicon layer is an anisotropic etching that forms the hole in a direction substantially perpendicular to the surface of the upper silicon layer, and the etching of the lower silicon layer is exposed on the bottom surface of the hole. The lower silicon layer is preferably formed by isotropic etching that isotropically etches from the bottom surface to form the hollow portion.
As described above, by combining anisotropic etching and isotropic etching, it is possible to form the hole and the hollow by one etching.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a structure having a movable part according to an embodiment of the present invention, the whole of which is represented by 100. FIG. 1 (a) is a perspective view, and FIG. Sectional drawing at the time of seeing in the II direction is shown.
The structure 100 includes a lower silicon layer 1 and an upper silicon layer 2. The resistivity of the lower silicon layer 1 is approximately 0.1 Ω · cm, and the resistivity of the upper silicon layer 2 is approximately 20 Ω · cm. The silicon layers 1 and 2 are both made of p-type single crystal silicon and have a (100) surface. A hollow part 3 is formed in the lower silicon layer 1, and a cantilever (beam part) 4 made of the upper silicon layer 2 is formed thereon. Grooves 5 are provided on both sides of the cantilever 4.
The cantilever 4 is movable above the hollow portion 3, and the structure 100 is used for an acceleration sensor, for example.
[0011]
Next, a method for manufacturing the structure 100 will be described with reference to FIG. In this manufacturing method, first, as shown in FIG. 2A, a p-type lower silicon layer 1 having a resistivity of approximately 0.1 Ω · cm and a p-type upper silicon layer having a resistivity of approximately 20 Ω · cm. A silicon substrate 10 made of 2 is prepared.
[0012]
Next, as shown in FIG. 2B, an etching mask layer 16 is formed on the upper surface of the upper silicon layer 2. The etching mask layer 16 may be any material that is resistant in the electrochemical etching process described later. Preferably, it is formed from silicon oxide or silicon nitride.
[0013]
Next, as shown in FIG. 2C, the etching mask layer 16 is processed by using a general photolithography technique to form the etching mask 6. Subsequently, the upper silicon layer 2 is etched using an alkaline solution. As a result, a striped recess 7 is formed on the surface of the upper silicon layer 2. The recess 7 defines a starting point of etching performed later. The opening width of the recess 7 is approximately 2 μm, and the interval between the adjacent recesses 7 is approximately 5 μm.
Note that plasma etching may be used to form the recesses 7 instead of etching using the alkaline solution as described above.
[0014]
Next, as shown in FIG. 2D, the upper silicon layer 2 is etched. The etching process is performed using an etching apparatus 30 shown in FIG.
The etching apparatus 30 includes a container 31. The container 31 is filled with an etching solution 32 containing 15 g of hydrofluoric acid, 270 g of dimethylformamide, 15 g of water, and 30 g of tetrabutylammonium percolate.
The silicon substrate 10 is attached to the copper holder 33 and is disposed so that the surface of the upper silicon layer 2 is in contact with the etching solution 32. The space between the silicon substrate 10 and the container 31 is sealed by, for example, an O-ring 34. An aluminum film is formed on the back surface of the silicon substrate 10 so that the potential can be applied uniformly.
A platinum electrode 35 is further provided in the etching solution 32, and the copper holder 33 and the platinum electrode 35 are connected via an external power source 36. The distance between the surface of the silicon substrate 10 and the platinum electrode 35 is approximately 3 cm. The external electrode 36 holds the silicon substrate 10 at a high potential of about 0.8 V with respect to the platinum electrode 35. When the upper silicon layer 2 is subjected to electrochemical etching (electrolytic etching) in such a state, holes are attracted to the vicinity of the tip portion of the recess 7 and the etching proceeds in this portion. As a result, as shown in FIG. 2D, etching proceeds in a direction substantially perpendicular to the surface from the etching start point, and the first etching hole 15 is formed in the upper silicon layer 2.
[0015]
When the electrochemical etching is continued, the second etching hole 13 is formed in the lower silicon layer 1 as shown in FIG. In the lower silicon layer 1, etching proceeds isotropically starting from the bottom surface of the first etching hole 5. By appropriately adjusting the etching time, the second etching hole 13 is connected to form the hollow portion 3. The upper silicon layer 2 left above the hollow portion 3 becomes a cantilever 4. During the etching of the lower silicon layer 1, the etching of the upper silicon layer 2 hardly proceeds.
[0016]
Thus, in the manufacturing method of the structure according to the present embodiment, the hollow portion 3 and the cantilever 4 which is a movable portion supported on the hollow portion 3 can be formed by a single etching process. .
Further, by controlling the time of isotropic etching of the lower silicon layer 1, the thickness (depth) of the hollow portion 3 can be controlled, and the cantilever 4 can be prevented from sticking to the silicon substrate.
Note that, even if the time of isotropic etching for etching the lower silicon layer 1 is changed, the width of the first etching hole 15 (groove portion 5) does not change. A cantilever 4 can be formed.
[0017]
Further, in the structure according to the present embodiment, since the entire structure including the cantilever 4 which is a movable part is formed of a silicon substrate, it is possible to prevent deterioration of mechanical characteristics due to a difference in thermal expansion coefficient.
[0018]
Next, as a comparative example, a structure manufacturing method using a silicon substrate 11 having a specific resistance different from that of the silicon substrate 10 will be described.
In the comparative example, the specific resistance of the lower silicon layer 1 was 1 Ω · cm, and the specific resistance of the upper silicon layer 2 was 2 Ω · cm. Each layer is p-type silicon and the surface is a (100) plane. Except for using the silicon substrate 11 having such a specific resistance, a structure was manufactured by applying the same manufacturing process as that of the above-described embodiment.
In the structure manufactured as a comparative example, the width of the groove 15 is larger than that when the above-described silicon substrate 10 is used, and the width D (see FIG. 1) of the cantilever 4 is substantially the same as when the silicon substrate 10 is used. It became one third.
The etching rate of the lower silicon layer 1 was about 1.5 times faster in the case of the silicon substrate 10 than in the case of the silicon substrate 11.
[0019]
As described above, in the lower silicon layer 1 and the upper silicon layer 2 of the silicon substrate 11 used in the comparative example, since the anisotropic etching and the isotropic etching are mixed in the electrochemical etching process, the etching shape and the etching speed are mixed. This control becomes difficult as compared with the case where the silicon substrate 10 is used.
Therefore, even when the silicon substrate 11 as in the comparative example is used, the structure as shown in FIG. 1 can be formed. However, the mechanical strength of the cantilever 4 and the speed of the manufacturing process are improved. In consideration, it is preferable to use a silicon substrate having a large difference in specific resistance between the lower silicon layer 1 and the upper silicon layer 2 like the silicon substrate 10.
[0020]
Next, the relationship between the specific resistance (resistivity) of the silicon substrate and the etching shape will be described.
Here, electrochemical etching was performed using seven types of silicon substrates having specific resistances of 0.1 Ω · cm to 100.0 Ω · cm, and the cross-sectional shapes thereof were examined. The etching of the silicon substrate was performed using the etching apparatus 30 shown in FIG. The silicon substrate used for the etching was a p-type single layer, and the specific resistance in the silicon substrate was substantially uniform. The etching solution 32 had a composition of 270 g of dimethylformamide solution, 15 g of hydrofluoric acid, 30 g of tetrabutylammonium percolate, and 45 g of water. Other etching conditions were the same as those for the silicon substrate 10 described above.
Table 1 below shows the relationship between the specific resistance of the silicon substrate used for etching and the etching shape. FIG. 4 shows a cross-sectional view of the etched silicon substrate.
[0021]
[Table 1]

[0022]
In FIG. 4, FIG. 4A is a cross-sectional view of the silicon substrate 50 before etching, and a recess 7 that is an etching start point is formed on the surface. FIGS. 4B to 4D are cross-sectional views when the silicon substrate 50 having such recesses 7 is etched. 4B, 4C, and 4D show a silicon substrate having a high specific resistance (100 Ω · cm), a silicon substrate having a low specific resistance (0.1 Ω · cm), and a substrate having a resistivity in the middle (1.5 Ω · cm). cm) is a cross-sectional shape.
[0023]
As shown in FIG. 4B, when a silicon substrate 50 having a high specific resistance (100.0 Ω · cm) is used, etching is performed substantially perpendicularly to the surface of the silicon substrate 50 from the recess 7 that is an etching start point. It progressed and the groove-shaped etching part 51 was formed.
On the other hand, as shown in FIG. 4C, in the silicon substrate 50 having a low specific resistance (0.1 Ω · cm), etching progresses isotropically from the recess, and the surface of the silicon substrate 50 is etched. The etched part 52 is as if the surface of the silicon substrate 50 is polished.
Further, when a silicon substrate 50 having a specific resistance between these (1.5 Ω · cm) is used, as shown in FIG. 4D, etching having an etching shape in which vertical anisotropy and isotropy are mixed is performed. Part 53 was formed.
[0024]
As shown in Table 1, the shape of the etched portion differs depending on the specific resistance of the silicon substrate 50, and when the specific resistance of the silicon substrate 50 is around 1.5 Ω · cm, the vertical anisotropy and the isotropic property are mixed. When the specific resistance of the silicon substrate 50 is smaller (lower) than 1.0 Ω · cm, the etching is isotropic. On the other hand, when the specific resistance of the silicon substrate 50 is larger (higher) than 2.0 Ω · cm, the etching becomes vertical anisotropy.
[0025]
As is clear from the experimental results shown in Table 1, a silicon substrate is formed from a lower silicon layer having a specific resistance of 1 Ω · cm or less and an upper silicon layer having a specific resistance of 2 Ω · cm or more. As a result, vertical anisotropic etching is performed on the upper silicon layer, and isotropic etching is performed on the lower silicon layer. As a result, it is possible to manufacture a structure having a movable cantilever on the hollow portion in one etching step.
[0026]
Here, the specific resistance of the silicon layer can be adjusted by changing the impurity concentration in the silicon layer. The upper limit value of the specific resistance in the upper silicon layer is the specific resistance of the intrinsic semiconductor not doped with impurities. That is, the specific resistance of silicon intrinsic semiconductor at room temperature is 3 × 10 ⁵ Ω · cm. Even with a silicon layer having such a specific resistance, similar etching characteristics (vertical anisotropic etching) can be obtained.
The lower limit of the specific resistance of the lower silicon layer is 1.0 × 10 ⁻⁴ Ω · cm when the impurity concentration is approximately 10 ²¹ cm ⁻³ in consideration of crystal distortion due to the addition of impurities. .
[0027]
FIGS. 5A and 5B show another structure according to the present embodiment, the whole of which is represented by 110. FIG. 5A is a perspective view, and FIG. 5B is the structure 110 of FIG. Is a cross-sectional view when viewed in the VV direction. In the figure, the same reference numerals as those in FIG. 1 indicate the same or corresponding portions.
In the structure 110, the beam portion 14 is formed above the hollow portion 3, but both ends of the beam portion 14 are fixed and are not movable portions.
The structure 110 is manufactured by applying the manufacturing process shown in FIG. 2 to the silicon substrate 10 including the lower silicon layer 1 having a small specific resistance and the upper silicon layer 2 having a large specific resistance. In this case, the recess 7 formed in the step of FIG. 2C is formed at a position corresponding to the groove 5 shown in FIG. 5A, that is, only at a part of the upper silicon substrate 2. Thereby, the both ends of the beam part 14 are fixed, and the structure 110 in which the hollow part 3 was provided in the downward direction can be produced.
[0028]
As described above, in the manufacturing method according to the present embodiment, the structure 110 having the beam portions 14 whose both ends are fixed can be manufactured by a single etching process.
[0029]
Further, in the structure 110, since the entire structure is formed of a silicon substrate, it is possible to prevent deterioration of mechanical characteristics due to a difference in thermal expansion coefficient.
[0030]
[Example 1]
FIG. 6 is a cross-sectional view of the manufacturing process of the acceleration sensor represented as a whole by 200. In FIG. 6, a top view is shown on the left side, and a cross-sectional view when seen in the VI-VI direction of FIG.
[0031]
In the manufacturing process of the acceleration sensor 200, first, as shown in FIG. 6A, the specific resistance of the lower silicon layer 61 is about 0.1 Ω · cm, and the specific resistance of the upper silicon layer 62 is about 20 Ω · cm. A mold silicon substrate is prepared. Subsequently, a silicon nitride film 63 is formed on the upper silicon layer 62 and patterned by a general photolithography technique to form an opening 64.
[0032]
Next, as shown in FIG. 6B, an n-type region 65 is formed in the upper silicon layer 62 in the opening 64 by ion implantation using, for example, phosphorus ions as implantation ions. That is, the n-type region 65 is formed in the upper silicon layer 62 that is not covered with the silicon nitride film 63.
[0033]
Next, as shown in FIG. 6C, an etching mask layer is formed. The material of the etching mask layer may be a material that is resistant to electrochemical etching described later. A silicon oxide film or a silicon nitride film is preferable. Subsequently, an etching mask 66 is formed by processing the etching mask layer using a general photolithography method. Further, the silicon substrate 60 is etched with an alkaline solution using the etching mask 66. Thereby, a minute recess 67 is formed on the surface of the upper silicon layer 62. The recess 67 serves as a starting point for etching in a later etching process. Note that the recess 67 may be formed by etching using plasma in addition to etching using an alkaline solution.
[0034]
Next, the etching process of the silicon substrate 60 is performed using the etching apparatus 30 shown in FIG. In the etching step, an etching solution containing 15 g of hydrofluoric acid, 270 g of dimethylformamide, 15 g of water, and 30 g of tetrabutylammonium percolate is brought into contact with the upper silicon layer 62. Further, a platinum electrode is placed in the etching solution at a distance of about 3 cm from the silicon substrate, and a voltage is applied to the platinum electrode so that the silicon substrate has a high potential of about 0.8V.
Thereby, electrochemical etching of the upper silicon layer 62 is performed. As shown in FIG. 6D, in such an etching process, etching proceeds perpendicularly to the surface from the etching start point, and a groove 68 is formed in the upper silicon layer 62.
[0035]
Further, when the electrochemical etching is continued, the etching of the lower silicon layer 61 exposed on the bottom surface of the groove 68 starts. Etching of the lower silicon layer 61 isotropically proceeds to form a hollow portion 69 as shown in FIG. In addition, a movable portion 70 made of the upper silicon layer 62 is formed above the hollow portion 69. Thus, in this embodiment, the groove 68 and the hollow 69 can be formed by one electrochemical etching. Note that, as shown in the top view, the movable portion 70 is composed of a cantilever with one end fixed to the fixed portion 72.
[0036]
Next, as shown in FIG. 6F, the etching mask 66 is removed. Subsequently, as shown in FIG. 6G, a metal electrode 72 is formed on the movable portion 70 and the fixed portion 71 so as to contact the n-type region 65. The acceleration sensor 200 is completed through the above steps.
In the acceleration sensor 200, the n-type region 65 functions as a strain gauge. Therefore, when acceleration is applied to the acceleration sensor 200 and the movable part 70 bends, the n-type region 65 detects distortion caused by the bend. By taking this out as an electrical signal through the metal electrode 72, acceleration can be detected.
[0038]
[Example 2]
FIG. 7 is a cross-sectional view of a manufacturing process of another acceleration sensor, the whole of which is represented by 300. In FIG. 7, a top view is shown on the left side, and a cross-sectional view when seen in the VII-VII direction of FIG. 7 (a) is shown on the right side. In the figure, the same reference numerals as those in FIG. 6 denote the same or corresponding parts.
[0039]
In the manufacturing process of the acceleration sensor 300, first, as shown in FIG. 7A, a p-type silicon substrate 60 including a lower silicon layer 61 and an upper silicon layer 62 is prepared as in the first embodiment. Subsequently, an etching mask layer made of silicon oxide or silicon nitride is formed on the upper silicon layer 62, and the etching mask layer is further patterned to form an etching mask 73 shown in FIG. 7B.
[0040]
Next, as in Example 1, the surface of the upper silicon layer 62 is etched using the etching mask 73 to form a recess 67 (FIG. 7B).
[0041]
Next, similarly to the first embodiment, the upper silicon layer 62 and the lower silicon layer 61 are etched using the etching apparatus 30 shown in FIG. 3 (FIGS. 7C and 7D). Thereby, the hollow part 69 and the movable part 70 provided above the hollow part 69 are formed. The movable part 70 is composed of a cantilever beam having one end fixed to the fixed part 71.
[0042]
Next, as shown in FIG. 7E, an insulating film 74 such as silicon oxide is formed on the surface of the silicon substrate 60 by chemical vapor deposition.
[0043]
Next, as illustrated in FIG. 7F, a conductive film 75 is formed on the upper surface of the silicon substrate 60 and the side surfaces of the groove portion 68 by vapor deposition or sputtering. At this time, a conductive film 75 may be formed on a part of the bottom surface of the hollow portion 69 as shown in FIG. The acceleration sensor 300 is completed through the above steps.
[0044]
In the acceleration sensor 300, the air layer sandwiched between the conductive film 75 formed on the side surface of the movable portion 70 and the conductive film 75 formed on the side surface of the fixed portion 71 with the groove 68 interposed therebetween is a dielectric layer. This capacitor is formed. The capacitance of the capacitor varies depending on the distance between the movable part 70 and the fixed part 71. When acceleration is applied and the movable part 70 bends, the capacitance of the capacitor changes. Therefore, the acceleration can be detected by reading the capacitance of the capacitor.
[0045]
【The invention's effect】
As is clear from the above description, in the structure manufacturing method according to the present invention, the hollow portion and the beam portion supported on the hollow portion can be formed by a single etching process.
[0046]
Moreover, when forming a movable beam part, it can prevent that a beam part and a board | substrate adhere.
[Brief description of the drawings]
FIG. 1 is a structure according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the manufacturing process of the structure according to the embodiment of the invention.
FIG. 3 is a schematic view of an etching apparatus used in the manufacturing process of the structure according to the embodiment of the present invention.
FIG. 4 is a cross-sectional view of a silicon substrate.
FIG. 5 shows another structure according to the embodiment of the present invention.
6 is a cross-sectional view of an acceleration sensor manufacturing process according to the first embodiment; FIG.
FIG. 7 is a cross-sectional view of the manufacturing process of the acceleration sensor according to the second embodiment.
FIG. 8 is a cross-sectional view of a manufacturing process of a conventional acceleration sensor.
FIG. 9 is a schematic view of a manufacturing process of a conventional acceleration sensor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Lower silicon layer, 2 Upper silicon layer, 3 Hollow part, 4 Cantilever beam, 5 Groove part, 6 Etching mask, 7 Recessed part, 10 Silicon substrate, 13 2nd etching hole, 15 1st etching hole, 16 Etching mask layer, 100 structure.

Claims

A method of manufacturing a structure in which a beam portion is arranged on a hollow portion,
A lower silicon layer made of p-type silicon having a specific resistance of about 0.0001 Ω · cm or more and about 1 Ω · cm or less, and a specific resistance of about 2 Ω · cm or more and about 300000 Ω · cm or less provided on the lower silicon layer Preparing a silicon substrate having an upper silicon layer made of p-type silicon,
A step of setting etching conditions for bringing the surface of the upper silicon layer into contact with an etching solution containing hydrogen fluoride and maintaining the silicon substrate at a high potential with respect to the etching solution;
Under the etching conditions, the upper silicon layer is etched to form at least one set of holes penetrating the upper silicon layer and arranged substantially in parallel, and further exposed to the bottom surface of the hole The lower silicon layer was etched to form a hollow portion connected to both of the pair of holes in the lower silicon layer, sandwiched between the pair of holes, and left above the hollow portion. And a step of forming a beam portion from the upper silicon layer.

2. The manufacturing method according to claim 1 , further comprising a step of forming a recess in advance in a region of the surface of the upper silicon layer where the hole is formed prior to the setting step.

The etching of the upper silicon layer is an anisotropic etching that forms the hole in a direction substantially perpendicular to the surface of the upper silicon layer, and the etching of the lower silicon layer is exposed on the bottom surface of the hole. The manufacturing method according to claim 1 , wherein the lower silicon layer is isotropically etched by isotropically etching from the bottom surface to form the hollow portion.