JP4150200B2 - Fine particle formation method - Google Patents
Fine particle formation method Download PDFInfo
- Publication number
- JP4150200B2 JP4150200B2 JP2002086016A JP2002086016A JP4150200B2 JP 4150200 B2 JP4150200 B2 JP 4150200B2 JP 2002086016 A JP2002086016 A JP 2002086016A JP 2002086016 A JP2002086016 A JP 2002086016A JP 4150200 B2 JP4150200 B2 JP 4150200B2
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- silicon oxide
- insulator
- oxide film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、微粒子形成方法に関する。
【0002】
【従来の技術】
近年、ナノメートルサイズの微粒子を備えた超微小な電子装置の一例である単電子トランジスタや、ナノドットやナノクリスタルと呼ばれる微粒子をゲート絶縁膜に含むメモリ素子を作成する方法が提案されている。
【0003】
従来、微粒子形成方法としては、特開2000−22005号公報に開示された方法がある。特開2000−22005号公報の微粒子形成方法では、まず、シリコン熱酸化膜上にLPCVD(低圧化学的気相堆積)装置でアモルフアスシリコンを堆積する。その後、上記アモルファスシリコンにアニール処理を施して、シリコン熱酸化膜上にシリコン微結晶を形成する。さらに、上記シリコン微結晶上にCVD(化学的気相堆積)法でシリコン酸化膜を堆積させる。
【0004】
また、他の微粒子形成方法としては、CVD(化学的気相堆積)、蒸着、MBE(分子線エピタキシ)等により基板上に薄膜を形成した後、その薄膜をフォトリソグラフィやエッチング等の微細加工技術で処理し、基板上に微粒子を形成する。そして、上記微粒子の形成後には、特開2000−22005号公報と同様に微粒子上に絶縁体層を積層する。
【0005】
【発明が解決しようとする課題】
しかし、特開2000−22005号公報の微粒子形成方法は、微粒子の面密度を高くしようとした場合、堆積工程を繰り返す回数が多くなるため、大きな手間と時間がかかるという問題がある。
【0006】
また、フォトリソグラフィやエッチング等の微細加工技術を用いる微粒子形成方法では、微粒子の大きさと微粒子間の距離を同時にナノメートルオーダまで縮小することは極めて困難であるという問題がある。
【0007】
これらの問題を解決できる微粒子形成方法としては、イオン注入によって絶縁膜中に金属イオンを注入し、金属イオンを熱処理によって凝集させて、金属微粒子を形成する方法がある。このようなイオン注入法を用いて導電性元素を絶縁体中に導入した場合には、比較的簡単に孤立したナノメートルサイズの微粒子を絶縁体中に形成することが可能である。
【0008】
ところが、イオン注入後の絶縁体はしだいに正電位に帯電し、絶縁体の電位は最終的にイオンの加速電圧近くまで上昇してしまう。一般に、イオンの加速電圧は少なくとも数keVに達することを考えれば、その絶縁体の膜圧が通常用いられる薄膜トランジスタのゲート絶縁膜程度の膜厚であると、イオンの加速電圧まで達した絶縁体は破壊されてしまい、たとえなんらかの電荷中和機構を用いても絶縁体に欠陥が生じる可能性が高いという問題がある。
【0009】
また、上記絶縁体に注入する導電性元素は高圧の正電位に帯電するため、導電性元素はクーロン反発力によって注入エネルギから予想される注入深さには注入されず、導電性元素の注入深さにばらつきが生じるという問題がある。
【0010】
そこで、本発明の目的は、金属元素または半導体元素を注入する絶縁体が破壊されるのを阻止でき、導電性元素の注入深さのばらつきを少なくできる微粒子形成方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明の微粒子形成方法は、
基板上に形成された絶縁体に、金属元素または半導体元素を負イオン化して注入した後、上記絶縁体にイオン注入した金属元素または半導体元素を熱処理することにより、上記金属元素または半導体元素を拡散または凝集させ、上記絶縁体内に導電体微粒子を形成し、
上記熱処理は、上記金属元素または半導体元素の融点未満の温度かつ6時間未満で行っていて、
上記基板はシリコン基板であり、上記絶縁体は酸化シリコンまたは窒化シリコンであり、
上記絶縁体の厚さは上記導電体微粒子の粒径よりも大きく、5nmよりも薄いことを特徴としている。
【0012】
上記構成の微粒子形成方法によれば、上記金属元素または半導体元素(以下、「導電体元素」と言う。)を負イオン化して絶縁体に注入すると、負の電荷の二次電子が絶縁体から放出されて、絶縁体はほとんど帯電しない。したがって、上記絶縁体が破壊されるのを防ぐことができ、絶縁体に欠陥が生じるのを阻止することができる。
【0013】
また、上記絶縁体はほとんど帯電しないので、絶縁体に注入した導電体元素に大きなクーロン力がかからず、導電体元素の注入深さを精度よく制御でき、導電性元素の注入深さのばらつきを少なくすることができる。
【0014】
また、上記微粒子形成方法は、導電体元素の注入深さを精度よく制御できるので、量産性に優れている。
【0015】
【0016】
【0017】
また、上記絶縁体にイオン注入した導電体元素を熱処理すると、導電体元素が拡散または凝集するので、導電体微粒子の大きさを所望の大きさにしたり、導電体微粒子の密度を変化させたり、導電体微粒子の分布を変化させたりすることができる。したがって、上記導電体微粒子の形成状態をより様々な形成状態にすることができる。
【0018】
また、上記絶縁体にイオン注入した導電体元素を熱処理することより、例えばナノメートルサイズの導電体微粒子を容易に得ることができる。
また、上記基板はシリコン基板であり、絶縁体は酸化シリコンまたは窒化シリコンであるから、既存の半導体装置の製造方法に用いることができ、汎用性を非常に高めることができる。
また、上記微粒子形成方法を例えば半導体装置の製造方法に用いた場合、半導体装置の製造方法に大きな変更を加えなくてもよいので、半導体装置の製造コストが上昇せず、半導体装置を安価に製造することができる。
また、上記微粒子形成方法は、シリコン基板を用いて異なる複数の半導体装置を製造する場合にも利用可能できるから、実用的である。
また、上記微粒子形成方法を半導体装置の製造方法に用いた場合は、半導体装置の信頼性を簡単な工程で高めることができる。
一実施形態の微粒子形成方法は、上記金属元素は銀元素であって、この銀元素のドーズ量が1×1014ions/cm2より多く1×1017ions/cm2より少ない。
【0019】
一実施形態の微粒子形成方法は、上記金属元素の注入エネルギは30keV未満である。
【0020】
上記実施形態の微粒子形成方法によれば、上記金属元素の注入エネルギを30keV未満にすることにより、金属元素が絶縁体の広範囲に注入されことがなく、絶縁体内に金属微粒子がばらついて形成されるのを確実に抑制することができる。
【0021】
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【0030】
【0031】
【0032】
【0033】
一実施形態の微粒子形成方法では、上記熱処理は不活性雰囲気中で行う。
一実施形態の微粒子形成方法では、上記熱処理は300℃以上900℃以下で行う。
【0034】
【発明の実施の形態】
以下、本発明の微粒子形成方法を図示の実施の形態により詳細に説明する。
【0035】
(実施の形態1)
一般にイオン注入を行う場合、注入したい元素を正イオン化した後、正イオン化した元素を電圧で加速して固体に導入する。これに対して、本発明の微粒子形成方法では、注入を行いたい元素を負イオン化した後、正イオン化した元素を電圧で加速して固体に導入する。
【0036】
以下、図1〜図3を用いて、本発明の実施の形態1の微粒子形成方法を説明する。以下では、微粒子として例えば銀微粒子を作製する。
【0037】
まず、図3(a)に示すように、基板としてのシリコン基板200の表面に、熱酸化工程により絶縁体としてのシリコン酸化膜210を形成する。ここでは、上記シリコン酸化膜210の膜厚を例えば約50nmにする。
【0038】
次に、図3(b)に示すように、上記シリコン酸化膜210内に、銀元素201を負イオン化して注入する。このとき、銀元素201の注入エネルギがあまり高エネルギであると、銀元素201の注入分布が広がりすぎて薄膜へのイオン注入に相応しくなく、また、シリコン酸化膜210にダメージを与え欠陥が生じてしまうので、注入エネルギは100keV未満が好ましく、50keV未満がより好ましい。
【0039】
また、上記銀元素201のドーズ量があまりに多いと、後にシリコン酸化膜210内に形成される銀微粒子202(図3(c)参照)の粒径が大きくなりすぎたり、シリコン酸化膜210へのダメージが大きくなったりする。逆に、上記銀元素201のドーズ量が少なすぎると銀微粒子202の密度が小さくなりすぎてしまう。したがって、上記銀元素201のドーズ量は、1×1013ions/cm2より多く、1×1020ions/cm2より少ない方が好ましい。そして、上記銀元素201のドーズ量は、1×1014ions/cm2より多く、1×1017ions/cm2より少ない方がより好ましい。
【0040】
本実施の形態1では、およそ30keVの注入エネルギ、およそ1×1015ions/cm2のドーズ量でAg201を導入する。
【0041】
上記銀元素201の負イオンは、図1に示すように、負イオン源100から出射され、質量分離電磁石120、加速管および走査偏向部140を順次経由した後、シリコン基板200を収容する注入室150に供給される。
【0042】
図2に示すように、上記負イオン源100となるプラズマ生成室101には放電維持およびスパッタ用のキセノンガスを導入していて、プラズマ生成室101内のコイルに13.56MHzの高周波を与えて誘導結合型の放電を起こしている。このとき、上記プラズマ生成室101に取り付けたスパッタリングターゲット102は、プラズマ生成室101に対して通常−600V程度のターゲット電圧Vtarを印加している。上記スパッタリングターゲット102を構成するターゲット物質は、プラズマ生成室101内で発生したプラズマ中の正イオンによってスパッタされ、銀元素201の負イオンを生成する。
【0043】
したがって、上記ターゲット物質は、シリコン酸化膜210に注入したい元素を含む物質であり、本実施の形態1においては銀の薄板となっている。また、上記ターゲット物質の表面にはセシウム蒸気を吹き付けることにより仕事関数を低下させ、負イオン生成効率を高めている。上記ターゲット物質の表面で生成された負イオンはターゲット電圧によって逆加速され、プラズマ中を通過してイオン放出孔103に向かう。
【0044】
また、上記イオン放出孔103の付近には二次電子やプラズマ中の電子を除去するために磁場がかけられている。上記イオン放出孔103を通過した負イオンは、引き出し電極109の引き出し電圧Vextによって加速された後、アインツエルレンズ110により収束されて質量分離電磁石120に輸送される。以降、上記負イオンは、通常のイオン注入装置とほぼ同様に、加速管130と走査偏向部140とを順次通過して、注入室150内に入る。
【0045】
本実施の形態1で用いた負イオン注入装置では、質量分離電磁石120で所望量の負イオンだけを取り出し、加速管130の加速電圧Vaccで所望の注入エネルギまで負イオンを加速している。その加速管130の入り口には、浮遊電子の加速によるX線の発生を抑制するための電子除去用サプレッサを設置している。そして、上記加速管130の出力側で、後段レンズとして静電四重極レンズにより負イオンビームの収束を行っている。また、上記走査偏向部140には大面積基板への負イオン注入のための走査・偏向電極がある。上記走査偏向部140では、ビーム中心軸を約7度偏向して加速中に負イオンと残留ガスとが衝突することによって生じた中性粒子を除去している。その後、上記負イオンは、注入室150内に収容したシリコン基板200上のシリコン酸化膜210に注入される。
【0046】
以上から分かるように、上記負イオン注入装置は通常のイオン注入装置とはイオンの極性が逆であるので、負イオン注入装置の印加電圧等は、図2に示すように、通常のイオン注入装置の印加電圧等の逆にする必要がある。
【0047】
通常のイオン注入装置を用いて正イオンをシリコン酸化膜210に注入した場合、シリコン酸化膜210の表面電位が正イオンの加速電圧近くまで上昇してしまうが、上記構成の負イオン注入装置を用いて負イオンをシリコン酸化膜210に注入した場合、シリコン酸化膜210の表面電位が負イオンの加速電圧近くまで上昇することがなく、数V程度の非常に低い値に収まる。すなわち、正イオン注入では、正の電荷のイオンがシリコン酸化膜210の表面に入射して、負の電荷の二次電子がシリコン酸化膜210の表面から放出されるため、シリコン酸化膜210の表面は正に帯電して、シリコン酸化膜210の表面電位は最終的に正イオンの加速電圧まで上昇してしまうが、負イオン注入では、負の電荷のイオンがシリコン酸化膜210の表面に入射して、負の電荷の二次電子がシリコン酸化膜210の表面から放出されるので、シリコン酸化膜210の表面電位は±数V程度に収まる。その結果、上記シリコン酸化膜210はほとんど帯電しないので、シリコン酸化膜210が破壊されたり、シリコン酸化膜210に欠陥が生じたりするのを阻止することができる。
【0048】
また、負イオン注入法では、シリコン酸化膜210の帯電が抑制されて、シリコン酸化膜210に注入した銀元素201に大きなクーロン力がかからないので、シリコン酸化膜210に対して銀元素201を狙い通りの深さに注入し易く、銀元素201の注入深さのばらつきを抑制することができる。その上、負イオン注入では正イオン注入に比べ実効的な加速電圧の変動が少なくなるので、負イオン化した銀元素201の注入深さをより精度よく制御でき、銀元素201の注入深さのばらつきをより少なくすることができる。
【0049】
上記負イオン注入装置による負イオン注入を行った後、シリコン酸化膜210に熱処理を加えると、図3(c)に示すように、負イオン注入された銀元素201が凝集し、超微粒子からなる粒径がおよそ3nm程度のナノメートルサイズの銀微粒子220がシリコン酸化膜210内に形成された。このとき、上記銀微粒子202は、銀イオンの加速エネルギから予想される深さに分布するように正確に形成されていた。
【0050】
このように、上記熱処理を行うことにより、注入元素である銀元素201を凝集または拡散させて、所望の粒形の銀微粒子202を形成することができる。また、上記熱処理を行うことによって、負イオン注入時にシリコン酸化膜210に生じた欠陥を修復することもできる。
【0051】
上記熱処理の温度はあまり低いと効果がなく、あまりに高温であると銀元素201は拡散、溶融して銀微粒子202を形成することができない。したがって、上記熱処理の温度は200℃より高く注入元素の融点未満で行うことが好ましい。また、上記熱処理の温度が同一であっても熱処理の時間を長くすればその温度での効果は増大するが、熱処理の時間があまりに長いと銀微粒子の粒径が大きくなりすぎたり、銀元素201が微粒子を形成したい領域外まで拡散してしまうので、熱処理の時間は6時間より短いほうが好ましい。例えば、通常の熱処理炉であれば、アルゴンや窒素等の不活性雰囲気中でおおよそ300℃〜900℃程度の熱処理を行うのがより好ましく、本実施の形態1ではアルゴン雰囲気中、500℃で約1時間熱処理を行った。
【0052】
図4に、上記銀微粒子202を含むシリコン酸化膜210のTEM(透過型電子顕微鏡)像を示す。なお、図4の220はシリコン/酸化シリコン界面を指し示している。そして、上記シリコン酸化膜210中の白い点が銀微粒子202である。
【0053】
図4のTEM像から、銀微粒子202がシリコン酸化膜210内で適度に散らばっているのが確認できる。このように、負イオン注入処理と熱処理とをそれぞれ一度行うだけで、シリコン酸化膜210内において適度に散らばったナノメートルサイズの銀微粒子202を形成できるので、特開2000−22005号公報の微粒子形成方法のように何度も同じ工程を繰り返したり、ナノスケールの微細加工技術を用いる必要がなく、銀微粒子202の形成は簡単であり、銀微粒子202の生産性は良好である。
【0054】
上記実施の形態1では、銀微粒子202を形成したが、例えば、金や銅等の金属微粒子、または、シリコンやゲルマニウム等の半導体微粒子を形成してもよい。つまり、本発明の微粒子形成法は、導電性を有する導電体微粒子を形成することができる。
【0055】
また、上記シリコン基板200の代わりに、シリコン以外の半導体基板、ガラス基板等の絶縁体基板、サファイア基板等を用いてもよい。
【0056】
また、上記シリコン基板200の代わりに、SOI(シリコンオンインシュレータ)基板やSOS(シリコンオンサファイア)基板等を用いてもよい。この場合、上記SOI基板やSOS基板上に電気的に絶縁された状態で形成された導電体内に、導電体微粒子を形成してもよい。このように、本発明の微粒子形成方法は、基板上に絶縁された状態で形成された導電体内に、導電性を有する導電体微粒子を形成してもよい。
【0057】
(実施の形態2)
本実施の形態2では、シリコン基板上のシリコン酸化膜内に、上記実施の形態1と同様の微粒子形成方法でナノメートルサイズの導電体微粒子を形成し、さらに、この導電体微粒子を含むシリコン酸化膜上に通常用いられる方法で電極を形成している。上記シリコン酸化膜上に形成した電極は、導電性の物質であればなんでもよく、本実施の形態2では例えばアルミ電極とする。
【0058】
本実施の形態2によれば、シリコン基板とアルミ電極との間に電圧を印加し、容量C(F)−電圧Vg(V)測定を行ったところ、図5に示すようなヒステリシス特性を示す結果となった。この結果から分かるように、上記導電体微粒子を含むシリコン酸化膜は、メモリ機能体として機能し、シリコン基板とアルミ電極とに同一電位を加えたときの容量の大小から2値の判別を行うことができる。
【0059】
また、上記メモリ機能体として機能するシリコン酸化膜は、負イオン注入法を用いて作製されているため、単一熱酸化膜と同等の品質を維持しており非常に信頼性が高く、作製するための処理時間がCVD法と較べても短く、生産性に優れている。
【0060】
また、上記シリコン酸化膜内において導電体微粒が膜厚方向にばらついて形成されてしまうのを抑制することができるので、シリコン酸化膜の薄膜化および微細化が可能である。さらに、上記シリコン基板とアルミ電極とに同一電位を加えても、シリコン酸化膜にかかる実効電場が強くなるので、低電圧化が可能となって、シリコン酸化膜は低消費電力性に優れている。
【0061】
また、このようなメモリ機能体として機能するシリコン酸化膜を従来のDRAM(ダイナミックランダムアクセスメモリ)のキャパシタに用いれば、リフレッシュを不要にできる、または、リフレッシュ回数を大幅に削減できる低消費電力DRAMを実現可能となる。この場合、FeRAM(強誘電体メモリ)の強誘電体のような特殊な材料を用いる必要もないので、低電力消費DRAMは簡単な工程で作成でき生産性にも優れている。
【0062】
なお、上記導電体微粒子の大きさは、大きすぎるとシリコン薄膜を微細化できないので、ナノメートルサイズ、つまり1μmにするのが好ましい。しかし、上記導電体微粒子の大きさが小さすぎるとシリコン酸化膜のメモリ機能が低下するので、導電体微粒子の大きさは0.1nmより大きく4.0nmより小さくするのが好ましい。このようの大きさの導電体微粒子がシリコン酸化膜内に多数形成されているのが好ましい。
【0063】
上記実施の形態2ではシリコン基板を用いていたが、シリコン以外の半導体基板、ガラス基板等の絶縁体基板、サファイア基板、SOI基板、SOS基板等を用いてもよい。
【0064】
また、上記シリコン酸化膜内に、上記実施の形態1と同様の微粒子形成方法でナノメートルサイズの導電体微粒子を形成していたが、シリコン酸化膜以外の絶縁膜内に、上記実施の形態1と同様の微粒子形成方法でナノメートルサイズの導電体微粒子を形成してもよい。
【0065】
また、上記シリコン酸化膜上に形成する電極は、アルミ以外の金属電極や、ポリシリコン等で構成してもよい。
【0066】
(実施の形態3)
本実施の形態3では、図6に示すようメモリ素子としてのトランジスタを作製した。このトランジスタは、シリコン基板300と、このシリコン基板300上に形成されたゲート絶縁膜としてのシリコン酸化膜310とを備えている。上記シリコン酸化膜310内には、上記実施の形態1と同様の微粒子形成方法で作成したナノメートルサイズの導電体微粒子302を形成している。また、上記シリコン酸化膜310上にはゲート電極としてのアルミ電極330を形成している。そして、上記シリコン基板300の表面部には、シリコン酸化膜302の下方の領域を挟むようにソース領域340,ドレイン領域350を形成している。
【0067】
このようなトランジスタは、アルミ電極330をシリコン酸化膜310上に形成した後、フォトリソグラフィとエッチングとを行うことにより、シリコン酸化膜210を形成している。そして、通常の方法を用いて、シリコン基板300の表面部にソース領域340,ドレイン領域350を形成し、配線を形成するための工程を行っている。
【0068】
本実施の形態3のトランジスタは、上記実施の形態2の容量の大小に対応して閾値の大小が見られた。上記トランジスタにおいて書き込み消去を行う場合、フローテイングゲート型メモリと同様に、ゲート電極としてのアルミ電極330に十分に大きな正または負の電圧を印加する。そして、読み出し時はソース領域340,ドレイン領域350間を流れる電流を検出すればよい。上記トランジスタではアルミ電極330に+15V印加した直後と−15V印加した直後で閾値にしておよそ2Vの差が生じた。したがって、上記トランジスタはフラッシュメモリ等と同様のメモリ動作を行える。
【0069】
また、上記トランジスタは、シリコン酸化膜310内において導電体微粒302の膜厚方向のばらつきが抑制されているので、薄膜化が可能である。これにより、上記トランジスタの微細化および低電圧化が可能となる。例えば、上記トランジスタは10V未満で駆動可能となる。
【0070】
また、上記トランジスタは、フラッシュメモリのような複雑な作製工程を必要とせず、FeRAMのように特殊な材料を用いていないので、生産性に優れる。
【0071】
上記実施の形態3では、シリコン酸化膜310の厚さを例えば約50nm程度にしているが、さらにシリコンン酸化膜310の薄膜化が可能である。また、上記シリコン酸化膜310の膜厚は、導電体微粒子302の大きさより薄くならないように設定するのが好ましく、例えば5nm未満にするのが好ましい。
【0072】
このように、本発明の微粒子形成方法を用いたメモリをはじめとする素子はその生産の容易性と従来のシリコンプロセスとの親和性から携帯電話をはじめ集積回路を用いるあらゆる電子機器およびシステムに組み込み可能であって、それら電子機器およびシステムは小型化、低消費電力化が可能となる。
【0073】
上記実施の形態3ではシリコン基板300を用いていたが、シリコン以外の半導体基板、ガラス基板等の絶縁体基板、サファイア基板、SOI基板、SOS基板等を用いてもよい。
【0074】
また、上記導電体微粒子302は、導電性を有する微粒子であればよく、金属微粒子や半導体微粒子等であってもよい。
【0075】
【発明の効果】
以上より明らかなように、本発明の微粒子形成方法は、金属元素または半導体元素を負イオン化して絶縁体に注入するので、絶縁体はほとんど帯電せず、絶縁体が破壊されるのを阻止することができる。
【0076】
また、上記絶縁体はほとんど帯電しないので、金属元素または半導体元素の注入深さを精度よく制御でき、導電性元素の注入深さのばらつきを少なくすることができる。
【0077】
また、上記絶縁体にイオン注入した金属元素または半導体元素を熱処理することにより、金属元素または半導体元素を拡散または凝集させて導電体微粒子を形成するので、導電体微粒子の形成状態をより様々な形成状態にすることができる。
上記絶縁体が表面上に形成された基板はシリコン基板であり、絶縁体は酸化シリコンまたは窒化シリコンであるから、既存の半導体装置の製造方法に用いることができ、汎用性を非常に高めることができる。
【0078】
一実施形態の微粒子形成方法は、上記金属元素の注入エネルギは30keV未満であるので、金属元素が絶縁体の広範囲に注入されことがなく、絶縁体内に導電体微粒子がばらついて形成されるのを確実に抑制することができる。
【0079】
【0080】
【0081】
【0082】
【図面の簡単な説明】
【図1】 図1は本発明の実施の形態1の微粒子形成方法で使用する負イオン注入装置のブロック図である。
【図2】 図2は上記微粒子形成方法による負イオン注入を説明するための図である。
【図3】 図3(a)〜(c)は上記微粒子形成方法の工程図である。
【図4】 図4は本発明の実施の形態2のシリコン酸化膜のTEM像を示す図である。
【図5】 図5は上記実施の形態2のシリコン酸化膜の電気特性を示す図である。
【図6】 図6は本発明の実施の形態3のトランジスタの断面の模式図である。
【符号の説明】
200,300 シリコン基板
201 銀元素
202 銀微粒子
210,310 シリコン酸化膜
302 導電体微粒子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a fine particle forming method.
[0002]
[Prior art]
In recent years, a single-electron transistor, which is an example of an ultra-fine electronic device including nanometer-sized fine particles, and a method for creating a memory element including fine particles called nanodots or nanocrystals in a gate insulating film have been proposed.
[0003]
Conventionally, as a method for forming fine particles, there is a method disclosed in Japanese Patent Application Laid-Open No. 2000-22005. In the fine particle forming method disclosed in Japanese Patent Laid-Open No. 2000-22005, amorphous silicon is first deposited on a silicon thermal oxide film by an LPCVD (low pressure chemical vapor deposition) apparatus. Thereafter, the amorphous silicon is annealed to form silicon microcrystals on the silicon thermal oxide film. Further, a silicon oxide film is deposited on the silicon microcrystal by a CVD (chemical vapor deposition) method.
[0004]
As another fine particle forming method, a thin film is formed on a substrate by CVD (Chemical Vapor Deposition), vapor deposition, MBE (Molecular Beam Epitaxy), etc., and then the thin film is processed by a fine processing technique such as photolithography or etching. To form fine particles on the substrate. After the formation of the fine particles, an insulator layer is laminated on the fine particles in the same manner as in Japanese Patent Application Laid-Open No. 2000-22005.
[0005]
[Problems to be solved by the invention]
However, the fine particle forming method disclosed in Japanese Patent Application Laid-Open No. 2000-22005 has a problem that when the surface density of the fine particles is increased, the number of times of repeating the deposition process is increased, which requires a lot of labor and time.
[0006]
In addition, in the fine particle forming method using a fine processing technique such as photolithography or etching, there is a problem that it is extremely difficult to simultaneously reduce the size of the fine particles and the distance between the fine particles to the nanometer order.
[0007]
As a fine particle forming method capable of solving these problems, there is a method of forming metal fine particles by injecting metal ions into an insulating film by ion implantation and aggregating the metal ions by heat treatment. When a conductive element is introduced into an insulator using such an ion implantation method, it is possible to form isolated nanometer-sized fine particles in the insulator relatively easily.
[0008]
However, the insulator after ion implantation is gradually charged to a positive potential, and the potential of the insulator eventually rises to near the acceleration voltage of ions. In general, considering that the acceleration voltage of ions reaches at least several keV, if the film pressure of the insulator is about the same as the gate insulating film of a thin film transistor normally used, the insulator reaching the ion acceleration voltage is There is a problem that even if some charge neutralization mechanism is used, the insulator is likely to be defective.
[0009]
In addition, since the conductive element injected into the insulator is charged to a high positive potential, the conductive element is not injected at the injection depth expected from the injection energy due to the Coulomb repulsive force. There is a problem that variations occur.
[0010]
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming fine particles that can prevent an insulator into which a metal element or a semiconductor element is implanted from being destroyed and can reduce variations in the implantation depth of a conductive element.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the fine particle forming method of the present invention comprises:
Diffusing into an insulator formed on the substrate, after injection with negative ionization of the metal element or semiconductor element, by heat treating the ion-implanted metal element or semiconductor element to said insulator, the metal element or semiconductor element or are aggregated to form a conductive fine particles in the insulating body,
The heat treatment is performed at a temperature lower than the melting point of the metal element or semiconductor element and less than 6 hours,
The substrate is a silicon substrate and the insulator is silicon oxide or silicon nitride;
The thickness of the insulator is larger than the particle diameter of the conductive fine particles and is thinner than 5 nm.
[0012]
According to the fine particle formation method having the above structure, when the metal element or the semiconductor element (hereinafter referred to as “conductor element”) is negatively ionized and injected into the insulator, the negatively charged secondary electron is an insulator . The insulator is hardly charged. Therefore, it is possible to prevent the above-mentioned insulator is destroyed, it is possible to prevent the defects in the insulation.
[0013]
Further, since no the insulator is almost charged, irrespective large Coulomb force to the conductor element injected into an insulator, it can accurately control the injection depth of the conductor elements, variation in implantation depth of the conductive elements Can be reduced.
[0014]
Further, the fine particle forming method is excellent in mass productivity because the implantation depth of the conductor element can be controlled with high accuracy.
[0015]
[0016]
[0017]
Further, when the conductor element ion-implanted into the insulator is heat-treated, the conductor element diffuses or aggregates, so that the size of the conductor fine particles can be set to a desired size, the density of the conductor fine particles can be changed, The distribution of the conductive fine particles can be changed. Therefore, the conductive fine particles can be formed in various forms.
[0018]
Further, from the heat-treating the ion implanted conductor element to said insulator, can be easily obtained, for example, nanometer-sized conductive fine particles.
Further, since the substrate is a silicon substrate and the insulator is silicon oxide or silicon nitride, the substrate can be used in an existing method for manufacturing a semiconductor device, and versatility can be greatly enhanced.
In addition, when the fine particle forming method is used in, for example, a method for manufacturing a semiconductor device, it is not necessary to make a major change to the method for manufacturing the semiconductor device. can do.
The fine particle forming method is practical because it can be used when a plurality of different semiconductor devices are manufactured using a silicon substrate.
Further, when the fine particle forming method is used in a method for manufacturing a semiconductor device, the reliability of the semiconductor device can be improved by a simple process.
In one embodiment, the metal element is a silver element, and the dose of the silver element is greater than 1 × 10 14 ions / cm 2 and less than 1 × 10 17 ions / cm 2 .
[0019]
In one embodiment of the method for forming fine particles, the implantation energy of the metal element is less than 30 keV.
[0020]
According to the microparticles forming method of the embodiment, by the implantation energy of the metal element to less than 30 keV, without metal elements are widely implanted insulator, metal particles are formed varies within the insulator Can be reliably suppressed.
[0021]
[0022]
[0023]
[0024]
[0025]
[0026]
[0027]
[0028]
[0029]
[0030]
[0031]
[0032]
[0033]
In the fine particle forming method of one embodiment, the heat treatment is performed in an inert atmosphere.
In the fine particle forming method of one embodiment, the heat treatment is performed at 300 ° C. or higher and 900 ° C. or lower .
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the fine particle forming method of the present invention will be described in detail with reference to the illustrated embodiments.
[0035]
(Embodiment 1)
In general, when ion implantation is performed, an element to be implanted is positively ionized, and then the positively ionized element is accelerated by voltage and introduced into a solid. In contrast, in the fine particle forming method of the present invention, an element to be implanted is negatively ionized, and then the positively ionized element is accelerated by voltage and introduced into a solid.
[0036]
Hereinafter, the fine particle forming method according to the first embodiment of the present invention will be described with reference to FIGS. In the following, for example, silver fine particles are prepared as the fine particles.
[0037]
First, as shown in FIG. 3A, a
[0038]
Next, as shown in FIG. 3B, the
[0039]
If the dose of the
[0040]
In the first embodiment, Ag201 is introduced with an implantation energy of about 30 keV and a dose of about 1 × 10 15 ions / cm 2 .
[0041]
As shown in FIG. 1, the negative ions of the
[0042]
As shown in FIG. 2, xenon gas for maintaining and sputtering is introduced into the
[0043]
Therefore, the target material is a material containing an element to be implanted into the
[0044]
A magnetic field is applied in the vicinity of the
[0045]
In the negative ion implantation apparatus used in the first embodiment, only a desired amount of negative ions is extracted by the
[0046]
As can be seen from the above, since the negative ion implantation apparatus has a reverse ion polarity to that of the normal ion implantation apparatus, the applied voltage and the like of the negative ion implantation apparatus are as shown in FIG. The applied voltage must be reversed.
[0047]
When positive ions are implanted into the
[0048]
Further, in the negative ion implantation method, the charging of the
[0049]
After the negative ion implantation by the negative ion implantation apparatus, when the
[0050]
As described above, by performing the heat treatment, the
[0051]
If the temperature of the heat treatment is too low, there is no effect, and if it is too high, the
[0052]
FIG. 4 shows a TEM (transmission electron microscope) image of the
[0053]
From the TEM image in FIG. 4, it can be confirmed that the silver
[0054]
In the first embodiment, the silver
[0055]
Instead of the
[0056]
Further, instead of the
[0057]
(Embodiment 2)
In the second embodiment, nanometer-sized conductive fine particles are formed in the silicon oxide film on the silicon substrate by the same fine particle forming method as in the first preferred embodiment, and the silicon oxide containing the conductive fine particles is further formed. An electrode is formed on the film by a commonly used method. The electrode formed on the silicon oxide film may be any conductive material. In the second embodiment, for example, an aluminum electrode is used.
[0058]
According to the second embodiment, a voltage is applied between the silicon substrate and the aluminum electrode, and the capacitance C (F) -voltage Vg (V) measurement is performed. As a result, the hysteresis characteristic as shown in FIG. 5 is exhibited. As a result. As can be seen from this result, the silicon oxide film containing the conductive fine particles functions as a memory function body, and performs binary discrimination from the magnitude of the capacitance when the same potential is applied to the silicon substrate and the aluminum electrode. Can do.
[0059]
Further, since the silicon oxide film functioning as the memory function body is manufactured by using the negative ion implantation method, the silicon oxide film maintains the same quality as the single thermal oxide film and is manufactured with high reliability. Therefore, the processing time is shorter than that of the CVD method, and the productivity is excellent.
[0060]
In addition, since the conductive fine particles can be prevented from being formed in the thickness direction in the silicon oxide film, the silicon oxide film can be made thinner and finer. Furthermore, even if the same potential is applied to the silicon substrate and the aluminum electrode, the effective electric field applied to the silicon oxide film becomes strong, so that the voltage can be lowered and the silicon oxide film is excellent in low power consumption. .
[0061]
In addition, if such a silicon oxide film functioning as a memory function body is used for a capacitor of a conventional DRAM (dynamic random access memory), a low power consumption DRAM that can eliminate the need for refreshing or can significantly reduce the number of refreshes. It becomes feasible. In this case, it is not necessary to use a special material such as a ferroelectric material of FeRAM (ferroelectric memory). Therefore, a low power consumption DRAM can be formed by a simple process and has excellent productivity.
[0062]
If the size of the conductive fine particles is too large, the silicon thin film cannot be miniaturized. However, if the size of the conductive fine particles is too small, the memory function of the silicon oxide film is lowered. Therefore, the size of the conductive fine particles is preferably larger than 0.1 nm and smaller than 4.0 nm. It is preferable that a large number of such conductive fine particles are formed in the silicon oxide film.
[0063]
Although the silicon substrate is used in the second embodiment, a semiconductor substrate other than silicon, an insulator substrate such as a glass substrate, a sapphire substrate, an SOI substrate, an SOS substrate, or the like may be used.
[0064]
In addition, nanometer-sized conductor fine particles are formed in the silicon oxide film by the same fine particle forming method as in the first embodiment. However, in the insulating film other than the silicon oxide film, the first embodiment is used. Nanometer-sized conductor fine particles may be formed by the same fine particle forming method.
[0065]
The electrode formed on the silicon oxide film may be composed of a metal electrode other than aluminum, polysilicon or the like.
[0066]
(Embodiment 3)
In Embodiment 3, a transistor as a memory element is manufactured as shown in FIG. This transistor includes a
[0067]
In such a transistor, after the
[0068]
In the transistor of the third embodiment, the magnitude of the threshold was observed corresponding to the magnitude of the capacitance of the second embodiment. When writing and erasing in the transistor, a sufficiently large positive or negative voltage is applied to the
[0069]
The transistor can be thinned because variation in the film thickness direction of the conductor
[0070]
In addition, the transistor does not require a complicated manufacturing process like a flash memory and does not use a special material like FeRAM, and thus has excellent productivity.
[0071]
In the third embodiment, the thickness of the
[0072]
In this way, devices such as memories using the fine particle formation method of the present invention are incorporated in all electronic devices and systems using integrated circuits such as mobile phones because of their ease of production and compatibility with conventional silicon processes. These electronic devices and systems can be reduced in size and power consumption.
[0073]
Although the
[0074]
The conductive
[0075]
【The invention's effect】
As is clear from the above, since the fine particle forming method of the present invention negatively ionizes a metal element or semiconductor element and injects it into the insulator, the insulator is hardly charged and prevents the insulator from being destroyed. be able to.
[0076]
Further, since the insulator is hardly charged, the implantation depth of the metal element or the semiconductor element can be controlled with high accuracy, and variation in the implantation depth of the conductive element can be reduced.
[0077]
In addition, since the metal element or semiconductor element ion-implanted into the insulator is subjected to heat treatment, the metal element or semiconductor element is diffused or aggregated to form conductor fine particles. Can be in a state.
Substrate on which the insulator is formed on the surface is a silicon substrate, because the insulator is silicon oxide or silicon nitride, can be used in the production method of the conventional semiconductor device, to increase the versatility very it can.
[0078]
Microparticle formation method of an embodiment, since the implantation energy of the metal element is less than 30 keV, without metal elements are widely implanted in the insulator, that the conductive fine particles is formed varies within the insulator It can be surely suppressed.
[0079]
[0080]
[0081]
[0082]
[Brief description of the drawings]
FIG. 1 is a block diagram of a negative ion implantation apparatus used in a fine particle formation method according to a first embodiment of the present invention.
FIG. 2 is a view for explaining negative ion implantation by the fine particle forming method.
FIGS. 3A to 3C are process diagrams of the fine particle forming method.
FIG. 4 is a view showing a TEM image of a silicon oxide film according to a second embodiment of the present invention.
FIG. 5 is a diagram showing electrical characteristics of the silicon oxide film of the second embodiment.
FIG. 6 is a schematic cross-sectional view of a transistor according to Embodiment 3 of the present invention.
[Explanation of symbols]
200, 300
Claims (5)
上記熱処理は、上記金属元素または半導体元素の融点未満の温度かつ6時間未満で行っていて、
上記基板はシリコン基板であり、上記絶縁体は酸化シリコンまたは窒化シリコンであり、
上記絶縁体の厚さは上記導電体微粒子の粒径よりも大きく、5nmよりも薄いことを特徴とする微粒子形成方法。Diffusing into an insulator formed on the substrate, after injection with negative ionization of the metal element or semiconductor element, by heat treating the ion-implanted metal element or semiconductor element to said insulator, the metal element or semiconductor element or are aggregated to form a conductive fine particles in the insulating body,
The heat treatment is performed at a temperature lower than the melting point of the metal element or semiconductor element and less than 6 hours,
The substrate is a silicon substrate and the insulator is silicon oxide or silicon nitride;
The method for forming fine particles, wherein the insulator has a thickness larger than a particle size of the conductive fine particles and smaller than 5 nm.
上記金属元素は銀元素であって、この銀元素のドーズ量が1×1014ions/cm2より多く1×1017ions/cm2より少ないことを特徴とする微粒子形成方法。In the fine particle formation method according to claim 1,
A fine particle forming method, wherein the metal element is a silver element, and a dose amount of the silver element is more than 1 × 10 14 ions / cm 2 and less than 1 × 10 17 ions / cm 2 .
上記金属元素の注入エネルギは30keV未満であることを特徴とする微粒子形成方法。In the fine particle formation method according to claim 2,
Microparticle formation wherein the implantation energy of the metal elemental of less than 30 keV.
上記熱処理は不活性雰囲気中で行うことを特徴とする微粒子形成方法。In the fine particle formation method according to claim 1,
A method for forming fine particles, wherein the heat treatment is performed in an inert atmosphere.
上記熱処理は300℃以上900℃以下で行うことを特徴とする微粒子形成方法。In the fine particle formation method according to claim 4,
The method for forming fine particles, wherein the heat treatment is performed at 300 ° C. or higher and 900 ° C. or lower.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086016A JP4150200B2 (en) | 2002-03-26 | 2002-03-26 | Fine particle formation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086016A JP4150200B2 (en) | 2002-03-26 | 2002-03-26 | Fine particle formation method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003282472A JP2003282472A (en) | 2003-10-03 |
JP2003282472A5 JP2003282472A5 (en) | 2005-05-26 |
JP4150200B2 true JP4150200B2 (en) | 2008-09-17 |
Family
ID=29232766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002086016A Expired - Fee Related JP4150200B2 (en) | 2002-03-26 | 2002-03-26 | Fine particle formation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4150200B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4619675B2 (en) * | 2004-03-24 | 2011-01-26 | シャープ株式会社 | Non-monotonic current-voltage characteristic functional body and manufacturing method thereof |
JP2007158196A (en) * | 2005-12-07 | 2007-06-21 | Sharp Corp | Nonvolatile semiconductor device and its manufacturing method |
-
2002
- 2002-03-26 JP JP2002086016A patent/JP4150200B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003282472A (en) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7187043B2 (en) | Memory function body, particle forming method therefor and, memory device, semiconductor device, and electronic equipment having the memory function body | |
TWI485752B (en) | Method to enhance charge trapping | |
US20070178291A1 (en) | Fine particle-containing body, fine-particle-containing body manufacturing method, storage element, semiconductor device and electronic equipment | |
KR20070089883A (en) | Plasma gate oxidation process using pulsed rf source power | |
KR20070097558A (en) | Selective plasma re-oxidation process using pulsed rf source power | |
Kim et al. | Dependence of grain size on the performance of a polysilicon channel TFT for 3D NAND Flash memory | |
US6242304B1 (en) | Method and structure for textured surfaces in floating gate tunneling oxide devices | |
JP4532086B2 (en) | Method for producing fine particle-containing body | |
JP4150200B2 (en) | Fine particle formation method | |
JP3469212B2 (en) | Semiconductor storage element | |
US7332765B2 (en) | Variable resistance functional body and storage device | |
JP2003282472A5 (en) | ||
US5286978A (en) | Method of removing electric charge accumulated on a semiconductor substrate in ion implantation | |
US6037599A (en) | Ion implantation apparatus and fabrication method for semiconductor device | |
JP4619675B2 (en) | Non-monotonic current-voltage characteristic functional body and manufacturing method thereof | |
KR20090011334A (en) | Flash memory device comprising metal nano particle and fabrication method thereof | |
JP4424942B2 (en) | Method for producing fine particle-containing body | |
US10236163B1 (en) | Microplasma generator with field emitting electrode | |
JP4438275B2 (en) | Operation method of resistance change function body | |
JP2714805B2 (en) | Semiconductor nonvolatile memory | |
KR970011760B1 (en) | A method for fabricating semiconductor dram cells | |
JPS63230875A (en) | Ion-beam irradiation device | |
KR100805821B1 (en) | Flash memory device and fabrication method thereof | |
JPH06318695A (en) | Manufacture of semiconductor device | |
JPH0787087B2 (en) | Ion implanter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |