JP4148911B2 - エレクトロマイグレーション評価装置およびそれを用いた半導体装置の配線信頼性評価方法 - Google Patents

エレクトロマイグレーション評価装置およびそれを用いた半導体装置の配線信頼性評価方法 Download PDF

Info

Publication number
JP4148911B2
JP4148911B2 JP2004094603A JP2004094603A JP4148911B2 JP 4148911 B2 JP4148911 B2 JP 4148911B2 JP 2004094603 A JP2004094603 A JP 2004094603A JP 2004094603 A JP2004094603 A JP 2004094603A JP 4148911 B2 JP4148911 B2 JP 4148911B2
Authority
JP
Japan
Prior art keywords
wiring
electromigration
layer wiring
evaluation apparatus
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004094603A
Other languages
English (en)
Other versions
JP2005285903A (ja
Inventor
好二 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004094603A priority Critical patent/JP4148911B2/ja
Publication of JP2005285903A publication Critical patent/JP2005285903A/ja
Application granted granted Critical
Publication of JP4148911B2 publication Critical patent/JP4148911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、一般にエレクトロマイグレーション評価装置に関するものであり、より特定的には、LSI(large-scale-integration)におけるビアのエレクトロマイグレーション信頼性試験を簡単にかつ効率的に行なうことができるように改良されたエレクトロマイグレーション評価装置に関する。この発明はまたそのようなエレクトロマイグレーション評価装置を用いた半導体装置の配線信頼性評価方法に関する。
ここで、エレクトロマイグレーションとは、金属配線を構成する金属原子が、電子(エレクトロン)との衝突により移動する現象をいう。高温環境下にてある一定以上の電流密度の電流を金属配線に流し続けると、エレクトロンマイグレーションによる金属原子の移動が発生し断線不良などを起こす。エレクトロマイグレーションの発生については、電流密度と温度が大きな要素となる。エレクトロマイグレーションは、ある条件下で金属配線に電流を流し続けることによって顕在化する現象であり、配線寿命に直接影響する。
LSIの微細化が進むにつれ、LSI上の配線寸法は縮小し続けており、また異なる配線層を接続するためのビアの径も縮小し続けており、最近では200nm以下の配線幅、200nm以下のビア径になっている。配線幅が小さくなると配線の抵抗値が大きくなるだけでなく、配線に流れる電流密度も高くなるため、エレクトロマイグレーションによる配線の信頼性の劣化の問題およびビアの信頼性の劣化の問題が生じてきている。
この2つの問題を解決するために、従来のアルミ配線とタングステンプラグのビアとの組み合わせによる配線構造から、比抵抗率が低く、かつエレクトロマイグレーションに対する耐性が高い銅による、配線及びビアの組み合わせによる配線構造へと使用が移り変わるようになった。
銅配線を用いることによって、従来のアルミ配線に比べて、エレクトロマイグレーションに対する寿命は、一般に10〜100倍程度長くなった。しかし、一方、ビア部分での寿命(エレクトロマイグレーションの耐性)は、ビアと配線界面の影響等のために、配線部分ほどは上がっていない。このため銅配線を用いたLSIでは、ビア部分でのエレクトロマイグレーションの評価が重要となっている。
従来、ビア部分のエレクトロマイグレーションの試験方法には、図5に示すようなビア−配線構造を有するエレクトロンマイグレーション評価装置が用いられている。
図5を参照して、従来のエレクトロンマイグレーション評価装置は、絶縁膜(図示せず)を介在させて上下に設けられた上層配線1と下層配線3と、絶縁膜中に設けられ、上層配線1と下層配線3を接続する2個のビア2とを備える。ビア2と上層配線1と下層配線3とからなる試験パターンに、オーブン等により与えられる高温雰囲気中で、ある一定のストレス電流を、定電流源6より電流印加パッド5を通じて印加することで加速試験を行ない、随時に電圧測定パッド4を通じて電圧計7により抵抗値を観察し、その抵抗の変化率が例えば10%変化したところを、そのストレスでの寿命とするのが一般的である。
ここで平均寿命:MTF(メディアン寿命[h])は、次のようなBlackの経験式で表される。
MTF=A×J−n×exp(Ea/KT)
ここで、A:配線固有の係数、J:電流密度[A/cm]、n:電流密度依存性を示す係数、Ea:活性化エネルギー[eV]、K:ボルツマン定数(8.616×10eV/K)、T:絶対温度[K]である。
この式からわかるように寿命は、温度が高いほど、もしくは電流密度が高いほど、短くなるため、温度及び電流を実際の使用条件より高い条件で加速試験を行なうことで、試験時間の短縮化を行ない、そこから得られた寿命と加速試験時の温度、電流密度からBlackの式より、実際の使用条件での寿命を推測する。これによって、エレクトロマイグレーション信頼性を評価する。正確な寿命を推測するためには、ストレス温度の正確な観察が必要である。
加速試験を短時間で済ませ、測定による時間ロスを少なくするためには、ストレス温度を上げることで解決できるが、一般的なオーブンでは400℃程度が上限であり、特にアルミ配線用に用いられていたオーブンでは250℃程度が限界となる。したがって、銅配線を用いた場合には、試験時間の長時間化を引き起こすこととなる。
また、ストレス電流を上げることで試験時間を短縮化することが可能であるが、この場合、電流を上げるにつれ、ジュール発熱が発生し、配線の温度が上昇するので、オーブンにより与えられる雰囲気温度に加えて、ジュール発熱の温度も考慮する必要がある。
配線のパターンでは、抵抗の上昇率等より、ジュール発熱の温度を比較的に簡単に把握できるが、ビア部分に関しては、次の理由により、ジュール発熱による温度上昇の把握は困難となる。
第一に、ビア部分の抵抗値が配線部分の抵抗値に対して小さく、ビア部分の抵抗上昇率が見積もりにくい。第二に、ビア自体の発熱が上下につながった配線へ放熱するため、この影響で、ビア全体が均一な温度になりにくい。第三に、ジュール発熱によるビアの発熱そのものが、ビアの体積が小さいため小さい、また、周囲の絶縁膜や配線に放熱しやすいので、充分に長い配線に比べ発熱しにくい。
LSI内の配線とビアに則したエレクトロマイグレーションの評価を行なうためには、エレクトロマイグレーション評価装置の構造を、次の現象を考慮した形にする必要がある。
Blech効果とよばれ、電子によって押し流された原子が下流側に溜まることで、その部分に圧縮応力が発生し、上流側では原子が流れ出るため引張応力が発生する。配線の距離が短いほど応力勾配が大きくなり、エレクトロマイグレーションを妨げる方向に力が働くために、原子移動が平衡状態になり、エレクトロマイグレーションが発生しなくなるという現象がある。
この現象は、下記のような式で表される。
J×L=B
ここで、J:電流密度、L:Critical Length、B:定数である。
エレクトロマイグレーションが発生し始める配線長Critical Lengthは、電流密度に反比例することがわかる。ここで、定数Bは配線の材質および試験温度によって変わり、銅においては2500A/cm〜4000A/cm程度である。
LSI内のすべての配線に接続されたビアのエレクトロマイグレーション信頼性を保証するような評価を行なうためには、ビアに接続する配線の長さは充分に長くし、Blech効果の影響を少なくする必要がある。
また、ビアに接続されている配線の余剰(オーバーラップ)部分が大きいと、ビア部分の原子が押し流されても、オーバーラップ部分から原子が供給されるため、エレクトロマイグレーションが発生しにくくなる現象がある。
これらのことを考慮すると、図5に示すような2個のビア2と上層配線1もしくは下層配線3を組み合わせたエレクトロマイグレーション評価装置を各チップ単位でパッケージした後、オーブンで加熱しながら、2MA/cm以下のストレス電流を印加することで、ジュール発熱をなるべく抑えるようにして評価するのが一般的である。ちなみに、図5では、ビア2,2間の配線が上層配線1で行なわれた例が示されている。
しかし、この方法では前述の通りに、温度加速および電流加速も制限されるために、銅のようなエレクトロマイグレーション耐性の高い材料では、ストレス時間の長時間化が必然的に生じてくる。
また、上記のようなオーブンを使った測定方法では、評価パターンをチップ化し、セラミック製のパッケージに封入する必要があるために、高コスト化し、またパッケージのための時間ロス等が発生する。一方で、問題の起こったウェハーをすばやく評価したいニーズがあるために、ウェハーレベルでのエレクトロマイグレーション評価が切望されている。
そこで、高電流のストレスを印加することで、電流加速だけでなく、ジュール発熱により、200℃〜500℃に配線そのものの温度をあげることで、ウェハーレベルで極短時間で、エレクトロマイグレーションを評価する手法も一般化されつつある。この場合も、ビア部分のエレクトロマイグレーションを評価する場合は、前述したビア部分の発熱の見積もりが困難になる。
そこで、図6に示すようなエレクトロマイグレーション評価装置が提案されている(例えば、特許文献1参照)。
このエレクトロマイグレーション評価装置は、2個のビア2と上層配線1と下層配線3とを備える。下層配線3の下にさらに下層の発熱用配線26が設けられている。ビア2と上層配線1と下層配線3とからなる試験パターンに、ある一定のストレス電流を、定電流源6より電流印加パッド5を通じて印加することで加速試験を行ない、随時に電圧測定パッド4を通じて電圧計7により抵抗値を観察する。ここまでは、従来のエレクトロマイグレーション評価装置と同じであるが、発熱用配線26にヒータ用電流源9からヒータ用電流印加パッド8を通じて電流を供給し、発熱用配線26でジュール発熱させることにより温度加速し、ストレス電流はオーブンを用いたときと同程度で行なう点で異なっている。これによって、ウェハーレベルにおける正確なエレクトロマイグレーション評価が行なわれている。
特開平6−151537号公報
しかし、特許文献1に開示された手法では次のような問題が発生する。第1に発熱用配線26に電流を印加するためのヒーター用電流源9が余分に必要になり、測定を行なうために初期コストがかかってしまうこと、第2に発熱用配線26を形成するために余分な工程が必要となり、作成に時間とコストがかかること、第3に発熱用配線26自体がエレクトロマイグレーションにより断線してしまう可能性があることが問題になる。
この発明は上記のような問題を解決するためになされたもので、ビアを含む配線構造のエレクトロマイグレーションに対する信頼性評価を短時間で、正確に、かつ安価に行なうことができるように改良されたエレクトロマイグレーション評価装置を提供することを目的とする。
この発明の他の目的は、そのようなエレクトロマイグレーション評価装置を用いる、半導体装置の配線信頼性評価方法を提供することにある。
この発明にかかるエレクトロマイグレーション評価装置は、下層配線とビアと上層配線とビアを電気的に直列に接続したパターンを複数個電気的に直列に接続し、これを、折り返し部分を設けて複数列に並ぶように構成してなる。上記複数列に並べられたパターンの周囲に、1周以上もしくは1列分以上の長さを有する、ジュール熱を発生させて当該装置を周囲から加熱するための配線がさらに設けられている。
このように構成することにより、各配線からのジュール発熱が相補的になり、ひいては、この評価装置内の温度を一定化させることができる。また、上記複数列に並べられたパターンの周囲に、1周以上もしくは1列分以上の長さを有する、ジュール熱を発生させて当該装置を周囲から加熱するための配線がさらに設けられている。また、両端のビアに挟まれた上記折り返し部分の長さは、20μm以上であるのが好ましい。このように構成することにより、評価対象のビアが周囲温度の影響を受けにくくなるので、評価装置の規模を小さくすることができ、また、パッド等の大きなパターンからの距離も離すことができる。
この発明の好ましい実施態様によれば、上記下層配線及び上層配線の1個当りの長さは、20μm以上1000μm以下である。この範囲の値より短いと、発熱が起こりにくくなり、かつ、Blech効果により、エレクトロマイグレーションも起こりにくくなり、好ましくない。この範囲の値より長いと、抵抗が高くなり、電流を流したときに配線端の電圧差が大きくなり、ひいては、測定器の限界や線間絶縁膜の耐圧が問題になり、好ましくない。
上記下層配線及び上層配線の幅は、0.05μm以上10μm以下であることが好ましい。
幅の狭さの限界はプロセス(微細化度合い)に依存し、0.05μm以上が好ましい。幅がこの範囲より広いと電流密度が下がり、発熱が起こりにくくなるので、測定器の電流値限界によっては発熱しなくなる。
上記下層配線及び上層配線の膜厚は、0.1μm以上1μm以下であることが好ましい。
膜厚は設計またはプロセスに依存し、0.1μm以上が好ましい。膜厚がこの範囲より厚いと電流密度が下がり、発熱が起こりにくくなり、測定器の電流値限界によっては発熱しなくなる。
上記下層配線及び上層配線はアルミ配線によって構成されており、上記ビアはタングステンプラグによって構成されている。
また、上記下層配線及び上層配線は銅配線によって構成され、上記ビアは銅で形成されてもよい。このように構成することにより、今後主流となる銅配線に対応することができる。
この発明の他の局面に従う半導体装置の配線信頼性評価方法は、上述のエレクトロマイグレーション評価装置を用いることを特徴とする。
この発明によれば、各配線からのジュール発熱が相補的になり、ひいては、この評価装置内の温度を一定化させることができる。また、ジュール発熱を利用することで、短時間に測定を終了できる。その結果、LSIにおけるエレクトロマイグレーション評価を正確にかつ短時間に行なうことができる。
この発明のさらに他の局面にかかる方法は、ビアを含む試験配線を電流と電流によるジュール発熱による自己発熱で加速的に劣化させて評価するエレクトロマイグレーション信頼性評価方法にかかり、下層配線とビアと上層配線とビアを電気的に直列に接続したパターンを複数個電気的に直列に接続し、これを、折り返し部分を設けて複数列に並ぶように構成し、上記複数列に並べられたパターンの周囲に、1周以上もしくは1列分以上の長さを有する、ジュール熱を発生させて当該装置を周囲から加熱するための配線がさらに設けられたエレクトロマイグレーション評価装置を用いて行なうことを特徴とする。
ジュール発熱を利用した自己発熱法のエレクトロマイグレーションにおいては、ビア部分の温度を効率的にあげるだけでなく、折り返し配線することでジュール発熱を効率的に活用できるために、比較的に低い電流で同等の温度に上昇させることができ、ひいては、測定器の電流容量を低くおさえることができ、測定器の電圧容量もその分低くできる。
上記下層配線及び上層配線の1個当りの長さは、10μm以上であるのが好ましい。
この発明の他の実施態様によれば、両端のビアに挟まれた上記折り返し部分の長さが20μm以上であるエレクトロマイグレーション評価装置を用いて行なう。
上記下層配線及び上層配線がアルミ配線によって構成されており、上記ビアがタングステンプラグによって構成されていてもよい。また、上記下層配線及び上層配線が銅配線によって構成され、上記ビアが銅で形成されていてもよい。
本発明によれば、加速試験法を用いたビアのエレクトロマイグレーション測定において、高電流ストレスで加速でき、ビア部分の温度も簡単に把握できるために、短時間でかつ正確に測定を行なうことができ、また今後主流となる銅配線に対応することができる。
以下、本発明の実施の形態を、添付図面を参照して説明する。なお、従来例と同一または相当する部分には、同一の参照番号を付し、その説明を繰り返さない。
均一なジュール発熱を行なうためには、配線幅及び配線厚が小さく、かつ配線長が大きい構造にし、さらに、大きな面積を持つ配線に短距離で接続しないことや近傍に放熱源となる配線を配置しないことが重要である。しかし、ビアにおいては前述の通り、そのような構造を形成することは難しく、均一なジュール発熱を行なうことが困難である。
図7に、0.2μm径×0.4μmのビアと0.2μm幅×0.35μm厚×70μm長の単層配線における、ストレス電流とジュール発熱による温度の相関グラフを示す。
この構造においては、配線の方がビアより印加電流に対して発熱しやすいことがわかる。
また、配線においても配線の周囲に大きな配線があったり、これに直接つながっていたりすると、そこへの放熱が大きくなり、配線内のジュール発熱が不均一になりやすく、また配線の長さが短い場合も配線内のジュール発熱が不均一になりやすい
そこで、図1に示すように、上層配線1とビア2と下層配線3を交互に接続し、かつ、これを折り返し部分10を設けて複数列に並ぶように構成することで、各配線1,3からのジュール発熱が相補的になり、ひいては、この評価装置内の温度を一定化させることができ、配線温度とビア部分温度が同一となる。上層配線1及び下層配線3を長くすることで、ジュール発熱の均一化ができ、Blech効果の影響も少なくできる。
図1の評価装置では、上層配線1とビア2と下層配線3の繰り返し回数が少ないと、周辺への放熱によって、外周部での温度低下による影響が無視できなくなる。
そこで、図2に示すように、定電流源6につながる配線の始点と終点に1列分以上の配線11を設けることや、折り返し部分10の配線を充分に長くすることで、エレクトロマイグレーション評価装置内のビア2部分における温度をさらに均一化することができる。このように構成することにより、評価装置内の温度が均一になるので、ストレス電流印加時の抵抗の上昇率と予め求めた温度係数からビアの温度が導出できる。
ジュール発熱を利用した自己発熱法のエレクトロマイグレーションにおいても、上記の構造は有効である。ビア部分の温度を効率的にあげるだけでなく、折り返し配線することでジュール発熱を効率的に活用できるために、比較的に低い電流で同等の温度に上昇させることができ、測定器の電流容量を低く抑えることができ、測定器の電圧容量もその分低くできる。したがって、図6の装置で設けられたような、発熱用配線26も必要がない。
また、アルミ配線用の、オーブン温度が低いエレクトロマイグレーション測定器を用いて、銅配線を評価する場合でも、本発明を用いればビア部分の温度を把握できるので、オーブンの限界温度とストレス電流によるジュール発熱を利用することで、短時間に測定を終了できる。
これにより、LSIにおけるエレクトロマイグレーション評価を正確にかつ短時間に行なうことができ、今後主流となる銅配線に対応することができる。また、Blech効果等のエレクトロマイグレーション測定に影響を与える現象の影響も少なく出来る。
以下に、本発明の実施例を詳細に説明する。
(参考例)
図1は、参考例にかかるエレクトロマイグレーション評価装置の概念図である。
4端子抵抗測定を行なうために、配線20の始点と終点が、電流印加パッド1組5,5と電圧測定パッド1組4,4に接続されている。この配線20は、上層配線1とビア2と下層配線3とビア2を1構成単位とし、これが複数個繰り返して直列に接続された構成となっている。
図のように、複数回にわたって折り返すような折り返し部10を設けた形状にすることと、および一列あたりに前述した1構成単位の上層配線1とビア2と下層配線3とビア2を複数個つなげた形状にすることで、評価装置内の温度を均一化することができる。
このエレクトロマイグレーション評価装置の外周部は中心部に対して、温度が低くなる傾向があるので、折り返しの回数を増やし、1列あたりの上層配線1とビア2と下層配線3とビア2の構成単位を増やすと、温度の均一性が上がる。
さらにBlech効果の抑制、及び配線の温度均一性確保のために、1構成単位中の上層1および下層配線3の長さを20μm以上1000μm以下にすることが望ましい。この範囲の値より短いと、発熱が起こりにくくなり、かつ、Blech効果により、エレクトロマイグレーションも起こりにくくなり、好ましくない。この範囲の値より長いと、抵抗が高くなり、電流を流したときに配線端の電圧差が大きくなり、測定器の限界や線間絶縁膜の耐圧が問題になり、好ましくない。
下層配線3及び上層配線1の幅は、0.05μm以上10μm以下であることが好ましい。幅の狭さの限界はプロセス(微細化度合い)に依存し、0.05μm以上が好ましい。幅がこの範囲より広いと電流密度が下がり、発熱が起こりにくくなるので、測定器の電流値限界によっては発熱しなくなる。
下層配線3及び上層配線1の膜厚は、0.1μm以上1μm以下であることが好ましい。膜厚は設計またはプロセスに依存し、0.1μm以上が好ましい。膜厚がこの範囲より厚いと電流密度が下がり、発熱が起こりにくくなり、測定器の電流値限界によっては発熱しなくなる。
ビア2の径はもちろん、配線とビアのオーバーラップはLSI設計で規定される最小値にすることで、先述の配線のオーバーラップ部分からの原子の供給を少なくでき、実際のLSI信頼性に則したエレクトロマイグレーション評価となる。配線間の距離もできるだけLSI設計で規定される最小値にすることで、評価装置内の温度のムラを抑えることができる。
他の注意点としては、できるだけパッド4,5と被試験対象のビア2を10μm以上の充分な距離を離すことが望ましい。なぜなら、パッド4,5が放熱源となり、評価装置内の温度の不均一性の原因となり、正確な評価の妨げとなる可能性がある。
さて、これまで多くの構成単位を持ち、かつ配線長が望ましいと説明してきたが、これを達成するにはいくつかの制約が発生する。
最大の制約は測定装置の電圧測定限界である。例えば、銅で形成された0.2μm幅×0.35μm厚×100μm長の上層配線1および下層配線3で、200構成単位用いられた場合、ビア2の抵抗を無視したとしても、350℃雰囲気中では25000Ω程度になり、0.20μm径のビアに対して5MA/cm程度のストレス電流密度を与える場合、印加電流は1.57mAとなり、この評価装置の両端の電圧差は40V弱となる。一般的なLSI評価用測定器では、電圧測定上限が20V〜200V程度であり、その限界を超さないように充分なマージンを持った設計にするように考慮する必要がある。
その他の制約は、評価パターンの大きさである。特に1列あたりに多くの構成単位を用いると、一列あたりの長さが大きくなるので、設計上制約がでる場合が多い。
また、図1のように配線20の始点側と終点側が隣合う形状の場合は、配線間の絶縁膜の耐圧にも考慮した設計にする必要がある。
次に具体的に、試験方法を説明する。上記に記すように適切に設計されたエレクトロマイグレーション評価装置をLSI作成と同等の工程、もしくは同等の配線工程で作成した後、ウェハーからチップ化を行ない、高熱に耐えられるセラミックパッケージに封入する。
その後、銅配線では200〜400℃雰囲気のオーブン中で、評価装置内のビア2に対して10MA/cm以下のストレス電流を印加する。ストレス電流に関しては、上記の電流以上印加して、ジュール発熱を起こさせてオーブン温度を補うようにしてもよい。
電流を印加しながら、4端子測定法を用いて抵抗を常に測定するようにし、断線もしくは抵抗値の上昇率が規定値、例えば10%上昇したところをその評価装置での寿命とする。
同時にもしく順番に、15個以上の評価装置での寿命を測定し、その結果を正規対数分布関数もしくはワイブル分布関数に当てはめて、その傾向から0.1%不良の寿命を予測する。
その後、Blackの式を用いて、LSI最大動作保証条件での温度、電流とストレス温度、ストレス電流から加速係数を求める。0.1%不良の寿命と加速係数との積がLSIの配線の寿命となる。
なお、エレクトロマイグレーション評価装置をLSI作成と同等の工程、もしくは同等の配線工程で作成するので、コストは高くならない。
(実施例
図2は、実施例にかかるエレクトロマイグレーション評価装置の概念図である。
本実施例は参考例を発展させたもので、装置内のさらなる温度の均一化を、電流印加用の配線11を配線―ビア列に対して始点側と終点側で平行に1往復配置することと、各列の両端のビア2、2にはさまれた折り返し部分10の配線の長さを20μm以上にすることで達成している。
折り返し部分10の配線の寸法は、配線―ビア列の配線1,3と同じ幅、同じ厚さにすることが望ましい。
このように構成することにより、評価対象のビア2が周囲温度の影響を受けにくくなるので、評価装置の規模を小さくすることができ、パッド4,5等の大きなパターンとビア2の距離も離すことができる。
このときも実施例1で述べた測定器限界、絶縁膜の耐圧を考慮した設計が必要であり、折り返し部分10では配線の角の内側に電流が集中するので、図2のように折り返し部分10の線幅を大きくすることや、図3のように45度のセリフパターン14をつける等の対策を行なうことが望ましい。また、図3のように、折り返し部分10は、エレクトロマイグレーションの影響を受けないように、多数のビア2と幅広い配線の組み合わせで行なっても良い。
また、図4に示すように、電流印加用の配線15,16を、試験ビア−配線に対して始点側と終点側で、周囲に1周以上、回す設計にすれば、折り返し部分10の対策は不必要になる。測定及び寿命推測方法は実施例1と同じである。なお、図4において、図1に示す部材と同一または相当する部分には、同一の参照番号を付し、その説明を繰り返さない。(実施例
実施例に記載のエレクトロマイグレーション評価装置において、銅配線においては、20MA/cm2以上の高電流密度の電流ストレスを印加することで、ジュール発熱による自己発熱によって、ウエハーレベルでのエレクトロマイグレーション測定を行なう場合には、次の点で配慮が必要である。
電流密度が高いのでBlech効果におけるCritical Lengthが短くなり、試験ビア−配線の配線長をオーブンを用いた場合より短くできるが、配線長は10μm以上あることが発熱の均一性の確保を含めて望ましい。
さらにオーブンを使用した場合より高電流を印加したうえに、配線温度も高くなる場合があり、評価装置の両端電圧が高くなるので、設計において、この点の考慮は充分行なう必要がある。
測定方法については、まず印加電流1MA/cm以下での抵抗を4端子測定法で測定し、次に先述の高電流密度の電流ストレス電流を印加し、ジュール発熱を発生させ、両方の抵抗の変化率から配線温度を求める。規定の配線温度、例えば銅配線では350℃以上になるようにストレス電流を設定する。
そのストレス電流を維持しながら、かつ常に抵抗値を測定しながら、断線もしくは抵抗値の上昇率が規定値、例えば10%、上昇したところをその評価装置での寿命とする。その後の寿命の導出方法は、実施例1と同じである。
なお、上記実施例では、銅配線を例示したが、この発明はこれに限られるものでなく、銅合金の配線、アルミ、AlSi合金の配線であってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明のエレクトロマイグレーション評価装置を用いると、LSIにおけるビアのエレクトロマイグレーション信頼性試験を簡単にかつ効率的に行なうことができる。
参考例にかかるエレクトロマイグレーション評価装置の概念図である。 実施例にかかるエレクトロマイグレーション評価装置の概念図である。 実施例にかかるエレクトロマイグレーション評価装置の変形例を示す図である。 実施例にかかるエレクトロマイグレーション評価装置のさらなる変形例を示す図である。 従来のエレクトロンマイグレーション評価装置(パッケージレベル)の概念図である。 他の従来のエレクトロンマイグレーション評価装置(ウエハーレベル)の概念図である。 配線とビアの、ストレス電流とジュール発熱温度との関係を示す図である。
符号の説明
1: 上層配線
2: ビア
3: 下層配線
4: 電流印加パッド
5: 電圧測定パッド
10: 配線折り返し部
11、15、16: 電流印加用配線

Claims (13)

  1. 下層配線とビアと上層配線とビアを電気的に直列に接続したパターンを複数個電気的に直列に接続し、これを、折り返し部分を設けて複数列に並ぶように構成し、
    前記複数列に並べられたパターンの周囲に、1周以上もしくは1列分以上の長さを有する、ジュール熱を発生させて当該装置を周囲から加熱するための配線がさらに設けられたエレクトロマイグレーション評価装置。
  2. 前記下層配線及び上層配線の1個当りの長さは、20μm以上1000μm以下であることを特徴とする、請求項1に記載のエレクトロマイグレーション評価装置。
  3. 前記下層配線及び上層配線の幅は、0.05μm以上10μm以下であることを特徴とする請求項1または2に記載のエレクトロマイグレーション評価装置。
  4. 前記下層配線及び上層配線の膜厚は、0.1μm以上1μm以下であることを特徴とする請求項1から3のいずれか1項に記載のエレクトロマイグレーション評価装置。
  5. 両端のビアに挟まれた前記折り返し部分の長さは、20μm以上である請求項1または2に記載のエレクトロマイグレーション評価装置。
  6. 前記下層配線及び上層配線はアルミ配線によって構成されており、前記ビアはタングステンプラグによって構成されている請求項1に記載のエレクトロマイグレーション評価装置。
  7. 前記下層配線及び上層配線は銅配線によって構成されており、前記ビアは銅で形成されている請求項1に記載のエレクトロマイグレーション評価装置。
  8. 請求項1からのいずれか1項に記載のエレクトロマイグレーション評価装置を用いた、半導体装置の配線信頼性評価方法。
  9. ビアを含む試験配線を電流と電流によるジュール発熱による自己発熱で加速的に劣化させて評価するエレクトロマイグレーション信頼性評価方法において、
    下層配線とビアと上層配線とビアを電気的に直列に接続したパターンを複数個電気的に直列に接続し、これを、折り返し部分を設けて複数列に並ぶように構成し、
    前記複数列に並べられたパターンの周囲に、1周以上もしくは1列分以上の長さを有する、ジュール熱を発生させて当該装置を周囲から加熱するための配線がさらに設けられたエレクトロマイグレーション評価装置を用いて行なうことを特徴とする半導体装置の配線信頼性評価方法。
  10. 前記下層配線及び上層配線の1個当りの長さは、10μm以上であることを特徴とする、請求項に記載の半導体装置の配線信頼性評価方法。
  11. 両端のビアに挟まれた前記折り返し部分の長さが20μm以上であるエレクトロマイグレーション評価装置を用いて行なう請求項に記載の半導体装置の配線信頼性評価方法。
  12. 前記下層配線及び上層配線がアルミ配線によって構成されており、前記ビアがタングステンプラグによって構成されているエレクトロマイグレーション評価装置を用いて行なう請求項に記載の半導体装置の配線信頼性評価方法。
  13. 前記下層配線及び上層配線が銅配線によって構成されており、前記ビアが銅で形成されているエレクトロマイグレーション評価装置を用いて行なう請求項に記載の半導体装置の配線信頼性評価方法。
JP2004094603A 2004-03-29 2004-03-29 エレクトロマイグレーション評価装置およびそれを用いた半導体装置の配線信頼性評価方法 Expired - Fee Related JP4148911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004094603A JP4148911B2 (ja) 2004-03-29 2004-03-29 エレクトロマイグレーション評価装置およびそれを用いた半導体装置の配線信頼性評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004094603A JP4148911B2 (ja) 2004-03-29 2004-03-29 エレクトロマイグレーション評価装置およびそれを用いた半導体装置の配線信頼性評価方法

Publications (2)

Publication Number Publication Date
JP2005285903A JP2005285903A (ja) 2005-10-13
JP4148911B2 true JP4148911B2 (ja) 2008-09-10

Family

ID=35183991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004094603A Expired - Fee Related JP4148911B2 (ja) 2004-03-29 2004-03-29 エレクトロマイグレーション評価装置およびそれを用いた半導体装置の配線信頼性評価方法

Country Status (1)

Country Link
JP (1) JP4148911B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602205B2 (en) * 2008-02-19 2009-10-13 Qualitau, Inc. Electromigration tester for high capacity and high current
JP4945503B2 (ja) * 2008-04-15 2012-06-06 株式会社日立製作所 プローブ顕微鏡及び絶縁不良の検査装置,絶縁不良検査方法
CN104576613B (zh) * 2013-10-29 2017-08-25 中芯国际集成电路制造(上海)有限公司 电迁移测试方法及结构
JP7386217B2 (ja) * 2021-11-16 2023-11-24 アオイ電子株式会社 半導体装置および配線基板

Also Published As

Publication number Publication date
JP2005285903A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US5497076A (en) Determination of failure criteria based upon grain boundary electromigration in metal alloy films
KR100582831B1 (ko) 반도체 배선의 전자이동특성의 가속화된 결정을 위한 방법및 장치
US7804291B2 (en) Semiconductor test device with heating circuit
JPS63196054A (ja) 集積回路においてスポット欠陥を検出する装置及び方法
US9875964B2 (en) Semiconductor device components and methods
US9472476B2 (en) System and method for test structure on a wafer
US20070013363A1 (en) Test structure design for reliability test
JP5435713B2 (ja) 半導体装置の製造方法、製造プログラム、及び半導体装置
JP2023522718A (ja) 試験サンプルの温度変調特性の測定
JP4148911B2 (ja) エレクトロマイグレーション評価装置およびそれを用いた半導体装置の配線信頼性評価方法
US6513000B1 (en) Simulation method of wiring temperature rise
US20120136599A1 (en) Wire verification method, wire verification apparatus and wire verification program for semiconductor integrated circuit
JPH07135242A (ja) 半導体装置
US6770847B2 (en) Method and system for Joule heating characterization
JP2005347612A (ja) ウェハトレイ及びウェハバーンインユニット、それを用いたウェハレベルバーンイン装置並びに半導体ウェハの温度制御方法
US20040155316A1 (en) Evaluation wiring pattern and evaluation method for evaluating reliability of semiconductor device, and semiconductor device having the same pattern
US8555216B2 (en) Structure for electrically tunable resistor
CN100372092C (zh) 内连线金属层结构的测试方法
JP3937383B2 (ja) 半導体装置の試験方法
TWI502179B (zh) Apparatus and method for measuring the internal stress of electronic construction
JP2008204975A (ja) 半導体装置の検査装置及びそれを用いた検査方法
TWI472010B (zh) 導孔鏈結構與測試方法
CN116564937A (zh) 测试结构及其形成方法、测试方法
JPH0955416A (ja) 半導体装置における金属配線の信頼性評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees