JP4147827B2 - High frequency switch circuit and communication device using the same - Google Patents

High frequency switch circuit and communication device using the same Download PDF

Info

Publication number
JP4147827B2
JP4147827B2 JP2002169583A JP2002169583A JP4147827B2 JP 4147827 B2 JP4147827 B2 JP 4147827B2 JP 2002169583 A JP2002169583 A JP 2002169583A JP 2002169583 A JP2002169583 A JP 2002169583A JP 4147827 B2 JP4147827 B2 JP 4147827B2
Authority
JP
Japan
Prior art keywords
switch
frequency
switch circuit
frequency switch
spdt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002169583A
Other languages
Japanese (ja)
Other versions
JP2004015688A (en
Inventor
裕章 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002169583A priority Critical patent/JP4147827B2/en
Publication of JP2004015688A publication Critical patent/JP2004015688A/en
Application granted granted Critical
Publication of JP4147827B2 publication Critical patent/JP4147827B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Transceivers (AREA)
  • Radio Transmission System (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高周波スイッチ回路、およびこれを用いた通信機器に関し、特には、高周波スイッチ回路を構成するスイッチ素子による挿入損失を低減するための技術に関する。
【0002】
【従来の技術】
無線通信用などの通信機器においては、フェージング対策のためにダイバーシティシステムが採用される場合がある。特に、無線通信機器では、2つのアンテナを互いに所定距離だけ離して配置し、受信状態に応じて各アンテナで受信される信号を切り換えるいわゆる空間ダイバーシティ受信方式を採用したものがある。
【0003】
このようなダイバーシティシステムを採用するには、メインアンテナおよびダイバーシティアンテナがそれぞれ接続される2つのポートと、送信回路および受信回路がそれぞれ接続される2つのポートとの計4つのポートを送受信状態に応じてそれぞれ切り換えて選択する必要がある。そのため、従来技術では、たとえば図9に示すような構成を備えた高周波スイッチ回路が使用されている。
【0004】
すなわち、この高周波スイッチ回路51は、上下一対のSPDT(Single Pole Dual Through,単極双投型)スイッチ21,31を備える。一方のSPDTスイッチ21は、2つのポートP1,P2、2つのスルースイッチ素子SW1,SW2、および2つのシャントスイッチ素子SW5,SW6を有する。同様に、他方のSPDTスイッチ31は、2つのポートP3,P4、2つのスルースイッチ素子SW3,SW4、および2つのシャントスイッチ素子SW7,SW8を有する。そして、各々のSPDTスイッチ21,31の中央のポート(シングルポール)P0同士が互いに接続されてダイバーシティシステムに対応できるように構成されている。
【0005】
すなわち、たとえば、一方のSPDTスイッチ21は通信装置側に配置されるもので、2つのポートP1,P2の内、一方側のポートP1に送信回路が、他方側のポートP2に受信回路がそれぞれ接続される。また、他方のSPDTスイッチ31はアンテナ側に配置されるもので、2つのポートP3,P4の内、一方側のポートP3にメインアンテナが、他方側のポート4にダイバーシティアンテナがそれぞれ接続される。なお、この高周波スイッチ回路51は上下対称形なので、上記とは逆に、一方のSPDTスイッチ21がアンテナ側に配置され、他方のSPDTスイッチ31が通信装置側に配置されてもよい。
【0006】
上記の各スルースイッチ素子SW1〜SW4は、信号線路の途中に挿入されており、送受信状態に応じて各スルースイッチ素子SW1〜SW4がオン/オフされることで各ポートP1〜P4間が選択的に接続される。また、各シャントスイッチ素子SW5〜SW8は信号線路と接地との間に挿入されており、スルースイッチ素子SW1〜SW4をオフにした場合にも高周波信号が漏れ出ることがあるので、スルースイッチ素子SW1〜SW4のオフに応じてシャントスイッチ素子SW5〜SW8をオンにしてアイソレーションを確保するようになっている。
【0007】
上記構成の高周波スイッチ回路51において、送受信状態に応じて実際に接続されるポート間は、ポートP1とポートP3、ポートP1とポートP4、ポートP2とポートP3、ポート2とポートP4の4通りであり、このように4通りの接続状態が得られるように各スイッチ素子SW1〜SW8のオン/オフ状態が選択される。
【0008】
たとえば、送信回路からの信号をメインアンテナを介して送信する場合、2つのポートP1,P3間を接続する必要があるが、その場合には、SW1,SW3のスルースイッチ素子がオン、SW2,SW4のスルースイッチ素子がオフ、SW5,SW7のシャントスイッチ素子がオフ、SW6,SW8のシャントスイッチ素子がオンになる。これにより、一方側のポートP1から入力された送信信号はスルースイッチ素子SW1,SW3を介して他方側のポートP3に接続された図示しないメインアンテナを介して送信される。
【0009】
図10はスイッチ素子SW1〜SW8として電界効果トランジスタ(以下、FETと表記する)を使用した場合の従来のダイバーシティシステム対応の高周波スイッチ回路の構成を示す回路図である。
【0010】
この高周波スイッチ回路52の基本的な構成は、図9に示した高周波スイッチ回路51と同じであるが、図10の場合、各スイッチ素子SW1〜SW8がFETであるため、各スイッチ素子SW1〜SW8のゲートには抵抗R1〜R8を介して制御端子D1〜D8が接続されている。また、各シャントスイッチ素子SW5〜SW8のドレインには、単一の正電源で駆動させるために信号周波数におけるインピーダンスが十分に小さい直流カット用のキャパシタC1〜C4がそれぞれ接続されて高周波的に接地されている。
【0011】
この構成において、たとえば、2つのポートP1,P3間を接続する場合、制御端子D1,D3に正の制御電圧Vcol(たとえば3V)が印加されてSW1,SW3のスルースイッチ素子がオン、制御端子D2,D4に0vが印加されてSW2,SW4のスルースイッチ素子がオフ、制御端子D5,D7に0vが印加されてSW5,SW7のシャントスイッチ素子がオフ、制御端子D6,D8に正の制御電圧Vcol(たとえば3V)が印加されてSW6,SW8のシャントスイッチ素子がオンとなる。これにより、一方側のポートP1がスルースイッチ素子SW1,SW3を介して他方側のポートP3に接続される。
【0012】
【発明が解決しようとする課題】
ところで、図9および図10に示したような高周波スイッチ回路において、オン状態にあるスイッチ素子を介していずれかのポート間が接続されている場合、オン状態にあるスイッチ素子は抵抗素子として作用し、また、オフ状態にあるスイッチ素子は容量素子として作用する。
【0013】
たとえば、前述のように2つのポートP1,P3間を接続する場合、SW1,SW3のスルースイッチ素子がオン、SW2,SW4のスルースイッチ素子がオフ、SW5,SW7のシャントスイッチ素子がオフ、SW6,SW8のシャントスイッチ素子がオンとなるが、この状態を等価回路で示すと図11に示すようになる。つまり、オン状態にあるスルースイッチ素子SW1,SW3およびシャントスイッチ素子SW6,SW8は抵抗素子として、オフ状態にあるスルースイッチ素子SW2,SW4およびシャントスイッチ素子SW5,SW7は容量素子としてそれぞれ作用する。
【0014】
したがって、図11から分かるように、オフ状態にあるスイッチ素子SW2,SW4,SW5,SW7は2つのポートP1,P3間の信号線路に対して接地との間に接続された寄生容量として存在するため、信号線路の挿入損失を劣化させる原因となる。特に、ダイバーシティシステム対応のために2つのSPDTスイッチ21,31(または22,32)を組み合わせた構成とした場合には信号線路の途中に挿入されるスイッチ素子の数も多くなるため、挿入損失の劣化の影響が大きくなる。
【0015】
しかも、各スイッチ素子SW1〜SW8がFETで構成されている場合、スルースイッチ素子SW1〜SW4がオンして抵抗素子として作用する場合の抵抗値の低減を図るためにゲート幅を大きくすると、逆にこれらのスルースイッチ素子SW1〜SW4がオフして容量素子として作用する場合の容量値が大きくなる。その結果、たとえば、図11に示す例においては、2つのポートP1,P3間の信号線路に信号を流した場合、オフしているスルースイッチ素子SW2,SW4の信号漏れが大きくなって挿入損失が劣化する。これらの影響は信号周波数が高くなるほどさらに顕著になる。
【0016】
本発明は、このような不都合に鑑みて創案されたものであり、所要の周波数帯域内におけるスイッチ素子による挿入損失の劣化を改善したダイバーシティシステム対応の高周波スイッチ回路、およびこのような高周波スイッチ回路が組み込まれた通信機器を提供することを課題とする。
【0017】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、次のようにしている。
すなわち、請求項1記載の発明に係る高周波スイッチ回路は、一対のSPDTスイッチのシングルポール同士を互いに接続して構成された高周波スイッチ回路において、前記一対のSPDTスイッチはいずれも各端子間にスルー用のスイッチ素子とシャント用のスイッチ素子とを備えてなり、前記一対のSPDTスイッチのシングルポール同士の間にインダクタを介在させ、前記スイッチ素子がオフ状態のときの容量値と、前記インダクタのインダクタンス成分を用いてローパスフィルタを構成したことを特徴としている。
【0018】
このようなインダクタを設けることにより、信号線路の途中でオフ状態にあるスイッチ素子は従来の単なる寄生容量としての存在から、インダクタとの関係によってローパスフィルタとして作用するようになる。そして、このローパスフィルタのカットオフ周波数が所要の周波数帯域よりも大きくなるように、このインダクタのインダクタンス成分を寄生容量の容量値の大きさに応じて設定することにより、所要の周波数帯域内での挿入損失の劣化を改善することができる。
【0019】
請求項2記載の発明に係る高周波スイッチ回路は、請求項1記載の発明の構成において、前記SPDTスイッチを構成する各スイッチ素子は電界効果トランジスタからなることを特徴としている。これにより、高周波スイッチ回路の全体構成が極めて小型化される。
【0020】
請求項3記載の発明に係る高周波スイッチ回路は、請求項2記載の発明の構成において、前記電界効果トランジスタはマルチゲート型のものであることを特徴としている。これにより、低い動作電圧で高い電力をオン/オフでき、しかも、複数の電界効果トランジスタを直列に多段接続したものに比べて全体構成を簡素化することができる。
【0021】
請求項4記載の発明に係る高周波スイッチ回路は、請求項1記載の発明の構成において、前記SPDTスイッチを構成する各スイッチ素子は複数の電界効果トランジスタが順次直列に接続されてなることを特徴としている。これにより、各スイッチ素子を単一の電界効果トランジスタで構成する場合に比べて、低い動作電圧で高い電力をオン/オフすることができる。
【0022】
請求項5記載の発明に係る高周波スイッチ回路は、請求項1ないし請求項4の発明の構成において、SPDTスイッチを構成する各スイッチ素子の内、信号線路と接地との間に設けられているシャント用のスイッチ素子には、さらに接地との間にインダクタとキャパシタとからなる直列共振回路が介在されていることを特徴としている。これにより、ポート間を接続した場合のアイソレーション特性を改善することができる。
【0023】
請求項6記載の発明に係る通信機器は、請求項1〜請求項5のいずれかに記載した高周波スイッチ回路を組み込んで構成されていることを特徴としている。このようにすれば、信号の送受信の際に挿入損失の少ない優れた特性をもつ通信機器が得られる。
【0024】
【発明の実施の形態】
(実施の形態1)
図1は本発明の実施の形態1に係る高周波スイッチ回路の構成を示す回路図であり、図9に示した従来技術と対応する構成部分には同一の符号を付す。
【0025】
この実施の形態1に係る高周波スイッチ回路11は、ダイバーシティシステム対応のもので、上下一対のSPDTスイッチ21,31を備える。そして、この実施の形態1の特徴として、各SPDTスイッチ21,31の中央のシングルポール同士がインダクタL0を介して互いに接続されている。
【0026】
一方のSPDTスイッチ21は、2つのポートP1,P2、2つのスルースイッチ素子SW1,SW2、および2つのシャントスイッチ素子SW5,SW6を有する。同様に、他方のSPDTスイッチ31は、2つのポートP3,P4、2つのスルースイッチ素子SW3,SW4、および2つのシャントスイッチ素子SW7,SW8を有する。そして、一方のSPDTスイッチ21は通信装置側に、他方のSPDTスイッチ31はアンテナ側に配置されている。なお、その逆に一方のSPDTスイッチ21がアンテナ側に、他方のSPDTスイッチ31が通信装置側に配置された構成であってもよい。
【0027】
上記の各スルースイッチ素子SW1〜SW4およびシャントスイッチ素子SW5〜SW8の役目は図9に示した従来の場合と同様であり、また、各ポートP1〜P4の相互間を接続する場合の各スイッチ素子SW1〜SW8のオン/オフ状態の設定も従来の場合と同様であるから、ここでは詳しい説明は省略する。
【0028】
次に、図1に示した高周波スイッチ回路11において、両SPDTスイッチ21,31のシングルポール同士の間に介在させたインダクタL0の作用について説明する。
【0029】
たとえば、前述のように2つのポートP1,P3間を接続する場合、SW1,SW3のスルースイッチ素子がオン、SW2,SW4のスルースイッチ素子がオフ、SW5,SW7のシャントスイッチ素子がオフ、SW6,SW8のシャントスイッチ素子がオンになる。
【0030】
このとき、オン状態にあるスルースイッチ素子SW1,SW3およびシャントスイッチ素子SW6,SW8は抵抗素子として、オフ状態にあるスルースイッチ素子SW2,SW4およびシャントスイッチ素子SW5,SW7は容量素子として作用するので、この状態を等価回路で示すと図2に示すようになる。
【0031】
ここで、この実施の形態1のように、SPDTスイッチ21,31の中央のシングルポール同士の間にインダクタL0を設けた場合には、図2の破線で囲んだ部分がローパスフィルタとして作用するようになる。つまり、信号線路の途中でオフ状態にあるスルースイッチ素子SW2,SW4は単なる寄生容量としての存在から、インダクタL0との関係によりLCローパスフィルタとしての役割を担うようになる。
【0032】
したがって、このローパスフィルタのカットオフ周波数が所要の周波数帯域よりも大きくなるように、このインダクタL0のインダクタンス成分を、オフ状態にある2つのスルースイッチ素子SW2,SW4の容量値の大きさに応じて設定することにより、高い周波数帯域まで広帯域に挿入損失の劣化を改善することができる。
【0033】
この実施の形態1の高周波スイッチ回路11において図2に示した等価回路を構成した場合と、従来の高周波スイッチ回路51で図11に示した等価回路を構成した場合とについて、周波数と挿入損失との関係をシミュレーションして調べた結果を図3に示す。なお、ここでは、インダクタL0のインダクタンス値を1nHとし、また、スルースイッチ素子SW1〜SW4がオンして抵抗素子として作用する場合の抵抗値を3Ω、スルースイッチ素子SW1〜SW4がオフして容量素子として作用する場合の容量値を0.3pF、シャントスイッチ素子SW5〜SW8がオンして抵抗素子として作用する場合の抵抗値を6Ω、シャントスイッチ素子SW5〜SW8がオフして容量素子として作用する場合の容量値を0.15pFとしている。
【0034】
図3から分かるように、周波数が10GHz以下の範囲では、図2に示した等価回路の周波数に対する挿入損失(同図中に実線で示す)は、図11に示した従来の等価回路の周波数に対する挿入損失(同図中に破線で示す)に比べて挿入損失の劣化の割合が少なく、広い帯域にわたって挿入損失の劣化が改善されていることが理解される。なお、15〜20GHzあたりにローパスフィルタとしてのカットオフ周波数が存在するため、それ以上の周波数では挿入損失は劣化するが、所要の周波数の帯域外であるので何ら問題はない。
【0035】
(実施の形態2)
図4は本発明の実施の形態2に係る高周波スイッチ回路の構成を示す回路図であり、図10に示した従来技術と対応する構成部分には同一の符号を付す。
【0036】
この実施の形態2における高周波スイッチ回路12の基本的な構成は、図1に示した高周波スイッチ回路11と同じであって、上下一対のSPDTスイッチ22,32を備え、各SPDTスイッチ22,32の中央のシングルポール同士がインダクタL0を介して互いに接続されている。
【0037】
また、この実施の形態2の高周波スイッチ回路12の場合、各スイッチ素子SW1〜SW8としてFETが使用されており、そのため、各スイッチ素子SW1〜SW8のゲートには抵抗R1〜R8を介して制御端子D1〜D8が接続されている。さらに、各シャントスイッチ素子SW5〜SW8のドレインには単一の正電源で駆動させるために信号周波数におけるインピーダンスが十分に小さい直流カット用のキャパシタC1〜C4がそれぞれ個別に接続されて高周波的に接地されている。
【0038】
上記の各スルースイッチ素子SW1〜SW4およびシャントスイッチ素子SW5〜SW8の役目は図11に示した従来の場合と同様であり、また、各ポートP1〜P4の相互間を接続する場合の各スイッチ素子SW1〜SW8のオン/オフ状態の設定も従来の場合と同様であるから、ここでは詳しい説明は省略する。
【0039】
この実施の形態2の高周波スイッチ回路12において図2に示した等価回路を構成した場合と、従来の高周波スイッチ回路52で図11に示した等価回路を構成した場合とについて、周波数と挿入損失との関係を調べた結果を図5に示す。なお、ここでは、インダクタL0のインダクタンス値や、各スイッチ素子SW1〜SW8がオンした場合の抵抗値やオフした場合の容量値は、実施の形態1の場合と同じ値に設定している。
【0040】
図5から分かるように、この実施の形態2の場合も周波数が10GHz以下の範囲では、図2に示した等価回路の周波数に対する挿入損失(同図中に実線で示す)は、図11に示した従来の等価回路の周波数に対する挿入損失(同図中に破線で示す)に比べて挿入損失の劣化の割合が少なく、広い帯域にわたって挿入損失の劣化が改善されていることが理解される。
【0041】
(実施の形態3)
図6は本発明の実施の形態3に係る高周波スイッチ回路の構成を示す回路図であり、図4に示した実施の形態2に係る高周波スイッチ回路と対応する構成部分には同一の符号を付す。
【0042】
この実施の形態3の高周波スイッチ回路13の基本的な構成は、図4に示した高周波スイッチ回路12と同じであって、上下一対のSPDTスイッチ23,33を備え、各SPDTスイッチ23,33の中央のシングルポール同士がインダクタL0を介して互いに接続されている。
【0043】
また、各シャントスイッチ素子SW5〜SW8のドレインには、キャパシタC6〜C9とインダクタL1〜L4を直列に接続して直列共振回路41〜44が構成されている。この場合のインダクタL1〜L4は、専用の素子を用いる他、インダクタンス成分をもつボンディングワイヤやパッケージリードなどを利用することもできる。
その他の構成は図4に示した実施の形態2の場合と同様であるから、ここでは詳しい説明は省略する。
【0044】
ここで、キャパシタC6〜C9とインダクタL1〜L4からなる各直列共振回路41〜44が所望の周波数で直列共振するように容量値やインダクタンス値を設定すれば、各シャントスイッチ素子SW5〜SW8がオンした際、信号線路から各シャントスイッチ素子SW5〜SW8をみた状態でのインピーダンスを低くすることができる。このため、各ポートP1〜P4の相互間を接続した場合に余分な信号漏れが生じないようにアイソレーション特性を改善することができる。たとえば、各直列共振回路41〜44を5GHzで共振させるためには、各キャパシタC6〜C9の容量値を1pF、各インダクタL1〜L4のインダクタンス値を1nHとすればよい。
【0045】
(実施の形態4)
図7は本発明の実施の形態4に係る高周波スイッチ回路の構成を示す回路図であり、図6に示した実施の形態3に係る高周波スイッチ回路と対応する構成部分には同一の符号を付す。
【0046】
この実施の形態4の高周波スイッチ回路14の基本的な構成は、図6に示した高周波スイッチ回路13と同じであって、上下一対のSPDTスイッチ24,34を備え、各SPDTスイッチ24,34の中央のシングルポール同士がインダクタL0を介して互いに接続されている。
【0047】
また、図6に示した実施の形態3では、FETからなる各シャントスイッチ素子SW5〜SW8に対して個別にキャパシタC1〜C4とインダクタL1〜L4からなる各直列共振回路41〜44を接続しているが、この実施の形態4では、シャントスイッチ素子SW5〜SW8のドレインを共通に接続した上で、これらをキャパシタC5とインダクタL5からなる1つの直列共振回路45を介して接地した構成としている。このような構成とすると、キャパシタやインダクタの数を削減できるため、チップサイズの小型化やパッケージ端子の削減が可能となる。
その他の構成および作用は図6に示した実施の形態3の場合と同様であるから、ここでは詳しい説明は省略する。
【0048】
上記の各実施の形態1〜4に対して、さらに次のような変形例や応用例を考えることができる。
【0049】
▲1▼ 上記の実施の形態1〜4において、一対のSPDTスイッチの中央のシングルポール同士の間に介在されるインダクタL0は専用の素子を用いているが、その代わりに、インダクタ成分を有するボンディングワイヤやパッケージリードを利用することも可能である。
【0050】
▲2▼ 上記の実施の形態1〜4では、高周波スイッチ回路11〜14は全体が1チップとして形成されたものを前提としたが、本発明はこれに限らず、各々のSPDTスイッチ21と31,22と32,23と33,24と34を予め別チップとして製作しておき、各チップのシングルポート間をインダクタL0となるワイヤで結線して本発明の高周波スイッチ回路を構成することもできる。
【0051】
▲3▼ 上記の実施の形態2〜4では、FETからなる各スイッチ素子SW1〜SW8に対してこれをオン/オフする制御端子D1〜D8を個別に設けているが、D1とD6、D2とD5、D3とD8、D4とD7の各制御端子同士を共通に接続してSW1とSW6、SW2とSW5、SW3とSW8、SW4とSW7の各スイッチ素子が互いに連動してオン/オフするようにすることもできる。この場合には、制御端子の端子数を削減することが可能になる。
【0052】
▲4▼ 上記の実施の形態2〜4では、FETとしてシングルゲート型のもの使用しているが、マルチゲート型のものを使用することもできる。このようなマルチゲート型FETを使用すれば、シングルゲート型のものよりも低い動作電圧で高い電力をオン/オフでき、しかも、複数のFETを直列に多段接続したものに比べて全体構成を簡素化することができる。
【0053】
▲5▼ 上記の実施の形態2〜4では、各スイッチ素子SW1〜SW8は、各々単一のFETで構成されているが、各スイッチ素子SW1〜SW8は、複数のFETを順次直列に接続して構成することもできる。このように多段構成にすると、各スイッチ素子SW1〜SW8を単一のFETで構成する場合に比べて、低い動作電圧で高い電力をオン/オフすることができる利点が得られる。
【0054】
▲6▼ 携帯無線器などの通信機器においては、図8に示すように、上記の各実施の形態の高周波スイッチ回路11〜14をチップとして配線基板61上に搭載し、これをケース62内に収納して使用することもできる。このようにすれば、信号の送受信の際に挿入損失の少ない優れた特性の通信機器が得られる。
【0055】
【発明の効果】
請求項1の発明に係る高周波スイッチ回路は、一対のSPDTスイッチのシングルポール同士をインダクタを介して接続しているので、このインダクタによって、信号線路の途中でオフ状態にあるスイッチ素子は従来の単なる寄生容量としての存在から、インダクタとの関係によりローパスフィルタとして作用するようになる。そして、このローパスフィルタのカットオフ周波数が所要の周波数帯域よりも大きくなるように、このインダクタのインダクタンス成分を寄生容量の容量値の大きさに応じて設定することにより、所要の周波数帯域内での挿入損失の劣化を改善することができる。
【0056】
請求項2記載の発明に係る高周波スイッチ回路は、請求項1記載の発明の効果に加えて、前記SPDTスイッチを構成する各スイッチ素子は電界効果トランジスタからなるので、高周波スイッチ回路の全体構成が極めて小型化される。
【0057】
請求項3記載の発明に係る高周波スイッチ回路は、請求項2記載の発明の効果に加えて、電界効果トランジスタはマルチゲート型のものであるので、低い動作電圧で高い電力をオン/オフでき、しかも、複数の電界効果トランジスタを直列に多段接続したものに比べて全体構成を簡素化することができる。
【0058】
請求項4記載の発明に係る高周波スイッチ回路は、請求項1記載の発明の効果に加えて、SPDTスイッチを構成する各スイッチ素子は複数の電界効果トランジスタを順次直列に接続されてなるので、各スイッチ素子を単一の電界効果トランジスタで構成する場合に比べて、低い動作電圧で高い電力をオン/オフすることができる。
【0059】
請求項5移載の発明に係る高周波スイッチ回路は、請求項1ないし請求項4の発明の効果に加えて、SPDTスイッチを構成する各スイッチ素子の内、信号線路と接地との間に設けられているシャント用のスイッチ素子には、さらに接地との間にインダクタとキャパシタとからなる直列共振回路が介在されているので、ポート間をスイッチ素子を介して接続した場合に信号漏れが生じないようにアイソレーション特性を改善することができる。
【0060】
請求項6の発明に係る通信機器は、請求項1〜請求項5のいずれかに記載した高周波スイッチ回路を組み込んで構成されているので、信号の送受信の際に挿入損失の少ない優れた特性をもつ通信機器が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る高周波スイッチ回路の構成を示す回路図である。
【図2】本発明の実施の形態1に係る高周波スイッチ回路において、スイッチ素子をオン/オフしてポート間を接続した場合に得られる等価回路の一例を示す図である。
【図3】図1の高周波スイッチ回路における挿入損失の影響をシミュレーションした結果を従来の高周波スイッチ回路の場合と比較して示す特性図である。
【図4】本発明の実施の形態2に係る高周波スイッチ回路の構成を示す回路図である。
【図5】図4の高周波スイッチ回路における挿入損失の影響をシミュレーションした結果を従来の高周波スイッチ回路の場合と比較して示す特性図である。
【図6】本発明の実施の形態3に係る高周波スイッチ回路の構成を示す回路図である。
【図7】本発明の実施の形態4に係る高周波スイッチ回路の構成を示す回路図である。
【図8】本発明の高周波スイッチ回路を組み込んだ携帯電話器を示す斜視図である。
【図9】従来の高周波スイッチ回路の構成を示す回路図である。
【図10】スイッチ素子として電界効果トランジスタを用いた従来の高周波スイッチ回路の構成を示す回路図である。
【図11】従来の高周波スイッチ回路において、スイッチ素子をオン/オフしてポート間を接続した場合に得られる等価回路の一例を示す図である。
【符号の説明】
11〜14 高周波スイッチ回路
21〜24 SPDTスイッチ
31〜34 SPDTスイッチ
41〜45 直列共振回路
P1〜P4 ポート
SW1〜SW4 スルースイッチ素子
SW5〜SW8 シャントスイッチ素子
R1〜R8 抵抗
C1〜C9 キャパシタ
L0,L1〜L5 インダクタ
D1〜D8 制御端子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency switch circuit and communication equipment using the same, and more particularly to a technique for reducing insertion loss due to switch elements constituting the high-frequency switch circuit.
[0002]
[Prior art]
In a communication device for wireless communication or the like, a diversity system may be employed for fading countermeasures. In particular, some wireless communication devices employ a so-called spatial diversity reception system in which two antennas are arranged apart from each other by a predetermined distance and a signal received by each antenna is switched according to a reception state.
[0003]
To adopt such a diversity system, a total of four ports, two ports to which the main antenna and the diversity antenna are respectively connected, and two ports to which the transmission circuit and the reception circuit are respectively connected, are selected according to the transmission / reception state. It is necessary to switch and select each. Therefore, in the prior art, for example, a high frequency switch circuit having a configuration as shown in FIG. 9 is used.
[0004]
That is, the high-frequency switch circuit 51 includes a pair of upper and lower SPDT (single pole dual throw, single pole double throw type) switches 21 and 31. One SPDT switch 21 has two ports P1, P2, two through switch elements SW1, SW2, and two shunt switch elements SW5, SW6. Similarly, the other SPDT switch 31 has two ports P3 and P4, two through switch elements SW3 and SW4, and two shunt switch elements SW7 and SW8. The central ports (single poles) P0 of the SPDT switches 21 and 31 are connected to each other so as to be compatible with the diversity system.
[0005]
That is, for example, one SPDT switch 21 is arranged on the communication device side, and of the two ports P1 and P2, a transmission circuit is connected to one port P1 and a reception circuit is connected to the other port P2. Is done. The other SPDT switch 31 is arranged on the antenna side, and of the two ports P3 and P4, the main antenna is connected to the port P3 on one side, and the diversity antenna is connected to the port 4 on the other side. Since the high-frequency switch circuit 51 is vertically symmetric, one SPDT switch 21 may be disposed on the antenna side and the other SPDT switch 31 may be disposed on the communication device side, contrary to the above.
[0006]
Each of the through switch elements SW1 to SW4 is inserted in the middle of the signal line, and each of the through switch elements SW1 to SW4 is turned on / off according to the transmission / reception state, so that the ports P1 to P4 are selectively connected. Connected to. Each shunt switch element SW5 to SW8 is inserted between the signal line and the ground, and a high frequency signal may leak even when the through switch elements SW1 to SW4 are turned off. The shunt switch elements SW5 to SW8 are turned on in response to the turning off of SW4 to ensure isolation.
[0007]
In the high-frequency switch circuit 51 configured as described above, there are four types of ports that are actually connected according to the transmission / reception state: port P1 and port P3, port P1 and port P4, port P2 and port P3, and port 2 and port P4. Yes, the on / off states of the switch elements SW1 to SW8 are selected so that four connection states are obtained in this way.
[0008]
For example, when a signal from the transmission circuit is transmitted via the main antenna, it is necessary to connect the two ports P1 and P3. In this case, the through switch elements of SW1 and SW3 are turned on, SW2 and SW4. The through switch elements of SW5, SW7 are turned off, and the shunt switch elements of SW6, SW8 are turned on. As a result, the transmission signal input from the port P1 on one side is transmitted via the main antenna (not shown) connected to the port P3 on the other side through the through switch elements SW1 and SW3.
[0009]
FIG. 10 is a circuit diagram showing a configuration of a conventional high-frequency switch circuit compatible with a diversity system when field effect transistors (hereinafter referred to as FETs) are used as the switch elements SW1 to SW8.
[0010]
The basic configuration of the high-frequency switch circuit 52 is the same as that of the high-frequency switch circuit 51 shown in FIG. 9, but in the case of FIG. 10, since the switch elements SW1 to SW8 are FETs, the switch elements SW1 to SW8. Control terminals D1 to D8 are connected to the gates of the gates via resistors R1 to R8. Also, DC cut capacitors C1 to C4 having a sufficiently low impedance at a signal frequency to be driven by a single positive power supply are connected to the drains of the shunt switch elements SW5 to SW8, respectively, and are grounded at a high frequency. ing.
[0011]
In this configuration, for example, when two ports P1 and P3 are connected, a positive control voltage Vcol (for example, 3V) is applied to the control terminals D1 and D3, the through switch elements of SW1 and SW3 are turned on, and the control terminal D2 , D4 is applied with 0v to turn off the through switch elements of SW2 and SW4, 0v is applied to the control terminals D5 and D7 to turn off the shunt switch elements of SW5 and SW7, and the positive control voltage Vcol is applied to the control terminals D6 and D8. (For example, 3V) is applied, and the shunt switch elements SW6 and SW8 are turned on. Thereby, the port P1 on one side is connected to the port P3 on the other side through the through switch elements SW1 and SW3.
[0012]
[Problems to be solved by the invention]
By the way, in the high-frequency switch circuit as shown in FIGS. 9 and 10, when any port is connected via the switch element in the on state, the switch element in the on state acts as a resistance element. The switch element in the off state acts as a capacitive element.
[0013]
For example, when the two ports P1 and P3 are connected as described above, the through switch elements of SW1 and SW3 are on, the through switch elements of SW2 and SW4 are off, the shunt switch elements of SW5 and SW7 are off, SW6, The shunt switch element of SW8 is turned on, and this state is shown in FIG. 11 as an equivalent circuit. That is, the through switch elements SW1 and SW3 and the shunt switch elements SW6 and SW8 in the on state act as resistance elements, and the through switch elements SW2 and SW4 and the shunt switch elements SW5 and SW7 in the off state act as capacitive elements, respectively.
[0014]
Therefore, as can be seen from FIG. 11, the switch elements SW2, SW4, SW5, and SW7 in the off state exist as parasitic capacitances connected between the signal lines between the two ports P1 and P3 and the ground. This causes deterioration of the insertion loss of the signal line. In particular, when two SPDT switches 21, 31 (or 22, 32) are combined to support a diversity system, the number of switch elements inserted in the signal line increases, so that insertion loss is reduced. The effect of deterioration is increased.
[0015]
In addition, when each of the switch elements SW1 to SW8 is composed of an FET, if the gate width is increased in order to reduce the resistance value when the through switch elements SW1 to SW4 are turned on and act as resistance elements, conversely When these through switch elements SW1 to SW4 are turned off to function as capacitive elements, the capacitance value increases. As a result, for example, in the example shown in FIG. 11, when a signal is passed through the signal line between the two ports P1 and P3, the signal leakage of the through switch elements SW2 and SW4 that are turned off increases, resulting in an insertion loss. to degrade. These effects become more pronounced as the signal frequency increases.
[0016]
The present invention was devised in view of such inconveniences, and a high-frequency switch circuit compatible with a diversity system in which deterioration of insertion loss due to a switch element in a required frequency band is improved, and such a high-frequency switch circuit is provided. It is an object to provide an integrated communication device.
[0017]
[Means for Solving the Problems]
In order to solve the above problems, the present invention is as follows.
That is, the high-frequency switch circuit according to the first aspect of the present invention is a high-frequency switch circuit configured by connecting single poles of a pair of SPDT switches to each other. And a shunt switch element, and an inductor is interposed between the single poles of the pair of SPDT switches. The low-pass filter is configured using the capacitance value when the switch element is off and the inductance component of the inductor. It is characterized by that.
[0018]
By providing such an inductor, the switch element that is in the OFF state in the middle of the signal line functions as a low-pass filter depending on the relationship with the inductor from the conventional existence as a mere parasitic capacitance. And, by setting the inductance component of this inductor according to the magnitude of the capacitance value of the parasitic capacitance so that the cut-off frequency of this low-pass filter is larger than the required frequency band, Deterioration of insertion loss can be improved.
[0019]
A high-frequency switch circuit according to a second aspect of the invention is characterized in that, in the configuration of the first aspect of the invention, each switch element constituting the SPDT switch comprises a field effect transistor. As a result, the overall configuration of the high-frequency switch circuit is extremely miniaturized.
[0020]
A high-frequency switch circuit according to a third aspect of the invention is characterized in that, in the configuration of the second aspect of the invention, the field effect transistor is of a multi-gate type. As a result, high power can be turned on / off with a low operating voltage, and the overall configuration can be simplified as compared with a case where a plurality of field effect transistors are connected in multiple stages in series.
[0021]
According to a fourth aspect of the present invention, there is provided a high-frequency switch circuit according to the first aspect of the present invention, wherein each switch element constituting the SPDT switch is formed by sequentially connecting a plurality of field effect transistors in series. Yes. As a result, it is possible to turn on / off high power with a low operating voltage as compared with the case where each switch element is configured by a single field effect transistor.
[0022]
According to a fifth aspect of the present invention, there is provided a high frequency switch circuit according to the first to fourth aspects of the present invention, wherein a shunt provided between the signal line and the ground among the switch elements constituting the SPDT switch. The switch element is further characterized in that a series resonance circuit composed of an inductor and a capacitor is interposed between the switch element and the ground. Thereby, the isolation characteristic at the time of connecting between ports can be improved.
[0023]
A communication device according to a sixth aspect of the invention is characterized in that the high-frequency switch circuit according to any one of the first to fifth aspects is incorporated. In this way, it is possible to obtain a communication device having excellent characteristics with little insertion loss during signal transmission / reception.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration of a high-frequency switch circuit according to Embodiment 1 of the present invention. Components corresponding to those of the prior art shown in FIG.
[0025]
The high-frequency switch circuit 11 according to the first embodiment is compatible with a diversity system and includes a pair of upper and lower SPDT switches 21 and 31. As a feature of the first embodiment, the single poles in the center of the SPDT switches 21 and 31 are connected to each other via an inductor L0.
[0026]
One SPDT switch 21 has two ports P1, P2, two through switch elements SW1, SW2, and two shunt switch elements SW5, SW6. Similarly, the other SPDT switch 31 has two ports P3 and P4, two through switch elements SW3 and SW4, and two shunt switch elements SW7 and SW8. One SPDT switch 21 is disposed on the communication device side, and the other SPDT switch 31 is disposed on the antenna side. On the contrary, one SPDT switch 21 may be arranged on the antenna side, and the other SPDT switch 31 may be arranged on the communication apparatus side.
[0027]
The role of each of the through switch elements SW1 to SW4 and the shunt switch elements SW5 to SW8 is the same as that of the conventional case shown in FIG. 9, and each switch element when the ports P1 to P4 are connected to each other. Since the setting of the on / off states of SW1 to SW8 is the same as in the conventional case, detailed description thereof is omitted here.
[0028]
Next, the operation of the inductor L0 interposed between the single poles of both SPDT switches 21 and 31 in the high-frequency switch circuit 11 shown in FIG. 1 will be described.
[0029]
For example, when the two ports P1 and P3 are connected as described above, the through switch elements of SW1 and SW3 are on, the through switch elements of SW2 and SW4 are off, the shunt switch elements of SW5 and SW7 are off, SW6, The shunt switch element of SW8 is turned on.
[0030]
At this time, the through switch elements SW1 and SW3 and the shunt switch elements SW6 and SW8 in the on state act as resistance elements, and the through switch elements SW2 and SW4 and the shunt switch elements SW5 and SW7 in the off state act as capacitive elements. When this state is shown by an equivalent circuit, it becomes as shown in FIG.
[0031]
Here, when the inductor L0 is provided between the single poles at the center of the SPDT switches 21 and 31 as in the first embodiment, the portion surrounded by the broken line in FIG. 2 acts as a low-pass filter. become. That is, the through switch elements SW2 and SW4 that are in the OFF state in the middle of the signal line play a role as an LC low-pass filter due to the relationship with the inductor L0 from the existence as a mere parasitic capacitance.
[0032]
Therefore, the inductance component of the inductor L0 is set according to the magnitude of the capacitance values of the two through switch elements SW2 and SW4 in the off state so that the cut-off frequency of the low-pass filter is larger than the required frequency band. By setting, it is possible to improve the degradation of insertion loss over a wide band up to a high frequency band.
[0033]
In the case where the equivalent circuit shown in FIG. 2 is configured in the high-frequency switch circuit 11 of the first embodiment, and in the case where the equivalent circuit shown in FIG. FIG. 3 shows a result obtained by simulating the relationship. Here, the inductance value of the inductor L0 is 1 nH, and the resistance value when the through switch elements SW1 to SW4 are turned on to act as resistance elements is 3Ω, and the through switch elements SW1 to SW4 are turned off and the capacitive element When the capacitance value is 0.3 pF, the shunt switch elements SW5 to SW8 are turned on to act as resistance elements, the resistance value is 6Ω, and the shunt switch elements SW5 to SW8 are turned off to act as capacitance elements Is set to 0.15 pF.
[0034]
As can be seen from FIG. 3, in the range where the frequency is 10 GHz or less, the insertion loss (shown by a solid line in FIG. 2) with respect to the frequency of the equivalent circuit shown in FIG. It can be understood that the rate of deterioration of the insertion loss is smaller than the insertion loss (shown by a broken line in the figure), and the deterioration of the insertion loss is improved over a wide band. Note that since there is a cut-off frequency as a low-pass filter around 15-20 GHz, the insertion loss deteriorates at higher frequencies, but there is no problem because it is outside the required frequency band.
[0035]
(Embodiment 2)
FIG. 4 is a circuit diagram showing the configuration of the high-frequency switch circuit according to Embodiment 2 of the present invention, and the same reference numerals are given to the components corresponding to those of the prior art shown in FIG.
[0036]
The basic configuration of the high-frequency switch circuit 12 in the second embodiment is the same as that of the high-frequency switch circuit 11 shown in FIG. 1, and includes a pair of upper and lower SPDT switches 22 and 32, each of the SPDT switches 22 and 32. Central single poles are connected to each other via an inductor L0.
[0037]
In the case of the high-frequency switch circuit 12 according to the second embodiment, FETs are used as the switch elements SW1 to SW8. Therefore, the control terminals are connected to the gates of the switch elements SW1 to SW8 via resistors R1 to R8. D1 to D8 are connected. Furthermore, DC-cut capacitors C1 to C4 having a sufficiently low impedance at a signal frequency to be driven by a single positive power source are individually connected to the drains of the shunt switch elements SW5 to SW8, respectively, and grounded at a high frequency. Has been.
[0038]
The functions of each of the through switch elements SW1 to SW4 and the shunt switch elements SW5 to SW8 are the same as those of the conventional case shown in FIG. 11, and each switch element when the ports P1 to P4 are connected to each other. Since the setting of the on / off states of SW1 to SW8 is the same as in the conventional case, detailed description thereof is omitted here.
[0039]
In the case where the equivalent circuit shown in FIG. 2 is configured in the high-frequency switch circuit 12 of the second embodiment, and in the case where the equivalent circuit shown in FIG. The result of examining the relationship is shown in FIG. Here, the inductance value of the inductor L0, the resistance value when the switch elements SW1 to SW8 are turned on, and the capacitance value when the switch elements are turned off are set to the same values as in the first embodiment.
[0040]
As can be seen from FIG. 5, even in the case of the second embodiment, the insertion loss (shown by a solid line in the figure) with respect to the frequency of the equivalent circuit shown in FIG. It can be understood that the ratio of deterioration of the insertion loss is smaller than the insertion loss with respect to the frequency of the conventional equivalent circuit (indicated by a broken line in the figure), and the deterioration of the insertion loss is improved over a wide band.
[0041]
(Embodiment 3)
FIG. 6 is a circuit diagram showing the configuration of the high-frequency switch circuit according to the third embodiment of the present invention. Components corresponding to those of the high-frequency switch circuit according to the second embodiment shown in FIG. .
[0042]
The basic configuration of the high-frequency switch circuit 13 of the third embodiment is the same as that of the high-frequency switch circuit 12 shown in FIG. 4, and includes a pair of upper and lower SPDT switches 23 and 33. Central single poles are connected to each other via an inductor L0.
[0043]
In addition, capacitors C6 to C9 and inductors L1 to L4 are connected in series to the drains of the shunt switch elements SW5 to SW8 to form series resonance circuits 41 to 44. In this case, the inductors L1 to L4 may use a dedicated wire, a bonding wire having an inductance component, a package lead, or the like.
Since the other configuration is the same as that of the second embodiment shown in FIG. 4, detailed description thereof is omitted here.
[0044]
Here, if the capacitance value and the inductance value are set so that the series resonance circuits 41 to 44 including the capacitors C6 to C9 and the inductors L1 to L4 are in series resonance at a desired frequency, the shunt switch elements SW5 to SW8 are turned on. In this case, it is possible to reduce the impedance when the shunt switch elements SW5 to SW8 are viewed from the signal line. For this reason, when the ports P1 to P4 are connected to each other, it is possible to improve the isolation characteristics so that no extra signal leakage occurs. For example, in order to resonate each series resonance circuit 41 to 44 at 5 GHz, the capacitance values of the capacitors C6 to C9 may be 1 pF, and the inductance values of the inductors L1 to L4 may be 1 nH.
[0045]
(Embodiment 4)
FIG. 7 is a circuit diagram showing the configuration of the high-frequency switch circuit according to the fourth embodiment of the present invention, and components corresponding to those of the high-frequency switch circuit according to the third embodiment shown in FIG. .
[0046]
The basic configuration of the high-frequency switch circuit 14 of the fourth embodiment is the same as that of the high-frequency switch circuit 13 shown in FIG. 6, and includes a pair of upper and lower SPDT switches 24 and 34. Central single poles are connected to each other via an inductor L0.
[0047]
Further, in the third embodiment shown in FIG. 6, the series resonant circuits 41 to 44 including capacitors C1 to C4 and inductors L1 to L4 are individually connected to the shunt switch elements SW5 to SW8 including FETs. However, in the fourth embodiment, the drains of the shunt switch elements SW5 to SW8 are connected in common and then grounded via one series resonance circuit 45 including the capacitor C5 and the inductor L5. With such a configuration, since the number of capacitors and inductors can be reduced, the chip size can be reduced and the number of package terminals can be reduced.
Since other configurations and operations are the same as those of the third embodiment shown in FIG. 6, detailed description thereof is omitted here.
[0048]
The following modifications and application examples can be further considered for the above-described first to fourth embodiments.
[0049]
(1) In the first to fourth embodiments described above, the inductor L0 interposed between the single poles at the center of the pair of SPDT switches uses a dedicated element, but instead, a bonding having an inductor component is used. It is also possible to use wires and package leads.
[0050]
{Circle around (2)} In the above first to fourth embodiments, the high-frequency switch circuits 11 to 14 are assumed to be formed as one chip as a whole, but the present invention is not limited to this, and the SPDT switches 21 and 31 are not limited thereto. , 22 and 32, 23 and 33, and 24 and 34 are manufactured in advance as separate chips, and the single port of each chip is connected with a wire serving as an inductor L0 to constitute the high-frequency switch circuit of the present invention. .
[0051]
(3) In the above second to fourth embodiments, the control terminals D1 to D8 for turning on / off the switching elements SW1 to SW8 made of FETs are individually provided. The control terminals D5, D3 and D8, and D4 and D7 are connected in common so that the switch elements SW1 and SW6, SW2 and SW5, SW3 and SW8, and SW4 and SW7 are turned on / off in conjunction with each other. You can also In this case, the number of control terminals can be reduced.
[0052]
(4) In the above-described Embodiments 2 to 4, a single gate type FET is used as the FET, but a multi-gate type FET can also be used. If such a multi-gate FET is used, high power can be turned on / off at a lower operating voltage than that of a single gate type, and the overall configuration is simpler than that of a multi-stage connection of multiple FETs. Can be
[0053]
(5) In the above-described Embodiments 2 to 4, each switch element SW1 to SW8 is composed of a single FET, but each switch element SW1 to SW8 connects a plurality of FETs sequentially in series. It can also be configured. Such a multi-stage configuration provides an advantage that high power can be turned on / off with a low operating voltage, as compared with the case where each switch element SW1 to SW8 is configured with a single FET.
[0054]
(6) In a communication device such as a portable wireless device, as shown in FIG. 8, the high-frequency switch circuits 11 to 14 of the above-described embodiments are mounted on a wiring board 61 as a chip, and this is mounted in a case 62. It can also be stored and used. In this way, it is possible to obtain a communication device having excellent characteristics with little insertion loss when transmitting and receiving signals.
[0055]
【The invention's effect】
In the high-frequency switch circuit according to the first aspect of the present invention, the single poles of the pair of SPDT switches are connected to each other via an inductor. Since it exists as a parasitic capacitance, it acts as a low-pass filter depending on the relationship with the inductor. And, by setting the inductance component of this inductor according to the magnitude of the capacitance value of the parasitic capacitance so that the cut-off frequency of this low-pass filter is larger than the required frequency band, Deterioration of insertion loss can be improved.
[0056]
In the high frequency switch circuit according to the second aspect of the invention, in addition to the effect of the first aspect of the invention, each switch element constituting the SPDT switch is composed of a field effect transistor. Miniaturized.
[0057]
In addition to the effect of the invention of claim 2, the high-frequency switch circuit according to the invention of claim 3 is a multi-gate type field effect transistor, so that high power can be turned on / off with a low operating voltage, In addition, the overall configuration can be simplified as compared to a case where a plurality of field effect transistors are connected in series in multiple stages.
[0058]
The high-frequency switch circuit according to the invention described in claim 4 has, in addition to the effect of the invention described in claim 1, each switch element constituting the SPDT switch is formed by sequentially connecting a plurality of field effect transistors in series. Compared with the case where the switch element is configured by a single field effect transistor, high power can be turned on / off with a low operating voltage.
[0059]
The high-frequency switch circuit according to the invention of the fifth aspect is provided between the signal line and the ground among the switch elements constituting the SPDT switch in addition to the effects of the inventions of the first to fourth aspects. The shunt switch element further includes a series resonance circuit composed of an inductor and a capacitor between the switch and ground, so that signal leakage does not occur when the ports are connected via the switch element. In addition, the isolation characteristics can be improved.
[0060]
Since the communication device according to the invention of claim 6 is constructed by incorporating the high-frequency switch circuit according to any one of claims 1 to 5, it has excellent characteristics with low insertion loss when transmitting and receiving signals. Communication equipment with it.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a high-frequency switch circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of an equivalent circuit obtained when a switch element is turned on / off and ports are connected in the high-frequency switch circuit according to the first embodiment of the present invention.
FIG. 3 is a characteristic diagram showing the result of simulating the effect of insertion loss in the high frequency switch circuit of FIG. 1 in comparison with the case of a conventional high frequency switch circuit.
FIG. 4 is a circuit diagram showing a configuration of a high-frequency switch circuit according to a second embodiment of the present invention.
5 is a characteristic diagram showing the result of simulating the effect of insertion loss in the high frequency switch circuit of FIG. 4 in comparison with the case of a conventional high frequency switch circuit.
FIG. 6 is a circuit diagram showing a configuration of a high-frequency switch circuit according to a third embodiment of the present invention.
FIG. 7 is a circuit diagram showing a configuration of a high frequency switch circuit according to a fourth embodiment of the present invention.
FIG. 8 is a perspective view showing a cellular phone device incorporating the high-frequency switch circuit of the present invention.
FIG. 9 is a circuit diagram showing a configuration of a conventional high-frequency switch circuit.
FIG. 10 is a circuit diagram showing a configuration of a conventional high-frequency switch circuit using a field effect transistor as a switch element.
FIG. 11 is a diagram illustrating an example of an equivalent circuit obtained when a switch element is turned on / off and ports are connected in a conventional high-frequency switch circuit.
[Explanation of symbols]
11-14 High frequency switch circuit
21-24 SPDT switch
31-34 SPDT switch
41-45 series resonant circuit
P1 to P4 ports
SW1 to SW4 Through switch element
SW5 to SW8 Shunt switch element
R1-R8 resistance
C1-C9 capacitors
L0, L1-L5 inductor
D1-D8 control terminal

Claims (6)

一対のSPDTスイッチのシングルポール同士を互いに接続して構成された高周波スイッチ回路において、
前記一対のSPDTスイッチはいずれも各端子間にスルー用のスイッチ素子とシャント用のスイッチ素子とを備えてなり、前記一対のSPDTスイッチのシングルポール同士の間にインダクタを介在させ、前記スイッチ素子がオフ状態のときの容量値と、前記インダクタのインダクタンス成分を用いてローパスフィルタを構成したことを特徴とする高周波スイッチ回路。
In a high frequency switch circuit configured by connecting single poles of a pair of SPDT switches to each other,
Each of the pair of SPDT switches includes a through switch element and a shunt switch element between the terminals, an inductor is interposed between the single poles of the pair of SPDT switches, and the switch element A high-frequency switch circuit comprising a low-pass filter using a capacitance value in an off state and an inductance component of the inductor .
前記SPDTスイッチを構成する各スイッチ素子は、電界効果トランジスタからなることを特徴とする請求項1記載の高周波スイッチ回路。  2. The high-frequency switch circuit according to claim 1, wherein each switch element constituting the SPDT switch comprises a field effect transistor. 前記電界効果トランジスタは、マルチゲート型のものであることを特徴とする請求項2記載の高周波スイッチ回路。  3. The high frequency switch circuit according to claim 2, wherein the field effect transistor is of a multi-gate type. 前記SPDTスイッチを構成する各スイッチ素子は、複数の電界効果トランジスタが順次直列に接続されてなることを特徴とする請求項1記載の高周波スイッチ回路。  2. The high-frequency switch circuit according to claim 1, wherein each switch element constituting the SPDT switch is formed by sequentially connecting a plurality of field effect transistors in series. 前記SPDTスイッチを構成する各スイッチ素子の内、信号線路と接地との間に設けられているシャント用のスイッチ素子には、さらに接地との間にインダクタとキャパシタとからなる直列共振回路が介在されていることを特徴とする請求項1ないし請求項4のいずれか1項に記載の高周波スイッチ回路。  Among the switch elements constituting the SPDT switch, a shunt switch element provided between the signal line and the ground further includes a series resonance circuit including an inductor and a capacitor between the ground. The high-frequency switch circuit according to claim 1, wherein the high-frequency switch circuit is provided. 請求項1ないし請求項5のいずれかに記載の高周波スイッチ回路を組み込んで構成されていることを特徴とする通信機器。  A communication apparatus comprising the high-frequency switch circuit according to any one of claims 1 to 5.
JP2002169583A 2002-06-11 2002-06-11 High frequency switch circuit and communication device using the same Expired - Lifetime JP4147827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002169583A JP4147827B2 (en) 2002-06-11 2002-06-11 High frequency switch circuit and communication device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002169583A JP4147827B2 (en) 2002-06-11 2002-06-11 High frequency switch circuit and communication device using the same

Publications (2)

Publication Number Publication Date
JP2004015688A JP2004015688A (en) 2004-01-15
JP4147827B2 true JP4147827B2 (en) 2008-09-10

Family

ID=30436102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002169583A Expired - Lifetime JP4147827B2 (en) 2002-06-11 2002-06-11 High frequency switch circuit and communication device using the same

Country Status (1)

Country Link
JP (1) JP4147827B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3811520B1 (en) 2018-06-19 2023-10-04 Telefonaktiebolaget LM Ericsson (publ) Radio unit for unsynchronized tdd multi-band operation
CN113595579B (en) * 2021-06-30 2023-03-24 锐石创芯(深圳)科技股份有限公司 Radio frequency switch module and radio frequency switch circuit
CN114785332B (en) * 2022-04-28 2023-05-16 电子科技大学 Three-frequency band single-pole multi-throw radio frequency switch based on reconfigurable filter network

Also Published As

Publication number Publication date
JP2004015688A (en) 2004-01-15

Similar Documents

Publication Publication Date Title
KR102654202B1 (en) Radio frequency switch system
US11381217B2 (en) Radio frequency circuit, multiplexer, radio frequency front end circuit and communication apparatus
KR101680927B1 (en) High frequency circuit, high frequency circuit component, and communication apparatus
KR100624554B1 (en) Antenna switch circuit, and composite high frequency part and mobile communication device using the same
US6882829B2 (en) Integrated circuit incorporating RF antenna switch and power amplifier
US7328041B2 (en) High-frequency switch module
JP2007129571A (en) High frequency switch circuit and semiconductor device
CN103825571B (en) Realize the radio-frequency antenna switch circuit of impedance matching
US8886136B1 (en) Two-pin TR switch with switched capacitor
US9391657B2 (en) Antenna matching device
WO2006130969A1 (en) Device and methods for high isolation and interference suppression switch-filter
WO2002067451A1 (en) Switch device and portable communication terminal
WO2002073794A2 (en) Switchless multi-resonant, multi-band power amplifier
JPH1093471A (en) Signal changeover switch
US10992286B2 (en) Signal switching systems and modules and devices using same
US8135357B1 (en) Integrated transmitter/receiver switch with impedance matching network
JP4147827B2 (en) High frequency switch circuit and communication device using the same
JPH1093302A (en) Signal changeover switch
JP4534405B2 (en) High frequency switch circuit and electronic device using the same
US20150180467A1 (en) Switching circuit and high-frequency module
US7869770B2 (en) Apparatus, methods and articles of manufacture for a multi-band switch
KR20210119042A (en) Apparatus for switching transmission route of radio frequency signal and radio frequency module
US20140340180A1 (en) Impedance matching switch circuit, impedance matching switch circuit module, and impedance matching circuit module
JP4591179B2 (en) Communication radio, transmission / reception circuit used therefor, and semiconductor integrated circuit device
US11387801B1 (en) Adjustable rejection circuit with tunable impedance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4147827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

EXPY Cancellation because of completion of term