JP4146145B2

JP4146145B2 - Software defined radio and software radio signal processing method

Info

Publication number: JP4146145B2
Application number: JP2002076780A
Authority: JP
Inventors: 孝彦岸
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-03-19
Filing date: 2002-03-19
Publication date: 2008-09-03
Anticipated expiration: 2022-03-19
Also published as: JP2003298456A; KR20030076299A; KR100957321B1

Description

【０００１】
【発明の属する技術分野】
この発明は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能な（リ・コンフィギャラブル）ソフトウェア無線機及びソフトウェア無線機の信号処理方法に関する。
【０００２】
【従来の技術】
近年、アプリケーションソフトウェア、ＯＳ、ドライバソフトウェア等のソフトウェアによる処理と、ソフトウェアによる処理には適さない高速性や低消費電力性が要求される信号処理機能を実現する構成とが混在するシステムにおいて、製品としての多目的化や、仕様変更などによる製品寿命の延長を目的として、システム内に予め複数用意されたＣＰＵ（Central Processing Unit）で実行するソフトウェアの差し替え、あるいはＦＰＧＡ（Field-Programmable Gate Array ）等のリ・コンフィギャラブルデバイスのハードウェア再構成や、ＤＳＰ（Digital Signal Processor）等のリ・コンフィギャラブルデバイスのソフトウェア再構成を行うことにより、システムに柔軟性を与えることが行われている。
【０００３】
このようなシステムあるいは思想を用いた無線機を、ソフトウェア無線機と称し、目的とする通信方式によって、ＣＰＵのソフトウェアの差し替え、あるいはＦＰＧＡやＤＳＰ等のリ・コンフィギャラブルデバイスの再構成を行うことにより、１つのハードウェアを備えた装置で、複数の通信方式や信号処理機能に対応する無線機を実現することを可能としている。
【０００４】
また、このような再構成可能なソフトウェア無線機では、信号処理機能側の再構成によるソフトウェア側への影響を最小限にするために、ソフトウェア側において、ドライバソフトウェアを用いて信号処理機能側の変更を吸収し、アプリケーションソフトウェアやＯＳと信号処理機能側との情報のやり取りを可能にする。図１０は、一例として従来例におけるＦＰＧＡによるハードウェア信号処理部構成と、ＣＰＵによるソフトウェア構成の対応例を示した図であって、例えば、通信方式に対応したアプリケーションソフトウェア１、２、・・・Ｎに対して、複数のハードウェアの実現方法を示す、それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処理構成Ｄ、Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハードウェアによる信号処理部の構成が用意される。また、これに対して、ＯＳやアプリケーションソフトウェアとハードウェアとの間の情報のやり取りを可能にするために、それぞれの信号処理構成に対応して、ドライバソフトウェアＡ、Ｂ、Ｃと、ドライバソフトウェアＤ、Ｅ、Ｆと、ドライバソフトウェアＯ、Ｐ、Ｑとが用意されている。
【０００５】
【発明が解決しようとする課題】
しかし、ソフトウェア無線機においては、通信方式毎にアプリケーションソフトウェアを変更する必要も生じるため、アプリケーションソフトウェアとドライバソフトウェアを含めたソフトウェアの組み合わせの数が、図１０に示した例のように非常に多くなり、ソフトウェアの開発工数の増加や、ソフトウェア自身にバグが含まれる可能性の増大を招くという問題があった。
【０００６】
本発明は、上記問題点に鑑みてなされたもので、信号処理機能側の再構成によるソフトウェア側への影響を最小限に抑えると共に、アプリケーションソフトウェアとドライバソフトウェアを含めたソフトウェアの組み合わせの数も最小限で実現するソフトウェア無線機及びソフトウェア無線機の信号処理方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明に係わるソフトウェア無線機は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能な信号処理部（例えば実施の形態の信号処理部４）と、前記複数の実現手段のいずれかに対応したパラメータを前記信号処理部に設定する制御部（例えば実施の形態の制御部６）とを備えたソフトウェア無線機において、前記信号処理部は、前記制御部から設定されるパラメータが、前記信号処理部の機能構成に対応していない場合に、前記パラメータを前記信号処理部の機能構成に対応したパラメータに変換してから利用することを特徴とする。
以上の構成を備えたソフトウェア無線機は、制御部側では設定するパラメータの形式には関知することなく、制御部側の都合に合わせたパラメータを信号処理部に設定することができるようになる。
【０００８】
請求項２の発明に係わるソフトウェア無線機は、請求項１に記載のソフトウェア無線機において、前記指定された機能が、少なくともキャリア信号の生成、信号のフィルタリング、信号の変復調、及び信号のサンプリングレート変換のいずれかを含み、前記パラメータの変換が、少なくともパラメータデータに対するビット分割、ビット挿入、ビットマージ、数値の加減算、及び数値の乗除算のいずれかを含むことを特徴とする。
以上の構成を備えたソフトウェア無線機は、信号処理部における機能とパラメータの変換内容を限定することで、信号処理部に負荷をかけずにパラメータの変換を実行できるソフトウェア無線機を実現することができる。
【０００９】
請求項３の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、位相の変化幅を示す周波数設定データによって指定された周波数のキャリア信号を生成する複数の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器２１及び直交キャリア発振器６１）を備えた周波数変換器を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式による周波数設定データをビット分割して、複数の周波数シンセサイザのそれぞれの周波数設定データとして設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、周波数変換された信号の最終的な周波数が合っていれば、周波数シンセサイザをどのようにも分割して構成することができる周波数変換器を実現することができる。
【００１０】
請求項４の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、位相の変化幅を示す周波数設定データによって指定された周波数のキャリア信号を生成する第１及び第２の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器２１及び直交キャリア発振器６１）を含むダブルコンバージョン方式の周波数変換器を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式による周波数設定データを２つの周波数設定データにビット分割し、分割された周波数設定データのＭＳＢ側を、送受信信号と第１の中間周波数信号との間の周波数変換を行うための第１のローカル信号を発生する前記第１の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器２１）に設定し、分割された周波数設定データのＬＳＢ側を、前記第１の中間周波数信号と、前記第１の中間周波数信号より周波数の低い第２の中間周波数信号またはベースバンド信号との間の周波数変換を行うための第２のローカル信号を発生する前記第２の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器６１）に設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、スプリアスが少なく周波数ステップが粗い第１の周波数シンセサイザと、スプリアスが多く周波数ステップが細かい第２の周波数シンセサイザの周波数を自由に設定して周波数変換器を動作させることができる。
【００１１】
請求項５の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、自己のインパルス応答を係数として、入力された信号のフィルタリングを行うディジタルフィルタ（例えば実施の形態のディジタルフィルタ９１、９２、９３、９４及びディジタルフィルタ１１１、１１２）を構成する場合に、前記制御部から前記パラメータとして設定された実係数のローパスフィルタまたは複素係数のバンドパスフィルタの係数に、前記制御部から前記パラメータとして設定された周波数設定データに対応するキャリア信号を乗算して、目的の周波数に対応したフィルタ係数を生成することを特徴とする。
以上の構成を備えたソフトウェア無線機は、ディジタルフィルタの周波数特性を、制御部がパラメータとして設定する係数によって自由に設定することができると共に、制御部がパラメータとして設定する周波数設定データによって、フィルタの中心周波数も自由に設定することができる。
【００１２】
請求項６の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、自己のインパルス応答を係数として、入力された信号のフィルタリングを行うディジタルフィルタ（例えば実施の形態のディジタルフィルタ９１、９２、９３、９４及びディジタルフィルタ１１１、１１２）を構成する場合に、前記信号処理部の再構成データに予め含まれた実係数のローパスフィルタまたは複素係数のバンドパスフィルタの係数に、前記制御部から前記パラメータとして設定された周波数設定データに対応するキャリア信号を乗算して、目的の周波数に対応したフィルタ係数を生成することを特徴とする。以上の構成を備えたソフトウェア無線機は、ディジタルフィルタの中心周波数を、制御部がパラメータとして設定する周波数設定データによって自由に設定することができる。
【００１３】
請求項７の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、離散時間数列で表された信号のサンプリングレートを変換する複数のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１０１、１０２及びダウンサンプラ１１３、１１４）を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式によるサンプリングレート変換データを分割して、複数のサンプリングレート変換器のそれぞれにサンプリングレート変換データとして設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、サンプリングレート変換された信号の最終的なサンプリングレートが合っていれば、サンプリングレート変換器をどのようにも分割して構成することができる。
【００１４】
請求項８の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、離散時間数列で表された信号のサンプリングレートを２段階に分けて変換するための第１、第２のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１０１、１０２及びダウンサンプラ１１３、１１４）を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式によるサンプリングレート変換データを、前記第１のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１０１、１０２）に設定した第１サンプリングレート変換データで除算し、前記第２のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１１３、１１４）に第２サンプリングレート変換データとして設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、第１のサンプリングレート変換器の出力を、第２のサンプリングレート変換器によってサンプリングレート変換することで、制御部からパラメータとして設定されたサンプリングレート変換データで指定されたサンプリングレート変換後の信号を得ることができる。
【００１５】
請求項９の発明に係わるソフトウェア無線機の信号処理方法は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により内部の機能構成を再構成可能なソフトウェア無線機の信号処理方法であって、予め記憶された信号処理用のパラメータが、前記内部の機能構成に対応していない場合に、前記パラメータを前記内部の機能構成に対応したパラメータに変換してから利用することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の一実施の形態によるソフトウェア無線機の構成を示すブロック図である。
図１において、アンテナ１から受信される受信信号は、受信信号の周波数を中間周波数信号に変換したり、受信信号のレベルの増幅や希望の周波数帯域幅にフィルタリングを行うＲＦ／ＩＦアナログ部２を介して、ＡＤＣ３へ入力される。ＡＤＣ３は、中間周波数信号に変換された受信信号をサンプリングしてディジタル信号化（離散時間数列で表された信号化）するＡ／Ｄ変換器であって、ＡＤＣ３の出力は、内部の機能構成を再構成可能なＦＰＧＡやＤＳＰ等のデバイスで実現された信号処理部４へ入力される。信号処理部４では、内部の機能構成が再構成可能なＦＰＧＡやＤＳＰによって、例えば直交検波や周波数変換、フィルタリング、及び信号復調等の指定された機能処理が行われる。
【００１７】
一方、アンテナ１から送信される送信信号は、信号処理部４の再構成可能なＦＰＧＡやＤＳＰによって、例えば信号変調や周波数変換、フィルタリング、及び直交復調等の指定された機能処理が行われ、信号処理部４の出力信号は、サンプリング信号（離散時間数列で表された信号）をアナログ信号化するＤ／Ａ変換器であるＤＡＣ５においてアナログ信号化され、ＲＦ／ＩＦアナログ部２へ入力される。ＲＦ／ＩＦアナログ部２では、入力された送信信号を、アンテナ１から出力する際の送信周波数へ周波数変換したり、送信信号のレベルを増幅すると共に送信周波数帯域幅にフィルタリングして、アンテナ１から送出する。また、ＲＦ／ＩＦアナログ部２や信号処理部４には、信号の周波数変換やフィルタリング等、ＲＦ／ＩＦアナログ部２や信号処理部４で実行される機能に対して指定される動作パラメータや制御信号が、制御部６から供給されている。
【００１８】
制御部６は、ＣＰＵやＣＰＵで実行するソフトウェアを記憶したＲＯＭ（Read Only Memory）等を含んでおり、制御部６では、予めプログラミングされて記憶されたアプリケーションソフトウェアを差し替えてＣＰＵで実行することにより、複数の通信方式に対応する。
また、本実施の形態のソフトウェア無線機では、制御部６と信号処理部４とによる機能実現にオブジェクト指向の考え方を適用し、ソフトウェアと信号処理機能を構成する。すなわち、ソフトウェア無線機に要求される機能をオブジェクトとして考えた時に、この機能を実現するために信号処理部４に構成される複数の実現手段をメソッドとして定義し、このメソッドについて外から見えるパブリックなメソッドと、内部で実際に処理を行う外からは見えないプライベートなメソッドを用意する。そして、制御部６からパブリックなメソッドに対して設定されるパラメータを、信号処理部４においてプライベートなメソッドに対するパラメータに変換し、実際にプライベートなメソッドを用いて指定された機能処理を実行する。
【００１９】
図２は、一例として本実施の形態のソフトウェア無線機における信号処理部４のＦＰＧＡによるハードウェア信号処理部構成と、制御部６のＣＰＵによるソフトウェア構成の対応例を示した図であって、例えば、通信方式に対応したアプリケーションソフトウェア１、２、・・・Ｎに対して複数のハードウェアの実現方法を示す、それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処理構成Ｄ、Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハードウェアによる信号処理部の構成をプライベートなメソッドとすると、制御部６では、個々のアプリケーションソフトウェアに対応した信号処理部４におけるハードウェアの構成（例えば信号処理構成Ａ、Ｂ、Ｃ全て）を１つのパブリックなメソッドとしてとらえ、これに対してパラメータを設定するためのドライバソフトウェアＸと、ドライバソフトウェアＹと、ドライバソフトウェアＺとを用意する。
【００２０】
次に、本実施の形態のソフトウェア無線機における指定された機能を実現するための動作について、図面を参照しつつ、具体的な信号処理部４における構成と制御部６によるパラメータの指定方法を用いて説明する。
図３は、本実施の形態によるソフトウェア無線機の信号処理部４における一構成例を示すブロック図であって、信号処理部４では、受信信号の直交検波とサンプリングレート変換、フィルタリング、及び信号の復調（検波）が行われる。
図３において、この構成例では、離散時間数列で表された入力信号を、該信号に直交キャリア発振器２１の発生するローカル信号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２２と乗算器２３とを備えたディジタル直交検波器１１において、複素信号に変換すると共に、ディジタル直交検波器１１の複素信号出力を、信号のサンプリングレートを１／Ｎに変換（ダウンサンプル）する１／Ｎデシメータ１２へ入力し、サンプリングレートの変換を行う。また、１／Ｎデシメータ１２の出力は、フィルタ１３によって希望の信号にフィルタリングされた後、検波器１４において信号の復調が行われる。
【００２１】
ここで、ディジタル直交検波器１１の直交キャリア発振器２１には、制御部６から設定された位相の変化幅を示す周波数設定データＦが入力されており、また、１／Ｎデシメータ１２には、同様に制御部６から設定されたサンプリングレート変換データＮが入力されている。なお、周波数設定データＦもサンプリングレート変換データＮも２のべき乗で表される数字とする。
【００２２】
また、図４は、信号処理部４の一構成例に用いられるＣＩＣフィルタによる１／Ｎデシメータ１２の構成を示すブロック図である。１／Ｎデシメータ１２は、ディジタル直交検波器１１の複素信号出力の実数軸信号のサンプリングレートを１／Ｎに変換するＣＩＣフィルタ１２ａと、ディジタル直交検波器１１の複素信号出力の虚数軸信号のサンプリングレートを１／Ｎに変換するＣＩＣフィルタ１２ｂとから構成されており、ＣＩＣフィルタ１２ａ、１２ｂは、それぞれＭセクションのローパスフィルタを形成する加算器３１と遅延器３２、及びＭセクションのくし形フィルタを形成する減算器３３と遅延器３４、更にローパスフィルタとくし形フィルタの間に設けられた１／Ｎ倍のダウンサンプラ３５とから構成されている。ここで、制御部６から設定されたサンプリングレート変換データＮは、ＣＩＣフィルタ１２ａ、１２ｂのそれぞれのダウンサンプラ３５へ設定される。
【００２３】
また、図５は、信号処理部の一構成例に用いられるフィルタ１３の構成を示すブロック図である。フィルタ１３は、入力端子（Ｏ．Ｉ）に入力された１／Ｎデシメータ１２の複素信号出力の実数軸信号と、同様に入力端子（Ｏ．Ｑ）に入力された１／Ｎデシメータ１２の複素信号出力の虚数軸信号とに、制御部６からパラメータとして設定されたフィルタ係数によって実現される特性により、それぞれ高帯域信号をカットするフィルタリングを行い、出力端子（Ｐ．Ｉ）と（Ｐ．Ｑ）へ出力するローパスフィルタ４１、４２を備えている。なお、制御部６からパラメータとして設定されるフィルタ係数は、予め信号処理部４におけるフィルタ１３の構成データとして記憶されていても良い。
【００２４】
次に、図３から図５に示した本実施の形態によるソフトウェア無線機の信号処理部４における一構成例で実現する機能を、別の実現手段により再構成した構成例について説明する。
図６は、本実施の形態によるソフトウェア無線機の信号処理部４における再構成後の別の構成例を示すブロック図であって、信号処理部４では、図３から図５に示した構成例と同様に、受信信号の直交検波とサンプリングレート変換、フィルタリング、及び信号の復調（検波）が行われる。但し、この構成例では、信号処理部４の再構成後のソフトウェア無線機の一例として、２個の周波数シンセサイザを利用して、受信信号の周波数を２段階に分けて低い周波数へ変換すると共に、信号の周波数が低くなるのに合わせて２段階に信号のサンプリングレートを変換するダブルコンバージョン方式の受信機について説明する。
【００２５】
図６において、この構成例では、離散時間数列で表された入力信号を、該信号に直交キャリア発振器２１の発生する第１の周波数のローカル信号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２２と乗算器２３とを備えたディジタル直交検波器１１において、ＬｏｗＩＦ複素信号に変換すると共に、ディジタル直交検波器１１の複素信号出力を、第１段階として信号のサンプリングレートを１／Ｎ１に変換（ダウンサンプル）するデシメータＡ５１へ入力し、サンプリングレートの変換を行う。
【００２６】
また、デシメータＡ５１のＬｏｗＩＦ複素信号出力は、デシメータＡ５１の複素信号出力の実数軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）とに、直交キャリア発振器６１の発生する第２の周波数のローカル信号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器６２及び乗算器６３と、更に乗算器６２の出力から乗算器６３の出力を減算して実数軸信号出力とする減算器６４を備えると共に、デシメータＡ５１の複素信号出力の実数軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）とに、直交キャリア発振器６１の発生する第２の周波数のローカル信号の虚数軸信号”−ｓｉｎ”と、実数軸信号”ｃｏｓ”とをそれぞれ乗算する乗算器６５及び乗算器６６と、更に乗算器６５の出力に乗算器６６の出力を加算して虚数軸信号出力とする加算器６７を備えた複素ミキサ５２により、ベースバンド信号に変換される。
【００２７】
そして、次に、ベースバンド信号に変換された受信信号を、周波数が低くなったところで第２段階として再度信号のサンプリングレートを１／Ｎ２に変換（ダウンサンプル）するデシメータＢ５３へ入力し、サンプリングレートの変換を行い、更に検波器１４において信号の復調を行う。
ここで、ディジタル直交検波器１１の直交キャリア発振器２１には、制御部６から設定された位相の変化幅を示す周波数設定データＦから分割された周波数設定データＦ１が入力されており、同様に、複素ミキサ５２の直交キャリア発振器６１には、制御部６から設定された位相の変化幅を示す周波数設定データＦから分割された周波数設定データＦ２が入力されている。
また、デシメータＡ５１には制御部６から設定されたサンプリングレート変換データＮを分割したサンプリングレート変換データＮ１が入力されており、同様に、デシメータＢ５３には制御部６から設定されたサンプリングレート変換データＮを分割したサンプリングレート変換データＮ２が入力されている。
【００２８】
また、図７は、信号処理部４の別の構成例に用いられる周波数シンセサイザによる直交キャリア発振器２１及び直交キャリア発振器６１の構成を示すブロック図である。
図７において、制御部６から、位相の変化幅ΔΦで表された周波数設定データＦが”ｊ０”ｂｉｔで入力されると、周波数設定データΔΦはＭＳＢ側から”ｊ１”ｂｉｔの周波数設定データＦ１と、ＬＳＢ側の”ｊ２”ｂｉｔの周波数設定データＦ２に分割される。分割されたＭＳＢ側の”ｊ１”ｂｉｔは、位相演算部を形成する加算器７１と位相レジスタ７２により、累積加算されて位相データＡｆとなる。
【００２９】
”ｊ１”ｂｉｔの位相データＡｆは、ｊ１＝ｋ１の”ｋ１”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｃｏｒｓｅｃｏｓ用”ＲＯＭ−Ａ７３と、同様に”ｋ１”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｃｏｒｓｅｓｉｎ用”ＲＯＭ−Ｂ７４に、アドレス信号として入力され、ＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４の出力には、”ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ１）とｓｉｎ（Ｆ１）とが順次出力される。ここで、ＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４は、それぞれ周波数設定データＦのＭＳＢ側”ｊ１”ｂｉｔに対応した周波数の余弦波と正弦波を量子化して記録したＲＯＭであり、加算器７１と位相レジスタ７２、更にＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４により、ディジタル直交検波器１１の直交キャリア発振器２１を形成する。
【００３０】
一方、”ｊ０”ｂｉｔの位相データのｊ１から見てＬＳＢ側に位置する残りの”ｊ２”ｂｉｔは、サンプリングレート変換データＮ１に対応した”ｊ０”ｂｉｔの係数Ｎ１が乗算器８１により乗算された”ｊ０”ｂｉｔの周波数設定データＦ２’に変換された後、位相演算部を形成する加算器７６と位相レジスタ７７により、累積加算されて位相データＢｆ’となる。
【００３１】
”ｊ０”ｂｉｔの位相データＢｆ’は、ｊ０＞ｋ２の”ｋ２”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｆｉｎｅｃｏｓ用”ＲＯＭ−Ｃ７８と、同様に”ｋ２”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｆｉｎｅｓｉｎ用”ＲＯＭ−Ｄ７９に、アドレス信号として入力され、ＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９の出力には、”ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ２）とｓｉｎ（Ｆ２）とが順次出力される。ここで、ＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９は、それぞれ周波数設定データＦの残りの”ｊ２”ｂｉｔに対応した周波数の余弦波と正弦波を量子化して記録したＲＯＭであり、加算器７６と位相レジスタ７７、更にＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９により、複素ミキサ５２の直交キャリア発振器６１を形成する。
【００３２】
なお、例えば同一のビット長の２つの周波数シンセサイザを、サンプリング周波数１とサンプリング周波数Ｎ１で動作させた場合、出力される周波数も１対Ｎ１になるため、直交キャリア発振器６１のサンプリング周波数を、直交キャリア発振器２１のサンプリング周波数の１／Ｎ１に落として演算量を削減するために、周波数設定データＦ２はＮ１倍されて周波数設定データＦ２’に補正した後、これを累積加算して位相データＢｆ’とする。
また、以上の構成により、本構成例の信号処理部４では、制御部６から設定された周波数設定データＦにより生成される周波数ｆのローカル信号を、周波数設定データＦ１により生成される周波数ｆ１のローカル信号と、周波数設定データＦ２により生成される周波数ｆ２のローカル信号とに分割して生成し、それぞれディジタル直交検波器１１の乗算器２２、２３及び複素ミキサ５２の乗算器６２、６３、６５、６６へ供給することで、２段階の周波数変換を可能にする。
【００３３】
また、図８は、信号処理部の別の構成例に用いられるデシメータＡ５１の構成を示すブロック図である。デシメータＡ５１は、入力端子（Ｒ．Ｉ）に入力されたディジタル直交検波器１１の複素信号出力の実数軸信号と、同様に入力端子（Ｒ．Ｑ）に入力されたディジタル直交検波器１１の複素信号出力の虚数軸信号とに、低帯域信号と高帯域信号とをカットするフィルタリングを行う複素バンドパスフィルタを備えている。ここで、複素バンドパスフィルタは、ディジタル直交検波器１１の複素信号出力の実数軸信号に対して、複素フィルタの実数軸係数を畳み込むディジタルフィルタ９１と、同様に実数軸信号に対して、複素フィルタの虚数軸係数を畳み込むディジタルフィルタ９２、及びディジタル直交検波器１１の複素信号出力の虚数軸信号に対して、複素フィルタの実数軸係数を畳み込むディジタルフィルタ９３と、同様に虚数軸信号に対して、複素フィルタの虚数軸係数を畳み込むディジタルフィルタ９４を含み、更に、ディジタルフィルタ９１の出力からディジタルフィルタ９３の出力を減算する減算器９５とディジタルフィルタ９２の出力にディジタルフィルタ９４の出力を加算する加算器９６とから構成されている。
【００３４】
また、ディジタルフィルタ９１、９３にそれぞれ設定される複素バンドパスフィルタの実数軸係数、及びディジタルフィルタ９２、９４にそれぞれ設定される複素バンドパスフィルタの虚数軸係数は、直交キャリア発振器９８によって生成された直交キャリアの実数軸信号ｃｏｓと虚数軸信号−ｓｉｎとを、制御部６からパラメータとして設定された基準ローパスフィルタのフィルタ係数１に、それぞれ乗算器９９と乗算器１００とによって乗算して生成された複素係数とする。なお、直交キャリア発振器９８によって生成される直交キャリアの周波数は、ディジタル直交検波器１１の入力信号の周波数Ｆ_DIF1から、周波数設定データＦ１を設定された直交キャリア発振器２１で生成されるローカル信号周波数を、減算器９７によって減算した周波数を基に決定される。また、制御部６からパラメータとして設定されるフィルタ係数１は、基準ローパスフィルタではなく、基準バンドパスフィルタ（複素フィルタ）であっても良い。この場合、パラメータとして設定されたフィルタ係数１と直交キャリア発振器９８の出力との合成は、複素数同士の乗算となる。更に、制御部６からパラメータとして設定されるフィルタ係数１は、予め信号処理部４におけるデシメータＡ５１の構成データとして記憶されていても良い。
【００３５】
一方、デシメータＡ５１は、更に、ディジタルフィルタ９１、９２、９３、９４及び減算器９５と加算器９６により構成される複素バンドパスフィルタによって、不要なエイリアシングが除去された複素数信号のサンプリングレートを、制御部６からパラメータとして設定されたサンプリングレートＮを分割したサンプリングレート変換データＮ１によって１／Ｎ１に変換（ダウンサンプル）して、出力端子（Ｓ．Ｉ）と（Ｓ．Ｑ）に出力する実数軸信号用のダウンサンプラ１０１と虚数軸信号用のダウンサンプラ１０２とを備えている。
【００３６】
また、図９は、信号処理部４の別の構成例に用いられるデシメータＢ５３の構成を示すブロック図である。デシメータＢ５３は、入力端子（Ｔ．Ｉ）に入力された複素ミキサ５２の複素信号出力の実数軸信号と、同様に入力端子（Ｔ．Ｑ）に入力された複素ミキサ５２の複素信号出力の虚数軸信号とに、制御部６からパラメータとして設定されたフィルタ係数２によって実現される特性により、それぞれ高帯域信号をカットするフィルタリングを行うローパスフィルタ１１１、１１２を備えている。更に、ローパスフィルタ１１１、１１２によって高帯域の信号がカットされ、不要なエイリアシングが除去された複素数信号のサンプリングレートを、制御部６からパラメータとして設定されたサンプリングレート変換データＮを分割したサンプリングレート変換データＮ２によって１／Ｎ２に変換（ダウンサンプル）して、出力端子（Ｕ．Ｉ）と（Ｕ．Ｑ）に出力する実数軸信号用のダウンサンプラ１１３と虚数軸信号用のダウンサンプラ１１４とを備えている。
なお、サンプリングレート変換データＮ２は、制御部６からパラメータとして設定されたサンプリングレート変換データＮをデシメータＡ５１のダウンサンプラ１０１、１０２に設定したサンプリングレート変換データＮ１で除算した値とする。また、制御部６からパラメータとして設定されるフィルタ係数２は、予め信号処理部４において、デシメータＢ５３のプライベートなデータとして記憶されていても良い。
【００３７】
なお、上述の実施の形態では、信号処理部４における指定された機能を実現する構成例として、受信機を例として説明したが、送信機を構成する場合も、信号処理部４では、制御部６から設定されるパラメータを、信号処理部４に構成された送信機の機能を実現するための信号処理機能構成に合わせたパラメータに変換して利用するものとする。
また、上述の実施の形態では、信号処理部４は、ＦＰＧＡやＤＳＰ等のリ・コンフィギャラブルデバイスで構成されると説明したが、ＦＰＧＡ等のハードウェア再構成を行うリ・コンフィギャラブルデバイス、あるいはＤＳＰ等のソフトウェア再構成を行うリ・コンフィギャラブルデバイスのどちらか一方のリ・コンフィギャラブルデバイスのみで構成されても良い。
【００３８】
以上説明したように、本実施の形態のソフトウェア無線機は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能な信号処理部４と、複数の実現手段のいずれかに対応したパラメータを信号処理部４に設定する制御部６とを備えたソフトウェア無線機であって、制御部６のソフトウェアによる処理には適さない高速性や低消費電力性が要求される信号処理機能を実現する構成を信号処理部４に構成する際に、オブジェクト指向の考え方を適用してソフトウェアと信号処理機能を構成する。
【００３９】
従って、ソフトウェア無線機に要求される機能をオブジェクトとして考えた時に、この機能を実現するために信号処理部４に構成される複数の実現手段をメソッドとして定義し、このメソッドについて外から見えるパブリックなメソッドと、内部で実際に処理を行う外からは見えないプライベートなメソッドを用意することにより、制御部６からパブリックなメソッドに対して設定されるパラメータを、信号処理部４においてプライベートなメソッドに対するパラメータに変換し、信号処理部４側の信号処理機能の再構成による制御部６のソフトウェアに対する影響を少なくすることができるという効果が得られる。
そのため、制御部６において用意するドライバソフトウェアの種類が減少するので、ソフトウェア開発工数が削減され、製品開発期間の短縮化や製品コストの低減が可能となる。
【００４０】
また、キャリア信号の生成及び周波数変換や信号のフィルタリング、更には信号のサンプリングレート変換等の簡単な機能に信号処理を限定し、これに対してパラメータデータに対するビット分割、ビット挿入、ビットマージ、数値の加減算、及び数値の乗除算のいずれかによりパラメータを変換することで、信号処理部４に負荷をかけずにパラメータの変換を自由に実行できるソフトウェア無線機を実現することができる。
従って、ドライバソフトウェアの種類を増やさずに、例えばスプリアスの少ない周波数シンセサイザや、各種の特性及び中心周波数を持つフィルタ、更には自由なサンプリングレート変換を実現することができるという効果が得られる。
【００４１】
【発明の効果】
以上の如く、請求項１に記載のソフトウェア無線機、及び請求項９に記載のソフトウェア無線機の制御方法によれば、制御部側では、設定するパラメータに関わる信号処理部での内部処理を関知することなく、制御部と信号処理部の通信に適したパラメータ形式を信号処理部に設定することができるようになる。
従って、信号処理機能側の再構成による制御部のソフトウェアに対する影響を少なくすると共に、ドライバソフトウェアを制御部側の都合に合わせたものとすることができるので、アプリケーションソフトウェアとドライバソフトウェアを含めたソフトウェアの組み合わせの数も最小限で実現することができるという効果が得られる。また、ドライバソフトウェアの種類が減少するので、個々のドライバソフトウェアに対する十分な検証を行うことができ、ソフトウェア無線機全体の動作安定性を向上することができる。更に、ソフトウェア開発工数が削減されるので、製品開発期間の短縮化や製品コストの低減が可能となる。
【００４２】
請求項２に記載のソフトウェア無線機によれば、信号処理部における機能とパラメータの変換内容を限定することで、信号処理部に負荷をかけずにパラメータの変換を実行できるソフトウェア無線機を実現することができる。
従って、信号処理機能側の再構成による制御部のソフトウェアに対する影響を更に少なくし、ソフトウェアに対する影響を最小限に抑えることができるという効果が得られる。
【００４３】
請求項３に記載のソフトウェア無線機によれば、周波数変換された信号の最終的な周波数が合っていれば、周波数シンセサイザをどのようにも分割して構成することができる周波数変換器を実現することができる。
従って、周波数変換器を含むソフトウェア無線機に対して、より多くの柔軟性を与えることができ、１つのハードウェアを備えた装置で、ドライバソフトウェアを増やさずに、容易に複数の通信周波数に対応する無線機を実現することができるという効果が得られる。
【００４４】
請求項４に記載のソフトウェア無線機によれば、スプリアスが少なく周波数ステップが粗い第１の周波数シンセサイザと、スプリアスが多く周波数ステップが細かい第２の周波数シンセサイザの周波数を自由に設定して周波数変換器を動作させることができる。
従って、ドライバソフトウェアを増やさずに、ディジタル周波数シンセサイザ特有の一様に発生するスプリアスがキャリア近傍に制限される周波数変換器を実現することができるという効果が得られる。
【００４５】
請求項５に記載のソフトウェア無線機によれば、ディジタルフィルタの周波数特性を、制御部がパラメータとして設定する係数によって自由に設定することができると共に、制御部がパラメータとして設定する周波数設定データによって、フィルタの中心周波数も自由に設定することができる。
従って、自由な周波数特性で、かつどのような中心周波数のフィルタも、ドライバソフトウェアを増やさずに、簡単に構成することができるという効果が得られる。
【００４６】
請求項６に記載のソフトウェア無線機によれば、ディジタルフィルタの中心周波数を、制御部がパラメータとして設定する周波数設定データによって自由に設定することができる。
従って、信号処理部の再構成データに含まれる係数によって予め設定された周波数特性のフィルタを、どのような中心周波数においても、ドライバソフトウェアを増やさずに、簡単に構成することができるという効果が得られる。
【００４７】
請求項７、及び請求項８に記載のソフトウェア無線機によれば、サンプリングレート変換された信号の最終的なサンプリングレートが合っていれば、サンプリングレート変換器をどのようにも分割して構成することができる。
従って、サンプリングレート変換器を含むソフトウェア無線機に対して、より多くの柔軟性を与えることができ、１つのハードウェアを備えた装置で、ドライバソフトウェアを増やさずに、容易に複数の通信周波数に対応して自由にサンプリングレートを選択できる無線機を実現することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるソフトウェア無線機の基本構成を示すブロック図である。
【図２】同実施の形態によるソフトウェア無線機のドライバソフトウェアと信号処理部構成との対応例を示す図である。
【図３】同実施の形態によるソフトウェア無線機の信号処理部における一構成例を示すブロック図である。
【図４】信号処理部の一構成例に用いられるＣＩＣフィルタによる１／Ｎデシメータの構成を示すブロック図である。
【図５】信号処理部の一構成例に用いられるフィルタの構成を示すブロック図である。
【図６】同実施の形態によるソフトウェア無線機の信号処理部における再構成後の別の構成例を示すブロック図である。
【図７】信号処理部の別の構成例に用いられる周波数シンセサイザによる直交キャリア発振器の構成を示すブロック図である。
【図８】信号処理部の別の構成例に用いられるデシメータＡの構成を示すブロック図である。
【図９】信号処理部の別の構成例に用いられるデシメータＢの構成を示すブロック図である。
【図１０】従来例のソフトウェア無線機のドライバソフトウェアと信号処理部構成との対応例を示す図である。
【符号の説明】
１アンテナ
２ＲＦ／ＩＦアナログ部
３ＡＤＣ（Ａ／Ｄ変換器）
４信号処理部
５ＤＡＣ（Ｄ／Ａ変換器）
６制御部
１１ディジタル直交検波器
１２１／Ｎデシメータ
１２ａ、１２ｂＣＩＣフィルタ
１３フィルタ
１４検波器
２１、６１、９８直交キャリア発振器
２２、２３、６２、６３、６５、６６、８１、９９、１００乗算器
３１、６７、７１、７６、９６加算器
３２、３４遅延器
３３、６４、９５、９７減算器
３５、１０１、１０２、１１３、１１４ダウンサンプラ
４１、４２、１１１、１１２ローパスフィルタ
５１デシメータＡ
５２複素ミキサ
５３デシメータＢ
７２、７７位相レジスタ
７３ＲＯＭ−Ａ
７４ＲＯＭ−Ｂ
７８ＲＯＭ−Ｃ
７９ＲＯＭ−Ｄ
９１、９２、９３、９４ディジタルフィルタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a software radio that can reconfigure an internal functional configuration in accordance with an instruction from software in correspondence with a plurality of means for realizing a specified function, and signal processing of the software radio Regarding the method.
[0002]
[Prior art]
In recent years, as a product in a system in which processing by software such as application software, OS, driver software, etc. and a configuration that realizes a signal processing function that requires high speed and low power consumption that are not suitable for processing by software are mixed For the purpose of extending the product life by changing the specifications and changing the specifications, the software executed by multiple CPUs (Central Processing Units) prepared in advance in the system, or the field-programmable gate array (FPGA), etc. -Flexibility is given to a system by performing hardware reconfiguration of a configurable device and software reconfiguration of a reconfigurable device such as a DSP (Digital Signal Processor).
[0003]
A radio using such a system or idea is called a software radio, and CPU software is replaced or re-configurable devices such as FPGA and DSP are reconfigured according to the intended communication method. Thus, it is possible to realize a radio device compatible with a plurality of communication methods and signal processing functions with an apparatus including one piece of hardware.
[0004]
In such a reconfigurable software defined radio, in order to minimize the influence of the reconfiguration on the signal processing function side on the software side, the software side changes the signal processing function side using the driver software. To exchange information between the application software or OS and the signal processing function side. FIG. 10 is a diagram illustrating a correspondence example between the hardware signal processing unit configuration by the FPGA and the software configuration by the CPU in the conventional example, for example, application software 1, 2,... Corresponding to the communication method. Signal processing by hardware of signal processing configurations A, B, and C, signal processing configurations D, E, and F, and signal processing configurations O, P, and Q, respectively, indicating a plurality of hardware implementation methods for N The composition of the part is prepared. On the other hand, in order to enable the exchange of information between the OS and application software and hardware, driver software A, B, C and driver software D corresponding to each signal processing configuration. , E, F and driver software O, P, Q are prepared.
[0005]
[Problems to be solved by the invention]
However, in a software defined radio, application software needs to be changed for each communication method, so the number of combinations of software including application software and driver software is very large as in the example shown in FIG. There was a problem that the development man-hours of software and the possibility of bugs in the software itself were increased.
[0006]
The present invention has been made in view of the above problems, and minimizes the influence on the software side due to reconfiguration on the signal processing function side, and also minimizes the number of combinations of software including application software and driver software. It is an object of the present invention to provide a software defined radio and a signal processing method for the software defined radio.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problem, the software defined radio according to the invention of claim 1 is a signal that can reconfigure an internal functional configuration according to instructions from software corresponding to a plurality of means for realizing a specified function. A processing unit (for example, the signal processing unit 4 of the embodiment) and a control unit (for example, the control unit 6 of the embodiment) for setting a parameter corresponding to any of the plurality of realizing means in the signal processing unit. In the software defined radio, when the parameter set from the control unit does not correspond to the functional configuration of the signal processing unit, the parameter corresponds to the functional configuration of the signal processing unit. It is characterized by being used after being converted to a parameter.
The software defined radio having the above configuration can set parameters suitable for the convenience of the control unit in the signal processing unit without being aware of the parameter format to be set on the control unit side.
[0008]
A software defined radio according to a second aspect of the present invention is the software defined radio according to the first aspect, wherein the designated functions are at least carrier signal generation, signal filtering, signal modulation / demodulation, and signal sampling rate conversion. The parameter conversion includes at least one of bit division, bit insertion, bit merging, numerical addition / subtraction, and numerical multiplication / division with respect to parameter data.
The software defined radio having the above configuration can realize a software defined radio capable of performing parameter conversion without imposing a load on the signal processing unit by limiting functions and parameter conversion contents in the signal processing unit. it can.
[0009]
A software defined radio according to a third aspect of the present invention is the software defined radio according to the second aspect, wherein the signal processing unit generates a plurality of carrier signals having a frequency specified by frequency setting data indicating a phase change width. In the case of configuring a frequency converter including a frequency synthesizer (for example, the orthogonal carrier oscillator 21 and the orthogonal carrier oscillator 61 of the embodiment), the frequency setting data in a predetermined format set as the parameter from the control unit is a bit. It is divided and set as frequency setting data of each of a plurality of frequency synthesizers.
The software defined radio having the above configuration can realize a frequency converter that can divide and synthesize the frequency synthesizer as long as the final frequency of the frequency converted signal matches. it can.
[0010]
A software defined radio according to a fourth aspect of the present invention is the software defined radio according to the second aspect, wherein the signal processing unit generates a carrier signal having a frequency specified by frequency setting data indicating a phase change width. When a double conversion frequency converter including the first and second frequency synthesizers (for example, the orthogonal carrier oscillator 21 and the orthogonal carrier oscillator 61 of the embodiment) is configured, a predetermined value set as the parameter from the control unit The frequency setting data according to the format is bit-divided into two frequency setting data, and the MSB side of the divided frequency setting data is a first local for performing frequency conversion between the transmission / reception signal and the first intermediate frequency signal The first frequency synthesizer that generates a signal (for example, the orthogonal carrier oscillator 2 of the embodiment) The LSB side of the divided frequency setting data is set between the first intermediate frequency signal and the second intermediate frequency signal or baseband signal having a frequency lower than that of the first intermediate frequency signal. The second frequency synthesizer (for example, the orthogonal carrier oscillator 61 of the embodiment) that generates a second local signal for performing frequency conversion is set.
The software defined radio having the above configuration operates the frequency converter by freely setting the frequency of the first frequency synthesizer with less spurious and coarse frequency steps and the second frequency synthesizer with many spurious and fine frequency steps. Can be made.
[0011]
A software defined radio according to a fifth aspect of the present invention is the software defined radio according to the second aspect, wherein the signal processing unit filters the input signal using its own impulse response as a coefficient (for example, implementation) When the digital filters 91, 92, 93, 94 and the digital filters 111, 112) are configured, the coefficients of the low-pass filter of the real coefficient or the band-pass filter of the complex coefficient set as the parameter by the control unit are used. The filter coefficient corresponding to the target frequency is generated by multiplying the carrier signal corresponding to the frequency setting data set as the parameter from the control unit.
The software defined radio having the above-described configuration can freely set the frequency characteristics of the digital filter by a coefficient set as a parameter by the control unit, and the frequency setting data set by the control unit as a parameter. The center frequency can also be set freely.
[0012]
A software defined radio according to a sixth aspect of the present invention is the software defined radio according to the second aspect, wherein the signal processing unit filters the input signal using its own impulse response as a coefficient (for example, implementation) When the digital filters 91, 92, 93, 94 and the digital filters 111, 112) are configured, the real coefficient low-pass filter or complex coefficient band-pass filter included in the reconstructed data of the signal processing unit in advance. Is multiplied by the carrier signal corresponding to the frequency setting data set as the parameter from the control unit to generate a filter coefficient corresponding to the target frequency. The software defined radio having the above configuration can freely set the center frequency of the digital filter by frequency setting data set as a parameter by the control unit.
[0013]
A software defined radio according to a seventh aspect of the present invention is the software defined radio according to the second aspect, wherein the signal processing unit converts a plurality of sampling rate converters for converting a sampling rate of a signal represented by a discrete time sequence. For example, when the down samplers 101 and 102 and the down samplers 113 and 114 of the embodiment are configured, a plurality of sampling rates are obtained by dividing sampling rate conversion data in a predetermined format set as the parameter from the control unit. Each converter is set as sampling rate conversion data.
The software defined radio having the above configuration can be configured by dividing the sampling rate converter in any way as long as the final sampling rate of the signal subjected to the sampling rate conversion matches.
[0014]
The software defined radio according to claim 8 is the software defined radio according to claim 2, wherein the signal processing unit converts the sampling rate of the signal represented by the discrete time sequence into two stages. When configuring the first and second sampling rate converters (for example, the downsamplers 101 and 102 and the downsamplers 113 and 114 in the embodiment), the sampling rate in a predetermined format set as the parameter from the control unit The converted data is divided by the first sampling rate conversion data set in the first sampling rate converter (for example, the downsamplers 101 and 102 of the embodiment), and the second sampling rate converter (for example, the embodiment) is divided. Downsamplers 113 and 114) with the second sampling rate conversion data and And setting Te.
The software defined radio having the above configuration converts the output of the first sampling rate converter with the sampling rate conversion data set as a parameter from the control unit by converting the sampling rate with the second sampling rate converter. A signal after the designated sampling rate conversion can be obtained.
[0015]
A signal processing method for a software defined radio according to a ninth aspect of the invention is a signal processing method for a software defined radio capable of reconfiguring an internal functional configuration in accordance with an instruction from software corresponding to a plurality of means for realizing a specified function. A method for converting a parameter into a parameter corresponding to the internal functional configuration and using the parameter for signal processing stored in advance when the parameter does not correspond to the internal functional configuration; Features.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a software defined radio according to an embodiment of the present invention.
In FIG. 1, the received signal received from the antenna 1 includes an RF / IF analog unit 2 that converts the frequency of the received signal into an intermediate frequency signal, amplifies the level of the received signal, and performs filtering to a desired frequency bandwidth. To be input to the ADC 3. The ADC 3 is an A / D converter that samples a received signal converted into an intermediate frequency signal and converts it into a digital signal (a signal represented by a discrete time sequence). The output of the ADC 3 has an internal functional configuration. The signal is input to the signal processing unit 4 realized by a device such as a reconfigurable FPGA or DSP. In the signal processing unit 4, designated functional processing such as quadrature detection, frequency conversion, filtering, and signal demodulation is performed by an FPGA or DSP whose internal functional configuration can be reconfigured.
[0017]
On the other hand, the transmission signal transmitted from the antenna 1 is subjected to designated function processing such as signal modulation, frequency conversion, filtering, and quadrature demodulation by a reconfigurable FPGA or DSP of the signal processing unit 4, The output signal of the processing unit 4 is converted into an analog signal by a DAC 5 that is a D / A converter that converts a sampling signal (a signal represented by a discrete time sequence) into an analog signal, and is input to the RF / IF analog unit 2. The RF / IF analog unit 2 converts the frequency of the input transmission signal to a transmission frequency when output from the antenna 1, amplifies the level of the transmission signal, and filters the transmission signal to the transmission frequency bandwidth. Send it out. Further, the RF / IF analog unit 2 and the signal processing unit 4 have operation parameters and control specified for functions executed by the RF / IF analog unit 2 and the signal processing unit 4 such as signal frequency conversion and filtering. A signal is supplied from the control unit 6.
[0018]
The control unit 6 includes a CPU and a ROM (Read Only Memory) that stores software to be executed by the CPU. The control unit 6 replaces application software that has been programmed and stored in advance and executes it by the CPU. Supports multiple communication methods.
In the software defined radio according to the present embodiment, the object-oriented concept is applied to the function realization by the control unit 6 and the signal processing unit 4, and the software and the signal processing function are configured. That is, when a function required for a software defined radio is considered as an object, a plurality of implementation means configured in the signal processing unit 4 for realizing this function is defined as a method, and this method is publicly visible from the outside. Prepare a method and a private method that is not visible from the outside that actually performs processing internally. Then, the parameter set for the public method from the control unit 6 is converted into a parameter for the private method in the signal processing unit 4, and the function processing actually designated using the private method is executed.
[0019]
FIG. 2 is a diagram showing a correspondence example between the hardware signal processing unit configuration by the FPGA of the signal processing unit 4 and the software configuration by the CPU of the control unit 6 in the software defined radio of the present embodiment as an example. , N for signal processing configurations A, B, and C, and signal processing configurations D, E, and F, respectively. If the configuration of the signal processing unit using hardware such as signal processing configurations O, P, and Q is a private method, the control unit 6 uses a hardware configuration (for example, a signal processing configuration) in the signal processing unit 4 corresponding to each application software. A, B, and C) as a single public method, and a parameter for setting parameters for this method. Providing a driver software X, and driver software Y, and a driver software Z.
[0020]
Next, regarding the operation for realizing the designated function in the software defined radio of the present embodiment, a specific configuration in the signal processing unit 4 and a parameter designation method by the control unit 6 will be used with reference to the drawings. I will explain.
FIG. 3 is a block diagram showing an example of the configuration of the signal processing unit 4 of the software defined radio according to the present embodiment. In the signal processing unit 4, the quadrature detection and sampling rate conversion of the received signal, the filtering, and the signal Demodulation (detection) is performed.
In FIG. 3, in this configuration example, an input signal represented by a discrete time sequence is a 90-degree phase advance from the real axis signal “cos” of the local signal generated by the orthogonal carrier oscillator 21 and the real signal. In the digital quadrature detector 11 provided with a multiplier 22 and a multiplier 23 that respectively multiply the imaginary axis signal “−sin”, the signal is converted into a complex signal, and the complex signal output of the digital quadrature detector 11 is converted into a signal. Is input to a 1 / N decimator 12 that converts (downsamples) the sampling rate to 1 / N, and the sampling rate is converted. The output of the 1 / N decimator 12 is filtered to a desired signal by the filter 13, and then the signal is demodulated by the detector 14.
[0021]
Here, the quadrature carrier oscillator 21 of the digital quadrature detector 11 is input with frequency setting data F indicating the phase change width set from the control unit 6, and the 1 / N decimator 12 is the same. Sampling rate conversion data N set from the control unit 6 is input. Note that both the frequency setting data F and the sampling rate conversion data N are numbers represented by powers of 2.
[0022]
FIG. 4 is a block diagram showing a configuration of the 1 / N decimator 12 using a CIC filter used in one configuration example of the signal processing unit 4. The 1 / N decimator 12 is a CIC filter 12a that converts the sampling rate of the real number signal of the complex signal output of the digital quadrature detector 11 to 1 / N, and the sampling of the imaginary axis signal of the complex signal output of the digital quadrature detector 11. The CIC filter 12b converts the rate to 1 / N. The CIC filters 12a and 12b include an adder 31 and a delay unit 32 that form an M-section low-pass filter, and an M-section comb filter, respectively. The subtractor 33 and the delay device 34 to be formed, and a 1 / N-times down sampler 35 provided between the low-pass filter and the comb filter. Here, the sampling rate conversion data N set by the control unit 6 is set to the down sampler 35 of each of the CIC filters 12a and 12b.
[0023]
FIG. 5 is a block diagram showing the configuration of the filter 13 used in one configuration example of the signal processing unit. The filter 13 receives the real axis signal of the complex signal output of the 1 / N decimator 12 input to the input terminal (O.I) and the complex of the 1 / N decimator 12 input to the input terminal (O.Q). The imaginary axis signal of the signal output is subjected to filtering for cutting the high-band signal according to the characteristics realized by the filter coefficient set as a parameter from the control unit 6, and the output terminals (P.I) and (P.Q. ) Are provided. The filter coefficient set as a parameter from the control unit 6 may be stored in advance as configuration data of the filter 13 in the signal processing unit 4.
[0024]
Next, a description will be given of a configuration example in which the function realized by one configuration example in the signal processing unit 4 of the software defined radio according to the present embodiment shown in FIGS. 3 to 5 is reconfigured by another implementation means.
FIG. 6 is a block diagram showing another configuration example after reconfiguration in the signal processing unit 4 of the software defined radio according to the present embodiment. In the signal processing unit 4, the configuration example shown in FIGS. Similarly to the above, quadrature detection of the received signal, sampling rate conversion, filtering, and signal demodulation (detection) are performed. However, in this configuration example, as an example of a software defined radio after reconfiguration of the signal processing unit 4, using two frequency synthesizers, the frequency of the received signal is divided into two stages and converted to a low frequency, A double conversion type receiver that converts the sampling rate of a signal in two stages as the frequency of the signal decreases will be described.
[0025]
6, in this configuration example, an input signal represented by a discrete time sequence is obtained from a real axis signal “cos” of a local signal having a first frequency generated by the orthogonal carrier oscillator 21 and a real axis signal. In the digital quadrature detector 11 provided with a multiplier 22 and a multiplier 23 that respectively multiply the imaginary axis signal "-sin" whose phase is advanced by 90 degrees, the digital quadrature detector 11 converts the signal into a low IF complex signal. Is output to a decimator A51 that converts (downsamples) the sampling rate of the signal to 1 / N1 as the first stage, and converts the sampling rate.
[0026]
Further, the Low IF complex signal output of the decimator A51 is the second frequency generated by the orthogonal carrier oscillator 61 by the real axis signal (SI) and the imaginary axis signal (SQ) of the complex signal output of the decimator A51. The multiplier 62 and the multiplier 63 for multiplying the real axis signal “cos” of the local signal by the imaginary axis signal “−sin” whose phase is advanced by 90 degrees from the real axis signal, respectively, and further from the output of the multiplier 62 A subtractor 64 that subtracts the output of the multiplier 63 to obtain a real axis signal output and is orthogonal to the real axis signal (SI) and the imaginary axis signal (SQ) of the complex signal output of the decimator A51. A multiplier 65 and a multiplier 66 for multiplying the imaginary axis signal “−sin” of the second frequency local signal generated by the carrier oscillator 61 and the real axis signal “cos”, respectively, and the output of the multiplier 65 The output of the multiplier 66 is added to the imaginary axis signal to be converted into a baseband signal by the complex mixer 52 provided with an adder 67.
[0027]
Then, the received signal converted into the baseband signal is input to the decimator B53 which converts the signal sampling rate to 1 / N2 again (down-sample) as the second stage when the frequency becomes low, and the sampling rate. The detector 14 further demodulates the signal.
Here, the quadrature carrier oscillator 21 of the digital quadrature detector 11 receives the frequency setting data F1 divided from the frequency setting data F indicating the phase change width set by the control unit 6, and similarly, The orthogonal carrier oscillator 61 of the complex mixer 52 is input with frequency setting data F2 divided from the frequency setting data F indicating the change width of the phase set by the control unit 6.
The decimator A51 receives sampling rate conversion data N1 obtained by dividing the sampling rate conversion data N set from the control unit 6. Similarly, the decimator B53 receives sampling rate conversion data set from the control unit 6. Sampling rate conversion data N2 obtained by dividing N is input.
[0028]
FIG. 7 is a block diagram showing a configuration of the orthogonal carrier oscillator 21 and the orthogonal carrier oscillator 61 by a frequency synthesizer used in another configuration example of the signal processing unit 4.
In FIG. 7, when the frequency setting data F represented by the phase change width ΔΦ is input from the control unit 6 in “j0” bit, the frequency setting data ΔΦ is the frequency setting data F1 of “j1” bit from the MSB side. And the frequency setting data F2 of “j2” bit on the LSB side. The divided “j1” bits on the MSB side are cumulatively added to phase data Af by an adder 71 and a phase register 72 forming a phase calculation unit.
[0029]
The phase data Af of “j1” bit has the address signal line of “k1” bit of j1 = k1, and is similar to the “course cos” ROM-A73 in which the table for converting the phase data into amplitude data is recorded. An address signal line of “k1” bits is input as an address signal to the “corsesin” ROM-B74 in which a table for converting phase data into amplitude data is recorded. The outputs of the ROM-A73 and ROM-B74 are , “M” bit width amplitude data cos (F1) and sin (F1) are sequentially output. Here, the ROM-A 73 and the ROM-B 74 are ROMs in which a cosine wave and a sine wave having a frequency corresponding to the MSB side “j1” bit of the frequency setting data F are quantized and recorded. 72, and further the ROM-A 73 and ROM-B 74 form the quadrature carrier oscillator 21 of the digital quadrature detector 11.
[0030]
On the other hand, the remaining “j2” bit located on the LSB side when viewed from j1 of the phase data of “j0” bit is multiplied by the multiplier 81 by the coefficient N1 of “j0” bit corresponding to the sampling rate conversion data N1. After being converted to the frequency setting data F2 ′ of “j0” bits, the data is cumulatively added by the adder 76 and the phase register 77 forming the phase calculation unit to become phase data Bf ′.
[0031]
“J0” bit phase data Bf ′ is similar to “fine cos” ROM-C78 having an address signal line of “k2” bit where j0> k2 and a table for converting phase data into amplitude data. Are input as address signals to the “fine sin” ROM-D79 in which a table for converting phase data into amplitude data is recorded, and output from the ROM-C78 and ROM-D79. , The amplitude data cos (F2) and sin (F2) of “m” bit width are sequentially output. Here, the ROM-C 78 and the ROM-D 79 are ROMs in which cosine waves and sine waves having frequencies corresponding to the remaining “j2” bits of the frequency setting data F are quantized and recorded. 77. Further, the orthogonal carrier oscillator 61 of the complex mixer 52 is formed by the ROM-C 78 and the ROM-D 79.
[0032]
For example, when two frequency synthesizers having the same bit length are operated at the sampling frequency 1 and the sampling frequency N1, the output frequency is also 1 to N1, so the sampling frequency of the orthogonal carrier oscillator 61 is set to the orthogonal carrier. In order to reduce the amount of calculation by reducing the sampling frequency to 1 / N1 of the oscillator 21, the frequency setting data F2 is multiplied by N1 and corrected to the frequency setting data F2 ′, and this is cumulatively added to obtain phase data Bf ′. To do.
Further, with the above configuration, in the signal processing unit 4 of this configuration example, the local signal of the frequency f generated by the frequency setting data F set by the control unit 6 is changed to the frequency f1 generated by the frequency setting data F1. The local signal and the local signal of the frequency f2 generated by the frequency setting data F2 are divided and generated. The multipliers 22 and 23 of the digital quadrature detector 11 and the multipliers 62, 63, 65 of the complex mixer 52, respectively. By supplying to 66, two-stage frequency conversion is possible.
[0033]
FIG. 8 is a block diagram showing a configuration of a decimator A51 used in another configuration example of the signal processing unit. The decimator A51 has a real axis signal of the complex signal output of the digital quadrature detector 11 inputted to the input terminal (RI) and the complex of the digital quadrature detector 11 inputted to the input terminal (RQ). A complex bandpass filter that performs filtering to cut a low-band signal and a high-band signal is provided for the imaginary axis signal of the signal output. Here, the complex bandpass filter is a digital filter 91 that convolves the real axis coefficient of the complex filter with the real axis signal of the complex signal output of the digital quadrature detector 11, and similarly, the complex filter for the real axis signal. The digital filter 92 that convolves the imaginary axis coefficient of the digital filter 93 and the digital filter 93 that convolves the real axis coefficient of the complex filter with respect to the imaginary axis signal of the complex signal output of the digital quadrature detector 11, as well as the imaginary axis signal. A digital filter 94 that convolves the imaginary axis coefficient of the complex filter; a subtractor 95 that subtracts the output of the digital filter 93 from the output of the digital filter 91; and an adder that adds the output of the digital filter 94 to the output of the digital filter 92. 96.
[0034]
The real axis coefficient of the complex bandpass filter set in each of the digital filters 91 and 93 and the imaginary axis coefficient of the complex bandpass filter set in each of the digital filters 92 and 94 are generated by the orthogonal carrier oscillator 98. The quadrature carrier real axis signal cos and imaginary axis signal -sin are generated by multiplying the filter coefficient 1 of the reference low-pass filter set as a parameter by the control unit 6 by the multiplier 99 and the multiplier 100, respectively. It is a complex coefficient. The frequency of the quadrature carrier generated by the quadrature carrier oscillator 98 is the frequency F of the input signal of the digital quadrature detector 11. _DIF1 From the frequency obtained by subtracting the local signal frequency generated by the orthogonal carrier oscillator 21 to which the frequency setting data F1 is set by the subtractor 97. Further, the filter coefficient 1 set as a parameter from the control unit 6 may be a reference bandpass filter (complex filter) instead of the reference lowpass filter. In this case, the synthesis of the filter coefficient 1 set as a parameter and the output of the orthogonal carrier oscillator 98 is multiplication of complex numbers. Further, the filter coefficient 1 set as a parameter from the control unit 6 may be stored in advance as configuration data of the decimator A51 in the signal processing unit 4.
[0035]
On the other hand, the decimator A51 further controls the sampling rate of the complex signal from which unnecessary aliasing has been removed by a complex bandpass filter composed of the digital filters 91, 92, 93, 94 and the subtractor 95 and the adder 96. Real number axis converted to 1 / N1 (downsampled) by sampling rate conversion data N1 obtained by dividing sampling rate N set as a parameter from unit 6 and output to output terminals (SI) and (SQ) A signal downsampler 101 and an imaginary axis signal downsampler 102 are provided.
[0036]
FIG. 9 is a block diagram showing a configuration of a decimator B53 used in another configuration example of the signal processing unit 4. The decimator B53 is a real axis signal of the complex signal output of the complex mixer 52 input to the input terminal (TI), and an imaginary number of the complex signal output of the complex mixer 52 input to the input terminal (TQ). The axis signal is provided with low-pass filters 111 and 112 that perform filtering for cutting the high-band signal according to the characteristics realized by the filter coefficient 2 set as a parameter from the control unit 6. Further, the sampling rate conversion obtained by dividing the sampling rate of the complex signal from which the high-band signal is cut by the low-pass filters 111 and 112 and unnecessary aliasing is removed, and the sampling rate conversion data N set as a parameter from the control unit 6 is divided. A downsampler 113 for the real axis signal and a downsampler 114 for the imaginary axis signal that are converted (downsampled) to 1 / N2 by the data N2 and output to the output terminals (UI) and (UQ) I have.
The sampling rate conversion data N2 is a value obtained by dividing the sampling rate conversion data N set as a parameter by the control unit 6 by the sampling rate conversion data N1 set in the downsamplers 101 and 102 of the decimator A51. The filter coefficient 2 set as a parameter from the control unit 6 may be stored in advance as private data of the decimator B53 in the signal processing unit 4.
[0037]
In the above-described embodiment, the receiver is described as an example of the configuration that realizes the designated function in the signal processing unit 4. However, in the case of configuring the transmitter, the signal processing unit 4 also includes a control unit. It is assumed that the parameters set from 6 are converted into parameters suitable for the signal processing function configuration for realizing the function of the transmitter configured in the signal processing unit 4 and used.
In the above-described embodiment, the signal processing unit 4 has been described as being configured by a reconfigurable device such as an FPGA or DSP. However, the reconfigurable device that performs hardware reconfiguration such as an FPGA. Alternatively, it may be configured by only one of the re-configurable devices that perform software reconfiguration such as a DSP.
[0038]
As described above, the software defined radio according to the present embodiment corresponds to a plurality of means for realizing a specified function, and the signal processing unit 4 capable of reconfiguring an internal functional configuration according to instructions from software. And a software defined radio having a control unit 6 for setting a parameter corresponding to one of a plurality of realizing means in the signal processing unit 4, and not suitable for processing by the software of the control unit 6. When the signal processing unit 4 is configured to implement a signal processing function that requires power, the software and the signal processing function are configured by applying an object-oriented concept.
[0039]
Therefore, when the function required for the software defined radio is considered as an object, a plurality of means for configuring the signal processing unit 4 for realizing this function is defined as a method, and this method is publicly visible from the outside. By preparing a method and a private method that cannot be seen from the outside that is actually processed inside, the parameter set for the public method from the control unit 6 is changed to the parameter for the private method in the signal processing unit 4. Thus, the effect of reconfiguring the signal processing function on the signal processing unit 4 side to the software of the control unit 6 can be reduced.
For this reason, since the types of driver software prepared in the control unit 6 are reduced, the number of software development steps can be reduced, and the product development period can be shortened and the product cost can be reduced.
[0040]
In addition, signal processing is limited to simple functions such as carrier signal generation, frequency conversion, signal filtering, and signal sampling rate conversion. On the other hand, bit division, bit insertion, bit merging, and numerical values for parameter data are limited. By converting the parameter by either addition / subtraction or multiplication / division of numerical values, it is possible to realize a software defined radio that can freely execute parameter conversion without applying a load to the signal processing unit 4.
Therefore, without increasing the number of types of driver software, for example, a frequency synthesizer with less spurious, a filter having various characteristics and a center frequency, and free sampling rate conversion can be realized.
[0041]
【The invention's effect】
As described above, according to the software defined radio according to claim 1 and the software defined radio control method according to claim 9, the control unit is aware of the internal processing in the signal processing unit related to the parameter to be set. Therefore, a parameter format suitable for communication between the control unit and the signal processing unit can be set in the signal processing unit.
Therefore, the influence of the reconfiguration on the signal processing function side on the software of the control unit can be reduced, and the driver software can be adapted to the convenience of the control unit side. The effect that the number of combinations can be realized with a minimum is obtained. In addition, since the number of types of driver software is reduced, it is possible to sufficiently verify individual driver software, and to improve the operational stability of the entire software defined radio. Further, since the number of software development steps is reduced, the product development period can be shortened and the product cost can be reduced.
[0042]
According to the software defined radio according to claim 2, by limiting the function and parameter conversion contents in the signal processing unit, a software defined radio capable of executing parameter conversion without applying a load to the signal processing unit is realized. be able to.
Accordingly, it is possible to further reduce the influence of the control unit on the software due to the reconfiguration on the signal processing function side, and to minimize the influence on the software.
[0043]
According to the software defined radio of claim 3, the frequency converter capable of dividing and configuring the frequency synthesizer as long as the final frequency of the frequency-converted signal matches is realized. be able to.
Therefore, more flexibility can be given to a software defined radio including a frequency converter, and a single hardware device can easily handle multiple communication frequencies without increasing driver software. The effect that the radio | wireless machine which carries out can be implement | achieved is acquired.
[0044]
According to the software defined radio according to claim 4, the frequency converter is configured by freely setting the frequencies of the first frequency synthesizer with few spurious and coarse frequency steps and the second frequency synthesizer with many spurious and fine frequency steps. Can be operated.
Therefore, it is possible to realize a frequency converter in which the spurious generated uniquely in the digital frequency synthesizer is limited to the vicinity of the carrier without increasing the driver software.
[0045]
According to the software defined radio of claim 5, the frequency characteristic of the digital filter can be freely set by a coefficient set as a parameter by the control unit, and by the frequency setting data set by the control unit as a parameter, The center frequency of the filter can also be set freely.
Therefore, it is possible to obtain an effect that a filter having a free frequency characteristic and any center frequency can be easily configured without increasing the driver software.
[0046]
According to the software defined radio of the sixth aspect, the center frequency of the digital filter can be freely set by the frequency setting data set as a parameter by the control unit.
Therefore, it is possible to easily configure a filter having a frequency characteristic set in advance by the coefficient included in the reconfiguration data of the signal processing unit without increasing the driver software at any center frequency. It is done.
[0047]
According to the software defined radio of claim 7 and claim 8, if the final sampling rate of the sampling rate converted signal matches, the sampling rate converter is divided in any way. be able to.
Therefore, it is possible to give more flexibility to the software defined radio including the sampling rate converter, and it is possible to easily change the communication frequency to a plurality of communication frequencies without increasing the driver software with a device having one hardware. Correspondingly, it is possible to realize a radio that can freely select a sampling rate.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a basic configuration of a software defined radio according to an embodiment of the present invention.
2 is a diagram showing a correspondence example between driver software and a signal processing unit configuration of the software defined radio according to the embodiment; FIG.
FIG. 3 is a block diagram showing a configuration example of a signal processing unit of the software defined radio according to the embodiment.
FIG. 4 is a block diagram showing a configuration of a 1 / N decimator using a CIC filter used in one configuration example of a signal processing unit.
FIG. 5 is a block diagram showing a configuration of a filter used in one configuration example of a signal processing unit.
FIG. 6 is a block diagram showing another configuration example after reconfiguration in the signal processing unit of the software defined radio according to the embodiment;
FIG. 7 is a block diagram illustrating a configuration of an orthogonal carrier oscillator using a frequency synthesizer used in another configuration example of a signal processing unit.
FIG. 8 is a block diagram showing a configuration of a decimator A used in another configuration example of a signal processing unit.
FIG. 9 is a block diagram showing a configuration of a decimator B used in another configuration example of the signal processing unit.
FIG. 10 is a diagram illustrating a correspondence example between driver software and a signal processing unit configuration of a conventional software defined radio.
[Explanation of symbols]
1 Antenna
2 RF / IF analog section
3 ADC (A / D converter)
4 Signal processor
5 DAC (D / A converter)
6 Control unit
11 Digital quadrature detector
12 1 / N Decimator
12a, 12b CIC filter
13 Filter
14 Detector
21, 61, 98 Quadrature carrier oscillator
22, 23, 62, 63, 65, 66, 81, 99, 100 Multiplier
31, 67, 71, 76, 96 Adder
32, 34 delay device
33, 64, 95, 97 Subtractor
35, 101, 102, 113, 114 Downsampler
41, 42, 111, 112 Low-pass filter
51 Decimator A
52 Complex mixer
53 Decimator B
72, 77 Phase register
73 ROM-A
74 ROM-B
78 ROM-C
79 ROM-D
91, 92, 93, 94 Digital filter

Claims

Corresponding to a plurality of means for realizing a specified function, a hardware signal processing unit capable of reconfiguring an internal function configuration by an instruction from software,
A control unit including a single driver software for setting a single public parameter corresponding to the interface of the signal processing unit in the signal processing unit ,
The signal processing unit is
A function processing unit corresponding to the plurality of realizing means;
A parameter processing unit for converting the public parameter set by the single driver software into a private parameter required by the function processing unit,
The software defined radio , wherein the function processing unit executes the designated function using the set private parameter .

The designated function includes at least one of carrier signal generation, signal filtering, signal modulation / demodulation, and signal sampling rate conversion, and the parameter conversion includes at least bit division, bit insertion, and bit conversion for parameter data. The software defined radio according to claim 1, comprising any one of merging, addition / subtraction of numerical values, and multiplication / division of numerical values.

When the signal processing unit configures a frequency converter including a plurality of frequency synthesizers that generate a carrier signal having a frequency specified by frequency setting data indicating a phase change width,
The parameter processing unit divides the frequency setting data in a predetermined format set as the parameter from the control unit into bits, and sets the frequency setting data as frequency setting data of each of a plurality of frequency synthesizers. Software defined radio described in 1.

When the signal processing unit constitutes a frequency converter of a double conversion system including first and second frequency synthesizers that generate a carrier signal having a frequency specified by frequency setting data indicating a phase change width,
The parameter processing unit bit-divides the frequency setting data in a predetermined format set as the parameter from the control unit into two frequency setting data, and transmits the MSB side of the divided frequency setting data to the transmission / reception signal and the first Is set in the first frequency synthesizer that generates a first local signal for frequency conversion between the first intermediate frequency signal and the LSB side of the divided frequency setting data. And the second frequency synthesizer that generates a second local signal for frequency conversion between the first intermediate frequency signal and a second intermediate frequency signal or a baseband signal having a frequency lower than that of the first intermediate frequency signal. The software defined radio according to claim 2.

When the signal processing unit constitutes a digital filter that performs filtering of the input signal using its own impulse response as a coefficient,
Carrier signal the parameter processing unit, the coefficient of the band pass filter of the low-pass filter or a complex coefficient of the real coefficients set as the parameters from the control unit, corresponding to the frequency setting data is set as the parameter from the control unit 3 to generate a filter coefficient corresponding to a target frequency.

When the signal processing unit constitutes a digital filter that performs filtering of the input signal using its own impulse response as a coefficient,
The parameter processing unit corresponds to the frequency setting data set as the parameter from the control unit to the coefficient of the real coefficient low pass filter or complex coefficient band pass filter included in the reconstructed data of the signal processing unit in advance. The software defined radio according to claim 2, wherein a filter coefficient corresponding to a target frequency is generated by multiplying the carrier signal.

When the signal processing unit constitutes a plurality of sampling rate converters that convert the sampling rate of the signal represented by a discrete time sequence,
The parameter processing unit divides sampling rate conversion data in a predetermined format set as the parameter from the control unit, and sets it as sampling rate conversion data in each of a plurality of sampling rate converters The software defined radio according to claim 2.

When the signal processing unit constitutes first and second sampling rate converters for converting the sampling rate of a signal represented by a discrete time sequence into two stages,
The parameter processing unit divides sampling rate conversion data in a predetermined format set as the parameter from the control unit by first sampling rate conversion data set in the first sampling rate converter, and the second The software defined radio according to claim 2, wherein the sampling rate converter is set as second sampling rate conversion data.

Corresponding to a plurality of means for realizing a specified function, a software radio signal processing method including a hardware signal processing unit capable of reconfiguring an internal function configuration by an instruction from software,
A single driver software setting a single public parameter in the signal processing unit corresponding to the interface of the signal processing unit;
A parameter processing unit converting the public parameter set by the single driver software into a private parameter required by a function processing unit corresponding to the plurality of realizing means;
The function processing unit executes the designated function using the set private parameter;
Signal processing method of a software radio, which comprises a.