JP4146025B2

JP4146025B2 - Power supply

Info

Publication number: JP4146025B2
Application number: JP08722999A
Authority: JP
Inventors: 克己渡辺
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-03-29
Filing date: 1999-03-29
Publication date: 2008-09-03
Anticipated expiration: 2019-03-29
Also published as: JP2000284754A

Description

【０００１】
【発明の属する技術分野】
この発明は、電源装置に関し、特に、表示素子の駆動に好適で安定して起動可能な電源装置に関する。
【０００２】
【従来の技術】
液晶表示装置の電源回路は、例えば４つの駆動電圧を生成する場合、図５に示すように、電源電圧を昇圧回路により昇圧し、昇圧した電圧を分割抵抗Ｒ１〜Ｒ４により分圧し、分圧電圧をボルテージフォロア回路を介して、駆動電圧Ｖ１〜Ｖ４として出力する。ボルテージフォロア回路を構成しているオペアンプには、図６（ａ）に示すように、出力段トランジスタ（ドライバトランジスタ）がＰ型ＭＯＳトランジスタＴＰから構成されたＰ型オペアンプと、図６（ｂ）に示すように、出力段トランジスタ（ドライバトランジスタ）がＮ型ＭＯＳトランジスタから構成されたＮ型オペアンプとがある。
【０００３】
Ｐ型オペアンプとＮ型オペアンプから構成されるボルテージフォロア回路の出力電圧は、負荷の変動によりそれぞれ電源電圧、グランド電圧に偏倚する。このため、図５に示すボルテージフォロア回路では、安定した正確な値の駆動電圧を得ることが困難である。
【０００４】
そこで、Ｐ型オペアンプとＮ型オペアンプとを一対にして、Ｐ型オペアンプとＮ型オペアンプの出力電圧を平均化することにより、正確で安定した出力電圧を得ようとする電源回路が提案されている。
【０００５】
この場合、図７に示すように、一対のＰ型オペアンプの入力端とＮ型オペアンプの入力端間に微小抵抗ｒを介挿する。この微小抵抗ｒにより、Ｐ型オペアンプの入力電位をＮ型オペアンプの入力電位より若干低くし、Ｐ型オペアンプのＰ型ドライバトランジスタＴＰとＮ型オペアンプのＮ型ドライバトランジスタＴＮとが同時にオンしないようにしている。
【０００６】
この構成によれば、通常時は、Ｐ型ドライバトランジスタＴＰとＮ型ドライバトランジスタＴＮとは、その一方のみがオンし、出力段に流れる電流は定電流（通常、数μＡ以下）ですむ。また、出力電圧が、微小抵抗ｒにより生成されるキャップ電圧を超えて上昇すると、Ｎ型ドライバトランジスタＴＮがオンし、出力電圧を引き下げ、逆に、出力電圧がキャップ電圧を超えて下降した時は、Ｐ型ドライバトランジスタＴＰがオンして、出力電圧を引き上げる。このようにして、出力電圧が定常値に維持される。微小抵抗ｒの両端間のギャップ電圧は、液晶の表示品位と、ドライバトランジスタＴＮとＴＰが同時にオンしないことを考慮して、数十ｍｖ程度に設定される。
【０００７】
【発明が解決しようとする課題】
しかし、電源投入時等の、昇圧回路の出力電圧が十分に高くなっていないときには、微小抵抗ｒの両端間の電位差（ギャップ電圧）が非常に小さくなり、Ｐ型のオペアンプＰ型ドライバトランジスタＴＰとＮ型オペアンプのＮ型ドライバトランジスタＴＮが同時にオンしてしまう。このような場合には、オンしたＰ型ドライバトランジスタＴＰとＮ型ドライバトランジスタＴＮを介して電源からグランドに大きな貫通電流が流れ、電源装置が正常に起動できず、表示装置を駆動することができない。
【０００８】
本発明は、上記実状に鑑みてなされたもので、正常に起動することが可能な電源装置を提供することを目的とする。
また、本発明は、表示装置に、安定した表示用の電力を供給することができる電源装置を提供することを他の目的とする。
また、本発明は、出力段にＰチャネル電界効果トランジスタを備える増幅器と出力段にＮチャネル電界効果トランジスタを備える増幅器とから構成される増幅素子を備え、安定して動作する電源装置を提供することを他の目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかる電源装置は、予め定めた基準電圧に基づいて所定の電圧を発生する駆動用電圧発生手段から供給された電圧を昇圧し、この昇圧され昇圧電圧を分圧手段により分圧して、複数の電圧を発生する電圧発生手段と、
出力段がＮチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された複数の電圧のうちの１つの電圧を増幅する第１の増幅素子と、出力段がＰチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された前記１つの電圧を微小抵抗によって降下させた分だけ低い電圧が入力され、その低い電圧を増幅する第２の増幅素子のいずれか一方の出力が遮断手段を介してこの電源装置の出力端に供給され、前記第１の増幅素子と前記第２の増幅素子のいずれか他方の出力が直接前記出力端に供給されるように、前記第１の増幅素子と前記第２の増幅素子とを、前記電圧発生手段と前記出力端との間に並列に設けてなる増幅手段と、
前記電圧発生手段の前記分圧手段によって分圧された複数電圧のうちの予め定めた１つの分圧電圧に対応する電圧に設定された比較用電圧と、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧以下のときに前記第１の増幅素子の出力端と第２の増幅素子の出力端との間に流れる電流を遮断する遮断手段と、
を備えた、ことを特徴とする。
【００１０】
この構成によれば、当該電源装置に電源が投入された直後等の、電圧発生手段への供給電圧が所定値以下の場合に、第１の増幅手段の出力端と第２の増幅手段の出力端との間に流れる電流を遮断する。このため、電圧発生手段への供給電圧が小さいために、第１の増幅素子のＮチャネル電界効果トランジスタと第２の増幅素子のＰチャネル電界効果トランジスタが実質的に同時にオンしても、オンした両トランジスタを介して大きな貫通電流が流れるのを防止することができる。従って、電源装置を正常に起動させることができ、表示素子を安定的に駆動することができる。
【００１１】
前記遮断手段は、例えば、
前記第１の増幅素子と出力端との間、又は、前記第２の増幅素子とこの電源装置の出力端との間に介挿されたスイッチと、
前記比較用電圧と前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧未満のときに前記スイッチをオフし、所定電圧以上のときにスイッチをオンするスイッチ制御手段と、
から構成される。
【００１２】
前記スイッチ制御手段は、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧と、駆動用電圧発生手段に供給される基準電圧とを比較することにより、前記分圧手段への供給電圧が所定電圧未満であるか否かを判別してもよい。
【００１３】
前記スイッチ制御手段は、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧と、前記基準電圧を予め定めた割合で分圧した比較用電圧とを比較することにより、前記電圧発生手段への供給電圧が所定電圧未満であるか否かを判別してもよい。
【００１４】
本発明の第２の観点にかかる電源装置は、
予め定めた基準電圧に基づいて所定の電圧を発生する電圧供給手段から供給された電圧を昇圧し、この昇圧した電圧を分圧して、この電源装置の出力電圧に対応する複数の電圧を発生する電圧発生手段と、
出力段がＮチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された複数の電圧のうちの１つの電圧を増幅する第１の増幅素子と、出力段がＰチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された前記１つの電圧を微小抵抗によって降下させた分だけ低い電圧が入力され、その低い電圧を増幅する第２の増幅素子のいずれか一方の出力がスイッチを介してこの電源装置の出力端に供給され、前記第１の増幅素子と前記第２の増幅素子のいずれか他方の出力が直接前記出力端に供給されるように、前記第１の増幅素子と前記第２の増幅素子とを、前記電圧発生手段と前記出力端との間に並列に設けてなる増幅手段と、
前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの予め定めた１つの分圧電圧に対応する電圧に設定された比較用電圧と、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧未満のときに、前記スイッチをオフし、前記比較用電圧以上のときに前記スイッチをオンするスイッチ制御手段と
から構成される、ことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態に係る電源装置を液晶表示装置に適用した場合を例として図面を参照しつつ説明する。
この実施の形態に係る液晶表示装置は、図１に示すように、表示パネル１と、電源装置２と、行ドライバ３と、列ドライバ４と、制御装置５とから構成される。
表示パネル１は、対向して配置された第１の基板と第２の基板と、第１の基板に行方向に配置された複数の走査電極１１と、第２の基板に列方向に配置された複数の信号電極１３と、両基板間に封止された液晶とを備え、走査電極１１と信号電極１３の交点で定義される複数の画素により画像を表示する。
【００１６】
電源装置２は、図２に示すように、駆動電圧発生用比較回路２１と、昇圧回路２２と、分圧回路２３と、貫通電流防止回路２４とから構成され、液晶表示パネル１を駆動するための駆動電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１（Ｖ４＞Ｖ３＞Ｖ２＞Ｖ１）と、接地電圧ＶGD（Ｖ１＞ＶGD）を生成し、行ドライバ３及び列ドライバ４に供給する。
【００１７】
駆動電圧発生用比較回路２１は、外部から供給される基準電圧Ｖrefと後述する分圧電圧Ｖｄ１とを比較し、比較結果に応じて、所定の電圧を昇圧回路２２に供給する。
【００１８】
昇圧回路２２は、駆動電圧発生用比較回路２１から供給される電圧を昇圧し、昇圧電圧Ｖprを分圧回路２３に供給する。
【００１９】
分圧回路２３は、昇圧回路２２から供給される昇圧電圧Ｖprを分圧する分圧抵抗Ｒ１〜Ｒ４と、分圧抵抗Ｒ１〜Ｒ４によって分圧された分圧電圧Ｖｄ１〜Ｖｄ３を約１倍に増幅し、駆動電圧Ｖ１〜Ｖ３として出力する第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３から構成される。第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３は、それぞれ、Ｎ型オペアンプ２３１と、Ｐ型オペアンプ２３２と、微小抵抗ｒとから構成される。
【００２０】
図２に示すように、分圧抵抗Ｒ１〜Ｒ４は、分圧抵抗Ｒ４，Ｒ３，Ｒ２，Ｒ１の順に、昇圧回路２２の出力端と接地電位の間に実質的に直列に接続されている。また、第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３の微小抵抗ｒは、それぞれ、分圧抵抗Ｒ１とＲ２、分圧抵抗Ｒ２とＲ３、分圧抵抗Ｒ３とＲ４を接続するように、各分圧抵抗Ｒ１〜Ｒ４の間に配置されている。即ち、分圧抵抗Ｒ１〜Ｒ４と微小抵抗ｒとが実質的に交互に直列に接続されている。
【００２１】
第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３のそれぞれにおいて、微小抵抗ｒの一端（昇圧回路２２側）にはＮ型オペアンプ２３１の入力端が接続され、微小抵抗ｒの他端（接地電位側）にはＰ型オペアンプ２３２の入力端が接続されている。
【００２２】
Ｎ型オペアンプ２３１は、図６（ｂ）に示すＮ型オペアンプと同様の回路から構成され、出力段にＮ型ＭＯＳトランジスタＴＮ（Ｎチャネル電界効果トランジスタ）を備える。Ｎ型オペアンプ２３１は、分割用抵抗Ｒ１〜Ｒ４によって分圧された分圧電圧Ｖｄ１〜Ｖｄ４のうち、対応する分圧電圧Ｖｄ１〜Ｖｄ３を約１倍に増幅して出力する。また、Ｎ型オペアンプ２３１に１対１に対応して配置されているＰ型オペアンプ２３２は、図６（ａ）に示すＰ型オペアンプと同様の回路から構成され、出力段にＰ型ＭＯＳトランジスタＴＰ（Ｐチャネル電界効果トランジスタ）を備える。Ｐ型オペアンプ２３２は、対応するＮ型オペアンプ２３１に入力される電圧より、微小抵抗ｒによって降下される分だけ小さな電圧を約１倍に増幅して出力する。
【００２３】
なお、微小抵抗ｒは、一対のＰ型オペアンプ２３２の入力端の電位をＮ型オペアンプ２３１の入力端の電位より若干低くすることにより、一対のＰ型オペアンプ２３２のＰ型ＭＯＳトランジスタＴＰとＮ型オペアンプ２３１のＮ型ＭＯＳトランジスタＴＮを同時にオンさせないために、Ｐ型、Ｎ型オペアンプ２３２、２３１の入力端の間に配置されている。
【００２４】
貫通電流防止回路２４は、比較回路２４１と、反転回路２４２と、スイッチＳＷ１〜ＳＷ３とから構成され、Ｎ型オペアンプ２３１の出力段のＮ型ＭＯＳトランジスタＴＮとＰ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰとが同時にオンし、オンしたトランジスタを介して、電源からグランドに大量の貫通電流が流れるのを防止するための回路である。
【００２５】
比較回路２４１は、昇圧回路２２から出力される昇圧電圧Ｖprが所定値以上であるか否かを判別し、判別結果に応じた信号を反転回路２４２に供給する。具体的に説明すると、比較回路２４１は、昇圧電圧Ｖprを分圧した電圧の中の予め定められた電圧（分圧電圧Ｖｄ１）と、分圧電圧Ｖｄ１とほぼ同じ大きさになるように設定された電圧（比較用基準電圧Ｖcr）とを比較し、分圧電圧Ｖｄ１が比較用基準電圧Ｖcr以上の時にハイレベルの信号を、分圧電圧Ｖｄ１が比較用基準電圧Ｖcr未満の時にローレベルの信号を、それぞれ反転回路２４２に出力する。
【００２６】
反転回路２４２は、比較回路２４１から供給される信号のレベルを反転してスイッチＳＷ１〜ＳＷ３のゲートに供給する。つまり、反転回路２４２は、比較回路２４１から供給される信号がローレベルの場合に、ハイレベルの信号をスイッチＳＷ１〜ＳＷ３のゲートに供給して、スイッチＳＷ１〜ＳＷ３をオンし、比較回路２４１から供給される信号がハイレベルの場合に、ローレベルの信号をスイッチＳＷ１〜ＳＷ３のゲートに供給し、スイッチＳＷ１〜ＳＷ３をオフする。
【００２７】
スイッチＳＷ１〜ＳＷ３は、例えば、ｎチャネル電界効果トランジスタから構成され、電流路の一端（ドレイン）が対応するＰ型オペアンプ２３２の出力端に接続され、他端（ソース）が対応する出力端子Ｔ１〜Ｔ３に接続され、そのゲートが反転回路２４２の出力端に接続されている。スイッチＳＷ１〜ＳＷ３は、反転回路２４２から供給されるハイレベルの信号によりオンし、ローレベルの信号によりオフする。
【００２８】
以上のように構成された電源装置において、昇圧回路２２から出力される昇圧電圧Ｖprの大きさが所望の大きさになるまでの間に、一対のＰ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰとＮ型オペアンプの出力段のＮ型ＭＯＳトランジスタＴＮは同時にオンしても、スイッチＳＷをオフすることによりＰ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰとＮ型オペアンプ２３１の出力段のＮ型ＭＯＳトランジスタＴＮの間の電流路を切断する。これにより、オンしたＰ型のＭＯＳトランジスタＴＰとＮ型のＭＯＳトランジスタＴＮを介して大量の貫通電流が流れるのを防止することができる。従って、電源投入時等の、昇圧電圧Ｖprが大きくないときの電源装置の動作を安定化することができる。
【００２９】
図１の行ドライバ３は、表示パネル１の走査電極１１に接続され、電源装置２から供給される複数の駆動電圧（ＶGD、Ｖ１〜Ｖ４）から走査電圧を生成し、制御装置５からのタイミング制御信号に従って選択した走査電極１１に順次走査電圧を印加する。
【００３０】
列ドライバ４は、表示パネル１の信号電極１３に接続され、電源装置２から供給される複数の駆動電圧（ＶGD、Ｖ１〜Ｖ４）から信号電圧を生成し、制御装置５からのタイミング制御信号に従って信号電極１３に信号電圧を印加する。
【００３１】
制御装置５は、行ドライバ３及び列ドライバ４の動作全体を制御する。例えば、行ドライバ３と列ドライバ４に走査電圧と信号電圧を出力するためのタイミング信号を供給する。
【００３２】
次に、このように構成された液晶表示装置の動作を説明する。
まず、電源装置２に電源が投入されると、電源装置２に基準電圧Ｖrefが入力される。電源装置２に入力された基準電圧Ｖrefは、駆動電圧用発生比較回路２１を介して昇圧回路２２に入力され、昇圧電圧Ｖprとして分圧回路２３に供給されると共に駆動電圧Ｖ４として外部に出力される。
【００３３】
電源投入直後は、昇圧回路２２の出力である昇圧電圧Ｖprが徐々に上昇する、昇圧電圧Ｖpr（＝Ｖ４）が所望の電圧値より小さい時には、分圧電圧Ｖｄ１は比較用基準電圧Ｖcrより小さい。この場合、比較回路２４１は、ローレベルの信号を反転回路２４２に入力し、反転回路２４２からハイレベルの信号がスイッチＳＷ１〜ＳＷ３のゲートに供給される。このハイレベルの信号により、スイッチＳＷ１〜ＳＷ３はオフし、一対のＮ型とＰ型オペアンプ２３１，２３２において、Ｐ型オペアンプ２３２の出力端がＮ型オペアンプ２３１の出力端から遮断される。従って、ギャップ電圧（微小抵抗ｒの両端間電圧）が小さいためにＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮが共にオンしても、これらのＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮを介して、大きな貫通電流が流れる事態を防止することができる。
【００３４】
電源投入からの時間の経過とともに昇圧電圧Ｖpr（＝Ｖ４）が次第に上昇し、所望の値より大きくなると、分圧電圧Ｖｄ１が比較用基準電圧Ｖcrより大きくなり、比較回路２４１はハイレベルの信号を反転回路２４２に出力する。反転回路２４２はローレベルの信号をスイッチＳＷ１〜ＳＷ３のゲートに供給し、スイッチＳＷ１〜ＳＷ３はオンする。これにより、一対のＮ型とＰ型オペアンプ２３１，２３２のＮ型ＭＯＳトランジスタＴＮとＰ型ＭＯＳトランジスタＴＰは共に出力端に接続され、所定のバランスを保ちながらオン・オフする。ここで、出力端の電圧Ｖ１〜Ｖ３が、ギャップ電圧を超えて上昇すると、Ｎ型オペアンプ２３１の出力段のＮ型ＭＯＳトランジスタＴＮがオンし、電圧を引き下げる。一方、出力端の電圧Ｖ１〜Ｖ３が、ギャップ電圧を超えて下降すると、Ｐ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰがオンし、電圧を引き上げる。このようにして、電圧Ｖ１〜Ｖ３はほぼ所望の値に維持される。
【００３５】
行ドライバ３は、制御装置５から供給されたタイミング信号に従って、接地電圧ＶGDと駆動電圧Ｖ１〜Ｖ４の中から適切な走査電圧を選択し、選択状態の走査電極１１にあらかじめ定められた波形の選択信号を、非選択状態の走査電極１１にあらかじめ定められた波形の非選択信号を、それぞれ印加する。
【００３６】
列ドライバ４は、供給された画像信号に従って、接地電圧ＶGDと駆動電圧Ｖ１〜Ｖ４の中から適切な信号電圧を選択し、制御装置５からのタイミング信号に従って選択した信号電圧を各信号電極１３に印加する。
【００３７】
このようにして、表示パネル１の選択状態の走査電極１１と信号電極１３との交点で定義される画素に画像信号に従った画像を表示する。
【００３８】
上述したように、この発明の実施の形態にかかる電源装置は、電源投入時等の、昇圧電圧Ｖpr（＝Ｖ４）が所望の値より低い時には、Ｎ型オペアンプ２３１の出力端とＰ型オペアンプ２３２の出力端とを電気的に遮断する。従って、実質的に並列接続されている一対のオペアンプ２３１，２３２の出力段のＮ型ＭＯＳトランジスタＴＮとＰ型ＭＯＳトランジスタＴＰが共にオンして、大きな貫通電流が流れるのを防止することができ、電源装置を正常に起動することができる。
【００３９】
なお、この発明は、上記実施の形態に限定されず、種々の変形及び応用が可能である。
例えば、この実施の形態では、一対のＮ型オペアンプとＰ型オペアンプを構成するボルテージフォロア回路を３つ用いて４つの駆動電圧（Ｖ１〜Ｖ４）を得た。しかし、必要な駆動電圧の数に応じて、ボルテージフォロア回路の数を任意に変更することができる。
【００４０】
また、上記説明では、電源装置は、比較基準電圧Ｖcrと分圧電圧Ｖｄ１とを比較することにより、昇圧電圧Ｖprが所定電圧に達したか否かを判別した。しかし、昇圧電圧Ｖprの大きさが所定電圧に達したか否かを判別するための構成としては、上記実施の形態に限定されず、任意の構成とすることができる。
【００４１】
例えば、基準電圧Ｖrefが、通常時（定常動作時）の分圧電圧Ｖｄ１とほぼ等しい場合には、基準電圧Ｖrefと分圧電圧Ｖｄ１の大きさを比較することにより、昇圧電圧Ｖprが所定電圧に達したか否かを判別してもよい。この場合、分圧電圧Ｖｄ１が基準電圧Ｖrefより小さいときにスイッチＳＷ１〜ＳＷ３をオフする。
【００４２】
また、ギャップ電圧（微小抵抗ｒの両端間の電圧）と基準となる電圧とを比較し、ギャップ電圧が基準となる電圧以下の時にスイッチＳＷ１〜ＳＷ３をオフしてもよい。
【００４３】
また、上記説明では、昇圧電圧Ｖpr（＝Ｖ４）が定常電圧に達したときにスイッチＳＷ１〜ＳＷ３をオンしたが、大きな貫通電流の発生を防止できるならば、スイッチＳＷ１〜ＳＷ３をオンするタイミングは、任意である。例えば、昇圧電圧Ｖprが定常電圧より小さい場合であっても、ギャップ電圧が貫通電流を防止できる程度に大きい場合には、スイッチＳＷ１〜ＳＷ３をオンしてもよい。
【００４４】
昇圧電圧Ｖprが定常電圧の９０％の大きさであってもギャップ電圧が貫通電流を防止できる程度に大きい場合の電源装置の構成例を図３に示す。
図３に示すように、電源装置は、基準電圧Ｖrefを９／１０倍に分圧する抵抗ｒ１，ｒ２（抵抗値の比率１：９）を備えている。
【００４５】
この場合、分圧電圧Ｖｄ１の大きさが基準電圧Ｖrefの９／１０倍の大きさになるまで、スイッチＳＷ１〜ＳＷ３をオフし、オンされたＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮを介して大量の貫通電流が流れるのを防止する。分圧電圧Ｖｄ１の大きさが基準電圧Ｖrefの９／１０倍の大きさになった時点で、スイッチＳＷ１〜ＳＷ３をオンする。このようにしても、電源投入時等の、駆動電圧が十分大きくなる前にオンされたＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮを介して大量の貫通電流が流れないため、電源装置のシステムを安定して動作させることができる。
【００４６】
図３に示す電源装置の場合、抵抗ｒ１、ｒ２に貫通電流が常時流れてしまい、電力を消費してしまう。低消費電力で動作し、図３に示す電源装置と同様の効果を得ることができる電源装置を図４に示す。
【００４７】
図４の電源装置は、第１のボルテージフォロア回路２３−１の微少抵抗ｒと第２のボルテージフォロア回路２３−２の微少抵抗ｒとの間に、比較用抵抗ｒ３が配置されている。比較回路２４１には、基準電圧Ｖrefと、図３の電源装置の比較回路２４１に入力される電圧Ｖｄ１より比較用抵抗ｒ３による降下電圧分だけ大きな帰還電圧Ｖbackが入力される。そして、帰還電圧ｖbackが基準電圧Ｖrefより低い（未満の）ときにはスイッチＳＷ１〜ＳＷ３をオフし、帰還電圧Ｖbackが基準電圧Ｖref以上の時にはスイッチＳＷ１〜ＳＷ３をオンする。
【００４８】
このような構成でも、電源投入時等の、昇圧電圧Ｖprが十分に大きくなる前に、Ｎ型オペアンプ２３１の出力端とＰ型オペアンプ２３２の出力端とを電気的に遮断して、大きな貫通電流が流れるのを防止することができ、電源装置を安定に起動することができる。
基準電圧Ｖrefと、分圧電圧Ｖｄ１より大きな帰還電圧Ｖbackとを比較してスイッチＳＷ１〜ＳＷ３をオン・オフするため、図３に示す電源装置と同様に、昇圧電圧Ｖprがある程度の大きさになった時点でＮ型オペアンプ２３１とＰ型オペアンプ２３２とを動作させるため、電源装置２を安定に動作させることが可能である。さらに、図３に示す電源装置２の比較回路２４１に入力する一方の電圧を得るために必要であった抵抗ｒ１とｒ２を使用せずに済むため、図３に示す電源装置２と比較して消費電力を減少することができる。
【００４９】
なお、所望の電圧が生成できるならば、分圧抵抗Ｒ１〜Ｒ４及び微小抵抗ｒの物理的な構成は任意である。例えば、各抵抗は、単一の素子で形成される必要はなく、複数の抵抗素子の直列回路又は並列回路、及びこれらの組み合わせから構成されてもよい。また、抵抗素子から構成される分圧回路２３を示したが、直列接続された複数のコンデンサから構成される分圧回路を使用することも可能である。
【００５０】
上記説明では、スイッチＳＷ１〜ＳＷ３はＮ型電界効果トランジスタから構成されていた。しかし、スイッチＳＷ１〜ＳＷ３の構成は、任意の構成とすることができ、例えば、Ｐチャネル電界効果トランジスタから構成されていてもよく、リレースイッチから構成されていてもよい。
【００５１】
Ｐ型電界効果トランジスタからスイッチＳＷ１〜ＳＷ３を構成する場合には、Ｐ型電界効果トランジスタの電流路の一端を対応するＰ型オペアンプ２３２の出力端に接続し、他端を対応する出力端子Ｔ１〜Ｔ３に接続する。そして、そのゲートを、反転回路２４２を介さずに、比較回路２４１の出力端に直接接続する。Ｐチャネル電界効果トランジスタから構成されるスイッチＳＷ１〜ＳＷ３は、比較回路２４１から供給されるローレベルの信号によりオンし、ハイレベルの信号によりオフする。
【００５２】
このような構成によっても、実質的に並列接続されている一対のオペアンプの出力段のＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮが共にオンして、大きな貫通電流が流れるのを防止することができ、電源装置を正常に起動することができる。
さらに、反転回路を必要としないため、反転回路を省略することができ、電源装置の構成を簡素化することができる。
【００５３】
また、上記説明では、スイッチＳＷ１〜ＳＷ３をＰ型オペアンプの出力端に設けた。しかし、スイッチＳＷ１〜ＳＷ３をＮ型オペアンプの出力端に設け、ギャップ電圧が所定の大きさに満たないときにスイッチＳＷ１〜ＳＷ３をオフし、Ｎ型オペアンプと電源回路の出力端との電流路を遮断してもよい。
【００５４】
なお、図６（ａ）、（ｂ）はそれぞれ、Ｐ型オペアンプ、Ｎ型オペアンプの構成の一例を示す図であり、一対のオペアンプの一方の出力段にＰ型ＭＯＳトランジスタを、他方の出力段にＮ型ＭＯＳトランジスタを、それぞれ備えている構成のオペアンプであれば、オペアンプの構成は任意の構成とすることができる。
【００５５】
この発明の電源装置は、液晶表示素子の電源装置に限定されず、ＰＤＰ（プラズマディスプレイ）、ＥＬ（エレクトロルミネッセンス）パネル、ＦＥＤ（フィールドエミッションディスプレイ）等の表示装置に、複数階調及び／又は複数色を表示するための複数の電圧を必要とする、表示素子用電源として広く適用可能である。さらに、表示装置以外の装置に電力を供給する電源装置にも当然適用可能である。
【００５６】
【発明の効果】
以上説明したように、本発明の電源装置によれば、当該電源装置に電源が投入された直後等の、電圧発生手段への供給電圧が所定値以下の場合に、第１の増幅手段の出力端と第２の増幅手段の出力端との間に流れる電流を遮断する。このため、電圧発生手段への供給電圧が小さいために、第１の増幅素子のＮチャネル電界効果トランジスタと第２の増幅素子のＰチャネル電界効果トランジスタが実質的に同時にオンしても、オンした両トランジスタを介して大きな貫通電流が流れるのを防止することができる。従って、電源装置を正常に起動させることができ、表示素子を安定的に駆動することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態にかかる液晶表示装置の構成を説明するためのブロック図である。
【図２】図１の電源装置の構成を示すブロック図である。
【図３】図２の電源装置の変形例を示すブロック図である。
【図４】図３の電源装置の変形例を示すブロック図である。
【図５】従来の電源装置の構成を示す図である。
【図６】（ａ）はＰ型オペアンプの回路図であり、（ｂ）はＮ型オペアンプの回路図である。
【図７】従来の電源装置の構成を示す図である。
【符号の説明】
１・・・表示パネル、２・・・電源装置、３・・・行ドライバ、４・・・列ドライバ、５・・・制御装置、１１・・・走査電極、１３・・・信号電極、２１・・・駆動電圧発生用比較回路、２２・・・昇圧回路、２３・・・分圧回路、２４・・・貫通電流防止回路、２３１・・・Ｎ型オペアンプ、２３２・・・Ｐ型オペアンプ、２４１・・・比較回路、２４２・・・反転回路、ＴN・・・Ｎ型ドライバトランジスタ、ＴP・・・Ｐ型ドライバトランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply apparatus, and more particularly to a power supply apparatus suitable for driving a display element and capable of starting stably.
[0002]
[Prior art]
When the power supply circuit of the liquid crystal display device generates, for example, four drive voltages, as shown in FIG. 5, the power supply voltage is boosted by the booster circuit, and the boosted voltage is divided by the dividing resistors R1 to R4 to obtain the divided voltage. Are output as drive voltages V1 to V4 through the voltage follower circuit. As shown in FIG. 6A, the operational amplifier constituting the voltage follower circuit includes a P-type operational amplifier in which an output stage transistor (driver transistor) is constituted by a P-type MOS transistor TP, and FIG. As shown, there is an N-type operational amplifier in which an output stage transistor (driver transistor) is composed of an N-type MOS transistor.
[0003]
The output voltage of a voltage follower circuit composed of a P-type operational amplifier and an N-type operational amplifier is biased to a power supply voltage and a ground voltage, respectively, due to load fluctuations. Therefore, in the voltage follower circuit shown in FIG. 5, it is difficult to obtain a stable and accurate drive voltage.
[0004]
In view of this, a power supply circuit has been proposed that attempts to obtain an accurate and stable output voltage by pairing a P-type operational amplifier and an N-type operational amplifier and averaging the output voltages of the P-type operational amplifier and the N-type operational amplifier. .
[0005]
In this case, as shown in FIG. 7, a minute resistor r is inserted between the input terminals of the pair of P-type operational amplifiers and the N-type operational amplifier. The minute resistance r makes the input potential of the P-type operational amplifier slightly lower than the input potential of the N-type operational amplifier, so that the P-type driver transistor TP of the P-type operational amplifier and the N-type driver transistor TN of the N-type operational amplifier do not turn on at the same time. ing.
[0006]
According to this configuration, during normal operation, only one of the P-type driver transistor TP and the N-type driver transistor TN is turned on, and the current flowing through the output stage can be a constant current (usually several μA or less). When the output voltage rises exceeding the cap voltage generated by the minute resistor r, the N-type driver transistor TN is turned on to lower the output voltage. Conversely, when the output voltage falls below the cap voltage, The P-type driver transistor TP is turned on to raise the output voltage. In this way, the output voltage is maintained at a steady value. The gap voltage between both ends of the minute resistance r is set to about several tens of mv in consideration of the display quality of the liquid crystal and the driver transistors TN and TP not being turned on at the same time.
[0007]
[Problems to be solved by the invention]
However, when the output voltage of the booster circuit is not sufficiently high, such as when the power is turned on, the potential difference (gap voltage) between both ends of the minute resistor r becomes very small, and the P-type operational amplifier P-type driver transistor TP and The N-type driver transistor TN of the N-type operational amplifier is simultaneously turned on. In such a case, a large through current flows from the power supply to the ground via the P-type driver transistor TP and the N-type driver transistor TN that are turned on, the power supply device cannot be started normally, and the display device cannot be driven. .
[0008]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a power supply device that can be normally started.
Another object of the present invention is to provide a power supply device capable of supplying stable power for display to a display device.
In addition, the present invention provides a power supply apparatus that includes an amplifying element including an amplifier having a P-channel field effect transistor in an output stage and an amplifier having an N-channel field effect transistor in an output stage, and operates stably. For other purposes.
[0009]
[Means for Solving the Problems]
  In order to achieve the above object, a power supply device according to a first aspect of the present invention boosts a voltage supplied from a driving voltage generating means for generating a predetermined voltage based on a predetermined reference voltage, and A voltage generating means for dividing the boosted voltage by the voltage dividing means to generate a plurality of voltages;
  The output stage is composed of an N-channel field effect transistor and is generated by the voltage generating meansOne of several voltagesA first amplifying element for amplifying the voltage and an output stage comprising a P-channel field effect transistor, which is generated by the voltage generating means;A low voltage corresponding to the one voltage dropped by a minute resistance is input, and the low voltage is input.Second amplifying element for amplifying voltageOne of the outputs is supplied to the output terminal of the power supply device via the shut-off means, and the other output of the first amplifying element and the second amplifying element is directly supplied to the output terminal. As described above, the first amplifying element and the second amplifying element are provided in parallel between the voltage generating means and the output end.Amplifying means;
  The comparison voltage set to a voltage corresponding to one predetermined divided voltage among the plurality of voltages divided by the voltage dividing means of the voltage generating means, and the voltage dividing means of the voltage generating means The one divided voltage of the plurality of divided voltages is compared, and the one divided voltage is equal to or lower than the comparison voltage.WhenA blocking means for blocking current flowing between the output terminal of the first amplification element and the output terminal of the second amplification element;
  It is characterized by having.
[0010]
According to this configuration, the output terminal of the first amplifying unit and the output of the second amplifying unit when the supply voltage to the voltage generating unit is equal to or lower than a predetermined value, such as immediately after the power source is turned on. The current flowing between the ends is cut off. For this reason, since the supply voltage to the voltage generating means is small, the N-channel field effect transistor of the first amplifying element and the P-channel field effect transistor of the second amplifying element are turned on substantially simultaneously. It is possible to prevent a large through current from flowing through both transistors. Therefore, the power supply device can be started normally, and the display element can be driven stably.
[0011]
  The blocking means is, for example,
  A switch interposed between the first amplifying element and the output end or between the second amplifying element and the output end of the power supply device;
  The comparison voltage and the1 partial pressureCompare the voltage and the1 partial pressureSwitch control means for turning off the switch when the voltage is less than the comparison voltage, and turning on the switch when the voltage is equal to or higher than a predetermined voltage;
  Consists of
[0012]
  The switch control means is the voltage generation means.Divided by the voltage dividing meansOf the plurality of voltages1 partial pressureIt may be determined whether or not the supply voltage to the voltage dividing means is less than a predetermined voltage by comparing the voltage and a reference voltage supplied to the driving voltage generating means.
[0013]
  The switch control means is the voltage generation means.Divided by the voltage dividing meansOf the plurality of voltages1 partial pressureVoltage and the reference voltage are divided at a predetermined ratiodidBy comparing with a comparison voltage, it may be determined whether or not the supply voltage to the voltage generating means is less than a predetermined voltage.
[0014]
  A power supply device according to a second aspect of the present invention is:
  A voltage supplied from voltage supply means for generating a predetermined voltage based on a predetermined reference voltage is boosted, and the boosted voltage is divided to generate a plurality of voltages corresponding to the output voltage of the power supply device. Voltage generating means;
  The output stage is composed of an N-channel field effect transistor and is generated by the voltage generating meansOne of several voltagesA first amplifying element for amplifying the voltage and an output stage comprising a P-channel field effect transistor, which is generated by the voltage generating means;A low voltage corresponding to the one voltage dropped by a minute resistance is input, and the low voltage is input.Second amplifying element for amplifying voltageOne of the outputs is supplied to the output terminal of the power supply device via the switch, and the other output of the first amplifying element and the second amplifying element is directly supplied to the output terminal. In addition, the first amplifying element and the second amplifying element are provided in parallel between the voltage generating means and the output end.Amplification means and,
  A comparison voltage set to a voltage corresponding to a predetermined divided voltage among a plurality of voltages divided by the voltage dividing means of the voltage generating means, and the voltage dividing means of the voltage generating means The one divided voltage of the plurality of voltages divided by is compared, and when the one divided voltage is less than the comparison voltage, the switch is turned off, and the comparison voltage is equal to or higher than the comparison voltage. sometimesAboveSwitch control means for turning on the switch;
  It is comprised from these, It is characterized by the above-mentioned.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a case where a power supply device according to an embodiment of the present invention is applied to a liquid crystal display device will be described as an example with reference to the drawings.
As shown in FIG. 1, the liquid crystal display device according to this embodiment includes a display panel 1, a power supply device 2, a row driver 3, a column driver 4, and a control device 5.
The display panel 1 is arranged in a column direction on a first substrate, a second substrate, a plurality of scanning electrodes 11 arranged in a row direction on the first substrate, and a second substrate. A plurality of signal electrodes 13 and liquid crystal sealed between both substrates are provided, and an image is displayed by a plurality of pixels defined by intersections of the scanning electrodes 11 and the signal electrodes 13.
[0016]
As shown in FIG. 2, the power supply device 2 includes a drive voltage generation comparison circuit 21, a booster circuit 22, a voltage divider circuit 23, and a through current prevention circuit 24, and drives the liquid crystal display panel 1. Drive voltages V4, V3, V2, V1 (V4> V3> V2> V1) and a ground voltage VGD (V1> VGD) are generated and supplied to the row driver 3 and the column driver 4.
[0017]
The drive voltage generating comparison circuit 21 compares a reference voltage Vref supplied from the outside with a divided voltage Vd1 described later, and supplies a predetermined voltage to the booster circuit 22 according to the comparison result.
[0018]
The booster circuit 22 boosts the voltage supplied from the drive voltage generation comparator circuit 21 and supplies the boosted voltage Vpr to the voltage divider circuit 23.
[0019]
The voltage dividing circuit 23 amplifies the voltage dividing resistors R1 to R4 that divide the boosted voltage Vpr supplied from the voltage boosting circuit 22 and the divided voltages Vd1 to Vd3 divided by the voltage dividing resistors R1 to R4 by about one time. The first to third voltage follower circuits 23-1, 23-2, and 23-3 output as drive voltages V1 to V3. Each of the first to third voltage follower circuits 23-1, 23-2, and 23-3 includes an N-type operational amplifier 231, a P-type operational amplifier 232, and a minute resistor r.
[0020]
As shown in FIG. 2, the voltage dividing resistors R1 to R4 are connected in series between the output terminal of the booster circuit 22 and the ground potential in the order of the voltage dividing resistors R4, R3, R2, and R1. Further, the minute resistances r of the first to third voltage follower circuits 23-1, 23-2, and 23-3 are divided by voltage dividing resistors R1 and R2, voltage dividing resistors R2 and R3, and voltage dividing resistors R3 and R4, respectively. Are arranged between the voltage dividing resistors R1 to R4. That is, the voltage dividing resistors R1 to R4 and the minute resistor r are connected in series substantially alternately.
[0021]
In each of the first to third voltage follower circuits 23-1, 23-2, and 23-3, the input terminal of the N-type operational amplifier 231 is connected to one end of the minute resistor r (on the booster circuit 22 side). The other end (ground potential side) of r is connected to the input end of a P-type operational amplifier 232.
[0022]
The N-type operational amplifier 231 includes a circuit similar to the N-type operational amplifier shown in FIG. 6B, and includes an N-type MOS transistor TN (N-channel field effect transistor) at the output stage. The N-type operational amplifier 231 amplifies the corresponding divided voltages Vd1 to Vd3 out of the divided voltages Vd1 to Vd4 divided by the dividing resistors R1 to R4 and outputs them. Further, the P-type operational amplifier 232 arranged in one-to-one correspondence with the N-type operational amplifier 231 is composed of a circuit similar to the P-type operational amplifier shown in FIG. 6A, and has a P-type MOS transistor TP at the output stage. (P-channel field effect transistor). The P-type operational amplifier 232 amplifies and outputs a voltage that is smaller than the voltage input to the corresponding N-type operational amplifier 231 by the amount reduced by the minute resistance r.
[0023]
Note that the minute resistance r is set so that the potential at the input terminal of the pair of P-type operational amplifiers 232 is slightly lower than the potential at the input terminal of the N-type operational amplifier 231, so In order not to turn on the N-type MOS transistor TN of the operational amplifier 231 at the same time, the operational amplifier 231 is disposed between the input terminals of the P-type and N-type operational amplifiers 232 and 231.
[0024]
The through current prevention circuit 24 includes a comparison circuit 241, an inverting circuit 242, and switches SW 1 to SW 3, and an N-type MOS transistor TN at the output stage of the N-type operational amplifier 231 and a P-type at the output stage of the P-type operational amplifier 232. This is a circuit for preventing a large amount of through current from flowing from the power supply to the ground via the turned-on transistor when the MOS transistor TP is turned on simultaneously.
[0025]
The comparison circuit 241 determines whether or not the boosted voltage Vpr output from the booster circuit 22 is equal to or higher than a predetermined value, and supplies a signal corresponding to the determination result to the inverting circuit 242. More specifically, the comparison circuit 241 is set to have a predetermined voltage (divided voltage Vd1) among the voltages obtained by dividing the boosted voltage Vpr and substantially equal to the divided voltage Vd1. And a high level signal when the divided voltage Vd1 is equal to or higher than the comparative reference voltage Vcr, and a low level signal when the divided voltage Vd1 is lower than the comparative reference voltage Vcr. Are output to the inverting circuit 242.
[0026]
The inverting circuit 242 inverts the level of the signal supplied from the comparison circuit 241 and supplies it to the gates of the switches SW1 to SW3. That is, when the signal supplied from the comparison circuit 241 is at a low level, the inverting circuit 242 supplies a high level signal to the gates of the switches SW1 to SW3, turns on the switches SW1 to SW3, and then from the comparison circuit 241. When the supplied signal is at a high level, a low level signal is supplied to the gates of the switches SW1 to SW3, and the switches SW1 to SW3 are turned off.
[0027]
The switches SW1 to SW3 are composed of, for example, n-channel field effect transistors, and one end (drain) of the current path is connected to the output end of the corresponding P-type operational amplifier 232, and the other end (source) corresponds to the output terminals T1 to T1. It is connected to T3, and its gate is connected to the output terminal of the inverting circuit 242. The switches SW1 to SW3 are turned on by a high level signal supplied from the inverting circuit 242 and turned off by a low level signal.
[0028]
In the power supply device configured as described above, the P-type MOS transistor at the output stage of the pair of P-type operational amplifiers 232 until the boosted voltage Vpr output from the booster circuit 22 reaches a desired level. Even if the TP and the N-type MOS transistor TN at the output stage of the N-type operational amplifier are turned on at the same time, the P-type MOS transistor TP at the output stage of the P-type operational amplifier 232 and the output stage of the N-type operational amplifier 231 are turned off by turning off the switch SW. The current path between the N-type MOS transistors TN is disconnected. Thereby, it is possible to prevent a large amount of through current from flowing through the turned-on P-type MOS transistor TP and N-type MOS transistor TN. Accordingly, it is possible to stabilize the operation of the power supply apparatus when the boosted voltage Vpr is not large, such as when the power is turned on.
[0029]
The row driver 3 in FIG. 1 is connected to the scanning electrode 11 of the display panel 1, generates a scanning voltage from a plurality of drive voltages (VGD, V1 to V4) supplied from the power supply device 2, and receives a timing from the control device 5. A scan voltage is sequentially applied to the scan electrodes 11 selected according to the control signal.
[0030]
The column driver 4 is connected to the signal electrode 13 of the display panel 1, generates a signal voltage from a plurality of drive voltages (VGD, V1 to V4) supplied from the power supply device 2, and follows a timing control signal from the control device 5. A signal voltage is applied to the signal electrode 13.
[0031]
The control device 5 controls the entire operation of the row driver 3 and the column driver 4. For example, a timing signal for outputting a scanning voltage and a signal voltage is supplied to the row driver 3 and the column driver 4.
[0032]
Next, the operation of the liquid crystal display device thus configured will be described.
First, when the power supply 2 is turned on, the reference voltage Vref is input to the power supply 2. The reference voltage Vref input to the power supply device 2 is input to the booster circuit 22 via the drive voltage generation comparator circuit 21, supplied to the voltage divider circuit 23 as the boosted voltage Vpr, and output to the outside as the drive voltage V4. The
[0033]
Immediately after the power is turned on, the boosted voltage Vpr, which is the output of the booster circuit 22, gradually increases. When the boosted voltage Vpr (= V4) is smaller than the desired voltage value, the divided voltage Vd1 is smaller than the reference voltage Vcr for comparison. In this case, the comparison circuit 241 inputs a low level signal to the inversion circuit 242, and a high level signal is supplied from the inversion circuit 242 to the gates of the switches SW1 to SW3. With this high level signal, the switches SW 1 to SW 3 are turned off, and the output terminal of the P-type operational amplifier 232 is cut off from the output terminal of the N-type operational amplifier 231 in the pair of N-type and P-type operational amplifiers 231 and 232. Therefore, even if both the P-type MOS transistor TP and the N-type MOS transistor TN are turned on because the gap voltage (the voltage across the minute resistor r) is small, the P-type MOS transistor TP and the N-type MOS transistor TN are connected. Thus, a situation in which a large through current flows can be prevented.
[0034]
When the boosted voltage Vpr (= V4) gradually increases with the passage of time since the power is turned on and becomes larger than a desired value, the divided voltage Vd1 becomes larger than the reference voltage Vcr for comparison, and the comparison circuit 241 outputs a high level signal. Output to the inverting circuit 242. The inverting circuit 242 supplies a low level signal to the gates of the switches SW1 to SW3, and the switches SW1 to SW3 are turned on. As a result, the N-type MOS transistor TN and the P-type MOS transistor TP of the pair of N-type and P-type operational amplifiers 231 and 232 are both connected to the output terminals and turned on and off while maintaining a predetermined balance. Here, when the voltages V1 to V3 at the output end rise beyond the gap voltage, the N-type MOS transistor TN at the output stage of the N-type operational amplifier 231 is turned on to lower the voltage. On the other hand, when the voltages V1 to V3 at the output end decrease beyond the gap voltage, the P-type MOS transistor TP in the output stage of the P-type operational amplifier 232 is turned on to raise the voltage. In this way, the voltages V1 to V3 are maintained at substantially desired values.
[0035]
The row driver 3 selects an appropriate scanning voltage from the ground voltage VGD and the driving voltages V1 to V4 in accordance with the timing signal supplied from the control device 5, and selects a predetermined waveform for the scanning electrode 11 in the selected state. A non-selection signal having a predetermined waveform is applied to each scanning electrode 11 in a non-selected state.
[0036]
The column driver 4 selects an appropriate signal voltage from the ground voltage VGD and the drive voltages V1 to V4 according to the supplied image signal, and applies the signal voltage selected according to the timing signal from the control device 5 to each signal electrode 13. Apply.
[0037]
In this way, an image according to the image signal is displayed on the pixel defined by the intersection of the scanning electrode 11 and the signal electrode 13 in the selected state of the display panel 1.
[0038]
As described above, the power supply device according to the embodiment of the present invention has the output terminal of the N-type operational amplifier 231 and the P-type operational amplifier 232 when the boosted voltage Vpr (= V4) is lower than a desired value when the power is turned on. Is electrically disconnected from the output end of the. Therefore, it is possible to prevent both the N-type MOS transistor TN and the P-type MOS transistor TP at the output stage of the pair of operational amplifiers 231 and 232 that are substantially connected in parallel from being turned on, and a large through current from flowing. The power supply can be started normally.
[0039]
In addition, this invention is not limited to the said embodiment, A various deformation | transformation and application are possible.
For example, in this embodiment, four drive voltages (V1 to V4) are obtained by using three voltage follower circuits constituting a pair of N-type operational amplifier and P-type operational amplifier. However, the number of voltage follower circuits can be arbitrarily changed according to the number of required drive voltages.
[0040]
In the above description, the power supply apparatus determines whether or not the boosted voltage Vpr has reached a predetermined voltage by comparing the comparison reference voltage Vcr and the divided voltage Vd1. However, the configuration for determining whether or not the magnitude of the boosted voltage Vpr has reached a predetermined voltage is not limited to the above embodiment, and any configuration can be used.
[0041]
For example, when the reference voltage Vref is substantially equal to the divided voltage Vd1 at the normal time (during steady operation), the boosted voltage Vpr is set to a predetermined voltage by comparing the reference voltage Vref and the divided voltage Vd1. It may be determined whether or not it has been reached. In this case, the switches SW1 to SW3 are turned off when the divided voltage Vd1 is lower than the reference voltage Vref.
[0042]
Further, the switches SW1 to SW3 may be turned off when the gap voltage (voltage between both ends of the minute resistor r) is compared with a reference voltage and the gap voltage is equal to or lower than the reference voltage.
[0043]
In the above description, the switches SW1 to SW3 are turned on when the boosted voltage Vpr (= V4) reaches a steady voltage. However, if the generation of a large through current can be prevented, the timing to turn on the switches SW1 to SW3 is Is optional. For example, even when the boosted voltage Vpr is smaller than the steady voltage, the switches SW1 to SW3 may be turned on if the gap voltage is large enough to prevent a through current.
[0044]
FIG. 3 shows a configuration example of the power supply apparatus when the gap voltage is large enough to prevent a through current even if the boosted voltage Vpr is 90% of the steady voltage.
As shown in FIG. 3, the power supply device includes resistors r1 and r2 (resistance ratio 1: 9) that divide the reference voltage Vref by 9/10.
[0045]
In this case, the switches SW1 to SW3 are turned off until the divided voltage Vd1 becomes 9/10 times the reference voltage Vref, and the turned-on P-type MOS transistor TP and N-type MOS transistor TN are turned on. To prevent a large amount of through current from flowing. When the divided voltage Vd1 becomes 9/10 times the reference voltage Vref, the switches SW1 to SW3 are turned on. Even in this case, since a large amount of through current does not flow through the P-type MOS transistor TP and the N-type MOS transistor TN that are turned on before the drive voltage becomes sufficiently large, such as when the power is turned on, the system of the power supply device Can be operated stably.
[0046]
In the case of the power supply device shown in FIG. 3, a through current always flows through the resistors r1 and r2, and power is consumed. FIG. 4 shows a power supply device that operates with low power consumption and can obtain the same effect as the power supply device shown in FIG.
[0047]
In the power supply device of FIG. 4, a comparison resistor r <b> 3 is disposed between the minute resistor r of the first voltage follower circuit 23-1 and the minute resistor r of the second voltage follower circuit 23-2. The comparison circuit 241 receives the reference voltage Vref and the feedback voltage Vback that is larger than the voltage Vd1 input to the comparison circuit 241 of the power supply device of FIG. When the feedback voltage vback is lower (less than) the reference voltage Vref, the switches SW1 to SW3 are turned off. When the feedback voltage Vback is equal to or higher than the reference voltage Vref, the switches SW1 to SW3 are turned on.
[0048]
Even in such a configuration, the output terminal of the N-type operational amplifier 231 and the output terminal of the P-type operational amplifier 232 are electrically disconnected before the boosted voltage Vpr becomes sufficiently large at the time of power-on or the like. Can be prevented from flowing, and the power supply device can be started stably.
Since the reference voltage Vref and the feedback voltage Vback larger than the divided voltage Vd1 are compared to turn on / off the switches SW1 to SW3, the boosted voltage Vpr becomes a certain level as in the power supply device shown in FIG. Since the N-type operational amplifier 231 and the P-type operational amplifier 232 are operated at this point, the power supply device 2 can be stably operated. Further, since it is not necessary to use the resistors r1 and r2, which are necessary for obtaining one voltage input to the comparison circuit 241 of the power supply device 2 shown in FIG. 3, compared with the power supply device 2 shown in FIG. Power consumption can be reduced.
[0049]
As long as a desired voltage can be generated, the physical configuration of the voltage dividing resistors R1 to R4 and the minute resistor r is arbitrary. For example, each resistor does not need to be formed of a single element, and may be composed of a series circuit or a parallel circuit of a plurality of resistance elements, and a combination thereof. In addition, although the voltage dividing circuit 23 configured by a resistance element is shown, it is also possible to use a voltage dividing circuit configured by a plurality of capacitors connected in series.
[0050]
In the above description, the switches SW1 to SW3 are composed of N-type field effect transistors. However, the configuration of the switches SW1 to SW3 can be any configuration, for example, it may be composed of a P-channel field effect transistor, or may be composed of a relay switch.
[0051]
When the switches SW1 to SW3 are configured from P-type field effect transistors, one end of the current path of the P-type field effect transistor is connected to the output terminal of the corresponding P-type operational amplifier 232, and the other end is connected to the corresponding output terminal T1 to T1. Connect to T3. The gate is directly connected to the output terminal of the comparison circuit 241 without going through the inverting circuit 242. The switches SW1 to SW3 composed of P-channel field effect transistors are turned on by a low level signal supplied from the comparison circuit 241 and turned off by a high level signal.
[0052]
Even with such a configuration, it is possible to prevent both a P-type MOS transistor TP and an N-type MOS transistor TN at the output stage of a pair of operational amplifiers that are substantially connected in parallel from turning on and a large through current from flowing. And the power supply device can be started normally.
Furthermore, since no inverting circuit is required, the inverting circuit can be omitted, and the configuration of the power supply device can be simplified.
[0053]
In the above description, the switches SW1 to SW3 are provided at the output terminal of the P-type operational amplifier. However, the switches SW1 to SW3 are provided at the output terminal of the N-type operational amplifier, and when the gap voltage is less than a predetermined magnitude, the switches SW1 to SW3 are turned off, and a current path between the N-type operational amplifier and the output terminal of the power supply circuit is established. You may block it.
[0054]
FIGS. 6A and 6B are diagrams showing examples of configurations of a P-type operational amplifier and an N-type operational amplifier, respectively, and a P-type MOS transistor is provided in one output stage of a pair of operational amplifiers, and the other output stage. As long as the operational amplifier has an N-type MOS transistor, the operational amplifier can have any configuration.
[0055]
The power supply device of the present invention is not limited to a power supply device for a liquid crystal display element, but may be applied to a display device such as a PDP (plasma display), an EL (electroluminescence) panel, an FED (field emission display), etc. The present invention is widely applicable as a power supply for display elements that requires a plurality of voltages for displaying colors. Furthermore, it is naturally applicable to a power supply device that supplies power to devices other than the display device.
[0056]
【The invention's effect】
As described above, according to the power supply device of the present invention, when the supply voltage to the voltage generating means is not more than a predetermined value, such as immediately after the power supply is turned on, the output of the first amplifying means. The current flowing between the end and the output end of the second amplifying means is cut off. For this reason, since the supply voltage to the voltage generating means is small, the N-channel field effect transistor of the first amplifying element and the P-channel field effect transistor of the second amplifying element are turned on substantially simultaneously. It is possible to prevent a large through current from flowing through both transistors. Therefore, the power supply device can be started normally, and the display element can be driven stably.
[Brief description of the drawings]
FIG. 1 is a block diagram for explaining a configuration of a liquid crystal display device according to an embodiment of the present invention;
2 is a block diagram showing a configuration of the power supply device of FIG. 1;
FIG. 3 is a block diagram showing a modification of the power supply device of FIG. 2;
4 is a block diagram showing a modified example of the power supply device of FIG. 3;
FIG. 5 is a diagram showing a configuration of a conventional power supply device.
6A is a circuit diagram of a P-type operational amplifier, and FIG. 6B is a circuit diagram of an N-type operational amplifier.
FIG. 7 is a diagram showing a configuration of a conventional power supply device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Display panel, 2 ... Power supply device, 3 ... Row driver, 4 ... Column driver, 5 ... Control apparatus, 11 ... Scan electrode, 13 ... Signal electrode, 21 ... Comparison circuit for generating drive voltage, 22 ... Boost circuit, 23 ... Voltage divider circuit, 24 ... Penetration current prevention circuit, 231 ... N-type operational amplifier, 232 ... P-type operational amplifier, 241 ... Comparison circuit, 242 ... Inversion circuit, TN ... N-type driver transistor, TP ... P-type driver transistor

Claims

A voltage for generating a plurality of voltages by boosting a voltage supplied from a driving voltage generating means for generating a predetermined voltage based on a predetermined reference voltage, and dividing the boosted boosted voltage by a voltage dividing means. Generating means;
The output stage is composed of an N-channel field effect transistor, the first amplifying element for amplifying one of a plurality of voltages generated by the voltage generating means, and the output stage is composed of a P-channel field effect transistor. A voltage that is lower than the one voltage generated by the voltage generating means is reduced by a minute resistance, and one of the outputs of the second amplifying element that amplifies the low voltage passes through the blocking means. The first amplifying element and the second amplifying element are supplied to the output terminal of the lever power supply so that the output of the other of the first amplifying element and the second amplifying element is directly supplied to the output terminal. Amplifying means comprising a second amplifying element provided in parallel between the voltage generating means and the output end ;
The comparison voltage set to a voltage corresponding to one predetermined divided voltage among the plurality of voltages divided by the voltage dividing means of the voltage generating means, and the voltage dividing means of the voltage generating means comparing the one of the divided voltage of the divided plurality of voltage, the output terminal and the second amplification of the when the one of the divided voltage is less than the comparison voltage first amplifying element said interrupting means for interrupting the flow of current between the output of the device,
A power supply device comprising:

The blocking means is
A switch interposed between the first amplifying element and the output end or between the second amplifying element and the output end of the power supply device;
Switch control means for comparing the comparison voltage with the one divided voltage, turning off the switch when the one divided voltage is lower than the comparison voltage, and turning on the switch when the divided voltage is equal to or higher than a predetermined voltage. When,
It is comprised from these, The power supply device of Claim 1 characterized by the above-mentioned.

The switch control means compares the one divided voltage of the plurality of voltages divided by the voltage dividing means of the voltage generating means with a reference voltage supplied to the driving voltage generating means. To determine whether the supply voltage to the voltage dividing means is less than a predetermined voltage,
The power supply device according to claim 2.

The switch control means includes the one divided voltage of the plurality of voltages divided by the voltage dividing means of the voltage generating means, and a comparison voltage obtained by dividing the reference voltage at a predetermined ratio. To determine whether or not the supply voltage to the voltage generating means is less than a predetermined voltage,
The power supply device according to claim 2 or 3, wherein

A voltage supplied from voltage supply means for generating a predetermined voltage based on a predetermined reference voltage is boosted, and the boosted voltage is divided to generate a plurality of voltages corresponding to the output voltage of the power supply device. Voltage generating means;
The output stage is composed of an N-channel field effect transistor, the first amplifying element for amplifying one of a plurality of voltages generated by the voltage generating means, and the output stage is composed of a P-channel field effect transistor. A low voltage is input as much as the one voltage generated by the voltage generating means is reduced by a minute resistance, and one of the outputs of the second amplifying element that amplifies the low voltage is connected via a switch. The first amplifying element and the first amplifying element are supplied to an output end of the power supply device, and the output of either the first amplifying element or the second amplifying element is directly supplied to the output end. Amplifying means comprising two amplifying elements provided in parallel between the voltage generating means and the output end ;
A comparison voltage set to a voltage corresponding to a predetermined divided voltage among a plurality of voltages divided by the voltage dividing means of the voltage generating means, and the voltage dividing means of the voltage generating means The one divided voltage of the plurality of voltages divided by is compared, and when the one divided voltage is less than the comparison voltage, the switch is turned off, and the comparison voltage is equal to or higher than the comparison voltage. and switch control means for turning on the switch when,
It is comprised from these, The power supply device characterized by the above-mentioned.