JP4142259B2 - RAKE receiving apparatus and method thereof - Google Patents

RAKE receiving apparatus and method thereof Download PDF

Info

Publication number
JP4142259B2
JP4142259B2 JP2001010730A JP2001010730A JP4142259B2 JP 4142259 B2 JP4142259 B2 JP 4142259B2 JP 2001010730 A JP2001010730 A JP 2001010730A JP 2001010730 A JP2001010730 A JP 2001010730A JP 4142259 B2 JP4142259 B2 JP 4142259B2
Authority
JP
Japan
Prior art keywords
circuit
timing
mask
correlation power
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001010730A
Other languages
Japanese (ja)
Other versions
JP2002217782A (en
Inventor
武志 井上
昌彦 清水
秀和 佐藤
功一 黒岩
純一 杉本
幸二 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001010730A priority Critical patent/JP4142259B2/en
Publication of JP2002217782A publication Critical patent/JP2002217782A/en
Application granted granted Critical
Publication of JP4142259B2 publication Critical patent/JP4142259B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、スペクトラム拡散通信におけるRAKE受信装置および方法に係わり、特に、RAKE合成において使用すべき有効パスを判定する装置および方法に係わる。
【0002】
【従来の技術】
近年、移動通信が急速に普及してきており、そのための様々な技術が研究・開発されている。
【0003】
移動通信では、当業者の間ではよく知られているように、移動機の速度および搬送波周波数に依存して信号の位相および振幅がランダムに変化し、また、フェージングが発生する。このため、移動通信では、各通信装置の位置が固定されている通信と比較すると、無線信号を安定的に受信することが困難である。
【0004】
移動通信において上述のような周波数選択性フェージングの影響を軽減する方法としては、スペクトラム拡散通信方式が有効である。スペクトラム拡散通信では、伝送すべき信号が広帯域の信号に拡散された後に無線網に送出されるので、ある特定の周波数域において受信電界強度が低下しても、他の周波数域から信号を再生できるようになっている。なお、スペクトラム拡散通信方式としては、直接拡散方式および周波数ホッピング方式等が知られている。
【0005】
ところで、無線通信では、受信機は、送信機から送出される信号波を直接的に受信するだけでなく、高層ビルや山などからの反射波も受信する。ここで、これらの反射波の伝搬時間は、その経路に依存する。このため、受信機は、通常、複数の遅延波を受信することになる。なお、このような通信環境は、しばしば「マルチパスフェージング環境」と呼ばれている。そして、マルチパスフェージング環境下では、直接拡散方式が採用されているものとすると、各遅延波は、拡散符号に対して干渉波として作用するので、受信特性の劣化を招く。
【0006】
マルチパスフェージングによる受信特性の劣化を回避する技術としては、RAKE受信が知られている。RAKE受信は、受信特性の改善のために上述の遅延波を積極的に利用する技術である。具体的には、RAKE受信では、複数の遅延波がそれぞれ逆拡散され、それら複数の逆拡散処理の結果が適切に加算されることにより、複数の遅延波に対応する復調信号が合成される。そして、その合成された信号から伝送データが再生される。
【0007】
図16は、既存のRAKE受信回路の構成図である。ここでは、3フィンガ構成であるものとする。また、Iチャネル信号およびQチャネル信号は、受信信号を互いに直交する成分に分解することによって得られる信号である。
【0008】
受信信号(Iチャネル信号およびQチャネル信号)は、パスサーチ部および復調/RAKE合成部に与えられる。パスサーチ部では、まず、マッチドフィルタ501により受信信号と拡散符号との相関を表す相関値が検出される。なお、この相関値は、チップ周期よりも短い間隔で次々と検出される。したがって、マッチドフィルタ501から出力される相関値は、時々刻々と変化する。ピーク検出回路503は、相関値のピーク(相関値が極大となるタイミングおよびその値)を検出する。ソート回路504は、例えば拡散符号の周期ごとに、ピーク検出回路503により検出された複数のピークから、相関値の大きい3つのピークを選択する。そして、タイミング生成回路505は、ソート回路504により検出された3つのピークのタイミングを表すパスタイミング情報、及びそれら3つのピークのタイミングの時間差を表す遅延量情報を生成し、それらを変調/RAKE合成部に与える。なお、パスサーチ部は、相関値のピークタイミングの検出精度を高めるために、周期的に現れるピークの相関値を平均化する積分回路502を備える。
【0009】
逆拡散回路511、復調回路512、遅延回路513は、フィンガ毎に設けられる。逆拡散回路511は、タイミング生成回路505から与えられるパスタイミング情報に従って拡散符号を生成し、それを用いて受信信号を逆拡散する。復調回路512は、逆拡散処理により得られたIチャネルおよびQチャネルのシンボルデータを復調する。遅延回路513は、タイミング生成回路505から与えられる遅延量情報に従って復調回路512の出力を遅延させる。加算回路514は、遅延回路513の出力を合成する。そして、この合成された信号から伝送データが再生される。
【0010】
このように、既存のRAKE受信回路では、複数の相関値ピークが検出され、それら複数の相関値ピークのタイミングを利用して、異なるパスを介して受信した信号が合成される。そして、この合成信号からデータが再生される。従って、マルチパスフェージング環境下においても、受信特性の劣化が回避される。
【0011】
【発明が解決しようとする課題】
ところで、マルチパス環境下における各パスの遅延時間の差は、通信環境に依存する。例えば、図17(a) に示すように、信号波が山などにより反射される郊外エリアでは、各パスの遅延時間の差は比較的大きいと思われる。この場合、受信信号と拡散符号との相関を表す相関値のピークは、図18(a) に示すように、各パス(パス1〜3)に対応して検出される。
【0012】
一方、図17(b) に示すように、信号波が近くの高層ビルなどにより反射される都市部エリアでは、各パスの遅延時間の差は小さくなるものと思われる。この場合、複数のパスに対応する相関値ピークのタイミングは互いに近接する。図18(b) に示す例では、パス1およびパス2に対応する相関値ピークのタイミングが互いに近接している。しかし、複数の相関値ピークが時間的に互いに近接していると、ピーク検出回路503は、実際には複数の相関値ピーク(パス1およびパス2に対応する相関値ピーク)が存在するにもかかわらず、1つの相関値ピークしか検出できない。そして、相関値ピークを正しく検出できないと、フィンガ毎に得られる信号を合成することによって得られる合成信号の特性(S/N比など)が低下してしまう。なお、上述のような状況においては、たとえば、DLL(Delay Locked Loop )等を用いても、各パスを正確に補足することは困難である。
【0013】
このように、相関値ピークの発生タイミングを利用してRAKE合成を行う方法では、各パスの遅延時間の差が小さい通信環境においては、受信特性が改善されないことがある。
【0014】
本発明の課題は、いかなる通信環境においても良好な受信特性が得られるRAKE受信方法を提供することである。
【0015】
【課題を解決するための手段】
本発明のRAKE受信装置は、複数のパスを介して受信した信号を逆拡散して合成する装置であって、受信信号を逆拡散することにより相関電力を生成する生成手段と、上記生成された相関電力の中から、拡散符号の周期の期間中で最大相関電力〜第N番目に大きい相関電力が現れるN個のタイミングを検出する検出手段と、上記検出されたN個のタイミングを相関電力の大きい順番にソートするソート手段と、通信環境に基づいて決まるマスク範囲を設定する設定手段と、上記ソートされたN個のタイミングの中からタイミングの時間差および上記マスク範囲に基づいてn個(1<n<N)の有効パスを決定する決定手段と、決定されたn個の有効パスを合成する合成手段と、を有する。
【0016】
マルチパス環境下において、各パスを介して受信した信号に起因する相関電力は、時間的に所定の範囲に広がって現れる。このため、互いに近接する有効パスを合成すると、同一のノイズが重なり合い、受信特性が劣化することがある。したがって、各パスに対応する相関電力が離散的に分布している場合は、互いに近接する信号を合成するべきではない。一方、互いに遅延時間の差が小さい複数のパスが存在する場合は、それらのパスを合成することによって受信特性を改善するためには、互いに近接する信号を合成する必要がある。
【0017】
したがって、本発明のRAKE受信装置においては、通信環境に基づいてマスク範囲を決定し、そのマスク範囲を利用してRAKE合成に使用すべき有効パスの間隔を制限する。これにより、通信環境を考慮して受信特性が向上するような有効パスを適切に選択することができる。すなわち、いかなる通信環境においても良好な受信特性が得られる。
【0018】
上記マスク範囲は、予測される通信環境に応じて固定的に設定されるようにしてもよいし、通信状態に応じて動的に変更させるようにしてもよい。マスク範囲を動的に変更する場合は、例えば、相関電力のプロファイルに基づいて行う。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
図1は、本発明の一実施形態のRAKE受信方法が使用される無線通信装置の構成図である。ここでは、直接拡散方式のスペクトラム拡散通信によりデータが伝送されるシステムを前提とする。
【0020】
エンコーダ1は、送信データを符号化する。ここで、「符号」は、特に限定されるものではないが、例えば、誤り訂正符号化、音声符号化、画像符号化などを想定する。マッピング回路2は、エンコーダ1の出力を変調し、さらにその変調により得られたデータを拡散する。ここで、「変調」は、例えば、QPSKである。なお、QPSKでは、データは、位相平面上の対応する信号点に配置されて伝送される。このとき、この信号点は、位相平面のI成分およびQ成分により表される。また、「拡散」は、変調データ(QPSKにおいては、I成分データおよびQ成分データ)に対して拡散符号を乗積する処理である。
【0021】
マッピング回路2の出力は、波形整形フィルタ3を通過した後、D/A変換器4に与えられる。D/A変換器4は、マッピング回路2の出力(拡散されたI成分データおよびQ成分データ)をアナログ信号に変換する。直交変調回路5は、互いに直交する1組のアナログ信号を合成する。周波数変換回路6は、直交変調回路5から出力されるIF帯域の信号をRF帯域の信号に変換する。そして、周波数変換回路6の出力は、アンテナ11を利用して無線網に送出される。
【0022】
一方、他の無線通信装置から伝送されてくる無線信号は、アンテナ11により受信される。そして、アンテナ11により受信された信号は、周波数変換回路21に与えられる。尚、この無線通信装置から送出される信号および他の無線通信装置から伝送されてくる信号は、デュプレクサ12により適切に分離される。
【0023】
周波数変換回路21は、RF帯域の受信信号をIF帯域の信号に変換する。直交検波回路22は、周波数変換回路21の出力を互いに直交する1組のアナログ信号に変換する。この1組のアナログ信号は、拡散されたI成分データおよびQ成分データに相当する。A/D変換器23は、直交検波回路22の出力をデジタルデータに変換し、その変換結果をパスサーチ回路24および復調/RAKE合成回路25に与える。
【0024】
パスサーチ回路24は、A/D変換器23の出力に基づいて、RAKE合成において使用すべき所定数の有効パスを検出する。この実施例では、3本の有効パスが検出されるものとする。復調/RAKE合成回路25は、パスサーチ回路24により検出された各有効パスについて、それぞれ受信信号を逆拡散し、さらにその逆拡散処理の結果を復調する。なお、逆拡散処理および復調処理は、それぞれ、マッピング回路2において実行される拡散処理および変調処理に対応する。そして、上記有効パス毎に得られた復調後の信号は、各パスの遅延時間が考慮されて合成される。なお、パスサーチ回路24および復調/RAKE合成回路25の構成および動作については、後で詳しく説明する。
【0025】
デコーダ26は、復調/RAKE合成回路25の出力からデータを再生する。なお、デコーダ26の動作は、エンコーダ1の動作に対応する。
上記構成の無線通信装置において、本実施形態のRAKE受信方法は、パスサーチ回路24および復調/RAKE合成回路25において実施される。
【0026】
図2は、パスサーチ回路24および復調/RAKE合成回路25の構成図である。ここでは、RAKEは、3フィンガであるものとする。すなわち、3本の有効パスの信号が抽出され、それらの信号が合成される構成を前提とする。なお、本実施形態のパスサーチ回路24および復調/RAKE合成回路25は、図16に示した既存の回路をベースにしている。ただし、本実施形態のパスサーチ回路24は、既存の回路に設けられているピーク検出回路503およびソート回路504の代わりに、ソート回路31および有効パス判定回路32を備える。
【0027】
受信信号(Iチャネル信号およびQチャネル信号)は、パスサーチ回路24および復調/RAKE合成回路25に与えられる。この受信信号は、図1に示すA/D変換器23の出力である。なお、A/D変換器23は、4倍オーバーサンプリングモードで動作するものとする。すなわち、A/D変換器23は、チップ周期の4分の1の間隔で入力アナログ信号をサンプリングし、その都度そのアナログ信号をデジタルデータに変換して出力する。ここで、「チップ周期」とは、拡散符号を構成する各チップに対して割り当てられている時間をいう。また、A/D変換器23によるサンプリング周期(即ち、チップ周期の4分の1の時間)のことを、「サンプリング時間」と呼ぶことにする。
【0028】
パスサーチ回路24では、まず、マッチドフィルタ501により受信信号と拡散符号との相関が検出される。マッチドフィルタ501は、所定段数のシフトレジスタを備え、A/D変換器23から出力されるデジタル信号を順番に格納していく。そして、そのシフトレジスタに新たな信号が与えられる毎に、すなわちサンプリング時間毎に、そのシフトレジスタに格納されている信号と拡散符号とを乗算することにより、受信信号と拡散符号との相関を表す相関値を生成する。このように、マッチドフィルタ501は、受信信号と拡散符号との相関を表す相関値をサンプリング時間毎に出力する。
【0029】
尚、この実施例では、変調方式としてQPSKが採用されているものとする。この場合、マッチドフィルタ501では、Iチャネル信号およびQチャネル信号のそれぞれについて相関値が検出される。そして、それら1組の相関値の二乗和を算出することにより、相関電力(または、受信電力)が検出される。
【0030】
図3は、マッチドフィルタ501のブロック図である。シフトレジスタ41aおよび41bは、それぞれIチャネル信号およびQチャネル信号を格納する。乗算回路42aおよび42bは、それぞれシフトレジスタ41aおよび41bに格納されている信号と拡散符号とを乗算することにより、相関値を算出する。そして、電力検出回路43は、乗算回路42aおよび42bにより生成される各相関値の二乗和を計算することにより、相関電力を求める。なお、電力検出回路43の出力は、「電力情報」としてソート回路31に与えられる。
【0031】
タイミングカウンタ44は、サンプリング時間毎に生成されるクロックによりカウントアップされる。そして、このタイミングカウンタ44のカウント値は、「タイミング情報」としてソート回路31に与えられる。
【0032】
このように、マッチドフィルタ501は、サンプリング時間毎に、電力情報およびタイミング情報を生成する。なお、タイミング情報は、必ずしもマッチドフィルタ501において生成される必要はなく、ソート回路31において生成されるようにしてもよい。
【0033】
ソート回路31は、電力情報およびタイミング情報を一定期間モニタする。そして、その期間の中で、相関電力の大きいタイミングを所定数検出する。たとえば、図4に示す例では、最大電力の得られるタイミングとして「6」、第2位電力の得られるタイミングとして「7」、第3位電力の得られるタイミングとして「5」が得られている。なお、上記一定期間は、たとえば、拡散符号の周期である。また、図4では相関電力が模式的に表されているが、タイミング情報および電力情報は、例えば図5に示すように、メモリ上に設けられるテーブル等に格納される。そして、このテーブルを検索することにより、相関電力の大きいタイミングが所定数抽出される。
【0034】
さらに、ソート回路31は、検出したタイミング情報を、相関電力の大きい順番にソートして出力する。このとき、各タイミング情報に対応する電力情報もいっしょに出力される。このように、ソート回路31は、相関電力の大きい順番にタイミング情報および電力情報をソートして出力する。
【0035】
なお、この実施例では、RAKEが3フィンガ構成であることを考慮し、ソート回路31は、15セットのタイミング情報および電力情報を検出するものとする。すなわち、インパルス応答によりその前後の3サンプリング時間まで電力が現れるものと仮定すると、各パスについて相関電力を7サンプリング時間モニタする必要がある。この結果、3本の有効パスのそれぞれについて7サンプリング時間ずつ相関電力をモニタするものとすると、21セットのタイミング情報および電力情報が検出されることになる。ただし、3本の有効パスのうち、相関電力が最小のパスについては、そのピークのみを検出すれば十分と考えられる。従って、第1位および第2位のパスのために7セットのタイミング情報および電力情報を検出し、第3位のパスのために1セットのタイミング情報および電力情報を検出することにする。これにより、15セットのタイミング情報および電力情報が検出される。
【0036】
有効パス判定回路32は、ソート回路31により検出された15セットのタイミング情報および電力情報に基づいて、RAKE合成において使用すべき3本の有効パスを決定し、それらの有効パスに対応する有効パス情報を出力する。ここで、有効パス情報は、例えば、上述のタイミング情報を用いて表される。なお、有効パス判定回路32の構成および動作については、後で詳しく説明する。
【0037】
タイミング生成回路505は、有効パス判定回路32により決定された3本の有効パスのタイミングを表すパスタイミング情報、及びそれら3本の有効パスの遅延量の差を表す遅延量情報を変調/RAKE合成回路25に与える。
【0038】
なお、パスサーチ回路24は、タイミング検出の精度を高めるために、相関値または相関電力を平均化する積分回路502を備える。
復調/RAKE合成回路25は、基本的に、既存の回路を流用することができる。すなわち、逆拡散回路511、復調回路512、遅延回路513は、有効パス毎に設けられる。逆拡散回路511は、タイミング生成回路505から与えられるパスタイミング情報に従って拡散符号を生成し、それを用いて受信信号を逆拡散する。復調回路512は、逆拡散処理により得られたIチャネルおよびQチャネルのシンボルデータを復調する。遅延回路513は、タイミング生成回路505から与えられる遅延量情報に従って復調回路512の出力を遅延させる。加算回路514は、遅延回路513の出力を合成する。そして、この合成された信号から伝送データが再生される。
【0039】
上記構成のパスサーチ回路24および復調/RAKE合成回路25において、本発明の1つの特徴は、有効パスを決定する方法である。以下、有効パス判定回路32において所定数の有効パスを決定する方法の概念を説明する。
【0040】
RAKE合成においては、基本的に、相関電力の大きいパスを介して受信する信号を合成することが望ましい。従って、3フィンガ構成のRAKE受信回路においては、相関電力が大きくなるタイミングを3カ所検出し、それら検出された各タイミングで受信信号を逆拡散して合成すれば、良好な受信特性が得られるはずである。
【0041】
しかし、実際は、相関電力の大きさのみに基づいて有効パスを決定すると、以下の問題が生じる。たとえば、図4に示す例では、最大、2番目、3番目に大きい相関電力が得られるタイミングとして「時刻6」「時刻7」「時刻5」が検出される。ところが、ロールオフフィルタの特性を考慮すると、時刻2〜時刻10の期間に現れる相関電力は、時刻6における信号に起因しているものと考えられる。すなわち、時刻5、時刻6、時刻7において現れる相関電力は、特定のパスを介して伝送される信号に起因しているものと考えられる。したがって、もし、時刻5、時刻6、時刻7において受信信号を逆拡散することにより得られる信号を合成すると、特定のパスにおいて生じるノイズが重ね合わされることになるので、RAKE合成によりかえってS/N比が悪化してしまうおそれがある。尚、ロールオフフィルタは、符号間干渉を避けるためのフィルタであって、図6に示すように、1チップ周期時間だけ離れたときにインパルス応答がゼロになるように設計されているものとする。また、このロールオフフィルタは、例えば、周波数変換回路21と直交検波回路22の間に設けられる。
【0042】
この問題に対処するためには、大きな相関電力が現れるタイミングの近傍において有効パスの検出を行わないようにすればよい。例えば、図4に示す例では、時刻6において大きな相関電力が現れているので、時刻6の前後の所定期間において有効パスの検出を行わないようにする。ここで、上述のロールオフフィルタを使うものとすると、あるパスを介して受信した信号に起因する相関電力は、その信号から1チップ周期時間(即ち、4サンプリング時間)離れたタイミングではほとんど存在しなくなる。したがって、この場合、上記所定期間としては、例えば、「3サンプリング時間」が設定される。そして、この構成を導入すれば、特定のパスにおいて生じるノイズが重ね合わされることがなくなるので、S/N比の劣化が回避される。
【0043】
ところで、各パスの遅延時間(信号伝搬時間)は、通信環境に依存する。そして、各パスの遅延時間どうしの差が小さい環境下では、図7に示すように、パス1〜パス4を介して受信する信号に起因する相関電力は、互いに重なりあう。この場合、ソート回路31は、図7において実線で描かれている合成電力の大きいタイミングを順番に検出する。この例では、最大〜5番目に大きい相関電力が、時刻6、時刻7、時刻8、時刻9、時刻aにおいて検出される。そして、最大相関電力が現れるタイミング(すなわち、時刻6)から3サンプリング時間以内では有効パスを検出しないものとすると、時刻7、時刻8、時刻9は有効パスタイミングと判断されることはなく、時刻aが第2番目の有効パスタイミングと判断される。
【0044】
このケースでは、特定のノイズの重合せを回避することによる効果が期待されるが、互いに隣接するパスを介して受信した信号を適切に合成することによる効果を享受できない。そして、各パスの遅延時間どうしの差が小さい環境下では、通常、前者の効果によるメリットよりも後者の効果が得られないことによるデメリットの方が大きくなる。従って、このような通信環境下では、大きな相関電力が現れるタイミングの近傍においても有効パスを検出すべきである。
【0045】
本実施形態のRAKE受信方法においては、上述の問題を踏まえ、RAKE受信において利用すべき有効パスを検出する際の基準が、通信環境に応じて変更される。以下、有効パスを検出する方法の実施例を説明する。
第1の実施例
図8は、第1の実施例における有効パス判定回路の構成図である。この有効パス判定回路32は、予め設定されたマスク幅を利用してRAKE合成において使用すべき3本の有効パスを決定する。
【0046】
フリップフロップ回路51(1) 〜51(15)は、ソート回路31により選択された15セットのタイミング情報を格納する。ここで、相関電力が最大となったタイミングを表すタイミング情報がフリップフロップ回路51(1) に格納され、以下、相関電力が2番目〜15番目に大きいタイミングを表す各タイミング情報がそれぞれフリップフロップ回路51(2) 〜51(15)に格納される。
【0047】
マスク回路52および53は、予め決められたマスク幅が設定されている。ここで、マスク幅は、例えば、この無線通信装置が使用される通信環境に基づいて決められる。具体的には、遅延時間の差が小さいパスが存在しやすい環境(都市部エリアなど)では、小さいマスク幅が設定され、遅延時間の差が大きいパスが存在しやすい環境(郊外エリアなど)では、大きなマスク幅が設定される。一例としては、都市部エリアにおいて「2サンプリング時間」を設定し、郊外エリアにおいて「3サンプリング時間」を設定する。
【0048】
マスク回路52は、フリップフロップ回路51(1) に格納されているタイミング情報に対して所定のマスク範囲を設定し、フリップフロップ回路51(2) に格納されているタイミング情報がそのマスク範囲内に位置するか否かを調べる。このとき、フリップフロップ回路51(2) に格納されているタイミング情報がそのマスク範囲内に位置するのであれば、マスク回路52はパルス信号を出力する。このパルス信号は、フリップフロップ回路51(2) に与えられると共に、OR回路55を介してフリップフロップ回路51(3) 〜51(15)与えられる。そして、このパルス信号により、フリップフロップ回路51(3) 〜51(15)に格納されているタイミング情報がそれぞれその前段のフリップフロップ回路にシフトされることになる。一方、フリップフロップ回路51(2) に格納されているタイミング情報がそのマスク範囲の外に位置する場合は、マスク回路52はパルス信号を出力しない。
【0049】
マスク回路53の動作は、基本的にマスク回路52と同じである。ただし、マスク回路53は、選択回路54によって選択されたタイミング情報に対して所定のマスク範囲を設定し、フリップフロップ回路51(3) に格納されているタイミング情報がそのマスク範囲内に位置するか否かを調べる。ここで、選択回路54は、不図示の選択情報に従って、フリップフロップ回路51(1) またはフリップフロップ回路51(2) の出力を選択する。また、マスク回路53の出力は、OR回路55を介してフリップフロップ回路51(3) 〜51(15)与えられるが、フリップフロップ回路51(2) には与えられない。
【0050】
次に、上記構成の有効パス判定回路32の動作を説明する。有効パス判定回路32は、以下に示す手順で3本の有効パスを決定する。
まず、相関電力が最大であったタイミング(最大タイミング)は、有効パスタイミングと判断される。すなわち、フリップフロップ回路51(1) に格納されているタイミング情報が「有効タイミング情報1」として出力される。
【0051】
続いて、2番目に大きな相関電力が得られたタイミング(第2位タイミング)が有効パスタイミングであるか否か判断される。この場合、最大タイミングに対してマスク範囲が設定され、第2位タイミングがそのマスク範囲内に位置するか否かが判断される。この判断は、マスク回路52により実行される。そして、第2位タイミングが上記マスク範囲の外に位置する場合は、その第2位タイミングが有効パスタイミングと判断される。即ち、フリップフロップ回路51(2) に格納されているタイミング情報が「有効タイミング情報2」として出力される。
【0052】
一方、第2位タイミングが上記マスク範囲内に位置する場合は、マスク回路52はパルス信号を生成する。これにより、フリップフロップ回路51(3) 〜51(15)に格納されているタイミング情報がそれぞれその前段のフリップフロップ回路にシフトされ、フリップフロップ回路51(2) に第3位タイミングが格納される。このとき、第2位タイミングを表すタイミング情報は廃棄される。そして、第3位タイミングが有効パスタイミングであるか否か判断される。すなわち、第3位タイミングが上記マスク範囲内に位置するか否かが判断される。
【0053】
このとき、第3位タイミングが上記マスク範囲の外に位置すれば、その第3位タイミングが有効パスタイミングと判断され、「有効タイミング情報2」として出力される。一方、第3位タイミングが上記マスク範囲内に位置する場合は、有効パスが検出されるまで上述の処理を繰り返す。これにより、2番目の有効パスが決定される。
【0054】
3番目の有効パスを決定する方法は、基本的に、2番目の有効パスを決定する方法と同じである。ただし、3番目の有効パスを決定する際には、先に決定した2本の有効パスの各タイミングに対してそれぞれマスク範囲が設定される。すなわち、選択回路54がフリップフロップ回路51(1) の出力を選択したときは、1番目の有効パスのタイミングに対してマスク範囲が設定され、フリップフロップ回路51(3) に格納されているタイミング情報により表されるタイミングがそのマスク範囲内に位置するか否かが調べられる。また、選択回路54がフリップフロップ回路51(2) の出力を選択したときは、2番目の有効パスのタイミングに対してマスク範囲が設定され、フリップフロップ回路51(3) に格納されているタイミング情報により表されるタイミングがそのマスク範囲内に位置するか否かが調べられる。そして、フリップフロップ回路51(3) に格納されているタイミング情報により表されるタイミングが、双方のマスク範囲の外に位置した場合に、そのタイミングが有効パスのタイミングと判断され、「有効パス情報3」として出力される。
【0055】
図9は、マスク回路の構成図である。加算機61は、タイミング情報T1 に対してマスク幅Mを加算し、減算機62は、タイミング情報T1 からマスク幅Mを減算する。ここで、タイミング情報T1 は、マスク回路52においてはフリップフロップ回路51(1) の出力であり、マスク回路53においては選択回路54の出力である。比較回路63は、加算機61の出力とタイミング情報T2 とを比較し、加算機61の出力の方が大きかったときに「H」を出力する。一方、比較回路64は、減算機62の出力とタイミング情報T2 とを比較し、減算機62の出力の方が小さかったときに「H」を出力する。ここで、タイミング情報T2 は、マスク回路52においてはフリップフロップ回路51(2) の出力であり、マスク回路53においてはフリップフロップ51(3) の出力である。そして、AND回路65は、比較回路63および64の出力の論理積を算出する。
【0056】
上記回路により、タイミング情報T1 に対してマスク範囲が設定され、タイミング情報T2 がそのマスク範囲内に位置するか否かが判断される。
次に、図4および図7を参照しながら具体例を示す。なお、図4および図7において、相関電力を表すグラフに付されている「1」〜「15」の符号は、相関電力の大きさの順番を表す。すなわち、「1」は最大タイミングを表し、以下、「2」〜「15」は、第2位タイミング〜第15位タイミングを表す。
【0057】
図4に示す例は、郊外エリアで使用される無線通信装置における相関電力を表している。また、マスク回路52、53に「マスク幅=3」が設定されているものとする。
【0058】
まず、最大タイミングが1番目の有効パスのタイミングと判定される。すなわち、「時刻6」が1番目の有効パスのタイミングと判定される。そして、「時刻6」に対してマスク範囲が設定される。ここで、マスク幅は「3」である。したがって、「時刻3」〜「時刻9」がマスク範囲となる。
【0059】
次に、第2位タイミングである「時刻7」が上記マスク範囲に位置するか否かが調べられる。ここでは、「時刻7」は上記マスク範囲内に位置している。同様に、第3位タイミングである「時刻6」も上記マスク範囲内に位置している。しかし、第4位タイミングである「時刻k」は、上記マスク範囲の外に位置している。したがって、「時刻k」が2番目の有効パスのタイミングと判定される。そして、「時刻k」に対してマスク範囲が設定される。これにより、「時刻h」〜「時刻n」もマスク範囲となる。
【0060】
この後、2番目の有効パスを検出したときと同じ手順で3番目の有効パスを検出する。この場合、第5位タイミングおよび第6位タイミングは、1番目の有効パスに対応するマスク範囲の中に位置する。また、第7位タイミングおよび第8位タイミングは、2番目の有効パスに対応するマスク範囲の中に位置する。しかし、第9位タイミングである「時刻u」は、上記2つのマスク範囲の外に位置している。従って、「時刻u」が3番目の有効パスのタイミングと判定される。
【0061】
この結果、有効パス情報1〜3として、「時刻6」「時刻k」「時刻u」が出力される。
図7に示す例は、都市部エリアで使用される無線通信装置における相関電力を表している。また、マスク回路52、53に「マスク幅=2」が設定されているものとする。
【0062】
まず、最大タイミングである「時刻6」が1番目の有効パスのタイミングと判定される。そして、「時刻6」に対してマスク範囲が設定される。ただし、この例では、マスク幅は「2」である。したがって、「時刻4」〜「時刻8」がマスク範囲となる。
【0063】
続いて、2番目の有効パスを探す。この例では、第2位タイミングおよび第3位タイミングが上記マスク範囲内に位置している。よって、第4位タイミングである「時刻a」が2番目の有効パスのタイミングと判定される。そして、「時刻a」に対してマスク範囲が設定される。これにより、「時刻8」〜「時刻c」もマスク範囲となる。
【0064】
この後、3番目の有効パスを探す。この例では、第5位タイミングおよび第6位タイミングが2番目の有効パスに対応するマスク範囲の中に位置している。よって、第7位タイミングである「時刻d」が3番目の有効パスのタイミングと判定される。
【0065】
この結果、有効パス情報1〜3として、「時刻6」「時刻a」「時刻d」が出力される。
このように、第1の実施例では、予め決められたマスク幅に従ってマスク範囲が設定され、そのマスク範囲を利用して有効パスが決定される。これに対して、以下に示す実施例では、通信環境(または、通信状態)に応じてマスク範囲が動的に決定される。
第2の実施例
第2の実施例では、通信環境(または、通信状態)に応じてマスク範囲が決定される。そして、この通信環境は、相関電力のプロファイルに基づいて認識される。すなわち、マスク幅は、相関電力のプロファイルに基づいて動的に決定される。
【0066】
例えば、各パスの遅延時間の差が大きい環境では、図4に示すように、各パスに対応する相関電力は離散的に分布する。そして、ロールオフフィルタ等が設けられている場合は、相関電力は、ピークタイミングから3サンプリング時間程度離れると、十分に小さくなる。したがって、相関電力のピークと比較して、そのピークタイミングから3サンプリング時間離れたタイミングにおける相関電力が十分に小さかったときは、各パスの遅延時間の差が大きい環境下に当該無線通信装置が置かれているとみなすことができる。この場合、互いに近接するタイミングの信号を合成すると、同じノイズの重ね合せにより受信特性が劣化するので、マスク範囲を広くする必要がある。
【0067】
一方、各パスの遅延時間の差が小さい環境では、図7に示すように、複数のパスに対応する相関電力が重なり合うので、合成された相関電力は緩やかに変化する。このため、相関電力は、ピークタイミングから3サンプリング時間程度離れても、比較的大きいままである。したがって、相関電力のピークと比較して、そのピークタイミングから3サンプリング時間離れたタイミングにおける相関電力が比較的大きいときは、各パスの遅延時間の差が小さい環境下に当該無線通信装置が置かれているとみなすことができる。この場合、互いに近接するタイミングの信号を合成すると、異なるパスの信号が合成されることにより受信特性が改善されるので、マスク範囲をある程度狭くした方が有利である。
【0068】
第2の実施例の有効パス判定回路は、上述の特性を利用する。以下、第2の実施例の有効パス判定回路の構成および動作を説明する。
図10は、第2の実施例における有効パス判定回路の構成図である。この有効パス判定回路32は、通信環境応じて動的に変化するマスク幅を利用してRAKE合成において使用すべき3本の有効パスを決定する。
【0069】
図10において、フリップフロップ51、マスク回路52および53、選択回路54、OR回路55は、図8に示した第1の実施例と同じである。ただし、マスク回路52および53に与えられるマスク幅情報は、動的に生成される。
【0070】
フリップフロップ回路71(1) 〜71(15)は、ソート回路31により選択された15セットの電力情報を格納する。ここで、最大相関電力を表す電力情報がフリップフロップ回路71(1) に格納され、以下、2番目〜15番目に大きい相関電力を表す各電力情報がそれぞれフリップフロップ回路71(2) 〜71(15)に格納される。なお、フリップフロップ回路71(2) 〜71(15)に格納されている情報は、フリップフロップ回路51(2) 〜51(15)に格納されている情報がシフトされるときに、いっしょにシフトされる。
【0071】
検出回路72は、フリップフロップ51(1) に格納されているタイミング情報により表されるタイミングから3サンプリング時間離れたタイミング、およびフリップフロップ51(2) に格納されているタイミング情報により表されるタイミングから3サンプリング時間離れたタイミングを検出する。そして、対応するタイミングが検出されたときは、それを選択回路73に通知する。
【0072】
選択回路73は、検出回路72から通知を受け取ると、フリップフロップ71(1) に格納されている電力情報を選択して出力すると共に、その通知に対応する電力情報を選択して出力する。例えば、フリップフロップ51(1) に格納されているタイミング情報により表されるタイミングとフリップフロップ51(15)に格納されているタイミング情報により表されるタイミングとが互いに3サンプリング時間離れている場合は、検出回路72から選択回路73に対して「15」が通知され、選択回路73は、フリップフロップ71(1) およびフリップフロップ71(15)に格納されている電力情報を選択して出力する。なお、選択回路73は、検出回路72からの通知を受け取らなかったときは、例えば、フリップフロップ71(1) に格納されている電力情報および「ゼロ」を出力する。
【0073】
パワー比較回路74は、選択回路73から出力される電力情報により表される電力の比を算出する。そして、この比率に基づいてマスク幅を決定する。具体的には、この比率が予め決められている閾値よりも大きければ大きなマスク幅(例えば、「3」)が使用され、この比率がその閾値よりも小さければ小さなマスク幅(例えば、「2」)が使用される。なお、選択回路73から「ゼロ」が出力された場合は、大きなマスク幅(例えば、「3」)が使用される。
【0074】
マスク幅保持回路75及び76は、パワー比較回路74により決定されたマスク幅を保持する。なお、マスク幅保持回路75は、検出回路72においてフリップフロップ51(1) に格納されているタイミング情報に対応するタイミングがサーチされたときにパワー比較回路74により決定されたマスク幅を保持する。一方、マスク幅保持回路76は、検出回路72においてフリップフロップ51(2) に格納されているタイミング情報に対応するタイミングがサーチされたときにパワー比較回路74により決定されたマスク幅を保持する。
【0075】
選択回路77は、フリップフロップ51(1) に格納されているタイミング情報に対応するマスク範囲を設定する際には、マスク保持回路75に保持されているマスク幅を選択し、フリップフロップ51(2) に格納されているタイミング情報に対応するマスク範囲を設定する際には、マスク保持回路76に保持されているマスク幅を選択する。
【0076】
これにより、マスク回路52および53には、パワー比較回路74により決定されたマスク幅が与えられる。なお、マスク幅が与えられた後の動作は、基本的に、第1の実施例と同じである。
【0077】
図11は、検出回路72の構成図である。加算機81はタイミング情報T1 に「+3」を加算し、加算機82はタイミング情報T1 に「−3」を加算する。ここで、タイミング情報T1 は、フリップフロップ51(1) または51(2) に格納されているタイミング情報である。セレクタ83は、タイミング情報T2 〜T15を1つずつ順番に選択して出力する。ここで、タイミング情報T2 〜T15は、フリップフロップ51(2) 〜51(15)に格納されているタイミング情報である。一致検出回路84および85は、それぞれ加算機81および82の出力と一致するタイミング情報を検出する。なお、一致検出回路84および85は、例えば、排他的OR回路により構成されている。OR回路86は、一致検出回路84または85の少なくとも一方において一致が検出されたときに、その旨を表す信号を出力する。
【0078】
上記回路より、フリップフロップ回路51(1) または51(2) に格納されているタイミングから3サンプリング時間離れたタイミングが存在するか否かが検出される。
【0079】
次に、図4および図7を参照しながら、マスク幅を決定する手順の具体例を示す。
図4に示す例では、まず、最大タイミングである「時刻6」が1番目の有効パスのタイミングと判定される。この場合、検出回路72は、「時刻6」から3サンプリング時間離れたタイミングを表すタイミング情報がフリップフロップ回路51(2) 〜51(15)に格納されているか否かを調べる。この例では、第14位タイミングである「時刻9」および第15位タイミングである「時刻3」が検出される。そして、選択回路73は、フリップフロップ71(1) に格納されている電力情報を選択して出力すると共に、フリップフロップ71(14)および71(15)に格納されている電力情報を選択して出力する。ここでは、フリップフロップ71(14)に格納されている電力情報が先に選択されるものとする。
【0080】
続いて、パワー比較回路74は、選択回路73により選択された電力情報を比較する。即ち、時刻6における相関電力と時刻9における相関電力とが比較される。ここで、時刻9における相関電力は、時刻6における相関電力と比べて十分に小さい。よって、パワー比較回路74は、大きなマスク幅(マスク幅=3)を出力する。そして、このマスク幅は、マスク幅保持回路75により保持され、さらにマスク回路52に与えられる。
【0081】
マスク回路52にマスク幅が与えられた後の動作は、第1の実施例と同じである。したがって、図4に示す例においては、2番目の有効パスのタイミングとして「時刻k」が得られる。
【0082】
さらに、検出回路72は、「時刻k」から3サンプリング時間離れたタイミングを表すタイミング情報がフリップフロップ回路51(2) 〜51(15)に格納されているか否かを調べる。この例では、そのようなタイミング情報は格納されていない。よって、選択回路73は、時刻kにおける相関電力を表す電力情報を選択して出力すると共に、「ゼロ」を出力する。この場合、パワー比較回路74は、大きなマスク幅(マスク幅=3)を出力する。そして、このマスク幅を表す情報は、マスク幅保持回路76により保持され、更に必要に応じてマスク回路53に与えられる。
【0083】
マスク回路53にマスク幅が与えられた後の動作は、第1の実施例と同じである。したがって、図4に示す例においては、3番目の有効パスのタイミングとして「時刻u」が得られる。
【0084】
図7に示す例でも、まず、最大タイミングである「時刻6」が1番目の有効パスのタイミングと判定される。そして、検出回路72は、図4を参照しながら説明した手順と同様に、「時刻6」から3サンプリング時間離れたタイミングを表すタイミング情報を探す。この結果、この例では、第4位タイミングである「時刻9」が検出される。そして、選択回路73は、フリップフロップ71(1) に格納されている電力情報を選択して出力すると共に、フリップフロップ71(4) に格納されている電力情報を選択して出力する。
【0085】
続いて、パワー比較回路74は、選択回路73により選択された電力情報を比較する。即ち、時刻6における相関電力と時刻9における相関電力とが比較される。しかし、時刻9における相関電力は、時刻6における相関電力と比べて十分に小さいとはいえない。よって、パワー比較回路74は、小さなマスク幅(マスク幅=2)を出力する。そして、このマスク幅は、マスク幅保持回路75により保持され、さらにマスク回路52に与えられる。
【0086】
この後、上記マスク幅を利用して2番目の有効パスが決定される。そして、図4を参照しながら説明した手順と同様に、その2番目の有効パスに対応するマスク幅が決定され、さらに、それらのマスク幅を利用して3番目の有効パスが決定される。これらの手順についての説明は省略する。
【0087】
このように、第2の実施例では、通信環境(または、通信状態)に応じて動的に決定されるマスク範囲を利用して有効パスが決定される。
第3の実施例
第2の実施例では、上述したように、有効パスのタイミングにおける相関電力と、そのタイミングから3サンプリング時間離れたタイミングにおける相関電力とが比較され、その比較結果に基づいてマスク幅が決定される。具体的には、それらの電力の比が予め決められている閾値を越えるか否かに基づいてマスク幅が決定される。このとき、ある1本のパスを介して受信した信号の受信電力が十分に大きければ、ロールオフフィルタの特性にもよるが、上記電力比は、通常、10倍またはそれ以上の値が期待できる。
【0088】
しかし、受信信号のC/N比(Carrier/Noise Ratio )が低い状態では、受信電力に対するノイズの比率が高くなるので、上述の電力比は小さくなる。したがって、第3の実施例では、上記電力比が信号の受信レベルに応じて自動的に補正される。
【0089】
図12は、第3の実施例における有効パス判定回路の構成図である。第3の実施例の有効パス判定回路は、図10に示した第2の実施例の回路に乗算回路91を追加することにより実現される。
【0090】
乗算回路91は、パワー比較回路74において比較される相関電力の一方に、受信レベルに対応する係数を乗算する。具体的には、例えば、有効パスに対応する相関電力とその有効パスのタイミングから3サンプリング時間離れたタイミングにおける相関電力が比較される場合には、その有効パスの相関電力に係数が乗積される。
【0091】
なお、信号の受信レベルは、既存の技術により検出される。ただし、受信レベルは常に変動しているので、一定期間の平均を利用するようにしてもよい。
また、上述の例では、選択回路73の出力が補正されているが、パワー比較回路74において使用される閾値が信号の受信レベルに応じて動的に補正されるようにしてもよい。
第4の実施例
第4の実施例では、第2および第3の実施例と同様に、通信環境に応じてマスク範囲が動的に決定されるが、通信環境の認識方法が異なっている。以下、第4の実施例において通信環境を認識する方法の基本概念を簡単に説明する。
【0092】
無線通信装置は、通常、図6に示すような特性を持ったロールオフフィルタを備える。ここで、この実施例の回路は、4倍オーバーサンプリングモードで動作する。従って、ある1本のパスを介して受信した信号の相関電力は、図4に示すように、そのピークタイミングから4サンプリング時間離れたタイミングにおいて概ねゼロになるはずである。換言すれば、図7に示すように、相関電力のピークタイミングから4サンプリング時間に渡って連続的に大きな相関電力が得られるときは、複数のパスが互いに近接していると考えることができる。
【0093】
第4の実施例の有効パス判定回路は、上述の特性を利用する。以下、第2の実施例の構成および動作を説明する。
図13は、第4の実施例における有効パス判定回路の構成図である。第4の実施例の有効パス判定回路は、図8に示した回路に、マスク幅保持回路75及び76、選択回路77、連続検出回路101を設けることにより実現される。なお、マスク幅保持回路75、76、および選択回路77は、図10に示したものと同じである。
【0094】
連続検出回路101は、有効パスのタイミングを基準としてそこから4サンプリング時間の範囲内に連続して第2位〜第15位タイミングが存在するか否かを調べる。なお、第2位〜第15位タイミングに対応するタイミング情報は、フリップフロップ51(2) 〜51(15)に格納されている。そして、有効パスのタイミングから4サンプリング時間の範囲内に連続して第2位〜第15位タイミングが存在する場合は、遅延時間の差の小さいパスが隣接して存在しているものとみなし、小さなマスク幅(マスク幅=2)を出力する。一方、有効パスのタイミングから4サンプリング時間の範囲内に連続して第2位〜第15位タイミングが存在していないときは、遅延時間の差の小さいパスが存在しないものとみなし、大きなマスク幅(マスク幅=3)を出力する。
【0095】
図14は、連続検出回路101の構成図である。加算機111〜114は、それぞれタイミング情報T1 に「+1」「+2」「+3」「+4」を加算し、加算機115〜118は、それぞれタイミング情報T1 に「−1」「−2」「−3」「−4」を加算する。ここで、タイミング情報T1 は、有効パスに対応するタイミング情報であり、フリップフロップ51(1) 又は51(2) に格納されている。セレクタ119は、タイミング情報T2 〜T15を1つずつ順番に選択して出力する。ここで、タイミング情報T2 〜T15は、フリップフロップ51(2) 〜51(15)に格納されているタイミング情報である。一致検出回路121〜128は、例えば排他的OR回路により構成されており、それぞれ加算機111〜118の出力と一致するタイミング情報を検出する。AND回路131は、一致検出回路121〜124のすべてにおいて一致が検出されたときに「H」を出力し、AND回路132は、一致検出回路125〜128のすべてにおいて一致が検出されたときに「H」を出力する。そして、OR回路133は、AND回路131および132の出力の論理和を算出して出力する。
【0096】
上記回路より、最大タイミング〜第15位タイミングが4サンプリング時間連続して存在しているか否かが検出される。
次に、図4および図7を参照しながら、マスク幅を決定する手順の具体例を示す。
【0097】
図4に示す例では、まず、最大タイミングである「時刻6」が1番目の有効パスのタイミングと判定される。この場合、連続検出回路101は、フリップフロップ51(2) 〜51(15)に、「時刻7」「時刻8」「時刻9」「時刻a」がすべて格納されているか否か、および「時刻5」「時刻4」「時刻3」「時刻2」がすべて格納されているか否かを調べる。この例では、「時刻2」及び「時刻a」が登録されていない。したがって、連続検出回路101は、遅延時間の差の小さいパスが存在しないものとみなし、マスク幅として「3」を出力する。
【0098】
この後、上記マスク幅を利用して2番目の有効パスが決定され、さらに、2番目の有効パスに対応するマスク幅が決定された後、それらのマスク幅を利用して3番目の有効パスが決定されるが、説明は省略する。
【0099】
図7に示す例でも、図4を参照しながら説明した手順と同様に、連続検出回路101は、「時刻6」に対応するタイミング情報をサーチする。そして、この例では、「時刻7」「時刻8」「時刻9」「時刻a」がすべて格納されている。したがって、この場合、連続検出回路101は、遅延時間の差の小さいパスが存在するものとみなし、マスク幅として「2」を出力する。
第5の実施例
第4の実施例では、有効パスのタイミングを基準として一定期間に渡って連続して大きな相関電力が現れたときに、遅延時間の差の小さいパスが存在するものと判断されている。しかし、ロールオフフィルタの特性を考慮すると、有効パスのタイミングから一定時間離れた位置の相関電力の大きさに基づいて、遅延時間の差の小さいパスが存在するか否かを判断できる。具体的には、有効パスのタイミングから一定時間離れた位置に大きな相関電力が現れるときは、遅延時間の差の小さいパスが存在するものと判断し、大きな相関電力が現れないときは、遅延時間の差の小さいパスが存在しないものと判断する。そして、第5の実施例の有効パス判定回路は、この特性を利用する。
【0100】
図15は、第5の実施例における有効パス判定回路の構成図である。この有効パス判定回路は、図13に示した第4の実施例における連続検出回路101の代わりに、検出回路141を備える。
【0101】
検出回路141は、有効パスのタイミングを基準としてそこから4サンプリング時間離れた位置に第2位〜第15位タイミングが現れるか否かを調べる。ここで、第2位〜第15位タイミングに対応するタイミング情報は、フリップフロップ51(2) 〜51(15)に格納されている。そして、対応するタイミング情報が検出されたときは、遅延時間の差の小さいパスが隣接して存在しているものとみなし、小さなマスク幅(マスク幅=2)を出力する。一方、そのようなタイミング情報が検出されなかったときは、遅延時間の差の小さいパスが存在しないものとみなし、大きなマスク幅(マスク幅=3)を出力する。
【0102】
なお、検出回路141は、基本的に、図11に示した検出回路72と同じ構成である。ただし、検出回路141においては、加算機81および82に対してそれぞれ「+4」および「−4」が加算される。
【0103】
このように、本実施形態のRAKE受信装置では、通信環境に応じてマスク範囲が決定され、そのマスク範囲を利用して複数の有効パスが適切に選択される。なお、上述の実施例(上記第1〜第5の実施例)では、2種類のマスク範囲が使用されているが、本発明はこれに限定されるものではなく、3種類以上のマスク範囲が使用される構成であってもよい。
【0104】
また、上述の実施例では、大きな相関電力が現れるタイミングを利用して有効パスを決定しているが、本発明はこれに限定されるものではない。すなわち、例えば、受信信号と拡散符号との相関を表す相関値を利用してもよい。ここで、相関値とは、受信信号に拡散符号を乗積することにより得られるデータである。
【0105】
(付記1)複数のパスを介して受信した信号を逆拡散して合成するRAKE受信装置であって、
受信信号を逆拡散することにより相関電力を生成する生成手段と、
最大相関電力〜第N番目に大きい相関電力が現れるタイミングを検出する検出手段と、
通信環境に基づいて決まるマスク範囲を設定する設定手段と、
上記検出されたタイミングの時間差および上記マスク範囲に基づいて複数の有効パスを決定する決定手段と、
決定された複数の有効パスを合成する合成手段と、
を有するRAKE受信装置。
【0106】
(付記2)付記1に記載のRAKE受信装置であって、
上記決定手段は、上記最大相関電力が現れるタイミングに基づいて第1の有効パスのタイミングを決定し、決定した有効パスのタイミングを基準として上記マスク範囲を設定し、上記マスク範囲によりマスクされないタイミングであって上記第2番目〜第N番目に大きい相関電力の中の最も大きい相関電力が現れるタイミングに基づいて第2の有効パスを決定する。
【0107】
(付記3)付記1に記載のRAKE受信装置であって、
上記設定手段は、最大相関電力〜第N番目に大きい相関電力の中の所定の2つの相関電力の比率に基づいて上記マスク範囲を設定する。
【0108】
(付記4)付記3に記載のRAKE受信装置であって、
上記設定手段は、受信信号の受信レベルに基づいて相関電力の比率を補正し、その補正した比率に基づいて上記マスク範囲を設定する。
【0109】
(付記5)付記1に記載のRAKE受信装置であって、
上記設定手段は、上記検出手段により所定数連続するタイミングが検出されるか否かに基づいて上記マスク範囲を設定する。
【0110】
(付記6)付記1に記載のRAKE受信装置であって、
上記設定手段は、上記検出手段により互いに所定間隔離れたタイミングが検出されるか否かに基づいて上記マスク範囲を設定する。
【0111】
(付記7)付記1に記載のRAKE受信装置であって、
上記設定手段は、相関電力のプロファイルに基づいて上記マスク範囲を動的に変更する。
【0112】
(付記8)RAKE受信において使用すべき複数のパスを決定するパス判定装置であって、
受信信号を逆拡散することにより相関電力を生成する生成手段と、
最大相関電力〜第N番目に大きい相関電力が現れるタイミングを検出する検出手段と、
通信環境に基づいて決まるマスク範囲を設定する設定手段と、
上記検出されたタイミングの時間差および上記マスク範囲に基づいてRAKE合にしようすべき複数の有効パスを決定する決定手段と、
を有するパス判定装置。
【0113】
(付記9)複数のパスを介して受信した信号を逆拡散して合成するRAKE受信方法であって、
受信信号を逆拡散することにより相関電力を生成し、
最大相関電力〜第N番目に大きい相関電力が現れるタイミングを検出し、
通信環境に基づいて決まるマスク範囲を設定し、
上記検出されたタイミングの時間差および上記マスク範囲に基づいて複数の有効パスを決定し、
決定された複数の有効パスを合成するRAKE受信方法。
【0114】
(付記10)RAKE受信において使用すべき複数のパスを決定するパス判定方法であって、
受信信号を逆拡散することにより相関電力を生成し、
最大相関電力〜第N番目に大きい相関電力が現れるタイミングを検出し、
通信環境に基づいて決まるマスク範囲を設定し、
上記検出されたタイミングの時間差および上記マスク範囲に基づいてRAKE合にしようすべき複数の有効パスを決定するパス判定方法。
【0115】
【発明の効果】
本発明によれば、RAKE合成において使用すべき有効パスの判定基準が通信環境に応じて決定されるので、RAKE合成において得られる利得が常に良好になる。
【図面の簡単な説明】
【図1】本発明の一実施形態のRAKE受信方法が使用される無線通信装置の構成図である。
【図2】パスサーチ回路および復調/RAKE合成回路の構成図である。
【図3】マッチドフィルタのブロック図である。
【図4】相関電力の大きいタイミングを検出する方法を説明する図である。
【図5】タイミング情報および電力情報を格納するテーブルの例である。
【図6】ロールオフフィルタの特性を示す図である。
【図7】各パスの遅延時間どうしの差が小さいときの相関電力の例である。
【図8】第1の実施例における有効パス判定回路の構成図である。
【図9】マスク回路の構成図である。
【図10】第2の実施例における有効パス判定回路の構成図である。
【図11】検出回路の構成図である。
【図12】第3の実施例における有効パス判定回路の構成図である。
【図13】第4の実施例における有効パス判定回路の構成図である。
【図14】連続検出回路の構成図である。
【図15】第5の実施例における有効パス判定回路の構成図である。
【図16】既存のRAKE受信回路の構成図である。
【図17】通信環境の例を示す図である。
【図18】図17に示す通信環境下における、受信信号と拡散符号との相関を表す図である。
【符号の説明】
24 パスサーチ回路
25 復調/RAKE合成回路
31 ソート回路
32 有効パス判定回路
52、53 マスク回路
72 検出回路
73 選択回路
74 パワー比較回路
91 乗算回路
101 連続検出回路
141 検出回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a RAKE receiving apparatus and method in spread spectrum communication, and more particularly to an apparatus and method for determining an effective path to be used in RAKE combining.
[0002]
[Prior art]
In recent years, mobile communication has been rapidly spreading, and various technologies for this purpose have been researched and developed.
[0003]
In mobile communications, as is well known to those skilled in the art, the phase and amplitude of the signal changes randomly depending on the speed of the mobile station and the carrier frequency, and fading occurs. For this reason, in mobile communication, it is difficult to stably receive a radio signal as compared with communication in which the position of each communication device is fixed.
[0004]
A spread spectrum communication system is effective as a method for reducing the influence of frequency selective fading as described above in mobile communication. In spread spectrum communication, the signal to be transmitted is spread to a wideband signal and then sent to the wireless network. Therefore, even if the received electric field strength decreases in a specific frequency range, the signal can be reproduced from another frequency range. It is like that. Note that as a spread spectrum communication method, a direct spread method, a frequency hopping method, and the like are known.
[0005]
By the way, in wireless communication, a receiver not only directly receives a signal wave transmitted from a transmitter, but also receives a reflected wave from a high-rise building or a mountain. Here, the propagation time of these reflected waves depends on the path. For this reason, the receiver normally receives a plurality of delayed waves. Such a communication environment is often called a “multipath fading environment”. In a multipath fading environment, if the direct spreading method is adopted, each delayed wave acts as an interference wave on the spreading code, resulting in degradation of reception characteristics.
[0006]
RAKE reception is known as a technique for avoiding deterioration of reception characteristics due to multipath fading. RAKE reception is a technique that actively uses the above-described delayed wave to improve reception characteristics. Specifically, in RAKE reception, a plurality of delayed waves are despread respectively, and the results of the plurality of despreading processes are appropriately added to synthesize demodulated signals corresponding to the plurality of delayed waves. Then, transmission data is reproduced from the synthesized signal.
[0007]
FIG. 16 is a configuration diagram of an existing RAKE receiving circuit. Here, a three-finger configuration is assumed. The I channel signal and the Q channel signal are signals obtained by decomposing a received signal into components orthogonal to each other.
[0008]
Received signals (I channel signal and Q channel signal) are applied to a path search unit and a demodulation / RAKE combining unit. In the path search unit, first, the matched filter 501 detects a correlation value indicating the correlation between the received signal and the spread code. This correlation value is detected one after another at intervals shorter than the chip period. Therefore, the correlation value output from the matched filter 501 changes every moment. The peak detection circuit 503 detects the peak of the correlation value (the timing at which the correlation value is maximized and its value). The sort circuit 504 selects three peaks having a large correlation value from a plurality of peaks detected by the peak detection circuit 503, for example, for each spreading code period. Then, the timing generation circuit 505 generates path timing information indicating the timing of the three peaks detected by the sort circuit 504 and delay amount information indicating the time difference between the timings of the three peaks, and modulates / RAKE-combines them. Give to the department. Note that the path search unit includes an integration circuit 502 that averages the correlation values of the peaks that appear periodically in order to improve the detection accuracy of the peak timing of the correlation values.
[0009]
A despreading circuit 511, a demodulation circuit 512, and a delay circuit 513 are provided for each finger. The despreading circuit 511 generates a spread code according to the path timing information given from the timing generation circuit 505, and despreads the received signal using it. Demodulation circuit 512 demodulates I channel and Q channel symbol data obtained by despreading processing. The delay circuit 513 delays the output of the demodulation circuit 512 according to the delay amount information given from the timing generation circuit 505. The adder circuit 514 synthesizes the output of the delay circuit 513. Then, transmission data is reproduced from the synthesized signal.
[0010]
Thus, in the existing RAKE receiving circuit, a plurality of correlation value peaks are detected, and signals received via different paths are synthesized using the timings of the plurality of correlation value peaks. Then, data is reproduced from this synthesized signal. Therefore, degradation of reception characteristics can be avoided even in a multipath fading environment.
[0011]
[Problems to be solved by the invention]
By the way, the difference in delay time of each path in a multipath environment depends on the communication environment. For example, as shown in FIG. 17A, in a suburban area where a signal wave is reflected by a mountain or the like, the difference in delay time of each path seems to be relatively large. In this case, the peak of the correlation value representing the correlation between the received signal and the spread code is detected corresponding to each path (paths 1 to 3) as shown in FIG.
[0012]
On the other hand, as shown in FIG. 17 (b), in the urban area where the signal wave is reflected by a nearby high-rise building or the like, the difference in delay time of each path seems to be small. In this case, the timings of correlation value peaks corresponding to a plurality of paths are close to each other. In the example shown in FIG. 18B, the correlation value peak timings corresponding to the path 1 and the path 2 are close to each other. However, when a plurality of correlation value peaks are close to each other in time, the peak detection circuit 503 actually has a plurality of correlation value peaks (correlation value peaks corresponding to path 1 and path 2). Regardless, only one correlation value peak can be detected. If the correlation value peak cannot be detected correctly, the characteristics (S / N ratio, etc.) of the synthesized signal obtained by synthesizing the signals obtained for each finger are degraded. In the above situation, it is difficult to accurately supplement each path even if, for example, DLL (Delay Locked Loop) is used.
[0013]
As described above, in the method of performing RAKE combining using the occurrence timing of the correlation value peak, the reception characteristics may not be improved in a communication environment where the difference in delay time of each path is small.
[0014]
An object of the present invention is to provide a RAKE reception method capable of obtaining good reception characteristics in any communication environment.
[0015]
[Means for Solving the Problems]
  The RAKE receiving apparatus of the present invention is an apparatus for despreading and combining signals received via a plurality of paths, and generating means for generating correlation power by despreading the received signal;Among the generated correlation powers, the N correlation powers appearing from the maximum correlation power to the Nth largest correlation power during the period of the spreading code.Detection means for detecting timing;Sorting means for sorting the detected N timings in descending order of correlation power;Setting means for setting a mask range determined based on a communication environment;Out of the N sorted timingsBased on timing difference and above mask rangen (1 <n <N)A determination means for determining the effective path of the determinednSynthesizing means for synthesizing the effective paths.
[0016]
In a multipath environment, correlation power caused by signals received via each path appears in a predetermined range in terms of time. For this reason, when effective paths close to each other are combined, the same noise may overlap, and reception characteristics may deteriorate. Therefore, when the correlation power corresponding to each path is distributed discretely, signals that are close to each other should not be synthesized. On the other hand, when there are a plurality of paths having a small delay time difference, in order to improve reception characteristics by combining these paths, it is necessary to combine signals that are close to each other.
[0017]
Therefore, in the RAKE receiving apparatus of the present invention, the mask range is determined based on the communication environment, and the effective path interval to be used for RAKE combining is limited using the mask range. Accordingly, it is possible to appropriately select an effective path that improves reception characteristics in consideration of the communication environment. That is, good reception characteristics can be obtained in any communication environment.
[0018]
The mask range may be fixedly set according to the predicted communication environment, or may be dynamically changed according to the communication state. When the mask range is dynamically changed, for example, it is performed based on a correlation power profile.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a configuration diagram of a wireless communication apparatus in which a RAKE reception method according to an embodiment of the present invention is used. Here, it is assumed that the data is transmitted by spread spectrum communication of the direct spread method.
[0020]
The encoder 1 encodes transmission data. Here, the “code” is not particularly limited. For example, error correction coding, voice coding, image coding, and the like are assumed. The mapping circuit 2 modulates the output of the encoder 1 and further spreads data obtained by the modulation. Here, “modulation” is, for example, QPSK. In QPSK, data is arranged and transmitted at corresponding signal points on the phase plane. At this time, this signal point is represented by the I component and Q component of the phase plane. “Spreading” is a process of multiplying modulation data (I component data and Q component data in QPSK) by a spreading code.
[0021]
The output of the mapping circuit 2 is given to the D / A converter 4 after passing through the waveform shaping filter 3. The D / A converter 4 converts the output (spread I component data and Q component data) of the mapping circuit 2 into an analog signal. The quadrature modulation circuit 5 synthesizes a set of analog signals that are orthogonal to each other. The frequency conversion circuit 6 converts the IF band signal output from the quadrature modulation circuit 5 into an RF band signal. The output of the frequency conversion circuit 6 is sent to the wireless network using the antenna 11.
[0022]
On the other hand, a radio signal transmitted from another radio communication device is received by the antenna 11. Then, the signal received by the antenna 11 is given to the frequency conversion circuit 21. A signal transmitted from this wireless communication device and a signal transmitted from another wireless communication device are appropriately separated by the duplexer 12.
[0023]
The frequency conversion circuit 21 converts an RF band received signal into an IF band signal. The quadrature detection circuit 22 converts the output of the frequency conversion circuit 21 into a set of analog signals orthogonal to each other. This set of analog signals corresponds to the spread I component data and Q component data. The A / D converter 23 converts the output of the quadrature detection circuit 22 into digital data, and gives the conversion result to the path search circuit 24 and the demodulation / RAKE combining circuit 25.
[0024]
The path search circuit 24 detects a predetermined number of effective paths to be used in the RAKE combining based on the output of the A / D converter 23. In this embodiment, it is assumed that three effective paths are detected. The demodulation / RAKE combining circuit 25 despreads the received signal for each effective path detected by the path search circuit 24, and further demodulates the result of the despreading process. Note that the despreading process and the demodulation process correspond to the spreading process and the modulation process executed in the mapping circuit 2, respectively. Then, the demodulated signal obtained for each effective path is combined in consideration of the delay time of each path. The configuration and operation of the path search circuit 24 and the demodulation / RAKE combining circuit 25 will be described in detail later.
[0025]
The decoder 26 reproduces data from the output of the demodulation / RAKE combining circuit 25. Note that the operation of the decoder 26 corresponds to the operation of the encoder 1.
In the wireless communication apparatus having the above configuration, the RAKE reception method of the present embodiment is implemented in the path search circuit 24 and the demodulation / RAKE combining circuit 25.
[0026]
FIG. 2 is a configuration diagram of the path search circuit 24 and the demodulation / RAKE combining circuit 25. Here, RAKE is assumed to be 3 fingers. That is, it is assumed that three effective path signals are extracted and combined. The path search circuit 24 and the demodulation / RAKE combining circuit 25 of this embodiment are based on the existing circuit shown in FIG. However, the path search circuit 24 of this embodiment includes a sort circuit 31 and a valid path determination circuit 32 instead of the peak detection circuit 503 and the sort circuit 504 provided in the existing circuit.
[0027]
Received signals (I channel signal and Q channel signal) are applied to path search circuit 24 and demodulation / RAKE combining circuit 25. This received signal is the output of the A / D converter 23 shown in FIG. It is assumed that the A / D converter 23 operates in the 4-times oversampling mode. That is, the A / D converter 23 samples the input analog signal at an interval of a quarter of the chip period, and converts the analog signal into digital data each time and outputs it. Here, the “chip period” refers to a time allocated to each chip constituting the spreading code. The sampling period (that is, the time of one quarter of the chip period) by the A / D converter 23 is referred to as “sampling time”.
[0028]
In the path search circuit 24, first, the matched filter 501 detects the correlation between the received signal and the spread code. The matched filter 501 includes a predetermined number of stages of shift registers and sequentially stores digital signals output from the A / D converter 23. Each time a new signal is given to the shift register, that is, every sampling time, the signal stored in the shift register is multiplied by the spreading code to express the correlation between the received signal and the spreading code. Generate correlation values. As described above, the matched filter 501 outputs a correlation value indicating the correlation between the received signal and the spread code at each sampling time.
[0029]
In this embodiment, it is assumed that QPSK is adopted as the modulation method. In this case, matched filter 501 detects a correlation value for each of the I channel signal and the Q channel signal. Then, the correlation power (or reception power) is detected by calculating the square sum of the set of correlation values.
[0030]
FIG. 3 is a block diagram of the matched filter 501. Shift registers 41a and 41b store an I channel signal and a Q channel signal, respectively. The multiplying circuits 42a and 42b calculate correlation values by multiplying the signals stored in the shift registers 41a and 41b and the spreading codes, respectively. And the electric power detection circuit 43 calculates | requires correlation electric power by calculating the square sum of each correlation value produced | generated by the multiplication circuits 42a and 42b. The output of the power detection circuit 43 is given to the sort circuit 31 as “power information”.
[0031]
The timing counter 44 is counted up by a clock generated every sampling time. The count value of the timing counter 44 is given to the sort circuit 31 as “timing information”.
[0032]
Thus, the matched filter 501 generates power information and timing information for each sampling time. Note that the timing information is not necessarily generated by the matched filter 501, and may be generated by the sort circuit 31.
[0033]
The sort circuit 31 monitors the power information and timing information for a certain period. Then, a predetermined number of timings with high correlation power are detected during the period. For example, in the example shown in FIG. 4, “6” is obtained as the timing for obtaining the maximum power, “7” is obtained as the timing for obtaining the second power, and “5” is obtained as the timing for obtaining the third power. . In addition, the said fixed period is a period of a spreading code, for example. Further, although the correlation power is schematically shown in FIG. 4, the timing information and the power information are stored in a table or the like provided on the memory as shown in FIG. 5, for example. Then, by searching this table, a predetermined number of timings with large correlation power are extracted.
[0034]
Further, the sort circuit 31 sorts and outputs the detected timing information in the order of correlation power. At this time, power information corresponding to each timing information is also output together. As described above, the sort circuit 31 sorts and outputs the timing information and the power information in the order of the correlation power.
[0035]
In this embodiment, considering that RAKE has a three-finger configuration, the sort circuit 31 detects 15 sets of timing information and power information. That is, if it is assumed that power appears until 3 sampling times before and after the impulse response, it is necessary to monitor the correlation power for each path for 7 sampling times. As a result, if the correlation power is monitored for 7 sampling times for each of the three effective paths, 21 sets of timing information and power information are detected. However, it is considered sufficient to detect only the peak of the three effective paths with the minimum correlation power. Accordingly, seven sets of timing information and power information are detected for the first and second paths, and one set of timing information and power information are detected for the third path. Thereby, 15 sets of timing information and power information are detected.
[0036]
The valid path determination circuit 32 determines three valid paths to be used in the RAKE combining based on the 15 sets of timing information and power information detected by the sort circuit 31, and the valid paths corresponding to these valid paths. Output information. Here, the valid path information is represented using, for example, the timing information described above. The configuration and operation of the valid path determination circuit 32 will be described later in detail.
[0037]
The timing generation circuit 505 modulates / RAKE combines the path timing information indicating the timing of the three effective paths determined by the effective path determination circuit 32 and the delay amount information indicating the difference between the delay amounts of the three effective paths. This is given to the circuit 25.
[0038]
The path search circuit 24 includes an integration circuit 502 that averages the correlation value or the correlation power in order to improve the timing detection accuracy.
The demodulation / RAKE combining circuit 25 can basically use an existing circuit. That is, the despreading circuit 511, the demodulation circuit 512, and the delay circuit 513 are provided for each effective path. The despreading circuit 511 generates a spread code according to the path timing information given from the timing generation circuit 505, and despreads the received signal using it. Demodulation circuit 512 demodulates I channel and Q channel symbol data obtained by despreading processing. The delay circuit 513 delays the output of the demodulation circuit 512 according to the delay amount information given from the timing generation circuit 505. The adder circuit 514 synthesizes the output of the delay circuit 513. Then, transmission data is reproduced from the synthesized signal.
[0039]
In the path search circuit 24 and the demodulation / RAKE combining circuit 25 configured as described above, one feature of the present invention is a method for determining an effective path. Hereinafter, the concept of a method for determining a predetermined number of effective paths in the effective path determination circuit 32 will be described.
[0040]
In RAKE combining, basically, it is desirable to combine signals received via paths with large correlation power. Therefore, in a three-finger configuration RAKE receiving circuit, if three timings at which the correlation power increases are detected, and the received signals are despread and synthesized at each detected timing, good reception characteristics should be obtained. It is.
[0041]
However, in practice, if the effective path is determined based only on the magnitude of the correlation power, the following problem occurs. For example, in the example illustrated in FIG. 4, “time 6”, “time 7”, and “time 5” are detected as timings at which the largest, second, and third largest correlation power is obtained. However, considering the characteristics of the roll-off filter, the correlation power appearing during the period from time 2 to time 10 is considered to be due to the signal at time 6. That is, it is considered that the correlation power appearing at time 5, time 6, and time 7 is caused by a signal transmitted through a specific path. Therefore, if the signals obtained by despreading the received signals at time 5, time 6 and time 7 are combined, noise generated in a specific path is superimposed, so that the S / N is replaced by RAKE combining. The ratio may deteriorate. Note that the roll-off filter is a filter for avoiding intersymbol interference, and is designed so that the impulse response becomes zero when separated by one chip period time as shown in FIG. . The roll-off filter is provided between the frequency conversion circuit 21 and the quadrature detection circuit 22, for example.
[0042]
In order to deal with this problem, it is only necessary not to detect the effective path in the vicinity of the timing when the large correlation power appears. For example, in the example shown in FIG. 4, since a large correlation power appears at time 6, the effective path is not detected in a predetermined period before and after time 6. Here, assuming that the above-described roll-off filter is used, the correlation power caused by the signal received through a certain path is almost present at a timing separated from the signal by one chip period time (that is, four sampling times). Disappear. Therefore, in this case, for example, “three sampling times” is set as the predetermined period. If this configuration is introduced, noise generated in a specific path is not superimposed, so that deterioration of the S / N ratio is avoided.
[0043]
By the way, the delay time (signal propagation time) of each path depends on the communication environment. Then, under an environment where the difference between the delay times of the paths is small, as shown in FIG. 7, the correlation powers caused by the signals received via the paths 1 to 4 overlap each other. In this case, the sort circuit 31 detects in order the timing with the large combined power drawn by the solid line in FIG. In this example, the maximum to fifth largest correlation power is detected at time 6, time 7, time 8, time 9, and time a. If the effective path is not detected within 3 sampling times from the timing at which the maximum correlation power appears (that is, time 6), time 7, time 8 and time 9 are not determined as effective path timings. It is determined that a is the second effective path timing.
[0044]
In this case, an effect by avoiding the superposition of specific noise is expected, but the effect by appropriately combining signals received via adjacent paths cannot be enjoyed. In an environment where the difference between the delay times of each path is small, the demerit due to the fact that the latter effect cannot be obtained usually becomes larger than the merit due to the former effect. Therefore, in such a communication environment, an effective path should be detected even in the vicinity of the timing at which large correlation power appears.
[0045]
In the RAKE reception method of the present embodiment, based on the above-described problem, the reference for detecting an effective path to be used in RAKE reception is changed according to the communication environment. Hereinafter, an embodiment of a method for detecting a valid path will be described.
First embodiment
FIG. 8 is a configuration diagram of an effective path determination circuit in the first embodiment. The effective path determination circuit 32 determines three effective paths to be used in the RAKE combining using a preset mask width.
[0046]
The flip-flop circuits 51 (1) to 51 (15) store 15 sets of timing information selected by the sort circuit 31. Here, timing information representing the timing at which the correlation power is maximized is stored in the flip-flop circuit 51 (1). Hereinafter, each timing information representing the timing at which the correlation power is the second to fifteenth largest is the flip-flop circuit. 51 (2) to 51 (15).
[0047]
The mask circuits 52 and 53 are set with a predetermined mask width. Here, the mask width is determined based on, for example, a communication environment in which the wireless communication apparatus is used. Specifically, in an environment where a small delay time difference is likely to exist (such as an urban area), a small mask width is set, and in an environment where a large delay time difference is likely to exist (such as a suburban area) A large mask width is set. As an example, “2 sampling time” is set in the urban area, and “3 sampling time” is set in the suburban area.
[0048]
The mask circuit 52 sets a predetermined mask range for the timing information stored in the flip-flop circuit 51 (1), and the timing information stored in the flip-flop circuit 51 (2) falls within the mask range. Check if it is located. At this time, if the timing information stored in the flip-flop circuit 51 (2) is located within the mask range, the mask circuit 52 outputs a pulse signal. This pulse signal is given to the flip-flop circuit 51 (2) and also given to the flip-flop circuits 51 (3) to 51 (15) via the OR circuit 55. By this pulse signal, the timing information stored in the flip-flop circuits 51 (3) to 51 (15) is shifted to the preceding flip-flop circuit. On the other hand, when the timing information stored in the flip-flop circuit 51 (2) is located outside the mask range, the mask circuit 52 does not output a pulse signal.
[0049]
The operation of the mask circuit 53 is basically the same as that of the mask circuit 52. However, the mask circuit 53 sets a predetermined mask range for the timing information selected by the selection circuit 54, and whether the timing information stored in the flip-flop circuit 51 (3) is located within the mask range. Check for no. Here, the selection circuit 54 selects the output of the flip-flop circuit 51 (1) or the flip-flop circuit 51 (2) according to selection information (not shown). The output of the mask circuit 53 is given to the flip-flop circuits 51 (3) to 51 (15) via the OR circuit 55, but is not given to the flip-flop circuit 51 (2).
[0050]
Next, the operation of the valid path determination circuit 32 configured as described above will be described. The effective path determination circuit 32 determines three effective paths in the following procedure.
First, the timing at which the correlation power is maximum (maximum timing) is determined as the effective path timing. That is, the timing information stored in the flip-flop circuit 51 (1) is output as “valid timing information 1”.
[0051]
Subsequently, it is determined whether or not the timing at which the second largest correlation power is obtained (second timing) is the effective path timing. In this case, the mask range is set with respect to the maximum timing, and it is determined whether or not the second rank timing is located within the mask range. This determination is executed by the mask circuit 52. If the second timing is located outside the mask range, it is determined that the second timing is an effective path timing. That is, the timing information stored in the flip-flop circuit 51 (2) is output as “valid timing information 2”.
[0052]
On the other hand, when the second timing is located within the mask range, the mask circuit 52 generates a pulse signal. As a result, the timing information stored in the flip-flop circuits 51 (3) to 51 (15) is shifted to the preceding flip-flop circuit, and the third timing is stored in the flip-flop circuit 51 (2). . At this time, the timing information indicating the second timing is discarded. Then, it is determined whether or not the third place timing is an effective path timing. That is, it is determined whether or not the third timing is within the mask range.
[0053]
At this time, if the third timing is located outside the mask range, the third timing is determined as the effective path timing and is output as “effective timing information 2”. On the other hand, when the third timing is located within the mask range, the above-described processing is repeated until a valid path is detected. As a result, the second effective path is determined.
[0054]
The method for determining the third effective path is basically the same as the method for determining the second effective path. However, when the third effective path is determined, a mask range is set for each timing of the two determined effective paths. That is, when the selection circuit 54 selects the output of the flip-flop circuit 51 (1), the mask range is set for the timing of the first effective path, and the timing stored in the flip-flop circuit 51 (3). It is examined whether or not the timing represented by the information is located within the mask range. When the selection circuit 54 selects the output of the flip-flop circuit 51 (2), the mask range is set for the timing of the second effective path, and the timing stored in the flip-flop circuit 51 (3). It is examined whether or not the timing represented by the information is located within the mask range. When the timing represented by the timing information stored in the flip-flop circuit 51 (3) is located outside both mask ranges, the timing is determined as the valid path timing, and the “valid path information” 3 "is output.
[0055]
FIG. 9 is a configuration diagram of the mask circuit. The adder 61 adds the mask width M to the timing information T1, and the subtracter 62 subtracts the mask width M from the timing information T1. Here, the timing information T 1 is the output of the flip-flop circuit 51 (1) in the mask circuit 52 and the output of the selection circuit 54 in the mask circuit 53. The comparison circuit 63 compares the output of the adder 61 with the timing information T2, and outputs “H” when the output of the adder 61 is greater. On the other hand, the comparison circuit 64 compares the output of the subtractor 62 with the timing information T2, and outputs “H” when the output of the subtractor 62 is smaller. Here, the timing information T2 is the output of the flip-flop circuit 51 (2) in the mask circuit 52, and the output of the flip-flop 51 (3) in the mask circuit 53. The AND circuit 65 calculates the logical product of the outputs of the comparison circuits 63 and 64.
[0056]
By the above circuit, a mask range is set for the timing information T1, and it is determined whether or not the timing information T2 is located within the mask range.
Next, a specific example will be shown with reference to FIGS. 4 and 7, the symbols “1” to “15” attached to the graphs indicating the correlation power indicate the order of the correlation power. That is, “1” represents the maximum timing, and “2” to “15” represent the second timing to the fifteenth timing.
[0057]
The example shown in FIG. 4 represents the correlation power in the wireless communication device used in the suburban area. Further, it is assumed that “mask width = 3” is set in the mask circuits 52 and 53.
[0058]
First, the maximum timing is determined as the timing of the first effective path. That is, “time 6” is determined as the timing of the first effective path. Then, a mask range is set for “time 6”. Here, the mask width is “3”. Therefore, “time 3” to “time 9” are the mask range.
[0059]
Next, it is checked whether or not “time 7” as the second timing is located in the mask range. Here, “time 7” is located within the mask range. Similarly, “time 6”, which is the third timing, is also within the mask range. However, “time k”, which is the fourth timing, is located outside the mask range. Therefore, “time k” is determined as the timing of the second effective path. Then, a mask range is set for “time k”. Thereby, “time h” to “time n” also become the mask range.
[0060]
Thereafter, the third valid path is detected in the same procedure as when the second valid path is detected. In this case, the fifth timing and the sixth timing are located in the mask range corresponding to the first effective path. Further, the seventh timing and the eighth timing are located in the mask range corresponding to the second effective path. However, “time u” as the ninth timing is located outside the two mask ranges. Therefore, it is determined that “time u” is the timing of the third effective path.
[0061]
As a result, “time 6”, “time k”, and “time u” are output as the valid path information 1 to 3.
The example shown in FIG. 7 represents correlation power in a wireless communication device used in an urban area. Further, it is assumed that “mask width = 2” is set in the mask circuits 52 and 53.
[0062]
First, “time 6” which is the maximum timing is determined as the timing of the first effective path. Then, a mask range is set for “time 6”. However, in this example, the mask width is “2”. Therefore, “time 4” to “time 8” are the mask range.
[0063]
Subsequently, the second effective path is searched. In this example, the second place timing and the third place timing are located within the mask range. Therefore, “time a” that is the fourth timing is determined as the timing of the second effective path. Then, a mask range is set for “time a”. As a result, “time 8” to “time c” also become the mask range.
[0064]
After this, the third effective path is searched. In this example, the fifth place timing and the sixth place timing are located in the mask range corresponding to the second effective path. Therefore, “time d” that is the seventh timing is determined as the timing of the third effective path.
[0065]
As a result, “time 6”, “time a”, and “time d” are output as the valid path information 1 to 3.
Thus, in the first embodiment, a mask range is set according to a predetermined mask width, and an effective path is determined using the mask range. On the other hand, in the following embodiment, the mask range is dynamically determined according to the communication environment (or communication state).
Second embodiment
In the second embodiment, the mask range is determined according to the communication environment (or communication state). This communication environment is recognized based on the correlation power profile. That is, the mask width is dynamically determined based on the correlation power profile.
[0066]
For example, in an environment where the difference in delay time of each path is large, as shown in FIG. 4, the correlation power corresponding to each path is distributed discretely. When a roll-off filter or the like is provided, the correlation power becomes sufficiently small when the sampling power is separated by about 3 sampling times from the peak timing. Therefore, when the correlation power at a timing three sampling times away from the peak timing of the correlation power is sufficiently small compared to the peak of the correlation power, the wireless communication device is placed in an environment where the difference in delay time between the paths is large. Can be regarded as being. In this case, if signals having timings close to each other are combined, reception characteristics deteriorate due to superposition of the same noise, so the mask range needs to be widened.
[0067]
On the other hand, in an environment where the difference in delay time of each path is small, as shown in FIG. 7, since the correlation power corresponding to a plurality of paths overlaps, the combined correlation power changes gently. For this reason, the correlation power remains relatively high even if it is separated from the peak timing by about 3 sampling times. Therefore, when the correlation power at a timing three sampling times away from the peak timing is relatively large compared to the peak of the correlation power, the wireless communication device is placed in an environment where the delay time difference between the paths is small. Can be considered. In this case, if signals having timings close to each other are combined, the reception characteristics are improved by combining signals of different paths, so it is advantageous to narrow the mask range to some extent.
[0068]
The effective path determination circuit of the second embodiment uses the above-described characteristics. Hereinafter, the configuration and operation of the effective path determination circuit of the second embodiment will be described.
FIG. 10 is a configuration diagram of an effective path determination circuit in the second embodiment. The effective path determination circuit 32 determines three effective paths to be used in the RAKE combining using a mask width that dynamically changes according to the communication environment.
[0069]
10, the flip-flop 51, the mask circuits 52 and 53, the selection circuit 54, and the OR circuit 55 are the same as those in the first embodiment shown in FIG. However, the mask width information given to the mask circuits 52 and 53 is dynamically generated.
[0070]
The flip-flop circuits 71 (1) to 71 (15) store 15 sets of power information selected by the sort circuit 31. Here, the power information representing the maximum correlation power is stored in the flip-flop circuit 71 (1), and the power information representing the second to fifteenth largest correlation power is respectively the flip-flop circuits 71 (2) to 71 (71). Stored in 15). The information stored in the flip-flop circuits 71 (2) to 71 (15) is shifted together when the information stored in the flip-flop circuits 51 (2) to 51 (15) is shifted. Is done.
[0071]
The detection circuit 72 has a timing three sampling times away from the timing represented by the timing information stored in the flip-flop 51 (1) and the timing represented by the timing information stored in the flip-flop 51 (2). The timing 3 sampling time away from is detected. When the corresponding timing is detected, the selection circuit 73 is notified of it.
[0072]
Upon receiving the notification from the detection circuit 72, the selection circuit 73 selects and outputs the power information stored in the flip-flop 71 (1), and selects and outputs the power information corresponding to the notification. For example, when the timing represented by the timing information stored in the flip-flop 51 (1) and the timing represented by the timing information stored in the flip-flop 51 (15) are 3 sampling times apart from each other Then, “15” is notified from the detection circuit 72 to the selection circuit 73, and the selection circuit 73 selects and outputs the power information stored in the flip-flop 71 (1) and the flip-flop 71 (15). When the selection circuit 73 does not receive the notification from the detection circuit 72, for example, the selection circuit 73 outputs the power information stored in the flip-flop 71 (1) and “zero”.
[0073]
The power comparison circuit 74 calculates a power ratio represented by the power information output from the selection circuit 73. Then, the mask width is determined based on this ratio. Specifically, if this ratio is larger than a predetermined threshold value, a larger mask width (for example, “3”) is used, and if this ratio is smaller than the threshold value, a smaller mask width (for example, “2”). ) Is used. When “zero” is output from the selection circuit 73, a large mask width (for example, “3”) is used.
[0074]
Mask width holding circuits 75 and 76 hold the mask width determined by the power comparison circuit 74. The mask width holding circuit 75 holds the mask width determined by the power comparison circuit 74 when the detection circuit 72 searches for the timing corresponding to the timing information stored in the flip-flop 51 (1). On the other hand, the mask width holding circuit 76 holds the mask width determined by the power comparison circuit 74 when the detection circuit 72 searches for the timing corresponding to the timing information stored in the flip-flop 51 (2).
[0075]
When setting the mask range corresponding to the timing information stored in the flip-flop 51 (1), the selection circuit 77 selects the mask width held in the mask holding circuit 75, and the flip-flop 51 (2 When the mask range corresponding to the timing information stored in (1) is set, the mask width held in the mask holding circuit 76 is selected.
[0076]
Thus, the mask width determined by the power comparison circuit 74 is given to the mask circuits 52 and 53. The operation after the mask width is given is basically the same as that in the first embodiment.
[0077]
FIG. 11 is a configuration diagram of the detection circuit 72. The adder 81 adds “+3” to the timing information T1, and the adder 82 adds “−3” to the timing information T1. Here, the timing information T1 is timing information stored in the flip-flop 51 (1) or 51 (2). The selector 83 selects and outputs the timing information T2 to T15 one by one in order. Here, the timing information T2 to T15 is timing information stored in the flip-flops 51 (2) to 51 (15). Match detection circuits 84 and 85 detect timing information that matches the outputs of adders 81 and 82, respectively. The coincidence detection circuits 84 and 85 are constituted by, for example, exclusive OR circuits. When the coincidence is detected in at least one of the coincidence detection circuits 84 or 85, the OR circuit 86 outputs a signal indicating that fact.
[0078]
From the above circuit, it is detected whether or not there is a timing that is three sampling times away from the timing stored in the flip-flop circuit 51 (1) or 51 (2).
[0079]
Next, a specific example of the procedure for determining the mask width will be described with reference to FIGS.
In the example illustrated in FIG. 4, first, “time 6”, which is the maximum timing, is determined as the timing of the first effective path. In this case, the detection circuit 72 checks whether or not the timing information indicating the timing three sampling times away from “time 6” is stored in the flip-flop circuits 51 (2) to 51 (15). In this example, “time 9” as the 14th timing and “time 3” as the 15th timing are detected. The selection circuit 73 selects and outputs the power information stored in the flip-flop 71 (1), and selects the power information stored in the flip-flops 71 (14) and 71 (15). Output. Here, it is assumed that the power information stored in the flip-flop 71 (14) is selected first.
[0080]
Subsequently, the power comparison circuit 74 compares the power information selected by the selection circuit 73. That is, the correlation power at time 6 and the correlation power at time 9 are compared. Here, the correlation power at time 9 is sufficiently smaller than the correlation power at time 6. Therefore, the power comparison circuit 74 outputs a large mask width (mask width = 3). The mask width is held by the mask width holding circuit 75 and further supplied to the mask circuit 52.
[0081]
The operation after the mask width is given to the mask circuit 52 is the same as that of the first embodiment. Therefore, in the example shown in FIG. 4, “time k” is obtained as the timing of the second effective path.
[0082]
Further, the detection circuit 72 checks whether or not the timing information indicating the timing three sampling times away from the “time k” is stored in the flip-flop circuits 51 (2) to 51 (15). In this example, such timing information is not stored. Therefore, the selection circuit 73 selects and outputs power information representing the correlation power at time k, and outputs “zero”. In this case, the power comparison circuit 74 outputs a large mask width (mask width = 3). The information indicating the mask width is held by the mask width holding circuit 76 and further supplied to the mask circuit 53 as necessary.
[0083]
The operation after the mask width is given to the mask circuit 53 is the same as that of the first embodiment. Therefore, in the example shown in FIG. 4, “time u” is obtained as the timing of the third effective path.
[0084]
Also in the example illustrated in FIG. 7, first, “time 6” which is the maximum timing is determined as the timing of the first effective path. Then, the detection circuit 72 searches for timing information representing a timing three sampling times away from “time 6” in the same manner as the procedure described with reference to FIG. As a result, in this example, “time 9” which is the fourth timing is detected. The selection circuit 73 selects and outputs the power information stored in the flip-flop 71 (1), and selects and outputs the power information stored in the flip-flop 71 (4).
[0085]
Subsequently, the power comparison circuit 74 compares the power information selected by the selection circuit 73. That is, the correlation power at time 6 and the correlation power at time 9 are compared. However, the correlation power at time 9 is not sufficiently smaller than the correlation power at time 6. Therefore, the power comparison circuit 74 outputs a small mask width (mask width = 2). The mask width is held by the mask width holding circuit 75 and further supplied to the mask circuit 52.
[0086]
Thereafter, the second effective path is determined using the mask width. Then, similarly to the procedure described with reference to FIG. 4, the mask width corresponding to the second effective path is determined, and further, the third effective path is determined using these mask widths. A description of these procedures is omitted.
[0087]
As described above, in the second embodiment, the effective path is determined using the mask range that is dynamically determined according to the communication environment (or communication state).
Third embodiment
In the second embodiment, as described above, the correlation power at the timing of the effective path is compared with the correlation power at a timing three sampling times away from the timing, and the mask width is determined based on the comparison result. . Specifically, the mask width is determined based on whether the ratio of these powers exceeds a predetermined threshold value. At this time, if the received power of a signal received through a single path is sufficiently large, the power ratio can be expected to be 10 times or more, depending on the characteristics of the roll-off filter. .
[0088]
However, in the state where the C / N ratio (Carrier / Noise Ratio) of the received signal is low, the ratio of noise to the received power is high, and thus the above power ratio is small. Therefore, in the third embodiment, the power ratio is automatically corrected according to the reception level of the signal.
[0089]
FIG. 12 is a configuration diagram of an effective path determination circuit in the third embodiment. The effective path determination circuit of the third embodiment is realized by adding a multiplication circuit 91 to the circuit of the second embodiment shown in FIG.
[0090]
Multiplication circuit 91 multiplies one of the correlation powers compared in power comparison circuit 74 by a coefficient corresponding to the reception level. Specifically, for example, when the correlation power corresponding to the effective path is compared with the correlation power at a timing three sampling times away from the timing of the effective path, the coefficient is multiplied by the correlation power of the effective path. The
[0091]
The signal reception level is detected by an existing technique. However, since the reception level constantly fluctuates, an average over a certain period may be used.
In the above example, the output of the selection circuit 73 is corrected. However, the threshold used in the power comparison circuit 74 may be dynamically corrected in accordance with the reception level of the signal.
Fourth embodiment
In the fourth embodiment, as in the second and third embodiments, the mask range is dynamically determined according to the communication environment, but the communication environment recognition method is different. The basic concept of the method for recognizing the communication environment in the fourth embodiment will be briefly described below.
[0092]
A wireless communication apparatus normally includes a roll-off filter having characteristics as shown in FIG. Here, the circuit of this embodiment operates in the 4 × oversampling mode. Therefore, as shown in FIG. 4, the correlation power of the signal received through a certain path should be substantially zero at a timing four sampling times away from the peak timing. In other words, as shown in FIG. 7, when a large correlation power is continuously obtained from the peak timing of the correlation power over 4 sampling times, it can be considered that a plurality of paths are close to each other.
[0093]
The effective path determination circuit of the fourth embodiment uses the above-described characteristics. The configuration and operation of the second embodiment will be described below.
FIG. 13 is a configuration diagram of an effective path determination circuit in the fourth embodiment. The effective path determination circuit of the fourth embodiment is realized by providing mask width holding circuits 75 and 76, a selection circuit 77, and a continuous detection circuit 101 in the circuit shown in FIG. The mask width holding circuits 75 and 76 and the selection circuit 77 are the same as those shown in FIG.
[0094]
The continuous detection circuit 101 checks whether the second to fifteenth timings are continuously present within the range of four sampling times from the effective path timing as a reference. Timing information corresponding to the second to fifteenth timings is stored in the flip-flops 51 (2) to 51 (15). If the second to fifteenth timings are continuously present within the range of four sampling times from the timing of the effective path, it is assumed that a path with a small delay time difference exists adjacently, A small mask width (mask width = 2) is output. On the other hand, when the second to fifteenth timings do not exist continuously within the range of four sampling times from the effective path timing, it is considered that there is no path having a small delay time difference, and a large mask width (Mask width = 3) is output.
[0095]
FIG. 14 is a configuration diagram of the continuous detection circuit 101. The adders 111 to 114 add “+1”, “+2”, “+3”, and “+4” to the timing information T1, respectively, and the adders 115 to 118 add “−1”, “−2”, “−” to the timing information T1, respectively. 3 ”and“ −4 ”are added. Here, the timing information T1 is timing information corresponding to the effective path, and is stored in the flip-flop 51 (1) or 51 (2). The selector 119 selects and outputs the timing information T2 to T15 one by one in order. Here, the timing information T2 to T15 is timing information stored in the flip-flops 51 (2) to 51 (15). The coincidence detection circuits 121 to 128 are constituted by, for example, exclusive OR circuits, and detect timing information that coincides with the outputs of the adders 111 to 118, respectively. The AND circuit 131 outputs “H” when a coincidence is detected in all of the coincidence detection circuits 121 to 124, and the AND circuit 132 outputs “H” when a coincidence is detected in all of the coincidence detection circuits 125 to 128. H "is output. The OR circuit 133 calculates and outputs a logical sum of the outputs of the AND circuits 131 and 132.
[0096]
From the above circuit, it is detected whether or not the maximum timing to the fifteenth timing are present continuously for four sampling times.
Next, a specific example of the procedure for determining the mask width will be described with reference to FIGS.
[0097]
In the example illustrated in FIG. 4, first, “time 6”, which is the maximum timing, is determined as the timing of the first effective path. In this case, the continuous detection circuit 101 determines whether “time 7”, “time 8”, “time 9”, and “time a” are all stored in the flip-flops 51 (2) to 51 (15), and “time It is checked whether all of “5”, “time 4”, “time 3”, and “time 2” are stored. In this example, “time 2” and “time a” are not registered. Therefore, the continuous detection circuit 101 regards that there is no path having a small delay time difference, and outputs “3” as the mask width.
[0098]
Thereafter, the second effective path is determined using the mask width, and after the mask width corresponding to the second effective path is determined, the third effective path is determined using those mask widths. However, the description is omitted.
[0099]
Also in the example illustrated in FIG. 7, the continuous detection circuit 101 searches for timing information corresponding to “time 6” in the same manner as the procedure described with reference to FIG. 4. In this example, “time 7”, “time 8”, “time 9”, and “time a” are all stored. Therefore, in this case, the continuous detection circuit 101 regards that there is a path with a small delay time difference, and outputs “2” as the mask width.
Fifth embodiment
In the fourth embodiment, it is determined that there is a path with a small delay time difference when large correlation power appears continuously over a certain period with reference to the timing of the effective path. However, considering the characteristics of the roll-off filter, it can be determined whether there is a path with a small difference in delay time based on the magnitude of the correlation power at a position away from the effective path timing by a certain time. Specifically, when a large correlation power appears at a position away from the effective path timing by a certain time, it is determined that there is a path with a small delay time difference, and when a large correlation power does not appear, the delay time It is determined that no path with a small difference exists. The effective path determination circuit of the fifth embodiment uses this characteristic.
[0100]
FIG. 15 is a configuration diagram of an effective path determination circuit in the fifth embodiment. This valid path determination circuit includes a detection circuit 141 instead of the continuous detection circuit 101 in the fourth embodiment shown in FIG.
[0101]
The detection circuit 141 checks whether the second to fifteenth timings appear at a position four sampling times away from the effective path timing as a reference. Here, timing information corresponding to the 2nd to 15th timings is stored in the flip-flops 51 (2) to 51 (15). When the corresponding timing information is detected, it is assumed that a path with a small delay time difference exists adjacently, and a small mask width (mask width = 2) is output. On the other hand, when such timing information is not detected, it is assumed that there is no path with a small delay time difference, and a large mask width (mask width = 3) is output.
[0102]
The detection circuit 141 basically has the same configuration as the detection circuit 72 shown in FIG. However, in the detection circuit 141, “+4” and “−4” are added to the adders 81 and 82, respectively.
[0103]
Thus, in the RAKE receiving apparatus of this embodiment, the mask range is determined according to the communication environment, and a plurality of effective paths are appropriately selected using the mask range. In the above-described embodiments (the first to fifth embodiments), two types of mask ranges are used. However, the present invention is not limited to this, and three or more types of mask ranges are used. The structure used may be sufficient.
[0104]
In the above-described embodiment, the effective path is determined using the timing at which large correlation power appears, but the present invention is not limited to this. That is, for example, a correlation value representing the correlation between the received signal and the spread code may be used. Here, the correlation value is data obtained by multiplying a received signal by a spreading code.
[0105]
(Appendix 1) A RAKE receiver that despreads and combines signals received through a plurality of paths,
Generating means for generating correlation power by despreading the received signal;
Detection means for detecting the timing at which the maximum correlation power to the Nth largest correlation power appears;
Setting means for setting a mask range determined based on a communication environment;
Determining means for determining a plurality of effective paths based on the detected timing difference and the mask range;
A combining means for combining a plurality of determined effective paths;
A RAKE receiving apparatus.
[0106]
(Appendix 2) The RAKE receiver according to Appendix 1,
The determining means determines the timing of the first effective path based on the timing when the maximum correlation power appears, sets the mask range based on the determined timing of the effective path, and at a timing not masked by the mask range. Therefore, the second effective path is determined based on the timing at which the largest correlation power among the second to Nth largest correlation powers appears.
[0107]
(Supplementary note 3) The RAKE receiver according to supplementary note 1, wherein
The setting means sets the mask range based on a ratio of two predetermined correlation powers from the maximum correlation power to the Nth largest correlation power.
[0108]
(Supplementary note 4) The RAKE receiver according to supplementary note 3, wherein
The setting means corrects the ratio of the correlation power based on the reception level of the received signal, and sets the mask range based on the corrected ratio.
[0109]
(Supplementary note 5) The RAKE receiver according to supplementary note 1, wherein
The setting means sets the mask range based on whether or not a predetermined number of consecutive timings are detected by the detection means.
[0110]
(Appendix 6) The RAKE receiver according to Appendix 1,
The setting means sets the mask range based on whether or not the detection means detects timings separated from each other by a predetermined interval.
[0111]
(Appendix 7) The RAKE receiver according to Appendix 1,
The setting means dynamically changes the mask range based on a correlation power profile.
[0112]
(Supplementary note 8) A path determination apparatus for determining a plurality of paths to be used in RAKE reception,
Generating means for generating correlation power by despreading the received signal;
Detection means for detecting the timing at which the maximum correlation power to the Nth largest correlation power appears;
Setting means for setting a mask range determined based on a communication environment;
Determining means for determining a plurality of effective paths to be RAKE based on the detected timing difference and the mask range;
A path determination device having
[0113]
(Supplementary note 9) A RAKE receiving method for despreading and combining signals received via a plurality of paths,
Generate correlation power by despreading the received signal,
Detect the timing when the largest correlation power to the Nth largest correlation power appears,
Set the mask range determined based on the communication environment,
Determining a plurality of valid paths based on the detected timing difference and the mask range;
A RAKE reception method for combining a plurality of determined effective paths.
[0114]
(Supplementary Note 10) A path determination method for determining a plurality of paths to be used in RAKE reception,
Generate correlation power by despreading the received signal,
Detect the timing when the largest correlation power to the Nth largest correlation power appears,
Set the mask range determined based on the communication environment,
A path determination method for determining a plurality of effective paths to be RAKE-matched based on the detected timing difference and the mask range.
[0115]
【The invention's effect】
According to the present invention, the effective path determination criterion to be used in the RAKE combining is determined according to the communication environment, so that the gain obtained in the RAKE combining is always good.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a wireless communication apparatus in which a RAKE receiving method according to an embodiment of the present invention is used.
FIG. 2 is a configuration diagram of a path search circuit and a demodulation / RAKE combining circuit.
FIG. 3 is a block diagram of a matched filter.
FIG. 4 is a diagram illustrating a method for detecting timing with large correlation power.
FIG. 5 is an example of a table storing timing information and power information.
FIG. 6 is a diagram illustrating characteristics of a roll-off filter.
FIG. 7 is an example of correlation power when the difference between delay times of each path is small.
FIG. 8 is a configuration diagram of an effective path determination circuit in the first embodiment.
FIG. 9 is a configuration diagram of a mask circuit.
FIG. 10 is a configuration diagram of an effective path determination circuit in the second embodiment.
FIG. 11 is a configuration diagram of a detection circuit.
FIG. 12 is a configuration diagram of an effective path determination circuit in the third embodiment.
FIG. 13 is a configuration diagram of an effective path determination circuit according to a fourth embodiment.
FIG. 14 is a configuration diagram of a continuous detection circuit.
FIG. 15 is a configuration diagram of an effective path determination circuit in a fifth embodiment;
FIG. 16 is a configuration diagram of an existing RAKE receiving circuit.
FIG. 17 is a diagram illustrating an example of a communication environment.
18 is a diagram illustrating a correlation between a received signal and a spread code in the communication environment illustrated in FIG.
[Explanation of symbols]
24 path search circuit
25 Demodulation / RAKE synthesis circuit
31 Sort circuit
32 Valid path determination circuit
52, 53 Mask circuit
72 Detection circuit
73 Selection circuit
74 Power comparison circuit
91 Multiplier circuit
101 Continuous detection circuit
141 detection circuit

Claims (6)

複数のパスを介して受信した信号を逆拡散して合成するRAKE受信装置であって、
受信信号を逆拡散することにより相関電力を生成する生成手段と、
上記生成された相関電力の中から、拡散符号の周期の期間中で最大相関電力〜第N番目に大きい相関電力が現れるN個のタイミングを検出する検出手段と、
上記検出されたN個のタイミングを相関電力の大きい順番にソートするソート手段と、
通信環境に基づいて決まるマスク範囲を設定する設定手段と、
上記ソートされたN個のタイミングの中からタイミングの時間差および上記マスク範囲に基づいてn個(1<n<N)の有効パスを決定する決定手段と、
決定されたn個の有効パスを合成する合成手段と、
を有するRAKE受信装置。
A RAKE receiver that despreads and combines signals received via a plurality of paths,
Generating means for generating correlation power by despreading the received signal;
Detecting means for detecting N timings at which the maximum correlation power to the Nth largest correlation power appear in the period of the spreading code period from the generated correlation power ;
Sorting means for sorting the detected N timings in descending order of correlation power;
Setting means for setting a mask range determined based on a communication environment;
Determining means for determining n (1 <n <N) effective paths from the sorted N timings based on a timing time difference and the mask range;
A synthesis means for synthesizing the determined n effective paths;
A RAKE receiving apparatus.
請求項1に記載のRAKE受信装置であって、The RAKE receiver according to claim 1,
上記検出するタイミングの個数Nは、上記有効パスの個数nに基づいて決定するRAKE受信装置。The number N of the detected timings is determined based on the number n of the effective paths.
請求項1に記載のRAKE受信装置であって、
上記設定手段は、上記ソートされたN個のタイミングの相関電力のうち、所定の2つの相関電力の比率に基づいて上記マスク範囲を設定するRAKE受信装置
The RAKE receiver according to claim 1,
The setting means is a RAKE receiver that sets the mask range based on a ratio of two predetermined correlation powers among the sorted correlation powers of N timings .
請求項1に記載のRAKE受信装置であって、
上記設定手段は、上記検出手段により所定数連続するタイミングが検出されるか否かに基づいて上記マスク範囲を設定するRAKE受信装置
The RAKE receiver according to claim 1,
The RAKE receiving apparatus , wherein the setting means sets the mask range based on whether a predetermined number of consecutive timings are detected by the detection means.
請求項1に記載のRAKE受信装置であって、
上記設定手段は、上記検出手段により互いに所定間隔離れたタイミングが検出されるか否かに基づいて上記マスク範囲を設定するRAKE受信装置
The RAKE receiver according to claim 1,
The RAKE receiver that sets the mask range based on whether or not the setting means detects timings separated from each other by a predetermined interval.
複数のパスを介して受信した信号を逆拡散して合成するRAKE受信方法であって、A RAKE receiving method for despreading and combining signals received through a plurality of paths,
受信信号を逆拡散することにより相関電力を生成し、Generate correlation power by despreading the received signal,
上記生成された相関電力の中から、拡散符号の周期の期間中で最大相関電力〜第N番目に大きい相関電力が現れるN個のタイミングを検出し、From the generated correlation power, N timings at which the largest correlation power to the Nth largest correlation power appear in the period of the spreading code period are detected,
上記検出されたN個のタイミングを相関電力の大きい順番にソートし、Sort the detected N timings in descending order of correlation power,
通信環境に基づいて決まるマスク範囲を設定し、Set the mask range determined based on the communication environment,
上記ソートされたN個のタイミングの中からタイミングの時間差および上記マスク範囲に基づいてn個(1<n<N)の有効パスを決定し、From the sorted N timings, n (1 <n <N) effective paths are determined based on the timing time difference and the mask range,
決定されたn個の有効パスを合成するCombining the determined n effective paths
RAKE受信方法。RAKE receiving method.
JP2001010730A 2001-01-18 2001-01-18 RAKE receiving apparatus and method thereof Expired - Fee Related JP4142259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001010730A JP4142259B2 (en) 2001-01-18 2001-01-18 RAKE receiving apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001010730A JP4142259B2 (en) 2001-01-18 2001-01-18 RAKE receiving apparatus and method thereof

Publications (2)

Publication Number Publication Date
JP2002217782A JP2002217782A (en) 2002-08-02
JP4142259B2 true JP4142259B2 (en) 2008-09-03

Family

ID=18877993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010730A Expired - Fee Related JP4142259B2 (en) 2001-01-18 2001-01-18 RAKE receiving apparatus and method thereof

Country Status (1)

Country Link
JP (1) JP4142259B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519622B2 (en) * 2004-12-02 2010-08-04 富士通株式会社 Path search processing method for mobile radio terminal device
US8126098B2 (en) * 2006-09-12 2012-02-28 Marvell World Trade Ltd. Multi-rake receiver

Also Published As

Publication number Publication date
JP2002217782A (en) 2002-08-02

Similar Documents

Publication Publication Date Title
US7061967B2 (en) Multipath channel tap delay estimation in a CDMA spread spectrum receiver
KR100805765B1 (en) Received signal processing for wireless communications
JPH10173629A (en) Receiving device
KR20000074722A (en) Method and apparatus for performing code acquisition in CDMA communications system
US6954486B2 (en) Early-late detection
PL187735B1 (en) Method of and system for detecting availability of cdma service
JP2973416B1 (en) RAKE receiving circuit
JP2002101019A (en) Synchronization method and synchronization device for receiver
US20080151983A1 (en) Efficient Delay Profile Computation with Receive Diversity
US6895038B2 (en) Communication system
WO2002029994A2 (en) Searching for signals in a communications system
JP4142259B2 (en) RAKE receiving apparatus and method thereof
US7359399B2 (en) CDMA path protection method based on path protection information
US7382822B2 (en) Code acquisition device and method using two-step search process in DS-CDMA UWB modem
JP2991236B1 (en) Error estimation apparatus for direct-sequence reception data and direct-sequence reception apparatus
US6959035B2 (en) Post-correlation interpolation for delay locked loops
US6865219B2 (en) Apparatus and method of circular group-wise parallel interference cancellation for multi-rate DS-CDMA system
JPH11317694A (en) Code synchronous acquisition circuit for spread spectrum signal
JP3030230B2 (en) Receiver for spread communication system
EP1250765B1 (en) Early-late detection in a cdma receiver
US7756191B2 (en) Deconvolution searcher for wireless communication system
JP2004023361A (en) Data receiver and method of decoding data
JP2005311914A (en) Radio receiver and radio receiving method
US7876809B2 (en) Code division multiple access (CDMA) receiving device, and path searching method
JP2003318780A (en) Method for complementing path and cdma receiver using the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees