JP4139955B2

JP4139955B2 - Switch device

Info

Publication number: JP4139955B2
Application number: JP2002268436A
Authority: JP
Inventors: 信一江田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-09-13
Filing date: 2002-09-13
Publication date: 2008-08-27
Anticipated expiration: 2022-09-13
Also published as: JP2004112060A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力されたフレームデータを設定されたパスを介して他のスイッチ装置に転送するスイッチ装置に関する。
【０００２】
【従来の技術】
２つのスイッチ装置間でフレームデータの送受信を行う場合、パケットロスを低減するとともに２つのスイッチ装置を接続している回線の帯域リソースを効率的に使用するためには、要求される通信速度に応じてパスの本数を動的に変化させる必要がある。
【０００３】
レイヤ２スイッチを用いてパスを設定する技術については従来から様々な方法が開示されている（例えば、特許文献１、２、３参照。）。しかし、これらいずれの従来技術もパスの本数を動的に変化させるものではない。
【０００４】
一般的に、パスの本数を動的に変化させる方法としては、レイヤ３（ネットワーク層）のＰＰＰ(point-to-point protocol）のマルチリンクプロトコルにによる方法が用いられていた。しかし、この方法ではリンクを張る手順が発生するとともに、ルータ等のレイヤ３スイッチはスイッチングハブ等のレイヤ２（データリンク層）スイッチと比較して高価であるという問題がある。
【０００５】
【特許文献１】
特開２００１−７７８２４号公報
【特許文献２】
特開２００１−２７４８２５号公報
【特許文献３】
特開２００１−１８６１４０号公報
【０００６】
【発明が解決しようとする課題】
上述した従来のスイッチ装置では、要求される通信速度に応じてパスの本数を動的に変化させるためにはレイヤ２スイッチと比較して高価なレイヤ３スイッチが必要となるという問題点があった。
【０００７】
本発明の目的は、スイッチ装置間においてある通信速度のインタフェースを複数接続する際に、レイヤ３スイッチを用いることなく、レイヤ２スイッチのみを用いて、要求される通信速度に応じてパスの本数を動的に変化することができるスイッチ装置を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明のスイッチ装置は、入力されたフレームデータを設定されたパスを介して他のスイッチ装置に転送するスイッチ装置であって、
通信相手側のスイッチ装置に送信しようとするフレームに対して、現在の接続パス情報に基づいて、接続ＩＤと接続ＩＤ毎のフレーム順序を示すためのシーケンス番号の情報とを追加することによりフレームの再構成を行うフレーム再構成回路と、
前記フレーム再構成回路によって再構成された後にフレームの接続ＩＤ毎の速度情報を検出する速度検出回路と、
前記速度検出回路によって検出された速度情報に基づいてパスの割当本数を算出することにより現在設定されているパスの割当本数の増減を決定し、該決定結果を増加要求情報または減少要求情報として出力し、通信相手側のスイッチ装置からの応答フレームを受信して増加要求または減少要求を受け入れる旨の応答が得られた場合、パス割当を増加する処理または減少させる処理を行い、通信相手側のスイッチ装置からのパス割当の増加要求または減少要求の要求フレームを受信すると、この要求フレームに対する可否情報を生成して出力する判定回路と、前記判定回路からのパス割当の増加要求情報を受信すると増加要求の要求フレームを生成し、パス割当の減少要求情報を受信すると減少要求の要求フレームを生成し、パス割当の増加要求を認める旨の可否情報を受信すると増加要求を認める旨の応答フレームを生成し、パス割当の減少要求を認める旨の可否情報を受信すると減少要求を認める旨の応答フレームを生成する制御フレーム生成回路と、
前記フレーム生成回路により生成された要求フレームおよび応答フレームと前記フレーム再構成回路により再構成された後のデータフレームとを前記判定回路によって指定されたパスを介して通信相手側のスイッチ装置に転送しているパス選択回路と、
受信した通信相手側のスイッチ装置からのフレームに対してバッファリングを行って、各接続ＩＤのシーケンス番号の順序通り並べ替えてから出力するバッファ回路と、
前記バッファ回路から転送されてきたフレームから応答フレームまたは要求フレームを制御フレームとして抽出して前記判定回路に出力するフレーム抽出回路とから構成されている。
【０００９】
本発明によれば、速度検出回路により２つのスイッチ装置間のインタフェースにおける通信速度を検出し、この速度情報に基づいてパスの本数を判断し、相手方スイッチ装置との間でパスの割当本数に対する交渉を実施して、パス本数を動的に変更する。従って、スイッチ装置をレイヤ２スイッチにより構成していても、パスの本数をスイッチ装置間の通信速度に応じて動的に変化させることが可能となり、パケットロスの低減および２つのスイッチ装置を接続している回線の帯域リソースの効率的使用を図ることができる。
【００１０】
また、本発明のスイッチ装置は、前記パス選択回路は、前記フレーム再構成回路により再構成された後のフレームを前記判定回路からのフレーム分配制御信号に基づいて分配して出力するフレーム分配回路と、
前記フレーム分配回路からのフレームのみが入力されている場合には入力された該フレームをそのまま出力し、前記制御フレーム生成回路により生成された制御フレームが入力されると、入力された該制御フレームを優先して出力する複数のフレーム選択回路と、
前記判定回路からのゲート制御信号がそれぞれ入力されていて、入力されているゲート制御信号がイネーブルとなると前記複数のフレーム選択回路のうちの対応するフレーム選択回路から出力されたフレームをそれぞれ出力する複数のゲート回路と、から構成されている。
【００１１】
また、前記判定回路は、前記速度検出回路により検出されたある接続ＩＤに対する通信速度Ｘ₁と、１つのポートあたりの帯域Ｂに現在設定されているポート数ｎを乗算した結果ｎ×Ｂとの差の絶対値│Ｘ₁−ｎ×Ｂ│が、前記１つのポート当たりの帯域Ｂ以上の場合に、パスの割当本数の増減を行うことを決定し、前記速度情報Ｘ₁が(ｎ＋１)×Ｂの値以上の場合にパスの割当本数の増加要求を行い、前記速度情報Ｘ₁が(ｎ＋１)×Ｂの値より小さい場合にパスの割当本数の減少要求を行うようにしてもよい。
【００１２】
さらに、前記判定回路は、通信相手側のスイッチ装置からの増加要求の要求フレームを受信した場合、割当可能ポートの有無の確認の後に可否情報を出力し、減少要求の要求フレームを受信した場合、１つのポートあたりの帯域Ｂにその接続ＩＤに対して現在設定されているポート数ｎから１減じた数（ｎ−１）を乗算した値(ｎ−１)×Ｂが、前記速度検出回路により検出されたその接続ＩＤに対する通信速度Ｘ₁と以上の場合には、減少要求を認める旨の可否情報を生成し、前記値(ｎ−１)×Ｂが、前記通信速度Ｘ₁より小さい場合には、減少要求を認めない旨の可否情報を生成する。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１に本発明の一実施形態の２台のスイッチ装置１、２を接続したシステムの構成図を示す。図１に示すように、スイッチ装置１は、通常のスイッチポートＴ１₁〜Ｔ１_jと、パスの割当が動的に行われるポートであるポートＰ₁〜Ｐ_iを有する。また、スイッチ装置２は、通常のスイッチポートＴ２₁〜Ｔ２_kと、パスの割当が動的に行われるポートであるポートＰ₁〜Ｐ_iを有する。そして、スイッチ装置１とスイッチ装置２間はｉ本のポートＰ₁〜Ｐ_iにより接続されていて、スイッチ装置１、２によりこのポートＰ₁〜Ｐ_iを用いた動的なパスの割当が行われる。尚、スイッチ装置１において、スイッチポートＴ１₁から他のスイッチポートＴ１₂、Ｔ１₃、・・・、Ｔ１_j及び他のスイッチポートＴ１₂〜Ｔ１_jからのスイッチングに関しては通常のレイヤ２のスイッチ装置と同様な処理が行われる。
【００１５】
本実施形態のスイッチ装置１の構成を図２のブロック図に示す。本実施形態のスイッチ装置１は、図２に示されるように、ＰＨＹ（物理層）回路１０₁〜１０_iと、スイッチ回路１１と、速度検出回路１２と、フレーム再構成回路１３と、判定回路１４と、制御フレーム生成回路１５と、パス選択回路１６と、フレーム抽出回路１７と、バッファ回路１８と、ＰＨＹ回路１９₁〜１９_iとから構成されている。
【００１６】
このスイッチ装置１には、図２に示すように、レイヤ２スイッチとしての物理層インタフェースのＰＨＹ回路１０₁〜１０_iおよびＰＨＹ回路１９₁〜１９_iが、ポートＴ１₁〜Ｔ１_j、Ｐ₁〜Ｐ_iにそれぞれ備えられている。
【００１７】
スイッチ回路１１は、ＰＨＹ回路１０₁〜１０_jからのフレームをフレーム再構成回路１３に出力するとともに、フレーム抽出回路１７からの通常のデータフレームをＰＨＹ回路１０₁〜１０_jにスイッチングする処理を行っている。尚、スイッチ回路１１は、当業者にとってよく知られている一般的な回路であり、また本発明とは直接関係しないので、その詳細な構成は省略する。
【００１８】
フレーム再構成回路１３は、スイッチ回路１１から出力されたフレームに対して、現在の接続パス情報に基づいて、接続ＩＤと、接続ＩＤ毎のフレーム順序を示すためのシーケンス番号の情報を追加することによりフレームの再構成を行う。
【００１９】
速度検出回路１２は、フレーム再構成回路１３によって再構成された後にフレームに基づいて、接続ＩＤ毎の速度情報を検出する。
【００２０】
判定回路１４は、速度検出回路１２によって検出された速度情報に基づいてパスの割当本数を算出することにより現在設定されているパスの割当本数の増減を決定する。そして、判定回路１４は、決定したパスの割当本数の増減結果を、増加要求情報または減少要求情報として制御フレーム生成回路１５に送信し、通信相手側のスイッチ装置２からの応答フレームを受信して増加要求または減少要求を受け入れる旨の応答が得られた場合、パス選択回路１６に出力するゲート制御信号およびフレーム分配制御信号によりパス割当を増加する処理または減少させる処理を行う。
【００２１】
また、判定回路１４は、フレーム抽出回路１７から転送されてきた通信相手側のスイッチ装置２からのパス割当の増加要求または減少要求をの要求フレームを受信すると、この要求フレームに対する可否情報を生成して制御フレーム１５に出力する。
【００２２】
制御フレーム生成回路１５は、判定回路１４からのパス割当の増加要求情報を受信すると増加要求の要求フレームを生成してパス選択回路１６に出力し、パス割当の減少要求情報を受信すると減少要求の要求フレームを生成してパス選択回路１６に出力する。また、制御フレーム生成回路１５は、判定回路１４からのパス割当の増加要求を認める旨の可否情報を受信すると増加要求を認める旨の応答フレームを生成してパス選択回路１６に出力し、パス割当の減少要求を認める旨の可否情報を受信すると減少要求を認める旨の応答フレームを生成してパス選択回路１６に出力する。
【００２３】
パス選択回路１６は、判定回路１４からのフレーム分配制御信号およびゲート制御信号により制御されていて、フレーム生成回路１５により生成された要求フレームおよび応答フレームとフレーム再構成回路１３により再構成された後のデータフレームとを判定回路１４によって指定されたパスを介して通信相手側のスイッチ装置２に転送している。
【００２４】
バッファ回路１８は、ＰＨＹ回路１９₁〜１９_iを介して受信したスイッチ装置２からのフレームに対してバッファリングを行って、各接続ＩＤのシーケンス番号の順序通り並べ替えてからフレーム抽出回路１７に転送する。
【００２５】
フレーム抽出回路１７は、バッファ回路１８から転送されてきたフレームから制御フレームを抽出し、抽出した制御フレームは判定回路１４に出力し、制御フレーム以外の通常のデータフレームはスイッチ回路１１に出力する。
【００２６】
また、パス選択回路１６は、図３に示されるように、フレーム分配回路２１と、フレーム選択回路２２₁〜２２_iと、ゲート回路２３₁〜２３_iとから構成されている。
【００２７】
フレーム分配回路２１は、フレーム再構成回路１３により再構成された後のフレームを判定回路１４からのフレーム分配制御信号に基づいて分配して、フレーム選択回路２２₁〜２２_iのいずれかに出力する。フレーム選択回路２２₁〜２２_iは、フレーム分配回路２１からのフレームのみが入力されている場合には入力されたフレームを、そのままゲート回路２３₁〜２３_iのうちの対応するゲート回路に出力し、制御フレーム生成回路１５により生成された制御フレームが入力されると、入力されたこの制御フレームを、優先してゲート回路２３₁〜２３_iのうちの対応するゲート回路に出力する。ゲート回路２３₁〜２３_iは、判定回路１４からのゲート制御信号がそれぞれ入力されていて、入力されているゲート制御信号がイネーブルとなると対応するフレーム選択回路２２₁〜２２_iからのフレームを対応するＰＨＹ回路１９₁〜１９_iにそれぞれ出力する。
【００２８】
次に、図３を参照してこのパス選択回路１６の動作について説明する。
【００２９】
制御フレーム生成回路１５により生成された要求フレームおよび応答フレームからなる制御フレームは、再構成されたデータフレームとともに複数のパスの中でスイッチ装置２側へと転送される必要がある。そのため、ある接続ＩＤに対して現在設定されているポートのうちの最小のポート番号のポートに対応するフレーム選択回路２２₁〜２２_iへとフレームデータを転送する。この場合、フレーム選択回路２２₁が最小ポート番号のフレーム選択回路であったとすると、フレーム選択回路２２₁に転送された制御フレームがその瞬間に到達していた再構成後のフレームデータより先にゲート回路２３₁に転送される。なお、このときにフレーム選択回路２２₁に転送されていたフレームが消失しないように、フレーム選択回路２２₁にはバッファ機能を有している。利用ポート情報を元にゲート回路が利用可能にしてあるため、この制御フレームはＰＨＹ回路１９₁〜１９_iを通じて、対抗しているスイッチ装置２に対して転送されることになる。
【００３０】
次に、本実施形態のスイッチ装置１、２の動作を図面を参照して詳細に説明する。以下の説明では、図１のスイッチ装置１からスイッチ装置２に対するスイッチングに関してパスの動的割当が行われる場合を用いて、本実施形態の動作について説明する。
【００３１】
図２のスイッチ回路１１から出力されたスイッチ装置２へのフレームは、フレーム再構成回路１３によって現時点でのスイッチ装置２との接続パス情報を元に接続ＩＤとシーケンス番号のフレームを追加したフレームに再構成される。フレーム再構成回路１３により変更される前のフレームと変更された後のフレームの例を図４に示す。フレーム再構成回路１３では、元のフレームの情報を元に接続ＩＤを発行することが出来る。この図４の例では、接続ＩＤを分けるような動作を行わず、常に固定のＩＤをとることとする。シーケンス番号としては接続ＩＤに属するフレームを順にカウントアップするような番号を付加する。このシーケンス番号はカウンタとして有限の値を持ち、カウンタがフルになると０に戻るような振る舞いをする。
【００３２】
判定回路１４では、速度検出回路１２によって検出された通信速度に基づいてパスの割当本数を算出し、この算出された割当本数に基づいてパスの増減を行うか否かの決定を行う。パスの割当本数の決定の際には、現在利用しているパスの本数から決定される帯域とスイッチ回路１１側からスイッチされてくるフレームの帯域情報を比較し、割り当てられたパス帯域の総和がスイッチされてくるフレームの帯域に対してパス１本の帯域よりも差がある場合、判定回路１４は、パス割当増加または減少の必要があるものと判定する。
【００３３】
尚、判定回路１４によって行われるパスの割当本数を決定する方法と、通信相手側装置からの増加要求または減少要求の要求フレームに対してＯＫまたはＮＧのいずれの応答を行うかを判定する方法の詳細については以下で詳しく説明する。
【００３４】
フレーム再構成回路１３によって動的パス割当のための情報を付加されたフレームに変換されたデータフレームは、パス選択回路１６に転送される。パス選択回路１６において、動的にパスが変更されない状態においては、現在決定されている使用ポート情報を元にフレーム分配制御が行われる。制御フレーム生成回路１５からの制御フレームが存在しない場合を想定した場合、分配された後のフレームはフレーム選択回路２２₁〜２２_iを通過し、ゲート回路２３₁〜２３_iのうちの対応しているゲート回路を通過してスイッチ装置２へと転送されることになる。このときのゲート制御信号に関しても、判定回路１４により使用ポート情報を元にイネーブル／ディセーブル（enable/disable）の制御が行われる。
【００３５】
このようにスイッチ装置１から送信されたフレームデータはスイッチ装置２において受信されるが、スイッチ装置２の構成もスイッチ装置１と同様な構成となっているため、スイッチ装置２におけるフレームデータ受信の動作を図２に示すスイッチ装置１を参照して以下に説明する。
【００３６】
動的割当のポートＰ₁〜Ｐ_iからのフレームを受信すると、そのフレームはバッファ回路１８に転送される。フレームの転送状態などによって、シーケンス番号をつけた順に到着しない可能性があるため、このバッファ回路１８においてバッファリングを行い、次段のフレーム抽出回路１７へと転送する。フレーム抽出回路１７によって、要求フレームおよび応答フレームからなる制御フレームについては判定回路１４へと転送され、制御フレーム以外のデータフレームについては付加されている接続ＩＤとシーケンス番号を元にフレームの再構成が行われ、スイッチ回路１１へと転送され、スイッチ回路１１からＴ１₁〜Ｔ１_jの各ポートへスイッチングされる。
【００３７】
フレーム抽出回路１７により抽出された制御フレームがパス割当の増減要求の要求フレームの場合、判定回路１４は、このパス割当の増減要求を受け入れるか否かを判定してその判定結果を可否情報として制御フレーム生成回路１５に転送する。具体的には、判定回路１４は、スイッチ装置２からの要求がパス割当を増加する旨の要求の場合には割当可能パスのチェックを実行し、その可否情報を制御フレーム生成回路１５に転送する。制御フレーム生成回路１５では、この可否情報に基づいて応答フレームを生成する。スイッチ装置２からの要求がパス割当を減少する旨の要求の場合、判定回路１４は、減少要求にあるパスの総割当帯域とスイッチ装置１からスイッチ装置２へ転送しようとしているフレームの検出速度を比較して、減少要求としてのスイッチ装置１〜２へのパスの総割当帯域の方が大きい場合には、スイッチ装置２に対して減少可能の状態を返送するために、制御フレーム生成回路１５にその旨の可否情報を転送する。制御フレーム生成回路１５では、この可否情報に基づいてスイッチ装置２への応答フレームを生成してパス選択回路１６へ送信する。
【００３８】
前述までが基本的なデータフレームの転送経路についての説明であったため、パスの動的割当のシーケンスに関する説明を以下に行う。
【００３９】
パスの割当を変更するトリガーになるのはＴ１₁〜Ｔ１_j側からのスイッチされた接続ＩＤごとのフレーム速度が現在のパス割当容量に対してパス１本分よりも差があるときと、Ｔ２₁〜Ｔ２_k側から到達した制御フレームによってパスの割当を変更しようとする場合である。
【００４０】
判定回路１４において行われるパス割当のシーケンスについて図５のフローチャートを元に説明する。以下の説明では、フレーム速度検出回路１２において検出された、ある接続ＩＤ（この例では固定している）に対する速度情報をＸ₁とする。また、この接続ＩＤに対して現在設定しているポート数がｎであるものとし、各ポートごとの帯域は同一であり、その帯域をＢとして表す。
【００４１】
判定回路１４は、先ず、速度検出回路１２により検出された通信速度Ｘと１つのポートあたりの帯域Ｂに現在設定されているポート数ｎを乗算した結果ｎ×Ｂ

（ステップ１０１）。
【００４２】

Ｂより小さいと判定された場合、判定回路１４は、パスの割当変更を行う必要が

ト当たりの帯域Ｂ以上であると判定された場合、判定回路１４は、現在設定されているポート数を変更して割当帯域を変更する必要があると判断する。そして、速度検出回路１２により検出された速度情報Ｘ₁が(ｎ＋１)×Ｂ以上であるかどうかを判定する（ステップ１０２）。
【００４３】
速度情報Ｘ₁が（ｎ＋１）×Ｂ以上の場合には、判定回路１４は、スイッチ装置１の全ポート数ｉと既に割当がなされているポート数とを比較し、割当可能ポートがあるかどうかを判断する（ステップ１０３）。判定回路１４は、ステップ１０３において割当可能ポートがないと判定された場合には割当を変更せずにシーケンスを終了する。ステップ１０３において割当可能ポートがあると判定された場合には、判定回路１４は、パス割当を増加する旨の増加要求情報を制御フレーム生成回路１５に転送する。
【００４４】
ただし、このシーケンスによって、増加情報を制御フレームに転送する必要があった場合、前回の増加要求に対する応答を接続ＩＤごとに判定回路１４に前回結果が記録されていて、この結果がＮＧだった場合には増加要求の要求フレームを転送しない。ただし、この前回結果のテーブルについてはエージング機能を有しており、設定によりエージングタイムを０とすることも可能であるため、常に増加要求があった場合には転送するようにすることも可能である。
【００４５】
また、ステップ１０２において、速度情報Ｘ₁が(ｎ＋１)×Ｂよりも小さいと判定された場合には、判定回路１４は、パス割当を減少させる旨の減少要求情報を制御フレーム生成回路１５に転送する（ステップ１０７）。
【００４６】
制御フレーム生成回路１５では、判定回路１４からの増加要求情報または減少要求情報を元に図６のような要求フレームを生成する。図６中の要求フレームにおいて、“ＣＦＩＤ”は制御フレームであることを他のフレームと識別させるための識別子であり、その後の“Ｒｅｑ”は要求であることをあらわずビット列である。その後の“Ｃ”には、増加、減少を表す情報がビット定義されている。データには接続ＩＤの情報などを収容できるようになっている。
【００４７】
制御フレーム生成回路１５により増加要求または減少要求の要求フレームが生成されると、その要求フレームはパス選択回路１６に転送される。この要求フレームは再構成されたデータフレームとともにＰＨＹ回路１９₁〜１９_iを介してスイッチ装置２へ送信される。
【００４８】
そして、判定回路１４は、ＰＨＹ回路１９₁〜１９_i、バッファ回路１８、フレーム抽出回路１７を経由して、スイッチ装置２から図６に示すような応答フレームを受信すると、この応答フレームの応答内容を判定し（ステップ１０５、１０８）、応答フレームがＯＫの場合には、割当ポートの増加または減少を行う（ステップ１０６、１０９）。ここで、図６中の応答フレームにおいて、“ＣＦＩＤ”は制御フレームであることを示す識別子であり“Ｒｅｓ”は応答フレームであることを示すビット列である、“Ｃ”は要求に対する結果でありＯＫとＮＧを示すビット列となる。データについてはこの場合、接続ＩＤおよび要求フレームでの要求内容（増加、減少）が収納されている。
【００４９】
判定回路１４では、この応答フレームの情報がＯＫであった場合には、元の制御フレームによって要求されていた内容に応じてパスの動的割当変更の動作に移る。元の制御フレームが増加であった場合には、判定回路１４から割当可能パス選択回路１６にある追加の割当パスとして利用可能なゲート回路のうちで最小のポート番号を有するもののゲート回路をイネーブルにする。また、フレーム分配回路２１にも新規の割当パス情報を転送し、フレーム分配回路２１の分配先に新規に割り当てられたポートに対するフレーム分配をシーケンス番号に従って行うように変更する。
【００５０】
応答フレームの情報がＯＫで、元の制御フレームにより要求されていたものが減少であった場合には、現時点で割り当てられているポートのうち最大のポート番号を有するポートへのフレーム分配を停止するように、フレーム分配回路２１に対して新規の割当パス情報を転送する。その後、その最大ポート番号を有するゲート回路に対してゲートをディセーブルにするように制御する。
【００５１】
ステップ１０５、１０８において、スイッチ装置２からの応答フレームがＮＧを示している場合、判定回路１４は、割当ポートの変更を行わずに処理を終了する。
【００５２】
スイッチ装置２からの要求フレームを受信した判定回路１４が、この要求に対する可否情報を生成する動作を図７のフローチャートを参照して説明する。
【００５３】
判定回路１４は、フレーム抽出回路１７により抽出された要求フレームが増加要求の要求フレームであることを検出した場合、割当可能なポートの有無を判定する。そして、判定回路１４は、割当可能なポートが有ると判定した場合、増加要求に対してＯＫの旨の可否情報を制御フレーム生成回路１５に転送する。割当可能なポートが無いと判定した場合、減少要求に対してＮＧの旨の可否情報を制御フレーム生成回路１５に転送する。
【００５４】
判定回路１４は、フレーム抽出回路１７により抽出された要求フレームが減少要求の要求フレームであることを検出すると、前述の速度情報Ｘ₁と各ポートごとの帯域Ｂおよび当該接続ＩＤに対して現在設定されているポート数ｎによって、Ｘ₁と(ｎ−１)×Ｂについて比較を行う（ステップ２０１）。Ｘ₁≦(ｎ−１)×Ｂの場合には、割当するパスの本数を少なくとも１本は減らせる状態にあるため、判定回路１４は、制御フレーム生成回路１５に対してＯＫの旨の可否情報を転送する。制御フレーム生成回路１５は、この判定回路１４からの可否情報を受けて減少要求に対してＯＫである旨の応答フレームを生成する（ステップ２０２）。逆に、ステップ２０１に示した式Ｘ₁≦(ｎ−１)×Ｂが成立しない場合には、判定回路１４は、制御フレーム生成回路１５に対してＮＧの旨の可否情報を転送する。制御フレーム生成回路１５は、この可否情報を受けて減少要求に対してＮＧである旨の応答フレームを生成する（ステップ２０３）。
【００５５】
上記で説明したように本実施形態のスイッチ装置１、２によれば、図２に示した速度検出回路１２によりスイッチ装置１、２間のインタフェースにおける通信速度を検出し、この速度情報に基づいてパスの本数を判断し、相手方装置との間でパスの割当本数に対する交渉を実施して、パス本数を動的に変更する。従って、スイッチ装置１、２をレイヤ２スイッチにより構成していても、パスの本数をスイッチ装置１、２間の通信速度に応じて動的に変化させることが可能となり、パケットロスの低減および２つのスイッチ装置を接続している回線の帯域リソースの効率的使用を図ることができる。
【００５６】
本発明の他の実施形態として、スイッチ装置１、２間の通信に対してスイッチ装置１からスイッチ装置２へのパス割当時の速度とスイッチ装置２からスイッチ装置１へのパス割当時の速度が非対称である場合であっても適用することが可能である。また、スイッチ装置１、２間がパラレル的にＰ₁〜Ｐ_iと割り当てられるような、スイッチ構成の場合を用いて説明したが、Ｐ₁〜Ｐ_iの途中で別装置が入る場合でも、この装置間のフレームを転送するような動作を行う限りは、実施することが可能である。
【００５７】
また、本実施形態では、１つの接続ＩＤをもってシーケンス番号を管理するような場合を用いて説明していたが、本発明はこのような場合に限定されるものではなく、Ｔ１₁〜Ｔ１_jからのスイッチされてくるフレームに対して、例えばＶＬＡＮベースで接続ＩＤを発行することにより、動的なパス割当をリソースの中で同時に実行することも可能である。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、レイヤ３の装置でＰＰＰ(point to point protocol)のマルチリンクプロトコル接続などを行わずに、レイヤ２スイッチにて帯域の増減に対して動的にパスの本数を増減することが可能になるという効果を得ることができる。
【図面の簡単な説明】
【図１】データの送受信を行う２つのスイッチ装置１、２を示すシステム図である。
【図２】本発明の一実施形態のスイッチ装置の構成を示すブロック図である。
【図３】図２中のパス選択回路１６の構成を示すブロック図である。
【図４】フレーム再構成回路１３により再構成された後のフレームを説明するための図である。
【図５】本発明の一実施形態のスイッチ装置におけるパス割り当て動作を示すフローチャートである。
【図６】要求フレームと応答フレームの構造を示す図である。
【図７】応答フレームを生成する処理を示すフローチャートである。
【符号の説明】
１、２スイッチ装置
１０₁〜１０_i ＰＨＹ回路
１１スイッチ回路
１２速度検出回路
１３フレーム再構成回路
１４判定回路
１５制御フレーム生成回路
１６パス選択回路
１７フレーム抽出回路
１８バッファ回路
１９₁〜１９_i ＰＨＹ回路
２１フレーム分配回路
２２₁〜２２_i フレーム選択回路
２３₁〜２３_i ゲート回路
１０１〜１０９ステップ
２０１〜２０３ステップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switch device that transfers input frame data to another switch device via a set path.
[0002]
[Prior art]
When transmitting and receiving frame data between two switch devices, in order to reduce packet loss and to efficiently use the bandwidth resources of the line connecting the two switch devices, it depends on the required communication speed. It is necessary to dynamically change the number of paths.
[0003]
Various techniques for setting a path using a layer 2 switch have been disclosed (see, for example, Patent Documents 1, 2, and 3). However, none of these conventional techniques dynamically change the number of paths.
[0004]
In general, as a method of dynamically changing the number of paths, a method based on a multilink protocol of PPP (point-to-point protocol) of layer 3 (network layer) has been used. However, in this method, a procedure for establishing a link occurs, and a layer 3 switch such as a router is expensive compared to a layer 2 (data link layer) switch such as a switching hub.
[0005]
[Patent Document 1]
JP 2001-77824 A
[Patent Document 2]
JP 2001-274825 A
[Patent Document 3]
JP 2001-186140 A
[0006]
[Problems to be solved by the invention]
The conventional switch device described above has a problem that an expensive layer 3 switch is required as compared with a layer 2 switch in order to dynamically change the number of paths according to a required communication speed. .
[0007]
The object of the present invention is to connect only a plurality of interfaces having a certain communication speed between switch devices without using a layer 3 switch and using only a layer 2 switch, and the number of paths according to the required communication speed. It is to provide a switching device that can change dynamically.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a switching device of the present invention is a switching device that transfers input frame data to another switching device via a set path,
Based on the current connection path information, the connection ID and the sequence number information for indicating the frame order for each connection ID are added to the frame to be transmitted to the communication partner side switch device. A frame reconstruction circuit for performing reconstruction;
A speed detection circuit for detecting speed information for each connection ID of the frame after being reconstructed by the frame reconstruction circuit;
By calculating the number of paths allocated based on the speed information detected by the speed detection circuit, the increase / decrease in the number of paths currently set is determined, and the determination result is output as increase request information or decrease request information When a response frame is received from the switch device on the communication partner side and a response to accept the increase request or the decrease request is obtained, a process to increase or decrease the path allocation is performed, and the communication partner switch When a request frame for path allocation increase request or decrease request from the device is received, a determination circuit that generates and outputs permission information for the request frame, and an increase request when the path allocation increase request information from the determination circuit is received Request frame is generated, and when the path allocation reduction request information is received, a request frame for reduction request is generated and the path allocation is increased. Control frame generation that generates a response frame that acknowledges an increase request when receiving information indicating whether or not a request for approval is accepted, and that generates a response frame that acknowledges a decrease request when information that indicates whether or not a request for reduction of path allocation is accepted Circuit,
The request frame and response frame generated by the frame generation circuit and the data frame reconstructed by the frame reconstruction circuit are transferred to the switch device on the communication partner side via the path specified by the determination circuit. A path selection circuit,
A buffer circuit that performs buffering on the received frame from the communication partner side switch device and outputs the frames after rearranging them in the order of the sequence numbers of the connection IDs;
The frame extraction circuit extracts a response frame or a request frame as a control frame from the frame transferred from the buffer circuit and outputs the control frame to the determination circuit.
[0009]
According to the present invention, the speed detection circuit detects the communication speed at the interface between the two switch devices, determines the number of paths based on this speed information, and negotiates the number of paths allocated with the other switch device. To dynamically change the number of paths. Therefore, even if the switch device is configured with a layer 2 switch, the number of paths can be dynamically changed according to the communication speed between the switch devices, and packet loss can be reduced and the two switch devices can be connected. It is possible to efficiently use the bandwidth resources of the existing line.
[0010]
In the switching device of the present invention, the path selection circuit includes a frame distribution circuit that distributes and outputs the frame reconstructed by the frame reconstruction circuit based on a frame distribution control signal from the determination circuit. ,
When only the frame from the frame distribution circuit is input, the input frame is output as it is, and when the control frame generated by the control frame generation circuit is input, the input control frame is A plurality of frame selection circuits for outputting with priority;
A gate control signal from each of the determination circuits is input, and when the input gate control signal is enabled, a plurality of frames respectively output from the corresponding frame selection circuit among the plurality of frame selection circuits are output. And a gate circuit.
[0011]
Further, the determination circuit is configured to transmit a communication speed X for a certain connection ID detected by the speed detection circuit. ₁ And the absolute value of the difference between n × B as a result of multiplying the band B per port by the number of ports n currently set | X ₁ When −n × B | is equal to or greater than the bandwidth B per port, it is determined to increase or decrease the number of allocated paths, and the speed information X ₁ Is greater than (n + 1) × B, a request to increase the number of allocated paths is made, and the speed information X ₁ May be requested to reduce the number of allocated paths when the value is smaller than (n + 1) × B.
[0012]
Further, when the determination circuit receives a request frame for an increase request from the switch device on the communication counterpart side, outputs permission information after confirming the presence / absence of an assignable port, and receives a request frame for a decrease request, A value (n−1) × B obtained by multiplying the bandwidth B per port by the number (n−1) obtained by subtracting 1 from the number n of ports currently set for the connection ID is obtained by the speed detection circuit. Communication speed X for the detected connection ID ₁ In the above case, information indicating whether or not the reduction request is accepted is generated, and the value (n−1) × B is the communication speed X ₁ If it is smaller, the permission information indicating that the reduction request is not accepted is generated.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
[0014]
FIG. 1 shows a configuration diagram of a system in which two switch devices 1 and 2 according to an embodiment of the present invention are connected. As shown in FIG. 1, the switch device 1 includes a normal switch port T1. ₁ ~ T1 _j And port P, which is a port to which path allocation is dynamically performed ₁ ~ P _i Have Further, the switch device 2 has a normal switch port T2 ₁ ~ T2 _k And port P, which is a port to which path allocation is dynamically performed ₁ ~ P _i Have In addition, there are i ports P between the switch device 1 and the switch device 2. ₁ ~ P _i And this port P is connected by the switch devices 1 and 2. ₁ ~ P _i Dynamic path allocation using is performed. In the switch device 1, the switch port T1 ₁ To other switch port T1 ₂ , T1 _Three ... T1 _j And other switch ports T1 ₂ ~ T1 _j As for switching from, processing similar to that of a normal layer 2 switching device is performed.
[0015]
The configuration of the switch device 1 of the present embodiment is shown in the block diagram of FIG. As illustrated in FIG. 2, the switch device 1 according to the present embodiment includes a PHY (physical layer) circuit 10. ₁ -10 _i A switch circuit 11, a speed detection circuit 12, a frame reconstruction circuit 13, a determination circuit 14, a control frame generation circuit 15, a path selection circuit 16, a frame extraction circuit 17, a buffer circuit 18, and a PHY. Circuit 19 ₁ ~ 19 _i It consists of and.
[0016]
As shown in FIG. 2, the switch device 1 includes a physical layer interface PHY circuit 10 as a layer 2 switch. ₁ -10 _i And PHY circuit 19 ₁ ~ 19 _i But port T1 ₁ ~ T1 _j , P ₁ ~ P _i Each is equipped with.
[0017]
The switch circuit 11 includes a PHY circuit 10 ₁ -10 _j Is output to the frame reconstruction circuit 13 and a normal data frame from the frame extraction circuit 17 is output to the PHY circuit 10. ₁ -10 _j The process of switching is performed. Note that the switch circuit 11 is a general circuit well known to those skilled in the art, and is not directly related to the present invention, and thus its detailed configuration is omitted.
[0018]
The frame reconstruction circuit 13 adds connection ID and sequence number information for indicating the frame order for each connection ID to the frame output from the switch circuit 11 based on the current connection path information. To reconstruct the frame.
[0019]
The speed detection circuit 12 detects speed information for each connection ID based on the frame after being reconfigured by the frame reconfiguration circuit 13.
[0020]
The determination circuit 14 determines the increase / decrease in the number of paths currently set by calculating the number of paths allocated based on the speed information detected by the speed detection circuit 12. Then, the determination circuit 14 transmits the increase / decrease result of the determined number of allocated paths to the control frame generation circuit 15 as increase request information or decrease request information, and receives a response frame from the switch device 2 on the communication partner side. When a response indicating acceptance of an increase request or a decrease request is obtained, processing for increasing or decreasing path allocation is performed by a gate control signal and a frame distribution control signal output to the path selection circuit 16.
[0021]
When the determination circuit 14 receives a request frame for an increase request or a decrease request for path allocation from the switch device 2 on the communication partner side transferred from the frame extraction circuit 17, the determination circuit 14 generates permission information for the request frame. To the control frame 15.
[0022]
When receiving the path allocation increase request information from the determination circuit 14, the control frame generation circuit 15 generates an increase request frame and outputs it to the path selection circuit 16, and receives the path allocation decrease request information. A request frame is generated and output to the path selection circuit 16. In addition, when the control frame generation circuit 15 receives the permission information indicating that the increase request for path allocation is recognized from the determination circuit 14, the control frame generation circuit 15 generates a response frame indicating that the increase request is permitted and outputs the response frame to the path selection circuit 16. When the information indicating whether or not to accept the reduction request is received, a response frame to acknowledge the reduction request is generated and output to the path selection circuit 16.
[0023]
The path selection circuit 16 is controlled by the frame distribution control signal and the gate control signal from the determination circuit 14, and is reconfigured by the request frame and response frame generated by the frame generation circuit 15 and the frame reconstruction circuit 13. The data frame is transferred to the switch device 2 on the communication partner side via the path specified by the determination circuit 14.
[0024]
The buffer circuit 18 includes a PHY circuit 19 ₁ ~ 19 _i The frame from the switching device 2 received via the buffering is buffered and rearranged in the order of the sequence numbers of the connection IDs, and then transferred to the frame extraction circuit 17.
[0025]
The frame extraction circuit 17 extracts a control frame from the frame transferred from the buffer circuit 18, outputs the extracted control frame to the determination circuit 14, and outputs a normal data frame other than the control frame to the switch circuit 11.
[0026]
Further, as shown in FIG. 3, the path selection circuit 16 includes a frame distribution circuit 21 and a frame selection circuit 22. ₁ ~ 22 _i And the gate circuit 23 ₁ ~ 23 _i It consists of and.
[0027]
The frame distribution circuit 21 distributes the frame reconstructed by the frame reconstruction circuit 13 based on the frame distribution control signal from the determination circuit 14, and the frame selection circuit 22. ₁ ~ 22 _i Output to either of these. Frame selection circuit 22 ₁ ~ 22 _i If only the frame from the frame distribution circuit 21 is input, the input frame is used as it is as the gate circuit 23. ₁ ~ 23 _i When the control frame generated by the control frame generation circuit 15 is input to the corresponding gate circuit, the input control frame is preferentially given to the gate circuit 23. ₁ ~ 23 _i Is output to the corresponding gate circuit. Gate circuit 23 ₁ ~ 23 _i Each of the gate control signals from the determination circuit 14 is input, and when the input gate control signal is enabled, the corresponding frame selection circuit 22 is selected. ₁ ~ 22 _i PHY circuit 19 corresponding to the frame from ₁ ~ 19 _i Respectively.
[0028]
Next, the operation of the path selection circuit 16 will be described with reference to FIG.
[0029]
The control frame including the request frame and the response frame generated by the control frame generation circuit 15 needs to be transferred to the switch device 2 side in a plurality of paths together with the reconfigured data frame. Therefore, the frame selection circuit 22 corresponding to the port with the smallest port number among the ports currently set for a certain connection ID. ₁ ~ 22 _i Transfer frame data to In this case, the frame selection circuit 22 ₁ Is the frame selection circuit with the smallest port number, the frame selection circuit 22 ₁ The control circuit transferred to the gate circuit 23 before the reconstructed frame data that has reached that moment. ₁ Forwarded to At this time, the frame selection circuit 22 ₁ So that the frame transferred to the frame is not lost. ₁ Has a buffer function. Since the gate circuit is made available based on the use port information, the control frame is transmitted to the PHY circuit 19. ₁ ~ 19 _i Then, the data is transferred to the opposing switch device 2.
[0030]
Next, the operation of the switch devices 1 and 2 of this embodiment will be described in detail with reference to the drawings. In the following description, the operation of the present embodiment will be described using a case where a path is dynamically assigned with respect to switching from the switch device 1 to the switch device 2 in FIG.
[0031]
The frame to the switch device 2 output from the switch circuit 11 in FIG. 2 is a frame in which the frame of the connection ID and the sequence number is added based on the current connection path information with the switch device 2 by the frame reconstruction circuit 13. Reconfigured. FIG. 4 shows an example of the frame before and after being changed by the frame reconstruction circuit 13. The frame reconstruction circuit 13 can issue a connection ID based on the information of the original frame. In the example of FIG. 4, it is assumed that a fixed ID is always taken without performing an operation for dividing the connection ID. As a sequence number, a number that counts up frames belonging to the connection ID in order is added. This sequence number has a finite value as a counter, and behaves so as to return to 0 when the counter becomes full.
[0032]
The determination circuit 14 calculates the number of paths allocated based on the communication speed detected by the speed detection circuit 12, and determines whether to increase or decrease the paths based on the calculated allocation number. When determining the number of paths allocated, the bandwidth determined from the number of currently used paths is compared with the bandwidth information of the frames switched from the switch circuit 11, and the total of the allocated path bandwidths is determined. If there is a difference between the band of the frame to be switched and the band of one path, the determination circuit 14 determines that the path allocation needs to be increased or decreased.
[0033]
Note that there are a method for determining the number of paths allocated by the determination circuit 14 and a method for determining whether an OK or NG response is made to the request frame for an increase request or a decrease request from the communication partner side device. Details will be described in detail below.
[0034]
The data frame converted into a frame to which information for dynamic path allocation is added by the frame reconstruction circuit 13 is transferred to the path selection circuit 16. In the state where the path is not dynamically changed in the path selection circuit 16, frame distribution control is performed based on the currently used port information. When it is assumed that there is no control frame from the control frame generation circuit 15, the frame after the distribution is the frame selection circuit 22. ₁ ~ 22 _i Through the gate circuit 23 ₁ ~ 23 _i Of these, it passes through the corresponding gate circuit and is transferred to the switch device 2. With respect to the gate control signal at this time, control of enable / disable (enable / disable) is performed by the determination circuit 14 based on the used port information.
[0035]
As described above, the frame data transmitted from the switch device 1 is received by the switch device 2, but the configuration of the switch device 2 is the same as that of the switch device 1. Is described below with reference to the switch device 1 shown in FIG.
[0036]
Port P for dynamic allocation ₁ ~ P _i Is received, the frame is transferred to the buffer circuit 18. Depending on the frame transfer state, etc., there is a possibility that the sequence numbers will not arrive in order, so buffering is performed in this buffer circuit 18 and the data is transferred to the next frame extraction circuit 17. The frame extraction circuit 17 transfers the control frame including the request frame and the response frame to the determination circuit 14, and the data frame other than the control frame is reconfigured based on the connection ID and sequence number added. And is transferred to the switch circuit 11 from the switch circuit 11 to T1. ₁ ~ T1 _j Switched to each port.
[0037]
When the control frame extracted by the frame extraction circuit 17 is a request frame for path allocation increase / decrease request, the determination circuit 14 determines whether to accept this path allocation increase / decrease request and controls the determination result as availability information. Transfer to the frame generation circuit 15. Specifically, when the request from the switch device 2 is a request to increase path allocation, the determination circuit 14 checks the allocatable path and transfers the availability information to the control frame generation circuit 15. . The control frame generation circuit 15 generates a response frame based on the availability information. When the request from the switch device 2 is a request to reduce the path allocation, the determination circuit 14 determines the total allocated bandwidth of the path in the decrease request and the detection speed of the frame to be transferred from the switch device 1 to the switch device 2. In comparison, when the total allocated bandwidth of the path to the switching devices 1 and 2 as the reduction request is larger, the control frame generation circuit 15 is sent back to the switching device 2 in order to return a reduction possible state. Transfer the availability information to that effect. The control frame generation circuit 15 generates a response frame to the switch device 2 based on the availability information and transmits it to the path selection circuit 16.
[0038]
Since the basic data frame transfer path has been described above, a description will be given below of a dynamic path allocation sequence.
[0039]
T1 is the trigger to change the path assignment ₁ ~ T1 _j When the frame rate for each switched connection ID from the side is different from the current path allocation capacity by more than one path, T2 ₁ ~ T2 _k This is a case where the path allocation is to be changed by the control frame arrived from the side.
[0040]
A path allocation sequence performed in the determination circuit 14 will be described with reference to the flowchart of FIG. In the following description, the speed information for a certain connection ID (fixed in this example) detected by the frame speed detection circuit 12 is represented by X ₁ And Also, the number of ports currently set for this connection ID is n, the bandwidth for each port is the same, and the bandwidth is represented as B.
[0041]
First, the determination circuit 14 multiplies the communication speed X detected by the speed detection circuit 12 and the bandwidth B per port by the number of ports n currently set, n × B

(Step 101).
[0042]

When it is determined that the value is smaller than B, the determination circuit 14 needs to change the path allocation.

When it is determined that the bandwidth is equal to or higher than the bandwidth B per channel, the determination circuit 14 determines that the allocated bandwidth needs to be changed by changing the number of currently set ports. Then, the speed information X detected by the speed detection circuit 12 ₁ Is greater than or equal to (n + 1) × B (step 102).
[0043]
Speed information X ₁ Is equal to or greater than (n + 1) × B, the determination circuit 14 compares the number i of all ports of the switch device 1 with the number of ports already assigned, and determines whether there is an assignable port ( Step 103). If it is determined in step 103 that there is no assignable port, the determination circuit 14 ends the sequence without changing the allocation. If it is determined in step 103 that there is an allocatable port, the determination circuit 14 transfers increase request information for increasing the path allocation to the control frame generation circuit 15.
[0044]
However, if it is necessary to transfer the increase information to the control frame by this sequence, the response to the previous increase request is recorded in the determination circuit 14 for each connection ID, and the result is NG. Does not transfer a request frame for an increase request. However, since the previous result table has an aging function and the aging time can be set to 0 by setting, it is possible to always transfer when there is an increase request. is there.
[0045]
In step 102, speed information X ₁ Is determined to be smaller than (n + 1) × B, the determination circuit 14 transfers reduction request information for decreasing the path allocation to the control frame generation circuit 15 (step 107).
[0046]
The control frame generation circuit 15 generates a request frame as shown in FIG. 6 based on the increase request information or the decrease request information from the determination circuit 14. In the request frame in FIG. 6, “CFID” is an identifier for identifying that it is a control frame from other frames, and “Req” thereafter is a bit string indicating that it is a request. In the subsequent “C”, information indicating increase or decrease is bit-defined. The data can contain information such as connection IDs.
[0047]
When the request frame for the increase request or the decrease request is generated by the control frame generation circuit 15, the request frame is transferred to the path selection circuit 16. This request frame together with the reconstructed data frame is a PHY circuit 19. ₁ ~ 19 _i Is transmitted to the switch device 2 via
[0048]
Then, the determination circuit 14 includes a PHY circuit 19 ₁ ~ 19 _i When the response frame as shown in FIG. 6 is received from the switch device 2 via the buffer circuit 18 and the frame extraction circuit 17, the response content of the response frame is determined (steps 105 and 108), and the response frame is OK. In this case, the assigned port is increased or decreased (steps 106 and 109). Here, in the response frame in FIG. 6, “CFID” is an identifier indicating that it is a control frame, “Res” is a bit string indicating that it is a response frame, “C” is a result for the request, and OK. And a bit string indicating NG. In this case, for the data, the connection ID and the request contents (increase or decrease) in the request frame are stored.
[0049]
If the response frame information is OK, the determination circuit 14 proceeds to a path dynamic allocation change operation according to the content requested by the original control frame. When the original control frame is increased, the gate circuit having the smallest port number among the gate circuits that can be used as additional allocation paths in the allocatable path selection circuit 16 from the determination circuit 14 is enabled. To do. Also, the new allocation path information is transferred to the frame distribution circuit 21, and the frame distribution for the port newly allocated to the distribution destination of the frame distribution circuit 21 is changed according to the sequence number.
[0050]
If the response frame information is OK and the number requested by the original control frame is a decrease, frame distribution to the port having the largest port number among the currently assigned ports is stopped. As described above, new allocation path information is transferred to the frame distribution circuit 21. Thereafter, the gate circuit having the maximum port number is controlled to be disabled.
[0051]
In

Steps

105 and 108, when the response frame from the switch device 2 indicates NG, the determination circuit 14 ends the process without changing the allocation port.
[0052]
An operation in which the determination circuit 14 that has received the request frame from the switch device 2 generates the permission information for the request will be described with reference to the flowchart of FIG.
[0053]
When the determination circuit 14 detects that the request frame extracted by the frame extraction circuit 17 is a request frame for an increase request, the determination circuit 14 determines whether there is an assignable port. If the determination circuit 14 determines that there is an assignable port, the determination circuit 14 transfers OK / NG information to the control frame generation circuit 15 in response to the increase request. If it is determined that there is no port that can be assigned, the NG determination information is transferred to the control frame generation circuit 15 in response to the decrease request.
[0054]
When the determination circuit 14 detects that the request frame extracted by the frame extraction circuit 17 is a request frame for a reduction request, the speed information X described above. ₁ And the bandwidth B for each port and the number n of ports currently set for the connection ID, X ₁ And (n−1) × B are compared (step 201). X ₁ In the case of ≦ (n−1) × B, since the number of paths to be allocated can be reduced by at least one, the determination circuit 14 gives OK / NO information to the control frame generation circuit 15. Forward. The control frame generation circuit 15 receives the availability information from the determination circuit 14 and generates a response frame indicating that it is OK in response to the decrease request (step 202). Conversely, the equation X shown in step 201 ₁ When ≦ (n−1) × B does not hold, the determination circuit 14 transfers the NG information indicating to the control frame generation circuit 15. In response to the availability information, the control frame generation circuit 15 generates a response frame indicating NG in response to the reduction request (step 203).
[0055]
As described above, according to the switch devices 1 and 2 of the present embodiment, the communication speed at the interface between the switch devices 1 and 2 is detected by the speed detection circuit 12 shown in FIG. The number of paths is determined, and the number of paths allocated is negotiated with the counterpart device to dynamically change the number of paths. Therefore, even if the switch devices 1 and 2 are configured by layer 2 switches, the number of paths can be dynamically changed in accordance with the communication speed between the switch devices 1 and 2, thereby reducing packet loss and 2 It is possible to efficiently use bandwidth resources of a line connecting two switch devices.
[0056]
As another embodiment of the present invention, the speed at the time of path allocation from the switch apparatus 1 to the switch apparatus 2 and the speed at the time of path allocation from the switch apparatus 2 to the switch apparatus 1 for communication between the switch apparatuses 1 and 2 are as follows. Even if it is asymmetrical, it can be applied. In addition, the switch devices 1 and 2 are connected in parallel. ₁ ~ P _i Is described using the case of a switch configuration such that ₁ ~ P _i Even if another device enters during the process, it can be performed as long as an operation for transferring a frame between the devices is performed.
[0057]
In the present embodiment, the sequence number is managed with one connection ID, but the present invention is not limited to such a case. ₁ ~ T1 _j It is also possible to simultaneously execute dynamic path allocation in resources by issuing a connection ID on a VLAN basis, for example, for frames that are switched from.
[0058]
【The invention's effect】
As described above, according to the present invention, a layer 3 switch can dynamically pass a bandwidth increase / decrease in a layer 2 switch without performing PPP (point to point protocol) multilink protocol connection or the like. The effect that it becomes possible to increase / decrease the number of this can be acquired.
[Brief description of the drawings]
FIG. 1 is a system diagram showing two switch devices 1 and 2 that transmit and receive data.
FIG. 2 is a block diagram showing a configuration of a switch device according to an embodiment of the present invention.
3 is a block diagram showing a configuration of a path selection circuit 16 in FIG. 2. FIG.
FIG. 4 is a diagram for explaining a frame after being reconstructed by a frame reconstruction circuit 13;
FIG. 5 is a flowchart showing a path allocation operation in the switch device according to the embodiment of the present invention.
FIG. 6 is a diagram illustrating a structure of a request frame and a response frame.
FIG. 7 is a flowchart showing a process for generating a response frame.
[Explanation of symbols]
1, 2, switch device
10 ₁ -10 _i PHY circuit
11 Switch circuit
12 Speed detection circuit
13 Frame reconstruction circuit
14 Judgment circuit
15 Control frame generation circuit
16 path selection circuit
17 Frame extraction circuit
18 Buffer circuit
19 ₁ ~ 19 _i PHY circuit
21 Frame distribution circuit
22 ₁ ~ 22 _i Frame selection circuit
23 ₁ ~ 23 _i Gate circuit
101-109 steps
201-203 steps

Claims

A switch device that transfers input frame data to another switch device via a set path,
Based on the current connection path information, the connection ID and the sequence number information for indicating the frame order for each connection ID are added to the frame to be transmitted to the communication partner side switch device. A frame reconstruction circuit for performing reconstruction;
A speed detection circuit for detecting speed information for each connection ID of the frame after being reconstructed by the frame reconstruction circuit;
By calculating the number of paths allocated based on the speed information detected by the speed detection circuit, the increase / decrease in the number of paths currently set is determined, and the determination result is output as increase request information or decrease request information When a response frame is received from the switch device on the communication partner side and a response to accept the increase request or the decrease request is obtained, a process to increase or decrease the path allocation is performed, and the communication partner switch When a request frame for path allocation increase request or decrease request from the device is received, a determination circuit that generates and outputs permission information for the request frame, and an increase request when the path allocation increase request information from the determination circuit is received Request frame is generated, and when the path allocation reduction request information is received, a request frame for reduction request is generated and the path allocation is increased. Control frame generation that generates a response frame that acknowledges an increase request when receiving information indicating whether or not a request for approval is accepted, and that generates a response frame that acknowledges a decrease request when information that indicates whether or not a request for reduction of path allocation is accepted Circuit, a request frame and a response frame generated by the frame generation circuit, and a data frame reconstructed by the frame reconstruction circuit via a path designated by the determination circuit A path selection circuit transferring to
A buffer circuit that performs buffering on the received frame from the communication partner side switch device and outputs the frames after rearranging them in the order of the sequence numbers of the connection IDs;
A switch device comprising: a frame extraction circuit that extracts a response frame or a request frame as a control frame from a frame transferred from the buffer circuit and outputs the control frame to the determination circuit.

The path selection circuit includes:
A frame distribution circuit that distributes and outputs a frame reconstructed by the frame reconstruction circuit based on a frame distribution control signal from the determination circuit;
When only the frame from the frame distribution circuit is input, the input frame is output as it is, and when the control frame generated by the control frame generation circuit is input, the input control frame is A plurality of frame selection circuits for outputting with priority;
A gate control signal from each of the determination circuits is input, and when the input gate control signal is enabled, a plurality of frames respectively output from the corresponding frame selection circuit among the plurality of frame selection circuits are output. The switch device according to claim 1, comprising:

The decision circuit, wherein a speed detection circuit communication speed X ₁ for a connection ID which is detected by the current is set to band B per one port

In the case of more than band B per one port, decides to perform increase or decrease of the assigned number of paths, the speed information X ₁ is a (n + 1) request for increased allocation number of paths in the case of a value more × B performed, the speed information X ₁ is (n + 1) × switch device when smaller to claim 1 or 2, wherein performing the reduction request allocation number of paths values of B.

When receiving a request frame for an increase request from the switch device on the communication partner side, the determination circuit outputs permission information after confirming the presence / absence of an assignable port, and when receiving a request frame for a decrease request, A value (n−1) × B obtained by multiplying the bandwidth B per port by the number (n−1) obtained by subtracting 1 from the currently set number of ports n for the connection ID is detected by the speed detection circuit. If the communication speed X ₁ for the connection ID is equal to or higher than that, information indicating whether or not a decrease request is accepted is generated. If the value (n−1) × B is smaller than the communication speed X ₁ , The switch device according to any one of claims 1 to 3, wherein information indicating whether or not a reduction request is not accepted is generated.