JP4134664B2 - Semiconductor optical device and manufacturing method thereof - Google Patents
Semiconductor optical device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4134664B2 JP4134664B2 JP2002292905A JP2002292905A JP4134664B2 JP 4134664 B2 JP4134664 B2 JP 4134664B2 JP 2002292905 A JP2002292905 A JP 2002292905A JP 2002292905 A JP2002292905 A JP 2002292905A JP 4134664 B2 JP4134664 B2 JP 4134664B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor
- resin body
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体光素子及び半導体光素子の製造方法に関する。
【0002】
【従来の技術】
高速光通信を提供する光通信システムにおいては、通信速度の高速度化に伴い、半導体レーザ素子といった半導体光素子には高速で動作することが求められる。この半導体光素子は、活性層を含む半導体光導波路と、この半導体光導波路の両側に設けられたトレンチとを有する。
【0003】
【発明が解決しようとする課題】
半導体光素子を更なる高速に動作させるために、半導体光素子における寄生キャパシタンスを低減することが必要である。発明者は、寄生キャパシタンスを低減するために、半導体光素子の半導体光導波路を樹脂体で埋め込む構造を考えている。この構造の半導体光素子を製造するとき、半導体光導波路部を埋め込む樹脂体を基板上に形成する。樹脂体は半導体光導波路の高さと同程度になるような高さに形成されるので、樹脂は、数ミクロン程度の厚さに塗布される。故に、樹脂体をより薄くすることはできない。また、樹脂の塗布後に、樹脂体を硬化するために、基板全体に熱処理が施される。この熱処理により、樹脂体は収縮する。厚い樹脂体による力は基板に伝わり、基板は凹型に反ることとなる。基板の反りは様々な悪影響を及ぼすので、基板の反り量を低減することが求められる。
【0004】
そこで、本発明の目的は、基板の反りを低減できる構成を有する半導体光素子、及び半導体光素子の製造方法を提供することとした。
【0005】
【課題を解決するための手段】
本発明の一側面は、半導体光素子に係わる。この半導体光素子は、基板、半導体メサ部、及び樹脂体を備える。半導体メサ部は、III−V族化合物半導体から構成される活性層を含んでおり、基板上に設けられている。樹脂体は、半導体メサ部を埋め込むように基板上に設けられ、基板を反らせる力を作用する。故に、この半導体光素子の基板は反っている。しかしながら、半導体光素子は、樹脂体と半導体メサ部との間に設けられた薄膜を更に備える。樹脂体が基板に加える力を弱めるように該薄膜を設けるので、半導体光素子の基板の反りを低減できる。
【0006】
この半導体光素子は、基板と、半導体メサ部と、樹脂体と、薄膜とを備える。半導体メサ部は、III−V族化合物半導体から構成される活性層を含んでおり、基板上に設けられている。樹脂体は、半導体メサ部を埋め込むよう設けられている。薄膜は酸化アルミニウム膜を含み、酸化アルミニウム膜は、樹脂体と半導体メサ部との間に設けられている。酸化アルミニウム膜には、樹脂体の形成時の熱収縮によって樹脂体に生じる引っ張り応力を補償するように圧縮応力が生じている。酸化アルミニウム膜は、樹脂体が基板に加える力を弱めるために役立つ。故に、この半導体光素子の基板の反りは低減される。
【0007】
この半導体光素子は、薄膜と半導体メサ部との間に絶縁性シリコン化合物膜を更に備えることができる。このような絶縁性シリコン化合物膜を設ければ、メサ部を保護できるため、半導体光素子の信頼性を向上できる。絶縁性シリコン化合物膜の追加は、基板の反りを大きくするように働くけれども、薄膜は、絶縁性シリコン化合物膜及び樹脂体が基板に加える力を弱めるために役立つ。
【0008】
本発明の半導体光素子は、基板と、半導体メサ部と、樹脂体と、電極と、導電体膜を備える。この半導体光素子では、半導体メサ部は、基板上に設けられており、III−V族化合物半導体から構成される活性層を含む。樹脂体は、半導体メサ部を埋め込むように基板上に設けられており、基板を反らせる力を作用する。電極は、樹脂体及び半導体メサ部上に配置され、半導体メサ部に電気的に接続されている。導電体膜は、樹脂体及び半導体メサ部上に配置されており、導電体膜には、樹脂体の形成時の熱収縮によって樹脂体に生じる引っ張り応力を補償するよう圧縮応力が生じている。故に、導電体膜は、半導体光素子の基板の反りを低減するために役立つ。上記導電体膜は、クロム、タンタル、およびモリブデンのいずれか一または複数の元素から構成される。これらの金属、及びその合金は、半導体光素子の基板の反りを低減するために役立つ。
【0010】
本発明の半導体光素子は、樹脂体と半導体メサ部との間に絶縁性シリコン無機化合物膜を更に備えることができる。このような無機絶縁膜を設ければ、メサ部を保護できるので、半導体光素子の信頼性を向上できる。上記の導電体層により、基板の反り量が低減される。
【0011】
上記の基板はInP半導体基板であることができ、半導体メサ部は、クラッド層と、回折格子とを更に含むと好ましい。クラッド層は、活性層に光を閉じ込めるために役立つ。回折格子は、活性層と光学的に結合するように設けられている。この構造によれば、基板の反りが軽減される半導体レーザ素子が提供される。
【0012】
本発明の別の側面は、半導体光素子の製造方法である。この方法は、(a)III−V族化合物半導体から構成される活性層を有する半導体メサ部を基板上に形成する工程と、(b)半導体メサ部及び基板上に酸化アルミニウム膜を形成する工程と、(c)酸化アルミニウム膜上に樹脂体を形成する工程と、を備える。この製造方法では、酸化アルミニウム膜は、基板上に単独に成膜した場合に、樹脂体を形成する際の熱収縮によって生じる引っ張り応力を補償する圧縮応力が生じる成膜条件で形成される。
【0013】
酸化アルミニウム膜を形成する工程を備えない製造方法では、樹脂体が形成される工程の後に、樹脂体の収縮により基板の反りが大きくなる。しかしながら、樹脂部とメサ部との間に酸化アルミニウム膜が形成されているので、樹脂体により生じる基板の反りが軽減される。
【0014】
この製造方法では、酸化アルミニウム膜を、イオンビーム支援成膜法により形成することが好ましい。酸化アルミニウム膜をイオンビーム支援成膜法により形成すれば、樹脂体に生じる基板の反りを軽減できる膜を形成できる。イオンビーム支援成膜法では、イオンビームのエネルギーを調整すると成膜される薄膜の応力が変化するので、基板の反りを低減できる。
【0015】
半導体光素子の製造方法は、(a)III−V族化合物半導体から構成される活性層を有する半導体メサ部を基板上に形成する工程と、(b)所定の成膜条件で、半導体メサ部及び基板上に酸化アルミニウム膜を形成する工程と、(c)酸化アルミニウム膜上に樹脂体を形成する工程と、を備える。所定の条件は、酸化アルミニウム膜を基板上に単独に成膜した場合に2次元的な圧縮応力が生じるように決定されている。この成膜条件により酸化アルミニウム膜を形成する場合、樹脂体により生じる基板の反りを軽減できる。
【0016】
半導体光素子の製造方法は、(a)III−V族化合物半導体から構成される活性層を有する半導体メサ部を基板上に形成する工程と、(b)半導体メサ部が形成された基板上に樹脂体を形成する工程と、(c)樹脂体及び半導体メサ部上に金属膜を形成する工程と、(d)半導体メサ部に電気的に接続される電極を金属膜から形成する工程と、(e)クロム、タンタル、およびモリブデンのいずれか一または複数の元素から構成される導電膜を樹脂体及び半導体メサ部上に形成する工程と、(f)導電膜から導電体を形成する工程と、を備える。樹脂体が形成される工程の後に、樹脂体の収縮により基板が反る。しかし、導電膜を樹脂体及び半導体メサ部上に形成した後には、樹脂体により生じる基板の反りが軽減される。半導体光素子の製造方法では、導電膜をイオンビーム支援成膜法により形成すれば、樹脂体により生じる基板の反りを軽減できる膜を形成できる。
【0017】
半導体光素子の製造方法は、(a)III−V族化合物半導体から構成される活性層を有する半導体メサ部を基板上に形成する工程と、(b)半導体メサ部が形成された後に、基板上に樹脂体を形成する工程と、(c)樹脂体及び基板上に金属膜を形成する工程と、(d)クロム、タンタル、およびモリブデンのいずれか一または複数の元素から構成される導電膜を前記樹脂体及び前記基板上に形成する工程と、(e)導電膜から導電体を形成する工程と、(f)半導体メサ部に電気的に接続された電極を金属膜から形成する工程と、を備える。この製造方法では、導電膜を、基板上に単独に成膜したときに、樹脂体を形成する際の熱収縮によって生じる引っ張り応力を補償する2次元的な圧縮応力が生じるよう成膜できる成膜条件で形成する。樹脂体が形成される工程の後に、樹脂体の収縮により基板が反る。しかし、上記成膜条件により導電膜を形成する場合、導電膜を樹脂体及び半導体メサ部上に形成した後には、樹脂体により生じる基板の反りが軽減される。半導体光素子の製造方法では、導電膜をイオンビーム支援成膜法により形成すれば、樹脂体により生じる基板の反りを軽減できる膜を形成できる。
【0018】
本発明の半導体光素子の製造方法は、金属膜を形成する工程の後に、金属膜上に別の金属膜を形成する工程を更に備えることができる。金属膜は電子ビーム蒸着法により形成される。
【0019】
高エネルギー粒子を利用する成膜方法で金属膜を樹脂体上に堆積する場合に、高エネルギー粒子に晒された樹脂体の界面にリーク電流が生じる場合がある。しかしながら、電子ビーム蒸着によれば、リーク電流の増大が防止される。電子ビーム蒸着では、金属膜の応力を所望の範囲内の値にするために電子ビームの加速電圧を大きくすると、電子ビームの高エネルギーが原因となって半導体メサの側壁にダメージ層が形成されることがある。このダメージ層はリーク電流を流す経路となる場合がある。リークパスが形成されることを防ぐために、低ダメージの熱CVD(常圧CVD)法等のCVD法で絶縁膜をメサ周りに形成している。
【0020】
高エネルギー粒子を用いて形成された金属膜では、高エネルギー粒子が原因でコンタクト層の半導体表面にダメージ層が形成されて、金属電極と半導体層との間のコンタクト抵抗が増大することがある。この増大を防ぐために、低エネルギー粒子を用いる蒸着法により予めTi又はTi/Pt/Au等の電極膜を形成しておき、この電極膜上に、イオンビーム支援蒸着法でCr等の電極膜を形成することが好ましい。
【0021】
また、樹脂層に関しては、8.01×10-17ジュール(500eV)を越える高エネルギー粒子を用いる成膜法で、樹脂層の表面に電極膜を形成すると、樹脂のC−C結合が破壊され、構造の点で弱い層が樹脂層の表面に形成される場合がある。C−C結合が破壊された層に対する電極の密着性は低下し、上記高エネルギー粒子を用いる成膜法をデバイスの作製に適用することは好ましくない。したがって、低エネルギー粒子を用いる成膜法で樹脂層上に電極膜を形成した後に、応力緩和層として、イオンビーム支援成膜法で金属膜を形成することが望ましい。イオンビーム支援成膜法で成膜された金属膜の応力はイオン電流と加速電圧とにより決定されるので、低加速電圧で適切な応力が得られるイオン電流の条件において金属膜を成膜する必要がある。
【0022】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【0023】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら光通信用のDFB(Distributed Feedback)型半導体レーザ素子に係わる実施の形態を説明することにより、本発明の半導体光素子及び半導体光素子の製造方法を開示する。可能な場合には、同一の部分には同一の符号を付する。
【0024】
(第1の実施の形態)
図1は、本発明の実施形態の半導体レーザ素子を示す概略図である。半導体レーザ素子1は、基板2と、半導体メサ部10と、絶縁膜11と、酸化アルミニウム膜12といった薄膜と、樹脂体13と、第1の電極14と、第2の電極15とを備える。薄膜は、例えば、絶縁膜であることができる。基板2としては、n型InP半導体基板といったIII−V化合物半導体基板が例示される。半導体メサ部10は、基板2上に設けられている。絶縁膜11は、基板2上および半導体メサ部10の側面を覆うように設けられている。酸化アルミニウム膜12は、絶縁膜11上に設けられている。樹脂体13は、酸化アルミニウム膜12上に設けられている。電極14は、樹脂部13上に配置されており、半導体メサ部10に電気的に接続されるように設けられている。電極15は、基板2の裏面に設けられている。半導体レーザ素子1を得るために、複数の素子が形成されているウエハを基板2へ分割する。
【0025】
半導体メサ部10は、基板2上に設けられたバッファ層3と、バッファ層3上に設けられたクラッド層4と、クラッド層4上に設けられた活性層5と、活性層5上に設けられたクラッド層6と、クラッド層6上に設けられたキャップ層7と、キャップ層7上に設けられたコンタクト層8と、電流狭窄部9とを有する。半導体メサ部10では、クラッド層4、活性層5、およびクラッド層6が基板上に積層され、積層部を形成する。積層部は、所定の軸に沿って伸びる側面を有している。電流狭窄部9は、積層部に隣接して基板上に設けられており、電流を積層部に導くような電気的な障壁として作用する。バッファ層3とクラッド層4との境界面には、回折格子3aが設けられている。
【0026】
上記の層3〜8および電流狭窄部9について、材料およびドーパントを例示すれば
・基板2:n型InP基板
・バッファ層3:n型(Siドープ)InP
・クラッド層4:n型(Siドープ)InP
・活性層5:アンドープGaInAsP
・クラッド層6:p型(Znドープ)InP
・キャップ層7:p型(Znドープ)InP
・コンタクト層8:p型(Znドープ)InGaAs
・電流狭窄部9:高抵抗(Feドープ)InP
である。
【0027】
活性層5は、MQW(Multi-Quantum Well)構造またはSQW(Single Quantum Well)構造を含むことができる。活性層5のフォトルミネセンス光の波長は、1.55μm程度とすることができる。また、クラッド層4,6は、InPから構成されるため、活性層5に比べて、大きなバンドギャップエネルギーおよび小さな屈折率を有する。よって、クラッド層4,6は、活性層5に光を閉じ込めるクラッド層として働くとともに、活性層5にキャリアを閉じ込める障壁層としても働く。
【0028】
電流狭窄部9は、上記の通り、FeドープInPから構成されるため、クラッド層4,6および活性層5に比べて高い抵抗率を有する。このため、電流狭窄部9は、電流を活性層5に導くよう働く。
【0029】
電極14は、半導体メサ部10のコンタクト層8に電気的に接続されるように設けられている。電極14は、例えば、チタン(Ti)層、白金(Pt)層、および金(Au)層からなる積層物により構成される。好適な実施例では、Ti層、Pt層といった金属層は電子ビーム蒸着法により形成されることができる。電子ビーム蒸着法によれば、電極14内に働く応力を低減することができる。コンタクト層8は、電極14とコンタクト層8と間のオーミック接触性が容易に実現できる程度のキャリア濃度を有している。また、基板2の裏面に形成される電極15は、基板2とオーミック接触している。
【0030】
半導体レーザ素子1においては、絶縁層11は、酸化ケイ素(SiO2)といった絶縁性シリコン化合物膜から構成されている。SiO2膜をInP基板上に単独に堆積すると、InP基板は凹型に反る。この現象は、SiO2膜内には引っ張り応力が働いていることを示している。故に、半導体レーザ素子1に適用された場合にも、SiO2膜においては引っ張り応力が生じている。
【0031】
樹脂部13は、半導体レーザ素子1のキャパシタンスを低減すると共に半導体メサ部10を保護するために設けられている。樹脂部13は、半導体レーザ素子1においては、ビスベンゾシクロブテン(BCB)樹脂またはポリイミド樹脂といった感光性樹脂から構成されている。例えば、BCB膜はベーク中に収縮する。InP基板上にBCB膜を単独に形成したとき、BCB膜に生じる引っ張り応力は、InP基板を凹型に反らせる。このBCB膜内には、故に、半導体レーザ素子1に適用された場合でも、樹脂部13においては引っ張り応力が生じている。
【0032】
図1を参照すると、絶縁膜11と樹脂部13との間に酸化アルミニウム膜12が設けられている。酸化アルミニウム膜12は、好適な実施例では、イオンビーム支援成膜法により成膜される。酸化アルミニウム膜12の成膜条件は、基板2と同じ種類の基板上に形成された酸化アルミニウム膜に圧縮応力が生じるように決定される。つまり、基板は凸形に反る。よって、酸化アルミニウム膜12により、絶縁膜11および樹脂部13に生じている引っ張り応力を部分的に打ち消される。言い換えると、酸化アルミニウム膜12は、絶縁膜11および樹脂部13内に生じた応力を補償する応力補償層としての機能を有する。故に、このような酸化アルミニウム膜12は、基板2の反りを低減するために役立つ。
【0033】
(第2の実施の形態)
図面を参照しながら、本発明の実施の形態による半導体レーザ素子の製造方法を説明する。第2の実施形態においては、第1の実施形態の半導体レーザ素子1を製造する場合を説明する。
【0034】
(第1エピタキシャル工程)
半導体基板、例えばn型InPウエハ、といった基板2を用意する。基板2は、厚さが300から400マイクロメートル(μm)であり、直径が50ミリメートル(mm)程度であることができる。基板2上には、図2(A)に示す通り、バッファ膜30が形成される。
【0035】
(回折格子形成工程)
図2(B)を参照すると、バッファ膜30上に回折格子3aが形成されている。回折格子3aは、バッファ膜30の表層部に周期的なストライプ状の凹部を形成することにより得られる。回折格子3aの周期は、半導体レーザ素子1から放射されるべきレーザ光の波長に基づいて決定される。
【0036】
(第2エピタキシャル工程)
図3(A)を参照すると、回折格子3aが形成されたバッファ膜30上に、クラッド膜40、活性層膜50、およびクラッド膜60が形成されている。これらの膜は、エピタキシャル成長される。エピタキシャル成長のために、有機金属気相成長法(Organo-Metal Vapor Phase Epitaxy:OMVPE)を使用できる。半導体膜30,40,50,60の材料、ドーパント、および厚さを例示すると、
【0037】
・基板2:n型InPウエハ
・バッファ膜30:SiドープInP、300ナノメートル(nm)
・クラッド膜40:SiドープInP、厚さ550ナノメートル
・活性層膜50:アンドープGaInAsP、厚さ300ナノメートル
・クラッド膜60:ZnドープInP、厚さ200ナノメートル
である。
【0038】
(第1メサ形成工程)
図3(B)を参照すると、半導体ストライプ10aが形成されている。半導体ストライプ10aは以下のように形成される。クラッド膜60上にマスク層31を形成する。マスク層31は、絶縁性シリコン無機化合物膜からなるハードマスクであると好ましい。エッチングは、マスク層31を用いてブロムメタノール液を用いて行われ、半導体ストライプ10aが得られる。半導体ストライプ10aは、クラッド層4と、活性層5と、クラッド層6とを有する。エッチング工程の後には、半導体ストライプ10aはバッファ層30の主面上の第1の領域に形成され、第1の領域の両側には第2及び第3の領域があり、第2及び第3の領域には、バッファ膜30が露出している。なお、半導体ストライプ10aを形成するために、エッチングガス(CH4/H2又はCH4/H2/Cl2)を用いるドライエッチング法を適用することができる。
【0039】
(半導体埋込層形成工程)
図4(A)を参照すると、半導体ストライプ10aが半導体埋込層90により埋め込まれている。半導体埋込層90は、電流狭窄部を後の工程で形成するときに利用される。半導体埋込層90は、基板2及び半導体ストライプ10aの側面上にFeドープInPをOMVPEにより成長される。半導体埋込層90の成長後、マスク層31が除去される。
【0040】
(第3のエピタキシャル工程)
図4(B)を参照すると、半導体ストライプ10aおよび半導体埋込層90上にキャップ膜70、およびコンタクト膜80が形成されている。これらの膜の材料、ドーパント、および厚さを例示すれば、
【0041】
・キャップ膜70:ZnドープInP、厚さ200ナノメートル
・コンタクト膜80:ZnドープInGaAs、500ナノメートル
である。
【0042】
(第2メサ形成工程)
図5(A)を参照すると、半導体メサ部10が形成されている。半導体メサ部10は、以下のように形成される。すなわち、先ず、コンタクト膜80上にマスク層32を形成する。マスク層32を用いて、バッファ膜30、半導体埋込層90およびキャップ膜70並びにコンタクト膜80を基板2が露出されるまでウエットエッチングする。InPから構成されるバッファ膜30、半導体埋込層90及びキャップ膜70をエッチングするために、塩酸と純水との混合液をエッチング液として使用できる。また、InGaAsから構成されるコンタクト膜80をエッチングするために、硫酸、過酸化水素水及び純水の混合液を使用できる。
【0043】
エッチングにより、半導体メサ部10が形成された。半導体メサ部10は、所定の軸方向に伸びる活性層5を含む半導体ストライプ10aと、バッファ膜30から形成されたバッファ層3と、キャップ膜70から形成されたキャップ層7と、コンタクト膜80から形成されたコンタクト層8と、半導体埋込層90から形成された電流狭窄部9とを有する。
【0044】
なお、コンタクト膜80、キャップ膜70、クラッド膜60、活性層膜50、クラッド膜40、およびバッファ膜30をエッチングすることにより所定の軸方向に伸びるトレンチを形成して、これらのトレンチにより半導体メサ部10を画定するようにしてもよい。
【0045】
(絶縁膜形成工程)
図5(B)を参照すると、半導体メサ部10及び基板2を覆うように絶縁膜11が形成されている。絶縁膜11は、例えば、CVD法により形成される。絶縁膜11の厚さは、例えば、350ナノメートル程度である。絶縁膜11は、SiO2、窒化シリコン、またはシリコンオキシナイトライドといった絶縁性シリコン無機化合物から構成される。SiNやSiONといった材料も引っ張り応力を加える膜になる。
【0046】
(酸化アルミニウム膜形成工程)
図6(A)を参照すると、酸化アルミニウム膜12といった薄膜が絶縁膜11上に形成されている。引き続いて、イオンビーム支援成膜装置を用いて酸化アルミニウム膜を形成する手順について説明する。
【0047】
図8は、酸化アルミニウム膜12を形成するためのイオンビーム支援成膜装置を示す概略図である。成膜装置100は、真空槽101と、真空槽101に接続された真空ポンプ102と、真空槽101および真空ポンプ102の間に設けられたメインバルブ103とを備える。成膜装置100は、また、真空槽101の内部に、基板2を保持する基板ホルダ111と、原料Sを保持する原料ホルダ112と、基板ホルダ111と原料ホルダ112との間に設けられたシャッタ110と、原料Sに照射される電子線E1の発生源としてのフィラメント113とを備える。また、成膜装置100は、真空槽101の外部にイオンビーム源となるガスが充填されるシリンダ141と、シリンダ141からのガスの流量を制御する流量制御器142とを有する。シリンダ141には、アルゴン(Ar)ガス又は酸素(O2)ガスが充填されている。流量制御器142は、質量流量調整器142a及び圧力調整器142bを含む。さらに、成膜装置100は、シリンダ141からのガスをイオン化して基板2へと供給するイオン源120を有する。イオン源120には電源131が接続されている。電源131は、可変電圧源131aおよび電流計131bを含む。対向電極(図示せず)は、フィラメントと対向するように設けられており、またフィラメントからの電子流を加速するために利用される。この電子流によりガスがイオン化され、イオン化されたガスは、加速電極(図示せず)により加速されて基板2へ至る。
【0048】
成膜装置100を用いて、酸化アルミニウム膜12は次のように成膜される。絶縁膜11が形成された基板2を基板ホルダ111に取り付けて、Al2O3ペレットといった原料Sを原料ホルダ112に供給する。真空槽101内を2×10-2Pa程度の真空度にまで真空排気した後、原料Sを加熱する。加熱は、フィラメント113に所定の電流を流して当該フィラメント113から電子線Esを原料Sに放射することにより行われる。加熱により、原料SからAl2O3の構成分子または原子が放出される。シリンダ141からArガスを所定流量で供給するとともに、電源131からイオン源120へ所定のイオンビーム電流を供給する。この電流により、イオン源120からArイオンが放射される。シャッタ110を開けると、基板2上に酸化アルミニウム膜が成膜される。
【0049】
フィラメント113へ流す電流、Arガス流量、イオンビーム電流、真空槽101内の真空度、および成膜時間といった成長条件は、酸化アルミニウム膜を基板2と実質的に同等の基板に成膜したときに酸化アルミニウム膜に2次元的な圧縮応力が生成されるように決定される。同等の基板とは、材料、厚さおよび直径が基板2とほぼ等しいことを意味する。
【0050】
(樹脂部形成工程)
図6(B)を参照しながら、樹脂部13を形成する工程を説明する。酸化アルミニウム膜12上にBCB樹脂を塗布する。このBCB樹脂に熱処理を施すとBCB樹脂が硬化する。熱処理の条件としては、摂氏250度(℃)程度の熱処理温度及び1時間程度の熱処理時間が例示される。BCB樹脂は、酸化アルミニウム膜12および絶縁膜11に覆われた半導体メサ部10を埋め込むように樹脂部13が形成される。例えば、BCB樹脂の厚さは、熱処理後の厚さが7マイクロメートル(μm)程度となるよう調整されると好ましい。以上により、樹脂部13を形成する工程が終了する。
【0051】
(電極形成工程)
図7(A)に示されるように、樹脂部13上にマスク層33が形成される。マスク層33は、電極が形成されるべき部分に開口部33aを有する。マスク層33を用いて、樹脂部13、酸化アルミニウム膜12、および絶縁膜11をエッチングして電極用の開口部を形成する。この開口部の底面にはコンタクト層8が露出している。例えば、プラズマエッチングを用いることができ、CF4(又はSF6)およびO2といったプロセスガスが樹脂部13をエッチングするために使用できる。酸化アルミニウム膜12をエッチングするためには、ArとCl2の混合ガス又はCl2をエッチングガスとして使用でき、絶縁膜11をエッチングするためには、CF4をエッチングガスとして使用できる。
【0052】
マスク層33を除去した後、レジストマスク層を形成する。レジストマスク層は、例えば、電極の形状と同じ開口部を有する。レジストマスク層を残した状態で、Ti膜、Pt膜、Au膜といった金属膜を順に電子ビーム蒸着する。各層の膜厚を例示すれば、Ti膜およびPt膜の厚さは50ナノメートル程度であり、Au膜の厚さは450ナノメートル程度である。この蒸着後、レジストマスク層34をリフトオフすると、図7(B)に示すように、電極14が得られる。Ti膜は、Auの半導体領域へのマイグレーションを防止するために用いられている。
【0053】
次いで、基板2の裏面を研磨して 例えば、100マイクロメートル程度の厚さにする。基板の裏面に電極15を形成する。基板2上には多数の半導体レーザ素子1が形成されているので、基板2を劈開して個々の半導体レーザ素子1に分離する。
【0054】
以上の製造方法によれば、絶縁膜11と樹脂部13との間に酸化アルミニウム膜12が形成される。本実施の形態では、酸化アルミニウム膜12は、イオンビーム支援成膜法で形成される。その成膜条件は、酸化アルミニウム膜を基板2と同等の基板上に単独に成膜したときに当該酸化アルミニウム膜に2次元圧縮応力が生じるように決定される。酸化アルミニウム膜12は、絶縁膜11および樹脂部13が基板に及ぼす力を部分的に打ち消すように働く。この働きにより、基板2の反りが軽減される。
【0055】
(第3の実施形態)
図9は、第3の実施形態の半導体レーザ素子を示す概略図であり、樹脂埋込部を有する半導体レーザ素子51を示している。半導体レーザ素子51は、クロム(Cr)から構成される導電体層を有しており酸化アルミニウム膜12を有していない点で、第1の実施形態の半導体レーザ素子1と異なる。
【0056】
図9を参照しながら、半導体レーザ素子51を詳細に説明する。半導体レーザ素子51は、基板2と、半導体メサ部10と、絶縁膜11と、樹脂部13と、電極14と、電極15と、導電体層52とを有する。基板2は、n型InPから構成される。半導体メサ部10は、基板2上に設けられている。絶縁膜11は、基板2の上面および半導体メサ部10の側面を覆う。樹脂部13は、絶縁膜11上に設けられている。電極14は、半導体メサ部10に電気的に接続するとともに樹脂部13上に配置される。導電体層52は、樹脂部13上及び/又は電極14上に設けられることができる。電極15は、基板2の裏面に設けられている。
【0057】
第3の実施の形態における半導体メサ部10は、第1の実施形態の半導体レーザ素子1と同様の構成を有する。また、絶縁膜11、樹脂部13、電極14、および電極15は、第1の実施形態の半導体レーザ素子1と同様の構造を有する。
【0058】
導電体層52は、例えばCrから構成される。また、導電体層52は、例えばイオンビーム支援成膜法により成膜される。導電体層52は、基板2と実質的に同等な基板上に当該導電膜を単独に堆積した場合に当該導電膜に2次元的な圧縮応力が働くような条件で成膜される。つまり、この基板が凸型に反る。故に、導電体層52により、絶縁膜11および樹脂部13が基板に及ぼす力の一部を打ち消される。基板2の反り量が低減される。
【0059】
図9を参照すると、導電体層52は、電極14とほぼ同じ平面形状に形成されている。導電体層52は基板2上に局所的に設けられているけれども、導電体層52は、基板2上のほぼ全体に設けられることができ、また電極14が形成されている領域と異なる領域に形成されることができる。これらの形態の導電体層によっても、基板2の反りが軽減される。
【0060】
(第4の実施の形態)
引き続いて、半導体レーザ素子51の製造方法について説明する。第1の実施形態と同じように、第1エピタキシャル工程、回折格子形成工程、第2エピタキシャル工程、第1メサ形成工程、半導体埋込層形成工程、第3のエピタキシャル工程、第2メサ形成工程を順に実施する。図10(A)に示されるように、酸化アルミニウム膜を形成すること無く、第1の実施の形態と同様に、絶縁膜形成工程を行う。絶縁膜形成工程により、絶縁膜53が形成される。絶縁膜形成工程の後に、第1の実施の形態と同様に、樹脂部形成工程を行う。樹脂部形成工程により、図10(B)に示されるように、絶縁膜11上に樹脂部13が形成される。
【0061】
図11(A)に示されるように、樹脂部54及び絶縁膜53をエッチングし、絶縁膜53及び樹脂部54に開口部53a、54aを形成する。開口部53a、54aは、コンタクト層8に到達している。図11(B)に示されるように、開口部53a、54aを形成した後に、マスク層55を形成する。マスク層55は、レジストから形成できる。マスク層55は、開口部55aを有する。図12(A)に示されるように、マスク層55を形成した後に、コンタクト層8及びマスク層55上に、Ti膜、Pt膜、Au膜といった金属膜56、並びにCr膜といった導電膜57を順に蒸着する。この蒸着には、図8に示された成膜装置100を使用できる。Cr膜は、Arイオンを基板2に照射しながら蒸着されることが好ましい。Arイオンの照射条件は、基板2と同じ基板にCr膜を単独に成膜する場合にこのCr膜に圧縮応力が働くように決定される。Ti膜、Pt膜及びAu膜は、Arイオンを基板2に照射することなく蒸着されることが好ましい。
【0062】
蒸着工程において、電極となるべきTi膜、Pt膜、およびAu膜と、導電体層となるべきCr膜とが形成された。蒸着後、マスク層をリフトオフすると、図12(B)に示されるように、電極56aおよび導電体層57aが得られる。
【0063】
次に、基板2の厚さが100マイクロメートル程度となるまで基板2をその裏面から研磨する。研磨された裏面に電極15を形成する。半導体レーザ素子51を得るために、基板2を劈開する。
【0064】
本実施の形態では、金属層及び導電層を単一のリフトオフ処理により形成したけれども、本発明は、このような実施の形態に限定されない。例えば、金属層のリフトオフ処理は、導電層のリフトオフ処理と別個に行われることができる。故に、金属層は、導電層の形状と異なるように形成でき、また導電層と別の領域に形成することができる。また、金属膜の形成工程及び導電膜の形成工程の順序は、入れ替え可能である。さらに、金属層の形成工程及び導電層の形成工程の順序は、入れ替え可能である。加えて、金属膜の形成工程の後に金属層の形成工程を行うこと、及び、導電膜の形成工程の後に導電層の形成工程を行うことという制限が満たされる範囲で、これら4工程の順序を入れ替えできる。
【0065】
(第5の実施の形態)
図13は、本発明の別の実施の形態の半導体レーザ素子を示す概略図である。図14は、図13に示された半導体レーザ素子を示す平面図である。半導体レーザ素子51aは、第3の実施の形態と同様に、クロム(Cr)から構成される導電体層を備えている。半導体レーザ素子51aは、基板2と、半導体メサ部10と、絶縁膜11と、樹脂部13と、電極14aと、電極15と、導電体層52aとを有する。半導体メサ部10は、基板2の主面上に設けられている。半導体レーザ素子51aは、一対のトレンチ溝53を有しており、トレンチ溝53及びコンタクト層8上に樹脂部が設けられている。電極14aは、半導体メサ部10に電気的に接続されるとともに樹脂部13上に配置される。導電体層52aは、樹脂部13上及び電極14a上に設けられている。導電体層52aは、例えばCrから構成される。また、導電体層52aは、例えばイオンビーム支援成膜法により成膜される。導電体層52aにより、絶縁膜11及び樹脂部13が基板に及ぼす力の一部を打ち消される。基板2の反り量が低減される。
【0066】
図14を参照すると、導電体層52aは、電極14aとほぼ同じ平面形状に形成されている。導電体層52aは、樹脂体13の表面のほぼ半分の領域に設けられている。この形態の導電体層によれば、基板2の反りが軽減される。導電体層52aの下には樹脂体13が設けられているので、半導体レーザの電極の寄生キャパシタンスを実用上問題にならない程度の増加で、大きな面積の導電体層52aを設けることができる。詳述すれば、基板の20の主面に交差すると共に半導体メサ部10を通過する平面によって、半導体レーザ素子51aを二つの部分に分割するとき、導電体層52aは、分割された一方の領域及び半導体メサ部10上に設けられている。導電体層52aは、一対のトレンチ溝53の間に設けられており、また、半導体レーザ素子51aの分割された一方の部分においては、一対のトレンチ溝53の一方の上を越えて伸びている。好適な実施例としては、導電体層52aは、半導体レーザ素子51aの分割された一方の部分の表面積の70パーセント以上90パーセント以下の領域上に設けられている。半導体レーザ素子51aの分割された他方の部分上においては、導電体層52aは、半導体メサ部10からトレンチ溝53上を越えて伸びていない。また、半導体レーザ素子51aの分割された他方の部分上には、樹脂部が無くてもよい。なお、導電体層52aは、電極14が形成されている領域と異なる領域に形成されることができる。
【0067】
(第6の実施の形態)
本実施の形態では、基板の反り量を考察する。半導体レーザ素子Cを、酸化アルミニウム膜の形成工程を除き、第1の実施形態にて説明した製造方法に従って作製する。半導体レーザ素子Cのための基板は、400マイクロメートル程度の厚さ、50ミリメートル程度の直径を有するn型InP基板を用いる。また、厚さ350ナノメートルの絶縁膜が半導体メサ部及び基板上に設けられている。厚さ7マイクロメートルの樹脂部が絶縁膜上に形成される。厚さが100マイクロメートル程度となるように、基板を研磨している。半導体レーザ素子Cは、酸化アルミニウム膜12を有していない点を除き、第1の実施形態の半導体レーザ素子1と同一の構成を有する。
【0068】
基板を研磨した後に、基板の反りの量δを測定した。基板の反り量δ(デルタ)は180マイクロメートルであることが分かった。反りの量δ(デルタ)は、図15(A)及び図15(B)に示す通りに定義される。図15(A)及び図15(B)は、基板S及び膜Fを示す。膜Fは、基板S上に形成されている。膜Fは、半導体レーザ素子Cの半導体メサ部、絶縁膜、樹脂部および電極を示している。
【0069】
半導体レーザ素子Cの製造方法においては、基板の裏面に電極を形成した後に、基板に所定の圧力を加えて基板を劈開する。基板に比較的大きい反り量δが生じている場合には、圧力が均等に加わらなくので、劈開されない部分が生じる場合や、劈開により得られるチップが欠ける場合がある。本発明者の知見によれば、直径50ミリメートルのInP基板において反り量δ(デルタ)の絶対値が100マイクロメートル以下であれば、チップの欠けを十分に防止できると共に基板面全体にわたって劈開することが可能である。
【0070】
また、基板の反りは、劈開だけでなくフォトリソグラフィにも悪影響を与える。樹脂部13を形成した後、電極14用のコンタクト孔を設けるためのマスク層33が形成される。このときに基板2に100マイクロメートル程度の反りがあると、基板2の中央部と周辺部とでは、マスク層33の位置精度に相違が生じる。本発明者の知見によれば、基板2の反りの量δ(デルタ)が100マイクロメートルを超えるほど大きい場合には、基板2の中央部に形成されるマスク層33を高い位置精度で形成すると、基板2の周辺部に形成されるマスク層33は1マイクロメートル程度ずれるといった事態にもなり得る。半導体ストライプ10aの幅は1〜数マイクロメートルなので、マスク層の位置が1マイクロメートル程度ずれると、電極のコンタクト抵抗に大きな影響が生じることとなる。基板2の反りの量δが100マイクロメートル以下であれば、マスク層33の位置精度を基板2面内で均一とすることができる。
【0071】
基板の反り量δ(デルタ)を100マイクロメートル以下まで低減するために、本発明者は以下の検討を行った。基板2と同じ基板上に、SiO2膜、BCB樹脂膜、および酸化アルミニウム膜をそれぞれ単独に成膜した。酸化アルミニウム膜は成膜装置100を用いて成膜され、上記の酸化アルミニウム膜の成膜時のイオンビーム電流は5ミリアンペア、加速エネルギ電圧40Vとした。それぞれの基板について反り量δ(デルタ)を測定し、膜の単位厚さあたりの応力σを求めると、以下の結果が得られた。
【0072】
・SiO2膜:1.5×108 Pa
・BCB膜:1.5×107 Pa
・酸化アルミニウム膜:−1×108 Pa
なお、本発明者の知見によれば、成膜された酸化アルミニウム膜内の応力は、イオンビーム電流に大きく依存することが分かっている。酸化アルミニウム膜の好適な成膜条件は、イオンビーム電流を調整することにより得られる。
【0073】
以下の式(1)を用いて、単位厚さ当りの応力σ(シグマ)を計算した。正号は引っ張り応力を示し、負号は圧縮応力を示す。
【0074】
【数1】
半導体レーザ素子Cの基板の反り量δ(デルタ)が、裏面研磨後において100マイクロメートル(μm)程度である場合、この基板に働く応力は、式(1)から、85Pa・mとなる。よって、半導体レーザ素子1における酸化アルミニウム膜12の厚さをtとすると、
【0075】
1.5×108Pa×350×10-9メートル(m)
+ 1.5×107Pa×7×10-6メートル(m)
−1×108Pa×t ≦ 85 Pa・m ・・・ (2)
が得られる。これを整理すると
t ≧ 0.72 マイクロメートル(μm)
となる。
【0076】
第1の実施の形態の半導体光素子における酸化アルミニウム膜12がより厚い場合、基板2は凸型に反ることとなる。本発明者の知見によれば、基板2が凸型に反った場合にも、その反り量δを100マイクロメートル以下にする必要がある。基板2が凸型に反り、その反り量δが100マイクロメートル(μm)であったとすると、応力が−85Pa・mとなるため、
【0077】
−85 Pa・m ≦ 1.5×108Pa×350×10-9メートル(m)
+ 1.5×107Pa×7×10-6メートル(m)
−1×108Pa×t ・・・ (3)
を整理すると、
t ≦ 2.42 マイクロメートル(μm)
となる。
【0078】
したがって、酸化アルミニウム膜12の厚さtが0.68マイクロメートル以上2.38マイクロメートル以下であれば、基板2の反り量δを100マイクロメートル以下にできる。また、酸化アルミニウム膜12の厚さtが1.6マイクロメートルのときに、全応力が0になる。半導体レーザ素子1においては、酸化アルミニウム膜12は0.68マイクロメートル以上2.38マイクロメートル以下の厚さを有することが好適である。
【0079】
本発明者は、半導体レーザ素子51における導電体層52についても同様の検討を行った。以下、その結果について説明する。SiO2膜およびBCB樹脂膜に加え、電極14を構成する金属についても応力を求める。すなわち、Ti膜、Pt膜、およびAu膜の単位厚さ当りの応力σ(シグマ)は、
【0080】
・Ti膜:−6×108 Pa
・Pt膜:1×109 Pa
・Au膜:2×107 Pa
である。
【0081】
本発明者の実験によれば、成膜装置100を用いてCr膜をInP基板上に形成する場合、イオンビーム電流が65ミリアンペア程度以下であると引っ張り応力が働き、65ミリアンペア程度を超えると圧縮応力が働く。Cr膜に働く単位厚さ当りの応力σは、イオンビーム電流を100ミリアンペアであるとき、−5×108 Paである。
【0082】
発明者は、以上のようにして求めた応力σの値を用いて、上記の式(2)および(3)と同様に計算を行っている。この結果として、導電体層52の好適な厚さは98ナノメートル以上438ナノメートル以下であることが得られている。特に、導電体層52の厚さを360ナノメートルとすれば、全応力を0とすることができる。半導体レーザ素子51を製造する際には、導電体層52の厚さが98ナノメートル以上438ナノメートル以下となるように成膜時間が調整される。
【0083】
以上、幾つかの実施形態を参照しながら、本発明に係る半導体光素子を説明したが、本発明はこれらに限定されることなく、種々の変形が可能である。例えば、本発明に係る半導体光素子は、DFB型の半導体レーザ素子に限らず、DBR(Distributed Bragg Reflector)型半導体レーザ素子、半導体光増幅素子であることができる。また、半導体光増幅素子又は半導体レーザ素子と、この素子からの光を変調する半導体変調器とが同一チップ内に設けられて構成される光集積素子であってもよい。
【0084】
酸化アルミニウム膜12および導電体層52の好適な厚さの検討結果について説明したが、上に示した結果は、例示である。製造する素子を構成する絶縁膜および樹脂部の厚さ、基板の直径および材質に基づいて上記の説明と同様の検討を行って、酸化アルミニウム膜12又は導電体層52厚さを決定する必要がある。
【0085】
また、導電体層52をCrから構成し、イオンビーム支援成膜法により形成する場合には、イオンビーム電流により、Cr膜内の単位厚さ当りの応力σ(シグマ)を調整できる。応力σ(シグマ)により、酸化アルミニウム膜12又は導電体層52といった応力補償層としての好適な厚さは変わる。
【0086】
樹脂部13は、BCB樹脂に限らず、ポリイミドから構成されてもよい。ポリイミドからなる樹脂膜をInP基板に単独に形成すると、ポリイミドを塗布した後のベークの際にポリイミドが収縮するため、InP基板は凹型に反ることとなる。したがって、半導体レーザ素子1の樹脂部をポリイミドから構成する場合にも、基板2には凹型に反るよう応力が掛かることになる。しかしながら、半導体レーザ素子1は、酸化アルミニウム膜12を有しているため、基板2の反りが軽減される。
【0087】
第1の実施形態においては、絶縁膜11を介することなく、半導体メサ部10上に酸化アルミニウム膜12を直接形成するようにしてもよく、第3の実施形態のおいては半導体メサ部10上に樹脂部13を直接に形成することができる。
【0088】
酸化アルミニウム膜12および導電体層52を形成する際、成膜装置100において、Arイオンを基板2に照射するようにしたが、Arイオンに限らず、酸素イオンを照射するようにしてもよい。
【0089】
第3の実施形態における導電体層52はCrから構成されたが、タンタル(Ta)、およびモリブデン(Mo)のいずれから構成されてもよい。また、これら3つの金属のうち2種類又は3種類からなる多層膜であってもよい。このような導電体層を構成する場合には、半導体光素子が形成される基板と同じ基板上にイオンビーム支援成膜法により当該導電体層を成膜し、導電体層となるべき膜に2次元的な圧縮応力が働くよう成膜条件を最適化する必要がある。また、導電体層52は、Ti膜を備えることができる。電極がTi膜を備える場合には、2つのTi膜が基板上に設けられる。上層Ti膜の膜厚は下層Ti膜の厚さより大きい。この理由は、下層Ti膜がAuのマイグレーションに対するストッパ膜の機能を発揮できる程度の厚さを備えれば十分であるからであり、下層Ti膜の膜厚はAu膜よりも薄いけれども、上層Ti膜は、下層Ti膜の膜厚程度では機能せず、半導体チップの反りを低減できる程度の膜厚を有することが必要であるからである。このことを例示的に説明すれば、下層Ti膜の厚さは50ナノメートル程度であり、一方、上層Ti膜の厚さは、基板の反りを補償するために、81ナノメートル(810オングストローム)以上であることが好ましい。また、上層Ti膜の厚さは、基板の反りを適切に補償するために、365ナノメートル(3650オングストローム)以下であることが好ましい。
【0090】
さらに、イオンビーム支援成膜装置は、上述の成膜装置100に限定されることはない。成膜装置100のイオン源120は、フィラメントからの電子線によりガスをイオン化する構成を備えるが、冷陰極型またはプラズマ陰極型のイオン源であってよい。また、導電体層52は、イオンビーム支援成膜法でなく、スパッタ法により成膜されてよい。成膜条件は、導電体層となるべき膜に2次元的な圧縮応力が働くよう成膜条件を予め求めることが必要である。
【0091】
例えば、基板が反っていると、フォトリソグラフィにおいて露光精度が悪化する。また、チップ化工程の前に、基板の裏面を研磨する際に基板が割れてしまうこともある。さらに、チップ化工程においては、基板を劈開する際に基板面内で均一な力を加えることができなくなり、劈開できない部分が生じたり、チップが欠けたりしてしまう場合もある。しかしながら、本実施の形態によれば、基板の反りを低減できる構成を有する半導体光素子、及び半導体光素子の製造方法が提供される。
【0092】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者により認識される。すなわち、本実施の形態に示された構成は例示であり、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、本実施の形態では、これに限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正および変更に権利を請求する。
【0093】
【発明の効果】
以上説明したように、本発明に係る半導体光素子によれば、基板の反りを低減できる構成を有する半導体光素子、及び半導体光素子の製造方法が提供される。
【図面の簡単な説明】
【図1】図1は、第1の実施形態による半導体レーザ素子を示す概略図である。
【図2】図2(A)及び図2(B)は、第2の実施形態による半導体レーザ素子の製造工程を示す図である。
【図3】図3(A)及び図3(B)は、第2の実施形態による半導体レーザ素子の製造工程を示す図である。
【図4】図4(A)及び図4(B)は、第2の実施形態による半導体レーザ素子の製造工程を示す図である。
【図5】図5(A)及び図5(B)は、第2の実施形態による半導体レーザ素子の製造工程を示す図である。
【図6】図6(A)及び図6(B)は、第2の実施形態による半導体レーザ素子の製造工程を示す図である。
【図7】図7(A)及び図7(B)は、第2の実施形態による半導体レーザ素子の製造工程を示す図である。
【図8】図8は、酸化アルミニウム膜を形成するに好適な成膜装置の構成を示す概略図である。
【図9】図9は、第3の実施形態の半導体レーザ素子を示す概略図である。
【図10】図10(A)及び図10(B)は、第3の実施形態の半導体レーザ素子の製造工程を示す図である。
【図11】図11(A)及び図11(B)は、第3の実施形態の半導体レーザ素子の製造工程を示す図である。
【図12】図12(A)及び図12(B)は、第3の実施形態の半導体レーザ素子の製造工程を示す図である。
【図13】図13は、第5の実施形態の半導体レーザ素子を示す概略図である。
【図14】図14は、第5の実施形態の半導体レーザ素子を示す平面図である。
【図15】図15(A)は、凹形に反る基板における反り量δの定義を示す図であり、図15(B)は、凸形に反る基板における反り量δの定義を示す図である。
【符号の説明】
1,51・・・半導体レーザ素子、2・・・基板、3・・・バッファ層、3a・・・回折格子、4・・・クラッド層、5・・・活性層、6・・・クラッド層、7・・・キャップ層、8・・・コンタクト層、9・・・電流狭窄部、10a・・・第1メサ、10b・・・第2メサ、10・・・半導体メサ部、11・・・絶縁膜、12・・・酸化アルミニウム膜、13・・・樹脂部、14・・・電極、15・・・電極、30・・・バッファ膜、31,32,33・・・マスク層、34・・・レジストマスク層、40・・・クラッド膜、50・・・活性層膜、52・・・導電体層、60・・・クラッド膜、70・・・キャップ膜、80・・・コンタクト膜、90・・・半導体埋込層、100・・・成膜装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor optical device and a method for manufacturing the semiconductor optical device.
[0002]
[Prior art]
In an optical communication system that provides high-speed optical communication, semiconductor optical elements such as semiconductor laser elements are required to operate at high speed as the communication speed increases. This semiconductor optical device has a semiconductor optical waveguide including an active layer, and trenches provided on both sides of the semiconductor optical waveguide.
[0003]
[Problems to be solved by the invention]
In order to operate the semiconductor optical device at higher speed, it is necessary to reduce the parasitic capacitance in the semiconductor optical device. The inventor has considered a structure in which a semiconductor optical waveguide of a semiconductor optical element is embedded with a resin body in order to reduce parasitic capacitance. When a semiconductor optical device having this structure is manufactured, a resin body that embeds the semiconductor optical waveguide portion is formed on the substrate. Since the resin body is formed to a height that is approximately the same as the height of the semiconductor optical waveguide, the resin is applied to a thickness of about several microns. Therefore, the resin body cannot be made thinner. In addition, after the resin is applied, the entire substrate is subjected to heat treatment in order to cure the resin body. By this heat treatment, the resin body shrinks. The force due to the thick resin body is transmitted to the substrate, and the substrate warps in a concave shape. Since the warpage of the substrate has various adverse effects, it is required to reduce the amount of warpage of the substrate.
[0004]
Therefore, an object of the present invention is to provide a semiconductor optical device having a configuration capable of reducing the warpage of the substrate, and a method for manufacturing the semiconductor optical device.
[0005]
[Means for Solving the Problems]
One aspect of the present invention relates to a semiconductor optical device. The semiconductor optical device includes a substrate, a semiconductor mesa portion, and a resin body. The semiconductor mesa portion includes an active layer composed of a III-V group compound semiconductor and is provided on the substrate. The resin body is provided on the substrate so as to embed the semiconductor mesa portion, and acts to warp the substrate. Therefore, the substrate of this semiconductor optical device is warped. However, the semiconductor optical device further includes a thin film provided between the resin body and the semiconductor mesa portion. Since the thin film is provided so as to weaken the force applied to the substrate by the resin body, the warpage of the substrate of the semiconductor optical device can be reduced.
[0006]
The semiconductor optical device includes a substrate, a semiconductor mesa portion, a resin body, and a thin film. The semiconductor mesa portion includes an active layer composed of a III-V group compound semiconductor and is provided on the substrate. The resin body is provided so as to embed the semiconductor mesa portion. The thin film includes an aluminum oxide film, and the aluminum oxide film is provided between the resin body and the semiconductor mesa portion.In the aluminum oxide film, a compressive stress is generated so as to compensate for the tensile stress generated in the resin body due to thermal contraction during the formation of the resin body.The aluminum oxide film is useful for weakening the force that the resin body applies to the substrate. Therefore, the warpage of the substrate of this semiconductor optical device is reduced.
[0007]
The semiconductor optical device can further include an insulating silicon compound film between the thin film and the semiconductor mesa portion. By providing such an insulating silicon compound film, the mesa portion can be protected, so that the reliability of the semiconductor optical device can be improved. Although the addition of the insulating silicon compound film serves to increase the warpage of the substrate, the thin film serves to weaken the force applied to the substrate by the insulating silicon compound film and the resin body.
[0008]
The semiconductor optical device of the present invention includes a substrate, a semiconductor mesa portion, a resin body, an electrode,Conductor filmIs provided. In this semiconductor optical device, the semiconductor mesa portion is provided on the substrate and includes an active layer composed of a III-V compound semiconductor. The resin body is provided on the substrate so as to embed the semiconductor mesa portion, and acts to warp the substrate. The electrode is disposed on the resin body and the semiconductor mesa portion and is electrically connected to the semiconductor mesa portion.Conductor filmIs disposed on the resin body and the semiconductor mesa portion,The conductive film is subjected to compressive stress so as to compensate for the tensile stress generated in the resin body due to thermal contraction during the formation of the resin body.. Therefore,Conductor filmIs useful for reducing the warpage of the substrate of the semiconductor optical device.The conductor film is made of one or more elements of chromium, tantalum, and molybdenum. These metals and their alloys are useful for reducing the warpage of the substrate of the semiconductor optical device.
[0010]
The semiconductor optical device of the present invention can further include an insulating silicon inorganic compound film between the resin body and the semiconductor mesa portion. By providing such an inorganic insulating film, the mesa portion can be protected, so that the reliability of the semiconductor optical device can be improved. The amount of warpage of the substrate is reduced by the conductor layer.
[0011]
The substrate may be an InP semiconductor substrate, and the semiconductor mesa portion preferably further includes a cladding layer and a diffraction grating. The cladding layer serves to confine light in the active layer. The diffraction grating is provided to optically couple with the active layer. According to this structure, a semiconductor laser device in which the warpage of the substrate is reduced is provided.
[0012]
Another aspect of the present invention is a method for manufacturing a semiconductor optical device. This method includes (a) a step of forming a semiconductor mesa portion having an active layer made of a III-V group compound semiconductor on a substrate, and (b) a step of forming an aluminum oxide film on the semiconductor mesa portion and the substrate. And (c) forming a resin body on the aluminum oxide film.In this manufacturing method, the aluminum oxide film is formed under film forming conditions that generate a compressive stress that compensates for the tensile stress generated by thermal shrinkage when forming the resin body when the film is formed alone on the substrate..
[0013]
In the manufacturing method that does not include the step of forming the aluminum oxide film, the warpage of the substrate increases due to the shrinkage of the resin body after the step of forming the resin body. However, since the aluminum oxide film is formed between the resin portion and the mesa portion, the warpage of the substrate caused by the resin body is reduced.
[0014]
In this manufacturing method, the aluminum oxide film is preferably formed by an ion beam assisted film formation method.When the aluminum oxide film is formed by an ion beam assisted film formation method, a film capable of reducing the warpage of the substrate generated in the resin body can be formed. In the ion beam assisted film formation method, when the ion beam energy is adjusted, the stress of the thin film to be formed changes, so that the warpage of the substrate can be reduced.
[0015]
A method of manufacturing a semiconductor optical device includes: (a) a step of forming a semiconductor mesa portion having an active layer composed of a III-V compound semiconductor on a substrate; and (b) a semiconductor mesa portion under predetermined film forming conditions. And a step of forming an aluminum oxide film on the substrate, and (c) a step of forming a resin body on the aluminum oxide film. The predetermined condition is determined so that a two-dimensional compressive stress is generated when an aluminum oxide film is independently formed on the substrate. When the aluminum oxide film is formed under these film formation conditions, the warpage of the substrate caused by the resin body can be reduced.
[0016]
A method of manufacturing a semiconductor optical device includes: (a) a step of forming a semiconductor mesa portion having an active layer made of a III-V group compound semiconductor on a substrate; and (b) a step of forming a semiconductor mesa portion on the substrate on which the semiconductor mesa portion is formed. A step of forming a resin body, (c) a step of forming a metal film on the resin body and the semiconductor mesa portion, and (d) a step of forming an electrode electrically connected to the semiconductor mesa portion from the metal film, (e) forming a conductive film composed of one or more elements of chromium, tantalum, and molybdenum on the resin body and the semiconductor mesa portion; and (f) forming a conductor from the conductive film; . After the step of forming the resin body, the substrate warps due to the shrinkage of the resin body. However, after the conductive film is formed on the resin body and the semiconductor mesa portion, the warpage of the substrate caused by the resin body is reduced. In the method for manufacturing a semiconductor optical device, if the conductive film is formed by an ion beam assisted film formation method, a film capable of reducing the warpage of the substrate caused by the resin body can be formed.
[0017]
A method for manufacturing a semiconductor optical device includes: (a) a step of forming a semiconductor mesa portion having an active layer made of a III-V compound semiconductor on a substrate; and (b) a substrate formed after the semiconductor mesa portion is formed. A step of forming a resin body thereon; (c) a step of forming a metal film on the resin body and the substrate; and (d) a conductive film composed of one or more elements of chromium, tantalum, and molybdenum. Forming on the resin body and the substrate, (e) forming a conductor from the conductive film, and (f) forming an electrode electrically connected to the semiconductor mesa portion from the metal film, . ThisIn this manufacturing method, when a conductive film is formed alone on a substrate, the film can be formed so as to generate a two-dimensional compressive stress that compensates for the tensile stress generated by thermal shrinkage when forming the resin body. Form with conditions.After the step of forming the resin body, the substrate warps due to the shrinkage of the resin body. However, when the conductive film is formed under the above film formation conditions, the warpage of the substrate caused by the resin body is reduced after the conductive film is formed over the resin body and the semiconductor mesa portion. In the method for manufacturing a semiconductor optical device, if the conductive film is formed by an ion beam assisted film formation method, a film capable of reducing the warpage of the substrate caused by the resin body can be formed.
[0018]
The method for manufacturing a semiconductor optical device of the present invention can further include a step of forming another metal film on the metal film after the step of forming the metal film.Metal filmIs formed by electron beam evaporation.
[0019]
When a metal film is deposited on a resin body by a film forming method using high energy particles, a leakage current may occur at the interface of the resin body exposed to the high energy particles. However, electron beam evaporation prevents an increase in leakage current. In electron beam evaporation, if the acceleration voltage of the electron beam is increased to bring the stress of the metal film within a desired range, a damage layer is formed on the sidewall of the semiconductor mesa due to the high energy of the electron beam. Sometimes. This damaged layer may be a path for flowing a leak current. In order to prevent a leak path from being formed, an insulating film is formed around the mesa by a CVD method such as a low-damage thermal CVD (atmospheric pressure CVD) method.
[0020]
In a metal film formed using high energy particles, a damage layer may be formed on the semiconductor surface of the contact layer due to the high energy particles, and the contact resistance between the metal electrode and the semiconductor layer may increase. In order to prevent this increase, an electrode film such as Ti or Ti / Pt / Au is formed in advance by a vapor deposition method using low energy particles, and an electrode film such as Cr is formed on the electrode film by an ion beam assisted vapor deposition method. It is preferable to form.
[0021]
In addition, for the resin layer, 8.01 × 10-17When an electrode film is formed on the surface of the resin layer by a film forming method using high energy particles exceeding Joule (500 eV), the C—C bond of the resin is broken, and a weak layer is formed on the surface of the resin layer in terms of structure. May be. The adhesion of the electrode to the layer in which the C—C bond is broken is lowered, and it is not preferable to apply the film forming method using the high energy particles to the device. Therefore, after forming an electrode film on the resin layer by a film forming method using low energy particles, it is desirable to form a metal film by an ion beam assisted film forming method as a stress relaxation layer. Since the stress of the metal film formed by the ion beam assisted deposition method is determined by the ion current and the acceleration voltage, it is necessary to form the metal film under the condition of the ion current that can obtain an appropriate stress at a low acceleration voltage. There is.
[0022]
The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of a DFB (Distributed Feedback) type semiconductor laser device for optical communication will be described with reference to the accompanying drawings, thereby disclosing a semiconductor optical device and a method for manufacturing the semiconductor optical device of the present invention. Where possible, the same parts are denoted by the same reference numerals.
[0024]
(First embodiment)
FIG. 1 is a schematic view showing a semiconductor laser device according to an embodiment of the present invention. The
[0025]
The
[0026]
For the
-Substrate 2: n-type InP substrate
Buffer layer 3: n-type (Si doped) InP
Clad layer 4: n-type (Si-doped) InP
Active layer 5: undoped GaInAsP
Clad layer 6: p-type (Zn-doped) InP
Cap layer 7: p-type (Zn-doped) InP
Contact layer 8: p-type (Zn-doped) InGaAs
Current constriction 9: high resistance (Fe doped) InP
It is.
[0027]
The
[0028]
Since the
[0029]
The
[0030]
In the
[0031]
The
[0032]
Referring to FIG. 1, an
[0033]
(Second Embodiment)
A method of manufacturing a semiconductor laser device according to an embodiment of the present invention will be described with reference to the drawings. In the second embodiment, a case where the
[0034]
(First epitaxial process)
A
[0035]
(Diffraction grating forming process)
Referring to FIG. 2B, the
[0036]
(Second epitaxial process)
Referring to FIG. 3A, a
[0037]
-Substrate 2: n-type InP wafer
Buffer film 30: Si-doped InP, 300 nanometers (nm)
Clad film 40: Si-doped InP, thickness 550 nanometers
Active layer film 50: undoped GaInAsP, thickness 300 nm
Clad film 60: Zn-doped InP, thickness 200 nanometers
It is.
[0038]
(First mesa formation process)
Referring to FIG. 3B, a
[0039]
(Semiconductor embedded layer formation process)
Referring to FIG. 4A, the
[0040]
(Third epitaxial process)
Referring to FIG. 4B, a
[0041]
Cap film 70: Zn-doped InP, thickness 200 nanometers
Contact film 80: Zn-doped InGaAs, 500 nanometers
It is.
[0042]
(Second mesa formation process)
Referring to FIG. 5A, a
[0043]
The
[0044]
The
[0045]
(Insulating film formation process)
Referring to FIG. 5B, an insulating
[0046]
(Aluminum oxide film formation process)
Referring to FIG. 6A, a thin film such as an
[0047]
FIG. 8 is a schematic view showing an ion beam assisted film forming apparatus for forming the
[0048]
Using the
[0049]
The growth conditions such as the current flowing to the
[0050]
(Resin part forming process)
A process of forming the
[0051]
(Electrode formation process)
As shown in FIG. 7A, a
[0052]
After removing the
[0053]
Next, the back surface of the
[0054]
According to the above manufacturing method, the
[0055]
(Third embodiment)
FIG. 9 is a schematic view showing the semiconductor laser device of the third embodiment, and shows a
[0056]
The
[0057]
The
[0058]
The
[0059]
Referring to FIG. 9, the
[0060]
(Fourth embodiment)
Subsequently, a method for manufacturing the
[0061]
As shown in FIG. 11A, the
[0062]
In the vapor deposition process, a Ti film, a Pt film, and an Au film to be electrodes and a Cr film to be a conductor layer were formed. When the mask layer is lifted off after the deposition, as shown in FIG. 12B, an
[0063]
Next, the
[0064]
In the present embodiment, the metal layer and the conductive layer are formed by a single lift-off process, but the present invention is not limited to such an embodiment. For example, the metal layer lift-off process can be performed separately from the conductive layer lift-off process. Therefore, the metal layer can be formed to have a shape different from that of the conductive layer, and can be formed in a different region from the conductive layer. Further, the order of the metal film forming step and the conductive film forming step can be interchanged. Furthermore, the order of the metal layer forming step and the conductive layer forming step can be interchanged. In addition, the order of these four steps is set within a range that satisfies the restriction that the metal layer forming step is performed after the metal film forming step and the conductive layer forming step is performed after the conductive film forming step. Can be replaced.
[0065]
(Fifth embodiment)
FIG. 13 is a schematic view showing a semiconductor laser device according to another embodiment of the present invention. FIG. 14 is a plan view showing the semiconductor laser device shown in FIG. As in the third embodiment, the
[0066]
Referring to FIG. 14, the
[0067]
(Sixth embodiment)
In this embodiment, the amount of warpage of the substrate is considered. The semiconductor laser element C is manufactured according to the manufacturing method described in the first embodiment except for the step of forming the aluminum oxide film. As the substrate for the semiconductor laser element C, an n-type InP substrate having a thickness of about 400 micrometers and a diameter of about 50 millimeters is used. An insulating film having a thickness of 350 nanometers is provided on the semiconductor mesa portion and the substrate. A resin portion having a thickness of 7 micrometers is formed on the insulating film. The substrate is polished so that the thickness is about 100 micrometers. The semiconductor laser element C has the same configuration as that of the
[0068]
After the substrate was polished, the amount of warpage δ of the substrate was measured. The amount of warpage δ (delta) of the substrate was found to be 180 micrometers. The warpage amount δ (delta) is defined as shown in FIGS. 15 (A) and 15 (B). 15A and 15B show the substrate S and the film F. FIG. The film F is formed on the substrate S. A film F indicates a semiconductor mesa portion, an insulating film, a resin portion, and an electrode of the semiconductor laser element C.
[0069]
In the manufacturing method of the semiconductor laser element C, after forming an electrode on the back surface of the substrate, the substrate is cleaved by applying a predetermined pressure to the substrate. When a relatively large amount of warpage δ is generated on the substrate, pressure is not applied evenly, so that a portion that is not cleaved may be generated or a chip obtained by cleaving may be lost. According to the knowledge of the present inventor, if the absolute value of the warpage amount δ (delta) is 100 micrometers or less in an InP substrate having a diameter of 50 mm, chip chipping can be sufficiently prevented and the entire substrate surface is cleaved. Is possible.
[0070]
Further, the warpage of the substrate not only affects the cleavage but also adversely affects photolithography. After the
[0071]
In order to reduce the warpage amount δ (delta) of the substrate to 100 micrometers or less, the inventor conducted the following investigation. On the same substrate as the
[0072]
・ SiO2Membrane: 1.5 × 108 Pa
-BCB film: 1.5 × 107 Pa
Aluminum oxide film: -1
According to the knowledge of the present inventor, it is known that the stress in the formed aluminum oxide film greatly depends on the ion beam current. Suitable film forming conditions for the aluminum oxide film can be obtained by adjusting the ion beam current.
[0073]
The stress σ (sigma) per unit thickness was calculated using the following equation (1). The positive sign indicates tensile stress and the negative sign indicates compressive stress.
[0074]
[Expression 1]
When the warpage amount δ (delta) of the substrate of the semiconductor laser element C is about 100 micrometers (μm) after the back surface polishing, the stress acting on the substrate is 85 Pa · m from the equation (1). Therefore, when the thickness of the
[0075]
1.5 × 108Pa x 350 x 10-9Meter (m)
+ 1.5 × 107Pa x 7 x 10-6Meter (m)
-1
Is obtained. If you organize this
t ≧ 0.72 micrometers (μm)
It becomes.
[0076]
When the
[0077]
−85 Pa · m ≦ 1.5 × 108Pa x 350 x 10-9Meter (m)
+ 1.5 × 107Pa x 7 x 10-6Meter (m)
-1
Organize
t ≤ 2.42 micrometers (μm)
It becomes.
[0078]
Therefore, when the thickness t of the
[0079]
The inventor conducted the same examination on the
[0080]
Ti film: -6
・ Pt film: 1 × 109 Pa
Au film: 2 × 107 Pa
It is.
[0081]
According to the experiments by the present inventors, when the Cr film is formed on the InP substrate using the
[0082]
The inventor uses the value of the stress σ obtained as described above to perform the calculation in the same manner as the above formulas (2) and (3). As a result, the preferred thickness of the
[0083]
The semiconductor optical device according to the present invention has been described above with reference to some embodiments. However, the present invention is not limited to these, and various modifications can be made. For example, the semiconductor optical device according to the present invention is not limited to a DFB type semiconductor laser device, but may be a DBR (Distributed Bragg Reflector) type semiconductor laser device or a semiconductor optical amplifier device. Further, it may be an optical integrated device in which a semiconductor optical amplifying element or a semiconductor laser element and a semiconductor modulator for modulating light from this element are provided in the same chip.
[0084]
Although the examination result of the suitable thickness of the
[0085]
When the
[0086]
The
[0087]
In the first embodiment, the
[0088]
In forming the
[0089]
The
[0090]
Further, the ion beam assisted film forming apparatus is not limited to the
[0091]
For example, if the substrate is warped, the exposure accuracy deteriorates in photolithography. In addition, the substrate may be broken when the back surface of the substrate is polished before the chip forming step. Further, in the chip forming process, when the substrate is cleaved, a uniform force cannot be applied within the substrate surface, and a portion that cannot be cleaved may be generated or the chip may be chipped. However, according to the present embodiment, a semiconductor optical device having a configuration capable of reducing the warpage of the substrate and a method for manufacturing the semiconductor optical device are provided.
[0092]
While the principles of the invention have been illustrated and described in preferred embodiments, those skilled in the art will recognize that the invention can be modified in arrangement and detail without departing from such principles. That is, the configuration shown in the present embodiment is an exemplification, and the present invention is not limited to the specific configuration disclosed in the present embodiment. For example, the present embodiment is not limited to this. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
[0093]
【The invention's effect】
As described above, the semiconductor optical device according to the present invention provides a semiconductor optical device having a configuration capable of reducing the warpage of the substrate, and a method for manufacturing the semiconductor optical device.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a semiconductor laser device according to a first embodiment.
FIG. 2A and FIG. 2B are views showing a manufacturing process of the semiconductor laser device according to the second embodiment.
FIGS. 3A and 3B are views showing a manufacturing process of the semiconductor laser device according to the second embodiment. FIGS.
FIGS. 4A and 4B are views showing a manufacturing process of the semiconductor laser device according to the second embodiment.
FIGS. 5A and 5B are views showing a process for manufacturing a semiconductor laser device according to the second embodiment. FIGS.
FIGS. 6A and 6B are views showing a manufacturing process of the semiconductor laser device according to the second embodiment.
FIGS. 7A and 7B are views showing a manufacturing process of the semiconductor laser device according to the second embodiment. FIGS.
FIG. 8 is a schematic diagram showing a configuration of a film forming apparatus suitable for forming an aluminum oxide film.
FIG. 9 is a schematic view showing a semiconductor laser device according to a third embodiment.
FIGS. 10A and 10B are views showing a process for manufacturing the semiconductor laser device of the third embodiment. FIGS.
FIGS. 11A and 11B are views showing a manufacturing process of the semiconductor laser device of the third embodiment. FIGS.
FIGS. 12A and 12B are views showing a process for manufacturing the semiconductor laser device of the third embodiment. FIGS.
FIG. 13 is a schematic view showing a semiconductor laser device according to a fifth embodiment.
FIG. 14 is a plan view showing a semiconductor laser device according to a fifth embodiment.
FIG. 15A is a diagram showing a definition of a warpage amount δ in a substrate that warps in a concave shape, and FIG. 15B shows a definition of a warpage amount δ in a substrate that warps in a convex shape. FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (8)
III−V族化合物半導体から構成される活性層を含んでおり前記基板上に設けられた半導体メサ部と、
前記半導体メサ部を埋め込むよう設けられた樹脂体と、
前記樹脂体と前記半導体メサ部との間に設けられた薄膜と、
を備え、
前記薄膜は酸化アルミニウム膜を含んでおり、
前記酸化アルミニウム膜には、前記樹脂体の形成時における熱収縮によって前記樹脂体に生じる引っ張り応力を補償するように圧縮応力が生じている、半導体光素子。A substrate,
A semiconductor mesa portion including an active layer made of a III-V compound semiconductor and provided on the substrate;
A resin body provided to embed the semiconductor mesa portion;
A thin film provided between the resin body and the semiconductor mesa portion;
With
The thin film includes an aluminum oxide film ;
A semiconductor optical device in which a compressive stress is generated in the aluminum oxide film so as to compensate for a tensile stress generated in the resin body due to thermal contraction during the formation of the resin body .
前記基板上に設けられ、III−V族化合物半導体から構成される活性層を含む半導体メサ部と、
前記半導体メサ部を埋め込むように前記基板上に設けられた樹脂体と、
前記樹脂体上に配置され、前記半導体メサ部に電気的に接続された電極と、
前記樹脂体上に配置され、クロム、タンタル、およびモリブデンのいずれか一または複数の元素から構成される導電体膜と
を備え、
前記導電体膜には、前記樹脂体の形成時における熱収縮によって前記樹脂体に生じる引っ張り応力を補償するように圧縮応力が生じている、半導体光素子。A substrate,
A semiconductor mesa portion provided on the substrate and including an active layer made of a III-V compound semiconductor;
A resin body provided on the substrate so as to embed the semiconductor mesa portion;
An electrode disposed on the resin body and electrically connected to the semiconductor mesa unit;
A conductor film disposed on the resin body and composed of one or more elements of chromium, tantalum, and molybdenum;
A semiconductor optical device in which a compressive stress is generated in the conductor film so as to compensate for a tensile stress generated in the resin body due to thermal contraction during the formation of the resin body .
前記半導体メサ部及び前記基板上に酸化アルミニウム膜を形成する工程と、
前記酸化アルミニウム膜上に樹脂体を形成する工程と、
を備え、
前記酸化アルミニウム膜を、基板上に単独に成膜した場合に、前記樹脂体の形成時における熱収縮によって生じる引っ張り応力を補償する圧縮応力が生じる成膜条件で形成する、半導体光素子の製造方法。Forming a semiconductor mesa portion having an active layer composed of a III-V compound semiconductor on a substrate;
Forming an aluminum oxide film on the semiconductor mesa portion and the substrate;
Forming a resin body on the aluminum oxide film;
With
A method of manufacturing a semiconductor optical device, wherein the aluminum oxide film is formed under a film forming condition that generates a compressive stress that compensates for a tensile stress generated by thermal contraction during the formation of the resin body when the aluminum oxide film is formed alone on a substrate. .
前記半導体メサ部が形成された後に、前記基板上に樹脂体を形成する工程と、
前記樹脂体及び前記基板上に金属膜を形成する工程と、
クロム、タンタル、およびモリブデンのいずれか一または複数の元素から構成される導電膜を前記樹脂体及び前記基板上に形成する工程と、
前記導電膜から導電体を形成する工程と、
前記半導体メサ部に電気的に接続された電極を前記金属膜から形成する工程とを備え、
前記導電膜を、基板上に単独に成膜したときに、前記樹脂体を形成する際の熱収縮によって前記樹脂体に生じる引っ張り応力を補償する2次元的な圧縮応力が生じるよう成膜できる成膜条件で形成する、半導体光素子の製造方法。Forming a semiconductor mesa portion having an active layer composed of a III-V compound semiconductor on a substrate;
Forming a resin body on the substrate after the semiconductor mesa portion is formed;
Forming a metal film on the resin body and the substrate;
Forming a conductive film composed of one or more elements of chromium, tantalum, and molybdenum on the resin body and the substrate;
Forming a conductor from the conductive film;
Forming an electrode electrically connected to the semiconductor mesa portion from the metal film,
When the conductive film is formed on the substrate alone , the conductive film can be formed so as to generate a two-dimensional compressive stress that compensates for the tensile stress generated in the resin body due to thermal contraction when the resin body is formed. A method of manufacturing a semiconductor optical device, which is formed under film conditions .
前記金属膜は電子ビーム蒸着法により形成される、請求項6又は7に記載の半導体光素子の製造方法。After the step of forming the metal film, further comprising the step of forming another metal film on the metal film,
The method of manufacturing a semiconductor optical device according to claim 6 , wherein the metal film is formed by an electron beam evaporation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292905A JP4134664B2 (en) | 2002-10-04 | 2002-10-04 | Semiconductor optical device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292905A JP4134664B2 (en) | 2002-10-04 | 2002-10-04 | Semiconductor optical device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128360A JP2004128360A (en) | 2004-04-22 |
JP4134664B2 true JP4134664B2 (en) | 2008-08-20 |
Family
ID=32284021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292905A Expired - Fee Related JP4134664B2 (en) | 2002-10-04 | 2002-10-04 | Semiconductor optical device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4134664B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4664742B2 (en) * | 2005-06-16 | 2011-04-06 | 日本オプネクスト株式会社 | Semiconductor optical device and manufacturing method thereof |
JP4483728B2 (en) | 2005-07-19 | 2010-06-16 | 住友電気工業株式会社 | Manufacturing method of semiconductor optical device |
JP4692314B2 (en) | 2006-02-14 | 2011-06-01 | 住友電気工業株式会社 | Manufacturing method of semiconductor device |
JP2010080816A (en) * | 2008-09-29 | 2010-04-08 | Elpida Memory Inc | Semiconductor element and method of manufacturing the same |
JP2010263153A (en) * | 2009-05-11 | 2010-11-18 | Sumitomo Electric Ind Ltd | Semiconductor integrated optical device, and method of making the same |
JP5257281B2 (en) * | 2009-07-14 | 2013-08-07 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
-
2002
- 2002-10-04 JP JP2002292905A patent/JP4134664B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004128360A (en) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6201825B1 (en) | Surface emitting semiconductor laser device and process for producing the same | |
JPH04226093A (en) | Uppermost radiation face light emitting laser structure | |
JP2010263153A (en) | Semiconductor integrated optical device, and method of making the same | |
JP2011134870A (en) | Ridge semiconductor laser and method of manufacturing the same | |
US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
JP5056347B2 (en) | Manufacturing method of optical semiconductor device | |
US20060056473A1 (en) | Semiconductor light emitting element and method for fabricating the same | |
US8652862B2 (en) | Method for etching insulating film and method for manufacturing semiconductor optical device | |
US9595811B2 (en) | Quantum cascade semiconductor laser | |
US7782918B2 (en) | Laser apparatus and production method of laser apparatus | |
JP4134664B2 (en) | Semiconductor optical device and manufacturing method thereof | |
WO2000025400A1 (en) | Semiconductor laser device | |
JP5326810B2 (en) | Method for fabricating a semiconductor optical device | |
US8964809B2 (en) | Semiconductor optical integrated device | |
JP2006086498A (en) | Semiconductor light emitting device and method for manufacturing the same | |
US9774168B2 (en) | Quantum cascade semiconductor laser | |
US20040238828A1 (en) | Semiconductor optical integrated device | |
JP2004071713A (en) | Optical device and manufacturing method therefor | |
US6489177B1 (en) | Modulator-integrated semiconductor laser and method of fabricating the same | |
US11870212B2 (en) | Semiconductor laser device and method for manufacturing the same | |
JP4520777B2 (en) | Semiconductor optical device manufacturing method | |
JP2013250527A (en) | Semiconductor mach-zehnder modulator and manufacturing method of semiconductor mach-zehnder modulator | |
JPH0621570A (en) | Manufacture of semiconductor light emitting device | |
JP6915446B2 (en) | Optical device | |
JP2013077797A (en) | Semiconductor laser and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |