JP4119146B2 - Electronic component package - Google Patents

Electronic component package Download PDF

Info

Publication number
JP4119146B2
JP4119146B2 JP2002097123A JP2002097123A JP4119146B2 JP 4119146 B2 JP4119146 B2 JP 4119146B2 JP 2002097123 A JP2002097123 A JP 2002097123A JP 2002097123 A JP2002097123 A JP 2002097123A JP 4119146 B2 JP4119146 B2 JP 4119146B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
package
internal
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002097123A
Other languages
Japanese (ja)
Other versions
JP2003298001A (en
Inventor
剛 小屋敷
騰 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002097123A priority Critical patent/JP4119146B2/en
Publication of JP2003298001A publication Critical patent/JP2003298001A/en
Application granted granted Critical
Publication of JP4119146B2 publication Critical patent/JP4119146B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品パッケージに関し、特に、複数の電子部品を収容するために用いて好適なものである。
【０００２】
【従来の技術】
従来から、複数の電子部品を収容する電子部品パッケージとして、システム・イン・パッケージ（SIP；System In Package）、マルチ・チップ・パッケージ（MCP；Multi Chip Package）、またはマルチ・チップ・モジュール（MCM；Multi Chip Module）と呼ばれるものがある。
【０００３】
かかる複数の電子部品を収容する電子部品パッケージの従来の技術を、図面を参照しながら以下に簡単に説明する。
図８〜図１１は、従来の技術を示し、電子部品パッケージの概略構造を示した断面図である。
【０００４】
図８に示すように、電子部品パッケージの第１の従来例では、パッケージ基板１００の下面に半田ボール１１０が設けられる一方、パッケージ基板１００の上面には、樹脂１２０により封止されている半導体チップ１３０、１４０が横に並べて搭載される。なお、半導体チップ１３０、１４０は、パッケージ基板１００にボンディングワイヤー１５０〜１５３によって電気的に接続される。
【０００５】
また、図９に示すように、第２の従来例では、半導体チップ２００と、上記半導体チップ２００より床面積の小さい半導体チップ２１０とをパッケージ基板２２０上に順次積み上げ、上記半導体チップ２００、２１０を樹脂２３０で封止するようにしている。
【０００６】
なお、パッケージ基板２２０の下面には、上記第１の従来例と同様に半田ボール２４０が設けられる。また、半導体チップ２００、２１０は、パッケージ基板２２０にボンディングワイヤー２５０〜２５３によって電気的に接続される。
【０００７】
また、図１０に示すように、第３の従来例では、半導体チップ３１０、３２０をパッケージ基板３００の上面に搭載するとともに、半導体チップ３３０をパッケージ基板３００の下面に搭載するようにしている。そして、上記半導体チップ３１０、３２０と、半導体チップ３３０をそれぞれ樹脂３４０、３５０で封止するようにしている。なお、パッケージ基板３００の下面には、上記第１及び第２の従来例と同様に半田ボール３６０が設けられる。また、半導体チップ３１０、３２０、３３０はパッケージ基板３００に、ボンディングワイヤー３７０〜３７５によって電気的に接続されている。
【０００８】
さらに、図１１に示すように、第４の従来例では、ボンディングワイヤー４１０、４１１によってパッケージ基板４００と電気的に接続された内部基板４２０の上面に半導体チップ４３０、４４０、４５０が横に並べて搭載され、上記搭載された半導体チップ４３０、４４０、４５０を樹脂４６０で封止するようにしている。なお、パッケージ基板４００の下面には、上記第１〜第３の従来例と同様に半田ボール４７０が設けられる。また、半導体チップ４３０、４４０、４５０は内部基板４２０にボンディングワイヤー４１２〜４１７によって電気的に接続される。これにより半導体チップ４３０、４４０、４５０とパッケージ基板４００とが内部基板４２０を介して電気的に相互に接続される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の電子部品パッケージでは、以下のような問題点があった。
【００１０】
まず、上記第１の従来例では、パッケージ基板１００上に搭載される半導体チップの数に比例して電子部品パッケージの床面積が大きくなってしまい、電子部品パッケージの外形寸法が大きくなってしまうという問題点があった。
【００１１】
また、上記第２の従来例では、パッケージ基板２２０に搭載される半導体チップ２００上に上記半導体チップ２００よりも床面積の小さい半導体チップ２１０を積み上げなければならないことや、半導体チップ２００と半導体チップ２１０の接続関係や、半導体チップ２００とパッケージ基板２２０の接続の関係から、電子部品パッケージ内に収容することができる半導体チップの外形寸法に対する制約が大きくなってしまうという問題点があった。
【００１２】
そして、上記第３の従来例では、パッケージ基板３００の下面にマザーボードと接続するための半田ボール３６０を設けなければならないことから、パッケージ基板３００の下面に搭載される半導体チップ３３０の床面積に対する制約が大きくなってしまう。また、パッケージ基板３００と上記マザーボードとの間の隙間は半田ボール３６０によって確保されることから、パッケージ基板３００の下面に搭載される半導体チップ３３０の高さに対する制約も大きくなってしまう。このように、上記第３の従来例では、パッケージ基板３００の下面に搭載される半導体チップ３３０の外形寸法に対する制約が大きくなってしまうという問題点があった。
【００１３】
さらに、上記第４の従来例では、内部基板４２０上に複数の半導体チップを横に並べて搭載するようにしているので、上述した第１の従来例と同様に、電子部品パッケージ内に収容される半導体チップの数に比例してパッケージの床面積が大きくなり、パッケージの外形寸法が大きくなってしまうという問題点があった。
【００１４】
この他、第４の従来例のように、半導体チップなどの電子部品を搭載するための内部基板４２０を有する従来の電子部品パッケージでは、内部基板４２０の形状が変わるたびに、それらに適合するパッケージ基板を製作し直さなければならなかった。これにより、パッケージ基板の開発コストがかさみ、電子部品パッケージのコストが高くなってしまうという問題点があった。
【００１５】
本発明は、上述の問題点に鑑み、複数の電子部品を収容することによって生じる電子部品パッケージの外形寸法の増大と、電子部品パッケージ内に収容される電子部品の外形寸法の制約を最小限に抑えるようにすることを第１の目的とする。
【００１６】
電子部品を搭載する基板を内部に有する構成の電子部品パッケージのコストを低減させるようにすることを第２の目的とする。
【００１７】
【課題を解決するための手段】
本発明は、上記の課題を解決するため、以下に示す態様を備える。
【００１８】
本発明の第１の態様は、電子部品を搭載するための凹み部が設けられた第１の電子部品搭載用基板と、上記第１の電子部品搭載用基板に設けられた凹み部に搭載される電子部品と、上記凹み部が設けられた面と反対側の面上に搭載される電子部品と、電子部品を搭載する基板であって、直方体形状の第２の電子部品搭載用基板と、上記直方体形状の第２の電子部品搭載用基板上に搭載される電子部品と、上記電子部品が搭載された第１の電子部品搭載用基板と、上記電子部品が搭載された直方体形状の第２の電子部品搭載用基板とが、一面上に取り付けられ、上記第１及び第２の電子部品搭載用基板に搭載された電子部品と外部とを電気的に接続するための外部接続用基板と、上記第１及び第２の電子部品搭載基板と電子部品とを覆うように、上記外部接続用基板上に形成される封止部と有し、上記凹み部が設けられた面を上記外部接続用基板側にして上記第１の電子部品搭載用基板が、上記外部接続用基板に取り付けられていることを特徴としている。
【００１９】
かかる第１の態様における構成では、電子部品が搭載される凹み部が設けられた第１の電子部品搭載用基板と、直方体形状の第２の電子部品搭載用基板とが、外部接続用基板の一面上に取り付けられるようにする。第１の電子部品搭載用基板は、凹み部が設けられた面と反対側の面上にも電子部品が搭載され、更に、凹み部が設けられた面が外部接続用基板側になるように、外部接続用基板に取り付けられる。
【００２０】
【発明の実施の形態】
（第１の実施の形態）
次に、添付の図面を参照しながら、本発明の第１の実施の形態である電子部品パッケージについて説明する。
【００２１】
図１は、本発明の第１の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
図１において、電子部品パッケージ１は、パッケージ基板２と、内部基板３と、半導体チップ４〜６と、ボンディングワイヤー７〜１０と、半田ボール１１と、封止部として封止樹脂１２を有している。
【００２２】
図１に示すように、電子部品パッケージ１は、パッケージ基板２の上面２ａの所定領域に取り付けられる内部基板３上に半導体チップ４〜６を搭載する構成のものである。このように、本実施の形態では半導体チップ４〜６が電子部品に相当する。なお、本実施の形態では電子部品の一例として半導体チップ４〜６を挙げるが、電子部品は半導体チップ４〜６に限定されず、例えば抵抗、コイル、キャパシタなどであってもよい。また、複数種類の部品（例えば半導体チップと抵抗）を内部基板３に搭載するようにしてもよい。
【００２３】
内部基板３は、パッケージ基板２に取り付けられる側の面で凹み部３ａを有している。この内部基板３は、パッケージ基板２との接触面に対して接着剤や半田付けなどによる処理が行われることにより、パッケージ基板２に取り付けられる。
【００２４】
このようにしてパッケージ基板２に取り付けられた内部基板３の上面３ｂと凹み部３ａの所定領域には、半導体チップ搭載領域と、半導体チップ接続領域とが形成されている。この半導体チップ接続領域は、半導体チップ４〜６を搭載するための領域である。また、半導体チップ接続領域は、内部基板３の上面３ｂに形成されている回路パターンと、半導体チップ４〜６とを電気的に接続するための領域である。
【００２５】
内部基板３の上面３ｂに形成された上記半導体チップ搭載領域に半導体チップ４、５が搭載される。そして、上記搭載された半導体チップ４、５と、上記内部基板３の上面３ｂに形成された半導体チップ接続領域とが金（Ａｕ）やアルミニウム（Ａｌ）を主原料としたボンディングワイヤー７、８により相互に接続される。これにより、半導体チップ４、５が、内部基板３の上面３ｂに形成されている回路パターンに電気的に接続される。
【００２６】
また、内部基板３の凹み部３ａに形成された上記半導体チップ搭載領域には半導体チップ６が搭載される。そして、上記搭載された半導体チップ６と、上記内部基板３の凹み部３ａに形成された半導体チップ接続領域とが、金（Ａｕ）やアルミニウム（Ａｌ）を主原料としたボンディングワイヤー９により電気的に相互に接続される。
【００２７】
なお、半導体チップ４〜６は、上記半導体チップ接続領域に接着剤などにより接着されて搭載される。また、ボンディングワイヤー７〜９を用いた接続は、熱圧着などを用いることにより実現される。
【００２８】
そして、内部基板３には、凹み部３ａと上面３ｂとを貫通するスルーホール３ｃ、３ｄが形成されており、このスルーホール３ｃ、３ｄを介して半導体チップ６が内部基板３の上面３ｂに形成されている回路パターンに電気的に接続される。
【００２９】
また、内部基板３の凹み部３ａは、内部基板３をパッケージ基板２に搭載したときに、凹み部３ａに搭載される半導体チップ６やボンディングワイヤー９などがパッケージ基板２に接触しない程度の深さを有している。
【００３０】
さらに、内部基板３の上面３ｂには、上記半導体チップ搭載領域及び接続領域とは別に、パッケージ基板２の上面２ａに形成されている回路パターンと電気的な接続を行うためのパッケージ基板接続領域が形成されている。
【００３１】
そして、上記パッケージ基板接続領域とパッケージ基板２とが、金（Ａｕ）やアルミニウム（Ａｌ）を主原料としたボンディングワイヤー１０により相互に接続されている。
【００３２】
こうして、内部基板３に搭載された半導体チップ４〜６とパッケージ基板２とが、内部基板３を介して電気的に相互に接続される。なお、上記ボンディングワイヤー１０を用いた電気的な接続は、熱圧着などを用いることにより実現される。このように、本実施の形態では内部基板３が電子部品搭載用基板として配設される。
【００３３】
また、上述したようにして半導体チップ４〜６と電気的に接続されたパッケージ基板２には、上面２ａと下面２ｂを貫通するスルーホール２ｃ、２ｄが形成されている。そして、このスルーホール２ｃ、２ｄを介してパッケージ基板２と、パッケージ基板２の下面２ｂ上の所定領域に複数形成された半田ボール１１とが電気的に相互に接続される。このように、本実施の形態ではパッケージ基板２が外部接続用基板として配設される。
【００３４】
上記半田ボール１１は、電子部品パッケージ１を外部のマザーボード１３に表面実装するためのものであり、この半田ボール１１により、電子部品パッケージ１内の半導体チップ４〜６が外部のマザーボード１３に電気的に接続される。なお、本実施の形態では、半導体チップ４〜６とマザーボード１３との接続を、半田ボール１１を用いて行うようにしているが、リード（ピン）などの他の手段を用いて行うようにしてもよい。
【００３５】
以上のようにして構成された内部基板３と半導体チップ４〜６とを覆うように、パッケージ基板２上に封止樹脂１２が形成される。この封止樹脂１２は、トランスファーモールド法などにより所定の形状に形成される。これにより、内部基板３と半導体チップ４〜６が封止樹脂１２内に封止される。
【００３６】
なお、本実施の形態では、半導体チップ４〜６を封止するためにエポキシ樹脂などからなる封止樹脂１２を用いるようにしたが、半導体チップ４〜６を封止する材料は樹脂に限定されず、例えばセラミックなどであってもよい。
【００３７】
次に、図２のフローチャートを参照しながら、本実施の形態の電子部品パッケージ１の製造方法の一例を説明する。
【００３８】
まず、最初のステップＳ１において、内部基板３と半導体チップ４〜６とを自動マウンターにセットする。そして、上記自動マウンターを作動させて、内部基板３の上面３ｂに第１及び半導体チップ４、５を、内部基板３の凹み部３ａに半導体チップ６を、それぞれマウント（搭載）する。
【００３９】
次に、ステップＳ２において、半導体チップ４〜６がマウントされた内部基板３をボンダーにセットする。そして、上記ボンダーを作動させて、内部基板３上に形成された半導体チップ形成領域と半導体チップ４〜６とをボンディングワイヤー７〜９を用いてボンディングする。なお、上記ボンディングは、熱圧着や摩擦圧着などにより実現される。
【００４０】
次に、ステップＳ３において、半導体チップ４〜６と電気的に接続された内部基板３と、パッケージ基板２とを自動マウンターにセットする。そして、上記自動マウンターを作動させ、パッケージ基板２上の所定領域に内部基板３をマウントする（取り付ける）。
【００４１】
次に、ステップＳ４において、内部基板３をマウントしたパッケージ基板２をボンダーにセットする。そして、上記ボンダーを作動させて、内部基板３の上面３ｂに形成されたパッケージ基板接続領域とパッケージ基板２とをボンディングワイヤー１０を用いてボンディングする。なお、上記ボンディングは、熱圧着や摩擦圧着などにより実現される。
【００４２】
次に、ステップＳ５において、下面に半田ボール１２が形成されたパッケージ基板２を金型にセットし、例えばトランスファーモールド封入法を用いてパッケージ基板２の上面に封止樹脂１２を形成する。
【００４３】
次に、ステップＳ６において、内部基板３と電気的に接続されたパッケージ基板２の下面の所定領域に半田ボール１２を形成する。
【００４４】
以上のように、本実施の形態では、内部基板３に凹み部３ａを設け、上記凹み部３ａに半導体チップ６を搭載するようにしたので、電子部品パッケージ１の外形寸法を大きくせずにより多くの半導体チップを搭載することができる。
【００４５】
すなわち、電子部品パッケージ１の大きさが同じであれば、従来よりも数多くの半導体チップを搭載することができ、従来よりも少ない数のパッケージで所望の数の半導体チップをマザーボード１３に実装することができる。これにより、マザーボード１３側での配線（接続端子の数）を減らすことができる。
【００４６】
このように、本実施の形態の電子部品パッケージ１を用いれば、複数の半導体チップを収容することによる電子部品パッケージ１の外形寸法の増大を最小限に抑えることができる。
【００４７】
また、内部基板３の凹み部３ａの大きさは、内部基板３の外形に応じて変えることができるので、電子部品パッケージ１の内に収容される半導体チップの大きさに対する制約を最小限に抑えることができる。
【００４８】
なお、本実施の形態では、内部基板３の上面３ｂに搭載される半導体チップの数が２つの場合を例示したが、内部基板３の上面３ｂに搭載される半導体チップの数は２つに限定されない。また、内部基板３の凹み部３ａに搭載される半導体チップの数についても１つに限定されない。
【００４９】
また、本実施の形態では、内部基板３に凹み部３ａが１つ形成されている場合について例示したが、内部基板３に形成される凹み部３ａの数は複数あってもよい。
【００５０】
（第２の実施の形態）
次に、添付の図面を参照しながら、本発明の第２の実施の形態である電子部品パッケージについて説明する。
【００５１】
図３は、本発明の第２の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図３において、上述した第１の実施の形態と同一の部分については、図１に付した符号と同一の符号を付し詳細な説明を省略する。
【００５２】
図３において、電子部品パッケージ２１は、パッケージ基板２と、内部基板３と、半導体チップ４〜６と、半田ボール１１と、封止樹脂１２と、バンプ２２〜２６とを有している。
【００５３】
上述した第１の実施の形態の電子部品パッケージ１では、内部基板３と半導体チップ４〜６との電気的な接続と、内部基板３とパッケージ基板２との電気的な接続とをボンディングワイヤー７〜１０により行うようにした。これに対し、本実施の形態の電子部品パッケージ２１では、図３に示すように、これらの電気的な接続を金（Ａｕ）バンプや半田バンプなどのバンプ２２〜２６により行うようにしている。
【００５４】
すなわち、本実施の形態では、上述した第１の実施の形態における半導体チップ接続工程（図２のステップＳ２）と、内部基板接続工程（図２のステップＳ４）において、めっき法、蒸着法、転写法、スタッドバンプ法などによりバンプ２２〜２６を形成する。そして、内部基板３と半導体チップ４〜６との電気的な接続と、内部基板３とパッケージ基板２との電気的な接続とを上記バンプ２２〜２６を用いて行うようにしている。
なお、本実施の形態の電子部品パッケージ２１のその他の構成及び製造方法は、上述した第１の実施の形態と同様であるので詳細な説明を省略する。
【００５５】
このように、本実施の形態では、内部基板３と半導体チップ４〜６との電気的な接続と、内部基板３とパッケージ基板２との電気的な接続とをバンプ２２〜２６により行うようにしたので、これらの接続をワイヤレスで行うことができ、ボンディングワイヤーの断線不良などを防止することができる。
【００５６】
（第３の実施の形態）
次に、添付の図面を参照しながら、本発明の第３の実施の形態である電子部品パッケージについて説明する。
【００５７】
図４は、本発明の第３の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図４において、上述した第１の実施の形態及び第２の実施の形態と同一の部分については、図１及び図３に付した符号と同一の符号を付し詳細な説明を省略する。
【００５８】
図４において、電子部品パッケージ３１は、パッケージ基板２と、内部基板３と、半導体チップ４〜６と、半田ボール１１と、封止樹脂１２と、バンプ２２〜２４と、ピンコネクタ３２、３３とを有している。
【００５９】
上述した第２の実施の形態の電子部品パッケージ２１では、内部基板３とパッケージ基板２との電気的な接続をバンプ２５、２６により行うようにした。これに対し、本実施の形態の電子部品パッケージ３１では、図４に示すように、これらの接続をピンコネクタ３２、３３により行うようにしている。
【００６０】
ピンコネクタ３２、３３は、雄端子（プラグ）と雌端子（リセプタクル）とを有しており、上記雄端子及び雌端子のうちの何れか一方がパッケージ基板２に設けられ、他方が内部基板３に設けられる。
【００６１】
そして、本実施の形態では、上述した第２の実施の形態における内部基板接続工程において、ピンコネクタ３２、３３の雄端子を雌端子に圧挿して、内部基板３とパッケージ基板２との電気的な接続を行うようにしている。
なお、本実施の形態の電子部品パッケージ３１のその他の構成及び製造方法は、上述した第２の実施の形態と同様であるので詳細な説明を省略する。
【００６２】
このように、本実施の形態では、内部基板３とパッケージ基板２との電気的な接続をピンコネクタ３２、３３により行うようにしたので、これらの接続をより確実に行うことができる。
【００６３】
（第４の実施の形態）
次に、添付の図面を参照しながら、本発明の第４の実施の形態である電子部品パッケージについて説明する。
【００６４】
図５は、本発明の第４の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図５において、上述した第１〜第３の実施の形態と同一の部分については、図１、図３及び図４に付した符号と同一の符号を付し詳細な説明を省略する。
【００６５】
図５において、電子部品パッケージ４１は、パッケージ基板２と、下側内部基板４２と、上側内部基板４３と、半導体チップ４４〜４８と、バンプ４９〜５７と、半田ボール１１と、封止樹脂１２とを有している。
【００６６】
図５に示すように、電子部品パッケージ４１は、パッケージ基板２の上面２ａの所定領域に取り付けられる下側内部基板４２の上に上側内部基板４３を積み重ねた構成となっている。この下側内部基板４２と上側内部基板４３の構造は、上述した第１の実施の形態における内部基板３と同様である。
【００６７】
具体的に、下側内部基板４２の凹み部４２ａには、半導体チップ４４が搭載されており、半導体チップ４４と下側内部基板４２とはバンプ４９により電気的に相互に接続されている。そして、パッケージ基板２の上面２ａの所定位置には、下側内部基板４２が凹み部４２ａを下向きにして取り付けられる。具体的に説明すると、上記下側内部基板４２とパッケージ基板２の上面２ａとの接触面の所定領域とがバンプ５０、５１により相互に接続される。これにより、下側内部基板４２とパッケージ基板２とが電気的に相互に接続される。
【００６８】
また、上側内部基板４３の凹み部４３ａには、半導体チップ４５が搭載され、半導体チップ４５と上側内部基板４３とがバンプ５２により電気的に接続されている。さらに、上側内部基板４３の上面４３ｂには、半導体チップ４６〜４８が搭載され、半導体チップ４６〜４８と上側内部基板４３とがバンプ５３〜５５により電気的に相互に接続されている。
【００６９】
このようにして半導体チップ４５〜４８が搭載される上側内部基板４３は、凹み部４３ａを下向きにして下側内部基板４２の上面４２ｂに積み重ねて取り付けられる。この際、上記上側内部基板４３と下側内部基板４２の上面４２ａとの接触面の所定領域がバンプ５６、５７により電気的に相互に接続される。
【００７０】
すなわち、本実施の形態では、上述した第１の実施の形態における半導体チップマウント工程（図２のステップＳ１）において、下側内部基板４２及び上側内部基板４３に設けられている半導体搭載領域に半導体チップ４４〜４８をマウントし、その後半導体チップ接続工程を行う（図２のステップＳ２）。
【００７１】
そして、内部基板取り付け工程（図２のステップＳ３）において、半導体チップ４４〜４８をマウントした下側内部基板４２をパッケージ基板２の上面２ａの所定領域にマウントする。そして、凹み部４３ａを有する面を下向きにして下側内部基板４２の上面４２ａに上側内部基板４３をマウントする。このように、本実施の形態では、下側内部基板４２及び上側内部基板４３が電子部品搭載用基板に相当する。
なお、本実施の形態の電子部品パッケージ４１のその他の構成及び製造方法は、上述した第２の実施の形態と同様であるので詳細な説明を省略する。
【００７２】
このように、本実施の形態では、下側内部基板４２の上に上側内部基板４３を積み上げ、上記下側内部基板４２と上側内部基板４３に半導体チップ４４〜４８を搭載するようにしたので、上述した第１〜第３の実施の形態の電子部品パッケージと同じ床面積でより多くの半導体チップを電子部品パッケージ４１に搭載することができる。したがって、電子部品パッケージ４１内により多くの半導体チップを収容しても、電子部品パッケージ４１の大きさの増大を最小限に抑えることができる。
【００７３】
なお、本実施の形態では、２つの内部基板（下側内部基板４２、上側内部基板４３）を積み上げるようにして電子部品パッケージ４１を構成したが、内部基板の数は２つに限定されず、３つ以上であってもよい。
【００７４】
また、本実施の形態のように、パッケージ基板２、半導体チップ４４〜４８、下側内部基板４２、及び上側内部基板４３間の電気的な相互接続をバンプ４９〜５７により行うようにすれば、下側内部基板４２上に積み上げられる上側内部基板４３の床面積を下側内部基板４２と同じにすることができる。したがって、従来のように内部基板を積み上げて電子部品パッケージを構成する際に、下側の内部基板よりも上側の内部基板の床面積を小さくしなければならないということがなくなり好ましい。ただし、上述した第１の実施の形態のようにボンディングワイヤーを用いたり、第３の実施の形態のようにピンコネクタを用いたりしてこれらの接続を行うようにしてもよい。
【００７５】
（第５の実施の形態）
次に、添付の図面を参照しながら、本発明の第５の実施の形態である電子部品パッケージについて説明する。なお、本実施の形態の電子部品パッケージは、パッケージ基板と、上記パッケージ基板上に取り付けられる内部基板との接続関係に特徴があり、その他の構成については上述した第１〜第４の実施の形態と同様である。したがって、ここでは、パッケージ基板と内部基板との接続関係についてのみ説明を行う。
【００７６】
図６は、本発明の第５の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図６において、上述した第１〜第４の実施の形態と同一の部分については、図１、図３、図４、及び図５に付した符号と同一の符号を付し詳細な説明を省略する。
【００７７】
図６に示すように、本実施の形態の電子部品パッケージでは、電子部品搭載用基板に相当する内部基板７２〜７４と、外部接続用基板に相当するパッケージ基板７１との電気的な接続箇所を統一するようにして、内部基板７２〜７４のうちの何れか１つをパッケージ基板７１に取り付けるようにしている。
【００７８】
具体的には、内部基板７２〜７４の水平方向の長さを略同様にし、内部基板７２〜７４の下面７２ａ〜７４ａに設けられるバンプ７５〜８０の配設箇所と配設個数を統一するようにする。そして、パッケージ基板７１の上面７１ａにおける上記内部基板７２〜７４との電気的な接続領域７１ｅ、７１ｆをバンプ７５〜８０に合わせて形成するようにする。
【００７９】
すなわち、本実施の形態では、パッケージ基板７１と内部基板７２〜７４の取り付け箇所を上述したようにして統一する。これにより、内部基板取り付け工程（図２のステップＳ３）において、内部基板７２〜７４の形状が異なっている場合でも、同一のパッケージ基板７１を用いて電子部品パッケージを製造することができるようにしている。
【００８０】
すなわち、本実施の形態の電子部品パッケージでは、異なる形状の内部基板７２〜７４に対し、パッケージ基板７１を共通化することができる。これにより、パッケージ基板７１を一度開発すれば、内部基板の形状を変更して電子部品パッケージを製造する場合でも以前に開発したパッケージ基板７１を使用することができる。
【００８１】
したがって、パッケージ基板７１の開発コストを低減することができ、電子部品パッケージの製造コストを低減させることができる。
【００８２】
なお、本実施の形態では、内部基板７２側にバンプ７５〜８０を設けて内部基板７２とパッケージ基板７１とを電気的に接続するようにしたが、パッケージ基板７１にバンプを設けて内部基板７２とパッケージ基板７１とを電気的に接続するようにしてもよい。
【００８３】
また、本実施の形態では、内部基板７２〜７４とパッケージ基板７１との取り付けをより強固に行うために、内部基板７２〜７４の水平方向の大きさを略同様にするようにしたが、内部基板７２〜７４の水平方向の長さは必ずしも同じである必要はない。
【００８４】
また、本実施の形態では、パッケージ基板７１と内部基板７２〜７４の電気的な接続にバンプ７５〜８０を使用した場合について説明したが、内部基板７２〜７４とパッケージ基板７１との電気的な接続箇所を統一することができれば、パッケージ基板７１と内部基板７２〜７４の電気的な接続にバンプを用いなくてもよい。
【００８５】
例えば、パッケージ基板７１と内部基板７２〜７４とをボンディングワイヤーで接続する場合には、内部基板７２〜７４の水平方向の大きさと、内部基板７２〜７４におけるボンディングワイヤーの接着位置及び接着個数とを統一し、且つパッケージ基板７１の上面７１ａにおける上記内部基板７２〜７４との電気的な接続領域を上記ボンディングワイヤーの接着位置及び接着個数に合わせるようにすればよい。
【００８６】
なお、上記において、内部基板７２〜７４とパッケージ基板７１との電気的な接続箇所は、内部基板７２〜７４とパッケージ基板７１とが電気的に適切に接続される範囲であれば、完全に統一されている必要はないということは言うまでもない。
【００８７】
さらに、本実施の形態では、バンプにより電気的に接続された半導体チップ８１〜９０を内部基板７２〜７４の所定領域に搭載するようにしているが、上述した第１〜第４の実施の形態で説明したように、半導体チップと内部基板７２〜７４との接続にバンプを用いずにワイヤボンディングやピンコネクタを用いてもよい。
また、上述した第４の実施の形態のように、内部基板を縦積みにして構成するようにしてもよい。
【００８８】
（第６の実施の形態）
次に、添付の図面を参照しながら、本発明の第６の実施の形態である電子部品パッケージについて説明する。なお、本実施の形態の電子部品パッケージも、上述した第５の実施の形態と同様、パッケージ基板と、上記パッケージ基板上に取り付けられる内部基板との接続関係に特徴があるので、パッケージ基板と内部基板との接続関係についてのみ説明を行う。
【００８９】
図７は、本発明の第６の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図７において、上述した第１〜第５の実施の形態と同一の部分については、図１及び図３〜図６に付した符号と同一の符号を付し詳細な説明を省略する。
【００９０】
図７に示すように、本実施の形態では、第１の内部基板９２及び直方体形状である第２の内部基板９３の下面９２ａ、９３ａに設けられるバンプ９４、９５の配設箇所と配設個数を統一し、且つバンプ９４、９５を、パッケージ基板７１の上面７１ａに形成される接続領域７１ｅ、７１ｆに合わせて形成するようにする。
【００９１】
すなわち、パッケージ基板７１と第１及び第２の内部基板９２、９３との接続箇所と、上述した第５の実施の形態におけるパッケージ基板７１と内部基板７２〜７４との接続箇所とを統一することにより、パッケージ基板７１の上面７１ａに複数の内部基板（第１の内部基板９２及び第２の内部基板９３）を取り付ける場合であっても、上述した第５の実施の形態におけるパッケージ基板７１と同一のパッケージ基板を用いて電子部品パッケージを製造できるようにしている。
【００９２】
なお、図７においても、パッケージ基板７１と内部基板９２、９３との電気的な接続にバンプ９４、９５を使用した場合を例示しているが、上述した第５の実施の形態と同様にパッケージ基板７１と内部基板９２、９３の電気的な接続にバンプを用いなくてもよく、また、内部基板９２ではなくパッケージ基板７１にバンプを設けるようにしてもよい。
【００９３】
また、図７においては、パッケージ基板７１の上面７１ａに搭載する内部基板の数が２つの場合を例示しているが、パッケージ基板７１の上面７１ａに取り付ける内部基板の数は２つに限定されない。
【００９４】
さらに、本実施の形態では、バンプにより電気的に接続された半導体チップ９６〜９８を内部基板９２、９３の所定領域に搭載するようにしているが、上述した第５の実施の形態と同様に、半導体チップ９６〜９８と内部基板９２、９３との接続にバンプを用いずにワイヤボンディングやピンコネクタを用いてもよい。
【００９５】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１） 電子部品を搭載するための凹み部が設けられた電子部品搭載用基板と、
上記電子部品搭載用基板に設けられた凹み部に搭載される電子部品と、
上記電子部品が搭載された電子部品搭載用基板が取り付けられ、上記電子部品搭載用基板に搭載された電子部品と外部とを電気的に接続するための外部接続用基板と、
上記電子部品搭載基板と電子部品とを覆うように、上記外部接続用基板上に形成される封止部とを有することを特徴とする電子部品パッケージ。
【００９６】
（付記２） 上記凹み部が設けられている面を上記外部接続用基板側にして上記電子部品搭載用基板を上記外部接続用基板に取り付ける構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【００９７】
（付記３） 上記凹み部が設けられた面と反対側の面上に搭載される電子部品をさらに有することを特徴とする付記２に記載の電子部品パッケージ。
【００９８】
（付記４） 上記凹み部が設けられた電子部品搭載用基板を複数有し、
上記凹み部が設けられた複数の電子部品搭載用基板を積み重ねて構成したことを特徴とする付記１に記載の電子部品パッケージ。
【００９９】
（付記５） 上記凹み部が設けられている面を上記外部接続用基板側にして上記凹み部が設けられた複数の電子部品搭載用基板を積み重ねて構成したことを特徴とする付記４に記載の電子部品パッケージ。
【０１００】
（付記６） 上記積み重ねて構成した複数の電子部品搭載用基板のうち、最上段にある電子部品搭載用基板の上面に搭載される電子部品をさらに有することを特徴とする付記５に記載の電子部品パッケージ。
【０１０１】
（付記７） 上記凹み部が設けられた電子部品搭載用基板を複数有し、
上記凹み部が設けられた複数の電子部品搭載用基板を、上記外部接続用基板上に取り付ける構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【０１０２】
（付記８） 電子部品を搭載する直方体形状の電子部品搭載用基板と、
上記直方体形状の電子部品搭載用基板上に搭載される電子部品とをさらに有し上記直方体形状の電子部品搭載用基板を、上記外部接続用基板上に取り付ける構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【０１０３】
（付記９） 上記直方体形状の電子部品搭載用基板を複数有し、
上記複数の直方体形状の電子部品搭載用基板を、上記外部接続用基板上に取り付ける構成にしたことを特徴とする付記８に記載の電子部品パッケージ。
【０１０４】
（付記１０） 上記電子部品と電子部品搭載用基板とを、ワイヤボンディングによる接続、バンプを用いた接続、及びピンコネクタを用いた接続のうちの何れかにより電気的に接続する構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【０１０５】
【発明の効果】
以上説明したように本発明によれば、電子部品パッケージの大きさの増大を抑えることが可能になるとともに、電子部品パッケージに搭載される電子部品の大きさに対する制約を抑えることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図２】本発明の第１の実施の形態を示し、電子部品パッケージの製造方法の一例を説明するフローチャートである。
【図３】本発明の第２の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図４】本発明の第３の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図５】本発明の第４の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図６】本発明の第５の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図７】本発明の第６の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図８】従来の技術を示し、第１の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【図９】従来の技術を示し、第２の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【図１０】従来の技術を示し、第３の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【図１１】従来の技術を示し、第４の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【符号の説明】
１、２１、３１、４１ 電子部品パッケージ
２、７１ パッケージ基板
４〜６、４４〜４８、８１〜９０、９６〜９８ 半導体チップ
３、４２、４３、７２〜７４、９２、９３ 内部基板
７〜１０ ボンディングワイヤー
１１ 半田ボール
１２ 封止樹脂
２２〜２４、５０〜５７、７５〜８０、９４、９５ バンプ
３２、３３ ピンコネクタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component package, and is particularly suitable for use in housing a plurality of electronic components.
[0002]
[Prior art]
Conventionally, as an electronic component package that accommodates a plurality of electronic components, a system in package (SIP), a multi chip package (MCP), or a multi chip module (MCM; There is a so-called Multi Chip Module).
[0003]
The conventional technology of an electronic component package that accommodates such a plurality of electronic components will be briefly described below with reference to the drawings.
8 to 11 are sectional views showing a conventional technique and showing a schematic structure of an electronic component package.
[0004]
As shown in FIG. 8, in the first conventional example of the electronic component package, the solder ball 110 is provided on the lower surface of the package substrate 100, while the semiconductor chip sealed with the resin 120 on the upper surface of the package substrate 100. 130 and 140 are mounted side by side. The semiconductor chips 130 and 140 are electrically connected to the package substrate 100 by bonding wires 150 to 153.
[0005]
As shown in FIG. 9, in the second conventional example, the semiconductor chip 200 and the semiconductor chip 210 having a smaller floor area than the semiconductor chip 200 are sequentially stacked on the package substrate 220, and the semiconductor chips 200 and 210 are stacked. The resin 230 is sealed.
[0006]
Note that solder balls 240 are provided on the lower surface of the package substrate 220 as in the first conventional example. The semiconductor chips 200 and 210 are electrically connected to the package substrate 220 by bonding wires 250 to 253.
[0007]
As shown in FIG. 10, in the third conventional example, the semiconductor chips 310 and 320 are mounted on the upper surface of the package substrate 300, and the semiconductor chip 330 is mounted on the lower surface of the package substrate 300. The semiconductor chips 310 and 320 and the semiconductor chip 330 are sealed with resins 340 and 350, respectively. Note that solder balls 360 are provided on the lower surface of the package substrate 300 as in the first and second conventional examples. In addition, the semiconductor chips 310, 320, and 330 are electrically connected to the package substrate 300 by bonding wires 370 to 375.
[0008]
Furthermore, as shown in FIG. 11, in the fourth conventional example, semiconductor chips 430, 440, and 450 are mounted side by side on the upper surface of the internal substrate 420 electrically connected to the package substrate 400 by bonding wires 410 and 411. The mounted semiconductor chips 430, 440, and 450 are sealed with a resin 460. Note that solder balls 470 are provided on the lower surface of the package substrate 400 as in the first to third conventional examples. The semiconductor chips 430, 440, and 450 are electrically connected to the internal substrate 420 by bonding wires 412 to 417. As a result, the semiconductor chips 430, 440, 450 and the package substrate 400 are electrically connected to each other via the internal substrate 420.
[0009]
[Problems to be solved by the invention]
However, the conventional electronic component package described above has the following problems.
[0010]
First, in the first conventional example, the floor area of the electronic component package increases in proportion to the number of semiconductor chips mounted on the package substrate 100, and the outer dimensions of the electronic component package increase. There was a problem.
[0011]
In the second conventional example, the semiconductor chip 210 having a smaller floor area than the semiconductor chip 200 must be stacked on the semiconductor chip 200 mounted on the package substrate 220, or the semiconductor chip 200 and the semiconductor chip 210 are stacked. Due to this connection relationship and the connection relationship between the semiconductor chip 200 and the package substrate 220, there has been a problem that restrictions on the external dimensions of the semiconductor chip that can be accommodated in the electronic component package are increased.
[0012]
In the third conventional example, since the solder balls 360 for connecting to the mother board must be provided on the lower surface of the package substrate 300, restrictions on the floor area of the semiconductor chip 330 mounted on the lower surface of the package substrate 300 are required. Will become bigger. In addition, since the gap between the package substrate 300 and the mother board is secured by the solder balls 360, the restriction on the height of the semiconductor chip 330 mounted on the lower surface of the package substrate 300 is also increased. As described above, in the third conventional example, there is a problem that restrictions on the outer dimensions of the semiconductor chip 330 mounted on the lower surface of the package substrate 300 are increased.
[0013]
Further, in the fourth conventional example, since a plurality of semiconductor chips are mounted side by side on the internal substrate 420, they are accommodated in the electronic component package as in the first conventional example. There is a problem in that the floor area of the package increases in proportion to the number of semiconductor chips and the outer dimensions of the package increase.
[0014]
In addition, as in the fourth conventional example, in a conventional electronic component package having an internal substrate 420 for mounting an electronic component such as a semiconductor chip, the package conforms to the shape of the internal substrate 420 whenever the shape of the internal substrate 420 changes. The board had to be remanufactured. As a result, the development cost of the package substrate is increased, and the cost of the electronic component package is increased.
[0015]
In view of the above-described problems, the present invention minimizes the increase in the outer dimension of an electronic component package caused by housing a plurality of electronic components and the restriction on the outer dimension of the electronic components accommodated in the electronic component package. It is the first purpose to suppress it.
[0016]
A second object is to reduce the cost of an electronic component package having a configuration in which a substrate on which the electronic component is mounted is provided.
[0017]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention includes the following aspects.
[0018]
A first aspect of the present invention is mounted on a first electronic component mounting board provided with a recess for mounting an electronic component, and a recess provided on the first electronic component mounting board. An electronic component mounted on a surface opposite to the surface provided with the recessed portion, a substrate for mounting the electronic component, and a second electronic component mounting substrate having a rectangular parallelepiped shape, An electronic component mounted on the second electronic component mounting substrate having the rectangular parallelepiped shape, a first electronic component mounting substrate having the electronic component mounted thereon, and a second rectangular parallelepiped shape having the electronic component mounted thereon. An electronic component mounting board mounted on one surface, and an external connection board for electrically connecting the electronic component mounted on the first and second electronic component mounting boards to the outside; Covering the first and second electronic component mounting substrates and the electronic component The first electronic component mounting board has the sealing part formed on the external connection board, and the surface on which the concave portion is provided faces the external connection board. It is characterized by being attached to.
[0019]
In the configuration according to the first aspect, the first electronic component mounting substrate provided with the recess portion on which the electronic component is mounted and the second electronic component mounting substrate having a rectangular parallelepiped shape are the external connection substrate. It can be mounted on one side. The first electronic component mounting board has an electronic component mounted on a surface opposite to the surface provided with the recess, and further, the surface provided with the recess is on the external connection substrate side. It is attached to the substrate for external connection.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Next, an electronic component package according to a first embodiment of the present invention will be described with reference to the accompanying drawings.
[0021]
FIG. 1 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to the first embodiment of the present invention.
In FIG. 1, an electronic component package 1 includes a package substrate 2, an internal substrate 3, semiconductor chips 4 to 6, bonding wires 7 to 10, solder balls 11, and a sealing resin 12 as a sealing portion. ing.
[0022]
As shown in FIG. 1, the electronic component package 1 has a configuration in which semiconductor chips 4 to 6 are mounted on an internal substrate 3 attached to a predetermined region of the upper surface 2 a of the package substrate 2. Thus, in this embodiment, the semiconductor chips 4 to 6 correspond to electronic components. In the present embodiment, the semiconductor chips 4 to 6 are given as an example of the electronic component, but the electronic component is not limited to the semiconductor chips 4 to 6 and may be, for example, a resistor, a coil, a capacitor, or the like. A plurality of types of components (for example, a semiconductor chip and a resistor) may be mounted on the internal substrate 3.
[0023]
The internal substrate 3 has a recessed portion 3 a on the surface attached to the package substrate 2. The internal substrate 3 is attached to the package substrate 2 by processing the contact surface with the package substrate 2 by an adhesive or soldering.
[0024]
Thus, a semiconductor chip mounting region and a semiconductor chip connection region are formed in predetermined regions of the upper surface 3b and the recess 3a of the internal substrate 3 attached to the package substrate 2. This semiconductor chip connection region is a region for mounting the semiconductor chips 4 to 6. The semiconductor chip connection region is a region for electrically connecting the circuit pattern formed on the upper surface 3 b of the internal substrate 3 and the semiconductor chips 4 to 6.
[0025]
Semiconductor chips 4 and 5 are mounted on the semiconductor chip mounting region formed on the upper surface 3 b of the internal substrate 3. The mounted semiconductor chips 4 and 5 and the semiconductor chip connection region formed on the upper surface 3b of the internal substrate 3 are bonded by bonding wires 7 and 8 made mainly of gold (Au) or aluminum (Al). Connected to each other. As a result, the semiconductor chips 4 and 5 are electrically connected to the circuit pattern formed on the upper surface 3 b of the internal substrate 3.
[0026]
The semiconductor chip 6 is mounted in the semiconductor chip mounting region formed in the recess 3 a of the internal substrate 3. The mounted semiconductor chip 6 and the semiconductor chip connection region formed in the recess 3a of the internal substrate 3 are electrically connected by a bonding wire 9 made mainly of gold (Au) or aluminum (Al). Connected to each other.
[0027]
The semiconductor chips 4 to 6 are mounted on the semiconductor chip connection region by bonding with an adhesive or the like. Moreover, the connection using the bonding wires 7-9 is implement | achieved by using thermocompression bonding etc.
[0028]
The internal substrate 3 is formed with through holes 3c and 3d penetrating the recess 3a and the upper surface 3b, and the semiconductor chip 6 is formed on the upper surface 3b of the internal substrate 3 through the through holes 3c and 3d. The circuit pattern is electrically connected.
[0029]
Further, the recess 3a of the internal substrate 3 is deep enough to prevent the semiconductor chip 6 and the bonding wire 9 mounted on the recess 3a from contacting the package substrate 2 when the internal substrate 3 is mounted on the package substrate 2. have.
[0030]
Further, on the upper surface 3b of the internal substrate 3, there is a package substrate connection region for making electrical connection with the circuit pattern formed on the upper surface 2a of the package substrate 2, in addition to the semiconductor chip mounting region and the connection region. Is formed.
[0031]
The package substrate connection region and the package substrate 2 are connected to each other by a bonding wire 10 made mainly of gold (Au) or aluminum (Al).
[0032]
Thus, the semiconductor chips 4 to 6 mounted on the internal substrate 3 and the package substrate 2 are electrically connected to each other via the internal substrate 3. The electrical connection using the bonding wire 10 is realized by using thermocompression bonding or the like. Thus, in this embodiment, the internal substrate 3 is disposed as an electronic component mounting substrate.
[0033]
Further, through holes 2c and 2d penetrating the upper surface 2a and the lower surface 2b are formed in the package substrate 2 electrically connected to the semiconductor chips 4 to 6 as described above. The package substrate 2 and a plurality of solder balls 11 formed in a predetermined region on the lower surface 2b of the package substrate 2 are electrically connected to each other through the through holes 2c and 2d. As described above, in the present embodiment, the package substrate 2 is disposed as an external connection substrate.
[0034]
The solder balls 11 are for surface mounting the electronic component package 1 on an external mother board 13, and the semiconductor balls 4 to 6 in the electronic component package 1 are electrically connected to the external mother board 13 by the solder balls 11. Connected to. In the present embodiment, the connection between the semiconductor chips 4 to 6 and the mother board 13 is performed using the solder balls 11, but other means such as leads (pins) are used. Also good.
[0035]
A sealing resin 12 is formed on the package substrate 2 so as to cover the internal substrate 3 and the semiconductor chips 4 to 6 configured as described above. The sealing resin 12 is formed in a predetermined shape by a transfer molding method or the like. Thereby, the internal substrate 3 and the semiconductor chips 4 to 6 are sealed in the sealing resin 12.
[0036]
In the present embodiment, the sealing resin 12 made of epoxy resin or the like is used to seal the semiconductor chips 4 to 6, but the material for sealing the semiconductor chips 4 to 6 is limited to resin. For example, it may be ceramic.
[0037]
Next, an example of a method for manufacturing the electronic component package 1 of the present embodiment will be described with reference to the flowchart of FIG.
[0038]
First, in the first step S1, the internal substrate 3 and the semiconductor chips 4 to 6 are set in an automatic mounter. Then, the automatic mounter is operated to mount (mount) the first and semiconductor chips 4 and 5 on the upper surface 3 b of the internal substrate 3 and the semiconductor chip 6 in the recess 3 a of the internal substrate 3.
[0039]
Next, in step S2, the internal substrate 3 on which the semiconductor chips 4 to 6 are mounted is set on a bonder. Then, the bonder is operated to bond the semiconductor chip formation region formed on the internal substrate 3 and the semiconductor chips 4 to 6 using the bonding wires 7 to 9. The bonding is realized by thermocompression bonding or frictional pressure bonding.
[0040]
Next, in step S3, the internal substrate 3 electrically connected to the semiconductor chips 4 to 6 and the package substrate 2 are set in an automatic mounter. Then, the automatic mounter is operated to mount (attach) the internal substrate 3 in a predetermined area on the package substrate 2.
[0041]
Next, in step S4, the package substrate 2 on which the internal substrate 3 is mounted is set on a bonder. Then, the bonder is operated to bond the package substrate connection region formed on the upper surface 3 b of the internal substrate 3 and the package substrate 2 using the bonding wire 10. The bonding is realized by thermocompression bonding or frictional pressure bonding.
[0042]
Next, in step S5, the package substrate 2 having the solder balls 12 formed on the lower surface is set in a mold, and the sealing resin 12 is formed on the upper surface of the package substrate 2 using, for example, a transfer mold encapsulation method.
[0043]
Next, in step S <b> 6, solder balls 12 are formed in a predetermined region on the lower surface of the package substrate 2 that is electrically connected to the internal substrate 3.
[0044]
As described above, in the present embodiment, the recess 3a is provided in the internal substrate 3, and the semiconductor chip 6 is mounted in the recess 3a, so that the outer dimensions of the electronic component package 1 are increased without increasing. The semiconductor chip can be mounted.
[0045]
That is, if the size of the electronic component package 1 is the same, more semiconductor chips can be mounted than before, and a desired number of semiconductor chips can be mounted on the mother board 13 with a smaller number of packages than before. Can do. Thereby, the wiring (the number of connection terminals) on the mother board 13 side can be reduced.
[0046]
As described above, when the electronic component package 1 of the present embodiment is used, an increase in the external dimension of the electronic component package 1 due to accommodating a plurality of semiconductor chips can be minimized.
[0047]
Further, since the size of the recess 3a of the internal substrate 3 can be changed according to the outer shape of the internal substrate 3, restrictions on the size of the semiconductor chip accommodated in the electronic component package 1 are minimized. be able to.
[0048]
In the present embodiment, the number of semiconductor chips mounted on the upper surface 3b of the internal substrate 3 is exemplified as two, but the number of semiconductor chips mounted on the upper surface 3b of the internal substrate 3 is limited to two. Not. Further, the number of semiconductor chips mounted on the recess 3a of the internal substrate 3 is not limited to one.
[0049]
Further, in the present embodiment, the case where one recess 3 a is formed on the internal substrate 3 is illustrated, but there may be a plurality of recesses 3 a formed on the internal substrate 3.
[0050]
(Second Embodiment)
Next, an electronic component package according to a second embodiment of the present invention will be described with reference to the accompanying drawings.
[0051]
FIG. 3 is a sectional view showing an example of a schematic configuration of an electronic component package according to the second embodiment of the present invention. In FIG. 3, the same parts as those in the first embodiment described above are denoted by the same reference numerals as those in FIG. 1, and detailed description thereof is omitted.
[0052]
In FIG. 3, the electronic component package 21 includes a package substrate 2, an internal substrate 3, semiconductor chips 4 to 6, solder balls 11, a sealing resin 12, and bumps 22 to 26.
[0053]
In the electronic component package 1 of the first embodiment described above, the electrical connection between the internal substrate 3 and the semiconductor chips 4 to 6 and the electrical connection between the internal substrate 3 and the package substrate 2 are bonded wires 7. -10. On the other hand, in the electronic component package 21 of the present embodiment, as shown in FIG. 3, these electrical connections are made by bumps 22 to 26 such as gold (Au) bumps and solder bumps.
[0054]
That is, in the present embodiment, in the semiconductor chip connecting step (step S2 in FIG. 2) and the internal substrate connecting step (step S4 in FIG. 2) in the first embodiment described above, the plating method, the vapor deposition method, and the transfer method are performed. Bumps 22 to 26 are formed by a method such as a stud bump method. The electrical connection between the internal substrate 3 and the semiconductor chips 4 to 6 and the electrical connection between the internal substrate 3 and the package substrate 2 are performed using the bumps 22 to 26.
Since the other configuration and manufacturing method of the electronic component package 21 of the present embodiment are the same as those of the first embodiment described above, detailed description thereof is omitted.
[0055]
As described above, in the present embodiment, the electrical connection between the internal substrate 3 and the semiconductor chips 4 to 6 and the electrical connection between the internal substrate 3 and the package substrate 2 are performed by the bumps 22 to 26. Therefore, these connections can be made wirelessly, and bonding wire disconnection failure and the like can be prevented.
[0056]
(Third embodiment)
Next, an electronic component package according to a third embodiment of the present invention will be described with reference to the accompanying drawings.
[0057]
FIG. 4 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to the third embodiment of the present invention. In FIG. 4, the same parts as those in the first embodiment and the second embodiment described above are denoted by the same reference numerals as those in FIGS. 1 and 3, and detailed description thereof is omitted. .
[0058]
4, the electronic component package 31 includes a package substrate 2, an internal substrate 3, semiconductor chips 4 to 6, solder balls 11, sealing resin 12, bumps 22 to 24, pin connectors 32 and 33, have.
[0059]
In the electronic component package 21 of the second embodiment described above, the electrical connection between the internal substrate 3 and the package substrate 2 is performed by the bumps 25 and 26. On the other hand, in the electronic component package 31 of the present embodiment, these connections are made by pin connectors 32 and 33 as shown in FIG.
[0060]
Each of the pin connectors 32 and 33 has a male terminal (plug) and a female terminal (receptacle). One of the male terminal and the female terminal is provided on the package substrate 2, and the other is the internal substrate 3. Provided.
[0061]
In the present embodiment, in the internal substrate connecting step in the second embodiment described above, the male terminals of the pin connectors 32 and 33 are press-fitted into the female terminals, and the electrical connection between the internal substrate 3 and the package substrate 2 is achieved. To make a good connection.
In addition, since the other structure and manufacturing method of the electronic component package 31 of this Embodiment are the same as that of 2nd Embodiment mentioned above, detailed description is abbreviate | omitted.
[0062]
As described above, in the present embodiment, since the electrical connection between the internal substrate 3 and the package substrate 2 is performed by the pin connectors 32 and 33, these connections can be performed more reliably.
[0063]
(Fourth embodiment)
Next, an electronic component package according to a fourth embodiment of the present invention will be described with reference to the accompanying drawings.
[0064]
FIG. 5 is a sectional view showing an example of a schematic configuration of an electronic component package according to the fourth embodiment of the present invention. In FIG. 5, the same portions as those in the first to third embodiments described above are denoted by the same reference numerals as those in FIGS. 1, 3, and 4, and detailed description thereof is omitted.
[0065]
In FIG. 5, the electronic component package 41 includes a package substrate 2, a lower internal substrate 42, an upper internal substrate 43, semiconductor chips 44 to 48, bumps 49 to 57, solder balls 11, and sealing resin 12. And have.
[0066]
As shown in FIG. 5, the electronic component package 41 has a configuration in which an upper internal substrate 43 is stacked on a lower internal substrate 42 attached to a predetermined region on the upper surface 2 a of the package substrate 2. The structures of the lower internal substrate 42 and the upper internal substrate 43 are the same as those of the internal substrate 3 in the first embodiment described above.
[0067]
Specifically, a semiconductor chip 44 is mounted in the recess 42 a of the lower internal substrate 42, and the semiconductor chip 44 and the lower internal substrate 42 are electrically connected to each other by bumps 49. The lower internal substrate 42 is attached to a predetermined position on the upper surface 2a of the package substrate 2 with the recessed portion 42a facing downward. More specifically, the predetermined region on the contact surface between the lower internal substrate 42 and the upper surface 2a of the package substrate 2 is connected to each other by the bumps 50 and 51. Thereby, the lower internal substrate 42 and the package substrate 2 are electrically connected to each other.
[0068]
A semiconductor chip 45 is mounted in the recess 43 a of the upper internal substrate 43, and the semiconductor chip 45 and the upper internal substrate 43 are electrically connected by bumps 52. Furthermore, semiconductor chips 46 to 48 are mounted on the upper surface 43 b of the upper internal substrate 43, and the semiconductor chips 46 to 48 and the upper internal substrate 43 are electrically connected to each other by bumps 53 to 55.
[0069]
In this manner, the upper internal substrate 43 on which the semiconductor chips 45 to 48 are mounted is attached to the upper surface 42b of the lower internal substrate 42 with the recessed portion 43a facing downward. At this time, a predetermined region of the contact surface between the upper internal substrate 43 and the upper surface 42 a of the lower internal substrate 42 is electrically connected to each other by the bumps 56 and 57.
[0070]
That is, in the present embodiment, in the semiconductor chip mounting step (step S1 in FIG. 2) in the first embodiment described above, the semiconductor is mounted in the semiconductor mounting regions provided in the lower internal substrate 42 and the upper internal substrate 43. The chips 44 to 48 are mounted, and then a semiconductor chip connecting process is performed (step S2 in FIG. 2).
[0071]
Then, in the internal substrate attaching step (step S3 in FIG. 2), the lower internal substrate 42 on which the semiconductor chips 44 to 48 are mounted is mounted on a predetermined region of the upper surface 2a of the package substrate 2. Then, the upper internal substrate 43 is mounted on the upper surface 42a of the lower internal substrate 42 with the surface having the recess 43a facing downward. Thus, in the present embodiment, the lower internal substrate 42 and the upper internal substrate 43 correspond to an electronic component mounting substrate.
In addition, since the other structure and manufacturing method of the electronic component package 41 of this Embodiment are the same as that of 2nd Embodiment mentioned above, detailed description is abbreviate | omitted.
[0072]
As described above, in this embodiment, the upper internal substrate 43 is stacked on the lower internal substrate 42, and the semiconductor chips 44 to 48 are mounted on the lower internal substrate 42 and the upper internal substrate 43. More semiconductor chips can be mounted on the electronic component package 41 with the same floor area as the electronic component package of the first to third embodiments described above. Therefore, even if more semiconductor chips are accommodated in the electronic component package 41, an increase in the size of the electronic component package 41 can be minimized.
[0073]
In the present embodiment, the electronic component package 41 is configured by stacking two internal substrates (the lower internal substrate 42 and the upper internal substrate 43), but the number of internal substrates is not limited to two. There may be three or more.
[0074]
Further, as in the present embodiment, if the electrical interconnection between the package substrate 2, the semiconductor chips 44 to 48, the lower internal substrate 42, and the upper internal substrate 43 is performed by the bumps 49 to 57, The floor area of the upper internal substrate 43 stacked on the lower internal substrate 42 can be made the same as that of the lower internal substrate 42. Therefore, it is preferable that the floor area of the upper internal substrate must be smaller than that of the lower internal substrate when the internal substrates are stacked to form an electronic component package as in the prior art. However, these connections may be made using a bonding wire as in the first embodiment described above or a pin connector as in the third embodiment.
[0075]
(Fifth embodiment)
Next, an electronic component package according to a fifth embodiment of the present invention will be described with reference to the accompanying drawings. The electronic component package of the present embodiment is characterized by the connection relationship between the package substrate and the internal substrate mounted on the package substrate, and the other configurations are the first to fourth embodiments described above. It is the same. Therefore, only the connection relationship between the package substrate and the internal substrate will be described here.
[0076]
FIG. 6 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to the fifth embodiment of the present invention. In FIG. 6, the same portions as those in the first to fourth embodiments described above are denoted by the same reference numerals as those in FIGS. 1, 3, 4, and 5, and detailed description thereof is made. Is omitted.
[0077]
As shown in FIG. 6, in the electronic component package of the present embodiment, the electrical connection locations between the internal substrates 72 to 74 corresponding to the electronic component mounting substrate and the package substrate 71 corresponding to the external connection substrate are provided. One of the internal substrates 72 to 74 is attached to the package substrate 71 so as to be unified.
[0078]
Specifically, the horizontal lengths of the internal substrates 72 to 74 are made substantially the same, and the locations and the number of bumps 75 to 80 provided on the lower surfaces 72a to 74a of the internal substrates 72 to 74 are unified. To. Then, the electrical connection regions 71e and 71f with the internal substrates 72 to 74 on the upper surface 71a of the package substrate 71 are formed in accordance with the bumps 75 to 80.
[0079]
That is, in the present embodiment, the mounting locations of the package substrate 71 and the internal substrates 72 to 74 are unified as described above. Thus, in the internal substrate mounting step (step S3 in FIG. 2), even when the shapes of the internal substrates 72 to 74 are different, an electronic component package can be manufactured using the same package substrate 71. Yes.
[0080]
That is, in the electronic component package of the present embodiment, the package substrate 71 can be shared by the internal substrates 72 to 74 having different shapes. Thus, once the package substrate 71 is developed, the previously developed package substrate 71 can be used even when the electronic component package is manufactured by changing the shape of the internal substrate.
[0081]
Therefore, the development cost of the package substrate 71 can be reduced, and the manufacturing cost of the electronic component package can be reduced.
[0082]
In the present embodiment, bumps 75 to 80 are provided on the internal substrate 72 side to electrically connect the internal substrate 72 and the package substrate 71. However, the bumps are provided on the package substrate 71 and the internal substrate 72 is provided. And the package substrate 71 may be electrically connected.
[0083]
In the present embodiment, in order to more firmly attach the internal substrates 72 to 74 and the package substrate 71, the horizontal sizes of the internal substrates 72 to 74 are made substantially the same. The horizontal lengths of the substrates 72 to 74 are not necessarily the same.
[0084]
In the present embodiment, the case where the bumps 75 to 80 are used for the electrical connection between the package substrate 71 and the internal substrates 72 to 74 is described. However, the electrical connection between the internal substrates 72 to 74 and the package substrate 71 is described. If the connection locations can be unified, the bumps need not be used for the electrical connection between the package substrate 71 and the internal substrates 72 to 74.
[0085]
For example, when the package substrate 71 and the internal substrates 72 to 74 are connected by bonding wires, the horizontal size of the internal substrates 72 to 74 and the bonding position and the number of bonding wires of the bonding wires on the internal substrates 72 to 74 are determined. What is necessary is just to unify and match | combine the electrical connection area | region with the said internal substrates 72-74 in the upper surface 71a of the package board | substrate 71 to the bonding position and bonding number of the said bonding wire.
[0086]
In the above description, the electrical connection locations between the internal substrates 72 to 74 and the package substrate 71 are completely unified as long as the internal substrates 72 to 74 and the package substrate 71 are electrically connected appropriately. It goes without saying that it is not necessary.
[0087]
Furthermore, in the present embodiment, the semiconductor chips 81 to 90 electrically connected by the bumps are mounted on the predetermined areas of the internal substrates 72 to 74. However, the first to fourth embodiments described above are used. As described above, wire bonding or a pin connector may be used for connecting the semiconductor chip and the internal substrates 72 to 74 without using bumps.
Further, as in the above-described fourth embodiment, the internal substrates may be vertically stacked.
[0088]
(Sixth embodiment)
Next, an electronic component package according to a sixth embodiment of the present invention will be described with reference to the accompanying drawings. Note that the electronic component package of the present embodiment is also characterized by the connection relationship between the package substrate and the internal substrate mounted on the package substrate, as in the fifth embodiment described above. Only the connection relationship with the substrate will be described.
[0089]
FIG. 7 is a sectional view showing an example of a schematic configuration of an electronic component package according to the sixth embodiment of the present invention. In FIG. 7, the same portions as those in the first to fifth embodiments described above are denoted by the same reference numerals as those in FIGS. 1 and 3 to 6, and detailed description thereof is omitted.
[0090]
As shown in FIG. 7, in the present embodiment, the locations and the number of bumps 94, 95 provided on the first inner substrate 92 and the lower surfaces 92a, 93a of the second inner substrate 93 having a rectangular parallelepiped shape. And bumps 94 and 95 are formed in accordance with the connection regions 71e and 71f formed on the upper surface 71a of the package substrate 71.
[0091]
That is, the connection location between the package substrate 71 and the first and second internal substrates 92 and 93 and the connection location between the package substrate 71 and the internal substrates 72 to 74 in the fifth embodiment described above are unified. Thus, even when a plurality of internal substrates (first internal substrate 92 and second internal substrate 93) are attached to the upper surface 71a of the package substrate 71, the same as the package substrate 71 in the fifth embodiment described above. The electronic component package can be manufactured using the package substrate.
[0092]
FIG. 7 also illustrates the case where bumps 94 and 95 are used for electrical connection between the package substrate 71 and the internal substrates 92 and 93, but the package is the same as in the fifth embodiment described above. Bumps may not be used for electrical connection between the substrate 71 and the internal substrates 92 and 93, and bumps may be provided not on the internal substrate 92 but on the package substrate 71.
[0093]
7 illustrates a case where the number of internal substrates mounted on the upper surface 71a of the package substrate 71 is two, the number of internal substrates attached to the upper surface 71a of the package substrate 71 is not limited to two.
[0094]
Further, in the present embodiment, the semiconductor chips 96 to 98 electrically connected by the bumps are mounted on the predetermined regions of the internal substrates 92 and 93. However, as in the fifth embodiment described above. Instead of using bumps for connecting the semiconductor chips 96 to 98 and the internal substrates 92 and 93, wire bonding or pin connectors may be used.
[0095]
Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
(Appendix 1) An electronic component mounting board provided with a recess for mounting an electronic component;
An electronic component mounted in a recess provided in the electronic component mounting substrate;
An electronic component mounting board on which the electronic component is mounted is attached, and an external connection board for electrically connecting the electronic component mounted on the electronic component mounting board and the outside,
An electronic component package comprising: a sealing portion formed on the external connection substrate so as to cover the electronic component mounting substrate and the electronic component.
[0096]
(Supplementary note 2) The electronic device according to supplementary note 1, wherein the electronic component mounting substrate is attached to the external connection substrate with the surface on which the recess is provided facing the external connection substrate. Parts package.
[0097]
(Additional remark 3) The electronic component package of Additional remark 2 characterized by further having an electronic component mounted on the surface on the opposite side to the surface in which the said recessed part was provided.
[0098]
(Additional remark 4) It has multiple electronic component mounting board | substrates with which the said recessed part was provided,
The electronic component package according to appendix 1, wherein a plurality of electronic component mounting boards provided with the recesses are stacked.
[0099]
(Supplementary note 5) The supplementary note 4 is characterized in that a plurality of electronic component mounting substrates provided with the recesses are stacked so that the surface provided with the recesses is on the external connection substrate side. Electronic component package.
[0100]
(Supplementary note 6) The electronic device according to supplementary note 5, further comprising an electronic component mounted on an upper surface of the electronic component mounting substrate in the uppermost stage among the plurality of electronic component mounting substrates configured to be stacked. Parts package.
[0101]
(Appendix 7) Having a plurality of electronic component mounting boards provided with the recesses,
The electronic component package according to appendix 1, wherein a plurality of electronic component mounting boards provided with the recesses are mounted on the external connection board.
[0102]
(Appendix 8) A rectangular parallelepiped electronic component mounting board on which electronic components are mounted;
The electronic component mounting board further includes a rectangular parallelepiped electronic component mounting board, and the rectangular parallelepiped electronic component mounting board is mounted on the external connection board. Electronic component package as described in.
[0103]
(Additional remark 9) It has multiple said rectangular parallelepiped-shaped electronic component mounting substrates,
9. The electronic component package according to appendix 8, wherein the plurality of rectangular parallelepiped electronic component mounting substrates are configured to be mounted on the external connection substrate.
[0104]
(Appendix 10) The electronic component and the electronic component mounting board are configured to be electrically connected by any one of a connection using wire bonding, a connection using a bump, and a connection using a pin connector. The electronic component package according to Supplementary Note 1, wherein the electronic component package is characterized.
[0105]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress an increase in the size of the electronic component package, and it is possible to suppress restrictions on the size of the electronic component mounted on the electronic component package.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to a first embodiment of the present invention.
FIG. 2 is a flowchart illustrating an example of a method for manufacturing an electronic component package according to the first embodiment of this invention.
FIG. 3 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to a second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to a third embodiment of the present invention.
FIG. 5 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to a fourth embodiment of the present invention.
FIG. 6 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to a fifth embodiment of the present invention.
FIG. 7 is a cross-sectional view showing an example of a schematic configuration of an electronic component package according to a sixth embodiment of the present invention.
FIG. 8 is a cross-sectional view showing a conventional technique and showing an example of a schematic configuration of a first conventional electronic component package.
FIG. 9 is a cross-sectional view showing a conventional technique and showing an example of a schematic configuration of an electronic component package of a second conventional example.
FIG. 10 is a cross-sectional view showing a conventional technique and showing an example of a schematic configuration of an electronic component package of a third conventional example.
FIG. 11 is a cross-sectional view showing a conventional technique and showing an example of a schematic configuration of an electronic component package of a fourth conventional example.
[Explanation of symbols]
1, 21, 31, 41 Electronic component package
2,71 Package substrate
4-6, 44-48, 81-90, 96-98 Semiconductor chip
3, 42, 43, 72-74, 92, 93 Internal substrate
7-10 Bonding wire
11 Solder balls
12 Sealing resin
22-24, 50-57, 75-80, 94, 95 Bump
32, 33 pin connector

Claims (2)

電子部品を搭載するための凹み部が設けられた第１の電子部品搭載用基板と、
上記第１の電子部品搭載用基板に設けられた凹み部に搭載される電子部品と、
上記凹み部が設けられた面と反対側の面上に搭載される電子部品と、
電子部品を搭載する基板であって、直方体形状の第２の電子部品搭載用基板と、
上記直方体形状の第２の電子部品搭載用基板上に搭載される電子部品と、
上記電子部品が搭載された第１の電子部品搭載用基板と、上記電子部品が搭載された直方体形状の第２の電子部品搭載用基板とが、一面上に取り付けられ、上記第１及び第２の電子部品搭載用基板に搭載された電子部品と外部とを電気的に接続するための外部接続用基板と、
上記第１及び第２の電子部品搭載基板と電子部品とを覆うように、上記外部接続用基板上に形成される封止部とを有し、
上記凹み部が設けられた面を上記外部接続用基板側にして上記第１の電子部品搭載用基板が、上記外部接続用基板に取り付けられていることを特徴とする電子部品パッケージ。A first electronic component mounting substrate provided with a recess for mounting the electronic component;
An electronic component mounted in a recess provided in the first electronic component mounting substrate;
An electronic component mounted on a surface opposite to the surface provided with the recess,
A substrate on which electronic components are mounted, the second electronic component mounting substrate having a rectangular parallelepiped shape;
An electronic component mounted on the second electronic component mounting substrate having a rectangular parallelepiped shape;
A first electronic component mounting substrate on which the electronic component is mounted and a rectangular parallelepiped second electronic component mounting substrate on which the electronic component is mounted are mounted on one surface, and the first and second An external connection substrate for electrically connecting the electronic component mounted on the electronic component mounting substrate and the outside;
A sealing portion formed on the external connection substrate so as to cover the first and second electronic component mounting substrates and the electronic component;
The electronic component package, wherein the first electronic component mounting substrate is attached to the external connection substrate with the surface provided with the recess portion facing the external connection substrate. 上記第１の電子部品搭載用基板と上記外部接続用基板との接続箇所と、上記第２の電子部品搭載用基板と上記外部接続用基板との接続箇所とは、外部接続用基板の一面上に取り付けられる電子部品搭載用基板の数が異なる他の電子部品パッケージにおける、電子部品搭載用基板と外部接続用基板との接続箇所と統一化されており、
上記第１の電子部品搭載用基板に設けられた凹み部は、上記接続箇所を避けて形成されていることを特徴とする請求項１に記載の電子部品パッケージ。The connection location between the first electronic component mounting substrate and the external connection substrate, and the connection location between the second electronic component mounting substrate and the external connection substrate are on one surface of the external connection substrate. In other electronic component packages with different numbers of electronic component mounting boards attached to the same, the connection location between the electronic component mounting substrate and the external connection substrate is unified,
2. The electronic component package according to claim 1, wherein the recess provided in the first electronic component mounting substrate is formed so as to avoid the connection portion.
JP2002097123A 2002-03-29 2002-03-29 Electronic component package Expired - Fee Related JP4119146B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002097123A JP4119146B2 (en) 2002-03-29 2002-03-29 Electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097123A JP4119146B2 (en) 2002-03-29 2002-03-29 Electronic component package

Publications (2)

Publication Number Publication Date
JP2003298001A JP2003298001A (en) 2003-10-17
JP4119146B2 true JP4119146B2 (en) 2008-07-16

Family

ID=29387618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097123A Expired - Fee Related JP4119146B2 (en) 2002-03-29 2002-03-29 Electronic component package

Country Status (1)

Country Link
JP (1) JP4119146B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557757B2 (en) * 2005-03-14 2010-10-06 株式会社東芝 Semiconductor device
KR101185886B1 (en) * 2007-07-23 2012-09-25 삼성전자주식회사 Semiconductor chip, semiconductor package, card and system having universal interconnection lines
DE102010030528A1 (en) * 2010-06-25 2011-12-29 Robert Bosch Gmbh Encapsulated control module for a motor vehicle
JP2014027145A (en) * 2012-07-27 2014-02-06 Toshiba Corp Semiconductor device
EP3410477A4 (en) * 2016-01-31 2019-09-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
JP2003298001A (en) 2003-10-17

Similar Documents

Publication Publication Date Title
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
TWI469309B (en) Integrated circuit package system
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US11664348B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package
US20020096785A1 (en) Semiconductor device having stacked multi chip module structure
JP2002510148A (en) Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component
US10811341B2 (en) Semiconductor device with through-mold via
US8836115B1 (en) Stacked inverted flip chip package and fabrication method
TWI416700B (en) Chip-stacked package structure and method for manufacturing the same
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20020061812A (en) Ball grid array type multi chip package and stack package
US10515883B2 (en) 3D system-level packaging methods and structures
JP4119146B2 (en) Electronic component package
US7498666B2 (en) Stacked integrated circuit
KR101078722B1 (en) Stack package and method of fabricating the same
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
US20090039493A1 (en) Packaging substrate and application thereof
KR100650049B1 (en) Assembly-stacked package using multichip module
JP3850712B2 (en) Multilayer semiconductor device
KR20080074654A (en) Stack semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees