JP4112808B2 - Receiver - Google Patents
Receiver Download PDFInfo
- Publication number
- JP4112808B2 JP4112808B2 JP2001015434A JP2001015434A JP4112808B2 JP 4112808 B2 JP4112808 B2 JP 4112808B2 JP 2001015434 A JP2001015434 A JP 2001015434A JP 2001015434 A JP2001015434 A JP 2001015434A JP 4112808 B2 JP4112808 B2 JP 4112808B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- agc circuit
- amplification degree
- converter
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は受信装置に関し、特に複数のチャネル信号が同時にAGC回路に入力する場合の信号歪みを改善する際、AGC回路の応答速度に起因する再生信号の歪みを除去する手段に関する。
【0002】
【従来の技術】
近年、デジタル回路技術の発達により、アナログ回路により実現していた機能をデジタル回路を用いて実現する例が増えている。デジタル回路としてDSP(デジタル信号処理器)等のプログラマブルなデバイスを用いた場合、ソフトウェアによって機能が実現されるので、特性の修正、変更が容易であるとともに特性のばらつきや経年劣化の無い、或いは、調整が不要である等のメリットが得られる。
【0003】
デジタル携帯電話等のような移動体通信の分野においても上記デジタル回路への移行は進んでおり、究極の例として通信機能のほとんどをソフトウェアにより実現するソフトウェア無線機も提案されている。詳細は下記文献に記載されているので、説明は省略する(Joe Mitola, The software radio architecture, IEEE Communication magazine, May 1995 vol.33, No.5)。ところが、現実的には上記文献において要求されるような広帯域な増幅器、ミキサ、ローカル発振器、或いは、高速なA/D(アナログ/デジタル)変換器が現状では実現困難なため、高周波部およびIF部をアナログ処理する次のような構成が提案されている。
【0004】
図5は、従来の受信装置の構成例を示す機能ブロック図である。この例に示す受信装置は、RF帯域通過フィルタ101を介してアンテナ102に接続された増幅器103の出力信号をミキサ104に導くとともに、これをローカル信号発振器105の出力信号により所定の周波数に変換した後、IF帯域通過フィルタ106とAGC(Automatic Gain Control、自動利得制御)回路107とを介してA/D変換器108に供給するように構成される。
【0005】
この例に示す受信装置は以下のように機能する。即ち、アンテナ102を介して受信された複数のチャネル信号を含む高周波アナログ信号は、所要の帯域幅を有するRF帯域通過フィルタ101により不要成分が除去されるとともに増幅器103により増幅された後、ローカル信号発振器105とミキサ104とにより所定のIF周波数に周波数変換されIF通過フィルタ106に供給される。
【0006】
IF通過フィルタ106は、図示を省略した後段の復調処理部におけるDSPのソフトウェア変更によって実現される各種変調方式に係わる複数のチャネル信号がすべて通過可能な広帯域特性を有する。受信信号は、ここで再度不要成分が除去された後、A/D変換器108のダイナミックレンジ範囲内で最大レベルが一定となるように制御信号107aに基づきAGC回路の増幅度gが制御されるとともに、A/D変換器108によりデジタル信号に変換されてチャネル分離・復調処理部に供給され、ここでDSPによりデジタル処理される。
【0007】
図6は、AGC回路107入力における複数のチャネル信号に係る合成波形を説明する概念図である。この図は、説明を簡単にするために、同一振幅レベルを有する2つのチャネル信号が入力する例を示している。この2つの信号s1、s2はそれぞれ周波数f1、f2を有しており(図6(a)〜(c))、これらの信号が同相で重畳されるタイミングでは加算となり振幅が大きくなるが、逆相では重畳されるタイミングでは減算となり振幅が小さくなるので、2つの信号s1、s2の重畳信号は図6(d)に示されるように振幅最大値が時間的に変動した波形となる。
【0008】
従って、このような受信装置においては以下に示すような問題点があった。つまり、AGC回路に図6(d)に示されるような重畳信号が入力すると、AGC回路は入力信号を後段のA/D変換器の動作ダイナミックレンジ内で信号最大レベルを一定とするように機能する。ところが、周波数利用効率を向上させるため、例えば、百チャネル程度にチャネル信号数が増加すると、重畳信号レベルがAGC回路の飽和レベル(動作ダイナミックレンジ)以上になり、波形がクリッピング(波形の先端部がカットされる現象)される。図7は、このような場合のAGC回路出力における上記重畳信号の波形例を示す図である。この図に示すように重畳信号は波形歪みを生じ、その結果、周波数情報(信号情報)が欠落する問題があった。
【0009】
このような問題を解決するために、下記のような受信装置が本願出願人により提案されている。図8は、上記波形歪みを改善するために提案された受信装置の構成例を示す機能ブロック図である。この例に示す受信装置は、RF帯域通過フィルタ11を介してアンテナ12に接続した増幅器13の出力信号をミキサ14に導くとともに、これをローカル信号発振器15の出力信号により所定の周波数に変換した後、後述する帯域幅を有するIF帯域通過フィルタ16とAGC回路17と第1のA/D変換器18とを介して掛け算器19に供給する。また、AGC回路17における制御信号17aを第2のA/D変換器20を介して前記AGC回路の増幅度の逆数を算出し前記掛け算器19に接続される増幅度逆数算出部21に供給するように構成される。
【0010】
この例に示す受信装置は以下のように機能する。即ち、アンテナ12を介して受信した複数のチャネル信号を含む高周波アナログ信号を、所要の帯域幅を有するRF帯域通過フィルタ11により不要成分を除去するとともに増幅器13により増幅した後、ローカル信号発振器15とミキサ14とにより所定のIF周波数に周波数変換してIF通過フィルタ16に供給する。
【0011】
IF通過フィルタ16の帯域特性は、図示を省略した後段の復調処理部におけるDSPのソフトウェア変更によって実現される各種変調方式に係わる複数のチャネル信号をすべて通過可能なように設定される。信号不要成分をここで再度除去した後、受信信号をA/D変換器のダイナミックレンジ範囲内で最大レベルが一定となるように制御信号17aに基づきAGC回路17の増幅度gを制御するとともに、A/D変換器18によりデジタル信号に変換して掛け算器19に供給する。
【0012】
上述したようにAGC回路17の制御信号17aは、当該AGC回路の増幅度gを制御するものであり、従って増幅度gに係わる情報を有しており、この制御信号17aを第2のA/D変換器20を介してデジタル信号に変換した後、前記増幅度gの情報に基づき増幅度逆数算出部21において前記AGC回路17の増幅度gに係わる逆数1/gを算出し掛け算器19に供給する。
AGC回路17の入力における信号Sinは、AGC回路の出力においてg・Sinとなり、受信チャネル信号数が多い場合は図7に示すような歪み波形となるが、後段の掛け算器19において1/gが掛け算されるので、掛け算器19の出力には歪みの無いSinが再生され、従って、信号情報の欠落を防止することができる。
【0013】
【発明が解決しようとする課題】
しかしながら上述したような従来の受信装置においては以下に示すような問題点があった。つまり、AGC回路の増幅度gは入力信号Sinのレベルに応じて常に変化するが、アナログ回路であるためAGC回路の増幅部に制御信号17aが入力してから増幅度gが変更され出力が一定値に達するまでに、AGC回路の応答速度に起因して所定の時間を要する。従って、増幅度逆数算出部21がデジタル処理に基づき認識するAGC回路の増幅度gと、AGC回路の実際の増幅度gとは、上記応答速度に係わる所定時間内でその値に差が生じ、そのため掛け算器19の出力においてAGC回路の増幅度gに係わる成分を完全に打ち消すことが出来ないので、入力信号Sinを完全に再生出来ず信号歪みが残る問題があった。
本発明は、上述した従来の受信装置に関する問題を解決するためになされたもので、AGC回路の応答速度に起因してAGC回路の増幅度gと増幅度逆数算出部が認識する増幅度gとの差により発生する信号歪みを除去できる受信装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明に係わる受信装置の請求項1記載の発明は、
アンテナを介して受信した複数のチャネル信号が通過可能なフィルタと、
前記フィルタからの信号が入力されるAGC回路と、
前記AGC回路からの出力信号をデジタル信号に変換して出力する第1のA/D変換器と、
前記AGC回路の増幅度を制御する制御信号をデジタル信号に変換し出力する第2のA/D変換器と、
前記第2のA/D変換器からのデジタル信号を受けて前記AGC回路の増幅度に係わる逆数を算出して出力する増幅度逆数算出部と、
前記第1のA/D変換器からの出力信号と前記増幅度逆数算出部から出力される前記増幅度に係わる逆数との掛け算を行うことにより複数のチャネル信号を再生する掛け算器と、
を備えた受信装置において、
前記AGC回路は、該AGC回路の出力信号から所定時間ごとの平均値を求め、現時点から1つ前の期間の平均値を、該所定時間ごとに前記制御信号として出力する制御信号平均化手段を有することにより、
前記AGC回路の前記増幅度を前記所定時間ごとに一定値に保持し、
前記増幅度の係わる逆数を前記所定時間ごとに一定値に保持すること、
を特徴とする。
【0015】
【発明の実施の形態】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。図1は、本発明に係わる受信装置の構成例を示す機能ブロック図である。この例に示す受信装置は、RF帯域通過フィルタ11を介してアンテナ12に接続した増幅器13の出力信号をミキサ14に導くとともに、これをローカル信号発振器15の出力信号により所定の周波数に変換した後、後述する帯域幅を有するIF帯域通過フィルタ16とAGC回路17と第1のA/D変換器18とを介して掛け算器19に供給する。また、AGC回路17において増幅度gを制御する制御信号17aを制御信号平均化部17bにより生成し、これを増幅部17cに供給するとともに第2のA/D変換器20を介して前記AGC回路の増幅度の逆数を算出し前記掛け算器19に接続される増幅度逆数算出部21に供給するように構成される。
【0016】
この例に示す受信装置は以下のように機能する。即ち、アンテナ12を介して受信した複数のチャネル信号を含む高周波アナログ信号を、所要の帯域幅を有するRF帯域通過フィルタ11により不要成分を除去するとともに増幅器13により増幅した後、ローカル信号発振器15とミキサ14とにより所定のIF周波数に周波数変換してIF通過フィルタ16に供給する。
【0017】
IF通過フィルタ16の帯域特性は、図示を省略した後段の復調処理部におけるDSPのソフトウェア変更によって実現される各種変調方式に係わる複数のチャネル信号をすべて通過可能なように設定される。信号不要成分をここで再度除去した後、受信信号をA/D変換器のダイナミックレンジ範囲内で最大レベルが一定となるように制御信号17aに基づきAGC回路17の増幅度gを制御するとともに、A/D変換器18によりデジタル信号に変換して掛け算器19に供給する。
【0018】
上述したようにAGC回路17の制御信号17aは、当該AGC回路の増幅度gを制御するものであり、従って増幅度gに係わる情報を有しており、この制御信号17aを第2のA/D変換器20を介してデジタル信号に変換した後、前記増幅度gの情報に基づき増幅度逆数算出部21において前記AGC回路17の増幅度gに係わる逆数1/gを算出し掛け算器19に供給する。
AGC回路17の入力における信号Sinは、AGC回路の出力においてg・Sinとなり、受信チャネル信号数が多い場合は図7に示すような歪み波形となるが、後段の掛け算器19において1/gが掛け算されるので、掛け算器19の出力には歪みの無い信号Sinが再生され、従って、信号情報の欠落を防止することができる。
【0019】
その際、制御信号平均化部17bにおいて、後述するようにAGC回路17の出力信号を所定時間ごとに平均値化して一定値とし、これを制御信号17aとして用いるので、AGC回路の応答速度に係わる時間以後に対して当該AGC回路17の増幅度gと増幅度逆数算出部21において認識する前記増幅度gとは一致した値となり、従来の一致しない場合に発生する信号歪みを除去することができる。
【0020】
以下、制御信号平均化部17bの動作について詳しく説明する。まず、図2は信号の平均値を説明する図である。信号f(t)の平均値は、図の下部に示したように信号f(t)を時間Tについて積分し、その値を時間Tについて割った値として定義される。この物理的な意味は、時間Tの積分により信号f(t)の面積Sを求め、それと同一面積である長さTの長方形から高さ(平均値)を決定するものである。従って、信号の平均値は積分回路を用いることにより求めることができる。
【0021】
図3は、演算増幅器を用いた積分回路の構成例を示す図である。積分回路は原理的に低域通過フィルタであって、信号f(t)の直流成分(平均値)を抽出するように動作する。この例に示す積分回路では、入力信号Vinの積分値がVoutとして出力される。詳細は、例えば、電気工学ポケットブック、p240、電気学会編、オーム社(平成7年12月10日発行)に記載されているので説明は省略する。
【0022】
制御信号平均化部17bは、上記積分回路を用いて構成したもので、所定時間TごとにAGC回路17の出力信号を積分して、これの平均値を制御信号17aとして出力する。図4は、制御信号平均化部17bの動作を説明するタイミングチャート図である。同図(a)、(b)は、制御信号平均化部17bに対する入力信号(AGC回路出力信号g・Sin)、出力信号(制御信号17a)をそれぞれ示している。制御信号平均化部17bは、所定時間Tごとに入力信号に対して積分を行い、その平均値を所定期間出力するが、制御信号17aとしては現時点で確定している一つ前の期間の積分値を制御信号として用いる。これは、例えば、現時点がT〜2Tの期間にあるとすれば、この期間の積分値はまだ確定していないので、0〜T期間の既に確定している平均値を使用するためである。
【0023】
以上のように本発明に係わる受信装置は動作するので、AGC回路の応答速度に起因するAGC回路の増幅度と増幅度逆数算出部において認識する前記増幅度との差により発生するAGC回路入力信号Sinの不完全再生に係わる信号歪みを除去することが出来る。
【発明の効果】
本発明は以上説明したようにAGC回路の制御信号から当該AGC回路の増幅度の逆数1/gを別途算出し、これをAGC回路後段に配置するA/D変換器の出力信号に掛け算することにより、AGC回路の入力信号(Sin)をA/D変換器出力において再生したので、受信チャネル数に無関係にAGC回路の信号レベル制御に係わる波形歪みが無く、従って、信号情報(周波数情報)の欠落が無い複数のチャネル信号を再生できる受信装置を実現する上で著効を奏す。
また、制御信号として所定時間ごとに一定値に保持された信号を用いるようにしたので、AGC回路の応答速度に起因して発生するA/D変換器出力におけるAGC回路入力信号(Sin)の不完全再生に係わる信号歪みを除去できる受信装置を実現する上で著効を奏す。
【図面の簡単な説明】
【図1】本発明に係わる受信装置の実施の形態例を示す機能ブロック図
【図2】信号の平均値を説明するための図
【図3】本発明に係わる受信装置の制御信号平均化部において用いる積分回路の構成例を示す回路図
【図4】本発明に係わる受信装置の制御信号平均化部の動作を説明するためのタイミングチャート図
【図5】従来の受信装置の構成例を示す機能ブロック図
【図6】 AGC回路の入力における信号波形の概念を説明する図
【図7】 AGC回路の出力における信号波形の概念を説明する図
【図8】本願出願人より提案された従来の受信装置の構成例を示す機能ブロック図
【符号の説明】
11・・RF帯域通過フィルタ
12・・アンテナ
13・・RFアンプ
14・・ミキサ
15・・ローカル信号発振器
16・・IF帯域通過フィルタ
17・・AGC回路
17a・・制御信号
17b・・制御信号平均化部
17c・・増幅部
18・・第1のA/D変換器
19・・掛け算器
20・・第2のA/D変換器
21・・AGC回路の増幅度の逆数算出部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiving apparatus, and more particularly to means for removing distortion of a reproduction signal caused by the response speed of an AGC circuit when improving signal distortion when a plurality of channel signals are simultaneously input to an AGC circuit.
[0002]
[Prior art]
In recent years, with the development of digital circuit technology, there are an increasing number of examples in which functions realized by analog circuits are realized using digital circuits. When a programmable device such as a DSP (digital signal processor) is used as a digital circuit, the function is realized by software, so the characteristics can be easily corrected and changed, and there is no characteristic variation or deterioration over time, or Advantages such as no adjustment are obtained.
[0003]
In the field of mobile communications such as digital mobile phones, the transition to the digital circuit is progressing, and as an ultimate example, a software defined radio that realizes most of the communication functions by software has been proposed. Details are described in the following documents, so the explanation is omitted (Joe Mitola, The software radio architecture, IEEE Communication magazine, May 1995 vol.33, No.5). However, in reality, wideband amplifiers, mixers, local oscillators, or high-speed A / D (analog / digital) converters as required in the above documents are difficult to realize at present, so the high-frequency part and IF part The following configuration for analog processing has been proposed.
[0004]
FIG. 5 is a functional block diagram showing a configuration example of a conventional receiving apparatus. The receiving apparatus shown in this example guides the output signal of the
[0005]
The receiving apparatus shown in this example functions as follows. That is, a high-frequency analog signal including a plurality of channel signals received via the antenna 102 is subjected to removal of unnecessary components by the RF bandpass filter 101 having a required bandwidth, and after being amplified by the
[0006]
The IF pass filter 106 has a wideband characteristic that allows a plurality of channel signals related to various modulation schemes, which are realized by changing the software of the DSP in the demodulation processing unit in the subsequent stage, not shown, to pass through. After the unnecessary components are removed again here, the amplification level g of the AGC circuit is controlled based on the control signal 107a so that the maximum level is constant within the dynamic range of the A /
[0007]
FIG. 6 is a conceptual diagram for explaining a composite waveform related to a plurality of channel signals at the input of the
[0008]
Therefore, such a receiving apparatus has the following problems. In other words, when the superimposed signal as shown in Fig. 6 (d) is input to the AGC circuit, the AGC circuit functions to keep the maximum signal level constant within the dynamic range of operation of the A / D converter in the subsequent stage. To do. However, in order to improve frequency utilization efficiency, for example, when the number of channel signals increases to about 100 channels, the superimposed signal level becomes equal to or higher than the saturation level (operation dynamic range) of the AGC circuit, and the waveform is clipped (the tip of the waveform is The phenomenon that is cut). FIG. 7 is a diagram showing a waveform example of the superimposed signal in the AGC circuit output in such a case. As shown in this figure, the superimposed signal has a waveform distortion, and as a result, there is a problem that frequency information (signal information) is lost.
[0009]
In order to solve such a problem, the following receiver has been proposed by the present applicant. FIG. 8 is a functional block diagram showing a configuration example of a receiving apparatus proposed for improving the waveform distortion. The receiving apparatus shown in this example guides the output signal of the amplifier 13 connected to the
[0010]
The receiving apparatus shown in this example functions as follows. That is, after the high frequency analog signal including a plurality of channel signals received via the
[0011]
The band characteristics of the
[0012]
As described above, the control signal 17a of the
The signal Sin at the input of the
[0013]
[Problems to be solved by the invention]
However, the conventional receiving apparatus as described above has the following problems. In other words, the gain g of the AGC circuit always changes according to the level of the input signal Sin, but since it is an analog circuit, the gain g is changed after the control signal 17a is input to the amplification part of the AGC circuit, and the output is constant. It takes a predetermined time to reach the value due to the response speed of the AGC circuit. Therefore, the amplification degree g of the AGC circuit recognized by the amplification degree
The present invention has been made to solve the above-described problems related to the conventional receiver, and the amplification factor g of the AGC circuit and the amplification factor g recognized by the inverse amplification factor calculation unit due to the response speed of the AGC circuit. An object of the present invention is to provide a receiving apparatus capable of removing signal distortion caused by the difference between the two.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to
A filter through which a plurality of channel signals received via an antenna can pass;
An AGC circuit to which a signal from the filter is input;
A first A / D converter for converting an output signal from the AGC circuit into a digital signal and outputting the digital signal;
A second A / D converter for converting a control signal for controlling the amplification degree of the AGC circuit into a digital signal and outputting the digital signal;
An amplification degree reciprocal calculation unit that receives a digital signal from the second A / D converter and calculates and outputs a reciprocal related to the amplification degree of the AGC circuit;
A multiplier that reproduces a plurality of channel signals by multiplying an output signal from the first A / D converter and an inverse of the amplification degree output from the amplification degree inverse number calculation unit;
In a receiving device comprising:
The AGC circuit obtains an average value for every predetermined time from the output signal of the AGC circuit, and outputs a control signal averaging means for outputting the average value for the previous period from the current time as the control signal for the predetermined time by Yes,
Holding the amplification degree of the AGC circuit at a constant value every predetermined time;
Holding a reciprocal related to the amplification degree at a constant value every predetermined time;
It is characterized by.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on the illustrated embodiment. FIG. 1 is a functional block diagram showing a configuration example of a receiving apparatus according to the present invention. The receiving apparatus shown in this example guides the output signal of the amplifier 13 connected to the
[0016]
The receiving apparatus shown in this example functions as follows. That is, after the high frequency analog signal including a plurality of channel signals received via the
[0017]
The band characteristics of the
[0018]
As described above, the control signal 17a of the
The signal Sin at the input of the
[0019]
At that time, in the control
[0020]
Hereinafter, the operation of the control
[0021]
FIG. 3 is a diagram illustrating a configuration example of an integration circuit using an operational amplifier. The integrating circuit is a low-pass filter in principle, and operates to extract a DC component (average value) of the signal f (t). In the integrating circuit shown in this example, the integrated value of the input signal Vin is output as Vout. Details are described in, for example, the Electrical Engineering Pocketbook, p240, edited by the Institute of Electrical Engineers of Japan, Ohmsha (issued on Dec. 10, 1995), and will not be described here.
[0022]
The control
[0023]
As described above, since the receiving apparatus according to the present invention operates, the AGC circuit input signal generated by the difference between the amplification degree of the AGC circuit due to the response speed of the AGC circuit and the amplification degree recognized by the inverse amplification degree calculation unit. Signal distortion related to incomplete reproduction of Sin can be removed.
【The invention's effect】
In the present invention, as described above, the
In addition, since a signal held at a constant value every predetermined time is used as the control signal, the AGC circuit input signal (Sin) in the A / D converter output generated due to the response speed of the AGC circuit is not detected. This is very effective in realizing a receiving apparatus that can remove signal distortion related to complete reproduction.
[Brief description of the drawings]
FIG. 1 is a functional block diagram showing an embodiment of a receiving apparatus according to the present invention. FIG. 2 is a diagram for explaining an average value of signals. FIG. 3 is a control signal averaging unit of the receiving apparatus according to the present invention. FIG. 4 is a timing chart for explaining the operation of the control signal averaging unit of the receiving apparatus according to the present invention. FIG. 5 is a configuration example of a conventional receiving apparatus. Functional block diagram [FIG. 6] A diagram for explaining the concept of the signal waveform at the input of the AGC circuit. [FIG. 7] A diagram for explaining the concept of the signal waveform at the output of the AGC circuit. [FIG. Functional block diagram showing a configuration example of a receiving device [Explanation of symbols]
11. RF
Claims (1)
前記フィルタからの信号が入力されるAGC回路と、
前記AGC回路からの出力信号をデジタル信号に変換して出力する第1のA/D変換器と、
前記AGC回路の増幅度を制御する制御信号をデジタル信号に変換し出力する第2のA/D変換器と、
前記第2のA/D変換器からのデジタル信号を受けて前記AGC回路の増幅度に係わる逆数を算出して出力する増幅度逆数算出部と、
前記第1のA/D変換器からの出力信号と前記増幅度逆数算出部から出力される前記増幅度に係わる逆数との掛け算を行うことにより複数のチャネル信号を再生する掛け算器と、
を備えた受信装置において、
前記AGC回路は、該AGC回路の出力信号から所定時間ごとの平均値を求め、現時点から1つ前の期間の平均値を、該所定時間ごとに前記制御信号として出力する制御信号平均化手段を有することにより、
前記AGC回路の前記増幅度を前記所定時間ごとに一定値に保持し、
前記増幅度の係わる逆数を前記所定時間ごとに一定値に保持すること、
を特徴とする受信装置。A filter through which a plurality of channel signals received via an antenna can pass;
An AGC circuit to which a signal from the filter is input;
A first A / D converter for converting an output signal from the AGC circuit into a digital signal and outputting the digital signal;
A second A / D converter for converting a control signal for controlling the amplification degree of the AGC circuit into a digital signal and outputting the digital signal;
An amplification degree reciprocal calculation unit that receives a digital signal from the second A / D converter and calculates and outputs a reciprocal related to the amplification degree of the AGC circuit;
A multiplier that reproduces a plurality of channel signals by multiplying an output signal from the first A / D converter and an inverse of the amplification degree output from the amplification degree inverse number calculation unit;
In a receiving device comprising:
The AGC circuit obtains an average value for every predetermined time from the output signal of the AGC circuit, and outputs a control signal averaging means for outputting the average value for the previous period from the current time as the control signal for the predetermined time by Yes,
Holding the amplification degree of the AGC circuit at a constant value every predetermined time;
Holding a reciprocal related to the amplification degree at a constant value every predetermined time;
A receiving device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001015434A JP4112808B2 (en) | 2001-01-24 | 2001-01-24 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001015434A JP4112808B2 (en) | 2001-01-24 | 2001-01-24 | Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217658A JP2002217658A (en) | 2002-08-02 |
JP4112808B2 true JP4112808B2 (en) | 2008-07-02 |
Family
ID=18881983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001015434A Expired - Lifetime JP4112808B2 (en) | 2001-01-24 | 2001-01-24 | Receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4112808B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2446844B (en) | 2006-12-05 | 2011-05-25 | Wolfson Microelectronics Plc | Callibration circuit and asociated method |
-
2001
- 2001-01-24 JP JP2001015434A patent/JP4112808B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002217658A (en) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708454B2 (en) | Digital power control system for multi-carrier transmitters | |
EP1201029B1 (en) | Automatic gain control and offset correction | |
JP2007513560A (en) | New receiver architecture for wireless communication | |
KR20030017649A (en) | Quadrature envelope-sampling of intermediate frequency signal in receiver | |
JP2002033629A (en) | Gain variable amplifier circuit, and terminal provided with the same | |
JP2001044868A (en) | Broadcast signal receiving device | |
JPH11234150A (en) | Digital demodulator | |
CA2479684A1 (en) | System and method for eliminating signal zero crossings in single and multiple channel communication systems | |
JP3822163B2 (en) | AGC system | |
JP3216597B2 (en) | Direct conversion receiver | |
US7936850B2 (en) | Method and apparatus for providing a digital automatic gain control (AGC) | |
US7062244B2 (en) | Speed-up mode implementation for direct conversion receiver | |
JP4027565B2 (en) | Digital receiver | |
JP2002064455A (en) | Analog power control system for multiple carrier transmitter | |
JP3185872B2 (en) | Automatic gain control circuit | |
JP4112808B2 (en) | Receiver | |
JP2003198981A (en) | Agc control type intermediate-frequency amplifier circuit | |
JP4288458B2 (en) | Amplitude limiting circuit and CDMA communication apparatus | |
JP2001024442A (en) | Digital fm demodulator | |
JP4737458B2 (en) | Reception amplitude correction circuit, reception amplitude correction method, and receiver using the same | |
US20120142297A1 (en) | Receiver | |
KR101069781B1 (en) | Method for producing a transmission signal | |
JP3994309B2 (en) | Digital receiver | |
JP2000236276A (en) | Broadband digital receiver | |
JP2003218727A (en) | Direct conversion receiving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040604 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080321 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4112808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |