JP4112716B2

JP4112716B2 - Data processing device

Info

Publication number: JP4112716B2
Application number: JP34767598A
Authority: JP
Inventors: 満島田; 伸一郎生駒; 篤竹上; 祥子小田
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 1998-12-08
Filing date: 1998-12-08
Publication date: 2008-07-02
Anticipated expiration: 2018-12-08
Also published as: JP2000174779A

Description

【０００１】
【発明の属する技術分野】
本発明はデータ処理装置に関し、特にIEEE1394規格に準拠したシリアルバスを介してパケット単位でデータの送受信を行うシステムに用いられるデータ処理装置に関する。
【０００２】
【従来の技術】
従来では、パソコン等のデータ処理装置で画像データや音声データを取り込んだり、ＡＶ機器をコントロールするためには、ビデオキャプチャボードやＲＳ２３２Ｃバス等が個別に必要であり、統一した取り扱いをすることはできなかった。
【０００３】
そこで近年では、マルチメディア時代のデータ通信に適した規格が提案されており、例えば、「IEEE1394ハイパフォーマンスシリアルバス規格(以下、IEEE1394規格という)」により、高速大容量の通信を自由に行えるような環境整備がなされている。
【０００４】
図４の符号１０１に、従来のデータ処理装置の一例を示す。このデータ処理装置１０１は、IEEE1394規格に準拠し、パケット単位でデータの転送が可能なシリアルバス(以下でIEEE1394バスと称する)１０６に接続されている。このIEEE1394バス１０６には、他のデータ処理装置が複数個接続されており、データ処理装置１０１は、IEEE1394バス１０６を介して他のデータ処理装置に、リクエストパケットを送信し、リクエストパケットを送信した他のデータ処理装置に、リクエストパケットに対応したレスポンスパケットを生成させ、一連のレスポンスパケットを取得することができるように構成されている。
【０００５】
このデータ処理装置１０１は、パケット処理装置１０２と、送信装置１０３と、パケット受信装置１０４と、送信バッファ１０５と、受信バッファ１０７とをそれぞれ１個ずつ有している。このうち、送信装置１０３は、複数のパケット送信装置を有しており、ここでは、３個のパケット送信装置１０３₁〜１０３₃を有しているものとする。
【０００６】
パケット処理装置１０２の出力は、送信バッファ１０５の入力に、送信バッファ１０５の出力は、送信装置１０３の入力にそれぞれ接続されており、送信装置１０３の出力は、IEEE1394バス１０６に接続されている。
【０００７】
データ処理装置１０１を用いて、リクエストパケットを送信するには、まず、パケット処理装置１０２が所定のプログラムに従って、リクエストパケットを次々に生成し、送信バッファ１０５へと順次出力する。送信バッファ１０５は、ＦＩＦＯ(First in first out)構造のメモリから成っており、パケット処理装置１０２で次々に生成されたリクエストパケットを一時的に記憶する。
【０００８】
送信装置１０３の各パケット送信装置１０３₁〜１０３₃は、送信バッファ１０５に保持されているリクエストパケットを、順次１個ずつ読み出し、IEEE1394バス１０６へと送出する。
【０００９】
リクエストパケットがIEEE1394バス１０６へと送出されると、リクエストパケットの内容で特定された他のデータ処理装置が相手方のデータ処理装置となり、かかる相手方のデータ処理装置が、IEEE1394バス１０６からリクエストパケットを順次受信し、その内容を読み出す。相手方のデータ処理装置は、リクエストパケットの内容に応じて特定されるデータを、自分自身が有する記憶領域から読み出し、読み出したデータに所定の情報を付して、リクエストパケットへの応答となるレスポンスパケットを次々に生成して、IEEE1394バス１０６へと次々に送出する。
【００１０】
IEEE1394バス１０６には、パケット受信装置１０４の入力が、パケット受信装置１０４の出力には、受信バッファ１０７の入力が、それぞれ接続されており、受信バッファ１０７の出力は、パケット処理装置１０２の入力に接続されている。
【００１１】
パケット受信装置１０４にレスポンスパケットが到達すると、パケット受信装置１０４は、受信バッファ１０７の空き容量に応じて、レスポンスパケットが受信可能か否かを判断する。ここで「受信」とは、レスポンスパケットがパケット受信装置１０４に到達し、受信バッファ１０７に保持されることまでを指している。
【００１２】
そして、受信バッファ１０７に、レスポンスパケットを保持できる分の空き領域があるときには、パケット受信装置１０４は、受信可能であると判断する。そして、IEEE1394バス１０６からレスポンスパケットを受け取り、受信バッファ１０７に出力することで、レスポンスパケットの受信がなされる。
【００１３】
受信バッファ１０７は、入力されたレスポンスパケットを一旦保持して、パケット処理装置１０２の読み出し要求に応じてパケット処理装置１０２へと出力する。パケット処理装置１０２へレスポンスパケットが出力されたら、そのレスポンスパケットが占有していた領域は解放される。
パケット処理装置１０２は、入力されたレスポンスパケットを、所定の記憶装置に格納するなどの処理をする。
【００１４】
上記のようにレスポンスパケットが受信されたら、データ処理装置１０１は、相手方のデータ処理装置に、「成功」のアクノレジを返して、レスポンスパケットが受信されたことを通知する。なお、アクノレジとは、４ビットの情報等からなり、各トランザクションが成功か、ビジーかといった情報が組み込まれているものである。
【００１５】
上記した図４のデータ処理装置１０１では、パケット送信装置１０３₁〜１０３₃は、リクエストパケットを送出してから、そのリクエストパケットに対応するレスポンスパケットが受信されるまでは受信待ち状態になり、レスポンスパケットが受信されたことがパケット受信装置１０４で確認されて、各パケット送信装置１０３₁〜１０３₃に通知されるまでは、新たなリクエストパケットを送出しないようにされている。
【００１６】
そして、各パケット送信装置１０３₁〜１０３₃は、受信待ち状態が解除されたら、直ちに新たなリクエストパケットを送出できる状態に復帰するようにされている。
【００１７】
このため、受信バッファ１０７の空き容量が小さく、新たなリクエストパケットに対応するレスポンスパケットを、パケット受信装置１０４が受信できないときであっても、パケット送信装置１０３₁〜１０３₃は、可能な限り新たなリクエストパケットを送出してしまうことがある。
【００１８】
このような場合には、レスポンスパケットを受信することができないため、レスポンスパケットが到達すると、データ処理装置１０１が「ビジー」のアクノレジを相手方のデータ処理装置に返す。
【００１９】
「ビジー」のアクノレジが返されると相手方のデータ処理装置は、レスポンスパケットを再度送信し(リトライ)、パケット受信装置１０４がレスポンスパケットを受信できて「成功」のアクノレジが返されるまでリトライを繰り返し、「成功」のアクノレジが返されないときには、所定の回数だけリトライを繰り返す。この間はIEEE1394バス１０６が無駄に使われてしまうので、データ送受信の効率が低くなってしまう。
【００２０】
特に、図４に示すようにデータ処理装置１０１がパケット送信装置１０３₁〜１０３₃を複数有しているときには、複数のリクエストパケットに対応するレスポンスパケットが、IEEE1394バス１０６に一度に送出されてしまい、送出された全てのレスポンスパケットのデータサイズの総和が受信バッファ１０７の空き容量を超えてしまうことが多く、パケット受信装置１０４がこれら全てのレスポンスパケットを一度に受信できない状態になってしまうことが多かった。
【００２１】
【発明が解決しようとする課題】
本発明は、上記従来技術の不都合を解決するために創作されたものであり、その目的は、IEEE1394バスに接続されるデータ処理装置においてデータの送受信を行なう場合に、データ送受信の効率を高めることができる技術を提供することにある。
【００２２】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載のデータ処理装置は、送信されるリクエストパケットを保持するための送信バッファと、シリアルバスに接続され、上記リクエストパケットを上記シリアルバスに送信するための複数のパケット送信装置を含む送信装置と、上記シリアルバスに接続され、上記リクエストパケットに対応するレスポンスパケットを上記シリアルバスから受信するためのパケット受信装置と、上記パケット受信装置から供給されるレスポンスパケットを保持するための受信バッファと、上記リクエストパケットに対応するレスポンスパケットのデータサイズと上記受信バッファの空き容量とに基づいて上記レスポンスパケットの送信の許可の判定を行なう判定装置とを有し、上記判定装置が、上記送信バッファに保持された上記リクエストパケットの識別番号と当該リクエストパケットに対応するレスポンスパケットのデータサイズとを対応付けて記憶する記憶回路と、上記リクエストパケットに対応するレスポンスパケットのデータサイズと上記受信バッファの空き容量との大小関係を比較し、上記データサイズが上記空き容量よりも小さい場合には上記リクエストパケットの送信を許可する許可制御信号を供給し、上記データサイズが上記空き容量よりも大きい場合には上記リクエストパケットの送信を許可しない不許可制御信号を供給する制御回路とを含み、上記パケット受信装置は、上記レスポンスパケットを受信すると上記判定装置に当該レスポンスパケットの受信を通知し、上記レスポンスパケットの受信の通知により、上記記憶回路に記憶されている当該レスポンスパケットに対応する上記リクエストパケットの識別番号と上記データサイズとがクリアされる。
【００２３】
請求項２に記載のデータ処理装置は、請求項１に記載のデータ処理装置であって、上記パケット送信装置は、上記送信バッファに保持されている上記リクエストパケットを受け取り、上記判定装置から供給される上記送信許可の制御信号により送信許可状態にあるときに上記リクエストパケットを上記シリアルバスに送信して受信待ち状態となり、上記パケット受信装置からの上記レスポンスパケットの受信の通知により上記受信待ち状態が解除される。
【００２４】
また、請求項３に記載のデータ処理装置は、請求項１又は２の何れかに記載のデータ処理装置であって、上記判定装置が、上記リクエストパケットに対応するレスポンスパケットのデータサイズを求める演算回路を含む。
請求項４に記載のデータ処理装置は、請求項１乃至３の何れかに記載のデータ処理装置であって、上記パケット受信装置が上記受信バッファの空き容量を上記判定装置に通知する。
請求項５に記載のデータ処理装置は、請求項１乃至４の何れかに記載のデータ処理装置であって、上記リクエストパケット、上記レスポンスパケット、並びに上記シリアルバスはＩＥＥＥ１３９４規格に準拠するように構成されている。
【００２５】
本発明のデータ処理装置では、判定装置が、送出予定のリクエストパケットに応じたレスポンスパケットのデータサイズと、受信バッファの空き容量に基づいて、送出予定のリクエストパケットを送出することが可能か否かを判定し、この判定に基づいて、送信装置が送出予定のリクエストパケットを送出しているので、例えば、レスポンスパケットのデータサイズと、受信バッファの空き容量とを比較した結果、受信バッファの空き容量が少なくて、レスポンスパケットを受信装置が受信できない状態にあるときには、送信装置に、送出予定のリクエストパケットを送出させないようにすることができ、送出予定のリクエストパケットを送出するときには、常にレスポンスパケットを受信できるだけの空き容量が受信バッファに確保されるようにすることができる。
このため、送出予定のリクエストパケットが送出されるときには、常にレスポンスパケットを受信することが可能な状態になっている。
【００２６】
従って、受信バッファの空き容量が少なく、レスポンスパケットが受信できないときには、送出予定のリクエストパケットは送出されないので、受信装置で受信が拒否され、リトライが繰り返されてシリアルバスが無駄に使われなくなる。このため、従来に比してデータ送受信の効率を高めることができる。
【００２７】
また、本発明のデータ処理装置において、送信装置が複数あるときには、送出予定のリクエストパケットに応じたレスポンスパケットのデータサイズと、受信バッファの空き容量とに加えて、未受信のレスポンスパケットのデータサイズを参照することで、送出予定のリクエストパケットを送出することが可能か否かを判定している。
【００２８】
このため、受信バッファの空き容量が、未受信のレスポンスパケットのデータサイズと、受信予定のレスポンスパケットのデータサイズとの総和よりも小さく、未受信のレスポンスパケットと、受信予定のレスポンスパケットが一度に受信されようとしたときに、全部のレスポンスパケットを受信することができない状態にあるときには、送信装置に、送出予定のリクエストパケットを送出させないようにすることができる。
【００２９】
従って、未受信のレスポンスパケットと、受信予定のレスポンスパケットが一度に生成され、続けて受信されようとしたときにも、受信バッファにはこれら全部のレスポンスパケットを保持できるだけの空き容量が確保されていることになるので、全部のレスポンスパケットを続けて受信することができる。
【００３０】
特に、未受信のレスポンスパケットのデータサイズが大きい場合に、未受信のレスポンスパケットが受信されて受信バッファの空き容量が小さくなっても、その空き容量は、受信予定のレスポンスパケットのデータサイズよりも大きくなるので、受信予定のレスポンスパケットが受信装置で受信拒否されることがなくなる。
これにより、受信装置で受信が拒否されて、リトライが繰り返されることがないので、データ送受信の効率が低下することがなくなる。
【００３１】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。
図１の符号１は、本実施形態のデータ処理装置１である。このデータ処理装置１は、IEEE1394バス６に接続されている。このIEEE1394バス６には、他のデータ処理装置が複数個接続されており、当該データ処理装置１は、IEEE1394バス６を介して他のデータ処理装置にリクエストパケットを送信し、リクエストパケットが送信された他のデータ処理装置に、複数のレスポンスパケットを生成させて一連のレスポンスパケットを取得することができるように構成されている。
【００３２】
このデータ処理装置１は、パケット処理装置２と、パケット送信装置３と、パケット受信装置４と、送信バッファ５と、受信バッファ７と、判定回路１０とを有している。
【００３３】
パケット処理装置２の出力は、送信バッファ５の入力に、送信バッファ５の出力は、パケット送信装置３の入力にそれぞれ接続されており、パケット送信装置３の出力は、IEEE1394バス６に接続されている。
【００３４】
かかるデータ処理装置１を用いて、リクエストパケットを送信する際には、まず、パケット処理装置２がリクエストパケットを次々に生成し、送信バッファ５へと次々に出力する。
【００３５】
送信バッファ５はＦＩＦＯ構造のメモリからなり、パケット処理装置２からリクエストパケットが次々に入力されると、それらのリクエストパケットを一時的に記憶する。
【００３６】
パケット送信装置３は、最初に１個のリクエストパケットを送信バッファ５から読み出して、IEEE1394バス６へと送出する。パケット送信装置３は、リクエストパケットを送出すると、そのリクエストパケットに対応するレスポンスパケットが受信されたことがパケット受信装置４から通知されるまで受信待ち状態になり、新たにリクエストパケットを送出しないようにされる。
【００３７】
他方、リクエストパケットがIEEE1394バス６へと送出されると、リクエストパケットの内容に応じて特定された他のデータ処理装置(以下で相手方のデータ処理装置と称する。)が、IEEE1394バス６からリクエストパケットを受信し、その内容を読み出す。相手方のデータ処理装置は、リクエストパケットの内容に応じて、リクエストパケットへの応答となるレスポンスパケットを生成して、IEEE1394バス６へと送出する。
【００３８】
このIEEE1394バス６には、パケット受信装置４の入力が、パケット受信装置４の出力には、受信バッファ７の入力が、それぞれ接続されており、受信バッファ７の出力は、パケット処理装置２の入力に接続されている。
【００３９】
パケット受信装置４にレスポンスパケットが到達すると、パケット受信装置４は、受信バッファ７の空き容量に応じて、レスポンスパケットが受信可能か否かを判断する。本発明で「受信」とは、レスポンスパケットがパケット受信装置に到達し、受信バッファに保持されることまでを指すものとする。
【００４０】
そして、受信バッファ７に、レスポンスパケットを保持できる分の空き領域があるときには、パケット受信装置４は、レスポンスパケットが受信可能であると判断して、IEEE1394バスからレスポンスパケットを受けとる。
【００４１】
こうしてパケット受信装置４がIEEE1394バス６からレスポンスパケットを受けとって、そのレスポンスパケットを受信バッファ７に出力するとともに、レスポンスパケットを受信した旨をパケット送信装置３に通知する。レスポンスパケットを受信した旨が、受信待ち状態にあったパケット送信装置３に通知されると、パケット送信装置３の受信待ち状態は解除される。しかし、後述する送出不許可の制御命令がパケット送信装置３に入力されているときには、受信待ち状態が解除されている場合でも、送出予定のリクエストパケットの送出をしないようにされる。
【００４２】
受信バッファ７は、入力されたレスポンスパケットを、内部に設けられたメモリ(図示せず)に一時保持する。受信バッファ７がレスポンスパケットを保持している間に、送信バッファ５には、これから送出しようとするリクエストパケット(以下で送出予定のリクエストパケットと称する。)が保持されており、パケット送信装置３へと出力される。
【００４３】
パケット送信装置３は、送出予定のリクエストパケットが入力されると、そのデータサイズを、演算器９に出力する。
演算器９は、入力されたデータサイズから、そのリクエストパケットに対応するレスポンスパケット(以下で受信予定のレスポンスパケットと称する。)のデータサイズを求めて、比較器８の一方の入力へと出力する。
【００４４】
一方、パケット受信装置４の内部には検出回路(図示せず)が設けられている。この検出回路は、受信バッファ７内部のメモリの空き容量を常時検出しており、検出された空き容量を、比較器８の他方の入力へと出力している。
【００４５】
比較器８は、受信予定のレスポンスパケットのデータサイズと、受信バッファ７の空き容量とを比較する。
受信バッファ７の空き容量が、受信予定のレスポンスパケットを受信できる程度に大きい場合には、リクエストパケットが送出されるが、受信済みのレスポンスパケットがまだ受信バッファ７に保持されているため、受信バッファ７の空き容量が受信予定のレスポンスパケットのデータサイズよりも小さい場合には、比較器８は、パケット送信装置３に、送出不許可の制御命令を出力する。この送出不許可の制御命令により、パケット送信装置３は、受信待ち状態が解除されている場合であっても、送出予定のリクエストパケットの送出ができなくなる。
【００４６】
その後、受信バッファ７から受信済みのレスポンスパケットがパケット処理装置２に出力され、受信済みのレスポンスパケットが占有していたメモリ領域が解放されると、受信バッファ７のメモリの空き容量が増える。
【００４７】
こうしてメモリの空き容量が増えて受信予定のレスポンスパケットのデータサイズよりも大きくなった場合には、比較器８は、送出許可の制御命令をパケット送信装置３に出力する。送出許可の制御命令が入力されると、パケット送信装置３は、送出予定のリクエストパケットをIEEE1394バス６に送出する。
【００４８】
このように、データ処理装置１では、受信バッファ７の空き容量が、受信予定のレスポンスパケットのデータサイズよりも小さく、受信予定のレスポンスパケットを受信できる分だけ確保されていないときには、パケット送信装置３はリクエストパケットを送出できないようにされている。従って、リトライが繰り返されて、バスが無駄に使われることがなくなる。
【００４９】
以上までは、１個のパケット送信装置を有しているデータ処理装置１について説明したが、送信するリクエストパケットの量が多いときなどに備え、パケット送信装置を複数設ける場合がある。以下で、図２を参照し、パケット送信装置を複数有するデータ処理装置について説明する。
【００５０】
図２で符号１１は本発明の他の実施形態のデータ処理装置を示している。このデータ処理装置１１は、パケット処理装置１２と、パケット受信装置１４と、送信バッファ１５と、受信バッファ１７と、判定回路２０とを有している点では図１のデータ処理装置１と同様であるが、判定回路２０がディスパチャ１９を有しており、ディスパッチャ１９が送信装置１３と送信バッファ１５との間に配置されている点と、送信装置１３が、複数のパケット送信装置１３₁〜１３₃を有している点とで、図１のデータ処理装置１と異なる。ここでは、送信装置は３個のパケット送信装置１３₁〜１３₃を有しているものとする。
【００５１】
そして、パケット処理装置１２の出力は送信バッファ１５の入力に、送信バッファ１５の出力はディスパッチャ１９の入力に、ディスパッチャ１９の出力は送信装置１３の入力に、それぞれ接続されており、送信装置１３の出力は、IEEE1394バス１６に接続されている。
【００５２】
以上のような構成のデータ処理装置１１において、複数のリクエストパケットを次々に送信するには、まず、パケット処理装置１２が、複数のリクエストパケットを次々に生成し、送信バッファ１５へと順次出力する。
【００５３】
図３(ａ)の符号３０に、IEEE1394規格準拠のリクエストパケットの一般的なフォーマットの概略を示す。このリクエストパケットは、第１のパケット領域３１と、第２のパケット領域３２とを有しており、そのそれぞれに、tLabelと、データサイズが記載されている。このうちtLabelは、各機器から送信されたリクエストパケットやレスポンスパケット等の、未解決の各トランザクションに割り当てられた固有のタグであって、リクエストパケットと、レスポンスパケットとの対応をつけるための番号である。そして、データサイズは、１個のリクエストパケット全体のデータサイズを示すものである。
【００５４】
このようなフォーマットを有するリクエストパケットが送信バッファ１５に入力されると、ディスパッチャ１９は、送信バッファ１５に入力された順にこれらのリクエストパケットを次々に読み出し、リクエストパケットの第１、第２のパケット領域３１、３２から、tLabelと、データサイズとをそれぞれ取得する。ここでは、最初に３個のリクエストパケットを読み出し、読み出した各リクエストパケットのtLabelと、データサイズとをそれぞれ取得するものとする。
【００５５】
ディスパッチャ１９は、これから送出しようとするリクエストパケットのデータサイズから、そのリクエストパケットに対応するレスポンスパケットのデータサイズをそれぞれ求め、それぞれのtLabelとデータサイズとを組にし、ディスパッチャ１９が有している記憶領域に書き込む。
【００５６】
図３(ｂ)の符号４０に、ディスパッチャ１９が有している記憶領域の一例を示す。この記憶領域４０は、第１〜第６の領域４１〜４６を有している。
第１〜第３の領域４１〜４３には、各パケット送信装置１３₁〜１３₃から送出される各リクエストパケットのtLabelが書き込まれるようにされており、第４〜第６の領域４４〜４６のそれぞれには、各パケット送信装置１３₁〜１３₃から送出されるリクエストパケットに応じて生成されるレスポンスパケットのデータサイズが、書き込まれるようにされている。
【００５７】
こうして、第１〜第３の領域４１〜４３に書き込まれた各リクエストパケットのtLabelと、第４〜第６の領域４４〜４６に書き込まれた各レスポンスパケットのデータサイズが、それぞれ一対一に対応付けられて、一組になるようにされている。
【００５８】
そして、後にリクエストパケットに対応するレスポンスパケットが受信されたことがディスパッチャ１９に通知されたら、そのリクエストパケットのtLabelと、レスポンスパケットのデータサイズとの組は、記憶領域４０から消去されるようにされている。
【００５９】
こうして、記憶領域４０に、各リクエストパケットのtLabelと、各リクエストパケットに対応するレスポンスパケットのデータサイズをそれぞれ書き込んだら、ディスパッチャ１９は、パケット送信装置１３₁〜１３₃のそれぞれへ、リクエストパケットを均等に出力するようにされている。ここでは、３個のリクエストパケットを読み出しているので、パケット送信装置１３₁〜１３₃のそれぞれへ、リクエストパケットを１個ずつ出力する。
【００６０】
各パケット送信装置１３₁〜１３₃は、入力されたリクエストパケットを、IEEE1394バス１６へと送出する。各パケット送信装置１３₁〜１３₃は、送出したリクエストパケットに対するレスポンスパケットが、パケット受信装置１４で受信されたことが確認されるまでは、受信待ち状態になり、新たなリクエストパケットを送出しないようになっている。
【００６１】
各パケット送信装置１３₁〜１３₃から、IEEE1394バス１６へとリクエストパケットが送出されると、各リクエストパケットの内容に応じて特定される他のデータ処理装置が、リクエストパケットをIEEE1394バス１６から受信する。
【００６２】
ここでは、同一の他のデータ処理装置が、パケット送信装置１３₁〜１３₃から送信された３個のリクエストパケットへの応答になる３個のレスポンスパケットを次々に生成するものとする。そして、パケット送信装置１３₁から送出されたリクエストパケットに対応するレスポンスパケットが、最初にIEEE1394バス１６へと送出されるものとし、パケット送信装置１３₂、１３₃から送信されたリクエストパケットへの対応となるレスポンスパケットは、まだIEEE1394バス１６へと送出されていないものとする。
【００６３】
このIEEE1394バス１６にはパケット受信装置１４の入力が、パケット受信装置１４の出力には受信バッファ１７の入力が、それぞれ接続されており、受信バッファ１７の出力は、パケット処理装置１２の入力に接続されている。
【００６４】
IEEE1394バス１６からパケット受信装置１４にレスポンスパケットが到達すると、パケット受信装置１４は、受信バッファ１７の空き容量に応じて、レスポンスパケットが受信可能か否かを判断する。
【００６５】
パケット受信装置１４は、受信バッファ１７に、レスポンスパケットを保持できる分の空き領域があるときには、レスポンスパケットが受信可能であると判断する。そしてパケット受信装置１４は、IEEE1394バス１６から到達したレスポンスパケットを受信バッファ１７に出力するとともに、レスポンスパケットを受信した旨を、パケット送信装置１３₁とディスパッチャ１９に通知する。
【００６６】
レスポンスパケットが受信されたことが通知されると、パケット送信装置１３₁の受信待ち状態が解除される。しかし、後述する送出不許可の制御命令がパケット送信装置１３₁に入力されているときには、受信待ち状態が解除された場合でも、送出予定のリクエストパケットの送出ができないようにされる。
【００６７】
一方ディスパッチャ１９は、レスポンスパケットを受信したことが通知されたら、記憶領域４０の第１、第４の領域部４１、４４から、受信済みのレスポンスパケットに対応するリクエストパケットのtLabelと、上記レスポンスパケットのデータサイズとを消去する。
【００６８】
受信バッファ１７は、入力された受信済みのレスポンスパケットを一時保持する。受信バッファ１７が受信済みのレスポンスパケットを保持している間に、送信バッファ１５から、これから送出されようとするリクエストパケット(以下で送出予定のリクエストパケットと称する。)が、ディスパッチャ１９に出力される。
【００６９】
ディスパッチャ１９は、送出予定のリクエストパケットから、そのtLabelとデータサイズとを取得し、送出予定のリクエストパケットに対応するレスポンスパケット(以下で受信予定のレスポンスパケットと称する)のデータサイズを求め、tLabelとともに一対一に対応付け、一組にして記憶領域４０の第１、第４の領域４１、４４に書き込む。
【００７０】
すると、この時点で記憶領域４０には、それぞれパケット送信装置１３₂、１３₃から送出され、まだパケット受信装置１４に受信されていないリクエストパケット(以下で未受信のリクエストパケットと称する。)のtLabelと、そのリクエストパケットに対応する未受信のレスポンスパケットのデータサイズとに加えて、送出予定のリクエストパケットのtLabelと、受信予定のレスポンスパケットのデータサイズとが書き込まれていることになる。
【００７１】
ディスパッチャ１９は、記憶領域４０に書き込まれた未受信のレスポンスパケットのデータサイズと、受信予定のレスポンスパケットのデータサイズとの総和(以下で未受信及び受信予定のレスポンスパケットのデータサイズの総和と称する)を求める。こうして求められた未受信及び受信予定のレスポンスパケットのデータサイズとの総和は、比較器１８の一方の入力へと入力される。
【００７２】
パケット受信装置１４には、検出回路(図示せず)が設けられており、受信バッファ１７の空き容量が常時検出されている。こうして検出回路で検出された受信バッファ１７の空き容量は、比較器１８の他方の入力に入力される。
【００７３】
比較器１８は、未受信及び受信予定のレスポンスパケットのデータサイズの総和と、受信バッファ１７の空き容量とを常時比較している。
この時点で、未受信のレスポンスパケットは、パケット送信装置１３₂、１３₃から出力されたリクエストパケットに対応したレスポンスパケットであって、受信予定のレスポンスパケットは、パケット送信装置１３₂、１３₃から出力されたリクエストパケットに対応するレスポンスパケットであるものとする。
【００７４】
受信バッファ１７の空き容量が、未受信及び受信予定のレスポンスパケットのデータサイズの総和よりも大きい場合には、比較器１８は送出許可の制御命令をパケット送信装置１３₁に出力する。この制御命令が入力されると、パケット送信装置１３₁は、送出予定のリクエストパケットをIEEE1394バス１６に送出する。
【００７５】
一方、受信バッファ１７の空き容量が、未受信及び受信予定のレスポンスパケットのデータサイズの総和よりも少ない場合には、比較器１８は、パケット送信装置１３₁に、送出不許可の制御命令を出力する。
【００７６】
この制御命令により、受信待ち状態が解除されていても、パケット送信装置１３₁は、送出予定のリクエストパケットを送出できないようにされる。
【００７７】
従来では、パケット送信装置１３₂、１３₃から送信されたリクエストパケットに対する未受信のレスポンスパケットがパケット受信装置１４で受信されてしまうと、受信バッファ１７の空き容量が少なくなって、受信予定のレスポンスパケットが受信できなくなることが考えられたが、本発明では、受信バッファ１７の空き容量が受信予定のレスポンスパケットのデータサイズよりも小さくなるときには、送出予定のリクエストパケットは出力できなくなるので、送出予定のリクエストパケットが送出されるときには、常に受信予定のレスポンスパケットのデータサイズ分の空き容量が、受信バッファ１７に確保されていることになる。
【００７８】
従って、送出予定のリクエストパケットが送出されるときには、常に受信予定のレスポンスパケットは受信可能な状態にある。
受信バッファ１７から受信済みのレスポンスパケットがパケット処理装置１２に出力され、受信済みのレスポンスパケットが占有していたメモリ領域が解放されると、受信バッファ１７の空き容量が増える。こうして受信バッファ１７の空き容量が増えて未受信及び受信予定のレスポンスパケットのデータサイズの総和よりも多くなったら、比較器１８は、送出許可の制御命令をパケット送信装置１３₁に出力する。
【００７９】
後に、未受信のレスポンスパケットがパケット受信装置で受信されると、パケット送信装置１３₂、１３₃の受信待ち状態が解除されるが、各パケット送信装置１３₂、１３₃もまた、パケット送信装置１３₁と同様に、送出許可の制御命令が出力されるまでは新たなリクエストパケットを送出できないようにされている。
【００８０】
以上説明したように、データ処理装置１１では、ディスパッチャ１９で求められた未受信及び受信予定のレスポンスパケットのデータサイズの総和と、受信バッファ１７の空き容量とを比較器１８で比較し、受信バッファ１７の空き容量が未受信及び受信予定のレスポンスパケットのデータサイズの総和よりも小さいときには、パケット送信装置１３₁〜１３₃が受信待ち状態になっていなくとも、送出予定のリクエストパケットを送信できないようにし、受信バッファ１７の空き容量が未受信及び受信予定のレスポンスパケットのデータサイズの総和よりも大きくなったときに、送出予定のリクエストパケットを送信できるようにしている。
【００８１】
このため、未受信のレスポンスパケットと、受信予定のレスポンスパケットが一度に生成されて、次々と受信されるような状態になった場合でも、送出予定のリクエストパケットを送出するときには、受信バッファ１７に、未受信及び受信予定のレスポンスパケットのデータサイズの総和分の空き容量が確保されているので、全てのレスポンスパケットを次々に受信することができる。これにより、未受信のレスポンスパケットが受信された場合でも、受信バッファ１７の空き容量が少なくて、受信予定のレスポンスパケットが受信できなくなるということがなくなる。
【００８２】
従って、受信を拒否されたレスポンスパケットが他のデータ処理装置から再送されることもなくなるので、「ビジー」のアクノレジが他のデータ処理装置側に返され、他のデータ処理装置側でリトライが繰り返されて、バスが無駄に使われないようにすることができる。
【００８３】
なお、図２のデータ処理装置１１では、パケット送信装置１３₁〜１３₃を３個有するものとしているが、本発明はこれに限らず、パケット送信装置を何個有するものとしてもよい。このときには、ディスパッチャ１９内の記憶領域４０内に、パケット送信装置の個数に対応する数の領域を設け、各領域を各パケット送信装置に対応付けて、それぞれの領域にtLabelやデータサイズを書き込むようにすればよい。
【００８４】
また、記憶領域に書き込むのは、tLabelに限らず、例えば、各パケット送信装置１３₁〜１３₃を識別するためにそれぞれに割り振られた機械番号と、レスポンスパケットのデータサイズとを組にして記憶領域に書きこんでもよい。
【００８５】
【発明の効果】
送出予定のリクエストパケットを送出するときには、常にレスポンスパケットを受信することが可能な状態になり、受信バッファの空き容量が少なく、レスポンスパケットが受信できないときには、送出予定のリクエストパケットは送出されないので、受信装置で受信が拒否され、リトライが繰り返される間にシリアルバスが無駄に使われ、データ送受信の効率が低くなってしまうことを抑止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態のデータ処理装置を説明する図
【図２】複数のパケット送信装置を有する本発明の実施形態のデータ処理装置を説明する図
【図３】(ａ)：リクエストパケットのフォーマットを説明する図
(ｂ)：ディスパッチャに設けられた記憶領域を説明する図
【図４】従来のデータ処理装置を説明する図
【符号の説明】
１……データ処理装置２……パケット処理装置３、１３₁〜１３₃……パケット送信装置(送信装置) ４……パケット受信装置(受信装置) ６……IEEE1394バス(バス) ７……受信バッファ８、１８……比較器９……演算器１０、２０…判定回路(判定手段)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data processing apparatus, and more particularly to a data processing apparatus used in a system that transmits and receives data in units of packets via a serial bus compliant with the IEEE1394 standard.
[0002]
[Prior art]
Conventionally, a video capture board, RS232C bus, etc. are separately required to capture image data and audio data with a data processing device such as a personal computer, or to control AV equipment, and can be handled in a unified manner. There wasn't.
[0003]
Therefore, in recent years, standards suitable for data communication in the multimedia era have been proposed. For example, an environment in which high-speed and large-capacity communication can be freely performed according to the "IEEE1394 high performance serial bus standard" Maintenance has been made.
[0004]
Reference numeral 101 in FIG. 4 shows an example of a conventional data processing apparatus. The data processing apparatus 101 is connected to a serial bus (hereinafter referred to as IEEE1394 bus) 106 that is compliant with the IEEE1394 standard and can transfer data in packet units. A plurality of other data processing devices are connected to the IEEE 1394 bus 106, and the data processing device 101 transmits a request packet to the other data processing device via the IEEE 1394 bus 106, and transmits the request packet. Another data processing apparatus is configured to generate a response packet corresponding to the request packet and obtain a series of response packets.
[0005]
The data processing apparatus 101 has one packet processing apparatus 102, one transmission apparatus 103, one packet reception apparatus 104, one transmission buffer 105, and one reception buffer 107. Among these, the transmission apparatus 103 has a plurality of packet transmission apparatuses, and here, the three packet transmission apparatuses 103 are included. ₁ ~ 103 _Three It shall have.
[0006]
The output of the packet processing apparatus 102 is connected to the input of the transmission buffer 105, the output of the transmission buffer 105 is connected to the input of the transmission apparatus 103, and the output of the transmission apparatus 103 is connected to the IEEE1394 bus 106.
[0007]
In order to transmit a request packet using the data processing apparatus 101, first, the packet processing apparatus 102 generates request packets one after another according to a predetermined program and sequentially outputs them to the transmission buffer 105. The transmission buffer 105 includes a memory having a FIFO (First in first out) structure, and temporarily stores request packets generated one after another by the packet processing device 102.
[0008]
Each packet transmission device 103 of the transmission device 103 ₁ ~ 103 _Three Reads the request packets held in the transmission buffer 105 one by one and sends them to the IEEE1394 bus 106.
[0009]
When the request packet is sent to the IEEE1394 bus 106, the other data processing device specified by the contents of the request packet becomes the counterpart data processing device, and the counterpart data processing device sequentially sends the request packets from the IEEE1394 bus 106. Receive and read the contents. The other party's data processing device reads the data specified according to the content of the request packet from its own storage area, attaches predetermined information to the read data, and serves as a response to the request packet Are generated one after another and sent to the IEEE1394 bus 106 one after another.
[0010]
The input of the packet receiver 104 is connected to the IEEE1394 bus 106, the input of the reception buffer 107 is connected to the output of the packet receiver 104, and the output of the reception buffer 107 is connected to the input of the packet processor 102. It is connected.
[0011]
When the response packet arrives at the packet receiving device 104, the packet receiving device 104 determines whether or not the response packet can be received according to the free capacity of the reception buffer 107. Here, “reception” indicates that the response packet reaches the packet reception device 104 and is held in the reception buffer 107.
[0012]
When the reception buffer 107 has a free area that can hold the response packet, the packet reception device 104 determines that reception is possible. A response packet is received from the IEEE1394 bus 106 and output to the reception buffer 107, whereby the response packet is received.
[0013]
The reception buffer 107 temporarily holds the input response packet and outputs it to the packet processing apparatus 102 in response to a read request from the packet processing apparatus 102. When a response packet is output to the packet processing apparatus 102, the area occupied by the response packet is released.
The packet processing device 102 performs processing such as storing the input response packet in a predetermined storage device.
[0014]
When the response packet is received as described above, the data processing apparatus 101 returns an acknowledgment of “success” to the other data processing apparatus to notify that the response packet has been received. Acknowledge consists of 4-bit information and the like, and incorporates information indicating whether each transaction is successful or busy.
[0015]
In the data processing apparatus 101 of FIG. 4 described above, the packet transmission apparatus 103 is used. ₁ ~ 103 _Three Is in a reception waiting state after sending a request packet until a response packet corresponding to the request packet is received, and the packet receiving device 104 confirms that the response packet has been received, and transmits each packet. Device 103 ₁ ~ 103 _Three Until notified, a new request packet is not sent out.
[0016]
Each packet transmitting device 103 ₁ ~ 103 _Three When the reception waiting state is canceled, the state immediately returns to a state where a new request packet can be transmitted.
[0017]
Therefore, even when the packet reception device 104 cannot receive the response packet corresponding to the new request packet because the free capacity of the reception buffer 107 is small, the packet transmission device 103 ₁ ~ 103 _Three May send as many new request packets as possible.
[0018]
In such a case, since the response packet cannot be received, when the response packet arrives, the data processing apparatus 101 returns a “busy” acknowledge to the partner data processing apparatus.
[0019]
When the “busy” acknowledge is returned, the partner data processing device transmits the response packet again (retry), and repeats the retry until the packet receiver 104 can receive the response packet and the “success” acknowledge is returned. When the “success” acknowledge is not returned, the retry is repeated a predetermined number of times. During this time, the IEEE1394 bus 106 is wasted, and the efficiency of data transmission / reception is reduced.
[0020]
In particular, as shown in FIG. ₁ ~ 103 _Three Response packets corresponding to a plurality of request packets are sent to the IEEE1394 bus 106 at a time, and the sum of the data sizes of all the response packets sent out is the free capacity of the reception buffer 107. In many cases, the packet reception device 104 cannot receive all of these response packets at the same time.
[0021]
[Problems to be solved by the invention]
The present invention was created to solve the disadvantages of the prior art described above, and its purpose is to increase the efficiency of data transmission / reception when data transmission / reception is performed in a data processing apparatus connected to the IEEE1394 bus. It is to provide the technology that can.
[0022]
[Means for Solving the Problems]
In order to solve the above problems, a data processing device according to claim 1 of the present invention is connected to a transmission buffer for holding a transmitted request packet and a serial bus, and the request packet is connected to the serial bus. A transmission device including a plurality of packet transmission devices for transmission, a packet reception device connected to the serial bus and receiving a response packet corresponding to the request packet from the serial bus, and supplied from the packet reception device A reception buffer for holding the response packet to be transmitted, and a determination device for determining permission of transmission of the response packet based on the data size of the response packet corresponding to the request packet and the free capacity of the reception buffer The determination device has the transmission buffer. A storage circuit for storing the identification number of the request packet held in the table in association with the data size of the response packet corresponding to the request packet, the data size of the response packet corresponding to the request packet, and the reception buffer being free When the data size is smaller than the free space, a permission control signal for permitting transmission of the request packet is supplied, and when the data size is larger than the free space And a control circuit that supplies a non-permission control signal that does not permit transmission of the request packet.When the packet reception device receives the response packet, the packet reception device notifies the determination device of reception of the response packet, and Upon receipt of reception, the memory circuit The identification number and the data size of the request packet corresponding to the response packet stored is cleared.
[0023]
The data processing device according to claim 2 is: Claim 1 When the packet transmission device receives the request packet held in the transmission buffer and is in a transmission-permitted state according to the transmission-permission control signal supplied from the determination device. Then, the request packet is transmitted to the serial bus to be in a reception waiting state, and the reception waiting state is canceled by the reception notification of the response packet from the packet receiving device.
[0024]
The data processing device according to claim 3 is: Claim 1 or 2 The data processing device according to any one of the above, wherein the determination device includes an arithmetic circuit that calculates a data size of a response packet corresponding to the request packet.
The data processing device according to claim 4 is the data processing device according to claim 1. 3 The packet reception device notifies the determination device of the free capacity of the reception buffer.
The data processing device according to claim 5 is the data processing device according to claim 1. 4 The request packet, the response packet, and the serial bus are configured to comply with the IEEE 1394 standard.
[0025]
In the data processing device of the present invention, whether or not the determination device can send a request packet to be sent based on the data size of the response packet corresponding to the request packet to be sent and the free capacity of the reception buffer. Based on this determination, the transmission device sends a request packet that is scheduled to be sent. For example, as a result of comparing the data size of the response packet with the free capacity of the receive buffer, the free capacity of the receive buffer Therefore, when the receiving device is in a state where the receiving device cannot receive the response packet, the sending device can be prevented from sending the request packet scheduled to be sent out. The reception buffer has enough free space to receive. Can Unisuru.
For this reason, when a request packet to be transmitted is transmitted, a response packet can always be received.
[0026]
Therefore, when the response buffer cannot be received because the reception buffer has a small free space, the request packet scheduled to be transmitted is not transmitted, so that reception is refused by the reception device, and the retry is repeated, so that the serial bus is not wasted. For this reason, the efficiency of data transmission / reception can be increased as compared with the conventional case.
[0027]
In the data processing device of the present invention, when there are a plurality of transmission devices, in addition to the data size of the response packet corresponding to the request packet to be transmitted and the free capacity of the reception buffer, the data size of the unreceived response packet , It is determined whether or not a request packet scheduled to be sent can be sent.
[0028]
For this reason, the free capacity of the reception buffer is smaller than the sum of the data size of the unreceived response packet and the data size of the response packet scheduled to be received, and the unreceived response packet and the response packet scheduled to be received When it is attempted to be received and when all response packets cannot be received, it is possible to prevent the transmission apparatus from transmitting a request packet to be transmitted.
[0029]
Therefore, when an unreceived response packet and a response packet scheduled to be received are generated at one time and are continuously received, the reception buffer has enough free space to hold all these response packets. Therefore, all response packets can be received continuously.
[0030]
In particular, when the data size of an unreceived response packet is large, even if an unreceived response packet is received and the free space in the reception buffer decreases, the free space is smaller than the data size of the response packet scheduled to be received. Since the size of the response packet is increased, the reception device does not refuse reception of the response packet.
As a result, the reception is rejected by the receiving device and the retry is not repeated, so that the efficiency of data transmission / reception does not decrease.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
Reference numeral 1 in FIG. 1 is the data processing apparatus 1 of the present embodiment. The data processing device 1 is connected to the IEEE1394 bus 6. A plurality of other data processing devices are connected to the IEEE1394 bus 6, and the data processing device 1 transmits a request packet to the other data processing device via the IEEE1394 bus 6, and the request packet is transmitted. Another data processing apparatus is configured to generate a plurality of response packets and obtain a series of response packets.
[0032]
The data processing device 1 includes a packet processing device 2, a packet transmission device 3, a packet reception device 4, a transmission buffer 5, a reception buffer 7, and a determination circuit 10.
[0033]
The output of the packet processing device 2 is connected to the input of the transmission buffer 5, the output of the transmission buffer 5 is connected to the input of the packet transmission device 3, and the output of the packet transmission device 3 is connected to the IEEE1394 bus 6. Yes.
[0034]
When transmitting a request packet using such a data processing device 1, first, the packet processing device 2 generates request packets one after another and outputs them one after another to the transmission buffer 5.
[0035]
The transmission buffer 5 is composed of a FIFO structure memory, and when request packets are successively input from the packet processing device 2, these request packets are temporarily stored.
[0036]
The packet transmission device 3 first reads one request packet from the transmission buffer 5 and sends it to the IEEE1394 bus 6. When the packet transmission device 3 transmits the request packet, the packet transmission device 3 waits for reception until the packet reception device 4 notifies that the response packet corresponding to the request packet has been received, so that a new request packet is not transmitted. Is done.
[0037]
On the other hand, when the request packet is sent to the IEEE1394 bus 6, another data processing device (hereinafter referred to as a counterpart data processing device) specified according to the content of the request packet is sent from the IEEE1394 bus 6 to the request packet. And read the contents. The counterpart data processing device generates a response packet as a response to the request packet according to the content of the request packet and sends it to the IEEE1394 bus 6.
[0038]
The IEEE1394 bus 6 is connected to the input of the packet receiving device 4, and the output of the packet receiving device 4 is connected to the input of the receiving buffer 7. The output of the receiving buffer 7 is input to the packet processing device 2. It is connected to the.
[0039]
When the response packet arrives at the packet reception device 4, the packet reception device 4 determines whether or not the response packet can be received according to the free capacity of the reception buffer 7. In the present invention, “reception” refers to the time from when the response packet reaches the packet reception device and is held in the reception buffer.
[0040]
When the reception buffer 7 has a free area that can hold the response packet, the packet reception device 4 determines that the response packet can be received and receives the response packet from the IEEE1394 bus.
[0041]
In this way, the packet receiver 4 receives the response packet from the IEEE1394 bus 6, outputs the response packet to the reception buffer 7, and notifies the packet transmitter 3 that the response packet has been received. When the fact that the response packet has been received is notified to the packet transmission device 3 that is in the reception waiting state, the reception waiting state of the packet transmission device 3 is released. However, when a transmission non-permission control command, which will be described later, is input to the packet transmission device 3, even if the reception waiting state is released, the request packet scheduled to be transmitted is not transmitted.
[0042]
The reception buffer 7 temporarily holds the input response packet in a memory (not shown) provided therein. While the reception buffer 7 holds the response packet, the transmission buffer 5 holds a request packet to be sent (hereinafter referred to as a request packet to be sent), and sends it to the packet transmission device 3. Is output.
[0043]
When a request packet to be transmitted is input, the packet transmission device 3 outputs the data size to the arithmetic unit 9.
The arithmetic unit 9 obtains the data size of a response packet (hereinafter referred to as a response packet scheduled to be received) corresponding to the request packet from the input data size, and outputs it to one input of the comparator 8. .
[0044]
On the other hand, a detection circuit (not shown) is provided inside the packet receiver 4. This detection circuit constantly detects the free space in the memory inside the reception buffer 7 and outputs the detected free space to the other input of the comparator 8.
[0045]
The comparator 8 compares the data size of the response packet scheduled to be received with the free capacity of the reception buffer 7.
If the free capacity of the reception buffer 7 is large enough to receive the response packet scheduled to be received, the request packet is sent out, but since the received response packet is still held in the reception buffer 7, the reception buffer 7 is smaller than the data size of the response packet scheduled to be received, the comparator 8 outputs a control command not permitting transmission to the packet transmitter 3. Due to this transmission non-permission control command, the packet transmission device 3 cannot transmit the request packet scheduled to be transmitted even when the reception waiting state is cancelled.
[0046]
After that, the received response packet is output from the reception buffer 7 to the packet processing device 2, and when the memory area occupied by the received response packet is released, the memory capacity of the reception buffer 7 increases.
[0047]
When the free space of the memory increases in this way and becomes larger than the data size of the response packet scheduled to be received, the comparator 8 outputs a transmission permission control command to the packet transmission device 3. When a transmission permission control command is input, the packet transmission device 3 transmits a request packet to be transmitted to the IEEE1394 bus 6.
[0048]
In this way, in the data processing device 1, when the free capacity of the reception buffer 7 is smaller than the data size of the response packet scheduled to be received, and not enough for receiving the response packet scheduled to be received, the packet transmission device 3 Is disabled from sending request packets. Therefore, the retry is not repeated and the bus is not wasted.
[0049]
The data processing apparatus 1 having one packet transmission apparatus has been described so far, but a plurality of packet transmission apparatuses may be provided in preparation for a case where the amount of request packets to be transmitted is large. Hereinafter, a data processing apparatus having a plurality of packet transmission apparatuses will be described with reference to FIG.
[0050]
In FIG. 2, reference numeral 11 denotes a data processing apparatus according to another embodiment of the present invention. This data processing device 11 is the same as the data processing device 1 in FIG. 1 in that it includes a packet processing device 12, a packet receiving device 14, a transmission buffer 15, a receiving buffer 17, and a determination circuit 20. However, the determination circuit 20 includes the dispatcher 19, the dispatcher 19 is disposed between the transmission device 13 and the transmission buffer 15, and the transmission device 13 includes a plurality of packet transmission devices 13. ₁ ~ 13 _Three 1 is different from the data processing apparatus 1 of FIG. Here, the transmission device is three packet transmission devices 13. ₁ ~ 13 _Three It shall have.
[0051]
The output of the packet processing device 12 is connected to the input of the transmission buffer 15, the output of the transmission buffer 15 is connected to the input of the dispatcher 19, and the output of the dispatcher 19 is connected to the input of the transmission device 13. The output is connected to the IEEE1394 bus 16.
[0052]
In order to transmit a plurality of request packets one after another in the data processing device 11 configured as described above, first, the packet processing device 12 generates a plurality of request packets one after another and sequentially outputs them to the transmission buffer 15. .
[0053]
Reference numeral 30 in FIG. 3A shows an outline of a general format of a request packet conforming to the IEEE1394 standard. This request packet has a first packet area 31 and a second packet area 32, each of which describes a tLabel and a data size. Of these, tLabel is a unique tag assigned to each unresolved transaction, such as a request packet or response packet sent from each device, and is a number for associating a request packet with a response packet. is there. The data size indicates the data size of one request packet as a whole.
[0054]
When request packets having such a format are input to the transmission buffer 15, the dispatcher 19 sequentially reads out these request packets in the order of input to the transmission buffer 15, and first and second packet areas of the request packet. TLabel and data size are acquired from 31 and 32, respectively. Here, first, three request packets are read out, and the tLabel and data size of each read request packet are acquired.
[0055]
The dispatcher 19 obtains the data size of the response packet corresponding to the request packet from the data size of the request packet to be transmitted from now on, and sets each tLabel and the data size as a pair, and the memory that the dispatcher 19 has. Write to the area.
[0056]
An example of a storage area that the dispatcher 19 has is indicated by reference numeral 40 in FIG. The storage area 40 has first to sixth areas 41 to 46.
In the first to third areas 41 to 43, each packet transmission device 13 is provided. ₁ ~ 13 _Three The tLabel of each request packet transmitted from is written in each of the fourth to sixth areas 44 to 46. ₁ ~ 13 _Three The data size of the response packet generated in response to the request packet sent from is written.
[0057]
Thus, there is a one-to-one correspondence between the tLabel of each request packet written in the first to third areas 41 to 43 and the data size of each response packet written to the fourth to sixth areas 44 to 46. Attached to be a pair.
[0058]
Then, when the dispatcher 19 is notified that a response packet corresponding to the request packet has been received later, the pair of the tLabel of the request packet and the data size of the response packet is deleted from the storage area 40. ing.
[0059]
Thus, after writing the tLabel of each request packet and the data size of the response packet corresponding to each request packet to the storage area 40, the dispatcher 19 sends the packet transmitter 13 ₁ ~ 13 _Three The request packets are output equally to each of the above. Here, since three request packets are read out, the packet transmitter 13 ₁ ~ 13 _Three One request packet is output to each of the above.
[0060]
Each packet transmitter 13 ₁ ~ 13 _Three Sends the input request packet to the IEEE1394 bus 16. Each packet transmitter 13 ₁ ~ 13 _Three Until the response packet to the transmitted request packet is confirmed to be received by the packet receiving device 14, it is in a reception waiting state, and a new request packet is not transmitted.
[0061]
Each packet transmitter 13 ₁ ~ 13 _Three When a request packet is sent from the IEEE 1394 bus 16 to another data processing device specified by the content of each request packet, the request packet is received from the IEEE 1394 bus 16.
[0062]
Here, the same other data processing device is connected to the packet transmission device 13. ₁ ~ 13 _Three It is assumed that three response packets that are responses to the three request packets transmitted from are generated one after another. Then, the packet transmitter 13 ₁ It is assumed that a response packet corresponding to the request packet sent from is first sent to the IEEE1394 bus 16, and the packet transmitter 13 ₂ , 13 _Three It is assumed that the response packet corresponding to the request packet transmitted from is not yet transmitted to the IEEE1394 bus 16.
[0063]
The IEEE1394 bus 16 is connected to the input of the packet receiver 14, and the output of the packet receiver 14 is connected to the input of the receive buffer 17. The output of the receive buffer 17 is connected to the input of the packet processor 12. Has been.
[0064]
When the response packet reaches the packet reception device 14 from the IEEE1394 bus 16, the packet reception device 14 determines whether or not the response packet can be received according to the free capacity of the reception buffer 17.
[0065]
The packet receiving device 14 determines that the response packet can be received when the reception buffer 17 has a free area that can hold the response packet. Then, the packet receiving device 14 outputs the response packet arrived from the IEEE1394 bus 16 to the reception buffer 17 and indicates that the response packet has been received. ₁ To the dispatcher 19.
[0066]
When notified that the response packet has been received, the packet transmitter 13 ₁ The reception waiting state of is canceled. However, a transmission non-permission control command to be described later is issued by the packet transmitter 13. ₁ When a reception waiting state is canceled, a request packet scheduled to be transmitted cannot be transmitted.
[0067]
On the other hand, when the dispatcher 19 is notified that the response packet has been received, the tLabel of the request packet corresponding to the received response packet and the response packet from the first and fourth area portions 41 and 44 of the storage area 40. Erase the data size.
[0068]
The reception buffer 17 temporarily holds the input received response packet. While the reception buffer 17 holds the received response packet, a request packet (hereinafter referred to as a request packet scheduled to be transmitted) to be transmitted from the transmission buffer 15 is output to the dispatcher 19. .
[0069]
The dispatcher 19 acquires the tLabel and the data size from the request packet scheduled to be transmitted, obtains the data size of the response packet (hereinafter referred to as a response packet scheduled to be received) corresponding to the request packet scheduled to be transmitted, and the tLabel One-to-one correspondence and a set are written in the first and fourth areas 41 and 44 of the storage area 40.
[0070]
At this time, each of the packet transmission devices 13 is stored in the storage area 40. ₂ , 13 _Three In addition to the tLabel of a request packet (hereinafter referred to as an unreceived request packet) that has been transmitted from the packet receiver 14 and has not yet been received by the packet receiver 14 and the data size of an unreceived response packet corresponding to the request packet. The tLabel of the request packet scheduled to be transmitted and the data size of the response packet scheduled to be received are written.
[0071]
The dispatcher 19 sums the data size of the unreceived response packet written in the storage area 40 and the data size of the response packet scheduled to be received (hereinafter referred to as the sum of the data sizes of the response packets not yet received and scheduled to be received). ) The sum total of the data sizes of the response packets not yet received and scheduled to be received is input to one input of the comparator 18.
[0072]
The packet receiver 14 is provided with a detection circuit (not shown), and the free capacity of the reception buffer 17 is always detected. The free capacity of the reception buffer 17 detected by the detection circuit is input to the other input of the comparator 18.
[0073]
The comparator 18 constantly compares the sum of the data sizes of response packets not yet received and scheduled to be received with the free capacity of the reception buffer 17.
At this time, an unreceived response packet is transmitted to the packet transmission device 13. ₂ , 13 _Three Is a response packet corresponding to the request packet output from, and the response packet scheduled to be received is the packet transmission device 13. ₂ , 13 _Three It is assumed that the response packet corresponds to the request packet output from.
[0074]
When the free capacity of the reception buffer 17 is larger than the sum of the data sizes of response packets not yet received and scheduled to be received, the comparator 18 sends a control command for permission to send to the packet transmission device 13. ₁ Output to. When this control command is input, the packet transmitter 13 ₁ Sends a request packet to be sent to the IEEE1394 bus 16.
[0075]
On the other hand, when the free capacity of the reception buffer 17 is smaller than the sum of the data sizes of unreceived and scheduled response packets, the comparator 18 ₁ In addition, a control command not permitting transmission is output.
[0076]
Even if the reception waiting state is canceled by this control command, the packet transmission device 13 ₁ Is disabled from sending a request packet to be sent.
[0077]
Conventionally, the packet transmission device 13 ₂ , 13 _Three If the unreceived response packet for the request packet transmitted from is received by the packet receiving device 14, the free capacity of the reception buffer 17 is reduced, and the response packet scheduled to be received cannot be received. In the present invention, when the free capacity of the reception buffer 17 is smaller than the data size of the response packet scheduled to be received, the request packet scheduled to be transmitted cannot be output. Therefore, when the request packet scheduled to be transmitted is transmitted, it is always received. Thus, a free space corresponding to the data size of the scheduled response packet is secured in the reception buffer 17.
[0078]
Therefore, when a request packet scheduled to be transmitted is transmitted, a response packet scheduled to be received is always in a receivable state.
When the received response packet is output from the reception buffer 17 to the packet processing device 12 and the memory area occupied by the received response packet is released, the free capacity of the reception buffer 17 increases. When the free capacity of the reception buffer 17 increases in this way and becomes larger than the sum of the data sizes of the response packets not yet received and scheduled to be received, the comparator 18 sends a transmission permission control command to the packet transmission device 13. ₁ Output to.
[0079]
Later, when an unreceived response packet is received by the packet receiver, the packet transmitter 13 ₂ , 13 _Three The reception waiting state of the packet transmission device 13 is released. ₂ , 13 _Three Also, the packet transmission device 13 ₁ Similarly to the above, a new request packet cannot be transmitted until a transmission permission control command is output.
[0080]
As described above, the data processing device 11 compares the sum of the data sizes of the response packets that are not received and are scheduled to be received obtained by the dispatcher 19 with the free capacity of the reception buffer 17 by the comparator 18, and receives the reception buffer. When the free space of 17 is smaller than the sum of the data sizes of response packets not yet received and scheduled to be received, the packet transmitter 13 ₁ ~ 13 _Three Even if the packet is not ready for reception, the request packet scheduled to be transmitted cannot be transmitted, and is transmitted when the free capacity of the reception buffer 17 becomes larger than the sum of the data sizes of unreceived and response packets scheduled to be received. The scheduled request packet can be sent.
[0081]
For this reason, even when an unreceived response packet and a response packet scheduled to be received are generated at a time and are received one after another, when a request packet scheduled to be transmitted is sent, the reception buffer 17 Since a free space corresponding to the sum of the data sizes of unreceived and scheduled response packets is secured, all response packets can be received one after another. Thus, even when an unreceived response packet is received, there is no possibility that the reception buffer 17 has a small free space and a response packet scheduled to be received cannot be received.
[0082]
Accordingly, since the response packet refused to be received is not retransmitted from the other data processing device, the “busy” acknowledge is returned to the other data processing device, and the retry is repeated on the other data processing device side. This prevents the bus from being wasted.
[0083]
In the data processing device 11 of FIG. ₁ ~ 13 _Three However, the present invention is not limited to this, and any number of packet transmission devices may be provided. At this time, the storage area 40 in the dispatcher 19 is provided with a number of areas corresponding to the number of packet transmission apparatuses, each area is associated with each packet transmission apparatus, and tLabel and data size are written in each area. You can do it.
[0084]
Further, writing to the storage area is not limited to tLabel, and for example, each packet transmission device 13 ₁ ~ 13 _Three May be written in the storage area as a set of the machine number assigned to each and the data size of the response packet.
[0085]
【The invention's effect】
When sending a request packet that is scheduled to be sent, the response packet can always be received, and when the response buffer cannot be received because the reception buffer has little free space, the request packet that is scheduled to be sent is not sent. It is possible to prevent the reception of data from being rejected by the apparatus and the serial bus from being wasted while the retry is repeated, thereby reducing the efficiency of data transmission / reception.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a data processing apparatus according to an embodiment of this invention.
FIG. 2 is a diagram illustrating a data processing apparatus according to an embodiment of the present invention having a plurality of packet transmission apparatuses.
FIG. 3A is a diagram for explaining the format of a request packet.
(b): A diagram for explaining a storage area provided in the dispatcher
FIG. 4 is a diagram for explaining a conventional data processing apparatus;
[Explanation of symbols]
1 …… Data processing device 2 …… Packet processing device 3, 13 ₁ ~ 13 _Three ...... Packet transmitting device (transmitting device) 4 ...... Packet receiving device (receiving device) 6 ...... IEEE1394 bus (bus) 7 ...... Receiving buffer 8, 18 ...... Comparator 9 ...... Calculators 10, 20. (Judgment means)

Claims

A send buffer to hold the request packet to be sent,
A transmission device connected to a serial bus and including a plurality of packet transmission devices for transmitting the request packet to the serial bus;
A packet receiving device connected to the serial bus and receiving a response packet corresponding to the request packet from the serial bus;
A reception buffer for holding a response packet supplied from the packet reception device;
A determination device that determines permission to transmit the response packet based on the data size of the response packet corresponding to the request packet and the free capacity of the reception buffer;
Have
The determination device is
A storage circuit for storing the identification number of the request packet held in the transmission buffer and the data size of the response packet corresponding to the request packet in association with each other;
A permission control signal for comparing the size of the data size of the response packet corresponding to the request packet and the free capacity of the reception buffer and permitting transmission of the request packet when the data size is smaller than the free capacity A control circuit for supplying a non-permission control signal that does not permit transmission of the request packet when the data size is larger than the free space;
Including
When the packet reception device receives the response packet, the packet reception device notifies the determination device that the response packet has been received,
By the notification of the reception of the response packet, the identification number and the data size of the request packet corresponding to the response packet stored in the storage circuit are cleared.
Data processing device.

The packet transmission device receives the request packet held in the transmission buffer, and transmits the request packet to the serial bus when in a transmission permission state by the transmission permission control signal supplied from the determination device. And the reception waiting state is released, and the reception waiting state is canceled by the notification of the reception of the response packet from the packet reception device.
The data processing apparatus according to claim 1 .

The determination device includes an arithmetic circuit that calculates a data size of a response packet corresponding to the request packet.
The data processing apparatus according to claim 1 .

The data processing apparatus according to any one of claims 1 to 3 the packet reception device notifies the free space of the receiving buffer to the determination device.

The request packet, the response packet, and the serial bus data processing apparatus according to any one of claims 1 to 4 is configured to conform to the IEEE1394 standard.