JP4103071B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4103071B2 JP4103071B2 JP2002172302A JP2002172302A JP4103071B2 JP 4103071 B2 JP4103071 B2 JP 4103071B2 JP 2002172302 A JP2002172302 A JP 2002172302A JP 2002172302 A JP2002172302 A JP 2002172302A JP 4103071 B2 JP4103071 B2 JP 4103071B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- zno
- thin film
- zinc
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 239
- 239000011787 zinc oxide Substances 0.000 claims description 119
- 239000010409 thin film Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 61
- 239000011701 zinc Substances 0.000 claims description 40
- 229910052725 zinc Inorganic materials 0.000 claims description 38
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 34
- 239000001301 oxygen Substances 0.000 claims description 34
- 229910052760 oxygen Inorganic materials 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 26
- 239000010408 film Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 18
- 238000005253 cladding Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000004969 ion scattering spectroscopy Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/024—Group 12/16 materials
- H01L21/02403—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
- H01L29/2206—Amorphous materials
Description
【０００１】
【発明の属する技術分野】
本発明は半導体デバイスの製造方法に関し、より詳しくは半導体材料として酸化亜鉛（ＺｎＯ）を使用した半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
II-VI族化合物半導体の一種であるＺｎＯは、ＭｇＯやＣｄＯ等との混晶化によってバンドギャップエネルギを変化させることができ、量子井戸等の多層構造が可能であり、さらには励起子の結合エネルギが非常に大きいことから、発光素子への応用が期待されており、また、可視領域で透明であることから液晶ディスプレイ駆動用の透明薄膜トランジスタへの応用が期待されている。
【０００３】
ところで、ＺｎＯはウルツ鉱型の結晶構造（六方晶）を有しており、図６に示すように、ｃ軸方向（上下方向）に対称中心を有さず、分子構造上極性を有している。
【０００４】
すなわち、ＺｎＯは、図６（ａ）に示すように、Ｚｎ原子５１に結合している３本の結合子が下方を向き、酸素原子５２に結合している３本の結合子が上方を向いている亜鉛極性（＋ｃ極性）と、図６（ｂ）に示すように、Ｚｎ原子５１に結合している３本の結合子が上方を向き、酸素原子５２に結合している３本の結合子が下方を向いている酸素極性（−ｃ極性）とを有しており、しかも、極性によって結晶の表面形状や半導体デバイスの電気特性が異なることから、半導体デバイスの技術分野では、極性制御が重要な技術的課題になっている。
【０００５】
ここで、上記極性とは、上記結合子の向きを示しており、表面終端元素のことではない。
【０００６】
そして、このようなＺｎＯ薄膜について、ＰＭＢＥ（plasma-assisted molecular-beam epitaxy；プラズマアシスト分子線エピタキシ）法により、サファイア基板上に酸素極性を有するＺｎＯ薄膜が成膜可能なことが既に報告されている（APPLIED PHYSICS LETTERS Vol. 80 No. 8 (2002) pp.1358 − 1360 ； 以下、「第１の従来技術」という）。
【０００７】
また、サファイア基板上にＧａ極性を有するＧａＮを成膜し、ＺｎＯ薄膜の成膜条件を制御することにより前記ＧａＮ上に亜鉛極性又は酸素極性を有するＺｎＯ薄膜が成膜可能なことも既に報告されている（APPLIED PHYSICS LETTERS Vol. 77 No. 22 (2000) pp.3571 − 3573 ； 以下、「第２の従来技術」という）。
【０００８】
さらに、基板上に形成されるＺｎＯ等の圧電膜の極性を規定することのできる技術も既に提案されている（特開２００１−１４４３２８号公報；以下、「第３の従来技術」という）。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記第１の従来技術では、サファイア基板上に形成されるＺｎＯ薄膜は、同軸型直衝突イオン散乱分光法（Coaxial Impact Collision Ion Scattering Spectroscopy ; ＣＡＩＣＩＳＳ）により酸素極性を有することが確認されており、したがって亜鉛極性を有するＺｎＯ薄膜を形成することができず、極性を制御することはできない。
【００１０】
また、上記第２の従来技術によれば、成膜条件を変えることにより、ＺｎＯ薄膜の極性を制御しているが、サファイア基板上に形成されたＧａＮ膜を介して極性制御を行っている。換言すれば、ＧａＮ膜を介さなければ第１の従来技術と同様、極性制御を行うことができない。
【００１１】
しかも、上記第２の従来技術では、サファイア基板上にＧａＮ膜を形成しているため生産工程が煩雑化する他、ＧａＮ膜上にＺｎＯ薄膜を形成する際に基板温度が昇温するため、ＧａＮの構成元素であるＧａがＺｎＯ薄膜へ拡散する虞がある。そして、ＧａはＺｎＯに対しドナーとして作用するため、ＧａがＺｎＯ薄膜中に拡散するとＺｎＯが低抵抗化する。また、前記拡散を制御することは困難であるため、半導体デバイスのデバイス特性にバラツキの生じる虞がある。
【００１２】
さらに、上記第２の従来技術は、ＧａＮとＺｎＯとで格子不整合が存在するため、斯かる格子不整合を緩和すべく格子欠陥が導入され、その結果ＺｎＯ薄膜の結晶性が劣化して電気特性の悪化を招来する。
【００１３】
また、上記第３の従来技術では、基板の種類に応じて＋面（亜鉛極性）又は−面（酸素極性）を有する圧電膜（ＺｎＯ膜）の形成が可能であり、また、基板加熱温度等の成膜条件を変えることにより、基板上に形成されるＺｎＯ等の圧電膜の極性を制御しているが、極性が薄膜の表面形状や電気特性に及ぼす影響については何ら開示されておらず、しかも基板材料が圧電膜材料とが異なるため、第２の従来技術と同様、格子不整合に起因した結晶性の悪化を招来する虞がある。
【００１４】
本発明はこのような事情に鑑みなされたものであって、簡単な方法で極性制御を行うことにより所望極性を有する酸化亜鉛を主成分とする薄膜を容易に得ることができる半導体デバイスの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
下地基板として酸化亜鉛を主成分とする単結晶基板を使用し、酸化亜鉛をターゲット物質としてスパッタリング処理を施すことにより、前記酸化亜鉛を主成分とする単結晶基板上には酸化亜鉛薄膜を容易に成膜することができると考えられるが、〔従来の技術〕の項で述べたように、酸化亜鉛のようなウルツ鉱型構造では結晶構造に対称中心がなく、極性（反位区）を有している。
【００１６】
そして、結晶の表面構造は極性によって異なるため、酸化亜鉛を主成分とする単結晶基板上に成膜される酸化亜鉛薄膜の結晶成長過程も極性によって差違が生じ、その結果、極性によって酸化亜鉛薄膜の表面形状や電気特性にも大きな差違が生じる。
【００１７】
すなわち、酸化亜鉛を主成分とする単結晶基板の表面に単に酸化亜鉛薄膜を形成したのみでは、極性制御が行われていないため、成膜された酸化亜鉛薄膜が亜鉛極性を有するのか、或いは酸素極性を有するのかを判別することができず、このため酸化亜鉛薄膜の表面形状や電気特性に大きなバラツキが生じる虞があり、所望の電気特性を有する信頼性に優れた半導体デバイスを得ることができない。
【００１８】
そこで、本発明者らが鋭意研究を行ったところ、酸化亜鉛を主成分とする単結晶基板の亜鉛極性面上に酸化亜鉛薄膜を形成した場合は、該酸化亜鉛薄膜は亜鉛極性を有し、酸化亜鉛を主成分とする単結晶基板の酸素極性面上に酸化亜鉛薄膜を形成した場合は、該酸化亜鉛薄膜は酸素極性を有することが判明し、これにより酸化亜鉛薄膜の極性が制御されて所望極性の酸化亜鉛薄膜を容易に得ることができるという知見を得た。
【００２２】
本発明はこのような知見に基づきなされたものであって、本発明に係る半導体デバイスの製造方法は、酸化亜鉛を主成分とする単結晶基板の表面が亜鉛極性面又は酸素極性面のいずれであるかを判別し、該判別結果に基づいて亜鉛極性面又は酸素極性面の少なくともいずれか一方の極性面を選択し、該選択した極性面上に酸化亜鉛を主成分とする少なくとも１層以上の薄膜を形成し、前記薄膜を前記単結晶基板の前記亜鉛極性面上に形成した場合は、前記薄膜は亜鉛極性を有し、前記薄膜を前記単結晶基板の前記酸素極性面上に形成した場合は、前記薄膜は酸素極性を有していることを特徴としている。
【００２３】
上記製造方法によれば、酸化亜鉛を主成分とする単結晶基板の表面の極性を判別して該極性を特定し、斯かる特定の極性を有する基板表面に亜鉛極性又は酸素極性を有する酸化亜鉛系の薄膜を形成することができるので、所望極性を有する酸化亜鉛系の薄膜を具備した半導体デバイスを簡単且つ容易に製造することができる。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態を図面に基づいて詳説する。
【００２５】
図１及び図２は本発明に係る半導体デバイスの製造方法によって製造された半導体デバイスの一実施の形態を示す模式断面図であって、この半導体デバイスは、ＺｎＯを主成分とする単結晶基板（以下、「ＺｎＯ基板」という）１が亜鉛極性面１ａと酸素極性面１ｂとを有している。そして、図１ではＥＣＲスパッタ法等により亜鉛極性面１ａ上に亜鉛極性を有するＺｎＯ薄膜２が形成され、図２では酸素極性面１ｂ上に酸素極性を有するＺｎＯ薄膜３が形成されている。
【００２６】
次に、上記半導体デバイスの製造方法を説明する。
【００２７】
まず、ＳＣＶＴ（Seeded Chemical Vapor Transport）法等でＺｎＯ単結晶を作製し、ＺｎＯ単結晶を結晶軸のｃ軸方向に垂直な面に切出して鏡面研磨を施し、ＺｎＯ基板を作製してその極性を確認する。
【００２８】
ＺｎＯのように圧電性を有する化合物半導体の極性を判別する方法としては、同軸型直衝突イオン散乱分光(ＣＡＩＣＩＳＳ)法（APPLIED PHYSICS LETTERS Vol.72 (1998) p824）、収束電子線回折(ＣＢＥＤ)法（APPLIED PHYSICS LETTERS Vol.69 (1996) p337）、非線型誘電率顕微鏡(ＳＮＤＭ)法（先端技術シンポジウム「圧電材料と弾性波デバイス」(2000年2月) pp．23−30）等が知られているが、本実施の形態ではＳＮＤＭ（Scanning Nonlinear Dielectric Microscopy）法でＺｎＯ基板の極性を確認している。
【００２９】
すなわち、ＳＮＤＭは、ＺｎＯ基板１上でプローブ探針を走査させながら電位を印加するとＺｎＯ基板１の極性を反映した強度信号を検出する。一方、印加電位が「０」のときは電位が印加されていないため、極性を反映した強度信号は検出されない。つまり、ＳＮＤＭ法では、ＺｎＯ基板１上に電位を印加すると、印加電位が「０」の場合に比べ、強度信号が＋側又は−側に変位することとなり、したがって、印加電位が「０」のときの強度を基準信号とし、ＺｎＯ基板１上でプローブ探針を走査させながら電位を印加したときの強度信号を極性信号とすることにより、極性信号が基準信号に対して＋側に変位するか−側に変位するかでＺｎＯ基板の極性を判別することができる。尚、本実施の形態では、ＳＮＤＭの装置的な構成上、極性信号が基準信号に対し−側に変位したときは＋極性（亜鉛極性）を示し、極性信号が基準信号に対し＋側に変位したときは−極性（酸素極性）を示すようになっている。
【００３０】
図３（ａ）（ｂ）はＺｎＯ基板１の極性特性を示す図であって、横軸は走査長（μｍ）、縦軸は強度（a.u.；任意単位）を示している。また、図３中、矢印Ｘ方向がＺｎＯ基板１の極性信号を示し、矢印Ｘ′方向は電位を印加しなかった場合の基準信号を示している。
【００３１】
そして、図３（ａ）に示すように、極性信号が基準信号に比べて−側に変位した場合はＺｎＯ基板１の極性面は亜鉛極性面であり、図３（ｂ）に示すように、極性信号が基準信号に比べて＋側に変位した場合はＺｎＯ基板１の極性面は酸素極性面であると判別することができる。
【００３２】
次に、上述の如くＺｎＯ基板１の極性を判別した後、電子サイクロトロン共鳴（Electron Cyclotron Resonance ; 以下、「ＥＣＲ」という）スパッタ装置を使用し、ＺｎＯ基板１の亜鉛極性面１ａ又は酸素極性面１ｂ上にＺｎＯ薄膜を積層する。
【００３３】
具体的には、プラズマ生成室と成膜室とに区分されたＥＣＲスパッタ装置を準備し、亜鉛極性面１ａ又は酸素極性面１ｂが上面となるようにＺｎＯ基板１を成膜室の所定位置にセッティングすると共に、ＺｎＯ基板１を所定温度（例えば、６２０℃）に加熱する。
【００３４】
次いで、所定流量（例えば、１０sccm）の酸素ガス（反応性ガス）及び所定流量（例えば、２０sccm）のＡｒガス（プラズマ生成用ガス）をプラズマ生成室に供給すると共に、サイクロトロンが共鳴する周波数（２．４５ＧＨｚ）でマイクロ波放電を行い、これによりプラズマ生成室でプラズマを生成する。
【００３５】
そしてこの後、スパッタターゲットに高周波電力（例えば、１５０Ｗ）を印加し、プラズマ生成室で生成されたプラズマを使用してターゲット物質（ＺｎＯ）をスパッタリングし、反応性スパッタリングによりＺｎＯ基板１の表面にＺｎＯ薄膜２又はＺｎＯ薄膜３を形成する。
【００３６】
そして、本実施の形態では上記ＺｎＯ薄膜２及びＺｎＯ薄膜３の各極性を確認すべく、ＳＮＤＭ法で極性を判別している。
【００３７】
すなわち、ＳＮＤＭの深さ方向の感度はプローブ探針の針先半径と試料であるＺｎＯの誘電率によって決定されるが、ＺｎＯの場合、プローブ探針の針先半径と同程度の深さにのみ感度があるため、前記針先半径を膜厚より小さくすることにより、下地であるＺｎＯ基板１の極性とは無関係にＺｎＯ薄膜の極性を判別することができる。
【００３８】
図４（ａ）はＺｎＯ薄膜２の極性特性を示す図であり、図４（ｂ）はＺｎＯ薄膜３の極性特性を示す図である。尚、横軸は走査長（μｍ）、縦軸は強度（a.u.）を示し、矢印Ｘ方向がＺｎＯ基板１の極性信号を示し、矢印Ｘ′方向は電位を印加しなかった場合の基準信号を示している。
【００３９】
そして、図４（ａ）では極性信号が基準信号に比べて−側に変位しており、また、図４（ｂ）では極性信号が基準信号に比べて＋側に変位している。すなわち亜鉛極性面１ａ上のＺｎＯ薄膜２は亜鉛極性面を有し、一方、酸素極性面上１ｂのＺｎＯ薄膜３は酸素極性面を有しており、これによりＺｎＯ膜の極性を容易に制御することができることが分かる。
【００４０】
このように本実施の形態では、極性を制御することにより、所望の極性を有するＺｎＯ薄膜がＺｎＯ基板上に形成された各種半導体デバイスを容易に得ることができる。
【００４１】
図５はこの種の半導体デバイスとしての発光ダイオード（Light Emitting Diode ; 以下、「ＬＥＤ」という）の模式断面図であって、該ＬＥＤでは、良好な電気特性を確保する観点から、ＺｎＯ膜は表面平滑性に優れ且つ結晶性の良好な亜鉛極性を有することが所望される。このため、上述の方法でＺｎＯ基板４の極性を判別した後、該ＺｎＯ基板４の亜鉛極性面４ａ上にＺｎＯ系の多層膜が積層されている。
【００４２】
すなわち、該ＬＥＤでは、ＺｎＯ基板４の亜鉛極性面４ａ上に発光層５が形成され、該発光層５の表面には酸化インジウムスズ（Indium Tin Oxide ; 以下、「ＩＴＯ」という）からなる透明電極６が形成され、さらに該透明電極６の表面略中央部にはＮｉ膜、Ａｌ膜、及びＡｕ膜が順次積層されたｐ側電極７が形成されている。また、ＺｎＯ基板４の酸素極性面４ｂ上にはＴｉ膜及びＡｕ膜が順次積層されたｎ側電極８が形成されている。
【００４３】
上記発光層５は、具体的には、ｎ形コンタクト層９、ｎ形クラッド層１０、活性層１１、ｐ形クラッド層１２、及びｐ形コンタクト層１３が順次積層された多層膜で構成されている。すなわち、活性層１１は、ｎ形クラッド層１０及びｐ形クラッド層１２に挟持され、また、ｎ形クラッド層１０はｎ形コンタクト層９及びＺｎＯ基板４を介してｎ側電極８に接続され、ｐ形クラッド層１２はｐ形コンタクト層１３を介して透明電極６に接続されている。
【００４４】
活性層１１は、ＣｄＯとＺｎＯとを混晶させた膜厚約２００ｎｍのＣｄｘＺｎ１−ｘＯ（ｘは、０≦ｘ＜１で、例えば０．１）で形成されている。尚、該活性層１１は、ｎ形のキャリアである電子とｐ形のキャリアである正孔との再結合により発光し、発光する光の波長はバンドギャップエネルギにより決定される。
【００４５】
また、ｎ形クラッド層１０及びｐ形クラッド層１２は、キャリアを活性層１１内に有効に閉じ込める必要があることから、前記活性層１１よりバンドギャップエネルギが大きく、例えば、ＭｇＯとＺｎＯとを混晶させたＭｇｙＺｎ１−ｙＯ（ｙは、０≦ｙ＜１で、例えば０．２）からなり、ｎ形クラッド層１０の膜厚は約２０００ｎｍ、ｐ形クラッド層１２の膜厚は約６００ｎｍに形成されている。
【００４６】
また、ｎ形コンタクト層９及びｐ形コンタクト層６は、共に膜厚約２００ｎｍのＺｎＯで形成されている。
【００４７】
このように上記ＬＥＤによれば、ＺｎＯ基板４の亜鉛極性面４ａ上には所望の極性、すなわち亜鉛極性を有するＺｎＯ系多層膜が形成され、電気特性のバラツキを極力回避した信頼性に優れたＬＥＤを得ることが可能となる。
【００４８】
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態ではＺｎＯ系薄膜の形成を、ＥＣＲスパッタ法で行っているが、誘導結合形プラズマ（ＩＣＰ）スパッタ法、ヘリコン波励起プラズマ（ＨＷＰ）スパッタ法、イオンビームスパッタ法、又はクラスタビームスパッタ法等を使用してもよく、また、スパッタリング法以外の薄膜形成方法、例えば分子線エピタキシ（ＭＢＥ）法、有機金属化学気相（ＭＯＣＶＤ）法、レーザ分子線エピタキシ（レーザＭＢＥ）法、又はレーザアブレーション法等を使用してＺｎＯ系薄膜を形成するようにしてもよい。
【００４９】
また、上記実施の形態では、発光層５として、ｐ型クラッド層１２とｎ型クラッド層１０で活性層１１を挟持させたダブルヘテロ構造を使用しているが、ｐｎ接合構造、ＭＩＳ（メタル−絶縁層−半導体層）構造、或いはシングルヘテロ構造等を使用してもよい。
【００５１】
【発明の効果】
以上詳述したように本発明に係る半導体デバイスの製造方法は、酸化亜鉛を主成分とする単結晶基板の表面が亜鉛極性面又は酸素極性面のいずれであるかを判別し、判別結果に基づいて亜鉛極性面又は酸素極性面の少なくともいずれか一方の極性面を選択し、該選択した極性面上に酸化亜鉛を主成分とする少なくとも１層以上の薄膜を形成し、前記薄膜を前記単結晶基板の前記亜鉛極性面上に形成した場合は、前記薄膜は亜鉛極性を有し、前記薄膜を前記単結晶基板の前記酸素極性面上に形成した場合は、前記薄膜は酸素極性を有しているので、酸化亜鉛系薄膜の極性を容易に制御することができ、所望極性を有する酸化亜鉛系薄膜を簡単な方法で製造することができる。すなわち、極性に起因する電気特性のバラツキを抑制することのできる一定の品質を有する信頼性に優れた半導体デバイスを容易に製造することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体デバイスとしてＺｎＯ基板の亜鉛極性面上にＺｎＯ薄膜を形成した場合を模式的に示した断面図である。
【図２】本発明に係る半導体デバイスとしてＺｎＯ基板の酸素極性面上にＺｎＯ薄膜を形成した場合を模式的に示した断面図である。
【図３】ＺｎＯ基板の極性特性を示す図である。
【図４】ＺｎＯ薄膜の極性特性を示す図である。
【図５】ＬＥＤの構成を模式的に示した断面図である。
【図６】ＺｎＯの結晶構造を示す図である。
【符号の説明】
１ ＺｎＯ基板
１ａ 亜鉛極性面
１ｂ 酸素極性面
２ ＺｎＯ薄膜
３ ＺｎＯ薄膜
４ ＺｎＯ基板
４ａ 亜鉛極性面
４ｂ 酸素極性面
５ 発光層（ＺｎＯ系薄膜）[0001]
BACKGROUND OF THE INVENTION
Relates to a manufacturing method of the present invention is a semi-conductor device, and more particularly relates to a method of manufacturing a semi-conductor device using zinc oxide (ZnO) as a semiconductor material.
[0002]
[Prior art]
ZnO, a kind of II-VI group compound semiconductor, can change the band gap energy by mixed crystallization with MgO, CdO, etc., and can have a multilayer structure such as a quantum well. Since the energy is very large, application to a light-emitting element is expected, and since it is transparent in the visible region, application to a transparent thin film transistor for driving a liquid crystal display is expected.
[0003]
By the way, ZnO has a wurtzite crystal structure (hexagonal crystal), and as shown in FIG. 6, it has no symmetry center in the c-axis direction (vertical direction) and has polarity in terms of molecular structure. Yes.
[0004]
That is, in ZnO, as shown in FIG. 6A, the three bonds bonded to the
[0005]
Here, the polarity indicates the direction of the connector, not the surface termination element.
[0006]
As for such a ZnO thin film, it has already been reported that a ZnO thin film having oxygen polarity can be formed on a sapphire substrate by a PMBE (plasma-assisted molecular-beam epitaxy) method. (APPLIED PHYSICS LETTERS Vol. 80 No. 8 (2002) pp.1358-1360; hereinafter referred to as “first prior art”).
[0007]
It has also been reported that a ZnO thin film having a zinc polarity or an oxygen polarity can be formed on the GaN by forming a GaN film having a Ga polarity on a sapphire substrate and controlling the film forming conditions of the ZnO thin film. (APPLIED PHYSICS LETTERS Vol. 77 No. 22 (2000) pp.3571-3573; hereinafter referred to as “second prior art”).
[0008]
Furthermore, a technique capable of defining the polarity of a piezoelectric film such as ZnO formed on a substrate has already been proposed (Japanese Patent Laid-Open No. 2001-144328; hereinafter referred to as “third prior art”).
[0009]
[Problems to be solved by the invention]
However, in the first prior art, it has been confirmed that the ZnO thin film formed on the sapphire substrate has an oxygen polarity by coaxial impact collision ion scattering spectroscopy (CAICISS). Therefore, a ZnO thin film having zinc polarity cannot be formed, and the polarity cannot be controlled.
[0010]
According to the second prior art, the polarity of the ZnO thin film is controlled by changing the film forming conditions, but the polarity is controlled via the GaN film formed on the sapphire substrate. In other words, the polarity cannot be controlled without the GaN film, as in the first prior art.
[0011]
Moreover, in the second prior art, since the GaN film is formed on the sapphire substrate, the production process becomes complicated, and the substrate temperature rises when the ZnO thin film is formed on the GaN film. There is a possibility that Ga, which is a constituent element, is diffused into the ZnO thin film. Since Ga acts as a donor for ZnO, when Ga diffuses into the ZnO thin film, the resistance of ZnO decreases. In addition, since it is difficult to control the diffusion, there is a possibility that the device characteristics of the semiconductor device may vary.
[0012]
Further, in the second prior art, since there is a lattice mismatch between GaN and ZnO, lattice defects are introduced to alleviate such a lattice mismatch. As a result, the crystallinity of the ZnO thin film is deteriorated and the electrical conductivity is reduced. It will cause deterioration of characteristics.
[0013]
In the third prior art, it is possible to form a piezoelectric film (ZnO film) having a + plane (zinc polarity) or a − plane (oxygen polarity) according to the type of the substrate, and the substrate heating temperature or the like. Although the polarity of the piezoelectric film such as ZnO formed on the substrate is controlled by changing the film formation conditions, there is no disclosure about the influence of the polarity on the surface shape and electrical characteristics of the thin film, Moreover, since the substrate material is different from the piezoelectric film material, the crystallinity may be deteriorated due to lattice mismatch as in the second prior art.
[0014]
The present invention has been made in view of such circumstances, the production of semi-conductor devices that can be easily obtained a thin film composed mainly of zinc oxide having a desired polarity by the polarity control in a simple manner It aims to provide a method.
[0015]
[Means for Solving the Problems]
By using a single crystal substrate mainly composed of zinc oxide as a base substrate and performing sputtering treatment using zinc oxide as a target material, a zinc oxide thin film can be easily formed on the single crystal substrate mainly composed of zinc oxide. The wurtzite structure such as zinc oxide has no symmetry center and has polarity (inversion zone) as described in the section of “Prior art”. is doing.
[0016]
Since the crystal surface structure varies depending on the polarity, the crystal growth process of the zinc oxide thin film formed on the single crystal substrate mainly composed of zinc oxide also varies depending on the polarity. As a result, the zinc oxide thin film depends on the polarity. There are also large differences in the surface shape and electrical characteristics of the.
[0017]
That is, simply forming a zinc oxide thin film on the surface of a single crystal substrate containing zinc oxide as a main component does not control the polarity. Therefore, whether the formed zinc oxide thin film has zinc polarity or oxygen It cannot be determined whether it has polarity, and there is a risk of large variations in the surface shape and electrical characteristics of the zinc oxide thin film, making it impossible to obtain a highly reliable semiconductor device having desired electrical characteristics. .
[0018]
Therefore, when the present inventors conducted extensive research, when a zinc oxide thin film was formed on the zinc polar surface of a single crystal substrate mainly composed of zinc oxide, the zinc oxide thin film had zinc polarity, When a zinc oxide thin film is formed on the oxygen polarity surface of a single crystal substrate containing zinc oxide as a main component, it was found that the zinc oxide thin film has an oxygen polarity, thereby controlling the polarity of the zinc oxide thin film. It was found that a zinc oxide thin film having a desired polarity can be easily obtained.
[0022]
The present invention was made based on these findings, a method of manufacturing a semiconductor device according to the present invention, either the surface of the single crystal substrate composed mainly of zinc oxide zinc-polar surface or oxygen polar surface And determining at least one of a zinc polar surface and an oxygen polar surface based on the determination result, and at least one layer of zinc oxide as a main component on the selected polar surface. When a thin film is formed and the thin film is formed on the zinc polar surface of the single crystal substrate, the thin film has a zinc polarity, and the thin film is formed on the oxygen polar surface of the single crystal substrate. The thin film has an oxygen polarity.
[0023]
According to the above manufacturing method, the polarity of the surface of a single crystal substrate mainly composed of zinc oxide is determined to identify the polarity, and the zinc oxide having zinc polarity or oxygen polarity on the substrate surface having such specific polarity Since a semiconductor thin film can be formed, a semiconductor device including a zinc oxide thin film having a desired polarity can be manufactured easily and easily.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
[0025]
FIG. 1 and FIG. 2 are schematic cross-sectional views showing an embodiment of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to the present invention. The semiconductor device is a single crystal substrate (mainly ZnO) ( (Hereinafter referred to as “ZnO substrate”) 1 has a zinc polar face 1a and an oxygen
[0026]
Next, a method for manufacturing the semiconductor device will be described.
[0027]
First, a ZnO single crystal is produced by a SCVT (Seeded Chemical Vapor Transport) method, etc., the ZnO single crystal is cut into a plane perpendicular to the c-axis direction of the crystal axis, mirror-polished, a ZnO substrate is produced, and its polarity is changed. Check.
[0028]
As a method of discriminating the polarity of a compound semiconductor having piezoelectricity such as ZnO, coaxial direct collision ion scattering spectroscopy (CAICSS) method (APPLIED PHYSICS LETTERS Vol.72 (1998) p824), focused electron diffraction (CBED) (APPLIED PHYSICS LETTERS Vol.69 (1996) p337), nonlinear dielectric constant microscope (SNDM) method (Advanced Technology Symposium “Piezoelectric Materials and Elastic Wave Devices” (February 2000) pp. 23-30), etc. However, in this embodiment, the polarity of the ZnO substrate is confirmed by the SNDM (Scanning Nonlinear Dielectric Microscopy) method.
[0029]
That is, the SNDM detects an intensity signal reflecting the polarity of the ZnO substrate 1 when a potential is applied while scanning the probe tip on the ZnO substrate 1. On the other hand, when the applied potential is “0”, since no potential is applied, an intensity signal reflecting the polarity is not detected. That is, in the SNDM method, when a potential is applied on the ZnO substrate 1, the intensity signal is displaced to the + side or the − side compared to the case where the applied potential is “0”, and therefore the applied potential is “0”. If the intensity signal when the electric potential is applied while scanning the probe tip on the ZnO substrate 1 is used as a polarity signal, the polarity signal is displaced to the + side with respect to the reference signal. The polarity of the ZnO substrate can be determined based on the displacement to the negative side. In the present embodiment, due to the SNDM device configuration, when the polarity signal is displaced to the-side with respect to the reference signal, + polarity (zinc polarity) is indicated, and the polarity signal is displaced to the + side with respect to the reference signal. When it does,-polarity (oxygen polarity) is shown.
[0030]
FIGS. 3A and 3B are diagrams showing the polar characteristics of the ZnO substrate 1, wherein the horizontal axis indicates the scanning length (μm) and the vertical axis indicates the intensity (au; arbitrary unit). In FIG. 3, the arrow X direction indicates the polarity signal of the ZnO substrate 1, and the arrow X ′ direction indicates the reference signal when no potential is applied.
[0031]
As shown in FIG. 3A, when the polarity signal is displaced to the negative side compared to the reference signal, the polar surface of the ZnO substrate 1 is a zinc polar surface, and as shown in FIG. When the polarity signal is displaced to the + side compared to the reference signal, it can be determined that the polar surface of the ZnO substrate 1 is an oxygen polar surface.
[0032]
Next, after determining the polarity of the ZnO substrate 1 as described above, an electron cyclotron resonance (hereinafter referred to as “ECR”) sputtering apparatus is used to form the zinc polar surface 1 a or the oxygen
[0033]
Specifically, an ECR sputtering apparatus divided into a plasma generation chamber and a film formation chamber is prepared, and the ZnO substrate 1 is placed at a predetermined position in the film formation chamber so that the zinc polar surface 1a or the oxygen
[0034]
Next, oxygen gas (reactive gas) at a predetermined flow rate (for example, 10 sccm) and Ar gas (plasma generating gas) at a predetermined flow rate (for example, 20 sccm) are supplied to the plasma generation chamber, and the frequency at which the cyclotron resonates (2 .45 GHz), and plasma is generated in the plasma generation chamber.
[0035]
After that, high frequency power (for example, 150 W) is applied to the sputter target, the target material (ZnO) is sputtered using the plasma generated in the plasma generation chamber, and ZnO is formed on the surface of the ZnO substrate 1 by reactive sputtering. A
[0036]
And in this Embodiment, in order to confirm each polarity of the said ZnO
[0037]
That is, the sensitivity of the SNDM in the depth direction is determined by the probe tip radius and the dielectric constant of the sample ZnO, but in the case of ZnO, the depth is only about the same depth as the probe tip radius. Because of the sensitivity, the polarity of the ZnO thin film can be determined regardless of the polarity of the underlying ZnO substrate 1 by making the needle tip radius smaller than the film thickness.
[0038]
FIG. 4A is a diagram showing the polarity characteristics of the ZnO
[0039]
In FIG. 4A, the polarity signal is displaced to the minus side compared to the reference signal, and in FIG. 4B, the polarity signal is displaced to the plus side compared to the reference signal. That is, the ZnO
[0040]
As described above, in this embodiment, by controlling the polarity, various semiconductor devices in which a ZnO thin film having a desired polarity is formed on a ZnO substrate can be easily obtained.
[0041]
FIG. 5 is a schematic cross-sectional view of a light emitting diode (hereinafter referred to as “LED”) as a semiconductor device of this type. In the LED, the ZnO film is formed on the surface from the viewpoint of ensuring good electrical characteristics. It is desirable to have zinc polarity with excellent smoothness and good crystallinity. For this reason, after determining the polarity of the ZnO substrate 4 by the above-described method, a ZnO-based multilayer film is laminated on the zinc
[0042]
That is, in the LED, the
[0043]
Specifically, the
[0044]
The
[0045]
In addition, since the n-
[0046]
The n-
[0047]
As described above, according to the LED, a ZnO-based multilayer film having a desired polarity, that is, a zinc polarity, is formed on the zinc
[0048]
The present invention is not limited to the above embodiment. In the above embodiment, the ZnO-based thin film is formed by ECR sputtering, but inductively coupled plasma (ICP) sputtering, helicon wave excitation plasma (HWP) sputtering, ion beam sputtering, or cluster beam sputtering. A thin film forming method other than sputtering, such as molecular beam epitaxy (MBE), metal organic chemical vapor deposition (MOCVD), laser molecular beam epitaxy (laser MBE), or laser A ZnO-based thin film may be formed using an ablation method or the like.
[0049]
In the above embodiment, a double hetero structure in which the
[0051]
【The invention's effect】
As described above in detail, the method for manufacturing a semiconductor device according to the present invention determines whether the surface of a single crystal substrate containing zinc oxide as a main component is a zinc polar surface or an oxygen polar surface, and based on the determination result. And selecting at least one of a zinc polar surface and an oxygen polar surface, forming at least one thin film mainly composed of zinc oxide on the selected polar surface, and forming the thin film into the single crystal When formed on the zinc polar surface of the substrate, the thin film has zinc polarity, and when the thin film is formed on the oxygen polar surface of the single crystal substrate, the thin film has oxygen polarity. Therefore, the polarity of the zinc oxide-based thin film can be easily controlled, and a zinc oxide-based thin film having a desired polarity can be manufactured by a simple method. That is, it is possible to easily manufacture a highly reliable semiconductor device having a certain quality capable of suppressing variations in electrical characteristics due to polarity.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a case where a ZnO thin film is formed on a zinc polar surface of a ZnO substrate as a semiconductor device according to the present invention.
FIG. 2 is a cross-sectional view schematically showing a case where a ZnO thin film is formed on an oxygen polar surface of a ZnO substrate as a semiconductor device according to the present invention.
FIG. 3 is a diagram showing the polarity characteristics of a ZnO substrate.
FIG. 4 is a diagram showing the polarity characteristics of a ZnO thin film.
FIG. 5 is a cross-sectional view schematically showing the configuration of an LED.
FIG. 6 is a view showing a crystal structure of ZnO.
[Explanation of symbols]
1 ZnO substrate 1a Zinc
Claims (1)
前記薄膜を前記単結晶基板の前記亜鉛極性面上に形成した場合は、前記薄膜は亜鉛極性を有し、 When the thin film is formed on the zinc polar surface of the single crystal substrate, the thin film has a zinc polarity,
前記薄膜を前記単結晶基板の前記酸素極性面上に形成した場合は、前記薄膜は酸素極性を有していることを特徴とする半導体デバイスの製造方法。 A method of manufacturing a semiconductor device, wherein the thin film has an oxygen polarity when the thin film is formed on the oxygen polarity surface of the single crystal substrate.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172302A JP4103071B2 (en) | 2002-06-13 | 2002-06-13 | Manufacturing method of semiconductor device |
| AU2003242015A AU2003242015A1 (en) | 2002-06-13 | 2003-06-04 | Semiconductor device and method for fabricating the same |
| PCT/JP2003/007057 WO2003107429A1 (en) | 2002-06-13 | 2003-06-04 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172302A JP4103071B2 (en) | 2002-06-13 | 2002-06-13 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022626A JP2004022626A (en) | 2004-01-22 |
| JP4103071B2 true JP4103071B2 (en) | 2008-06-18 |
Family
ID=29727855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172302A Expired - Fee Related JP4103071B2 (en) | 2002-06-13 | 2002-06-13 | Manufacturing method of semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4103071B2 (en) |
| AU (1) | AU2003242015A1 (en) |
| WO (1) | WO2003107429A1 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4567910B2 (en) * | 2001-05-01 | 2010-10-27 | スタンレー電気株式会社 | Semiconductor crystal growth method |
| JP2004022625A (en) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | Manufacturing method of semiconductor device and its manufacturing method |
-
2002
- 2002-06-13 JP JP2002172302A patent/JP4103071B2/en not_active Expired - Fee Related
-
2003
- 2003-06-04 WO PCT/JP2003/007057 patent/WO2003107429A1/en active Application Filing
- 2003-06-04 AU AU2003242015A patent/AU2003242015A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022626A (en) | 2004-01-22 |
| AU2003242015A1 (en) | 2003-12-31 |
| WO2003107429A1 (en) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501293B2 (en) | Semiconductor device in which zinc oxide is used as a semiconductor material and method for manufacturing the semiconductor device | |
| JP4920836B2 (en) | Semiconductor element | |
| US20080179610A1 (en) | Semiconductor light emission device emitting polarized light and method for manufacturing the same | |
| US7960727B2 (en) | Zinc oxide based compound semiconductor device | |
| EP1178543A1 (en) | Semiconductor light emitting device | |
| US8779412B2 (en) | Semiconductor light emitting device | |
| JP4447755B2 (en) | Method for growing ZnO-based oxide semiconductor layer and method for manufacturing semiconductor light emitting device using the same | |
| KR20020035458A (en) | Light emitting semiconductors devices including wafer bonded heterostructures | |
| US20070045607A1 (en) | Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof | |
| US8946727B2 (en) | Zinc oxide based compound semiconductor device | |
| TW201007838A (en) | Semiconductor structures | |
| KR20130058406A (en) | Semiconductor light emitting device | |
| KR20130012375A (en) | Semiconductor light emitting device and manufacturing method of the same | |
| JP5158834B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| WO2011086755A1 (en) | Semiconductor element and process for producing semiconductor element | |
| JP2009021346A (en) | Semiconductor light-emitting element | |
| JP4072352B2 (en) | Nitride-based compound semiconductor device and manufacturing method thereof | |
| JP4103071B2 (en) | Manufacturing method of semiconductor device | |
| JP2004128107A (en) | Optical semiconductor device | |
| JP4284103B2 (en) | Oxide semiconductor light emitting device | |
| JP2000058916A (en) | Gallium nitride-based compound semiconductor light emitting element | |
| KR102015908B1 (en) | Semiconductor light emitting device | |
| JP4786634B2 (en) | Nitride-based compound semiconductor device and manufacturing method thereof | |
| JP2004095649A (en) | Oxide semiconductor light emitting device | |
| JP2004165267A (en) | Semiconductor light emitting device, light emission indicator and manufacturing method of them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071029 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080229 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |