JP4100418B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP4100418B2
JP4100418B2 JP2005178717A JP2005178717A JP4100418B2 JP 4100418 B2 JP4100418 B2 JP 4100418B2 JP 2005178717 A JP2005178717 A JP 2005178717A JP 2005178717 A JP2005178717 A JP 2005178717A JP 4100418 B2 JP4100418 B2 JP 4100418B2
Authority
JP
Japan
Prior art keywords
signal
line
period
switch
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005178717A
Other languages
Japanese (ja)
Other versions
JP2005301305A (en
Inventor
秋元　　肇
佳朗 三上
清重 衣川
茂之 西谷
健夫 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005178717A priority Critical patent/JP4100418B2/en
Publication of JP2005301305A publication Critical patent/JP2005301305A/en
Application granted granted Critical
Publication of JP4100418B2 publication Critical patent/JP4100418B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は高画質表示が可能な画像表示装置に係り、特に良好な動画表示特性を有しかつまた画素間での表示特性ばらつきが十分に小さい画像表示装置に関する。   The present invention relates to an image display device capable of high-quality display, and more particularly to an image display device having good moving image display characteristics and sufficiently small variations in display characteristics between pixels.

以下に図２３および図２４を用いて、従来の技術に関して説明する。   The prior art will be described below with reference to FIGS. 23 and 24. FIG.

図２３は従来の技術を用いた、poly-Si TFT発光表示デバイスの画素構成図である。画素発光体としての有機発光ダイオード(OLED, Organic Light Emitting Diode)素子207を有する画素210は、表示部にマトリクス状に配置されている。但し図２３では図面の簡略化のため、単一の画素のみを記載している。画素210は選択線211、データ線217、電源線218等を介して外部の駆動回路に接続されている。各画素210においては、データ線217は入力TFT 201を介してキャンセルコンデンサ202に接続されており、キャンセルコンデンサ202の他端は駆動TFT 204のゲート、記憶コンデンサ203、AZスイッチ205の一端に入力されている。記憶コンデンサ203の他端と駆動TFT 204の一端は共通に電源線218に接続されている。また駆動TFT 204とAZスイッチ205の他端とは、共通にAZBスイッチ206の一端に接続され、AZBスイッチ206の他端はOLED素子207を介して共通電源に接続されている。なおここで、AZスイッチ205とAZBスイッチ206はTFTで構成されており、これらのゲートはそれぞれAZ線215とAZB線216に接続されている。
以下、本従来例の動作を図２４を用いて説明する。ここで図２４には、画素への表示信号入力時におけるデータ217、AZスイッチ205、AZBスイッチ206、入力TFT 201の駆動波形が示されている。なお本画素はpチャネルのTFTで構成されているため、図２４の駆動波形は、上(高電圧側)がTFTのオフ、下(低電圧側)がTFTのオンに対応する。 FIG. 23 is a pixel configuration diagram of a poly-Si TFT light emitting display device using a conventional technique. Pixels 210 having organic light emitting diode (OLED) elements 207 as pixel light emitters are arranged in a matrix on the display unit. However, in FIG. 23, only a single pixel is shown for simplification of the drawing. The pixel 210 is connected to an external drive circuit via a selection line 211, a data line 217, a power supply line 218, and the like. In each pixel 210, the data line 217 is connected to the cancel capacitor 202 via the input TFT 201, and the other end of the cancel capacitor 202 is input to the gate of the drive TFT 204, the storage capacitor 203, and one end of the AZ switch 205. ing. The other end of the storage capacitor 203 and one end of the driving TFT 204 are connected to the power line 218 in common. The drive TFT 204 and the other end of the AZ switch 205 are commonly connected to one end of the AZB switch 206, and the other end of the AZB switch 206 is connected to a common power source via the OLED element 207. Here, the AZ switch 205 and the AZB switch 206 are composed of TFTs, and their gates are connected to the AZ line 215 and the AZB line 216, respectively.
The operation of this conventional example will be described below with reference to FIG. Here, FIG. 24 shows driving waveforms of the data 217, the AZ switch 205, the AZB switch 206, and the input TFT 201 when the display signal is input to the pixel. Since this pixel is composed of a p-channel TFT, in the drive waveform of FIG. 24, the upper (high voltage side) corresponds to the TFT off, and the lower (low voltage side) corresponds to the TFT on.

始めに図に記載したタイミング（１）では、入力TFT 201がオン、AZスイッチ205がオン、AZBスイッチ206がターンオフしている。これによってデータ線217に入力されていたゼロレベルの信号電圧がキャンセルコンデンサ202の一端に入力されると同時に、AZスイッチ205がオンすることによってダイオード接続された駆動TFT 204のゲート・ソース間電圧は、（電源線218の電圧＋Vth）にリセットされる。ここでVthは駆動TFT 204のしきい値電圧である。この動作によって、画素はゼロレベルの信号電圧が入力した場合に駆動TFT 204のゲートが丁度しきい値電圧になるように、オートゼロバイアスされたことになる。   First, at the timing (1) described in the figure, the input TFT 201 is on, the AZ switch 205 is on, and the AZB switch 206 is turned off. As a result, the zero-level signal voltage input to the data line 217 is input to one end of the cancel capacitor 202.At the same time, the gate-source voltage of the diode-connected driving TFT 204 is turned on by turning on the AZ switch 205. , (Voltage of power supply line 218 + Vth). Here, Vth is a threshold voltage of the driving TFT 204. By this operation, the pixel is auto-zero biased so that the gate of the driving TFT 204 becomes just the threshold voltage when a signal voltage of zero level is inputted.

次に同図に記載したタイミング（２）では、AZスイッチ205がオフ、データ線217に所定のアナログレベルの信号電圧が入力され、これによってキャンセルコンデンサ202の一端には所定レベルの信号電圧が入力される。この動作によって、駆動TFT 204のゲート電圧は上記オートゼロバイアス条件時に比べて、信号の所定レベルを加算した分だけ電圧が変化する。   Next, at the timing (2) shown in the figure, the AZ switch 205 is turned off, and a signal voltage of a predetermined analog level is input to the data line 217, whereby a signal voltage of a predetermined level is input to one end of the cancel capacitor 202. Is done. By this operation, the gate voltage of the driving TFT 204 changes by an amount corresponding to the addition of a predetermined level of the signal as compared with the auto-zero bias condition.

次に図に記載したタイミング（３）では、入力TFT 201がオフ、AZBスイッチ206がオンする。これによって入力TFT 201のオンによって印加されていた所定レベルの信号はキャンセルコンデンサ202に記憶される。この動作によって、駆動TFT 204のゲートはしきい値電圧から信号の所定レベルを加算した分だけ電圧が変化した状態で固定され、更に駆動TFT 206によって駆動される信号電流が、入力した所定の信号電圧レベルに対応した輝度でOLED素子207を発光させる。
このような従来技術に関しては、例えば非特許文献１等に詳しく記載されている。 Next, at the timing (3) shown in the figure, the input TFT 201 is turned off and the AZB switch 206 is turned on. As a result, a signal of a predetermined level applied by turning on the input TFT 201 is stored in the cancel capacitor 202. By this operation, the gate of the driving TFT 204 is fixed in a state in which the voltage is changed by adding a predetermined level of the signal from the threshold voltage, and the signal current driven by the driving TFT 206 is changed to the input predetermined signal. The OLED element 207 emits light with a luminance corresponding to the voltage level.
Such prior art is described in detail in Non-Patent Document 1, for example.

１Digest of Technical Papers, SID98, pp.11-141 Digest of Technical Papers, SID98, pp.11-14

上記従来技術では、特に良好な動画表示特性を有しかつまた画素間での表示特性ばらつきが十分に小さい画像表示装置を提供するのは困難であった。以下これに関して説明する。
図２３、２４を用いて説明した従来例は、キャンセルコンデンサ202とAZスイッチ205、AZBスイッチ206の導入によって、駆動TFT 204のVthばらつきをキャンセルコンデンサ202の両端電圧に吸収することによって、輝度むらの発生を軽減したアナログ表示をOLED素子207において実現している。しかしながら本従来例では、良好な動画表示特性を実現することに関しては、何らの注意も払われていない。即ちOLED素子207の発光は、図２４のタイミング（３）の前に記したAZBスイッチ216のオンから開始され、次のフィールドでタイミング（１）の前に入力TFT 201がオンするまで、ほぼ１フィールドの期間継続される。しかしこのような画像の表示方法に対しては、視覚特性上の残像効果によって連続する２フィールド分の画像を人間は視覚的に重ね合せて検知してしまい、いわゆるコマ送りのような不自然な動画像となってしまう。
また前述のように上記従来例は駆動TFT 204のVthばらつきをキャンセルすることができるが、実際には駆動TFT 204の特性ばらつきはVthばらつきに限らない。本従来例ではOLED素子207の駆動電流は、駆動TFT 204の電流出力によって得られている。このことは例え駆動TFT 204のVthばらつきをキャンセルすることができたとしても、駆動TFT 204に移動度のばらつき等に起因する電流駆動能力のばらつきがあれば、同様に画素毎に利得ばらつき様の輝度むらを生じてしまうことを意味している。一般にTFTは個々の素子間ばらつきが大きく、特に画素のように多数のTFTをつくり込んだ場合は、各素子間のばらつきを抑えることは非常に困難である。例えば低温poly-Si TFTの場合、数十％単位で移動度のばらつきが生じてしまうことが知られている。このため本従来例を持ってしても、このような画素間の表示特性ばらつきに起因する輝度むらの発生を、十分に小さくすることは困難であった。 In the above prior art, it has been difficult to provide an image display device having particularly good moving image display characteristics and sufficiently small variations in display characteristics between pixels. This will be described below.
In the conventional example described with reference to FIGS. 23 and 24, by introducing the cancel capacitor 202, the AZ switch 205, and the AZB switch 206, the Vth variation of the driving TFT 204 is absorbed in the voltage across the cancel capacitor 202, thereby causing uneven luminance. Analog display with reduced generation is realized in the OLED element 207. However, in this conventional example, no attention is paid to realizing good moving image display characteristics. That is, the light emission of the OLED element 207 starts from turning on the AZB switch 216 described before timing (3) in FIG. 24, and is approximately 1 until the input TFT 201 is turned on before timing (1) in the next field. Continue for the duration of the field. However, for such an image display method, humans visually detect two consecutive fields of images due to the afterimage effect on the visual characteristics, which is unnatural such as so-called frame advance. It becomes a moving image.
Further, as described above, the conventional example can cancel the Vth variation of the driving TFT 204, but actually the characteristic variation of the driving TFT 204 is not limited to the Vth variation. In this conventional example, the drive current of the OLED element 207 is obtained by the current output of the drive TFT 204. This means that even if the Vth variation of the driving TFT 204 can be canceled, if the driving TFT 204 has a variation in current drive capability due to a variation in mobility, etc. This means that uneven brightness occurs. In general, TFTs have a large variation between individual elements. In particular, when a large number of TFTs are formed like pixels, it is very difficult to suppress the variation between elements. For example, in the case of a low-temperature poly-Si TFT, it is known that variation in mobility occurs in units of several tens of percent. For this reason, even with this conventional example, it is difficult to sufficiently reduce the occurrence of luminance unevenness due to such display characteristic variation between pixels.

動画像がコマ送りのような不自然な表示になってしまうという上記の課題は、発光手段を有する複数の画素により構成された表示部と、画素領域にアナログ表示信号を入力するための信号線と、信号線を介して該画素に入力されたアナログ表示信号を基に、上記発光手段を駆動するための発光駆動手段を有する画像表示装置において、各画素における発光駆動手段と発光手段との間に、発光手段の点灯ないし消灯を制御するための発光制御スイッチ手段を設けることによって解決することができる。   The above problem that a moving image becomes unnatural display like frame advance is that a display unit composed of a plurality of pixels having light emitting means and a signal line for inputting an analog display signal to the pixel region And an image display device having a light emission drive means for driving the light emission means based on an analog display signal input to the pixel via a signal line, between the light emission drive means and the light emission means in each pixel. In addition, it is possible to solve the problem by providing a light emission control switch means for controlling turning on or off of the light emitting means.

上記発光制御スイッチ手段によれば、１フィールド内における発光手段の点灯時間を制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。適当な無発光期間を設けることにより、人間の視覚特性上に存在していた残像効果はこの無発光期間の間に十分に減衰してしまうため、前述のように連続する２フィールド分の画像が視覚的にも重なることはなく、なめらかな動画像として表示することができるからである。
また画素間の表示特性ばらつきに起因する輝度むらの発生を十分に小さくする
ことが困難であるという上記の課題は、発光手段を有する複数の画素により構成された表示部と、画素領域にアナログ表示信号を入力するための信号線と、信号線を介して該画素に入力されたアナログ表示信号を基に、上記発光手段を駆動するための発光駆動手段を有する画像表示装置において、各画素に設けられた発光駆動手段は電界効果トランジスタであり、信号線と該電界効果トランジスタのゲート電極は少なくとも一個の容量手段を介して接続されており、電界効果トランジスタのソースないしドレイン電極の一端はスイッチを介して電源手段かつ他端は直接発光手段に接続されるか、或いは電界効果トランジスタのソースないしドレイン電極の一端は電源手段かつ他端はスイッチを介して発光手段に接続されており、電界効果トランジスタのゲートには、容量手段を介してアナログ表示信号と実質上の三角波のいずれかが印加可能である構成を設けることによって解決することができる。
本構成によれば各画素の容量手段に書込まれたアナログ信号電圧の値によって発光手段の点灯期間を時間的に制御して階調表示を得ることができるため、発光手段の発光強度をアナログ的に制御して階調表示を得る上記従来例において問題であった画素間の表示特性ばらつきを十分に小さくすることができるからである。 According to the light emission control switch means, it is possible to provide a non-light emission period between two adjacent fields by controlling the lighting time of the light emitting means in one field. By providing an appropriate non-light emitting period, the afterimage effect that has existed on human visual characteristics is sufficiently attenuated during this non-light emitting period. This is because there is no visual overlap and it can be displayed as a smooth moving image.
In addition, the above problem that it is difficult to sufficiently reduce the occurrence of luminance unevenness due to variations in display characteristics between pixels is that a display unit including a plurality of pixels having light emitting means and an analog display in the pixel region Provided in each pixel in an image display device having a signal line for inputting a signal and a light emission drive means for driving the light emission means based on an analog display signal inputted to the pixel via the signal line The light emission driving means is a field effect transistor, the signal line and the gate electrode of the field effect transistor are connected via at least one capacitor means, and one end of the source or drain electrode of the field effect transistor is connected via a switch. The power supply means and the other end are directly connected to the light emitting means, or one end of the source or drain electrode of the field effect transistor is And the other end is connected to the light emitting means via a switch, and the gate of the field effect transistor is provided with a configuration capable of applying either an analog display signal or a substantially triangular wave via the capacitive means. Can be solved by.
According to this configuration, since the gradation period can be obtained by temporally controlling the lighting period of the light emitting means according to the value of the analog signal voltage written in the capacitor means of each pixel, the light emission intensity of the light emitting means is analog. This is because variation in display characteristics between pixels, which is a problem in the above-described conventional example in which gradation display is obtained by controlling automatically, can be sufficiently reduced.

本発明によれば特に良好な動画表示特性を有し、かつまた画素間での表示特性ばらつきが十分に小さい画像表示装置を提供することができる。 According to the present invention, it is possible to provide an image display device having particularly good moving image display characteristics and sufficiently small display characteristic variation between pixels.

以下図１〜図３を用いて、本発明の第一の実施例に関して説明する。
始めに図１を用いて、本実施例の全体構成に関して述べる。 The first embodiment of the present invention will be described below with reference to FIGS.
First, the overall configuration of the present embodiment will be described with reference to FIG.

図１は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素10が表示部にマトリクス状に配置され、画素10はリセット線15、信号線17、点灯スイッチ線19等を介して表示部周辺に設けられた駆動回路に接続されている。リセット線15はゲート駆動回路22の走査出力に、信号線17は信号入力スイッチ23及び三角波入力スイッチ26を介してそれぞれ信号駆動回路21及び三角波入力線27に接続されている。信号駆動回路21にはアナログ電圧信号を入力する信号入力線28が接続されている。この信号駆動回路21の構成は、既に一般に良く知られているシフトレジスタとアナログスイッチで構成されるアナログ信号電圧分配回路であるので、ここではその詳細は省略する。ここで信号入力スイッチ23は信号選択線24によって、また三角波入力スイッチ26は信号選択線24のインバータ回路30の出力である反転信号選択線25によって二者択一的に制御される。また点灯スイッチ線19は点灯スイッチORゲート31から出力されており、点灯スイッチORゲート31にはゲート駆動回路22の走査出力及び点灯制御線32が入力している。このゲート駆動回路22の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素10、ゲート駆動回路22、信号駆動回路21等の図１に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素10においては、信号線17は画素容量2を介してｐチャネルMOSトランジスタであるOLED駆動TFT 4のゲートに入力されており、OLED駆動TFT 4のソースは電源線18に、OLED駆動TFT 4のドレインは点灯スイッチ線19で制御される点灯TFTスイッチ9を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 4のゲートとドレインの間には、リセット線15で制御されるリセットTFTスイッチ5が設けられている。   FIG. 1 is a configuration diagram of an OLED (Organic Light Emitting Diode) display panel according to this embodiment. A pixel 10 having an OLED element 7 as a pixel light emitter is arranged in a matrix on the display unit, and the pixel 10 is provided around the display unit via a reset line 15, a signal line 17, a lighting switch line 19, etc. It is connected to the. The reset line 15 is connected to the scanning output of the gate drive circuit 22, and the signal line 17 is connected to the signal drive circuit 21 and the triangular wave input line 27 via the signal input switch 23 and the triangular wave input switch 26, respectively. A signal input line 28 for inputting an analog voltage signal is connected to the signal drive circuit 21. Since the configuration of the signal drive circuit 21 is an analog signal voltage distribution circuit that is already well known and includes a shift register and an analog switch, details thereof are omitted here. Here, the signal input switch 23 is controlled alternatively by the signal selection line 24, and the triangular wave input switch 26 is alternatively controlled by the inverted signal selection line 25 which is the output of the inverter circuit 30 of the signal selection line 24. The lighting switch line 19 is output from the lighting switch OR gate 31, and the scanning output of the gate drive circuit 22 and the lighting control line 32 are input to the lighting switch OR gate 31. Since the configuration of the gate drive circuit 22 is a generally well-known shift register circuit, a detailed description thereof is omitted here. Here, all the circuits shown in FIG. 1, such as the pixel 10, the gate drive circuit 22, and the signal drive circuit 21, are all formed on a glass substrate by using generally well-known low-temperature polycrystalline Si TFTs. . In each pixel 10, the signal line 17 is input to the gate of the OLED driving TFT 4 which is a p-channel MOS transistor via the pixel capacitor 2, and the source of the OLED driving TFT 4 is connected to the power supply line 18 and the OLED driving TFT. The drain of 4 is connected to one end of the OLED element 7 via a lighting TFT switch 9 controlled by a lighting switch line 19. The other end of the OLED element 7 is commonly grounded. Further, a reset TFT switch 5 controlled by a reset line 15 is provided between the gate and drain of the OLED driving TFT 4.

次に本実施例の動作を、図２及び図３を用いて説明する。   Next, the operation of this embodiment will be described with reference to FIGS.

図２は本実施例の１フレーム期間内における、点灯制御線32及び信号選択線24の動作波形図である。本実施例では1/60秒に予め設定されている１フレーム期間は、前半の「書込み期間」と後半の「点灯期間」に分割されている。この分割比率は、例えば「書込み期間」と「点灯期間」で50％づつである。点灯制御線32は「書込み期間」ではオフしているが、「点灯期間」にはオンすることによって点灯スイッチ線19を介して全画素の点灯TFTスイッチ9を一斉にオン状態に固定する。また信号選択線24は「書込み期間」ではオン「点灯期間」にはオフすることによって、信号入力スイッチ23を「書込み期間」ではオン「点灯期間」にはオフ、三角波入力スイッチ26を「書込み期間」ではオフ「点灯期間」にはオンさせる。
これによって信号線17には、「書込み期間」には信号駆動回路21を介してアナログ信号電圧が書込まれ、「点灯期間」には三角波入力線27を介して三角波電圧が書込まれる。 FIG. 2 is an operation waveform diagram of the lighting control line 32 and the signal selection line 24 within one frame period of the present embodiment. In the present embodiment, one frame period preset to 1/60 seconds is divided into a first half “writing period” and a second half “lighting period”. This division ratio is, for example, 50% for “writing period” and “lighting period”. Although the lighting control line 32 is off during the “writing period”, the lighting TFT switches 9 of all the pixels are simultaneously fixed to the on state via the lighting switch line 19 by being turned on during the “lighting period”. Also, the signal selection line 24 is turned on in the “writing period” and turned off in the “lighting period”, and the signal input switch 23 is turned off in the “writing period” and turned off in the “lighting period”, and the triangular wave input switch 26 is turned on in the “writing period”. "Is turned off during the" lighting period ".
As a result, an analog signal voltage is written to the signal line 17 via the signal drive circuit 21 during the “writing period”, and a triangular wave voltage is written via the triangular wave input line 27 during the “lighting period”.

図３は各画素におけるリセットTFTスイッチ5、点灯TFTスイッチ9の駆動及び信号線17上のデータ入力の様子を、上記「１．書込み期間」及び「２．点灯期間」に分けて示したものである。   FIG. 3 shows the driving of the reset TFT switch 5 and the lighting TFT switch 9 and the data input on the signal line 17 in each pixel separately for the above-mentioned “1. writing period” and “2. lighting period”. is there.

１フレームの前半の「書込み期間」においては、ゲート駆動回路22が各画素行を順次走査し、これと同期して信号駆動回路21よりアナログ信号電圧が信号データとして信号線17に書込まれる。具体的にはまずゲート駆動回路22によって選択されたｎ行目の画素においては、始めに点灯TFTスイッチ9、続いてリセットTFTスイッチ5がオンする。ここで両スイッチがオンすることによってOLED駆動TFT 4はゲートとドレインが同電位のダイオード接続となるため、電源線18に予め所定の電圧を印加しておくことにより、OLED駆動TFT 4とOLED素子7は導通状態になる。次に点灯TFTスイッチ9がオフすると、OLED駆動TFT 4とOLED素子7は強制的に電流オフ状態になるが、このときOLED駆動TFT 4のゲートとドレインはリセットTFTスイッチ5で短絡されているため、画素容量 2の一端でもあるOLED駆動TFT 4のゲート電圧は、電源線18の電圧よりしきい値電圧（Vth）だけ低い電圧に自動的にリセットされる。なおこのとき画素容量2の他端には、信号線17データとしてアナログ信号電圧が入力している。次にリセットTFTスイッチ5がオフすると、画素容量2の両端の電位差はこのまま画素容量2に記憶される。即ち画素容量2の信号線17側にここで書込まれた上記アナログ信号電圧と等しい電圧が入力した際には、OLED駆動TFT4のゲート電圧は電源線18の電圧よりしきい値電圧（Vth）だけ低い電圧に強制的に設定されることになる。このとき画素容量2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも高ければOLED駆動TFT4はオフ状態であり、画素容量2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも低ければOLED駆動TFT4はオン状態であることは明らかである。但し他の行の画素を走査している期間は、当該画素の点灯TFTスイッチ9は常時オフ状態であるから、信号線17データ電圧の高低にかかわらずOLED素子7が点灯することはない。さてアナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。   In the “writing period” in the first half of one frame, the gate driving circuit 22 sequentially scans each pixel row, and in synchronization with this, an analog signal voltage is written to the signal line 17 as signal data from the signal driving circuit 21. Specifically, in the pixel in the nth row selected by the gate drive circuit 22, first, the lighting TFT switch 9 and then the reset TFT switch 5 are turned on. When both switches are turned on, the gate and drain of the OLED drive TFT 4 are diode-connected with the same potential. Therefore, by applying a predetermined voltage to the power supply line 18 in advance, the OLED drive TFT 4 and the OLED element 7 becomes conductive. Next, when the lighting TFT switch 9 is turned off, the OLED driving TFT 4 and the OLED element 7 are forcibly turned off, but at this time, the gate and drain of the OLED driving TFT 4 are short-circuited by the reset TFT switch 5. The gate voltage of the OLED driving TFT 4 which is also one end of the pixel capacitor 2 is automatically reset to a voltage lower than the voltage of the power supply line 18 by the threshold voltage (Vth). At this time, an analog signal voltage is input to the other end of the pixel capacitor 2 as the signal line 17 data. Next, when the reset TFT switch 5 is turned off, the potential difference between both ends of the pixel capacitor 2 is stored in the pixel capacitor 2 as it is. That is, when a voltage equal to the analog signal voltage written here is input to the signal line 17 side of the pixel capacitor 2, the gate voltage of the OLED drive TFT 4 is a threshold voltage (Vth) than the voltage of the power supply line 18. Therefore, it is forcibly set to a low voltage. At this time, if the voltage value input to the signal line 17 side of the pixel capacitor 2 is higher than the analog signal voltage, the OLED drive TFT 4 is in an off state, and the voltage value input to the signal line 17 side of the pixel capacitor 2 is the analog signal. If it is lower than the voltage, it is clear that the OLED drive TFT 4 is in the ON state. However, during the period during which pixels in other rows are scanned, since the lighting TFT switch 9 of the pixel is always in an OFF state, the OLED element 7 is not lit regardless of the signal line 17 data voltage level. The writing of the analog signal voltage to the pixels is sequentially performed for each row in this way, and the “writing period” of the first half of one frame is completed when the writing to all the pixels is completed.

次に１フレームの後半の「点灯期間」においてはゲート駆動回路22は停止しており、点灯制御線32が点灯スイッチORゲート31と点灯スイッチ線19を介して、全画素の点灯TFTスイッチ9を一斉にオンさせる。このとき信号線17には信号線データとして、三角波入力線27から三角波入力スイッチ26を介し、図３に示すような三角波が入力される。前述したように各画素容量2は、信号線17の電圧が予め書込まれたアナログ信号電圧より高いか低いかによって、OLED駆動TFT4がオンかオフするようにリセットされている。ここで「点灯期間」においては上記のように点灯TFTスイッチ9は常時オン状態にあるため、各画素のOLED素子7は予め書込まれたアナログ信号電圧と信号線17に印加される上記三角波の電圧関係によって、OLED駆動TFT4により駆動される。このときOLED駆動TFT4の電流駆動能力である相互コンダクタンス（gm）が十分に大きければ、OLED素子７は点灯／消灯とデジタル的に駆動されると見なすことができる。即ちOLED素子7は予め書込まれたアナログ信号電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。このことは例えOLED駆動TFTの特性がばらついたとしても、基本的に何らの影響も受けることはない。
ここで図３に示した三角波波形の振幅は、アナログ信号電圧の信号振幅とほぼ一致させることが望ましい。なお上記三角波の波形は、本発明の主旨を逸脱しない範囲で様々な変更が可能である。本実施例においては発光の時間軸重心が発光階調に依存しないように左右対象の三角波としたが、非対称の三角波や、ガンマ特性変調に相当する非直線の三角波、複数の三角波などを用いてそれぞれ異なる視覚特性を得ることも可能である。
以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。また本実施例によれば各画素の容量手段に書込まれたアナログ信号電圧の値によって発光手段の点灯期間を時間的にばらつきなく制御して階調表示を得ることができるため、画素間の表示特性ばらつきを十分に小さくすることができる。
さて以上に述べた本実施例においては、本発明の主旨を損なわない範囲でいくつもの変更が可能である。例えば本実施例ではTFT基板としてガラス基板を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能であるし、またOLED素子7の発光を上面に取り出すようにすれば、不透明基板を用いることも可能である。
或いは各TFTスイッチに関しても、本実施例では構成が簡単な単チャネルのアナログスイッチを用いたが、これらのアナログスイッチを例えばCMOS構成にすることも可能である。 また本実施例の説明においては、画素数やパネルサイズ等に関しては敢えて言及していない。これは本発明が特にこれらのスペックないしフォーマットに制限されるものではないためである。また今回は表示信号電圧をアナログ電圧としたが、これを例えば64階調（6bit）のディスクリートな階調電圧とすることも容易であり、或いは信号電圧階調数も特に特定の値に制限されるものではない。またこのときは三角波の形状も、信号電圧階調に合せてディスクリートにすることができる。またOLED素子7における共通端子の電圧を接地電圧としているが、この電圧値も所定の条件の下で変更可能であることは言うまでもない。 Next, in the “lighting period” in the latter half of one frame, the gate drive circuit 22 is stopped, and the lighting control line 32 is connected to the lighting TFT switch 9 of all the pixels via the lighting switch OR gate 31 and the lighting switch line 19. Turn on all at once. At this time, a triangular wave as shown in FIG. 3 is input to the signal line 17 from the triangular wave input line 27 via the triangular wave input switch 26 as signal line data. As described above, each pixel capacitor 2 is reset so that the OLED drive TFT 4 is turned on or off depending on whether the voltage of the signal line 17 is higher or lower than the analog signal voltage written in advance. Here, in the “lighting period”, since the lighting TFT switch 9 is always on as described above, the OLED element 7 of each pixel has the analog signal voltage written in advance and the triangular wave applied to the signal line 17. It is driven by the OLED drive TFT4 depending on the voltage relationship. At this time, if the mutual conductance (gm) which is the current driving capability of the OLED driving TFT 4 is sufficiently large, it can be considered that the OLED element 7 is digitally driven to be turned on / off. That is, the OLED element 7 is continuously lit at a substantially constant luminance for a period depending on the analog signal voltage value written in advance, and this modulation of the light emission time is visually recognized as multi-tone light emission. Even if the characteristics of the OLED drive TFT vary, this is basically unaffected.
Here, it is desirable that the amplitude of the triangular waveform shown in FIG. 3 is substantially the same as the signal amplitude of the analog signal voltage. The triangular wave waveform can be variously changed without departing from the gist of the present invention. In this embodiment, the left and right target triangular waves are used so that the center of gravity of light emission does not depend on the light emission gradation. It is also possible to obtain different visual characteristics.
According to the present embodiment described above, it is possible to provide a non-light emitting period between two adjacent fields by controlling the lighting time of the light emitting means in one field only to the “lighting period”. In this embodiment, smooth moving image display is possible. In addition, according to the present embodiment, since the lighting period of the light emitting means can be controlled without time variation by the value of the analog signal voltage written in the capacitor means of each pixel, gradation display can be obtained. Display characteristic variation can be sufficiently reduced.
In the present embodiment described above, various modifications can be made without departing from the spirit of the present invention. For example, in this embodiment, a glass substrate is used as the TFT substrate, but this can be changed to another transparent insulating substrate such as a quartz substrate or a transparent plastic substrate, and the light emission of the OLED element 7 is taken out to the upper surface. By doing so, it is possible to use an opaque substrate.
Alternatively, for each TFT switch, single-channel analog switches having a simple configuration are used in this embodiment, but these analog switches may be configured in a CMOS configuration, for example. In the description of the present embodiment, no reference is made to the number of pixels, the panel size, or the like. This is because the present invention is not particularly limited to these specifications or formats. In addition, the display signal voltage is an analog voltage this time, but it is easy to make it a discrete gradation voltage of, for example, 64 gradations (6 bits), or the number of signal voltage gradations is limited to a specific value. It is not something. At this time, the shape of the triangular wave can also be made discrete according to the signal voltage gradation. Further, although the voltage of the common terminal in the OLED element 7 is the ground voltage, it goes without saying that this voltage value can also be changed under a predetermined condition.

また本実施例ではゲート駆動回路22、信号駆動回路21等からなる周辺駆動回路は、低温多結晶Si TFT回路で構成している。しかしながらこれらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ(Large Scale Integrated circuit)回路で構成して実装することも、本発明の範囲内で可能である。   In this embodiment, the peripheral drive circuit including the gate drive circuit 22, the signal drive circuit 21 and the like is composed of a low-temperature polycrystalline Si TFT circuit. However, it is also possible within the scope of the present invention to configure and mount these peripheral drive circuits or a part thereof with a single crystal LSI (Large Scale Integrated circuit) circuit.

本実施例では、発光手段としてOLED素子7を用いることとした。しかしこれに代えてその他の無機ダイオードや蛍光体を含む一般の発光手段を用いても、本発明を実現することが可能であることは明らかである。   In this embodiment, the OLED element 7 is used as the light emitting means. However, it is obvious that the present invention can be realized by using general light emitting means including other inorganic diodes and phosphors instead.

なおOLED素子7を赤、緑、青の３種類の色毎に作り分けてカラー化を実現する場合には、色バランスを取るために各OLED素子7の面積や、駆動電圧条件を変化させることが好ましい。ここで駆動電圧条件を変化させる場合、本実施例においては電源線18の印加電圧を色毎に変化させて調整することができる。この場合、配線の簡略化の観点からは、特に３色はストライプ配置することが望ましい。また本実施例で各OLED素子7の共通端子電圧を接地電圧としたことに対しても、OLED素子7の共通端子を赤、緑、青の３種類の色毎に作り分け、それぞれ適当な電圧で駆動することも可能である。更にこの駆動電圧を表示条件や表示の絵柄等によって適当に調整することで、色温度補正機能を実現することも可能である。   In order to achieve colorization by creating OLED elements 7 for each of the three colors red, green, and blue, the area of each OLED element 7 and the drive voltage conditions must be changed in order to achieve color balance. Is preferred. Here, when the drive voltage condition is changed, in this embodiment, the voltage applied to the power supply line 18 can be adjusted for each color. In this case, from the viewpoint of simplifying the wiring, it is desirable to arrange the three colors in stripes. In addition, in this embodiment, the common terminal voltage of each OLED element 7 is set to the ground voltage, but the common terminal of the OLED element 7 is made for each of the three colors red, green, and blue, and each has an appropriate voltage. It is also possible to drive with. Furthermore, it is also possible to realize a color temperature correction function by appropriately adjusting the drive voltage according to display conditions, display patterns, and the like.

また本実施例においては「書込み期間」と「点灯期間」の時間比率を約50％づつとしたが、この比率もそれぞれの条件に応じて変更が可能である。例えば「点灯期間」を短くすれば動画の動きはより良好になるが、その分画面は暗くなり易い。これらの点を考慮して、例えば「点灯期間」は70％、30％、10％等に適宜設定すれば良い。
以上の種々の変更等は、本実施例に限らず以下のその他の実施例においても、基本的に同様に適用可能である。 In this embodiment, the time ratio between the “writing period” and the “lighting period” is about 50%, but this ratio can also be changed according to each condition. For example, if the “lighting period” is shortened, the motion of the moving picture becomes better, but the screen tends to be darkened accordingly. Considering these points, for example, the “lighting period” may be appropriately set to 70%, 30%, 10%, or the like.
The above various changes and the like can be basically applied in the same manner not only in this embodiment but also in other embodiments described below.

以下図4、５を用いて、本発明の第二の実施例に関して説明する。
図４は本第二の実施例における画素40の構成図である。
本実施例の全体構成及び動作は、リセットTFTスイッチ41及び点灯TFTスイッチ42がpMOSトランジスタで構成されていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでは全体構成及びその動作の記載は省略し、本実施例の特徴であるリセットTFTスイッチ41及び点灯TFTスイッチ42に関して以下説明する。
図５（ａ）は上記リセットTFTスイッチ41の断面構造図、図５（ｂ）はOLED駆動TFT 4及び点灯TFTスイッチ42の断面構造図である。第一の実施例で述べたように、いずれのTFTとも低温poly-Si TFTプロセスで形成されたものであり、ガラス基板50上にバッファ膜49を介して形成されたｉ（不純物非導入）型poly-Si薄膜53にドレインまたはソース電極となるｐ+（高濃度ｐ型）領域51,55を形成し、ゲート絶縁膜48を介してゲート電極46を設けたものである。またゲート電極、ドレインまたはソース電極にはそれぞれ端子43,44,45を接続してある。但しここで図５（ａ）に示したリセットTFTスイッチ41と、図５（ｂ）に示したOLED駆動TFT 4及び点灯TFTスイッチ42の違いは、前者はゲート近傍のpoly-Si薄膜53にｐ−（低濃度ｐ型）領域52,54を形成した、いわゆるLDD（Lightly Doped Drain）トランジスタ構造を採用していることである。これはリセットTFTスイッチ41は画素容量2に蓄えられた信号に対応した電荷を保持する必要があるために、十分にオフ電流が低い必要がある半面、OLED駆動TFT 4はOLED素子7のオンオフ動作を急峻に行うために相互コンダクタンス(gm)を大きくするため、点灯TFTスイッチ42はOLED素子7駆動電流に対する寄生抵抗に起因する電圧降下のばらつきを見えなくするために敢えてLDD構造は採用していない。LDDトランジスタは、オフ時のリーク電流をより小さくできるという長所があるが、オン時の寄生抵抗が大きくなり、等価的に相互コンダクタンス(gm)が低下するというトレードオフを有するためである。
本実施例では上記のように画素40がｐMOSトランジスタのみで構成されているため、画素部のレイアウトが簡略化でき、高解像度化や高歩留り化を図ることができるという長所がある。更に必要に応じてLSI実装回路を用いることなどで画素周辺回路を構成するTFTも全てpMOSトランジスタで構成すれば、nMOSのTFTを形成しないことでプロセスの簡略化を図ることができ、より低価格化を図ることができる。
但し本実施例ではリセットTFTスイッチ41及び点灯TFTスイッチ42がpMOSトランジスタであるため、両スイッチの駆動波形の正負の向きは第一の実施例のそれとは逆になることには注意が必要である。 Hereinafter, the second embodiment of the present invention will be described with reference to FIGS.
FIG. 4 is a configuration diagram of the pixel 40 in the second embodiment.
The overall configuration and operation of this embodiment are basically the same as those of the first embodiment, except that the reset TFT switch 41 and the lighting TFT switch 42 are formed of pMOS transistors. Therefore, the description of the overall configuration and the operation thereof is omitted here, and the reset TFT switch 41 and the lighting TFT switch 42 which are features of the present embodiment will be described below.
5A is a cross-sectional structure diagram of the reset TFT switch 41, and FIG. 5B is a cross-sectional structure diagram of the OLED driving TFT 4 and the lighting TFT switch 42. As described in the first embodiment, all TFTs are formed by a low-temperature poly-Si TFT process, and are formed on a glass substrate 50 through a buffer film 49 (impurity-introduced) type. In the poly-Si thin film 53, p + (high concentration p-type) regions 51 and 55 to be drain or source electrodes are formed, and a gate electrode 46 is provided through a gate insulating film 48. Terminals 43, 44, and 45 are connected to the gate electrode, drain, and source electrode, respectively. However, the difference between the reset TFT switch 41 shown in FIG. 5A and the OLED drive TFT 4 and the lighting TFT switch 42 shown in FIG. 5B is that the former is applied to the poly-Si thin film 53 near the gate. -It employs a so-called LDD (Lightly Doped Drain) transistor structure in which (low-concentration p-type) regions 52 and 54 are formed. This is because the reset TFT switch 41 needs to hold a charge corresponding to the signal stored in the pixel capacitor 2, so the off current needs to be sufficiently low. On the other hand, the OLED drive TFT 4 is an on / off operation of the OLED element 7. In order to increase the transconductance (gm) in order to sharpen the output, the lighting TFT switch 42 does not adopt the LDD structure in order to make the voltage drop variation due to the parasitic resistance to the OLED element 7 drive current invisible. . The LDD transistor has an advantage that the leakage current at the time of off can be further reduced, but it has a trade-off that the parasitic resistance at the time of on becomes large and the mutual conductance (gm) is equivalently reduced.
In this embodiment, since the pixel 40 is composed of only a pMOS transistor as described above, the layout of the pixel portion can be simplified, and there is an advantage that high resolution and high yield can be achieved. Furthermore, if the TFTs that make up the pixel peripheral circuit are all made up of pMOS transistors, such as by using an LSI mounting circuit, if necessary, the process can be simplified by not forming an nMOS TFT, resulting in a lower price. Can be achieved.
However, in this embodiment, since the reset TFT switch 41 and the lighting TFT switch 42 are pMOS transistors, it is necessary to pay attention that the positive and negative directions of the drive waveforms of both switches are opposite to those of the first embodiment. .

以下図６を用いて、本発明の第三の実施例に関して説明する。
図６は本第三の実施例における画素59の構成図である。
本実施例の全体構成及び動作は、OLED駆動TFT60がnMOSトランジスタで構成されていること及びOLED素子61のカソードとアノードが逆向きに構成されていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでは全体構成及びその動作の記載は省略し、本実施例の特徴であるOLED駆動TFT60及びOLED素子61に関して以下説明する。
OLED素子61の対向電極62には電源線18よりも高い電圧が印加されているため、OLED駆動TFT60はソース側が電源線18に接続されていることに関しては第一の実施例と同様の回路接続になっている。但しOLED駆動TFT60はnMOSトランジスタであるため、アナログ信号電圧と三角波との上下関係は逆になり、三角波が予め書き込まれていたアナログ信号電圧よりも高電圧の時にOLED駆動TFT60はオンし、三角波が予め書き込まれていたアナログ信号電圧よりも低電圧の時にOLED駆動TFT60はオフする。従ってアナログ信号電圧の白黒の関係は反転するが、それ以外においては第一の実施例と同様である。
本実施例では画素59がｎMOSトランジスタのみで構成されているため、画素部のレイアウト簡略化でき、高解像度化や高歩留り化を図ることができるという長所がある。更に必要に応じてLSI実装回路を用いることなどで画素周辺回路を構成するTFTも全てｎMOSトランジスタで構成すれば、ｐMOSのTFTを形成しないことでプロセスの簡略化を図ることができ、より低価格化を図ることができる。 Hereinafter, a third embodiment of the present invention will be described with reference to FIG.
FIG. 6 is a configuration diagram of the pixel 59 in the third embodiment.
The overall configuration and operation of the present embodiment is basically the same as that of the first embodiment except that the OLED driving TFT 60 is configured by an nMOS transistor and the cathode and anode of the OLED element 61 are configured in opposite directions. Same as that in the example. Therefore, description of the entire configuration and its operation is omitted here, and the OLED driving TFT 60 and the OLED element 61 which are features of the present embodiment will be described below.
Since a voltage higher than that of the power supply line 18 is applied to the counter electrode 62 of the OLED element 61, the OLED drive TFT 60 has the same circuit connection as that of the first embodiment with respect to the source side being connected to the power supply line 18. It has become. However, since the OLED drive TFT60 is an nMOS transistor, the vertical relationship between the analog signal voltage and the triangular wave is reversed, and when the triangular wave is higher than the analog signal voltage written in advance, the OLED drive TFT60 is turned on and the triangular wave is When the voltage is lower than the analog signal voltage written in advance, the OLED driving TFT 60 is turned off. Therefore, the black-and-white relationship of the analog signal voltage is inverted, but otherwise, it is the same as in the first embodiment.
In this embodiment, since the pixel 59 is composed only of an nMOS transistor, there is an advantage that the layout of the pixel portion can be simplified, and high resolution and high yield can be achieved. Furthermore, if all the TFTs that make up the pixel peripheral circuit are made up of nMOS transistors by using LSI mounting circuits as necessary, the process can be simplified by not forming pMOS TFTs, resulting in lower costs. Can be achieved.

以下図７を用いて、本発明の第四の実施例に関して説明する。
図７は本第四の実施例における画素66の構成図である。
本実施例の全体構成及び動作は、OLED駆動TFT63がnMOSトランジスタで構成され、これに伴ってリセットTFTスイッチ64及び点灯TFTスイッチ65の位置が変更されていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでは全体構成及びその動作の記載は省略し、本実施例の特徴であるOLED駆動TFT63、TFTスイッチ64及び点灯TFTスイッチ65に関して以下説明する。
OLED駆動TFT63はnMOSトランジスタであるため、OLED素子7に接続する方がソース側になる。従って点灯TFTスイッチ65はOLED駆動TFT63と電源線18の間に設けられ、リセットTFTスイッチ64も図７に示したようにOLED素子7のない方のドレイン側に接続される。本実施例の場合は以上のように画素の構成は変わってくるが、基本的な動作は第三の実施例と同じであり、その長所も第三の実施例同様である。
但し本実施例ではOLED素子7がOLED駆動TFT63のソース抵抗として作用してしまうため、他の実施例と比較すると、OLED駆動TFT63の特性ばらつきは見えやすくなる方向である。 Hereinafter, the fourth embodiment of the present invention will be described with reference to FIG.
FIG. 7 is a configuration diagram of the pixel 66 in the fourth embodiment.
The overall configuration and operation of the present embodiment are basically the same except that the OLED drive TFT 63 is configured by an nMOS transistor and the positions of the reset TFT switch 64 and the lighting TFT switch 65 are changed accordingly. This is the same as that of the embodiment. Therefore, description of the overall configuration and its operation is omitted here, and the OLED driving TFT 63, the TFT switch 64, and the lighting TFT switch 65, which are features of this embodiment, will be described below.
Since the OLED driving TFT 63 is an nMOS transistor, the source side is connected to the OLED element 7. Accordingly, the lighting TFT switch 65 is provided between the OLED driving TFT 63 and the power supply line 18, and the reset TFT switch 64 is also connected to the drain side where the OLED element 7 is not present as shown in FIG. In this embodiment, the pixel configuration changes as described above, but the basic operation is the same as that of the third embodiment, and the advantages thereof are the same as those of the third embodiment.
However, in this embodiment, since the OLED element 7 acts as a source resistance of the OLED drive TFT 63, the characteristic variation of the OLED drive TFT 63 is more likely to be seen as compared with other embodiments.

以下図８及び図９を用いて、本発明の第五の実施例に関して説明する。   Hereinafter, a fifth embodiment of the present invention will be described with reference to FIGS.

図８は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。本実施例の構成及び動作は、信号線17の上下に設けられていた信号入力スイッチ23、信号駆動回路21、三角波入力スイッチ26及び三角波入力線27がなく、これらに変えてデジタル信号入力線71を有する6bit-DA変換回路70が設けられていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでも全体の構成及びその動作の記載は省略し、本実施例の特徴であるDA変換回路70を中心に以下に説明する。   FIG. 8 is a configuration diagram of an OLED (Organic Light Emitting Diode) display panel according to this embodiment. The configuration and operation of the present embodiment is that the signal input switch 23, the signal drive circuit 21, the triangular wave input switch 26, and the triangular wave input line 27 provided above and below the signal line 17 are not provided, and instead of these, the digital signal input line 71 Is basically the same as that of the first embodiment except that a 6-bit-DA conversion circuit 70 having Therefore, the description of the entire configuration and the operation thereof is omitted here, and the following description will be made focusing on the DA conversion circuit 70 that is a feature of the present embodiment.

図９は本実施例の１フレーム期間内における、点灯制御線32及びデジタル信号入力線71の動作波形図である。本実施例では1/60秒に予め設定されている１フレーム期間は、前半の「書込み期間」と後半の「点灯期間」に分割されている。点灯制御線32は「書込み期間」ではオフしているが、「点灯期間」にはオンすることによって点灯スイッチ線19を介して全画素の点灯TFTスイッチ9を一斉にオン状態に固定する。またデジタル信号入力線71には「書込み期間」にはデジタル画像データ、「点灯期間」には三角波データが入力する。これによって信号線17上にはDA変換回路70を介して、「書込み期間」にはアナログ信号電圧が出力され、「点灯期間」には三角波電圧が出力される。即ち本実施例においてはDA変換回路70を用いることによって、デジタル入力を可能にしているほか、信号入力スイッチ23及び三角波入力スイッチ26の切替え操作等を不用にすることで、OLED表示パネルの駆動信号の簡素化も実現している。
本実施例においては、DA変換回路70も低温poly-Si TFTを用いてガラス基板上に一体形成することで低コスト化を図っているが、上記DA変換回路70はLSIを実装することで実現することも可能である。後者の場合はLSIの部品や実装コストが必要になる一方、より高性能な8bit-DA変換回路等も容易に実現することができる。 FIG. 9 is an operation waveform diagram of the lighting control line 32 and the digital signal input line 71 within one frame period of the present embodiment. In the present embodiment, one frame period preset to 1/60 seconds is divided into a first half “writing period” and a second half “lighting period”. Although the lighting control line 32 is off during the “writing period”, the lighting TFT switches 9 of all the pixels are simultaneously fixed to the on state via the lighting switch line 19 by being turned on during the “lighting period”. Further, digital image data is input to the digital signal input line 71 during the “writing period”, and triangular wave data is input during the “lighting period”. As a result, an analog signal voltage is output on the signal line 17 via the DA conversion circuit 70 in the “writing period”, and a triangular wave voltage is output in the “lighting period”. In other words, in this embodiment, the DA conversion circuit 70 is used to enable digital input, and by making the switching operation of the signal input switch 23 and the triangular wave input switch 26 unnecessary, the drive signal of the OLED display panel is used. Simplification is also realized.
In this embodiment, the DA conversion circuit 70 is also formed on a glass substrate by using a low-temperature poly-Si TFT to reduce the cost. However, the DA conversion circuit 70 is realized by mounting an LSI. It is also possible to do. In the latter case, LSI components and mounting costs are required, but higher performance 8-bit-DA conversion circuits and the like can be easily realized.

以下図１０〜図１２を用いて、本発明の第六の実施例に関して説明する。
始めに図１０を用いて、本実施例の全体構成に関して述べる。 The sixth embodiment of the present invention will be described below with reference to FIGS.
First, the overall configuration of the present embodiment will be described with reference to FIG.

図１０は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素70が表示部にマトリクス状に配置され、画素70はリセット線78、信号線77、点灯スイッチ線79、入力スイッチ線83等を介して表示部周辺に設けられた駆動回路に接続されている。リセット線78及び入力スイッチ線83はゲート駆動回路82の走査出力に、信号線77は信号駆動回路81に接続されており、信号駆動回路81にはアナログ電圧信号を入力する信号入力線28が接続されている。この信号駆動回路81の構成は、一般に良く知られているシフトレジスタとアナログスイッチで構成されるアナログ信号電圧分配回路であるので、ここではその詳細は省略する。また点灯スイッチ線79は点灯スイッチORゲート80から出力されており、点灯スイッチORゲート80にはゲート駆動回路82の走査出力及び点灯制御線32が入力している。このゲート駆動回路82の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素70、ゲート駆動回路82、信号駆動回路81等の図１０に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素70においては、信号線77は入力スイッチ線83で制御される入力TFTスイッチ71と画素容量72を介してｐチャネルMOSトランジスタであるOLED駆動TFT 74のゲートに入力されており、OLED駆動TFT 74のソースは電源線18に、OLED駆動TFT 74のドレインは点灯スイッチ線79で制御される点灯TFTスイッチ76を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 74のゲートとドレインの間には、リセット線78で制御されるリセットTFTスイッチ75が設けられ、OLED駆動TFT 74のゲートとソースの間には保持容量73が設けられている。   FIG. 10 is a configuration diagram of an OLED (Organic Light Emitting Diode) display panel according to this embodiment. Pixels 70 having OLED elements 7 as pixel light emitters are arranged in a matrix on the display unit, and the pixels 70 are arranged around the display unit via reset lines 78, signal lines 77, lighting switch lines 79, input switch lines 83, and the like. It is connected to a provided drive circuit. The reset line 78 and the input switch line 83 are connected to the scanning output of the gate drive circuit 82, the signal line 77 is connected to the signal drive circuit 81, and the signal input line 28 for inputting an analog voltage signal is connected to the signal drive circuit 81. Has been. Since the configuration of the signal driving circuit 81 is an analog signal voltage distribution circuit generally composed of a shift register and an analog switch, details thereof are omitted here. The lighting switch line 79 is output from the lighting switch OR gate 80, and the scanning output of the gate drive circuit 82 and the lighting control line 32 are input to the lighting switch OR gate 80. Since the configuration of the gate drive circuit 82 is a generally well-known shift register circuit, a detailed description thereof is omitted here. Here, all the circuits shown in FIG. 10, such as the pixel 70, the gate drive circuit 82, and the signal drive circuit 81, are all formed on a glass substrate using a generally well-known low-temperature polycrystalline Si TFT. . In each pixel 70, the signal line 77 is input to the gate of an OLED driving TFT 74, which is a p-channel MOS transistor, via an input TFT switch 71 controlled by an input switch line 83 and a pixel capacitor 72. The source of the TFT 74 is connected to the power supply line 18, and the drain of the OLED driving TFT 74 is connected to one end of the OLED element 7 via the lighting TFT switch 76 controlled by the lighting switch line 79. The other end of the OLED element 7 is commonly grounded. Further, a reset TFT switch 75 controlled by a reset line 78 is provided between the gate and the drain of the OLED drive TFT 74, and a storage capacitor 73 is provided between the gate and the source of the OLED drive TFT 74.

次に本実施例の動作を、図１１及び図１２を用いて説明する。   Next, the operation of this embodiment will be described with reference to FIGS.

図１１は本実施例の１フレーム期間内における、点灯制御線32の動作波形図である。本実施例では1/60秒に予め設定されている１フレーム期間は、前半の「書込み期間」と、後半の「休止期間」及びそれに続く「点灯期間」に分割されている。点灯制御線32は「書込み期間」及び「休止期間」ではオフしているが、「点灯期間」にはオンすることによって点灯スイッチ線79を介して全画素の点灯TFTスイッチ76を一斉にオン状態に固定する。また「書込み期間」にはゲート駆動回路82によりリセット線78、点灯スイッチ線79及び入力スイッチ線83が走査されると共に信号線77にはアナログ信号電圧が順次入力され、「休止期間」及び「点灯期間」にはゲート駆動回路22は休止すると共に信号線77への信号入力も休止する。   FIG. 11 is an operation waveform diagram of the lighting control line 32 within one frame period of the present embodiment. In the present embodiment, one frame period preset to 1/60 seconds is divided into a first half “writing period”, a second half “rest period”, and a subsequent “lighting period”. The lighting control line 32 is turned off during the “writing period” and the “pause period”, but by turning on during the “lighting period”, the lighting TFT switches 76 of all the pixels are turned on all at once via the lighting switch line 79. Secure to. In the “writing period”, the reset line 78, the lighting switch line 79, and the input switch line 83 are scanned by the gate drive circuit 82, and the analog signal voltage is sequentially input to the signal line 77. In the “period”, the gate driving circuit 22 is stopped and the signal input to the signal line 77 is also stopped.

図１２は各画素におけるリセットTFTスイッチ75、点灯TFTスイッチ76、入力TFTスイッチ71の駆動及び信号線77上のデータ入力の様子を、「１．書込み期間」及び「２．休止期間及び点灯期間」に分けて示したものである。
１フレームの前半の「書込み期間」においては、ゲート駆動回路82が各画素行
を順次走査し、これと同期して信号駆動回路81よりアナログ信号電圧が信号データとして信号線77に書込まれる。具体的にはゲート駆動回路82によって選択されたｎ行目の画素において、始めに点灯TFTスイッチ76及び入力TFTスイッチ71、続いてリセットTFTスイッチ75がオンする。これらのスイッチがオンすることによってOLED駆動TFT 74はゲートとドレインが同電位のダイオード接続となるため、電源線18に予め所定の電圧を印加しておくことにより、OLED駆動TFT 74とOLED素子7は導通状態になる。次に点灯TFTスイッチ76がオフすると（タイミング（１））、OLED駆動TFT 74とOLED素子7は強制的に電流オフ状態になるが、このときOLED駆動TFT 74のゲートとドレインはリセットTFTスイッチ75で短絡されているため、画素容量 72の一端でもあるOLED駆動TFT 74のゲート電圧は、電源線18の電圧よりしきい値電圧（Vth）だけ低い電圧に自動的にリセットされる。なおこのとき画素容量72の他端には、入力TFTスイッチ71を介して信号線77データとしてゼロ（基準）レベルのアナログ信号電圧が入力している。 FIG. 12 shows how the reset TFT switch 75, the lighting TFT switch 76, the input TFT switch 71 are driven and the data input on the signal line 77 in each pixel is described in “1. Write period” and “2. Pause period and lighting period”. These are shown separately.
In the “writing period” in the first half of one frame, the gate driving circuit 82 sequentially scans each pixel row, and in synchronization with this, an analog signal voltage is written to the signal line 77 as signal data from the signal driving circuit 81. Specifically, in the pixel on the nth row selected by the gate drive circuit 82, the lighting TFT switch 76, the input TFT switch 71, and then the reset TFT switch 75 are turned on. When these switches are turned on, the OLED drive TFT 74 has a diode-connected gate and drain at the same potential. Therefore, by applying a predetermined voltage to the power supply line 18 in advance, the OLED drive TFT 74 and the OLED element 7 Becomes conductive. Next, when the lighting TFT switch 76 is turned off (timing (1)), the OLED drive TFT 74 and the OLED element 7 are forcibly turned off. At this time, the gate and drain of the OLED drive TFT 74 are reset TFT switch 75. Therefore, the gate voltage of the OLED driving TFT 74 which is also one end of the pixel capacitor 72 is automatically reset to a voltage lower than the voltage of the power supply line 18 by the threshold voltage (Vth). At this time, an analog signal voltage of zero (reference) level is input to the other end of the pixel capacitor 72 as signal line 77 data via the input TFT switch 71.

次にリセットTFTスイッチ75がオフすると、画素容量72の両端の電位差はこのまま画素容量72に記憶される。次いで信号線77データとして所定のアナログ信号電圧が印加されると（タイミング（２））、画素容量72の両端の電圧はゼロ（基準）レベルのアナログ信号電圧と上記アナログ信号電圧の電圧差に相当する分だけシフトし、OLED駆動TFT 74のゲートにも先のリセット電圧より上記電圧差に相当する分だけシフトした電圧が印加され、この電圧は保持容量73によって保持される。この後入力TFTスイッチ71がオフし、信号線77データがゼロ（基準）レベルに戻って（タイミング（３））ｎ行目の画素行への信号書き込みが完了する。
なおこの後、他の行の画素を走査している期間は、当該画素の点灯TFTスイッチ76は常時オフ状態であるから、OLED駆動TFT 74のゲートに書き込まれたアナログ信号電圧のレベルにかかわらずOLED素子7が点灯することはない。アナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。 Next, when the reset TFT switch 75 is turned off, the potential difference between both ends of the pixel capacitor 72 is stored in the pixel capacitor 72 as it is. Next, when a predetermined analog signal voltage is applied as the signal line 77 data (timing (2)), the voltage across the pixel capacitor 72 corresponds to the voltage difference between the analog signal voltage of zero (reference) level and the analog signal voltage. The voltage shifted by the amount corresponding to the voltage difference from the previous reset voltage is applied to the gate of the OLED driving TFT 74, and this voltage is held by the holding capacitor 73. Thereafter, the input TFT switch 71 is turned off, the signal line 77 data returns to the zero (reference) level (timing (3)), and the signal writing to the nth pixel row is completed.
After that, during the period during which the pixels in the other rows are scanned, the lighting TFT switch 76 of the pixel is always in an off state, so regardless of the level of the analog signal voltage written to the gate of the OLED driving TFT 74. The OLED element 7 does not light up. The writing of the analog signal voltage to the pixels is sequentially performed for each row in this way, and the “writing period” of the first half of one frame ends when the writing to all the pixels is completed.

次いで１フレームの後半においてはゲート駆動回路82は停止する。「休止期間」においては図１２に示した各スイッチはいずれもオフしており、特に画素の状態が変化することはない。続く「点灯期間」では点灯制御線32が点灯スイッチORゲート80と点灯スイッチ線79を介して、全画素の点灯TFTスイッチ76を一斉にオンさせる。このとき前述したようにOLED駆動TFT 74のゲートには各画素に書き込まれたアナログ信号電圧に対応した電圧が印加されているため、これに応じた信号電流が各画素のOLED素子7に流れて階調発光を行う。このときOLED駆動TFT4のしきい値電圧（Vth）のばらつきはキャンセルされる。
以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。また新たに「休止期間」を設けたことによって、ゲート駆動回路82のクロック周波数を一定に保ったままで容易に「点灯期間」を可変にすることができる。本実施例では点灯制御線32のタイミング信号を調整するだけで、動画の視覚特性や視覚上の表示輝度を簡単に変更することが可能である。 Next, in the second half of one frame, the gate drive circuit 82 stops. In the “pause period”, all the switches shown in FIG. 12 are off, and the state of the pixel does not change. In the subsequent “lighting period”, the lighting control line 32 turns on the lighting TFT switches 76 of all the pixels simultaneously via the lighting switch OR gate 80 and the lighting switch line 79. At this time, as described above, since the voltage corresponding to the analog signal voltage written in each pixel is applied to the gate of the OLED driving TFT 74, a corresponding signal current flows to the OLED element 7 of each pixel. Performs gradation light emission. At this time, the variation in threshold voltage (Vth) of the OLED driving TFT 4 is cancelled.
According to the present embodiment described above, it is possible to provide a non-light emitting period between two adjacent fields by controlling the lighting time of the light emitting means in one field only to the “lighting period”. In this embodiment, smooth moving image display is possible. Further, by newly providing the “pause period”, the “lighting period” can be easily made variable while keeping the clock frequency of the gate drive circuit 82 constant. In this embodiment, it is possible to easily change the visual characteristics of the moving image and the visual display luminance simply by adjusting the timing signal of the lighting control line 32.

以下図１３〜図１４を用いて、本発明の第七の実施例に関して説明する。
始めに図１３を用いて、本実施例の全体構成に関して述べる。 Hereinafter, a seventh embodiment of the present invention will be described with reference to FIGS.
First, the overall configuration of the present embodiment will be described with reference to FIG.

図１３は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素90が表示部にマトリクス状に配置され、画素90は信号線97、点灯スイッチ線99、入力スイッチ線103等を介して表示部周辺に設けられた駆動回路に接続されている。入力スイッチ線103はゲート駆動回路102の走査出力に、信号線97は信号駆動回路101に接続されており、信号駆動回路101にはアナログ電圧信号を入力する信号入力線28が接続されている。この信号駆動回路101の構成は、一般に良く知られているシフトレジスタとアナログスイッチで構成されるアナログ信号電圧分配回路であるので、ここではその詳細は省略する。また点灯スイッチ線99は点灯スイッチORゲート100から出力されており、点灯スイッチORゲート100にはゲート駆動回路102の走査出力及び点灯制御線32が入力している。このゲート駆動回路102の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素90、ゲート駆動回路102、信号駆動回路101等の図１３に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素90においては、信号線97は入力スイッチ線103で制御される入力TFTスイッチ91を介してｐチャネルMOSトランジスタであるOLED駆動TFT 94のゲートに入力されており、OLED駆動TFT 94のソースは電源線18に、OLED駆動TFT 94のドレインは点灯スイッチ線99で制御される点灯TFTスイッチ96を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 94のゲートとソースの間には保持容量93が設けられている。   FIG. 13 is a configuration diagram of an OLED (Organic Light Emitting Diode) display panel according to this embodiment. Pixels 90 having OLED elements 7 as pixel light emitters are arranged in a matrix on the display unit, and the pixels 90 are provided around the display unit via signal lines 97, lighting switch lines 99, input switch lines 103, etc. Connected to the circuit. The input switch line 103 is connected to the scanning output of the gate drive circuit 102, the signal line 97 is connected to the signal drive circuit 101, and the signal drive circuit 101 is connected to a signal input line 28 for inputting an analog voltage signal. Since the configuration of the signal driving circuit 101 is an analog signal voltage distribution circuit that is generally constituted by a shift register and an analog switch, the details thereof are omitted here. The lighting switch line 99 is output from the lighting switch OR gate 100, and the scanning output of the gate drive circuit 102 and the lighting control line 32 are input to the lighting switch OR gate 100. Since the configuration of the gate driving circuit 102 is a generally well-known shift register circuit, detailed description thereof is omitted here. Here, all the circuits shown in FIG. 13 such as the pixel 90, the gate drive circuit 102, the signal drive circuit 101, and the like are all formed on a glass substrate by using generally well-known low-temperature polycrystalline Si TFTs. . In each pixel 90, the signal line 97 is input to the gate of the OLED driving TFT 94, which is a p-channel MOS transistor, via the input TFT switch 91 controlled by the input switch line 103, and the source of the OLED driving TFT 94. Are connected to the power line 18 and the drain of the OLED driving TFT 94 is connected to one end of the OLED element 7 via a lighting TFT switch 96 controlled by a lighting switch line 99. The other end of the OLED element 7 is commonly grounded. Further, a holding capacitor 93 is provided between the gate and source of the OLED driving TFT 94.

次に本実施例の動作を、図１4を用いて説明する。   Next, the operation of this embodiment will be described with reference to FIG.

図１４各画素における点灯TFTスイッチ96、入力TFTスイッチ91の駆動及び信号線97上のデータ入力の様子を、「１．書込み期間」及び「２．点灯期間」に分けて示したものである。   FIG. 14 shows the driving of the lighting TFT switch 96 and the input TFT switch 91 and the data input on the signal line 97 in each pixel divided into “1. writing period” and “2. lighting period”.

１フレームの前半の「書込み期間」においては、ゲート駆動回路102が各画素行を順次走査し、これと同期して信号駆動回路101よりアナログ信号電圧が信号データとして信号線97に書込まれる。具体的にはゲート駆動回路102によって選択されたｎ行目の画素において、点灯TFTスイッチ96及び入力TFTスイッチ91がオンし、信号線97データとしてアナログ信号電圧が印加される。ここで電源線18に予め所定の電圧を印加しておくことにより、OLED駆動TFT 94とOLED素子7は導通状態となり、上記アナログ信号電圧に対応する輝度でOLED素子7は発光する。次に入力TFTスイッチ91がオフするとこのときのアナログ信号電圧は保持容量93に記憶され、次いで点灯TFTスイッチ96のオフによってOLED素子7の発光はすぐに停止する。なおこの後、他の行の画素を走査している期間は、当該画素の点灯TFTスイッチ96は常時オフ状態であるから、OLED駆動TFT 94のゲートに書き込まれたアナログ信号電圧のレベルにかかわらずOLED素子7が点灯することはない。アナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。   In the “writing period” in the first half of one frame, the gate driving circuit 102 sequentially scans each pixel row, and in synchronization with this, an analog signal voltage is written to the signal line 97 as signal data by the signal driving circuit 101. Specifically, in the pixel in the nth row selected by the gate drive circuit 102, the lighting TFT switch 96 and the input TFT switch 91 are turned on, and an analog signal voltage is applied as the signal line 97 data. Here, by applying a predetermined voltage to the power supply line 18 in advance, the OLED driving TFT 94 and the OLED element 7 become conductive, and the OLED element 7 emits light with a luminance corresponding to the analog signal voltage. Next, when the input TFT switch 91 is turned off, the analog signal voltage at this time is stored in the holding capacitor 93, and then the light emission of the OLED element 7 is stopped immediately by turning off the lighting TFT switch 96. After that, during the period of scanning the pixels in the other row, the lighting TFT switch 96 of the pixel is always in the off state, so regardless of the level of the analog signal voltage written to the gate of the OLED driving TFT 94. The OLED element 7 does not light up. The writing of the analog signal voltage to the pixels is sequentially performed for each row in this way, and the “writing period” of the first half of one frame ends when the writing to all the pixels is completed.

次いで１フレーム後半の「点灯期間」においては、ゲート駆動回路82は停止し、点灯制御線32が点灯スイッチORゲート100と点灯スイッチ線99を介して、全画素の点灯TFTスイッチ96を一斉にオンさせる。このとき前述したようにOLED駆動TFT 94のゲートには各画素に書き込まれたアナログ信号電圧が記憶されているため、これに応じた信号電流が各画素のOLED素子7に流れて階調発光を行う。   Next, in the “lighting period” in the latter half of one frame, the gate drive circuit 82 stops and the lighting control line 32 turns on the lighting TFT switches 96 of all the pixels simultaneously through the lighting switch OR gate 100 and the lighting switch line 99. Let At this time, since the analog signal voltage written in each pixel is stored in the gate of the OLED driving TFT 94 as described above, a signal current corresponding to this flows to the OLED element 7 of each pixel to emit gradation light. Do.

以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。   According to the present embodiment described above, it is possible to provide a non-light emitting period between two adjacent fields by controlling the lighting time of the light emitting means in one field only to the “lighting period”. In this embodiment, smooth moving image display is possible.

以下図１５〜図１６を用いて、本発明の第八の実施例に関して説明する。
始めに図１５を用いて、本実施例の全体構成に関して述べる。 The eighth embodiment of the present invention will be described below with reference to FIGS.
First, the overall configuration of the present embodiment will be described with reference to FIG.

図１５は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素110が表示部にマトリクス状に配置され、画素110はリセット線118、信号線117、点灯スイッチ線119、入力スイッチ線123等を介して表示部周辺に設けられた駆動回路に接続されている。リセット線118及び入力スイッチ線123はゲート駆動回路122の走査出力に、信号線117は電流出力DA変換回路121に接続されており、電流出力DA変換回路121にはデジタル信号を入力するデジタル信号入力線29が接続されている。この電流出力DA変換回路121は、出力が階調電流であること以外は、一般の電圧出力DA変換回路と同様な構成である。また点灯スイッチ線119は全画素で共通に接続されている。ゲート駆動回路122の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素110、ゲート駆動回路122、電流出力DA変換回路121等の図１５に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素110においては、信号線117は入力スイッチ線123で制御される入力TFTスイッチ111を介してｐチャネルMOSトランジスタであるOLED駆動TFT 114のドレインに入力されており、OLED駆動TFT 114のソースは電源線18に接続されている。またOLED駆動TFT 114のドレインは点灯スイッチ線119で制御される点灯TFTスイッチ116を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 114のゲートとドレインの間には、リセット線118で制御されるリセットTFTスイッチ115が設けられ、OLED駆動TFT 114のゲートとソースの間には保持容量113が設けられている。   FIG. 15 is a configuration diagram of an OLED (Organic Light Emitting Diode) display panel according to this embodiment. Pixels 110 having OLED elements 7 as pixel light emitters are arranged in a matrix on the display unit, and the pixels 110 are arranged around the display unit via reset lines 118, signal lines 117, lighting switch lines 119, input switch lines 123, and the like. It is connected to a provided drive circuit. The reset line 118 and the input switch line 123 are connected to the scanning output of the gate drive circuit 122, the signal line 117 is connected to the current output DA conversion circuit 121, and a digital signal input for inputting a digital signal to the current output DA conversion circuit 121 Line 29 is connected. The current output DA conversion circuit 121 has the same configuration as that of a general voltage output DA conversion circuit except that the output is a gradation current. The lighting switch line 119 is connected in common to all pixels. Since the configuration of the gate driving circuit 122 is a shift register circuit that is generally well known, a detailed description thereof is omitted here. Here, all the circuits shown in FIG. 15 such as the pixel 110, the gate drive circuit 122, the current output DA conversion circuit 121, etc. are all formed on a glass substrate using a well-known low-temperature polycrystalline Si TFT. ing. In each pixel 110, the signal line 117 is input to the drain of the OLED drive TFT 114, which is a p-channel MOS transistor, via the input TFT switch 111 controlled by the input switch line 123, and the source of the OLED drive TFT 114. Is connected to the power line 18. The drain of the OLED driving TFT 114 is connected to one end of the OLED element 7 via a lighting TFT switch 116 controlled by a lighting switch line 119. The other end of the OLED element 7 is commonly grounded. Further, a reset TFT switch 115 controlled by a reset line 118 is provided between the gate and the drain of the OLED drive TFT 114, and a storage capacitor 113 is provided between the gate and the source of the OLED drive TFT 114.

次に本実施例の動作を、図１６を用いて説明する。   Next, the operation of this embodiment will be described with reference to FIG.

図１６は各画素におけるリセットTFTスイッチ115、点灯TFTスイッチ116、入力TFTスイッチ111の駆動及び信号線117上におけるデータ入力の様子を、「１．書込み期間」及び「２．点灯期間」に分けて示したものである。   FIG. 16 shows the state of driving the reset TFT switch 115, lighting TFT switch 116, input TFT switch 111 and data input on the signal line 117 in each pixel divided into “1. writing period” and “2. lighting period”. It is shown.

１フレームの前半の「書込み期間」においては、ゲート駆動回路122が各画素行を順次走査し、これと同期して電流出力ＤＡ変換回路121よりアナログ信号電流が信号データとして信号線117に書込まれる。具体的にはゲート駆動回路122によって選択されたｎ行目の画素において、入力TFTスイッチ111及びリセットTFTスイッチ115がオンする。これらのスイッチがオンすることによってOLED駆動TFT 114はゲートとドレインが同電位のダイオード接続となるり、信号線117からOLED駆動TFT 114を経由して電源線18へと上記のアナログ信号電流が流れる。このときOLED駆動TFT 114のソース／ドレイン間には、上記アナログ信号電流に対応するゲート電圧が生じることになり、次にリセットTFTスイッチ115がオフする際にこのアナログ信号電流に対応するゲート電圧が保持容量113に記憶される。この後信号線117上のアナログ信号電流及び入力TFTスイッチ111がオフすることでｎ行目の画素行への信号書き込みが完了する。なお本実施例においては上記「書込み期間」の間常に点灯TFTスイッチ116はオフであるため、保持容量113すなわちOLED駆動TFT 114のゲートに書き込まれた電圧のレベルに如何にかかわらず、OLED素子7が点灯することはない。アナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。   In the “writing period” in the first half of one frame, the gate drive circuit 122 sequentially scans each pixel row, and in synchronization with this, the analog signal current is written as signal data to the signal line 117 from the current output DA conversion circuit 121. It is. Specifically, the input TFT switch 111 and the reset TFT switch 115 are turned on at the pixel in the nth row selected by the gate drive circuit 122. When these switches are turned on, the OLED drive TFT 114 has a diode-connected gate and drain, and the above analog signal current flows from the signal line 117 to the power supply line 18 via the OLED drive TFT 114. . At this time, a gate voltage corresponding to the analog signal current is generated between the source / drain of the OLED driving TFT 114, and the gate voltage corresponding to the analog signal current is next generated when the reset TFT switch 115 is turned off. Stored in the holding capacitor 113. Thereafter, the analog signal current on the signal line 117 and the input TFT switch 111 are turned off, whereby the signal writing to the nth pixel row is completed. In the present embodiment, since the lighting TFT switch 116 is always off during the “writing period”, the OLED element 7 is independent of the voltage level written to the storage capacitor 113, that is, the gate of the OLED driving TFT 114. Will never light up. The writing of the analog signal voltage to the pixels is sequentially performed for each row in this way, and the “writing period” of the first half of one frame ends when the writing to all the pixels is completed.

次いで１フレーム後半の「点灯期間」においては、ゲート駆動回路122は停止し、点灯スイッチ線119が全画素の点灯TFTスイッチ116を一斉にオンさせる。このとき前述したようにOLED駆動TFT 114のゲートには各画素に入力されたアナログ信号電流に対応するゲート電圧が保持容量113によって保持されているため、上記アナログ信号電流と等しい電流が各画素のOLED素子7に流れて階調発光を行う。このときOLED駆動TFT 114のばらつきはキャンセルされる。
以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。 Next, in the “lighting period” in the latter half of one frame, the gate drive circuit 122 stops and the lighting switch line 119 turns on the lighting TFT switches 116 of all the pixels at the same time. At this time, as described above, the gate voltage corresponding to the analog signal current input to each pixel is held by the holding capacitor 113 at the gate of the OLED driving TFT 114, and thus a current equal to the analog signal current is supplied to each pixel. It flows through the OLED element 7 to emit gradation light. At this time, the variation of the OLED drive TFT 114 is cancelled.
According to the present embodiment described above, it is possible to provide a non-light emitting period between two adjacent fields by controlling the lighting time of the light emitting means in one field only to the “lighting period”. In this embodiment, smooth moving image display is possible.

以下図１７〜図１９を用いて、本発明の第九の実施例に関して説明する。
本実施例の構成及び動作は、各画素134に設けられている点灯TFTスイッチ131が、点灯スイッチ線132を介して点灯スイッチANDゲート130から走査されている点を除けば、基本的に（第六の実施例）のそれと同一である。従ってここでは全体の構成及びその動作の記載は省略し、本実施例の特徴である点灯TFTスイッチ131を中心に以下に説明する。 The ninth embodiment of the present invention will be described below with reference to FIGS.
The configuration and operation of this embodiment are basically the same as that of the first embodiment except that the lighting TFT switch 131 provided in each pixel 134 is scanned from the lighting switch AND gate 130 via the lighting switch line 132. This is the same as that of the sixth embodiment). Therefore, description of the entire configuration and its operation is omitted here, and the following description will be made focusing on the lighting TFT switch 131 that is a feature of this embodiment.

図１７は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。前述のように各画素134に設けられている点灯TFTスイッチ131は、点灯スイッチ線132を介して点灯スイッチANDゲート130に接続されている。またこの点灯スイッチANDゲート130には、ゲート駆動回路82の走査出力と点灯制御線133が入力している。   FIG. 17 is a configuration diagram of an OLED (Organic Light Emitting Diode) display panel according to this embodiment. As described above, the lighting TFT switch 131 provided in each pixel 134 is connected to the lighting switch AND gate 130 via the lighting switch line 132. Further, the scanning output of the gate drive circuit 82 and the lighting control line 133 are input to the lighting switch AND gate 130.

次に本実施例の動作に関して説明する。   Next, the operation of this embodiment will be described.

図１８は本実施例の１フレーム期間内における、点灯制御線133の動作波形図である。点灯制御線は前半の「書き込み期間」ではオン状態にあって所定の画素のOLED素子7を点灯させ、後半の「消灯期間」にはオフ状態になって各画素の点灯TFTスイッチ131をオフすることで全画素のOLED素子7を強制的に消灯させる。   FIG. 18 is an operation waveform diagram of the lighting control line 133 within one frame period of the present embodiment. The lighting control line is turned on in the first “writing period” to light the OLED element 7 of a predetermined pixel, and turned off in the second half “lighting period” to turn off the lighting TFT switch 131 of each pixel. This forcibly turns off the OLED elements 7 of all the pixels.

図１９は各画素におけるリセットTFTスイッチ75、点灯TFTスイッチ131、入力TFTスイッチ71の駆動及び信号線77上のデータ入力の様子を、「１．書込み期間」及び「２．消灯期間」に分けて示したものである。基本的な動作は前述の（第六の実施例）と同様であるが、書込み期間の当該行が選択されていない間は点灯TF
Tスイッチ131は常時オンになっていることと、消灯期間中は点灯TFTスイッチ131は常時オフであることが異なっている。本実施例はこれによって、１フィールド内における発光手段の点灯に「消灯期間」を設けることで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。 FIG. 19 shows the state of driving the reset TFT switch 75, lighting TFT switch 131, input TFT switch 71, and data input on the signal line 77 in each pixel divided into “1. writing period” and “2. extinguishing period”. It is shown. The basic operation is the same as that described above (sixth embodiment), but the TF is turned on while the row in the writing period is not selected.
The difference is that the T switch 131 is always on and that the lit TFT switch 131 is always off during the extinguishing period. Thus, in this embodiment, it is possible to provide a non-light emitting period between two adjacent fields by providing a “light-off period” for lighting the light emitting means in one field. In this embodiment, smooth moving image display is possible.

以下図２０、図２１を用いて、本発明の第十の実施例に関して説明する。
本実施例の構成及び動作は、各画素144に設けられている点灯TFTスイッチ141が、点灯スイッチ線142を介して点灯スイッチ駆動回路144から走査されている点を除けば、基本的に（第六の実施例）のそれと同一である。従ってここでは全体の構成及びその動作の記載は省略し、本実施例の特徴である点灯TFTスイッチ141を中心に以下に説明する。 The tenth embodiment of the present invention will be described below with reference to FIGS.
The configuration and operation of the present embodiment are basically the same as that of the first embodiment except that the lighting TFT switch 141 provided in each pixel 144 is scanned from the lighting switch driving circuit 144 via the lighting switch line 142. This is the same as that of the sixth embodiment). Therefore, the description of the entire configuration and the operation thereof is omitted here, and the following description will focus on the lighting TFT switch 141 that is a feature of the present embodiment.

図２０は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。前述のように各画素144に設けられている点灯TFTスイッチ141は、点灯スイッチ線142を介して点灯スイッチ駆動回路144に接続されている。従ってゲート駆動回路143はリセット線78及び入力スイッチ線83のみに接続されている。   FIG. 20 is a configuration diagram of an OLED (Organic Light Emitting Diode) display panel according to this embodiment. As described above, the lighting TFT switch 141 provided in each pixel 144 is connected to the lighting switch driving circuit 144 via the lighting switch line 142. Therefore, the gate drive circuit 143 is connected only to the reset line 78 and the input switch line 83.

次に本実施例の動作に関して説明する。   Next, the operation of this embodiment will be described.

図２１は本実施例の各画素行に対する、ゲート駆動回路143及び点灯スイッチ駆動回路144の走査の様子を模式的に示したものである。前述の（第六の実施例）と同様に、リセットTFTスイッチ75、入力TFTスイッチ、点灯TFTスイッチ76はゲート駆動回路143及び点灯スイッチ駆動回路144によって１行目の画素行から最終行まで順次走査、駆動される。ここでゲート駆動回路143は１画素行毎にこの走査を行い、走査が１行目から最終行まで完了するまでの期間が１フレーム期間である。ところが点灯スイッチ駆動回路144の走査は、一旦点灯TFTスイッチ141をオンしてからｋ行遅れて点灯TFTスイッチ141をオフする。これによってｋ行分の走査に相当する時間が点灯期間として定義されるのである。   FIG. 21 schematically shows the scanning of the gate drive circuit 143 and the lighting switch drive circuit 144 for each pixel row of this embodiment. Similarly to the above (sixth embodiment), the reset TFT switch 75, the input TFT switch, and the lighting TFT switch 76 are sequentially scanned from the first pixel row to the last row by the gate driving circuit 143 and the lighting switch driving circuit 144. Driven. Here, the gate driving circuit 143 performs this scanning for each pixel row, and a period from the first row to the last row is one frame period. However, the scanning of the lighting switch drive circuit 144 turns off the lighting TFT switch 141 after turning on the lighting TFT switch 141 once and delays k rows. Thus, a time corresponding to scanning for k rows is defined as a lighting period.

本実施例は以上のようにして、１フィールド内における発光手段の点灯に対して、画素毎に「点灯期間」を設けることで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。   In this embodiment, as described above, it is possible to provide a non-light emitting period between two adjacent fields by providing a “lighting period” for each pixel with respect to lighting of the light emitting means in one field. . In this embodiment, smooth moving image display is possible.

以下図２２を用いて、本発明における第十一の実施例に関して説明する。
図２２は第十一の実施例である動画（デジタルテレビジョン）再生装置150の構成図である。
無線ないし有線入力インターフェース回路151には、圧縮された画像データ等が外部からMPEG規格に基づく動画データとして入力し、入力インターフェース回路151の出力はI/O（Input/Output）回路152を介してデータバス153に接続される。
データバス153にはこの他にMPEG信号のデコードを行うマイクロプロセサ154、DA変換器を内蔵した表示パネルコントローラ155、フレームメモリ156等が接続されている。更に表示パネルコントローラ155の出力はOLED表示パネル160に入力しており、OLED表示パネル160には画素マトリクス161、ゲート駆動回路22、信号駆動回路21等が設けられている。なお画像表示端末150には更に、三角波発生回路162、二次電池157が設けられており、三角波発生回路162の出力もまたOLED表示パネル160に入力している。なおここでOLED表示パネル160は、先に延べた第一の実施例と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
以下に本第十一の実施例の動作を説明する。始めに入力インターフェース回路151は命令に応じて圧縮された画像データを外部から取り込み、この画像データをI/O回路152を介してマイクロプロセサ154及びフレームメモリ156に転送する。マイクロプロセサ154はユーザからの命令操作を受けて、必要に応じて動画再生装置150全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、必要に応じてフレームメモリ156に一時的に蓄積される。
またマイクロプロセサ154が表示命令を出した場合には、その指示に従って必要に応じてフレームメモリ156から表示パネルコントローラ155を介してOLED表示パネル160に画像データが入力され、画素マトリクス161は入力された画像データをリアルタイムで表示する。このとき表示パネルコントローラ155は、同時に画像を表示するために必要な所定のタイミングパルスを出力し、これと同期して三角波発生回路162は三角波状の画素駆動電圧を出力する。なおOLED表示パネル160がこれらの信号を用いて、画素マトリクス161に６ビット画像データから生成された表示データをリアルタイムで表示することに関しては、第一の実施例で述べたとおりである。なおここで二次電池157は、動画再生装置150全体を駆動する電力を供給する。
本実施例によれば、良好な動画像表示が可能であり、かつまた画素間での表示特性ばらつきが十分に小さい動画再生装置150を提供することができる。
なお本実施例では画像表示デバイスとして、第一の実施例で説明したOLED表示パネルを用いたが、これ以外のその他の本発明の実施例に記載されたような種々の表示パネルを用いることが可能であることは明らかである。 The eleventh embodiment of the present invention will be described below with reference to FIG.
FIG. 22 is a block diagram of a moving image (digital television) playback device 150 according to the eleventh embodiment.
Compressed image data or the like is input to the wireless or wired input interface circuit 151 from the outside as moving image data based on the MPEG standard, and the output of the input interface circuit 151 is transmitted via an I / O (Input / Output) circuit 152. Connected to bus 153.
In addition to this, a microprocessor 154 for decoding an MPEG signal, a display panel controller 155 incorporating a DA converter, a frame memory 156, and the like are connected to the data bus 153. Further, the output of the display panel controller 155 is input to the OLED display panel 160, and the OLED display panel 160 is provided with a pixel matrix 161, a gate drive circuit 22, a signal drive circuit 21, and the like. The image display terminal 150 is further provided with a triangular wave generation circuit 162 and a secondary battery 157. The output of the triangular wave generation circuit 162 is also input to the OLED display panel 160. Here, since the OLED display panel 160 has the same configuration and operation as the first embodiment, the description of the internal configuration and operation is omitted here.
The operation of the eleventh embodiment will be described below. First, the input interface circuit 151 takes in image data compressed in accordance with a command from the outside, and transfers this image data to the microprocessor 154 and the frame memory 156 via the I / O circuit 152. In response to a command operation from the user, the microprocessor 154 drives the entire moving image playback device 150 as necessary, and performs decoding of the compressed image data, signal processing, and information display. The image data processed here is temporarily stored in the frame memory 156 as necessary.
When the microprocessor 154 issues a display command, image data is input from the frame memory 156 to the OLED display panel 160 via the display panel controller 155 as necessary according to the instruction, and the pixel matrix 161 is input. Display image data in real time. At this time, the display panel controller 155 outputs a predetermined timing pulse necessary for displaying an image at the same time, and in synchronization with this, the triangular wave generation circuit 162 outputs a triangular wave pixel drive voltage. The OLED display panel 160 uses these signals to display the display data generated from the 6-bit image data in the pixel matrix 161 in real time as described in the first embodiment. Note that here, the secondary battery 157 supplies power for driving the entire moving image playback device 150.
According to the present embodiment, it is possible to provide a moving image reproducing apparatus 150 that can display a good moving image and that has sufficiently small variation in display characteristics between pixels.
In this embodiment, the OLED display panel described in the first embodiment is used as the image display device. However, other various display panels described in the embodiments of the present invention may be used. Obviously it is possible.

特に良好な動画表示特性を有し、かつまた画素間での表示特性ばらつきが十分に小さい画像表示装置が提供できる。   It is possible to provide an image display device having particularly good moving image display characteristics and sufficiently small variations in display characteristics among pixels.

第一の実施例であるOLED表示パネルの構成図である。It is a block diagram of the OLED display panel which is a 1st Example. 第一の実施例における点灯制御線及び信号選択線動作波形図である。It is a lighting control line and signal selection line operation waveform diagram in the first embodiment. 第一の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。It is a drive timing of each switch in a 1st Example, and a data input timing diagram on a signal line. 第二の実施例における画素構成図である。It is a pixel block diagram in a 2nd Example. 第二の実施例における各スイッチの断面構造図である。It is a cross-section figure of each switch in the 2nd example. 第三の実施例における画素構成図である。It is a pixel block diagram in a 3rd Example. 第四の実施例における画素構成図である。It is a pixel block diagram in a 4th Example. 第五の実施例であるOLED表示パネルの構成図である。It is a block diagram of the OLED display panel which is a 5th Example. 第五の実施例における点灯制御線及びデジタル信号入力線動作波形図である。It is a lighting control line and digital signal input line operation | movement waveform figure in a 5th Example. 第六の実施例であるOLED表示パネルの構成図である。It is a block diagram of the OLED display panel which is a 6th Example. 第六の実施例における点灯制御線の動作波形図である。It is an operation | movement waveform diagram of the lighting control line in a 6th Example. 第六の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。It is a drive timing of each switch and a data input timing diagram on a signal line in the sixth embodiment. 第七の実施例であるOLED表示パネルの構成図である。It is a block diagram of the OLED display panel which is a 7th Example. 第七の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。It is a drive timing of each switch and a data input timing diagram on a signal line in the seventh embodiment. 第八の実施例であるOLED表示パネルの構成図である。It is a block diagram of the OLED display panel which is an 8th Example. 第八の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。It is a drive timing of each switch in a 8th Example, and a data input timing diagram on a signal line. 第九の実施例であるOLED表示パネルの構成図である。It is a block diagram of the OLED display panel which is a 9th Example. 第九の実施例における点灯制御線の動作波形図である。It is an operation | movement waveform diagram of the lighting control line in a 9th Example. 第九の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。It is a drive timing of each switch in a 9th Example, and a data input timing diagram on a signal line. 第十の実施例であるOLED表示パネルの構成図である。It is a block diagram of the OLED display panel which is a 10th Example. 第十の実施例におけるゲート駆動回路及び点灯スイッチ駆動回路の走査模式図である。It is a scanning schematic diagram of the gate drive circuit and lighting switch drive circuit in a 10th Example. 第十一の実施例である動画再生装置の構成図である。It is a block diagram of the moving image reproducing device which is the 11th embodiment. 従来の技術を用いた発光表示デバイスの画素構成図である。It is a pixel block diagram of the light emission display device using a prior art. 従来の技術を用いた発光表示デバイスの動作タイミング図である。It is an operation | movement timing diagram of the light emission display device using a prior art.

符号の説明Explanation of symbols

2…画素容量、4…OLED駆動TFT、5…リセットTFTスイッチ、7…OLED素子、9…点灯TFTスイッチ、10…画素、31…点灯スイッチORゲート、32…点灯制御線。

2 ... Pixel capacity, 4 ... OLED drive TFT, 5 ... Reset TFT switch, 7 ... OLED element, 9 ... Lighting TFT switch, 10 ... Pixel, 31 ... Lighting switch OR gate, 32 ... Lighting control line.

Claims (14)

電源線と、第１の方向に延在する複数の信号線と、有機発光ダイオードを有する複数の画素とを有するアクティブマトリクス画像表示装置において、
前記複数の画素のそれぞれは、前記信号線にそのソースを接続し、かつ前記有機発光ダイオードにそのドレインを接続する第１電界効果トランジスタと、一端を前記複数の信号線のいずれかに接続し、他端を前記第１電界効果トランジスタのゲートに接続する容量とを有し、
前記信号線に供給されたアナログ信号は、当該信号線に接続される複数の前記画素の前記容量の前記一端に印加されるアクティブマトリクス画像表示装置。 In an active matrix image display device having a power line, a plurality of signal lines extending in a first direction, and a plurality of pixels having an organic light emitting diode,
Each of the plurality of pixels has a first field effect transistor having a source connected to the signal line and a drain connected to the organic light emitting diode, and one end connected to one of the plurality of signal lines, A capacitor connecting the other end to the gate of the first field effect transistor;
An active matrix image display device in which an analog signal supplied to the signal line is applied to the one end of the capacitors of a plurality of pixels connected to the signal line. 請求項１において、
前記第１の方向と交差する第２の方向に延在する複数の制御線を有し、
前記複数の画素のそれぞれは、前記電源線と前記有機発光ダイオードとの間にソース・ドレイン経路を有する第２電界効果トランジスタを有し、
前記制御線は、前記第２の方向に配置される複数の前記画素の前記第２電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。 In claim 1,
A plurality of control lines extending in a second direction intersecting the first direction;
Each of the plurality of pixels includes a second field effect transistor having a source / drain path between the power line and the organic light emitting diode,
The active line image display device, wherein the control line is connected to gates of the second field effect transistors of the plurality of pixels arranged in the second direction. 請求項２において、
前記第２の方向に延在する複数のリセット線を有し、
前記前記第１電界効果トランジスタと前記第２電界トランジスタとの接続点と前記第１電界効果トランジスタとの間にソース・ドレイン経路を有する第３電界効果トランジスタを有し、
前記リセット線は、前記第２の方向に配置される複数の前記画素の前記第３電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。 In claim 2,
A plurality of reset lines extending in the second direction;
A third field effect transistor having a source / drain path between a connection point between the first field effect transistor and the second field effect transistor and the first field effect transistor;
The active matrix image display device, wherein the reset line is connected to gates of the third field effect transistors of the plurality of pixels arranged in the second direction. 請求項２または３において、
前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数の信号線のいずれかにパルス状の前記制御信号が供給されるアクティブマトリクス画像表示装置。 In claim 2 or 3,
An active matrix image display device in which a pulsed control signal is supplied to any of the plurality of signal lines while an analog signal is supplied to any of the plurality of signal lines. 請求項２乃至４のいずれかにおいて、
前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数のリセット線のいずれかにパルス状の前記リセット信号が供給されるアクティブマトリクス画像表示装置。 In any of claims 2 to 4,
An active matrix image display device in which a pulsed reset signal is supplied to any of the plurality of reset lines while an analog signal is supplied to any of the plurality of signal lines. 請求項１乃至５のいずれかにおいて、
前記第１の方向が列方向であり、前記第２の方向が行方向であり、
１フレーム期間が、第１期間と第２期間とを有し、
前記第１期間では行ごとに異なる制御を行い、前期第２期間では複数の行に共通の制御を行うアクティブマトリクス画像表示装置。 In any one of Claims 1 thru | or 5,
The first direction is a column direction, and the second direction is a row direction;
One frame period has a first period and a second period,
An active matrix image display apparatus that performs different control for each row in the first period and performs control common to a plurality of rows in the second period of the previous period. 請求項６において、
前記第１期間に信号線に供給されるアナログ信号と前記第２期間に信号線に供給されるアナログ信号とは異なるアクティブマトリクス画像表示装置。 In claim 6,
An active matrix image display device in which an analog signal supplied to a signal line in the first period is different from an analog signal supplied to the signal line in the second period. 電源線と、第１の方向に延在し、アナログ信号を供給する複数の信号線と、有機発光ダイオードを有する複数の画素とを有するアクティブマトリクス画像表示装置において、
前記複数の画素のそれぞれは、前記信号線にそのソースを接続し、かつ前記有機発光ダイオードにそのドレインを接続する第１電界効果トランジスタと、一端を前記複数の信号線のいずれかに直接接続し、他端を前記第１電界効果トランジスタのゲートに接続する容量とを有し、
前記信号線と前記画素の前記第１電界効果トランジスタとは、入力スイッチを介することなく接続されるアクティブマトリクス画像表示装置。 In an active matrix image display device having a power supply line, a plurality of signal lines extending in a first direction and supplying an analog signal, and a plurality of pixels having an organic light emitting diode,
Each of the plurality of pixels has a first field effect transistor having a source connected to the signal line and a drain connected to the organic light emitting diode, and one end directly connected to any of the plurality of signal lines. A capacitor connecting the other end to the gate of the first field effect transistor,
The active matrix image display device, wherein the signal line and the first field effect transistor of the pixel are connected without an input switch. 請求項８において、
前記第１の方向と交差する第２の方向に延在する複数の制御線を有し、
前記複数の画素のそれぞれは、前記電源線と前記有機発光ダイオードとの間にソース・ドレイン経路を有する第２電界効果トランジスタを有し、
前記制御線は、前記第２の方向に配置される複数の前記画素の前記第２電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。 In claim 8,
A plurality of control lines extending in a second direction intersecting the first direction;
Each of the plurality of pixels includes a second field effect transistor having a source / drain path between the power line and the organic light emitting diode,
The active line image display device, wherein the control line is connected to gates of the second field effect transistors of the plurality of pixels arranged in the second direction. 請求項９において、
前記第２の方向に延在する複数のリセット線を有し、
前記前記第１電界効果トランジスタと前記第２電界トランジスタとの接続点と前記第１電界効果トランジスタとの間にソース・ドレイン経路を有する第３電界効果トランジスタを有し、
前記リセット線は、前記第２の方向に配置される複数の前記画素の前記第３電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。 In claim 9,
A plurality of reset lines extending in the second direction;
A third field effect transistor having a source / drain path between a connection point between the first field effect transistor and the second field effect transistor and the first field effect transistor;
The active matrix image display device, wherein the reset line is connected to gates of the third field effect transistors of the plurality of pixels arranged in the second direction. 請求項９または１０において、
前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数の信号線のいずれかにパルス状の前記制御信号が供給されるアクティブマトリクス画像表示装置。 In claim 9 or 10,
An active matrix image display device in which a pulsed control signal is supplied to any of the plurality of signal lines while an analog signal is supplied to any of the plurality of signal lines. 請求項９乃至１１のいずれかにおいて、
前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数のリセット線のいずれかにパルス状の前記リセット信号が供給されるアクティブマトリクス画像表示装置。 In any of claims 9 to 11,
An active matrix image display device in which a pulsed reset signal is supplied to any of the plurality of reset lines while an analog signal is supplied to any of the plurality of signal lines. 請求項８乃至１２のいずれかにおいて、
前記第１の方向が列方向であり、前記第２の方向が行方向であり、
１フレーム期間が、第１期間と第２期間とを有し、
前記第１期間では行ごとに異なる制御を行い、前期第２期間では複数の行に共通の制御を行うアクティブマトリクス画像表示装置。 In any one of Claims 8 thru | or 12.
The first direction is a column direction, and the second direction is a row direction;
One frame period has a first period and a second period,
An active matrix image display apparatus that performs different control for each row in the first period and performs control common to a plurality of rows in the second period of the previous period. 請求項１３において、
前記第１期間に信号線に供給されるアナログ信号と前記第２期間に信号線に供給されるアナログ信号とは異なるアクティブマトリクス画像表示装置。 In claim 13,
An active matrix image display device in which an analog signal supplied to a signal line in the first period is different from an analog signal supplied to the signal line in the second period.
JP2005178717A 2005-06-20 2005-06-20 Image display device Expired - Lifetime JP4100418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005178717A JP4100418B2 (en) 2005-06-20 2005-06-20 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005178717A JP4100418B2 (en) 2005-06-20 2005-06-20 Image display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001312116A Division JP3899886B2 (en) 2001-10-10 2001-10-10 Image display device

Publications (2)

Publication Number Publication Date
JP2005301305A JP2005301305A (en) 2005-10-27
JP4100418B2 true JP4100418B2 (en) 2008-06-11

Family

ID=35332819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005178717A Expired - Lifetime JP4100418B2 (en) 2005-06-20 2005-06-20 Image display device

Country Status (1)

Country Link
JP (1) JP4100418B2 (en)

Also Published As

Publication number Publication date
JP2005301305A (en) 2005-10-27

Similar Documents

Publication Publication Date Title
JP3899886B2 (en) Image display device
US10733933B2 (en) Pixel driving circuit and driving method thereof, display panel and display device
JP4982014B2 (en) Image display device
JP5081374B2 (en) Image display device
JP2004341144A (en) Image display device
JP2011112723A (en) Display device, method of driving the same and electronic equipment
JP2005004173A (en) Electro-optical device and its driver
TWI444956B (en) Display device and electronic device
US8847999B2 (en) Display device, method for driving the same, and electronic unit
JP2012058274A (en) Display device
JP4596176B2 (en) Image display device
JP2016009156A (en) Gate driver circuit and el display device
JP6417608B2 (en) Image display device and image display device driving method.
JP5094929B2 (en) Image display device and driving method of image display device
US20110109817A1 (en) Display device, method of driving the same, and electronic unit
JP4100418B2 (en) Image display device
JP2012168358A (en) Display device, driving method of display device, and electronic apparatus
JP2010276734A (en) Display device, method for driving the display device and electronic equipment

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4100418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250