JP4095198B2

JP4095198B2 - Liquid crystal display

Info

Publication number: JP4095198B2
Application number: JP11636999A
Authority: JP
Inventors: 將人原; 守宇佐美
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-04-23
Filing date: 1999-04-23
Publication date: 2008-06-04
Anticipated expiration: 2019-04-23
Also published as: JP2000305062A

Description

【０００１】
【発明の属する技術分野】
本発明は、単純マトリックス型の液晶表示装置であって、クロストークが低減され表示品質の良好なものに関する。
【０００２】
【従来の技術】
従来の単純マトリックス型の液晶表示装置（Liquid Crystal Display：ＬＣＤ）において、信号線駆動波形（以下、信号パルスともいう）の切り換わりにより発生する境界横クロストークを低下させる手段として、一走査電極線における表示データの切り換わり数をカウントし、前記カウント数に基づき走査電極線（以下、走査線と略す）に印加される走査線駆動波形（以下、走査パルス，選択パルスともいう）の実効電圧値を補正するものが提案されている（従来例１：特開平１０−１３３１６８号公報参照）。
【０００３】
上記従来例１について以下に説明する。図３は、単純マトリックス型のＬＣＤであって、走査線駆動波形を補正することによりクロストークを補償し低減させるものである。同図において、５１は液晶パネルにおける信号電極線（以下、信号線と略す）、５２は走査線である。前記信号線５１と走査線５２は、ガラス基板等からなる２枚の基板上に複数略平行に各々形成されており、信号線５１と走査線５２とが対向しかつ直交する状態で液晶層を介して、前記２枚の基板を接合させることで、マトリックス状に画素５０を形成する。そして、同図に示すように、信号線５１と走査線５２は抵抗負荷となり、画素５０は負荷容量となる。
【０００４】
また、５３は信号線駆動回路（以下、信号側ドライバともいう）であり、駆動用ＩＣ等を内蔵し各信号線５１を表示データに基づき駆動する。５４は走査線駆動回路（以下、走査側ドライバともいう）であり、駆動用ＩＣ等を内蔵し各走査線５２を表示データに基づき駆動する。５５は電源回路であり、信号線駆動回路５３及び走査線駆動回路５４に対し、それぞれ所定の電源電圧を供給する。５６は制御回路であり、表示データ及び同期信号等の所定の制御信号を各回路ブロックに供給する。
【０００５】
５９は計数回路であり、制御回路５６から伝送されてくる表示データのうち、画素５０をオンさせるデータについて着目し、一走査期間におけるオン数を計数する。また、計数回路５９は一つ前の一走査期間でのオン数も記憶しており、隣接する２つの走査期間におけるオン数の差をとることにより、ある走査期間から次の走査期間に移った際の信号線駆動波形の切り換わり本数を計数する。
【０００６】
また、５８は演算回路であり、計数回路５９で得た信号線駆動波形の切り換わり本数に基づき所定の演算を施す。例えば、信号線駆動波形による微分波形歪みの方向が走査線駆動波形と同極性の場合、即ち信号線駆動波形の切り換わり本数においてオンからオフへの切り換わり数が多い場合、演算回路５８は一走査あたりにおける実効電圧を小さくするため、走査線駆動波形のパルス幅を小さくするように演算する。
【０００７】
更に、５７はパルス幅制御信号発生回路であり、演算回路５８の演算結果に従って走査線駆動波形のパルス幅を広めたり、又は狭めたりするパルス幅制御信号を発生し、走査線駆動回路５４に入力する。具体的には、信号線駆動波形による微分波形歪み方向が走査線駆動波形と同極性の場合、同じタイミングで選択される走査線上の画素５０に印加される実効電圧は、本来の電圧より大きくなる。このとき、パルス幅制御信号により走査パルスのパルス幅を狭くすることによって、実効電圧を補償することができる。
【０００８】
このようなＬＣＤの基本動作の詳細について以下に説明する。図４は、図７の表示パターンを表示する場合の走査線９１に関する各制御信号及び駆動波形を示したタイミングチャート、図５は図７の走査線９４に関する各制御信号及び駆動波形を示したタイミングチャート、図６は図７の走査線９５に関する各制御信号及び駆動波形を示したタイミングチャートである。尚、液晶の駆動方法としてはＡＰ法が用いられており、液晶に直流電圧を常時印加しないように１フレーム（１描画期間）毎に又は数走査期間毎に印加電圧の極性を反転させて駆動する。図４の交流化制御信号６３に示すように、電源回路５５から供給される液晶駆動電圧は、その極性を正極性と負極性に交互に反転させる。
【０００９】
そして、ＶＨは正極性での走査線選択電圧、ＶＬは負極性での走査線選択電圧、ＶＭは走査線非選択電圧（以下、非選択電圧ＶＭとする）である。また、Ｖ０は正極性における信号線選択電圧でかつ負極性での信号線非選択電圧、Ｖ１は負極性での信号線選択電圧でかつ正極性での信号線非選択電圧である。また、ＶＨ＞Ｖ０＞ＶＭ＞Ｖ１＞ＶＬの関係にあり、Ｖ０−ＶＭ＝ＶＭ−Ｖ１，ＶＨ−ＶＭ＝ＶＭ−ＶＬである。
【００１０】
まず、図３のブロック回路図を用いて説明すると、走査線駆動回路５４は画面上側より走査線５２を一本ずつ順に走査し、走査線選択電圧ＶＨ，ＶＬ又は走査線非選択電圧ＶＭを各走査線５２に入力する。信号線駆動回路５３は、走査しようとする走査線５２上の画素の表示状態に応じて、各信号線５１に所定の信号パルスを印加することにより、線順次駆動を行う。このとき、液晶の交流化極性が正極性の時、走査線駆動回路５４は走査する走査線５２に対しては正極性の走査線選択電圧ＶＨを印加し、残りの走査線５２には非選択電圧ＶＭを印加する。また、信号線駆動回路５３は、走査する走査線５２上の画素のうちオン画素の信号線５１についてはＶ１を、オフ画素の信号線５１には電圧Ｖ０を印加する。
【００１１】
一方、液晶の交流化極性が負極性の時、走査線駆動回路５４は走査する走査線５２に対しては負極性の走査線選択電圧ＶＬを印加し、残りの走査線５２には非選択電圧ＶＭを印加する。また、信号線駆動回路５３は、走査する走査線５２上の画素のうちオン画素の信号線５１についてはＶ０を、オフ画素の信号線５１には電圧Ｖ１を印加する。
【００１２】
次に、図４を用いてＬＣＤの制御信号及び駆動波形について詳細に説明する。フレーム信号６１は１フレーム（一画面描画）の開始タイミングを規定する信号であり、あるフレーム信号６１から次のフレーム信号６１までの期間をフレーム期間６８といい、フレーム期間６８で一画面の描画を終える。走査クロック信号６２は、フレーム期間６８を走査線数又はそれ以上の数で分割した制御信号であり、次のパルスまでの期間は一走査あたりの走査期間６９である。交流化制御信号６３は液晶に印加する駆動信号の極性をフレーム期間６８毎に反転させ、液晶に直流電圧が印加されないように制御する信号である。尚、同図ではフレーム期間６８毎に極性を反転させているが、走査線５２毎に交流化制御を行う方法もある。また、７０はパルス幅制御信号（ＤＩＳＰ信号）であり、各走査期間６８内において走査線駆動波形を制御するロジック信号である。
【００１３】
また、走査線駆動回路５４（図３）は、走査クロック信号６２によってフレーム信号６１を取り込み、走査対象の走査線５２を順次シフトすることによって各走査線５２を一本ずつ順に走査し、走査線５２に対し走査パルスを入力する。ここで、走査線駆動波形６４は図７の走査線９１のそれを示し、信号線駆動波形６５は図７の信号線９２のそれであり、信号線駆動波形６６は図７の信号線９３のそれを示す。各画素には、信号線駆動波形と走査線駆動波形との差分電圧が印加されることになる。
【００１４】
次に、上記従来例１で提案されているように、信号線駆動波形の切り換わり時の電磁結合により信号線から走査線に誘導ノイズが生じた場合に、走査線駆動波形の実効電圧値を補正する方法について、詳細に説明する。
【００１５】
図３に示すように、制御回路５６から伝送された表示データは、シリアルに計数回路５９に送られてくる。計数回路５９はデジタル回路によるカウンタ等を有し、走査クロック信号６２によってリセットされ、表示オンデータが送られてくる毎に加算し、走査期間６９終了後各走査線５２上の表示オンデータの数を出力する。また、計数回路５９は一つ前の一走査期間６９での表示オンデータの数も記憶しており、二つの表示オンデータの数の差をとることにより、一走査期間前からの信号線駆動波形の切り換わり数をカウントする。尚、信号線駆動波形の切り換わり数をカウントするために、表示オフデータの数をカウントしても符号が反転するのみで、同様の結果が得られる。即ち、信号線駆動波形の切り換わり数が計算できれば他の方法を用いてもよい。また、階調濃淡データに関しても同様の計数が可能である。
【００１６】
そして、演算回路５８は、計数回路５９によって計数された走査対象の走査線５２上の表示オンデータの数、及び、一つ前に走査した走査線５２上の表示オンデータの数を入力し、これら２種の表示オンデータ数の差をとることにより信号線駆動波形の切り換わり数を演算し、更に所定の演算を施して演算結果を得る。所定の演算に関しては、ＲＯＭ等を用いた演算テーブル、又はデジタル演算回路等により行う。また、パルス幅制御信号発生回路５７は、演算回路５８の演算結果に応じて、走査パルスのパルス幅を広めたり、狭めたりするパルス幅制御信号７０（図４）を発生する。前記パルス幅制御信号発生回路５７は、デジタル回路によるダウンカウンタ等で構成され、演算回路５８の演算結果を初期値として取り込み、クロック信号によって初期値を減算（ダウンカウント）することで容易に実現できる。
【００１７】
また、走査線駆動回路５４は、パルス幅制御信号７０が例えばＬレベルの時、走査する走査線５２に対して正極性では走査線選択電圧ＶＨを、一方負極性の場合には走査線選択電圧ＶＬを印加する。一方、パルス幅制御信号７０がＨレベルの時、走査する走査線５２に対して走査線非選択電圧ＶＭを印加する。また、走査線駆動回路５４は、走査しない走査線５２に対しては、パルス幅制御信号７０の状態によらず非選択電圧ＶＭを入力するように動作する。
【００１８】
ここで、演算回路５８の所定の演算とは、信号線駆動波形の切り換わりによる微分波形歪みが走査線駆動波形と同極性ならば、走査線駆動波形のパルス幅を狭くするよう補正し、その際、切り換わり数が多ければ補正量を大きくするものであり、前記演算結果に基づいてパルス幅制御信号７０を発生する。この場合、各走査線５２に与えられる走査線駆動波形のパルス幅と、信号線駆動波形の切り換わり数との関係は、前記所定の演算で変更することが可能である。
【００１９】
また、信号線駆動波形が切り換わらない状態、例えば全部の画素をオン状態とする全白パターンの場合でも、パルス幅制御信号７０により走査パルスの休止期間が存在する。従って、全白パターンを基準に走査パルスの休止期間を予め設定し、この休止期間、即ちパルス幅制御信号７０がＨレベルの期間を増加又は減少させることにより、走査パルスのパルス幅を減少または増加させる。
【００２０】
上記構成において、歪みの発生するタイミングと同時に走査パルスが印加される走査線５２上、即ち図７の表示パターンでいうと、表示ライン９４，９５上の走査線駆動波形は、図５に示す走査線駆動波形７４及び図６に示す走査線駆動波形８４のようになる。従って、パルス幅制御信号７９，８９のパルス幅を制御することにより、走査パルス上に乗った歪み波形による境界横クロストークの発生を防止するように実効電圧を補正し、その結果所定の輝度からのずれ等を補償することができる。
【００２１】
尚、図５において、７１はフレーム信号、７２は走査クロック信号、７３は交流化制御信号、７５，７６は信号線駆動波形、７８はフレーム期間、７９はパルス幅制御信号であり、図６において、８１はフレーム信号、８２は走査クロック信号、８３は交流化制御信号、８５，８６は信号線駆動波形、８７はフレーム期間、８９はパルス幅制御信号である。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記従来例１では、一走査期間の先頭部分に休止期間を設け実効電圧値を補正している。しかし、このような補正方法では、前段の走査線での表示データと走査対象の走査線での表示データとを比較し、それらの差分に基づき走査対象の走査期間の先頭部分を補償することはできるが、走査パルスの鈍り及び歪みは走査期間の後端部分にも存在しており、前記後端部分の補正を行うことはできなかった。故に、上記従来例１では走査パルスが十分に補正されているとはいえなかった。
【００２３】
従って、本発明は上記事情に鑑みて完成されたものであり、その目的は走査線駆動波形の先頭部分及び後端部分において、走査線駆動波形の鈍り、及び信号線駆動波形の切り換わりによる境界横クロストークに起因する波形歪みを補償することで、実効電圧を補正し、その結果所望の輝度からのずれ等の表示不良を解消することにある。
【００２４】
【課題を解決するための手段】
本発明の第１の側面に係る液晶表示装置は、複数の走査線を設けた第一の透明基板と、複数の信号線を設けた第二の透明基板とを有し、液晶層を介して平面視で交差するように前記走査線と前記信号線とを対向配置させてなる単純マトリックス型の液晶表示装置であって、第１走査期間の表示オフデータ数のカウント結果により付加される補償パルスの期間を補償パルスＹ２幅とし、前記第１走査期間より一走査期間前の第２走査期間と該第１走査期間との表示オフデータの切り換わり数によって決定される補償パルスの期間を補償パルスＹ１ａ幅とし、前記第１走査期間より一走査期間後の第３走査期間と該第１走査期間との表示オフデータの切り換わり数によって決定される補償パルスの期間を補償パルスＹ１ｂ幅とする場合、前記補償パルスＹ２幅および前記補償パルスＹ１ａ幅の非選択電位を前記第１走査期間の先頭部分に付加し、且つ、前記補償パルスＹ１ｂ幅の非選択電位を前記第１走査期間の後端部分に付加する制御手段を更に有することを特徴とする。本発明の第２の側面に係る液晶表示装置は、複数の走査線を設けた第一の透明基板と、複数の信号線を設けた第二の透明基板とを有し、液晶層を介して平面視で交差するように前記走査線と前記信号線とを対向配置させてなる単純マトリックス型の液晶表示装置であって、第１走査期間の表示オンデータ数のカウント結果により付加される補償パルスの期間を補償パルスＹ２幅とし、前記第１走査期間より一走査期間前の第２走査期間と該第１走査期間との表示オンデータの切り換わり数によって決定される補償パルスの期間を補償パルスＹ１ａ幅とし、前記第１走査期間より一走査期間後の第３走査期間と該第１走査期間との表示オンデータの切り換わり数によって決定される補償パルスの期間を補償パルスＹ１ｂ幅とする場合、前記補償パルスＹ２幅および前記補償パルスＹ１ａ幅の非選択電位を前記第１走査期間の先頭部分に付加し、且つ、前記補償パルスＹ１ｂ幅の非選択電位を前記第１走査期間の後端部分に付加する制御手段を更に有することを特徴とする。本発明の第１および第２の側面に係る液晶表示装置において、前記補償パルスＹ２幅と前記補償パルスＹ１ａと前記補償パルスＹ１ｂ幅との合計期間は、一走査期間の１０％以下に設定するのが好ましい。
【００２５】
本発明は、上記構成により、走査対象の走査線Ｓ２の走査線駆動波形の先頭部分及び後端部分において、走査線駆動波形の鈍り、及び信号線駆動波形の切り換わりによる境界横クロストークに起因する波形歪みを補償することで、実効電圧を補正し、その結果所望の輝度からのずれ等の表示不良を解消することができる。
【００２６】
本発明の作用について以下に詳細に説明する。境界横クロストークは、信号線における表示データの切り換わりによる微分波形歪みが後段の走査線に影響を与えるものと、前段の走査線に影響を与えるものの２種類存在する。
【００２７】
まず、後段の走査線に影響を与える場合について、図８（ａ），（ｂ）に示す。ｎライン目の走査線とｎ＋１ライン目の走査線とで、表示データが一斉に変化したとすると、ｎ＋１ライン目の走査線での走査パルスは（ａ），（ｂ）のようになる。
【００２８】
（ａ）において、表示データ（ＤＡＴＡ）はオンからオフに変化しており、走査パルスと微分波形歪み方向は同極性となり、矢印に示す如く走査パルスの先頭部分は上向きに引き上げられる。その結果、表示データの変化がない場合の走査パルスよりも実効電圧（走査パルスの面積）が大きくなり、ｎ＋１ライン目の走査線だけが他の走査線よりも明るく見えることになる。
【００２９】
（ｂ）において、表示データ（ＤＡＴＡ）はオフからオンに変化しており、走査パルスと微分波形歪み方向は逆極性となり、矢印に示す如く走査パルスの先頭部分は下向きに引き下げられる。その結果、表示データの変化がない場合の走査パルスよりも実効電圧（走査パルスの面積）が小さくなり、ｎ＋１ライン目の走査線だけが他の走査線よりも暗く見えることになる。
【００３０】
次に、境界横クロストークが前段の走査線に影響を与える場合について、図９（ａ），（ｂ）に示す。同図に示すように、ｎライン目の走査線とｎ＋１ライン目の走査線とで、表示データが一斉に変化したとすると、ｎライン目の走査線での走査パルスは、走査期間が終わってもすぐに非選択電位に落ちることはなく、曲線を描きながら非選択電位に降下する、所謂波形の鈍りが存在する。
【００３１】
（ａ）において、表示データ（ＤＡＴＡ）はオンからオフに変化しており、走査パルスと微分波形歪み方向は同極性となり、矢印に示す如く走査パルスの後端部分は上向きに引き上げられる。その結果、表示データの変化がない場合の走査パルスよりも実効電圧（走査パルスの面積）が大きくなり、ｎライン目の走査線だけが他の走査線よりも明るく見えることになる。
【００３２】
（ｂ）において、表示データ（ＤＡＴＡ）はオフからオンに変化しており、走査パルスと微分波形歪み方向は逆極性となり、矢印に示す如く走査パルスの後端部分は下向きに引き下げられる。その結果、表示データの変化がない場合の走査パルスよりも実効電圧（走査パルスの面積）が小さくなり、ｎライン目の走査線だけが他の走査線よりも暗く見えることになる。
【００３３】
次に、本発明により上記境界横クロストークを補償する制御について以下に説明する。上記した実効電圧の変化を打ち消すように補償すれば境界横クロストークの影響は解消できるが、本発明では走査パルスの先頭部分及び後端部分でその幅を変化させることで実効電圧を補正する。即ち、実効電圧が大きくなったときは走査パルスの幅を狭め、実効電圧が小さくなったときは走査パルスの幅を広げる。この場合、従来、走査パルスはＬＯＡＤ信号及びＤＩＳＰ信号との関係で、その幅を狭めることは容易だが広げることは困難であった。従って、図１０（ａ）に示すように、表示データが変化しない場合にも走査パルス幅を狭めておくのが良い。この狭める幅は、ＤＩＳＰ信号幅を広げることで調整でき、一走査期間の０％より大きく１０％以下の範囲内に設定するのが良く、その場合走査パルス全体の実効電圧が低下し過ぎることがない。
【００３４】
まず、図１０は、走査パルスの先頭部分で走査パルスと微分波形歪み方向が同極性であり、実効電圧が大きくなった場合の制御を示す。（ａ）は表示データが変化しない場合の走査パルスであり、ＤＩＳＰ信号により予めその幅が狭められている。（ｂ）は、走査パルスと微分波形歪み方向が同極性なため、実効電圧が大きくなった様子を示す。（ｃ）は、ＤＩＳＰ信号のＬ（Ｌｏｗ）レベルを広げることで走査パルスの先頭部分でその幅を狭め、実効電圧を（ａ）と同程度になるよう制御する様子を示したものである。
【００３５】
次に、図１１は、走査パルスの先頭部分で走査パルスと微分波形歪み方向が逆極性であり、実効電圧が小さくなった場合の制御を示す。（ａ）は、走査パルスと微分波形歪み方向が逆極性なため、実効電圧が小さくなった様子を示す。（ｂ）は、ＤＩＳＰ信号のＬ（Ｌｏｗ）レベルを狭めることで走査パルスの先頭部分でその幅を広くし、実効電圧を補正制御する様子を示したものである。
【００３６】
また、図１２は、走査パルスの後端部分で走査パルスと微分波形歪み方向が同極性であり、実効電圧が大きくなった場合の制御を示す。（ａ）は、走査パルスと微分波形歪み方向が同極性なため、実効電圧が大きくなった様子を示す。（ｂ）は、ＤＩＳＰ信号のＬ（Ｌｏｗ）レベルを広げることで走査パルスの後端部分でその幅を狭め、実効電圧を補正制御する様子を示したものである。
【００３７】
更に、図１３は、走査パルスの後端部分で走査パルスと微分波形歪み方向が逆極性であり、実効電圧が小さくなった場合の制御を示す。（ａ）は、走査パルスと微分波形歪み方向が逆極性なため、実効電圧が小さくなった様子を示す。（ｂ）は、ＤＩＳＰ信号のＬ（Ｌｏｗ）レベルを狭めることで走査パルスの後端部分でその幅を広げ、実効電圧を補正制御する様子を示したものである。
【００３８】
【発明の実施の形態】
本発明のＬＣＤについて以下に説明する。本発明のＬＣＤの基本構成は、複数（例えば２４０本）の走査線を設けたガラス等からなる第一の透明基板と、複数（例えば３２０本）の信号線を設けたガラス等からなる第二の透明基板とを有し、前記走査線と信号線とを対向させかつ交差（直交）させた状態でネマチック液晶等の液晶層を介して、第一の透明基板と第二の透明基板とを接合した単純マトリックス型のＬＣＤである。
【００３９】
図１は、本発明のＬＣＤのブロック回路図である。同図において、１は表示データ及び同期信号等の制御信号を各装置に供給する制御回路、２は走査対象の走査線Ｓ２における表示データのオフデータの加算、及び前段の走査線Ｓ１と後段の走査線Ｓ３の加算結果の比較演算を行う演算回路、３は演算回路２の演算結果に応じて補償すべきパルス幅をデコードする補償パルスデコーダ、４は補償パルスデコーダ３で設定された補償パルス幅をＤＩＳＰ信号からＨ（Ｈｉｇｈ）レベルを削るタイミングを制御するタイミング制御回路である。ここで、本発明の制御手段は、制御回路１，演算回路２，補償パルスデコーダ３，タイミング制御回路４に相当し、特に補償パルスデコーダ３，タイミング制御回路４が本発明の特徴的な部分である。
【００４０】
また、５は走査側ドライバ６及び信号側ドライバ７に各電圧レベルを供給する電源、６は補償パルス幅を付加又は差し引いたＤＩＳＰ信号（以下、補償ＤＩＳＰ信号という）に基づいて液晶パネル８に走査パルスを印加する走査側ドライバ、７は表示データに基づいて液晶パネル８に信号パルスを印加する信号側ドライバである。
【００４１】
図２は、本発明における補償ＤＩＳＰ信号のタイミングを説明するタイミングチャートである。同図において、フレーム信号２１はフレームの開始タイミングを示す信号であり、フレーム信号２１から次のフレーム信号２１までの期間をフレーム期間２９といい、フレーム期間２９で一画面の描画を終える。走査クロック信号２２は、フレーム期間２９を走査線数又はそれ以上の数で分割した制御信号であり、次のパルスまでの期間は一走査期間を表す。補償ＤＩＳＰ信号２３は、画面表示が全白のときの補償ＤＩＳＰ信号であり、表示データの切り換わり数がない状態でも境界横クロストーク補償用の補償パルス（以下、補償パルスＹ１ａ，Ｙ１ｂとする）がＤＩＳＰ信号に付加されている。補償ＤＩＳＰ信号２４は、画面表示が図９のような場合の補償ＤＩＳＰ信号で横ラインクロストーク補償用の補償パルス（以下、補償パルスＹ２とする）と補償パルスＹ１ａが共に付加されている。
【００４２】
また、３０は走査期間２６において表示オフデータ数のカウント結果により付加された補償パルスＹ２幅、３１は走査期間２６と走査期間２７の表示データの比較によって走査期間２６に加えられた補償パルスＹ１ａ幅、３２は走査期間２６と走査期間２８の表示データの比較によって走査期間２６に加えられた補償パルスＹ１ｂ幅である。上記補償パルスＹ１ａ幅，補償パルスＹ１ｂ幅及び補償パルスＹ２幅は、走査パルスを非選択電位とする所定期間に相当し、Ｙ１ａ幅＋Ｙ１ｂ幅＋Ｙ２幅の合計を一走査期間の１０％以下とするのが好ましく、１０％を超えると走査パルスの実効電圧が低下しすぎ所望の輝度が得られなくなる。
【００４３】
Ｙ１ａ幅，Ｙ１ｂ幅，Ｙ２幅について、より具体的には、例えばＳＶＧＡ｛Super Video Graphycs Array，８００×（Ｒ，Ｇ，Ｂ）×６００ドット｝の液晶パネルの場合、横ラインクロストーク補償用の補償パルスＹ２幅は、表示オフデータ数が０〜２４００であるのに対し０〜９００ｎｓであり、表示オフデータ数を１２７ずつで区切ったときＹ２幅は５０ｎｓずつ変化させるのが良い。また、境界横クロストーク補償用の補償パルスＹ１ａ幅は、表示オフデータ数が−２４００〜２４００であるのに対し７５〜５２５ｎｓであり、表示オフデータ数を大部分２５５ずつで区切ったときＹ１ａ幅は２５ｎｓ，５０ｎｓずつ交互に変化させるのが良い。境界横クロストーク補償用の補償パルスＹ１ｂ幅は、表示オフデータ数が−２４００〜２４００であるのに対し１７５〜５５０ｎｓであり、表示オフデータ数を大部分５１１ずつで区切ったときＹ１ａ幅は５０ｎｓ，２５ｎｓずつ交互に変化させるのが良い。
【００４４】
次に、上記構成のＬＣＤの駆動方法について説明する。このＬＣＤでは、制御回路１より出力された表示データはシリアルに演算回路２に伝送される。演算回路２はデジタル演算回路を有し、走査クロック信号によってリセットされ、表示オフデータが送られてくる毎に加算し、次の走査クロック信号が入力されるまでに一走査線分の表示オフデータ数を出力する。また、演算回路２は一つ前の一走査期間での表示オフデータ数を保存しておく機能を有しており、走査対象の走査線Ｓ２の表示オフデータ数と前段の走査線Ｓ１の表示オフデータ数を比較することにより、一走査期間前からの信号線駆動波形の切り換わり数をカウントする。この場合、信号線駆動波形の切り換わり数をカウントするため、別に表示オンデータの個数をカウントしても符号が反転するのみであり、同様の結果を得ることができる。
【００４５】
補償パルスデコーダ３は、演算回路２の演算結果をデコードし、ＤＩＳＰ信号から削る補償パルスの幅を設定する。タイミング制御回路４は、補償パルスデコーダ３で設定された補償パルス幅をＤＩＳＰ信号からＨレベルを削り取るタイミングを制御する。本発明では、図２に示すように、表示期間２６の表示オフデータ数のカウント結果によって加えられる補償パルスＹ２幅は、表示期間２６の先頭に付加し、表示期間２７と表示期間２６の表示オフデータの切り換わり数によって決定される補償パルスＹ１ａ幅は表示期間２６の先頭に付加され、表示期間２６と表示期間２８の表示オフデータの切り換わり数によって決まる補償パルスＹ１ｂ幅は表示期間２６の最後に付加されている。即ち、走査パルスの先頭部分には（Ｙ１ａ＋Ｙ２）幅の非選択電位が印加され、後端部分にはＹ１ｂ幅の非選択電位が印加される。
【００４６】
このようにして生成された補償ＤＩＳＰ信号は、走査側ドライバ６に送られ、各走査線の表示期間を制御することでクロストークの発生を抑制し、良好な表示品位を得ることができる。
【００４７】
そして、上記構成において、図１０（ｂ）のように表示データが変化し走査パルスの実効電圧（走査パルス面積）が増大する方向に変形した場合、補償パルスＹ１ａ，Ｙ１ｂ，Ｙ２を加えることにより図１０（ｃ）のように走査パルスを補正することで、表示データの変化がない場合の走査パルス｛図１０（ａ）｝にほぼ一致させることができ、従来よりもきわめて精度の高い補正ができた。
【００４８】
本発明において、演算回路２を高速化することで、走査パルスの後端部分にも（Ｙ１ｂ＋Ｙ２）幅の非選択電位を印加して補正することもできる。
【００４９】
また、本発明のＬＣＤは、ＳＴＮ（Super Twisted Nematic ）型，ＴＮ（Twisted Nematic ）型，強誘電性液晶型，反強誘電性液晶型，双安定性液晶型等の種々の単純マトリックス型のものに適用できる。
【００５０】
かくして、本発明は、走査線Ｓ２の走査線駆動波形の先頭部分及び後端部分において、走査線駆動波形の鈍り、及び信号線駆動波形の切り換わりによる境界横クロストークに起因する波形歪みを補償することで、実効電圧値を補正し、その結果所望の輝度からのずれ等の表示不良を解消するという作用効果を有する。
【００５１】
尚、本発明は上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更は何等差し支えない。
【００５２】
【発明の効果】
本発明は、走査線Ｓ２での信号線駆動波形の切り換わり数、及び走査線Ｓ２より前段の走査線Ｓ１での信号線駆動波形の切り換わり数と走査線Ｓ２での信号線駆動波形の切り換わり数との差に基づいて、走査線Ｓ２の走査線駆動波形の先頭部分を所定期間非選択電位とし、かつ走査線Ｓ２での信号線駆動波形の切り換わり数に基づいて、走査線Ｓ２の走査線駆動波形の後端部分を所定期間非選択電位とする制御手段を設けたことにより、走査線Ｓ２の走査線駆動波形の先頭部分及び後端部分で、走査線駆動波形の鈍り及び信号線駆動波形の切り換わりによる境界横クロストークに起因する波形歪みを補償することで実効電圧変化を補正し、その結果所望の輝度からのずれ等の表示不良を解消する、という作用効果を有する。
【図面の簡単な説明】
【図１】本発明のＬＣＤの構成を示すブロック回路図である。
【図２】図１のＬＣＤの補償ＤＩＳＰ信号のタイミングを説明するタイミングチャートである。
【図３】従来の境界横クロストーク補償手段を有するＬＣＤのブロック回路図である。
【図４】図７の表示パターンに関し、従来のＬＣＤの制御信号及び駆動波形を示すタイミングチャートである。
【図５】図７の表示パターンに関し、従来のＬＣＤの制御信号及び駆動波形を示すタイミングチャートである。
【図６】図７の表示パターンに関し、従来のＬＣＤの制御信号及び駆動波形を示すタイミングチャートである。
【図７】画面中央部分を全黒表示する場合の表示パターン図である。
【図８】境界横クロストークを説明するもので、（ａ）は表示データの切り換わりによる微分波形歪み方向と走査パルスが同極性の場合に走査パルス先頭部分で実効電圧が大きくなることを示す波形図、（ｂ）は微分波形歪み方向と走査パルスが逆極性の場合に走査パルス先頭部分で実効電圧が小さくなることを示す波形図である。
【図９】境界横クロストークを説明するもので、（ａ）は微分波形歪み方向と走査パルスが同極性の場合に走査パルス後端部分で実効電圧が大きくなることを示す波形図、（ｂ）は微分波形歪み方向と走査パルスが逆極性の場合に走査パルス後端部分で実効電圧が小さくなることを示す波形図である。
【図１０】境界横クロストークの補償制御を説明するもので、（ａ）は表示データが変化しない場合の走査パルスの波形図、（ｂ）は微分波形歪み方向と走査パルスが同極性の場合に走査パルス先頭部分で実効電圧が大きくなることを示す波形図、（ｃ）は走査パルス先頭部分を非選択電位にすることで実効電圧を補正したものの波形図である。
【図１１】境界横クロストークの補償制御を説明するもので、（ａ）は微分波形歪み方向と走査パルスが逆極性の場合に走査パルス先頭部分で実効電圧が小さくなることを示す波形図、（ｂ）は走査パルス先頭部分の非選択電位期間を狭めることで実効電圧を補正したものの波形図である。
【図１２】境界横クロストークの補償制御を説明するもので、（ａ）は微分波形歪み方向と走査パルスが同極性の場合に走査パルス後端部分で実効電圧が大きくなることを示す波形図、（ｂ）は走査パルス後端部分の非選択電位期間を広げることで実効電圧を補正したものの波形図である。
【図１３】境界横クロストークの補償制御を説明するもので、（ａ）は微分波形歪み方向と走査パルスが逆極性の場合に走査パルス後端部分で実効電圧が小さくなることを示す波形図、（ｂ）は走査パルス後端部分の非選択電位期間を狭めることで実効電圧を補正したものの波形図である。
【符号の説明】
１：制御回路
２：演算回路
３：補償パルスデコーダ
４：タイミング制御回路
６：走査側ドライバ
７：信号側ドライバ
８：液晶パネル
Ｓ１：前段の走査線
Ｓ２：走査対象の走査線
Ｓ３：後段の走査線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a simple matrix type liquid crystal display device that has reduced crosstalk and good display quality.
[0002]
[Prior art]
One scanning electrode line is used as a means of reducing the boundary lateral crosstalk generated by switching of a signal line driving waveform (hereinafter also referred to as a signal pulse) in a conventional simple matrix type liquid crystal display (LCD). The effective voltage value of the scanning line drive waveform (hereinafter also referred to as scanning pulse or selection pulse) applied to the scanning electrode line (hereinafter referred to as scanning line) based on the count number. Has been proposed (conventional example 1: see Japanese Patent Laid-Open No. 10-133168).
[0003]
The conventional example 1 will be described below. FIG. 3 shows a simple matrix type LCD that compensates and reduces crosstalk by correcting the scanning line driving waveform. In the figure, 51 is a signal electrode line (hereinafter abbreviated as a signal line) in the liquid crystal panel, and 52 is a scanning line. A plurality of the signal lines 51 and the scanning lines 52 are formed substantially in parallel on two substrates made of a glass substrate or the like, and the liquid crystal layer is formed with the signal lines 51 and the scanning lines 52 facing each other and orthogonal to each other. Thus, the pixels 50 are formed in a matrix by bonding the two substrates. As shown in the figure, the signal line 51 and the scanning line 52 serve as resistance loads, and the pixel 50 serves as a load capacity.
[0004]
Reference numeral 53 denotes a signal line driving circuit (hereinafter also referred to as a signal-side driver), which incorporates a driving IC and drives each signal line 51 based on display data. Reference numeral 54 denotes a scanning line driving circuit (hereinafter also referred to as a scanning side driver), which includes a driving IC and the like, and drives each scanning line 52 based on display data. A power supply circuit 55 supplies a predetermined power supply voltage to the signal line driving circuit 53 and the scanning line driving circuit 54, respectively. A control circuit 56 supplies predetermined control signals such as display data and a synchronization signal to each circuit block.
[0005]
Reference numeral 59 denotes a counting circuit, which focuses on the data for turning on the pixel 50 among the display data transmitted from the control circuit 56, and counts the number of ONs in one scanning period. The counting circuit 59 also stores the number of ONs in the immediately preceding one scanning period, and moves from one scanning period to the next scanning period by taking the difference in the number of ONs in two adjacent scanning periods. The number of switching signal line drive waveforms at the time is counted.
[0006]
Reference numeral 58 denotes an arithmetic circuit, which performs a predetermined calculation based on the number of switching signal line drive waveforms obtained by the counting circuit 59. For example, when the direction of the differential waveform distortion due to the signal line driving waveform is the same polarity as the scanning line driving waveform, that is, when the number of switching of the signal line driving waveform is large, the number of switching from on to off is large. In order to reduce the effective voltage per scan, calculation is performed so as to reduce the pulse width of the scan line drive waveform.
[0007]
Further, 57 is a pulse width control signal generating circuit, which generates a pulse width control signal for widening or narrowing the pulse width of the scanning line driving waveform in accordance with the calculation result of the arithmetic circuit 58 and inputs it to the scanning line driving circuit 54. To do. Specifically, when the differential waveform distortion direction due to the signal line drive waveform is the same polarity as the scan line drive waveform, the effective voltage applied to the pixels 50 on the scan line selected at the same timing is larger than the original voltage. . At this time, the effective voltage can be compensated by narrowing the pulse width of the scanning pulse by the pulse width control signal.
[0008]
Details of the basic operation of the LCD will be described below. 4 is a timing chart showing control signals and drive waveforms related to the scanning line 91 when the display pattern of FIG. 7 is displayed, and FIG. 5 is a timing chart showing control signals and drive waveforms related to the scan line 94 shown in FIG. FIG. 6 is a timing chart showing control signals and drive waveforms related to the scanning line 95 of FIG. Note that the AP method is used as a driving method of the liquid crystal, and the driving is performed by reversing the polarity of the applied voltage every frame (one drawing period) or every several scanning periods so that a DC voltage is not constantly applied to the liquid crystal. To do. As shown in the AC control signal 63 of FIG. 4, the liquid crystal drive voltage supplied from the power supply circuit 55 reverses the polarity alternately between positive polarity and negative polarity.
[0009]
VH is a scanning line selection voltage having a positive polarity, VL is a scanning line selection voltage having a negative polarity, and VM is a scanning line non-selection voltage (hereinafter referred to as a non-selection voltage VM). Further, V0 is a signal line selection voltage in the positive polarity and a signal line non-selection voltage in the negative polarity, and V1 is a signal line selection voltage in the negative polarity and a signal line non-selection voltage in the positive polarity. Further, VH> V0> VM> V1> VL, and V0-VM = VM-V1, VH-VM = VM-VL.
[0010]
First, using the block circuit diagram of FIG. 3, the scanning line driving circuit 54 sequentially scans the scanning lines 52 from the upper side of the screen one by one, and outputs the scanning line selection voltages VH and VL or the scanning line non-selection voltage VM. Input to the scanning line 52. The signal line driving circuit 53 performs line sequential driving by applying a predetermined signal pulse to each signal line 51 in accordance with the display state of the pixels on the scanning line 52 to be scanned. At this time, when the alternating current polarity of the liquid crystal is positive, the scanning line driving circuit 54 applies the positive scanning line selection voltage VH to the scanning line 52 to be scanned and does not select the remaining scanning lines 52. A voltage VM is applied. The signal line driving circuit 53 applies V1 to the signal line 51 of the on-pixel among the pixels on the scanning line 52 to be scanned, and applies the voltage V0 to the signal line 51 of the off-pixel.
[0011]
On the other hand, when the alternating polarity of the liquid crystal is negative, the scanning line driving circuit 54 applies the negative scanning line selection voltage VL to the scanning line 52 to be scanned, and the non-selection voltage is applied to the remaining scanning lines 52. Apply VM. Further, the signal line driving circuit 53 applies V0 to the signal line 51 of the on pixel among the pixels on the scanning line 52 to be scanned, and applies the voltage V1 to the signal line 51 of the off pixel.
[0012]
Next, LCD control signals and drive waveforms will be described in detail with reference to FIG. The frame signal 61 is a signal that defines the start timing of one frame (one-screen drawing). The period from one frame signal 61 to the next frame signal 61 is called a frame period 68, and one-frame drawing is performed in the frame period 68. Finish. The scanning clock signal 62 is a control signal obtained by dividing the frame period 68 by the number of scanning lines or more, and the period until the next pulse is a scanning period 69 per scan. The AC control signal 63 is a signal that inverts the polarity of the drive signal applied to the liquid crystal every frame period 68 and controls the direct current voltage not to be applied to the liquid crystal. In the figure, the polarity is inverted every frame period 68, but there is also a method of performing AC control for each scanning line 52. Reference numeral 70 denotes a pulse width control signal (DISP signal), which is a logic signal for controlling the scanning line driving waveform in each scanning period 68.
[0013]
Further, the scanning line driving circuit 54 (FIG. 3) takes in the frame signal 61 by the scanning clock signal 62, and sequentially scans the scanning lines 52 one by one by sequentially shifting the scanning lines 52 to be scanned. A scan pulse is input to 52. Here, the scanning line driving waveform 64 shows that of the scanning line 91 in FIG. 7, the signal line driving waveform 65 is that of the signal line 92 in FIG. 7, and the signal line driving waveform 66 is that of the signal line 93 in FIG. Indicates. A differential voltage between the signal line driving waveform and the scanning line driving waveform is applied to each pixel.
[0014]
Next, as proposed in the above-described conventional example 1, when induction noise is generated from the signal line to the scanning line due to electromagnetic coupling when the signal line driving waveform is switched, the effective voltage value of the scanning line driving waveform is set to The correction method will be described in detail.
[0015]
As shown in FIG. 3, the display data transmitted from the control circuit 56 is sent serially to the counting circuit 59. The counting circuit 59 has a counter or the like by a digital circuit, is reset by the scanning clock signal 62, is added every time display on data is sent, and the number of display on data on each scanning line 52 after the scanning period 69 ends. Is output. The counting circuit 59 also stores the number of display-on data in the previous one scanning period 69, and the signal line drive from the previous scanning period is obtained by taking the difference between the two display-on data. Counts the number of waveform changes. In order to count the number of switching of the signal line drive waveform, even if the number of display off data is counted, only the sign is inverted, and the same result is obtained. That is, another method may be used as long as the number of switching of the signal line drive waveform can be calculated. Further, the same counting is possible with respect to gradation density data.
[0016]
Then, the arithmetic circuit 58 inputs the number of display-on data on the scanning line 52 to be scanned counted by the counting circuit 59 and the number of display-on data on the scanning line 52 previously scanned, By calculating the difference between the two types of display-on data numbers, the number of switching of the signal line drive waveform is calculated, and a predetermined calculation is performed to obtain a calculation result. The predetermined calculation is performed by a calculation table using a ROM or the like, or a digital calculation circuit. The pulse width control signal generation circuit 57 generates a pulse width control signal 70 (FIG. 4) for widening or narrowing the pulse width of the scanning pulse according to the calculation result of the calculation circuit 58. The pulse width control signal generation circuit 57 is constituted by a down counter or the like using a digital circuit, and can be easily realized by taking the calculation result of the calculation circuit 58 as an initial value and subtracting the initial value (down counting) by a clock signal. .
[0017]
Further, the scanning line driving circuit 54 uses the scanning line selection voltage VH for the positive polarity with respect to the scanning line 52 to be scanned when the pulse width control signal 70 is at L level, for example, and the scanning line selection voltage for the negative polarity. Apply VL. On the other hand, when the pulse width control signal 70 is at the H level, the scanning line non-selection voltage VM is applied to the scanning line 52 to be scanned. Further, the scanning line driving circuit 54 operates so as to input the non-selection voltage VM to the scanning line 52 that is not scanned regardless of the state of the pulse width control signal 70.
[0018]
Here, the predetermined calculation of the arithmetic circuit 58 means that if the differential waveform distortion due to switching of the signal line driving waveform is the same polarity as the scanning line driving waveform, the pulse width of the scanning line driving waveform is corrected to be narrowed. At this time, if the number of switching is large, the correction amount is increased, and the pulse width control signal 70 is generated based on the calculation result. In this case, the relationship between the pulse width of the scanning line driving waveform applied to each scanning line 52 and the number of switching of the signal line driving waveform can be changed by the predetermined calculation.
[0019]
Further, even when the signal line drive waveform is not switched, for example, in the case of an all white pattern in which all the pixels are turned on, there is a scanning pulse pause period due to the pulse width control signal 70. Accordingly, a scan pulse pause period is set in advance with reference to the all white pattern, and the pulse width of the scan pulse is reduced or increased by increasing or decreasing the pause period, that is, the period when the pulse width control signal 70 is at the H level. Let
[0020]
In the above configuration, the scanning line driving waveforms on the scanning lines 52 to which the scanning pulse is applied simultaneously with the distortion generation timing, that is, in the display pattern of FIG. The line drive waveform 74 and the scan line drive waveform 84 shown in FIG. 6 are obtained. Therefore, by controlling the pulse widths of the pulse width control signals 79 and 89, the effective voltage is corrected so as to prevent the occurrence of boundary crosstalk due to the distortion waveform riding on the scanning pulse. Can be compensated for.
[0021]
In FIG. 5, 71 is a frame signal, 72 is a scanning clock signal, 73 is an AC control signal, 75 and 76 are signal line drive waveforms, 78 is a frame period, and 79 is a pulse width control signal. , 81 is a frame signal, 82 is a scanning clock signal, 83 is an AC control signal, 85 and 86 are signal line drive waveforms, 87 is a frame period, and 89 is a pulse width control signal.
[0022]
[Problems to be solved by the invention]
However, in the above conventional example 1, the effective voltage value is corrected by providing a pause period at the beginning of one scanning period. However, in such a correction method, it is possible to compare the display data on the preceding scanning line and the display data on the scanning line to be scanned, and compensate the head portion of the scanning period to be scanned based on the difference between them. However, the dullness and distortion of the scanning pulse are also present in the rear end portion of the scanning period, and the rear end portion cannot be corrected. Therefore, it cannot be said that the scanning pulse is sufficiently corrected in the conventional example 1 described above.
[0023]
Accordingly, the present invention has been completed in view of the above circumstances, and the object thereof is the boundary due to the dullness of the scanning line driving waveform and the switching of the signal line driving waveform at the head portion and the rear end portion of the scanning line driving waveform. Compensating for waveform distortion caused by lateral crosstalk corrects the effective voltage, and as a result, eliminates display defects such as deviation from desired luminance.
[0024]
[Means for Solving the Problems]
Of the present inventionAccording to the first aspectThe liquid crystal display device has a first transparent substrate provided with a plurality of scanning lines, and a second transparent substrate provided with a plurality of signal lines,Intersect with the liquid crystal layer in plan viewThe scan line andSaidOpposite the signal lineTo be placedA simple matrix type liquid crystal display device,The period of the compensation pulse added based on the count result of the display off data number in the first scanning period is the compensation pulse Y2 width, and the second scanning period one scanning period before the first scanning period and the first scanning period The period of the compensation pulse determined by the number of switching of the display off data is the compensation pulse Y1a width, and the display off data is switched between the third scanning period one scanning period after the first scanning period and the first scanning period. When the period of the compensation pulse determined by the number of substitutions is the compensation pulse Y1b width, a non-selection potential of the compensation pulse Y2 width and the compensation pulse Y1a width is added to the head portion of the first scanning period, and Control means for adding a non-selection potential having a width of the compensation pulse Y1b to the rear end portion of the first scanning period.It is characterized by that.The liquid crystal display device according to the second aspect of the present invention has a first transparent substrate provided with a plurality of scanning lines and a second transparent substrate provided with a plurality of signal lines, with a liquid crystal layer interposed therebetween. A simple matrix type liquid crystal display device in which the scanning lines and the signal lines are arranged to face each other so as to intersect with each other in plan view, and a compensation pulse added according to a count result of the number of display-on data in the first scanning period Is the width of the compensation pulse Y2, and the compensation pulse period is determined by the number of display-on data switching between the second scan period one scan period before the first scan period and the first scan period. When the width of Y1a is set, and the period of the compensation pulse determined by the number of switching of the display-on data between the third scan period one scan period after the first scan period and the first scan period is set as the width of the compensation pulse Y1b The compensation A non-selection potential of the pulse Y2 width and the compensation pulse Y1a width is added to the leading portion of the first scanning period, and a non-selection potential of the compensation pulse Y1b width is added to the trailing end portion of the first scanning period. It further has a control means. In the liquid crystal display device according to the first and second aspects of the present invention, a total period of the compensation pulse Y2 width, the compensation pulse Y1a, and the compensation pulse Y1b width is set to 10% or less of one scanning period. Is preferred.
[0025]
According to the present invention, due to the above configuration, the scanning line driving waveform is dull in the scanning line driving waveform of the scanning line S2 to be scanned, and the boundary horizontal crosstalk due to the switching of the signal line driving waveform is caused in the scanning line driving waveform. By compensating the waveform distortion, the effective voltage can be corrected, and as a result, display defects such as deviation from the desired luminance can be eliminated.
[0026]
The operation of the present invention will be described in detail below. There are two types of boundary crosstalk, that is, differential waveform distortion due to switching of display data in a signal line affects the subsequent scanning line, and influences the preceding scanning line.
[0027]
First, FIGS. 8A and 8B show the case where the subsequent scanning line is affected. Assuming that the display data changes at the same time between the nth scanning line and the (n + 1) th scanning line, the scanning pulses at the (n + 1) th scanning line are as shown in (a) and (b).
[0028]
In (a), the display data (DATA) is changed from on to off, the scanning pulse and the differential waveform distortion direction have the same polarity, and the leading portion of the scanning pulse is pulled upward as shown by the arrow. As a result, the effective voltage (scanning pulse area) becomes larger than the scanning pulse when there is no change in display data, and only the (n + 1) th scanning line appears brighter than the other scanning lines.
[0029]
In (b), the display data (DATA) is changed from OFF to ON, the scanning pulse and the differential waveform distortion direction have opposite polarities, and the leading portion of the scanning pulse is pulled downward as shown by the arrow. As a result, the effective voltage (scan pulse area) is smaller than the scan pulse when there is no change in display data, and only the (n + 1) th scan line appears darker than the other scan lines.
[0030]
Next, FIGS. 9A and 9B show a case where the boundary lateral crosstalk affects the preceding scanning line. As shown in the figure, if the display data changes at the same time between the nth scanning line and the (n + 1) th scanning line, the scanning pulse at the nth scanning line ends at the scanning period. However, there is a so-called waveform dullness that does not immediately drop to the non-selection potential but falls to the non-selection potential while drawing a curve.
[0031]
In (a), the display data (DATA) changes from on to off, the scanning pulse and the differential waveform distortion direction have the same polarity, and the rear end portion of the scanning pulse is pulled upward as shown by the arrow. As a result, the effective voltage (scanning pulse area) becomes larger than the scanning pulse when there is no change in display data, and only the nth scanning line appears brighter than the other scanning lines.
[0032]
In (b), the display data (DATA) is changed from OFF to ON, the scanning pulse and the differential waveform distortion direction have opposite polarities, and the rear end portion of the scanning pulse is pulled downward as shown by the arrow. As a result, the effective voltage (scan pulse area) is smaller than the scan pulse when there is no change in display data, and only the nth scan line appears darker than the other scan lines.
[0033]
Next, the control for compensating for the boundary transverse crosstalk according to the present invention will be described below. Compensation so as to cancel the change in effective voltage described above can eliminate the influence of boundary crosstalk, but in the present invention, the effective voltage is corrected by changing the width at the head portion and the rear end portion of the scan pulse. That is, when the effective voltage increases, the width of the scan pulse is narrowed, and when the effective voltage decreases, the width of the scan pulse is increased. In this case, conventionally, the scan pulse has a relationship with the LOAD signal and the DISP signal. Therefore, as shown in FIG. 10A, it is preferable to narrow the scanning pulse width even when the display data does not change. This narrowing width can be adjusted by widening the DISP signal width, and is preferably set within a range of 0% to 10% or less in one scanning period. In this case, the effective voltage of the entire scanning pulse may be excessively lowered. Absent.
[0034]
First, FIG. 10 shows control in the case where the scanning pulse and the differential waveform distortion direction have the same polarity at the head portion of the scanning pulse, and the effective voltage becomes large. (A) is a scanning pulse when the display data does not change, and its width is narrowed in advance by the DISP signal. (B) shows that the effective voltage has increased because the scanning pulse and the differential waveform distortion direction have the same polarity. (C) shows how the effective voltage is controlled to be approximately the same as (a) by widening the L (Low) level of the DISP signal to narrow the width at the head of the scanning pulse.
[0035]
Next, FIG. 11 shows control in the case where the scanning pulse and the differential waveform distortion direction are opposite in polarity at the head portion of the scanning pulse, and the effective voltage becomes small. (A) shows a state in which the effective voltage is reduced because the scanning pulse and the differential waveform distortion direction are opposite in polarity. (B) shows how the effective voltage is corrected and controlled by narrowing the L (Low) level of the DISP signal to widen the width at the head of the scanning pulse.
[0036]
FIG. 12 shows the control in the case where the scanning pulse and the differential waveform distortion direction have the same polarity at the rear end portion of the scanning pulse, and the effective voltage increases. (A) shows a state in which the effective voltage has increased because the scanning pulse and the differential waveform distortion direction have the same polarity. (B) shows how the effective voltage is corrected and controlled by increasing the L (Low) level of the DISP signal to narrow its width at the rear end portion of the scan pulse.
[0037]
Further, FIG. 13 shows the control when the effective voltage becomes small because the scanning pulse and the differential waveform distortion direction are opposite in polarity at the rear end portion of the scanning pulse. (A) shows a state in which the effective voltage is reduced because the scanning pulse and the differential waveform distortion direction are opposite in polarity. (B) shows how the effective voltage is corrected and controlled by narrowing the L (Low) level of the DISP signal to increase its width at the rear end of the scan pulse.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
The LCD of the present invention will be described below. The basic configuration of the LCD of the present invention is a first transparent substrate made of glass or the like provided with a plurality of (for example, 240) scanning lines, and a second glass made of glass or the like provided with a plurality of (for example, 320) signal lines. The first transparent substrate and the second transparent substrate through a liquid crystal layer such as a nematic liquid crystal in a state where the scanning line and the signal line face each other and intersect (orthogonal) with each other. It is a bonded simple matrix LCD.
[0039]
FIG. 1 is a block circuit diagram of an LCD according to the present invention. In the figure, 1 is a control circuit for supplying display devices with control signals such as display data and synchronization signals, 2 is the addition of display data off-data in the scanning line S2 to be scanned, and the scanning line S1 in the previous stage and the subsequent stage. An arithmetic circuit for performing a comparison operation of the addition result of the scanning line S3, 3 is a compensation pulse decoder for decoding a pulse width to be compensated according to the operation result of the arithmetic circuit 2, and 4 is a compensation pulse width set by the compensation pulse decoder 3 Is a timing control circuit for controlling the timing of cutting the H (High) level from the DISP signal. Here, the control means of the present invention corresponds to the control circuit 1, the arithmetic circuit 2, the compensation pulse decoder 3, and the timing control circuit 4. In particular, the compensation pulse decoder 3 and the timing control circuit 4 are characteristic portions of the present invention. is there.
[0040]
Reference numeral 5 denotes a power source for supplying each voltage level to the scanning side driver 6 and the signal side driver 7, and 6 denotes a scan on the liquid crystal panel 8 based on a DISP signal (hereinafter referred to as a compensation DISP signal) to which a compensation pulse width is added or subtracted. A scanning side driver 7 for applying a pulse, and a signal side driver 7 for applying a signal pulse to the liquid crystal panel 8 based on display data.
[0041]
FIG. 2 is a timing chart for explaining the timing of the compensation DISP signal in the present invention. In the figure, a frame signal 21 is a signal indicating the start timing of a frame. A period from the frame signal 21 to the next frame signal 21 is called a frame period 29, and drawing of one screen is completed in the frame period 29. The scanning clock signal 22 is a control signal obtained by dividing the frame period 29 by the number of scanning lines or more, and the period until the next pulse represents one scanning period. The compensation DISP signal 23 is a compensation DISP signal when the screen display is all white, and is a compensation pulse for boundary lateral crosstalk compensation (hereinafter referred to as compensation pulses Y1a and Y1b) even when there is no switching number of display data. Is added to the DISP signal. The compensation DISP signal 24 is a compensation DISP signal in the case where the screen display is as shown in FIG. 9, and is added with a compensation pulse for lateral line crosstalk compensation (hereinafter referred to as compensation pulse Y2) and a compensation pulse Y1a.
[0042]
Further, 30 is a compensation pulse Y2 width added by the count result of the display off data number in the scanning period 26, and 31 is a compensation pulse Y1a width added to the scanning period 26 by comparing the display data of the scanning period 26 and the scanning period 27. , 32 is the compensation pulse Y1b width applied to the scanning period 26 by comparing the display data of the scanning period 26 and the scanning period 28. The compensation pulse Y1a width, the compensation pulse Y1b width, and the compensation pulse Y2 width correspond to a predetermined period in which the scanning pulse is a non-selection potential, and the total of Y1a width + Y1b width + Y2 width is 10% or less of one scanning period. Preferably, if it exceeds 10%, the effective voltage of the scanning pulse is too low to obtain the desired luminance.
[0043]
More specifically, the width Y1a, the width Y1b, and the width Y2 are more specifically, for example, in the case of a liquid crystal panel of SVGA {Super Video Graphycs Array, 800 × (R, G, B) × 600 dots}, for horizontal line crosstalk compensation. The compensation pulse Y2 width is 0 to 900 ns while the number of display off data is 0 to 2400. When the number of display off data is divided by 127, the Y2 width is preferably changed by 50 ns. Further, the width of the compensation pulse Y1a for compensating the boundary transverse crosstalk is 75 to 525 ns while the number of display off data is from −2400 to 2400, and the width of Y1a when the number of display off data is divided by 255 at most. Is preferably changed alternately by 25 ns and 50 ns. The width of the compensation pulse Y1b for boundary crosstalk compensation is 175 to 550 ns while the number of display off data is −2400 to 2400, and when the number of display off data is roughly divided by 511, the Y1a width is 50 ns. , 25 ns is preferable.
[0044]
Next, a method for driving the LCD having the above configuration will be described. In this LCD, the display data output from the control circuit 1 is serially transmitted to the arithmetic circuit 2. The arithmetic circuit 2 has a digital arithmetic circuit, is reset by a scanning clock signal, adds every time display off data is sent, and displays off data for one scanning line until the next scanning clock signal is input. Print a number. The arithmetic circuit 2 has a function of storing the number of display off data in the previous scanning period, and the number of display off data in the scanning line S2 to be scanned and the display in the preceding scanning line S1. By comparing the number of off data, the number of switching of the signal line driving waveform from one scan period before is counted. In this case, since the number of switching of the signal line drive waveform is counted, even if the number of display-on data is counted separately, only the sign is inverted, and the same result can be obtained.
[0045]
The compensation pulse decoder 3 decodes the computation result of the computation circuit 2 and sets the width of the compensation pulse to be deleted from the DISP signal. The timing control circuit 4 controls the timing at which the H level of the compensation pulse width set by the compensation pulse decoder 3 is removed from the DISP signal. In the present invention, as shown in FIG. 2, the compensation pulse Y2 width added by the count result of the number of display-off data in the display period 26 is added to the head of the display period 26, and the display periods 27 and 26 are turned off. The width of the compensation pulse Y1a determined by the number of data switching is added to the head of the display period 26, and the width of the compensation pulse Y1b determined by the number of display off data switching in the display period 26 and the display period 28 is the last of the display period 26. Has been added. That is, a non-selection potential of (Y1a + Y2) width is applied to the head portion of the scan pulse, and a non-selection potential of Y1b width is applied to the rear end portion.
[0046]
The compensation DISP signal generated in this way is sent to the scanning-side driver 6, and the occurrence of crosstalk can be suppressed by controlling the display period of each scanning line, and a good display quality can be obtained.
[0047]
In the above configuration, when the display data is changed and the effective voltage (scanning pulse area) of the scanning pulse is increased as shown in FIG. 10B, the compensation pulses Y1a, Y1b, and Y2 are added. By correcting the scanning pulse as in 10 (c), it is possible to make it substantially coincide with the scanning pulse {FIG. 10 (a)} when there is no change in display data, and correction can be performed with higher accuracy than in the past. It was.
[0048]
In the present invention, by increasing the speed of the arithmetic circuit 2, it is also possible to correct by applying a non-selection potential of (Y1b + Y2) width to the rear end portion of the scan pulse.
[0049]
The LCD of the present invention is of various simple matrix types such as STN (Super Twisted Nematic) type, TN (Twisted Nematic) type, ferroelectric liquid crystal type, antiferroelectric liquid crystal type, and bistable liquid crystal type. Applicable to.
[0050]
Thus, the present invention compensates for waveform distortion caused by boundary crosstalk caused by the dullness of the scanning line driving waveform and the switching of the signal line driving waveform at the head part and the rear end part of the scanning line driving waveform of the scanning line S2. Thus, the effective voltage value is corrected, and as a result, there is an effect of eliminating display defects such as a deviation from a desired luminance.
[0051]
In addition, this invention is not limited to said embodiment, A various change does not interfere in the range which does not deviate from the summary of this invention.
[0052]
【The invention's effect】
The present invention relates to the number of switching of the signal line driving waveform in the scanning line S2, the number of switching of the signal line driving waveform in the scanning line S1 preceding the scanning line S2, and the switching of the signal line driving waveform in the scanning line S2. Based on the difference from the switching number, the head portion of the scanning line driving waveform of the scanning line S2 is set to the non-selection potential for a predetermined period, and the scanning line S2 is switched based on the switching number of the signal line driving waveform in the scanning line S2. By providing the control means for setting the rear end portion of the scanning line driving waveform to the non-selection potential for a predetermined period, the dullness of the scanning line driving waveform and the signal line are generated at the head portion and the rear end portion of the scanning line driving waveform of the scanning line S2. By compensating for the waveform distortion caused by the boundary transverse crosstalk due to the switching of the drive waveform, the effective voltage change is corrected, and as a result, the display defect such as the deviation from the desired luminance is eliminated.
[Brief description of the drawings]
FIG. 1 is a block circuit diagram showing a configuration of an LCD according to the present invention.
FIG. 2 is a timing chart for explaining the timing of a compensation DISP signal of the LCD of FIG. 1;
FIG. 3 is a block circuit diagram of an LCD having conventional boundary lateral crosstalk compensation means.
4 is a timing chart showing control signals and drive waveforms of a conventional LCD with respect to the display pattern of FIG.
5 is a timing chart showing control signals and drive waveforms of a conventional LCD with respect to the display pattern of FIG.
6 is a timing chart showing control signals and drive waveforms of a conventional LCD with respect to the display pattern of FIG.
FIG. 7 is a display pattern diagram when the center portion of the screen is displayed in all black.
8A and 8B illustrate boundary transverse crosstalk. FIG. 8A shows that the effective voltage increases at the head portion of the scanning pulse when the scanning waveform has the same polarity as the differential waveform distortion direction due to switching of display data. Waveform diagram (b) is a waveform diagram showing that the effective voltage is reduced at the head portion of the scan pulse when the differential waveform distortion direction and the scan pulse have opposite polarities.
9A and 9B are diagrams for explaining boundary transverse crosstalk. FIG. 9A is a waveform diagram showing that the effective voltage increases at the rear end portion of the scan pulse when the differential waveform distortion direction and the scan pulse have the same polarity; ) Is a waveform diagram showing that the effective voltage decreases at the trailing edge of the scanning pulse when the differential waveform distortion direction and the scanning pulse have opposite polarities.
10A and 10B are diagrams illustrating compensation control for boundary transverse crosstalk, where FIG. 10A is a waveform diagram of a scanning pulse when display data does not change, and FIG. 10B is a case where the differential waveform distortion direction and the scanning pulse have the same polarity. FIG. 4C is a waveform diagram showing that the effective voltage increases at the head portion of the scan pulse, and FIG. 4C is a waveform diagram of the effective voltage corrected by setting the head portion of the scan pulse to a non-selection potential.
11A and 11B are diagrams illustrating compensation control for boundary transverse crosstalk. FIG. 11A is a waveform diagram showing that the effective voltage is reduced at the head portion of the scan pulse when the differential waveform distortion direction and the scan pulse have opposite polarities; (B) is a waveform diagram of the effective voltage corrected by narrowing the non-selection potential period at the head portion of the scan pulse.
FIGS. 12A and 12B illustrate compensation control for boundary transverse crosstalk. FIG. 12A is a waveform diagram showing that the effective voltage increases at the rear end portion of the scan pulse when the differential waveform distortion direction and the scan pulse have the same polarity. (B) is a waveform diagram of the effective voltage corrected by extending the non-selection potential period at the rear end portion of the scan pulse.
FIGS. 13A and 13B illustrate compensation control for boundary transverse crosstalk, and FIG. 13A is a waveform diagram showing that the effective voltage is reduced at the trailing edge of the scanning pulse when the differential waveform distortion direction and the scanning pulse have opposite polarities. (B) is a waveform diagram of the effective voltage corrected by narrowing the non-selection potential period at the trailing edge of the scan pulse.
[Explanation of symbols]
1: Control circuit
2: Arithmetic circuit
3: Compensation pulse decoder
4: Timing control circuit
6: Scanning side driver
7: Signal side driver
8: LCD panel
S1: Previous scanning line
S2: scanning line to be scanned
S3: Later scanning line

Claims

A first transparent substrate having a plurality of scan lines, and a second transparent substrate having a plurality of signal lines, the signal lines and the scanning lines so as to intersect in a plan view through the liquid crystal layer Is a simple matrix type liquid crystal display device,
The period of the compensation pulse added based on the count result of the display off data number in the first scanning period is the compensation pulse Y2 width, and the second scanning period one scanning period before the first scanning period and the first scanning period The period of the compensation pulse determined by the number of switching of the display off data is the compensation pulse Y1a width, and the display off data is switched between the third scanning period one scanning period after the first scanning period and the first scanning period. When the duration of the compensation pulse determined by the number of substitutions is the compensation pulse Y1b width,
A non-selection potential having the compensation pulse Y2 width and the compensation pulse Y1a width is added to the head portion of the first scanning period, and a non-selection potential having the compensation pulse Y1b width is applied to the rear end portion of the first scanning period. further characterized by having a control means for adding a liquid crystal display device.

The scanning line and the signal line have a first transparent substrate provided with a plurality of scanning lines and a second transparent substrate provided with a plurality of signal lines, and intersect each other in plan view through a liquid crystal layer. Is a simple matrix type liquid crystal display device,
The period of the compensation pulse added based on the count result of the number of display-on data in the first scanning period is the compensation pulse Y2 width, and the second scanning period one scanning period before the first scanning period and the first scanning period The period of the compensation pulse determined by the number of switching of the display on data is a width of the compensation pulse Y1a, and the display on data is switched between the third scanning period one scanning period after the first scanning period and the first scanning period. When the duration of the compensation pulse determined by the number of substitutions is the compensation pulse Y1b width,
The non-selection potential of the compensation pulse Y2 width and the compensation pulse Y1a width is added to the head portion of the first scanning period, and the non-selection potential of the compensation pulse Y1b width is applied to the rear end portion of the first scanning period. A liquid crystal display device further comprising control means for adding.

3. The liquid crystal display device according to claim 1, wherein a total period of the compensation pulse Y2 width, the compensation pulse Y1a, and the compensation pulse Y1b width is set to 10% or less of one scanning period.