JP4088558B2 - Overcurrent protection circuit - Google Patents

Overcurrent protection circuit Download PDF

Info

Publication number
JP4088558B2
JP4088558B2 JP2003153659A JP2003153659A JP4088558B2 JP 4088558 B2 JP4088558 B2 JP 4088558B2 JP 2003153659 A JP2003153659 A JP 2003153659A JP 2003153659 A JP2003153659 A JP 2003153659A JP 4088558 B2 JP4088558 B2 JP 4088558B2
Authority
JP
Japan
Prior art keywords
fet
overcurrent protection
protection circuit
battery pack
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003153659A
Other languages
Japanese (ja)
Other versions
JP2004357441A (en
Inventor
正 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Icom Inc
Original Assignee
Icom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icom Inc filed Critical Icom Inc
Priority to JP2003153659A priority Critical patent/JP4088558B2/en
Publication of JP2004357441A publication Critical patent/JP2004357441A/en
Application granted granted Critical
Publication of JP4088558B2 publication Critical patent/JP4088558B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Description

【0001】
【発明の属する技術分野】
本発明は、無線機等の電子機器に使用する過電流保護回路に関するものであって、特に、負荷が短絡(ショート)した場合における過電流を速やかに遮断して火花の発生を抑制するようにした保護回路に関するものである。
【0002】
【従来の技術】
従来より、無線機等の電子機器に使用される電池としては、アルカリ乾電池等の1次電池だけでなく、充電可能なニッケル・カドミウム(Ni−Cd)電池パック等の2次電池パックが使用されることが多い。
これらの電池パックを装着して使用中の電子機器側において、電子機器側の負荷がショートした場合には、過大電流が流れて火花が発生したり、電池パックが損傷したりするという問題が発生する。
特に、当該電子機器の使用環境に引火性のガスが存在している場合には、発生した火花によって引火性のガスが爆発する危険性がある。そのような使用環境においては、過電流を制限することによって火花の発生を抑制することが望まれている。
そのため、特開平5−174874号公報(特許文献1)等において、種々の電池パックの保護装置・保護回路が提案されている。
【0003】
【特許文献1】
特開平5−174874号公報
【0004】
特許文献1に記載の保護装置は、負荷に印加する負荷電圧が所定値以下になるとき過負荷信号を発生する電圧検出手段と、前記過負荷信号を受けたとき前記負荷に流れる電流を制限する電流制御手段とを備えた蓄電池パックの保護装置であって、具体的には、図3に示されるように、電流制御手段としてのトランジスタ141と、トランジスタ142、ならびに、負荷電圧を分圧する抵抗143および144からなる電圧検出手段と、抵抗145および146とで保護装置140が構成されている。
前記特許文献1に記載の保護装置において、負荷120が正常である場合には、A点の負荷電圧は定格電圧の範囲内にある。この場合には、抵抗143および144より分圧されたB点の電圧は、トランジスタ142を導通させるに充分な電圧となっている。従って、C点の電位は低い値となり、トランジスタ141のエミッタ・ベース間、抵抗145、トランジスタ142および抵抗146を経由してベース電流が流れ、トランジスタ141が導通状態を保つ。
そして、例えば、負荷120がショートして過大な負荷電流が流れると、2次電池である電池パック110の特性により、その出力電圧すなわちA点の電圧が、負荷電流の大きさに応じて指数関数的に低下する。このA点の電圧が所定値以下になると、あらかじめ設定されている分圧抵抗143および144の抵抗比によって、B点の電圧がトランジスタ142を導通する最小電圧を下回ることになる。
従って、C点の電位が高くなりトランジスタ141がオフとなって、負荷電流が流れなくなる。すなわち、C点の電位を、過負荷状態を示す過負荷信号とみなすことができる。
このように、負荷120のショート状態を温度上昇により検出せず、電気的に検出するので、過大電流に対して瞬時に対応することができるのである。従って、特許文献1に記載の保護装置によれば、ショートによる火花の発生を防止できるとともに、電池パックの内部にスイッチを設けずとも、電池パックの保護が可能となるのである。
【0005】
【発明が解決しようとする課題】
しかしながら、近年では、特許文献1等の出願当時には、無線機等には使用されていなかった容量・出力ともに大きな蓄電池(2次電池)、例えば、リチウムイオン(Li-ion)電池が開発されて実用化されて、無線機等にも使用されるようになってきた。
そのため、保護装置も高速且つ確実に動作し、より安全なものが要求されるようになってきた。
特に、リチウムイオン電池では、電流容量が大きいため、負荷がショートしてから極めて短時間のうちに電流が増加して大電流が流れ、火花が発生しやすくなっている。
そのため、負荷がショートしたことを速やかに検出して、電流が増加して火花が発生する前に、具体的には数百ナノ秒程度の極短時間のうちに負荷へ流れる電流を遮断する必要がある。
しかし、特許文献1に記載の保護装置ではそのような高速化に充分対応できないので、より高速動作が可能な保護装置が要求されるようになっている。
そこで、本発明は、以上の事情に鑑みてなされたものであって、負荷が短絡(ショート)した場合の過電流を極めて短時間で制限することによって、火花の発生を防止するとともに、確実に電池パックを保護することのできる過電流保護回路を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
本発明にかかる過電流保護回路の請求項1においては、
負荷がショートしたときに電池パックを保護する過電流保護回路において、
蓄電池パックのプラス極と負荷とが蓄電池パックの内部抵抗を介して接続されており、
ソースが蓄電池パックのマイナス極に接続され、ドレインが負荷に接続され、ゲートが第1の抵抗を介して蓄電池パックのプラス極に接続されたFETと、
前記抵抗に並列接続されたコンデンサと、
入力端子は第2の抵抗を介して前記FETのドレインに接続され、出力トランジスタのエミッタは前記FETのソースに接続され、出力トランジスタのコレクタは前記FETのゲートに接続されているオープンコレクタ型の出力トランジスタを含んだ増幅用複合回路と、
を備え、
負荷がショートして電池パックの出力電圧が急激に低下したとき、
極めて短時間で、その出力電圧の変化を前記コンデンサを介して前記FETのゲートに伝えて前記FETによる電流制限を作動させ、
前記FETによる電流制限によって前記増幅用複合回路の出力トランジスタをオン状態にし、
前記増幅用複合回路の出力トランジスタをオン状態にすることによって前記FETをオフ状態にして、負荷に流れる電流を遮断するように構成した。
請求項2では、
電池パックと負荷との間に、請求項1に記載の過電流保護回路を2段に配置し、1段目の過電流保護回路のFETのソースと、2段目の過電流保護回路のFETのドレインとを接続した
請求項3では、
請求項2に記載の過電流保護回路に含まれるそれぞれの増幅用複合回路の出力トランジスタのエミッタを蓄電池パックの隣に接続される過電流保護回路のFETのソースに接続し、過電流保護回路に含まれるぞれぞれの増幅用複合回路の入力端子を第2の抵抗を介して負荷の隣に接続される過電流保護回路のFETのドレインに接続した。
請求項4では、
請求項1乃至3の過電流保護回路の増幅用複合回路を単体のトランジスタで構成した。
請求項5では、
請求項1の過電流保護回路のFETのゲートとソース間にツェナーダイオードをさらに備えた。
【0007】
【発明の実施の形態】
以下に、本発明にかかる過電流保護回路を、その実施の形態を示した図面に基づいて詳細に説明する。
【0008】
図1において、
1は例えばリチウムイオン(Li−ion)電池を用いた蓄電池パック(定格出力電圧=7.2V)である。2は例えば無線機等の負荷である。
3は本発明にかかる過電流保護回路であり、以下のように回路構成されている。
Q1は前記蓄電池パック1のマイナス極と負荷2のマイナス極との間に挿入されたFETである。5は前記FETのゲートとソースとに並列接続されたツェナーダイオード(Vz=5.6V)、R1は前記蓄電池パック1のプラス極と前記FETのゲート間に挿入された第1の抵抗、Cは前記第1の抵抗R1に並列接続されたコンデンサである。前記第1の抵抗R1とコンデンサCとの並列回路を介して、前記FETのゲートは蓄電池パックのプラス極に接続されている。
なお、前記蓄電池パック1のプラス極は前記負荷2と接続されている。
【0009】
Q2はオープンコレクタ型の出力トランジスタを含んだ増幅用複合回路であり、入力端子は第2の抵抗R2を介して前記FETのドレインに接続され、接地端子となる出力トランジスタのエミッタは前記FETのソースに接続され、出力トランジスタのコレクタは前記FETのゲートに接続されている。
なお、Rは前記蓄電池パック1の内部抵抗を表している。
【0010】
前記第1の抵抗R1と前記コンデンサCとの並列回路は、負荷電圧の変化を極めて短時間に前記FETのゲートに伝えるように設定されている。例えば、第1の抵抗R1は470KΩ、コンデンサCは0.11μFに設定されている。
なお、蓄電池パック1としては種々の2次電池を使用することができ、さらには、蓄電池パック1に代えて1次電池を使用した電池パックも使用できる。そして、電池単体で使用する場合も電池パックに含むものとする。
【0011】
上記構成の過電流保護回路において、
定常状態においては、前記FETのゲート電圧が5V以上となっているので、FETはオン状態となり、負荷2には、蓄電池パック1の電圧が正常に印加される。
負荷がショートした場合には、負荷2へ例えば20A以上の過負荷電流が瞬間的に流れるので、蓄電池パック1の内部抵抗Rによる電圧降下のため、蓄電池パック1の出力電圧は3V程度急激に低下する。
蓄電池パック1の出力電圧の急激な変化は、コンデンサCと第1の抵抗R1の並列回路によって極めて短時間に前記FETのゲートに伝えられるので、前記FETのゲート電圧は2V程度まで低下する。
【0012】
前記FETのゲートのゲート電圧が低下することによって前記FETのソース・ドレイン間の抵抗値が増加するので、負荷に流れる過負荷電流が制限される。
前記FETのソース・ドレイン間の抵抗値が増加することによって、前記FETの内部抵抗による電圧降下が増加して前記増幅用複合回路Q2の入力端子の電圧が上昇する。
従って、増幅用複合回路Q2の出力トランジスタがオン状態となり、前記FETのゲート電圧はドレイン電圧と同じ0Vとなる。従って、前記FETはオフ状態となり、負荷には電流が流れなくなる。
このようにして、過負荷電流を極めて短時間で制限するので、火花の発生を防止するとともに、確実に電池パックを保護できるのである。
【0013】
以上のようにして、コンデンサCを含んだ並列回路によって負荷電圧の変化を極めて短時間に前記FETのゲートに伝えて、一旦前記FETによる電流制限を作動させるのである。
そして、電流が制限されることによって、入力端子の電圧が上昇するので、増幅用複合回路Q2の出力トランジスタがオン状態になる。
続いて、増幅用複合回路Q2がオン状態となることによって前記FETがオフ状態となって、電流を遮断するのである。
【0014】
負荷のショートが解除されると、入力端子の電圧が0V近くまで低下するので、増幅用複合回路Q2の出力トランジスタはオフ状態となり、前記FETのゲート電圧が上昇し、前記FETはオン状態となり、定常状態に復帰する。
【0015】
このようにして、図1に示した過電流保護回路3によれば、負荷2がショートした場合には極短時間のうちに過負荷電流を遮断するので、電池パックを保護するとともに、火花の発生を防止することができる。従って、所定の防爆規格を満足する電子機器を構成することが容易となる。
【0017】
お、第1の抵抗R1とコンデンサCとで構成された並列回路の定数は種々の定数を選定することができる。
そして、増幅用複合回路Q2に代えて単体のトランジスタを使用して構成することもできる。この増幅用複合回路Q2は、前記FETにおける電圧降下が増加したときにオン状態となって、前記FETをオフ状態に移行させる機能を備えた回路もしくは素子であればよい。
【0018】
また、図2、3に示したように、
上記構成の過電流保護回路3、3を2段に配置し、1段目の過電流保護回路のFETのソースと、2段目の過電流保護回路のFETのドレインとを接続し、負荷の隣に接続される過電流保護回路のFETのドレインのみを負荷に接続し、蓄電池パックの隣に接続されるFETのソースのみを蓄電池パックのマイナス極に接続する構成とすることもできる(図2参照)。あるいは、上述のように2段配置された過電流保護回路に含まれるそれぞれの増幅用複合回路の出力トランジスタのエミッタを蓄電池パックの隣に接続される過電流保護回路のFETのソースに接続し、過電流保護回路に含まれるぞれぞれの増幅用複合回路の入力端子を第2の抵抗を介して負荷の隣に接続される過電流保護回路のFETのドレインに接続する構成とすることができる(図3参照)。これらの構成とすることによって、何れか一方の回路の故障による動作不良が発生しても確実に負荷電流を遮断することが可能となり、より高度な防爆規格を満足する電子機器を構成することができる。
【0019】
【発明の効果】
本発明の過電流保護回路によれば、負荷がショートしてから極めて短時間にFETによる電流制限を開始するので、極めて短時間で負荷に流れる電流を制限することができるので火花の発生を防止することができ、電流制限を開始したことによって増幅用複合回路の出力トランジスタをオン状態にし、それによって前記FETをオフ状態にすることによって電流を遮断することができる。つまり、電池パックの過負荷電流を極めて短時間で制限することと、火花の発生を防止することが可能となり、少ない部品点数で高速動作する過電流保護回路を提供できるのである。
【図面の簡単な説明】
【図1】本発明にかかる過電流保護回路の実施の形態の回路構成図である。
【図2】別の実施形態の回路構成図である。
【図3】さらに別の実施形態の回路構成図である。
【図4】従来例の回路構成図である。
【符号の説明】
1 蓄電池パック、電池パック
2 無線機、負荷
3 過電流保護回路
Q1 FET
5 ツェナーダイオード
R1 第1の抵抗
C コンデン
Q2 オープンコレクタ型の出力トランジスタを含んだ増幅用複合回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an overcurrent protection circuit used for an electronic device such as a wireless device, and in particular, to quickly stop an overcurrent when a load is short-circuited (short-circuited) to suppress the occurrence of a spark. It relates to the protection circuit.
[0002]
[Prior art]
Conventionally, as a battery used for an electronic device such as a wireless device, not only a primary battery such as an alkaline battery but also a secondary battery pack such as a rechargeable nickel-cadmium (Ni-Cd) battery pack has been used. Often.
When the load on the electronic device side is short-circuited on the electronic device side in which these battery packs are installed, there is a problem that an excessive current flows and sparks are generated or the battery pack is damaged. To do.
In particular, when flammable gas is present in the usage environment of the electronic device, there is a risk that the flammable gas may explode due to the generated spark. In such a use environment, it is desired to suppress the occurrence of sparks by limiting overcurrent.
For this reason, various protection devices and circuits for battery packs have been proposed in Japanese Patent Application Laid-Open No. 5-174874 (Patent Document 1).
[0003]
[Patent Document 1]
JP-A-5-174874 [0004]
The protection device described in Patent Document 1 limits voltage detection means that generates an overload signal when a load voltage applied to a load is a predetermined value or less, and limits a current flowing through the load when the overload signal is received. Specifically, as shown in FIG. 3, a protection device for a storage battery pack including a current control unit includes a transistor 141 as a current control unit, a transistor 142, and a resistor 143 that divides a load voltage. , 144 and the resistors 145 and 146 constitute a protective device 140.
In the protective device described in Patent Document 1, when the load 120 is normal, the load voltage at point A is within the rated voltage range. In this case, the voltage at the point B divided by the resistors 143 and 144 is sufficient to make the transistor 142 conductive. Accordingly, the potential at the point C becomes a low value, a base current flows through the emitter-base of the transistor 141, the resistor 145, the transistor 142, and the resistor 146, and the transistor 141 is kept conductive.
For example, when the load 120 is short-circuited and an excessive load current flows, the output voltage, that is, the voltage at the point A depends on the magnitude of the load current due to the characteristics of the battery pack 110 that is a secondary battery. Decline. When the voltage at the point A falls below a predetermined value, the voltage at the point B falls below the minimum voltage for conducting the transistor 142 due to the preset resistance ratio of the voltage dividing resistors 143 and 144.
Accordingly, the potential at the point C is increased, the transistor 141 is turned off, and the load current does not flow. That is, the potential at point C can be regarded as an overload signal indicating an overload state.
In this way, the short state of the load 120 is not detected by the temperature rise but is electrically detected, so that an excessive current can be dealt with instantaneously. Therefore, according to the protection device described in Patent Document 1, it is possible to prevent the occurrence of a spark due to a short circuit and to protect the battery pack without providing a switch inside the battery pack.
[0005]
[Problems to be solved by the invention]
However, in recent years, at the time of filing of Patent Document 1 and the like, a storage battery (secondary battery) having a large capacity and output that was not used in a wireless device or the like, for example, a lithium ion (Li-ion) battery has been developed. It has been put into practical use and has come to be used for wireless devices and the like.
For this reason, the protection device also operates at high speed and reliably, and a safer device has been required.
In particular, since a lithium ion battery has a large current capacity, a current increases and a large current flows in a very short time after the load is short-circuited, and sparks are likely to occur.
Therefore, it is necessary to quickly detect that the load is short-circuited, and to cut off the current flowing to the load in an extremely short time of about several hundred nanoseconds before the current increases and sparks are generated. There is.
However, since the protection device described in Patent Document 1 cannot sufficiently cope with such a high speed, a protection device capable of higher speed operation is required.
Therefore, the present invention has been made in view of the above circumstances, and by preventing an overcurrent when a load is short-circuited (short-circuit) in an extremely short time, it is possible to prevent occurrence of a spark and reliably It is an object of the present invention to provide an overcurrent protection circuit that can protect a battery pack.
[0006]
[Means for Solving the Problems]
In claim 1 of the overcurrent protection circuit according to the present invention,
In the overcurrent protection circuit that protects the battery pack when the load is short-circuited,
The positive electrode of the storage battery pack and the load are connected via the internal resistance of the storage battery pack,
An FET having a source connected to the negative electrode of the battery pack, a drain connected to the load, and a gate connected to the positive electrode of the battery pack via a first resistor;
A capacitor connected in parallel with the resistor;
The input terminal is connected to the drain of the FET through a second resistor, the emitter of the output transistor is connected to the source of the FET, and the collector of the output transistor is connected to the gate of the FET. An amplifying composite circuit including a transistor;
With
When the output voltage of the battery pack suddenly drops due to a short circuit,
In a very short time, the change in the output voltage is transmitted to the gate of the FET through the capacitor to activate the current limit by the FET,
The output transistor of the amplification composite circuit is turned on by current limiting by the FET,
By turning on the output transistor of the composite circuit for amplification, the FET is turned off, and the current flowing through the load is cut off.
In claim 2,
The overcurrent protection circuit according to claim 1 is arranged in two stages between the battery pack and the load, the source of the FET of the first stage overcurrent protection circuit, and the FET of the second stage overcurrent protection circuit Connected to the drain .
In claim 3,
The emitter of the output transistor of each amplifying composite circuit included in the overcurrent protection circuit according to claim 2 is connected to the source of the FET of the overcurrent protection circuit connected next to the storage battery pack. The input terminal of each amplification composite circuit included was connected to the drain of the FET of the overcurrent protection circuit connected next to the load via a second resistor.
In claim 4,
The composite circuit for amplification of the overcurrent protection circuit according to claims 1 to 3 is constituted by a single transistor.
In claim 5,
A Zener diode is further provided between the gate and the source of the FET of the overcurrent protection circuit according to claim 1.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an overcurrent protection circuit according to the present invention will be described in detail with reference to the drawings showing embodiments thereof.
[0008]
In FIG.
Reference numeral 1 denotes a storage battery pack (rated output voltage = 7.2 V) using, for example, a lithium ion (Li-ion) battery. For example, 2 is a load of a wireless device or the like.
Reference numeral 3 denotes an overcurrent protection circuit according to the present invention, which is configured as follows.
Q1 is an FET inserted between the negative pole of the storage battery pack 1 and the negative pole of the load 2. 5 is a Zener diode (Vz = 5.6 V) connected in parallel to the gate and source of the FET , R1 is a first resistor inserted between the positive electrode of the battery pack 1 and the gate of the FET , and C is A capacitor connected in parallel to the first resistor R1. Through the parallel circuit of the first resistor R1 and the capacitor C, the gate of the FET is connected to the positive electrode of the storage battery pack.
The positive electrode of the storage battery pack 1 is connected to the load 2.
[0009]
Q2 is an amplifying composite circuit including an open collector type output transistor, the input terminal is connected to the drain of the FET via a second resistor R2, and the emitter of the output transistor serving as the ground terminal is the source of the FET . The collector of the output transistor is connected to the gate of the FET .
R represents the internal resistance of the storage battery pack 1.
[0010]
A parallel circuit of the first resistor R1 and the capacitor C is set to transmit a change in load voltage to the gate of the FET in a very short time . For example, the first resistor R1 is set to 470 KΩ, and the capacitor C is set to 0.11 μF.
Various secondary batteries can be used as the storage battery pack 1, and further, a battery pack using a primary battery can be used instead of the storage battery pack 1. In addition, the battery pack includes a case where the battery is used alone.
[0011]
In the overcurrent protection circuit configured as described above,
In the steady state, since the gate voltage of the FET is 5 V or more, the FET is turned on, and the voltage of the storage battery pack 1 is normally applied to the load 2.
When the load is short-circuited, an overload current of, for example, 20 A or more flows instantaneously to the load 2, so that the output voltage of the storage battery pack 1 rapidly decreases by about 3V due to a voltage drop due to the internal resistance R of the storage battery pack 1. To do.
Abrupt changes in the output voltage of the battery pack 1, Runode transmitted to the gate of the FET in a very short time by a parallel circuit of a capacitor C and a first resistor R1, the gate voltage of the FET is reduced to about 2V.
[0012]
Since the resistance value between the source and drain of the FET increases as the gate voltage of the gate of the FET decreases, the overload current flowing through the load is limited.
By the resistance value between the source and drain of the FET increases, the voltage of the input end terminal of the amplifying composite circuit Q2 a voltage drop due to the internal resistance of the FET is increased to increase.
Therefore, the output transistor of the amplifying composite circuit Q2 is turned on, and the gate voltage of the FET becomes 0 V, which is the same as the drain voltage. Therefore, the FET is turned off and no current flows through the load.
Thus, since the overload current is limited in a very short time, the occurrence of sparks can be prevented and the battery pack can be reliably protected.
[0013]
As described above, the load voltage change is transmitted to the gate of the FET in a very short time by the parallel circuit including the capacitor C, and the current limitation by the FET is once activated.
Since the current is limited , the voltage at the input terminal rises, so that the output transistor of the amplifying composite circuit Q2 is turned on.
Subsequently, when the amplifying composite circuit Q2 is turned on, the FET is turned off to cut off the current.
[0014]
When short circuit load is released, the voltage of the input terminal is lowered to near 0V, the output transistor of the amplifier composite circuit Q2 is turned off, the gate voltage of the FET is increased, the FET is turned on, Return to steady state.
[0015]
In this way, according to the overcurrent protection circuit 3 shown in FIG. 1, when the load 2 is short-circuited, the overload current is cut off in an extremely short time, so that the battery pack is protected and the spark Occurrence can be prevented. Therefore, it is easy to configure an electronic device that satisfies a predetermined explosion-proof standard.
[0017]
Na us, constant of the parallel circuit constituted by the first resistor R1 and the capacitor C can be selected various constants.
Then, it is also be constructed using a single transistor in place of the amplifier composite circuit Q2. The amplifying composite circuit Q2 may be any circuit or element having a function of turning on when the voltage drop in the FET increases and shifting the FET to the off state.
[0018]
In addition, as shown in FIGS.
The overcurrent protection circuits 3 and 3 having the above configuration are arranged in two stages, the source of the FET of the first stage overcurrent protection circuit is connected to the drain of the FET of the second stage overcurrent protection circuit, and the load Only the drain of the FET of the overcurrent protection circuit connected next to the load may be connected to the load, and only the source of the FET connected next to the storage battery pack may be connected to the negative electrode of the storage battery pack (FIG. 2). reference). Alternatively, the emitter of the output transistor of each amplification composite circuit included in the overcurrent protection circuit arranged in two stages as described above is connected to the source of the FET of the overcurrent protection circuit connected next to the storage battery pack, The input terminal of each amplifying composite circuit included in the overcurrent protection circuit may be connected to the drain of the FET of the overcurrent protection circuit connected next to the load via the second resistor. Yes (see FIG. 3). By adopting these configurations, it is possible to reliably cut off the load current even if a malfunction occurs due to the failure of one of the circuits, and it is possible to configure an electronic device that satisfies a more advanced explosion-proof standard. can Ru.
[0019]
【The invention's effect】
According to the overcurrent protection circuit of the present invention, since the current limitation by the FET is started in a very short time after the load is short-circuited , the current flowing to the load can be limited in a very short time, thereby preventing the occurrence of sparks. The output transistor of the amplifying composite circuit can be turned on by starting the current limitation, and the current can be cut off by turning the FET off. That is, it is possible to limit the overload current of the battery pack in a very short time and to prevent the occurrence of sparks, and it is possible to provide an overcurrent protection circuit that operates at high speed with a small number of components.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of an embodiment of an overcurrent protection circuit according to the present invention.
FIG. 2 is a circuit configuration diagram of another embodiment.
FIG. 3 is a circuit configuration diagram of still another embodiment.
FIG. 4 is a circuit configuration diagram of a conventional example.
[Explanation of symbols]
1 battery pack, battery pack 2 radio, load 3 overcurrent protection circuit Q1 FET
5 Zener diode R1 first resistor C capacitor <br/> Q2 open collector type amplifier composite circuit including an output transistor

Claims (5)

負荷がショートしたときに電池パックを保護する過電流保護回路において、
蓄電池パックのプラス極と負荷とが蓄電池パックの内部抵抗を介して接続されており、
ソースが蓄電池パックのマイナス極に接続され、ドレインが負荷に接続され、ゲートが第1の抵抗を介して蓄電池パックのプラス極に接続されたFETと、
前記抵抗に並列接続されたコンデンサと、
入力端子は第2の抵抗を介して前記FETのドレインに接続され、出力トランジスタのエミッタは前記FETのソースに接続され、出力トランジスタのコレクタは前記FETのゲートに接続されているオープンコレクタ型の出力トランジスタを含んだ増幅用複合回路と、
を備え、
負荷がショートして電池パックの出力電圧が急激に低下したとき、
極めて短時間で、その出力電圧の変化を前記コンデンサを介して前記FETのゲートに伝えて前記FETによる電流制限を作動させ、
前記FETによる電流制限によって前記増幅用複合回路の出力トランジスタをオン状態にし、
前記増幅用複合回路の出力トランジスタをオン状態にすることによって前記FETをオフ状態にして、負荷に流れる電流を遮断するように構成したことを特徴とする過電流保護回路。
In the overcurrent protection circuit that protects the battery pack when the load is short-circuited,
The positive electrode of the storage battery pack and the load are connected via the internal resistance of the storage battery pack,
An FET having a source connected to the negative electrode of the battery pack, a drain connected to the load, and a gate connected to the positive electrode of the battery pack via a first resistor;
A capacitor connected in parallel with the resistor;
The input terminal is connected to the drain of the FET through a second resistor, the emitter of the output transistor is connected to the source of the FET, and the collector of the output transistor is connected to the gate of the FET. An amplifying composite circuit including a transistor;
With
When the output voltage of the battery pack suddenly drops due to a short circuit,
In a very short time, the change in the output voltage is transmitted to the gate of the FET through the capacitor to activate the current limit by the FET,
The output transistor of the amplification composite circuit is turned on by current limiting by the FET,
An overcurrent protection circuit configured to turn off the FET by turning on an output transistor of the amplifying composite circuit to cut off a current flowing through a load.
電池パックと負荷との間に、請求項1に記載の過電流保護回路を2段に配置し、1段目の過電流保護回路のFETのソースと、2段目の過電流保護回路のFETのドレインとを接続したことを特徴とする過電流保護回路。The overcurrent protection circuit according to claim 1 is arranged in two stages between the battery pack and the load, the FET source of the first stage overcurrent protection circuit, and the FET of the second stage overcurrent protection circuit An overcurrent protection circuit, characterized in that the drain is connected. 請求項2に記載の過電流保護回路に含まれるそれぞれの増幅用複合回路の出力トランジスタのエミッタを蓄電池パックの隣に接続される過電流保護回路のFETのソースに接続し、過電流保護回路に含まれるぞれぞれの増幅用複合回路の入力端子を第2の抵抗を介して負荷の隣に接続される過電流保護回路のFETのドレインに接続したことを特徴とする過電流保護回路。The emitter of the output transistor of each amplification composite circuit included in the overcurrent protection circuit according to claim 2 is connected to the source of the FET of the overcurrent protection circuit connected next to the storage battery pack. An overcurrent protection circuit, wherein the input terminal of each of the included composite circuits included is connected to the drain of the FET of the overcurrent protection circuit connected next to the load via a second resistor. 前記増幅用複合回路を単体のトランジスタで構成したことを特徴とする請求項1乃至3に記載の過電流保護回路。4. The overcurrent protection circuit according to claim 1, wherein the amplifying composite circuit is constituted by a single transistor. 前記FETのゲートとソース間にツェナーダイオードをさらに備えたことを特徴とする請求項1に記載の過電流保護回路。The overcurrent protection circuit according to claim 1, further comprising a Zener diode between a gate and a source of the FET.
JP2003153659A 2003-05-30 2003-05-30 Overcurrent protection circuit Expired - Lifetime JP4088558B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003153659A JP4088558B2 (en) 2003-05-30 2003-05-30 Overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003153659A JP4088558B2 (en) 2003-05-30 2003-05-30 Overcurrent protection circuit

Publications (2)

Publication Number Publication Date
JP2004357441A JP2004357441A (en) 2004-12-16
JP4088558B2 true JP4088558B2 (en) 2008-05-21

Family

ID=34048516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003153659A Expired - Lifetime JP4088558B2 (en) 2003-05-30 2003-05-30 Overcurrent protection circuit

Country Status (1)

Country Link
JP (1) JP4088558B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646960A (en) * 2011-02-22 2012-08-22 北京科易动力科技有限公司 Battery pack primary loop interface protection circuit and protection method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114958A (en) * 2008-11-04 2010-05-20 Hitachi Koki Co Ltd Charger
JP5488359B2 (en) * 2010-09-14 2014-05-14 パナソニック株式会社 Arc welding equipment
JP7023561B2 (en) * 2016-08-30 2022-02-22 エイブリック株式会社 Charge / discharge control circuit and battery device equipped with this

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646960A (en) * 2011-02-22 2012-08-22 北京科易动力科技有限公司 Battery pack primary loop interface protection circuit and protection method
CN102646960B (en) * 2011-02-22 2016-10-05 北京科易动力科技有限公司 A kind of battery major loop interface protection circuit and guard method

Also Published As

Publication number Publication date
JP2004357441A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
US8355231B2 (en) Apparatus and method for protecting battery pack by detecting destruction of sense resistor in battery pack
JP4932975B2 (en) Overcurrent detection circuit and battery pack
CN107925255B (en) Battery protection circuit module and battery pack including the same
JP5061935B2 (en) Battery pack
CN104779587B (en) Secondary battery protection with permanent failure
JP2003142162A (en) Battery pack
KR101729730B1 (en) Apparatus for protecting battery from overcurrent
JP2002095157A (en) Overcharge preventing circuit
US7605565B2 (en) Battery pack with protection circuit
EP1067655A1 (en) Temperature switch controlled charging circuit
JP5064776B2 (en) Pack battery
US6320363B1 (en) Voltage regulator with improved transient response
JP4088558B2 (en) Overcurrent protection circuit
JP5338047B2 (en) Battery pack
KR100781794B1 (en) Battery Protection Circuit
US6649302B2 (en) Temperature sensing device for use in secondary battery pack, and secondary battery pack incorporating the same
KR100553525B1 (en) Battery Protection Circuit
JP5177842B2 (en) Protection circuit and battery pack
JP2006121827A (en) Protection circuit for secondary battery
KR20140097803A (en) Battery pack, Power-interrupting module applied for the same and Method for interrupting power of battery
KR100739463B1 (en) Battery Protection Circuit With Protection Under High Temperature
JP2004266882A (en) Rechargeable battery with bypass resistor and protecting method thereof
JP2007288952A (en) Electronic equipment
KR20190120653A (en) Apparatus for limiting current
KR102137698B1 (en) Protection circuit device for battery

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4088558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term