JP4087998B2

JP4087998B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4087998B2
Application number: JP26720799A
Authority: JP
Inventors: 恭一須黒; 浩司松尾; 新一中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-09-21
Filing date: 1999-09-21
Publication date: 2008-05-21
Anticipated expiration: 2019-09-21
Also published as: JP2001093898A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、特にゲート絶縁膜等の絶縁膜の性能向上に関するものである。
【０００２】
【従来の技術】
ＭＩＳＦＥＴの微細化に伴い、ゲート電極のより一層の低抵抗化が要求されてきている。また、ポリシリコンによるゲート電極では、空乏化の問題が無視できなくなってきている。そのため、メタル単層のゲート電極構造が望まれている。また、ゲート絶縁膜については、より一層の薄膜化の要求から、ＳｉＯ₂の代わりに金属酸化膜系の高誘電体膜（例えばＴｉＯ₂膜）を用いることが提案されている。しかしながら、ＴｉＯ₂膜を通常のＣＶＤ等で成膜した場合、以下ような問題が生じる。
【０００３】
図９は、従来技術を説明するための工程断面図である。
【０００４】
まず、図９（ａ）に示すように、シリコン基板１００上に、ゲート絶縁膜となる１０ｎｍ程度のＴｉＯ₂膜１０１を、ＬＰ−ＣＶＤ法により成膜する。ＣＶＤガスとしては、例えばＴｉ（Ｃ₁₁Ｈ₁₉Ｏ₂）₂Ｃｌ₂を用いればよい。
【０００５】
次に、図９（ｂ）に示すように、メタル電極材料のゲート絶縁膜への拡散を防ぐため、或いは仕事関数を制御するために、バリアメタルとして、例えば１０〜２０ｎｍの膜厚のＴｉＮ膜１０２を、ＴｉＣｌ₄とＮＨ₃の混合ガス雰囲気にてＣＶＤ法により成膜する。
【０００６】
次に、図９（ｃ）に示すように、ゲート電極となるＷ、Ａｌ、Ｃｕ等のメタル電極膜１０３をＣＶＤ法等で成膜する。バリアメタル膜１０２及びメタル電極膜１０３を成膜した後、反応性イオンエッチング等により、ゲート電極パターンを形成する。
【０００７】
しかしながら、従来は、ゲート絶縁膜となるＴｉＯ₂膜１０１の膜構造に関して、以下のような問題があった。図１０は、ＴｉＯ₂膜１０１の膜構造を模式的に示したものであり、図１０（ａ）はＴｉＯ₂膜１０１の断面図、図１０（ｂ）はＴｉＯ₂膜１０１の上面図である。
【０００８】
図９（ａ）の工程においてＴｉＯ₂膜１０１を成膜するときに、図１０（ａ）及び（ｂ）に示すように、ＴｉＯ₂の結晶粒１１１間に明確な結晶粒界１１２が形成される。そのため、結晶粒界１１２において絶縁性が劣化し、ゲート絶縁膜であるＴｉＯ₂膜１０１の電気的絶縁性が極端に劣化してしまう。したがって、特性や信頼性に優れたＭＩＳトランジスタを作製することが著しく困難になってしまう。
【０００９】
【発明が解決しようとする課題】
このように、ゲート絶縁膜としてＴｉＯ₂等の金属酸化物を用いる場合、従来は、ＴｉＯ₂等の結晶粒間に明確な結晶粒界が形成されるため、ゲート絶縁膜の電気的絶縁性が著しく劣化するという問題があった。
【００１０】
本発明は上記従来の課題に対してなされたものであり、ゲート絶縁膜等の絶縁膜の絶縁性を向上させることができ、特性及び信頼性の向上をはかることが可能な半導体装置及びその製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板の主面側に形成された絶縁膜を有し、該絶縁膜が、金属酸化物からなる複数の粒状絶縁領域と、隣接する粒状絶縁領域間に形成された非晶質絶縁物からなる粒間絶縁領域と、から構成されていることを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法は、半導体基板の主面側に金属化合物膜を形成する工程と、前記金属化合物膜を酸化して、前記金属化合物膜を構成する金属元素の金属酸化物からなる粒状絶縁領域と、隣接する粒状絶縁領域間に形成された非晶質絶縁物からなる粒間絶縁領域と、から構成される絶縁膜を形成する工程と、を有することを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１４】
（実施形態１）
図１は、本発明の第１の実施形態に係る図であり、ＭＩＳトランジスタのゲート絶縁膜等、電気的絶縁を行うための絶縁膜の構造を示した図である。図１（ａ）はその断面図、図１（ｂ）はその上面図である。
【００１５】
絶縁膜１０の基本的な構造は、以下の通りである。絶縁膜１０は、複数の粒状絶縁領域１１と、隣接する粒状絶縁領域１１間に形成された粒間絶縁領域１２とから構成されている。粒状絶縁領域１１は、金属酸化物からなる粒によって構成され、各粒状絶縁領域１１は互いに離間している。粒間絶縁領域１２は、非晶質絶縁物によって構成されている（構造Ａとする）。
【００１６】
上記構造Ａに対応する製造方法は、以下の通りである。まず、半導体基板の主面側に所定の金属化合物膜を形成する。続いて、この金属化合物膜を酸化して、金属酸化物（金属化合物膜を構成する金属元素の金属酸化物）からなる粒状絶縁領域１１を形成するとともに、非晶質絶縁物からなる粒間絶縁領域１２を形成する（製造方法Ａとする）。
【００１７】
このように、絶縁膜１０を粒状絶縁領域１１と粒間絶縁領域１２とで構成することにより、粒状絶縁領域１１に含まれる結晶粒どおしが直接接触することがないため、結晶粒間の明確な結晶粒界がなくなる。そのため、絶縁膜のリーク電流を低減することができ、絶縁性の劣化を抑制することが可能となる。したがって、絶縁膜１０をＭＩＳトランジスタのゲート絶縁膜等に用いることにより、特性及び信頼性の向上をはかることができる。
【００１８】
上記構造Ａ及び製造方法Ａの好ましい態様としては、以下の３態様があげられる。
【００１９】
金属化合物膜は、粒状絶縁領域１１の金属酸化物を構成する金属元素及びシリコンを少なくとも含んで構成されている。粒状絶縁領域１１は、金属酸化物の結晶を少なくとも含んで構成されている。粒間絶縁領域１２は、シリコン、酸素及び粒状絶縁領域１１の金属酸化物を構成する金属元素を少なくとも含んだ非晶質絶縁物で構成されている（構造Ｂ、製造方法Ｂとする）。
【００２０】
金属化合物膜は、粒状絶縁領域１１の金属酸化物を構成する第１の金属元素及び第１の金属元素とは異なる第２の金属元素を少なくとも含んで構成されている。粒状絶縁領域１１は、金属酸化物の結晶を少なくとも含んで構成されている。粒間絶縁領域１２は、酸素及び第２の金属元素を少なくとも含んだ非晶質絶縁物で構成されている（構造Ｃ、製造方法Ｃとする）。
【００２１】
金属化合物膜は、粒状絶縁領域１１の金属酸化物を構成する金属元素を少なくとも含んで構成されている。粒状絶縁領域１１は、金属酸化物の結晶粒によって構成されている。粒間絶縁領域１２は、粒状絶縁領域１１の金属酸化物と同種の非晶質金属酸化物によって構成されている（構造Ｄ、製造方法Ｄとする）。
【００２２】
上記構造Ａ〜Ｄ及び製造方法Ａ〜Ｄのさらに好ましい態様としては、以下の態様があげられる。
【００２３】
（１）構造及び製造方法Ｂにおいて、粒状絶縁領域１１は、金属酸化物の結晶粒のみで構成されている、或いは金属酸化物の結晶粒及び該金属酸化物の非晶質を含んで構成されている。
【００２４】
（２）構造及び製造方法Ｄにおいて、粒状絶縁領域１１は、金属酸化物の単結晶粒のみで構成されている。
【００２５】
（３）構造及び製造方法Ａにおいて、粒状絶縁領域１１を構成する結晶粒は、同一結晶面方位のなす角度が１０度以下、望ましくは５度以下である複数の単結晶（金属酸化物の単結晶）の集合により構成されている。単結晶どおしのなす角度が１０度以内であれば、仮に単結晶どおしが接触して結晶粒界が形成されたとしてしても、結晶粒界エネルギーは小さく、電気的絶縁性をほとんど劣化させないためである。
【００２６】
（４）構造及び製造方法Ｂにおいて、粒間絶縁領域１２を構成する非晶質絶縁物は、粒状絶縁領域１１を構成する金属酸化物と同種の金属酸化物及びシリコン酸化物を少なくとも含み、場合によってはシリコン窒化酸化物或いはシリコン窒化物の少なくとも一つを含む。シリコン酸化物、シリコン窒化酸化物及びシリコン窒化物は、容易に非晶質となるため、粒間絶縁領域１２の構成材料として適しているといえる。
【００２７】
（５）構造及び製造方法Ｃにおいて、粒間絶縁領域１２を構成する第２の金属元素を含む第２の金属酸化物の結晶化温度は、粒状絶縁領域１１を構成する第１の金属酸化物を含む第２の金属酸化物の結晶化温度より高い。第２の金属酸化物の結晶化温度が第１の金属酸化物の結晶化温度より高いため、第２の金属酸化物の非晶質が形成されやすくなる。
【００２８】
（６）構造及び製造方法Ａにおいて、金属酸化物としては、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物、ニオブ酸化物、又はアルミニウム酸化物等、シリコン酸化物よりも誘電率が高い金属酸化物の少なくとも一つがあげられる。
【００２９】
（７）構造及び製造方法Ａにおいて、金属酸化物及び金属化合物膜に含まれる金属元素としては、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、又はアルミニウムの少なくとも一つがあげられる。
【００３０】
（８）構造及び製造方法Ｂにおいて、金属化合物膜としては、シリコンを含む金属窒化膜、シリコンを含む金属窒化酸化膜、シリコンを含む金属窒化炭化膜、シリコンを含む金属炭化膜、シリコンを含む金属酸化膜、シリコンを含む金属炭化酸化膜の少なくとも一つがあげられる。
【００３１】
（９）構造及び製造方法Ｄにおいて、金属化合物膜としては、金属窒化膜、金属窒化酸化膜、金属窒化炭化膜、金属炭化膜、金属酸化膜、金属炭化酸化膜の少なくとも一つがあげられる。
【００３２】
（１０）構造及び製造方法Ｄにおいて、絶縁膜１０の厚さは、１０ｎｍ程度以下、望ましくは５ｎｍ程度以下にする。このように絶縁膜１０の厚さを薄くすると、非晶質金属酸化物からなる粒間絶縁領域１２を形成しやすくなる。
【００３３】
（１１）構造及び製造方法Ａにおいて、絶縁膜１０をＭＩＳトランジスタのゲート絶縁膜として用いる場合、絶縁膜１０の下地としては、シリコン基板、シリコン酸化膜、シリコン窒化膜或いはシリコン窒化酸化膜があげられる。特に、シリコン基板と絶縁膜１０との間に数原子層程度のシリコン酸化膜、シリコン窒化膜或いはシリコン窒化酸化膜が形成されていると、界面準位の制御が容易になるため、電子やホールの移動度を高めることが可能となる。
【００３４】
（実施形態２）
図１は、本発明の第２の実施形態に係る図であり、ＭＩＳトランジスタのゲート絶縁膜等、電気的絶縁を行うための絶縁膜の構造を示した図である。図２（ａ）はその断面図、図２（ｂ）はその上面図である。
【００３５】
本実施形態では、粒状絶縁領域１１及び粒間絶縁領域１２から構成される主絶縁領域１０ａ（図１に示した絶縁膜１０の領域に対応）の少なくとも一方の表面上に、該一方の表面を覆うように被覆絶縁領域１３が形成されており、粒状絶縁領域１１、粒間絶縁領域１２及び被覆絶縁領域１３によって絶縁膜１０を構成している。被覆絶縁領域１３は、粒間絶縁領域１２を構成する非晶質絶縁物と同種の非晶質絶縁物によって構成されている。粒状絶縁領域１１及び粒間絶縁領域１２については、第１の実施形態と同様である。
【００３６】
粒状絶縁領域１１及び粒間絶縁領域１２から構成される主絶縁領域１０ａの表面は、粒状絶縁領域１１に含まれる結晶粒によって凹凸が形成されている場合があり、モフォロジーの劣化を招く場合がある。本実施形態では、被覆絶縁領域１３を形成することにより、このようなモフォロジーの劣化を抑制することが可能になる。
【００３７】
（実施形態３）
図３は、本発明の第３の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【００３８】
まず、図３（ａ）に示すように、シリコン基板３０上に、金属化合物膜３１として、厚さ２ｎｍ程度のシリコンを含むＴｉＮ膜を成膜する。このシリコンを含むＴｉＮ膜３１の成膜法としては、ＴｉＣｌ₄、ＮＨ₃及びＳｉＨ₄の混合ガス雰囲気でのＣＶＤ法があげられる。
【００３９】
また、シリコンを含むＴｉＮ膜３１を成膜する場合、混合ガスとしては、上述したＴｉＣｌ₄／ＮＨ₃／ＳｉＨ₄以外にも、以下の混合ガスを用いることができる。
【００４０】
（Ｃ₅Ｈ₅）（Ｃ₈Ｈ₈）Ｔｉ／ＮＨ₃／ＳｉＨ₄系、
（Ｃ₅Ｈ₅）₂Ｔｉ［Ｎ（ＣＨ₃）₂］₂／ＮＨ₃／ＳｉＨ₄系、
（Ｃ₅Ｈ₅）₂ＴｉＣｌ₂／ＮＨ₃／ＳｉＨ₄系、
［（ＣＨ₃）₃ＳｉＣＨ₂］₄Ｔｉ／ＮＨ₃系、
Ｔｉ［Ｎ（ＣＨ₃）₂］₄／ＳｉＨ₄系、
Ｔｉ［Ｎ（Ｃ₂Ｈ₅）₂］₄／ＳｉＨ₄系、
（Ｃ₅Ｈ₅）₂Ｔｉ（Ｎ₃）₂／ＳｉＨ₄系。
【００４１】
後者の３種類の混合ガスは、ＮＨ₃やＮラジカルのような窒化剤がなくてもＴｉＮを成膜できるが、窒化剤を添加して成膜してもよい。
【００４２】
また、Ｓｉを含むＴｉターゲット或いはＮ及びＳｉを含むＴｉターゲットをターゲットとして用いるとともに、Ａｒ（Ｋｒ又はＸｅでもよい）とＮ（Ｎ₂など）を含む混合ガスのプラズマを用いたスパッタ法（真空蒸着法でもよい）によって、シリコンを含むＴｉＮ膜を成膜することも可能である。スパッタ法を用いる場合、ＡｒやＸｅなどのターゲットをスパッタするイオン、及びターゲットから離脱した粒子のエネルギーを、最大で１００ｅＶ以下、望ましくは５０ｅＶ以下、より望ましくは２０ｅＶ以下程度にする。このようにすると、膜表面へのダメージを少なくできるため、より信頼性の高いゲート絶縁膜を形成することが可能である。
【００４３】
次に、図３（ｂ）に示すように、Ｏ₂雰囲気、Ｏ₃雰囲気、酸素ラジカル雰囲気或いは水蒸気雰囲気中において、熱処理によりシリコンを含むＴｉＮ膜３１の酸化を行う。この酸化処理により、第１の実施形態の構造Ｂに対応した絶縁膜３２（ゲート絶縁膜）が形成される。すなわち、ＴｉＯ₂結晶粒からなる粒状絶縁領域３３が形成されるとともに、隣接する粒状絶縁領域３３間には非晶質絶縁物からなる粒間絶縁領域３４が形成される。粒間絶縁領域３４には、Ｔｉ酸化物及びシリコン酸化物が少なくとも含まれ、場合によってはシリコン窒化物或いはシリコン窒化酸化物等も含まれる。
【００４４】
なお、上記酸化処理を過剰に行うことにより、シリコン基板３０と絶縁膜３２の界面にシリコン酸化膜を形成してもよい。
【００４５】
また、シリコンを含むＴｉＮ膜３１が薄くなるほど、酸化処理中に発生する窒素或いはシリコンを含むＴｉＮ膜３１の成膜中に混入した塩素や炭素等の不純物が、酸化処理中に外方に拡散しやすくなるため、不純物の少ない良質な絶縁膜が得られやすい。従って、シリコンを含むＴｉＮ膜３１の膜厚は、５ｎｍ以下、望ましくは２ｎｍ程度にすることが望ましい。膜厚の厚い絶縁膜３２を形成する場合には、上記膜厚を有する膜厚の薄いシリコンを含むＴｉＮ膜３１の成膜工程と酸化工程とを繰り返し行う。これにより、膜厚の厚い絶縁膜３２を形成することも可能である。
【００４６】
次に、図３（ｃ）に示すように、バリアメタル３５として例えばＴｉＮ膜をＣＶＤ法により成膜し、さらにバリアメタル３５上にゲート電極膜３６として所望の金属膜を成膜する。
【００４７】
以上の工程により、第１の実施形態の構造Ｂに対応した絶縁膜３２をゲート絶縁膜に適用した構造が形成される。
【００４８】
なお、ＴｉＯ₂結晶粒３３は、単一の単結晶粒であってもよく、同一結晶面方位のなす角度が１０度以下、望ましくは５度以下の複数の単結晶粒の集合であってもよい。単結晶粒どおしのなす角度が１０度以下では、それらの結晶粒界エネルギーが小さいため、絶縁性の劣化がほとんどないためである。
【００４９】
また、シリコンを含むＴｉＮ膜３１の酸化を行う時に、過剰な酸化によりシリコン基板３０と絶縁膜３２の界面にシリコン酸化膜が形成され、その膜厚が厚すぎる場合がある。このような場合は、シリコンを含むＴｉＮ膜３１の成膜前に、あらかじめシリコン基板３０上に１ｎｍ程度の極薄いシリコン窒化酸化膜を、ＮＯ或いはＮ₂Ｏ等のガスを含む雰囲気で形成しておき、このシリコン窒化酸化膜によってシリコン基板３０が酸化されるのを防げばよい。また、あらかじめシリコン窒化酸化膜の代わりにシリコン酸化膜を形成しておいてもよい。
【００５０】
また、本実施形態ではシリコンを含むＴｉＮ膜３１を酸化して絶縁膜３２を形成するようにしたが、種々の変形が可能である。
【００５１】
絶縁膜３２に含まれる金属酸化物を構成する金属元素としては、上記Ｔｉの他に、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ａｌを用いることも可能である。以下、これらの金属元素を用いた例を列挙する。
【００５２】
ＴａＣｌ₅／ＮＨ₃／ＳｉＨ₄系の混合ガス、ＴａＢｒ₅／ＮＨ₃／ＳｉＨ₄系の混合ガス、或いはＴａＩ₅／ＮＨ₃／ＳｉＨ₄系の混合ガスを用いたＣＶＤ法によってＳｉを含むＴａＮ膜を形成し、このＴａＮ膜を酸化する。これにより、Ｔａ₂Ｏ₅の結晶粒を少なくとも含む粒状絶縁領域３３が形成されるとともに、Ｔａ酸化物及びシリコン酸化物等を含む粒間絶縁領域３４が形成される。
【００５３】
Ｔａ（ＯＣ₂Ｈ₅）／ＳｉＨ₄系の混合ガスを用いたＣＶＤ法によって、Ｃを１％以上含有するＳｉを含むＴａ₂Ｏ₅膜を形成し、このＴａ₂Ｏ₅膜をオゾンを用いて酸化することにより、ＣをＯに置換する。これにより、Ｔａ₂Ｏ₅の結晶粒を少なくとも含む粒状絶縁領域３３が形成されるとともに、Ｔａ酸化物及びシリコン酸化物等を含む粒間絶縁領域３４が形成される。
【００５４】
ＮｂＣｌ₅／ＮＨ₃／ＳｉＨ₄系の混合ガス、ＮｂＢｒ₅／ＮＨ₃／ＳｉＨ₄系の混合ガス、或いはＮｂＩ₅／ＮＨ₃／ＳｉＨ₄系の混合ガスを用いたＣＶＤ法によってＳｉを含むＮｂＮ膜を形成し、このＮｂＮ膜を酸化する。これにより、Ｎｂ₂Ｏ₅の結晶粒を少なくとも含む粒状絶縁領域３３が形成されるとともに、Ｎｂ酸化物及びシリコン酸化物等を含む粒間絶縁領域３４が形成される。
【００５５】
ＴｉＢｒ₄／ＮＨ₃／ＳｉＨ₄系の混合ガス、或いはＴｉＩ₄／ＮＨ₃／ＳｉＨ₄系の混合ガスを用いたＣＶＤ法によってＳｉを含むＴｉＮ膜を形成し、このＴｉＮ膜を酸化する。これにより、ＴｉＯ₂の結晶粒を少なくとも含む粒状絶縁領域３３が形成されるとともに、Ｔｉ酸化物及びシリコン酸化物等を含む粒間絶縁領域３４が形成される。
【００５６】
ＺｒＣｌ₄／ＮＨ₃／ＳｉＨ₄系の混合ガス、ＺｒＢｒ₄／ＮＨ₃／ＳｉＨ₄系の混合ガス、ＺｒＩ₄／ＮＨ₃／ＳｉＨ₄系の混合ガス、Ｚｒ［Ｎ（Ｃ₂Ｈ₅）₂］₄／ＮＨ₃／ＳｉＨ₄系の混合ガス、或いはＺｒ［Ｎ（ＣＨ₃）₂］₄／ＮＨ₃／ＳｉＨ₄系の混合ガスを用いたＣＶＤ法によってＳｉを含むＺｒＮ膜を形成し、このＺｒＮ膜を酸化する。これにより、ＺｒＯ₂の結晶粒を少なくとも含む粒状絶縁領域３３が形成されるとともに、Ｚｒ酸化物及びシリコン酸化物等を含む粒間絶縁領域３４が形成される。
【００５７】
ＨｆＣｌ₄／ＮＨ₃／ＳｉＨ₄系の混合ガス、ＨｆＢｒ₄／ＮＨ₃／ＳｉＨ₄系の混合ガス、或いはＨｆＩ₄／ＮＨ₃／ＳｉＨ₄系の混合ガスを用いたＣＶＤ法によってＳｉを含むＨｆＮ膜を形成し、このＨｆＮ膜を酸化する。これにより、ＨｆＯ₂の結晶粒を少なくとも含む粒状絶縁領域３３が形成されるとともに、Ｈｆ酸化物及びシリコン酸化物等を含む粒間絶縁領域３４が形成される。
【００５８】
このように、Ｓｉ及び金属元素を含む金属化合物膜を酸化することにより、金属酸化物及びシリコン酸化物等を含む非晶質の粒間絶縁領域３４が容易に形成される。
【００５９】
また、上述した例では、Ｓｉ及び金属元素を含む金属化合物膜を酸化することにより、金属酸化物の結晶を含む粒状絶縁領域３３と、金属酸化物及びシリコン酸化物等を含む非晶質の粒間絶縁領域３４を形成するようにしたが、以下に示すような例も考えられる。
【００６０】
まず、第１の金属元素及び第１の金属元素とは異なる第２の金属元素を少なくとも含む金属化合物膜をシリコン基板３０上に形成する。この金属化合物膜を酸化することにより、第１の金属元素の金属酸化物（第１の金属酸化物）で構成される粒状絶縁領域３３と、第２の金属元素の金属酸化物で構成される粒間絶縁領域３４とからなる絶縁膜３２を形成する（第２の金属酸化物）。
【００６１】
このとき、第２の金属酸化物の結晶化温度が第１の金属酸化物の結晶化温度よりも高くなるように、第１の金属元素及び第２の金属元素を選択しておく。酸化温度を、第１の金属酸化物の結晶化温度よりも高く、第２の金属酸化物の結晶化温度よりも低くすることで、結晶粒状態の第１の金属酸化物と非晶質状態の第２の金属酸化物を形成することが可能となり、図３に示した構造と同様の構造を得ることができる。
【００６２】
（実施形態４）
図４は、本発明の第４の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【００６３】
まず、図４（ａ）に示すように、シリコン基板４０上に、金属化合物膜４１として、厚さ５ｎｍ以下、望ましくは２ｎｍ程度のＴｉＮ膜を成膜する。このＴｉＮ膜４１の成膜法としては、ＴｉＣｌ₄及びＮＨ₃の混合ガス雰囲気でのＣＶＤ法があげられる。
【００６４】
また、ＴｉＮ膜４１を成膜する場合、混合ガスとしては、上述したＴｉＣｌ₄／ＮＨ₃以外にも、以下の混合ガスを用いることができる。
【００６５】
（Ｃ₅Ｈ₅）（Ｃ₈Ｈ₈）Ｔｉ／ＮＨ₃系、
（Ｃ₅Ｈ₅）₂Ｔｉ［Ｎ（ＣＨ₃）₂］₂／ＮＨ₃系、
（Ｃ₅Ｈ₅）₂ＴｉＣｌ₂／ＮＨ₃系、
［（ＣＨ₃）₃ＳｉＣＨ₂］₄Ｔｉ／ＮＨ₃系、
Ｔｉ［Ｎ（ＣＨ₃）₂］₄系、
Ｔｉ［Ｎ（Ｃ₂Ｈ₅）₂］₄系、
（Ｃ₅Ｈ₅）₂Ｔｉ（Ｎ₃）₂系。
【００６６】
後者の３種類の混合ガスは、ＮＨ₃やＮラジカルのような窒化剤がなくてもＴｉＮを成膜できるが、窒化剤を添加して成膜してもよい。
【００６７】
また、Ｔｉターゲット或いはＮを含むＴｉターゲットをターゲットとして用いるとともに、Ａｒ（Ｋｒ又はＸｅでもよい）とＮ（Ｎ₂など）を含む混合ガスのプラズマを用いたスパッタ法（真空蒸着法でもよい）によって、ＴｉＮ膜を成膜することも可能である。スパッタ法を用いる場合、ＡｒやＸｅなどのターゲットをスパッタするイオン、及びターゲットから離脱した粒子のエネルギーを、最大で１００ｅＶ以下、望ましくは５０ｅＶ以下、より望ましくは２０ｅＶ以下程度にする。このようにすると、成膜表面へのダメージを少なくできるため、より信頼性の高いゲート絶縁膜を形成することが可能である。
【００６８】
次に、図４（ｂ）に示すように、Ｏ₂雰囲気、Ｏ₃雰囲気、酸素ラジカル雰囲気或いは水蒸気雰囲気中において、熱処理（５００℃以下が望ましい）によりＴｉＮ膜４１の酸化を行う。この酸化処理により、第１の実施形態の構造Ｄに対応した絶縁膜４２（ゲート絶縁膜）が形成される。すなわち、ＴｉＯ₂結晶粒からなる粒状絶縁領域４３が形成されるとともに、隣接する粒状絶縁領域４３間にはＴｉＯ₂の非晶質絶縁物からなる粒間絶縁領域４４が形成される。
【００６９】
ＴｉＮ膜４１の膜厚が２ｎｍと薄いため、膜厚が厚い場合に比べて結晶化エネルギーが非常に高くなる。そのため、１０ｎｍ以上の膜厚の厚いＴｉＮを酸化した時のように、結晶粒が大きく成長して結晶粒どおしがぶつかり合うことがない。したがって、明確な結晶粒界を形成することはなく、隣接するＴｉＯ₂結晶粒（粒状絶縁領域４３）間には非晶質ＴｉＯ₂からなる粒間絶縁領域４４が形成される。
【００７０】
図５は、ＴｉＯ₂膜厚を変化させたときの、ＴｉＮ膜の酸化温度に対するＴｉＯ₂結晶粒径を示したものである。また、図６は、図５のＡ、Ｂ及びＣ点におけるＴｉＯ₂膜の膜構造を示したものである。
【００７１】
酸化温度が低い場合には、ＴｉＯ₂膜厚が厚くても結晶粒径の大きなＴｉＯ₂が成長し難い（例えば、図５のＡ点に対応）。したがって、ＴｉＯ₂膜は図６（ａ）に示すような構造となる。ＴｉＯ₂膜厚が薄い場合には、酸化温度が高くても結晶粒径の大きなＴｉＯ₂は成長しない（例えば、図５のＢ点に対応）。したがって、ＴｉＯ₂膜は図６（ｂ）に示すような構造となる。酸化温度が高く、かつＴｉＯ₂膜厚が厚い場合には、結晶粒の大きなＴｉＯ₂が成長し（例えば、図５のＣ点に対応）、隣接するＴｉＯ₂結晶粒間に明確な明確な結晶粒界が形成され、ＴｉＯ₂膜は図６（ｃ）に示すような構造となる。したがって、ＴｉＯ₂膜厚及び酸化温度を適当に選定することにより、結晶粒間に非晶質領域が形成されたリーク電流の少ないＴｉＯ₂膜を得ることが可能となる。
【００７２】
次に、図４（ｃ）に示すように、バリアメタル４５として例えばＴｉＮ膜をＣＶＤ法により成膜し、さらにバリアメタル４５上にゲート電極膜４６として所望の金属膜を成膜する。
【００７３】
以上の工程により、第１の実施形態の構造Ｄに対応した絶縁膜４２をゲート絶縁膜に適用した構造が形成される。
【００７４】
なお、ＴｉＯ₂結晶粒４３は、単一の単結晶粒であってもよく、同一結晶面方位のなす角度が１０度以下、望ましくは５度以下の複数の単結晶粒の集合であってもよい。単結晶粒同士のなす角度が１０度以下では、それらの結晶粒界エネルギーが小さいため、絶縁性の劣化がほとんどないためである。
【００７５】
また、本実施形態ではＴｉＮ膜４１を酸化して絶縁膜４２を形成するようにしたが、種々の変形が可能である。
【００７６】
絶縁膜４２に含まれる金属酸化物を構成する金属元素としては、上記Ｔｉの他に、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ａｌを用いることも可能である。以下、これらの金属元素を用いた例を列挙する。
【００７７】
ＴａＣｌ₅／ＮＨ₃系の混合ガス、ＴａＢｒ₅／ＮＨ₃系の混合ガス、ＴａＩ₅／ＮＨ₃系の混合ガス、或いは［（ＣＨ₃）₂Ｎ］₅Ｔａガスを用いたＣＶＤ法によってＴａＮ膜を形成し、このＴａＮ膜を酸化する。これにより、Ｔａ₂Ｏ₅の結晶粒からなる粒状絶縁領域４３が形成されるとともに、非晶質のＴａ₂Ｏ₅からなる粒間絶縁領域４４が形成される。
【００７８】
Ｔａ（ＯＣ₂Ｈ₅）／ＳｉＨ₄系の混合ガスを用いたＣＶＤ法によって、タンタル窒化酸化膜を形成し、この膜を酸化することによりＮをＯに置換する。または、この混合ガス系においてＣを１％以上含有するタンタル窒化酸化膜を形成するか、或いはＴａ（ＯＣ₂Ｈ₅）のみを用いてＣを１％以上含有するＴａ₂Ｏ₅膜を形成し、これらの膜をオゾンを用いて酸化することにより、ＣやＮをＯに置換する。これらの方法により、Ｔａ₂Ｏ₅の結晶粒からなる粒状絶縁領域４３が形成されるとともに、非晶質のＴａ₂Ｏ₅からなる粒間絶縁領域４４が形成される。
【００７９】
ＮｂＣｌ₅／ＮＨ₃系の混合ガス、ＮｂＢｒ₅／ＮＨ₃系の混合ガス、或いはＮｂＩ₅／ＮＨ₃系の混合ガスを用いたＣＶＤ法によってＮｂＮ膜を形成し、このＮｂＮ膜を酸化する。これにより、Ｎｂ₂Ｏ₅の結晶粒からなる粒状絶縁領域４３が形成されるとともに、非晶質のＮｂ₂Ｏ₅からなる粒間絶縁領域４４が形成される。
【００８０】
ＴｉＢｒ₄／ＮＨ₃系の混合ガス、或いはＴｉＩ₄／ＮＨ₃系の混合ガスを用いたＣＶＤ法によってＴｉＮ膜を形成し、このＴｉＮ膜を酸化する。これにより、ＴｉＯ₂の結晶粒からなる粒状絶縁領域４３が形成されるとともに、非晶質のＴｉＯ₂からなる粒間絶縁領域４４が形成される。
【００８１】
ＺｒＣｌ₄／ＮＨ₃系の混合ガス、ＺｒＢｒ₄／ＮＨ₃系の混合ガス、ＺｒＩ₄／ＮＨ₃系の混合ガス、Ｚｒ［Ｎ（Ｃ₂Ｈ₅）₂］₄／ＮＨ₃系の混合ガス、或いはＺｒ［Ｎ（ＣＨ₃）₂］₄／ＮＨ₃系の混合ガスを用いたＣＶＤ法によってＺｒＮ膜を形成し、このＺｒＮ膜を酸化する。これにより、ＺｒＯ₂の結晶粒からなる粒状絶縁領域４３が形成されるとともに、非晶質のＺｒＯ₂からなる粒間絶縁領域４４が形成される。
【００８２】
ＨｆＣｌ₄／ＮＨ₃系の混合ガス、ＨｆＢｒ₄／ＮＨ₃系の混合ガス、或いはＨｆＩ₄／ＮＨ₃系の混合ガスを用いたＣＶＤ法によってＨｆＮ膜を形成し、このＨｆＮ膜を酸化する。これにより、ＨｆＯ₂の結晶粒からなる粒状絶縁領域４３が形成されるとともに、非晶質のＨｆＯ₂からなる粒間絶縁領域４４が形成される。
【００８３】
このように、金属元素を含む膜厚の薄い金属化合物膜を酸化することにより、金属酸化物の結晶粒からなる粒状絶縁領域４３が形成されるとともに、該金属酸化物の非晶質領域からなる粒間絶縁領域４４が容易に形成される。
【００８４】
（実施形態５）
図７（ａ）〜図８（ｆ）は、本発明の第５の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【００８５】
上述した第１〜第４の実施形態では、ＭＩＳトランジスタのゲート絶縁膜等に用いる絶縁膜の構造及び成膜方法について説明したが、本実施形態は、このような構造及び成膜法をダマシンゲート構造を有するＭＩＳトランジスタに適用した例である。
【００８６】
まず、図７（ａ）に示すように、シリコン基板５０にＳＴＩ技術等を用いて素子分離領域５１を形成する。続いて、例えば厚さ６ｎｍ程度のダミーゲート酸化膜５２、３００ｎｍ程度のダミーポリシリコン膜５３及び５０ｎｍ程度のシリコン窒化膜５４の積層構造からなるダミーゲート構造を、酸化技術、ＣＶＤ技術、リソグラフィー技術及びＲＩＥ技術等を用いて形成する。その後、イオン注入技術を用いてソース・ドレイン拡散層のエクステンション領域５５を形成する。さらに、シリコン窒化膜５６からなる幅が４０ｎｍ程度のゲート側壁膜を、ＣＶＤ技術とＲＩＥ技術を用いて形成する。
【００８７】
次に、図７（ｂ）に示すように、イオン注入技術により高濃度のソース・ドレイン拡散層５７を形成する。続いて、サリサイドプロセス技術を用いて、ダミーゲートをマスクとして、ソース・ドレイン領域のみに４０ｎｍ程度のＣｏＳｉ₂又はＴｉＳｉ₂等の金属シリサイド膜５８を形成する。
【００８８】
次に、図７（ｃ）に示すように、層間絶縁膜５９として、例えばＳｉＯ₂膜をＣＶＤ法により全面に堆積する。その後、ＣＭＰ技術によって平坦化処理を行うことにより、シリコン窒化膜５４及び５６の表面を露出させる。
【００８９】
次に、図８（ｄ）に示すように、例えば燐酸を用いて、ダミーゲート上部のシリコン窒化膜５４を層間絶縁膜５９に対して選択的に除去する。このとき、ゲート側壁のシリコン窒化膜５６もポリシリコン膜５３の高さ程度までエッチングされる。続いて、例えばラジカル原子エッチング技術を用いて、ポリシリコン膜５３を層間絶縁膜５９及びシリコン窒化膜５６に対して選択的に除去する。
【００９０】
次に、図８（ｅ）に示すように、フッ酸等のウェットエッチング処理により、ダミーゲート酸化膜５２を除去する。その後、ゲート絶縁膜６０を形成する。このゲート絶縁膜６０には、第１〜第４の実施形態で示した構造及び成膜法による絶縁膜を用いる。続いて、ゲート絶縁膜６０上にゲート電極６１となる電極膜を形成する。
【００９１】
次に、図８（ｆ）に示すように、ＣＭＰ技術を用いて、ゲート絶縁膜６０及びゲート電極６１の平坦化処理を、層間絶縁膜５９が露出するまで行う。
【００９２】
以上の工程により、ゲート絶縁膜６０が高誘電体膜、ゲート電極６１がメタル電極で形成され、ソース・ドレイン領域に金属シリサイドを用いたＭＩＳトランジスタが完成する。
【００９３】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【００９４】
【発明の効果】
本発明によれば、絶縁膜を粒状絶縁領域と粒間絶縁領域とで構成することにより、粒状絶縁領域に含まれる結晶粒どおしが直接接触することを防止することができる。そのため、結晶粒間の明確な結晶粒界をなくすことができ、絶縁性の劣化を抑制することが可能となる。したがって、この絶縁膜をＭＩＳトランジスタのゲート絶縁膜に用いることにより、特性及び信頼性に優れたＭＩＳトランジスタを作製することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における絶縁膜の構造を模式的に示した図。
【図２】本発明の第２の実施形態における絶縁膜の構造を模式的に示した図。
【図３】本発明の第３の実施形態における主として絶縁膜の形成方法を示した工程断面図。
【図４】本発明の第４の実施形態における主として絶縁膜の形成方法を示した工程断面図。
【図５】ＴｉＯ₂膜厚を変化させたときの、ＴｉＮ膜の酸化温度に対するＴｉＯ₂結晶粒径を示した図。
【図６】図５のＡ、Ｂ及びＣ点におけるＴｉＯ₂膜の膜構造を模式的に示した図。
【図７】本発明の第５の実施形態に係る半導体装置の製造工程の一部を示した工程断面図。
【図８】本発明の第５の実施形態に係る半導体装置の製造工程の一部を示した工程断面図。
【図９】従来技術を説明するための工程断面図。
【図１０】従来技術に係る絶縁膜の膜構造を模式的に示した図。
【符号の説明】
１０、３２、４２…絶縁膜
１１、３３、４３…粒状絶縁領域
１２、３４、４４…粒間絶縁領域
１３…被覆絶縁領域
３０、４０…シリコン基板
３１、４１…金属化合物膜
３５、４５…バリアメタル
３６、４６…ゲート電極膜
５０…シリコン基板
５１…素子分離領域
５２…ダミーゲート酸化膜
５３…ダミーポリシリコン膜
５４、５６…シリコン窒化膜
５５、５７…ソース・ドレイン拡散層
５８…金属シリサイド膜
５９…層間絶縁膜
６０…ゲート絶縁膜
６１…ゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to an improvement in performance of an insulating film such as a gate insulating film.
[0002]
[Prior art]
With the miniaturization of MISFETs, there is a demand for further lowering the resistance of the gate electrode. Further, in the case of a gate electrode made of polysilicon, the problem of depletion cannot be ignored. Therefore, a metal single layer gate electrode structure is desired. As for the gate insulating film, there is a demand for further thinning, so that SiO 2 ₂ Instead of metal oxide film-based high dielectric film (for example, TiO 2 ₂ It has been proposed to use a film. However, TiO ₂ When the film is formed by ordinary CVD or the like, the following problems occur.
[0003]
FIG. 9 is a process cross-sectional view for explaining the prior art.
[0004]
First, as shown in FIG. 9A, on a silicon substrate 100, about 10 nm of TiO serving as a gate insulating film. ₂ The film 101 is formed by the LP-CVD method. As the CVD gas, for example, Ti (C ₁₁ H ₁₉ O ₂ ) ₂ Cl ₂ May be used.
[0005]
Next, as shown in FIG. 9B, in order to prevent diffusion of the metal electrode material into the gate insulating film or to control the work function, for example, a TiN film having a thickness of 10 to 20 nm as a barrier metal. 102, TiCl _Four And NH _Three The film is formed by the CVD method in the mixed gas atmosphere.
[0006]
Next, as shown in FIG. 9C, a metal electrode film 103 made of W, Al, Cu or the like to be a gate electrode is formed by a CVD method or the like. After the barrier metal film 102 and the metal electrode film 103 are formed, a gate electrode pattern is formed by reactive ion etching or the like.
[0007]
Conventionally, however, TiO is used as a gate insulating film. ₂ The film structure of the film 101 has the following problems. FIG. 10 shows TiO ₂ FIG. 10A schematically shows the film structure of the film 101, and FIG. ₂ A cross-sectional view of the film 101, FIG. ₂ 2 is a top view of a film 101. FIG.
[0008]
In the process of FIG. 9A, TiO ₂ When the film 101 is formed, as shown in FIGS. 10A and 10B, TiO ₂ Clear crystal grain boundaries 112 are formed between the crystal grains 111. For this reason, the insulating properties deteriorate at the crystal grain boundaries 112, and TiO which is a gate insulating film ₂ The electrical insulation of the film 101 is extremely deteriorated. Therefore, it becomes extremely difficult to manufacture a MIS transistor having excellent characteristics and reliability.
[0009]
[Problems to be solved by the invention]
Thus, TiO as the gate insulating film ₂ Conventionally, when using a metal oxide such as TiO ₂ Since a clear crystal grain boundary is formed between the crystal grains such as the above, there is a problem that the electrical insulation of the gate insulating film is remarkably deteriorated.
[0010]
The present invention has been made to solve the above-described conventional problems, and can improve the insulating properties of an insulating film such as a gate insulating film, and can improve characteristics and reliability, and its manufacture. It aims to provide a method.
[0011]
[Means for Solving the Problems]
A semiconductor device according to the present invention has an insulating film formed on the main surface side of a semiconductor substrate, and the insulating film is formed between a plurality of granular insulating regions made of a metal oxide and adjacent granular insulating regions. And an intergranular insulating region made of an amorphous insulator.
[0012]
A method for manufacturing a semiconductor device according to the present invention includes a step of forming a metal compound film on a main surface side of a semiconductor substrate, and a metal oxide of a metal element constituting the metal compound film by oxidizing the metal compound film. And a step of forming an insulating film composed of a granular insulating region and an intergranular insulating region made of an amorphous insulator formed between adjacent granular insulating regions.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0014]
(Embodiment 1)
FIG. 1 is a diagram according to the first embodiment of the present invention, and shows the structure of an insulating film for electrical insulation, such as a gate insulating film of a MIS transistor. FIG. 1A is a sectional view thereof, and FIG. 1B is a top view thereof.
[0015]
The basic structure of the insulating film 10 is as follows. The insulating film 10 includes a plurality of granular insulating regions 11 and an intergranular insulating region 12 formed between adjacent granular insulating regions 11. The granular insulating region 11 is composed of particles made of a metal oxide, and the granular insulating regions 11 are separated from each other. The intergranular insulating region 12 is formed of an amorphous insulator (structure A).
[0016]
The manufacturing method corresponding to the structure A is as follows. First, a predetermined metal compound film is formed on the main surface side of the semiconductor substrate. Subsequently, the metal compound film is oxidized to form a granular insulating region 11 made of a metal oxide (metal oxide of a metal element constituting the metal compound film), and intergranular insulation made of an amorphous insulator. Region 12 is formed (referred to as manufacturing method A).
[0017]
Thus, since the insulating film 10 is composed of the granular insulating regions 11 and the intergranular insulating regions 12, the crystal grains contained in the granular insulating regions 11 are not in direct contact with each other. Clear crystal grain boundaries disappear. Therefore, the leakage current of the insulating film can be reduced, and the deterioration of the insulating property can be suppressed. Therefore, the characteristics and reliability can be improved by using the insulating film 10 as a gate insulating film of the MIS transistor.
[0018]
Preferred embodiments of the structure A and production method A include the following three embodiments.
[0019]
The metal compound film includes at least a metal element constituting the metal oxide of the granular insulating region 11 and silicon. The granular insulating region 11 includes at least a metal oxide crystal. The intergranular insulating region 12 is made of an amorphous insulator containing at least a metal element constituting silicon, oxygen, and the metal oxide of the granular insulating region 11 (referred to as structure B and manufacturing method B).
[0020]
The metal compound film is configured to include at least a first metal element constituting the metal oxide of the granular insulating region 11 and a second metal element different from the first metal element. The granular insulating region 11 includes at least a metal oxide crystal. The intergranular insulating region 12 is made of an amorphous insulator containing at least oxygen and a second metal element (referred to as structure C and manufacturing method C).
[0021]
The metal compound film is configured to include at least a metal element constituting the metal oxide of the granular insulating region 11. The granular insulating region 11 is composed of metal oxide crystal grains. The intergranular insulating region 12 is made of an amorphous metal oxide of the same type as the metal oxide of the granular insulating region 11 (referred to as structure D and manufacturing method D).
[0022]
The following aspects are mentioned as a more preferable aspect of said structure AD and manufacturing method AD.
[0023]
(1) In the structure and manufacturing method B, the granular insulating region 11 is composed only of metal oxide crystal grains, or includes metal oxide crystal grains and amorphous metal oxide. ing.
[0024]
(2) In the structure and manufacturing method D, the granular insulating region 11 is composed only of single crystal grains of metal oxide.
[0025]
(3) In the structure and manufacturing method A, the crystal grains constituting the granular insulating region 11 are a plurality of single crystals (single metal oxides) whose angle formed by the same crystal plane orientation is 10 degrees or less, preferably 5 degrees or less. Crystal). If the angle formed between the single crystals is within 10 degrees, even if the single crystals are in contact with each other and a crystal grain boundary is formed, the crystal grain boundary energy is small, and the electrical insulating property is reduced. This is because it hardly deteriorates.
[0026]
(4) In the structure and the manufacturing method B, the amorphous insulator constituting the intergranular insulating region 12 includes at least a metal oxide and a silicon oxide of the same type as the metal oxide constituting the granular insulating region 11. In some cases, at least one of silicon nitride oxide and silicon nitride is included. Since silicon oxide, silicon nitride oxide, and silicon nitride easily become amorphous, it can be said that they are suitable as a constituent material of the intergranular insulating region 12.
[0027]
(5) In the structure and manufacturing method C, the crystallization temperature of the second metal oxide containing the second metal element constituting the intergranular insulating region 12 is the first metal oxide constituting the granular insulating region 11 Higher than the crystallization temperature of the second metal oxide containing. Since the crystallization temperature of the second metal oxide is higher than the crystallization temperature of the first metal oxide, an amorphous state of the second metal oxide is easily formed.
[0028]
(6) In the structure and manufacturing method A, the metal oxide has a dielectric constant higher than that of silicon oxide such as titanium oxide, zirconium oxide, hafnium oxide, tantalum oxide, niobium oxide, or aluminum oxide. There is at least one of high metal oxides.
[0029]
(7) In the structure and manufacturing method A, examples of the metal element contained in the metal oxide and metal compound film include at least one of titanium, zirconium, hafnium, tantalum, niobium, and aluminum.
[0030]
(8) In the structure and manufacturing method B, the metal compound film includes a metal nitride film containing silicon, a metal oxynitride film containing silicon, a metal nitridation carbide film containing silicon, a metal carbide film containing silicon, and a metal containing silicon Examples thereof include at least one of an oxide film and a metal carbonized oxide film containing silicon.
[0031]
(9) In the structure and manufacturing method D, examples of the metal compound film include at least one of a metal nitride film, a metal nitride oxide film, a metal nitride carbide film, a metal carbide film, a metal oxide film, and a metal carbon oxide film.
[0032]
(10) In the structure and manufacturing method D, the thickness of the insulating film 10 is about 10 nm or less, preferably about 5 nm or less. Thus, when the thickness of the insulating film 10 is reduced, the intergranular insulating region 12 made of an amorphous metal oxide is easily formed.
[0033]
(11) In the structure and manufacturing method A, when the insulating film 10 is used as a gate insulating film of a MIS transistor, the base of the insulating film 10 is a silicon substrate, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film. . In particular, when a silicon oxide film, silicon nitride film, or silicon oxynitride film of several atomic layers is formed between the silicon substrate and the insulating film 10, the interface state can be easily controlled. The mobility of can be increased.
[0034]
(Embodiment 2)
FIG. 1 is a diagram according to a second embodiment of the present invention, and shows a structure of an insulating film for performing electrical insulation, such as a gate insulating film of a MIS transistor. FIG. 2A is a sectional view thereof, and FIG. 2B is a top view thereof.
[0035]
In the present embodiment, the one surface is placed on at least one surface of the main insulating region 10a (corresponding to the region of the insulating film 10 shown in FIG. 1) composed of the granular insulating regions 11 and the intergranular insulating regions 12. A covering insulating region 13 is formed so as to cover, and the insulating film 10 is constituted by the granular insulating region 11, the intergranular insulating region 12, and the covering insulating region 13. The covering insulating region 13 is made of an amorphous insulator of the same type as the amorphous insulator that forms the intergranular insulating region 12. The granular insulating region 11 and the intergranular insulating region 12 are the same as in the first embodiment.
[0036]
The surface of the main insulating region 10a composed of the granular insulating region 11 and the intergranular insulating region 12 may have irregularities formed by crystal grains contained in the granular insulating region 11, which may cause deterioration in morphology. . In the present embodiment, by forming the covering insulating region 13, it is possible to suppress such deterioration of morphology.
[0037]
(Embodiment 3)
FIG. 3 is a process cross-sectional view illustrating a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
[0038]
First, as shown in FIG. 3A, a TiN film containing silicon having a thickness of about 2 nm is formed on the silicon substrate 30 as the metal compound film 31. As a method of forming the TiN film 31 containing silicon, TiCl is used. _Four , NH _Three And SiH _Four There is a CVD method in a mixed gas atmosphere.
[0039]
Further, when the TiN film 31 containing silicon is formed, the mixed gas is the above-described TiCl. _Four / NH _Three / SiH _Four In addition, the following mixed gas can be used.
[0040]
(C _Five H _Five ) (C ₈ H ₈ ) Ti / NH _Three / SiH _Four system,
(C _Five H _Five ) ₂ Ti [N (CH _Three ) ₂ ] ₂ / NH _Three / SiH _Four system,
(C _Five H _Five ) ₂ TiCl ₂ / NH _Three / SiH _Four system,
[(CH _Three ) _Three SiCH ₂ ] _Four Ti / NH _Three system,
Ti [N (CH _Three ) ₂ ] _Four / SiH _Four system,
Ti [N (C ₂ H _Five ) ₂ ] _Four / SiH _Four system,
(C _Five H _Five ) ₂ Ti (N _Three ) ₂ / SiH _Four system.
[0041]
The latter three gas mixtures are NH _Three TiN can be formed even without a nitriding agent such as N radical, but it may be formed by adding a nitriding agent.
[0042]
Further, a Ti target containing Si or a Ti target containing N and Si is used as a target, and Ar (Kr or Xe may be used) and N (N ₂ It is also possible to form a TiN film containing silicon by a sputtering method using plasma of a mixed gas containing the above (or a vacuum vapor deposition method). When the sputtering method is used, the energy of ions sputtered from the target such as Ar or Xe and the particles separated from the target are set to 100 eV or less, desirably 50 eV or less, and more desirably 20 eV or less. In this way, damage to the film surface can be reduced, so that a more reliable gate insulating film can be formed.
[0043]
Next, as shown in FIG. ₂ Atmosphere, O _Three The TiN film 31 containing silicon is oxidized by heat treatment in an atmosphere, an oxygen radical atmosphere, or a water vapor atmosphere. By this oxidation treatment, an insulating film 32 (gate insulating film) corresponding to the structure B of the first embodiment is formed. That is, TiO ₂ A granular insulating region 33 made of crystal grains is formed, and an intergranular insulating region 34 made of an amorphous insulator is formed between adjacent granular insulating regions 33. The intergranular insulating region 34 includes at least Ti oxide and silicon oxide, and also includes silicon nitride or silicon nitride oxide depending on the case.
[0044]
Note that a silicon oxide film may be formed at the interface between the silicon substrate 30 and the insulating film 32 by excessively performing the oxidation treatment.
[0045]
Further, as the TiN film 31 containing silicon becomes thinner, impurities such as chlorine and carbon mixed during the formation of the nitrogen or silicon TiN film 31 generated during the oxidation process diffuse outward during the oxidation process. Therefore, it is easy to obtain a high-quality insulating film with few impurities. Therefore, the thickness of the TiN film 31 containing silicon is preferably 5 nm or less, and preferably about 2 nm. In the case of forming the thick insulating film 32, the film forming process and the oxidizing process of the TiN film 31 containing thin silicon having the above film thickness are repeated. Thereby, it is also possible to form a thick insulating film 32.
[0046]
Next, as shown in FIG. 3C, for example, a TiN film is formed as a barrier metal 35 by a CVD method, and a desired metal film is formed as a gate electrode film 36 on the barrier metal 35.
[0047]
Through the above steps, a structure in which the insulating film 32 corresponding to the structure B of the first embodiment is applied to the gate insulating film is formed.
[0048]
TiO ₂ The crystal grain 33 may be a single single crystal grain, or may be a set of a plurality of single crystal grains whose angle formed by the same crystal plane orientation is 10 degrees or less, preferably 5 degrees or less. This is because, when the angle formed between the single crystal grains is 10 degrees or less, the crystal grain boundary energy is small, so that there is almost no deterioration in insulation.
[0049]
Further, when the TiN film 31 containing silicon is oxidized, a silicon oxide film is formed at the interface between the silicon substrate 30 and the insulating film 32 due to excessive oxidation, and the film thickness may be too thick. In such a case, before the formation of the TiN film 31 containing silicon, a very thin silicon oxynitride film of about 1 nm is previously formed on the silicon substrate 30 with NO or N ₂ It may be formed in an atmosphere containing a gas such as O to prevent the silicon substrate 30 from being oxidized by the silicon oxynitride film. Further, a silicon oxide film may be formed in advance instead of the silicon oxynitride film.
[0050]
In the present embodiment, the insulating film 32 is formed by oxidizing the TiN film 31 containing silicon, but various modifications are possible.
[0051]
In addition to Ti, Zr, Hf, Ta, Nb, and Al can be used as the metal element constituting the metal oxide contained in the insulating film 32. Examples using these metal elements are listed below.
[0052]
TaCl _Five / NH _Three / SiH _Four Mixed gas, TaBr _Five / NH _Three / SiH _Four Mixed gas or TaI _Five / NH _Three / SiH _Four A TaN film containing Si is formed by a CVD method using a system mixed gas, and this TaN film is oxidized. As a result, Ta ₂ O _Five A granular insulating region 33 including at least the crystal grains is formed, and an intergranular insulating region 34 including Ta oxide and silicon oxide is formed.
[0053]
Ta (OC ₂ H _Five ) / SiH _Four Ta containing Si containing 1% or more of C by a CVD method using a mixed gas of a system ₂ O _Five A film is formed and this Ta ₂ O _Five C is replaced by O by oxidizing the film with ozone. As a result, Ta ₂ O _Five A granular insulating region 33 including at least the crystal grains is formed, and an intergranular insulating region 34 including Ta oxide and silicon oxide is formed.
[0054]
NbCl _Five / NH _Three / SiH _Four Mixed gas, NbBr _Five / NH _Three / SiH _Four Mixed gas or NbI _Five / NH _Three / SiH _Four An NbN film containing Si is formed by a CVD method using a system mixed gas, and the NbN film is oxidized. As a result, Nb ₂ O _Five A granular insulating region 33 including at least the crystal grains is formed, and an intergranular insulating region 34 including Nb oxide and silicon oxide is formed.
[0055]
TiBr _Four / NH _Three / SiH _Four Mixed gas or TiI _Four / NH _Three / SiH _Four A TiN film containing Si is formed by a CVD method using a system mixed gas, and this TiN film is oxidized. Thereby, TiO ₂ A granular insulating region 33 including at least the crystal grains is formed, and an intergranular insulating region 34 including Ti oxide and silicon oxide is formed.
[0056]
ZrCl _Four / NH _Three / SiH _Four Mixed gas, ZrBr _Four / NH _Three / SiH _Four Mixed gas, ZrI _Four / NH _Three / SiH _Four System mixed gas, Zr [N (C ₂ H _Five ) ₂ ] _Four / NH _Three / SiH _Four Mixed gas or Zr [N (CH _Three ) ₂ ] _Four / NH _Three / SiH _Four A ZrN film containing Si is formed by a CVD method using a system mixed gas, and the ZrN film is oxidized. As a result, ZrO ₂ The granular insulating region 33 including at least the crystal grains is formed, and the intergranular insulating region 34 including the Zr oxide and the silicon oxide is formed.
[0057]
HfCl _Four / NH _Three / SiH _Four Mixed gas, HfBr _Four / NH _Three / SiH _Four Mixed gas or HfI _Four / NH _Three / SiH _Four A HfN film containing Si is formed by a CVD method using a mixed gas of a system, and this HfN film is oxidized. As a result, HfO ₂ A granular insulating region 33 including at least the crystal grains is formed, and an intergranular insulating region 34 including Hf oxide and silicon oxide is formed.
[0058]
As described above, by oxidizing the metal compound film containing Si and a metal element, an amorphous intergranular insulating region 34 containing a metal oxide, a silicon oxide, or the like is easily formed.
[0059]
Further, in the above-described example, by oxidizing a metal compound film containing Si and a metal element, a granular insulating region 33 containing a metal oxide crystal and an amorphous particle containing a metal oxide, silicon oxide, etc. The inter-insulating region 34 is formed, but the following examples are also conceivable.
[0060]
First, a metal compound film including at least a first metal element and a second metal element different from the first metal element is formed on the silicon substrate 30. By oxidizing this metal compound film, a granular insulating region 33 composed of a metal oxide of a first metal element (first metal oxide) and a metal oxide of a second metal element are formed. An insulating film 32 composed of the intergranular insulating region 34 is formed (second metal oxide).
[0061]
At this time, the first metal element and the second metal element are selected so that the crystallization temperature of the second metal oxide is higher than the crystallization temperature of the first metal oxide. By making the oxidation temperature higher than the crystallization temperature of the first metal oxide and lower than the crystallization temperature of the second metal oxide, the first metal oxide in the crystal grain state and the amorphous state The second metal oxide can be formed, and a structure similar to the structure shown in FIG. 3 can be obtained.
[0062]
(Embodiment 4)
FIG. 4 is a process sectional view showing a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention.
[0063]
First, as shown in FIG. 4A, a TiN film having a thickness of 5 nm or less, preferably about 2 nm is formed on the silicon substrate 40 as the metal compound film 41. As a method of forming the TiN film 41, TiCl _Four And NH _Three There is a CVD method in a mixed gas atmosphere.
[0064]
Further, when forming the TiN film 41, the mixed gas may be the above-described TiCl. _Four / NH _Three In addition, the following mixed gas can be used.
[0065]
(C _Five H _Five ) (C ₈ H ₈ ) Ti / NH _Three system,
(C _Five H _Five ) ₂ Ti [N (CH _Three ) ₂ ] ₂ / NH _Three system,
(C _Five H _Five ) ₂ TiCl ₂ / NH _Three system,
[(CH _Three ) _Three SiCH ₂ ] _Four Ti / NH _Three system,
Ti [N (CH _Three ) ₂ ] _Four system,
Ti [N (C ₂ H _Five ) ₂ ] _Four system,
(C _Five H _Five ) ₂ Ti (N _Three ) ₂ system.
[0066]
The latter three gas mixtures are NH _Three TiN can be formed even without a nitriding agent such as N radical, but it may be formed by adding a nitriding agent.
[0067]
Further, a Ti target or a Ti target containing N is used as a target, and Ar (Kr or Xe may be used) and N (N ₂ It is also possible to form a TiN film by a sputtering method using a mixed gas plasma (including a vacuum deposition method). When the sputtering method is used, the energy of ions sputtered from the target such as Ar or Xe and the particles separated from the target are set to 100 eV or less, desirably 50 eV or less, and more desirably 20 eV or less. In this way, damage to the film formation surface can be reduced, so that a more reliable gate insulating film can be formed.
[0068]
Next, as shown in FIG. ₂ Atmosphere, O _Three The TiN film 41 is oxidized by heat treatment (preferably 500 ° C. or less) in an atmosphere, an oxygen radical atmosphere, or a water vapor atmosphere. By this oxidation treatment, an insulating film 42 (gate insulating film) corresponding to the structure D of the first embodiment is formed. That is, TiO ₂ A granular insulating region 43 made of crystal grains is formed, and TiO 2 is interposed between adjacent granular insulating regions 43. ₂ An intergranular insulating region 44 made of an amorphous insulator is formed.
[0069]
Since the film thickness of the TiN film 41 is as thin as 2 nm, the crystallization energy becomes very high compared with the case where the film thickness is large. For this reason, the crystal grains do not grow large and the crystal grains do not collide with each other as when thick TiN having a thickness of 10 nm or more is oxidized. Therefore, it does not form a clear grain boundary, and adjacent TiO ₂ Between the crystal grains (granular insulating regions 43), amorphous TiO ₂ An intergranular insulating region 44 is formed.
[0070]
FIG. 5 shows TiO ₂ TiO with respect to the oxidation temperature of the TiN film when the film thickness is changed ₂ The crystal grain size is shown. FIG. 6 shows TiO at points A, B and C in FIG. ₂ It shows the film structure of the film.
[0071]
When the oxidation temperature is low, TiO ₂ TiO with large crystal grain size even when the film thickness is large ₂ Are difficult to grow (for example, corresponding to point A in FIG. 5). Therefore, TiO ₂ The film has a structure as shown in FIG. TiO ₂ When the film thickness is thin, TiO with a large crystal grain size is used even if the oxidation temperature is high. ₂ Does not grow (eg, corresponding to point B in FIG. 5). Therefore, TiO ₂ The film has a structure as shown in FIG. High oxidation temperature and TiO ₂ When the film thickness is thick, TiO with large crystal grains ₂ Grow (for example, corresponding to point C in FIG. 5) and adjacent TiO ₂ A clear crystal grain boundary is formed between crystal grains, and TiO ₂ The film has a structure as shown in FIG. Therefore, TiO ₂ By appropriately selecting the film thickness and oxidation temperature, an amorphous region is formed between crystal grains and TiO with low leakage current is formed. ₂ A film can be obtained.
[0072]
Next, as shown in FIG. 4C, for example, a TiN film is formed as a barrier metal 45 by a CVD method, and a desired metal film is formed as a gate electrode film 46 on the barrier metal 45.
[0073]
Through the above steps, a structure in which the insulating film 42 corresponding to the structure D of the first embodiment is applied to the gate insulating film is formed.
[0074]
TiO ₂ The crystal grain 43 may be a single single crystal grain, or may be a set of a plurality of single crystal grains whose angle formed by the same crystal plane orientation is 10 degrees or less, preferably 5 degrees or less. This is because when the angle formed between the single crystal grains is 10 degrees or less, the crystal grain boundary energy is small, so that there is almost no deterioration in insulation.
[0075]
In the present embodiment, the TiN film 41 is oxidized to form the insulating film 42, but various modifications are possible.
[0076]
In addition to Ti, Zr, Hf, Ta, Nb, and Al can be used as the metal element constituting the metal oxide contained in the insulating film 42. Examples using these metal elements are listed below.
[0077]
TaCl _Five / NH _Three Mixed gas, TaBr _Five / NH _Three Mixed gas, TaI _Five / NH _Three Mixed gas or [(CH _Three ) ₂ N] _Five A TaN film is formed by a CVD method using Ta gas, and this TaN film is oxidized. As a result, Ta ₂ O _Five And a granular insulating region 43 made of crystal grains of ₂ O _Five An intergranular insulating region 44 is formed.
[0078]
Ta (OC ₂ H _Five ) / SiH _Four A tantalum oxynitride film is formed by a CVD method using a mixed gas of a system, and N is replaced with O by oxidizing this film. Alternatively, a tantalum oxynitride film containing 1% or more of C is formed in this mixed gas system, or Ta (OC ₂ H _Five ) Containing only 1% or more of C ₂ O _Five Films are formed and these films are oxidized using ozone to replace C and N with O. By these methods, Ta ₂ O _Five And a granular insulating region 43 made of crystal grains of ₂ O _Five An intergranular insulating region 44 is formed.
[0079]
NbCl _Five / NH _Three Mixed gas, NbBr _Five / NH _Three Mixed gas or NbI _Five / NH _Three An NbN film is formed by a CVD method using a system mixed gas, and this NbN film is oxidized. As a result, Nb ₂ O _Five A granular insulating region 43 made of the crystal grains of the amorphous Nb is formed. ₂ O _Five An intergranular insulating region 44 is formed.
[0080]
TiBr _Four / NH _Three Mixed gas or TiI _Four / NH _Three A TiN film is formed by a CVD method using a mixed gas of a system, and this TiN film is oxidized. As a result, TiO ₂ In addition, a granular insulating region 43 made of the crystal grains is formed and amorphous TiO 2 is formed. ₂ An intergranular insulating region 44 is formed.
[0081]
ZrCl _Four / NH _Three Mixed gas, ZrBr _Four / NH _Three Mixed gas, ZrI _Four / NH _Three System mixed gas, Zr [N (C ₂ H _Five ) ₂ ] _Four / NH _Three Mixed gas or Zr [N (CH _Three ) ₂ ] _Four / NH _Three A ZrN film is formed by a CVD method using a system mixed gas, and the ZrN film is oxidized. As a result, ZrO ₂ In addition, a granular insulating region 43 made of crystal grains is formed and amorphous ZrO ₂ An intergranular insulating region 44 is formed.
[0082]
HfCl _Four / NH _Three Mixed gas, HfBr _Four / NH _Three Mixed gas or HfI _Four / NH _Three An HfN film is formed by a CVD method using a system mixed gas, and the HfN film is oxidized. As a result, HfO ₂ In addition, a granular insulating region 43 made of crystal grains of amorphous HfO is formed. ₂ An intergranular insulating region 44 is formed.
[0083]
Thus, by oxidizing a thin metal compound film containing a metal element, a granular insulating region 43 made of metal oxide crystal grains is formed, and an amorphous region made of the metal oxide is made. Intergranular insulating regions 44 are easily formed.
[0084]
(Embodiment 5)
FIG. 7A to FIG. 8F are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to the fifth embodiment of the present invention.
[0085]
In the first to fourth embodiments described above, the structure of the insulating film used for the gate insulating film and the like of the MIS transistor and the film forming method are described. This is an example applied to a MIS transistor having a structure.
[0086]
First, as shown in FIG. 7A, an element isolation region 51 is formed on a silicon substrate 50 using an STI technique or the like. Subsequently, for example, a dummy gate structure composed of a laminated structure of a dummy gate oxide film 52 having a thickness of about 6 nm, a dummy polysilicon film 53 having a thickness of about 300 nm, and a silicon nitride film 54 having a thickness of about 50 nm is formed by an oxidation technique, a CVD technique, a lithography technique, and the like. It is formed using RIE technology or the like. Thereafter, an extension region 55 of the source / drain diffusion layer is formed by ion implantation. Further, a gate sidewall film having a width of about 40 nm made of the silicon nitride film 56 is formed by using the CVD technique and the RIE technique.
[0087]
Next, as shown in FIG. 7B, a high concentration source / drain diffusion layer 57 is formed by an ion implantation technique. Subsequently, using a salicide process technique, about 40 nm of CoSi is formed only in the source / drain regions using the dummy gate as a mask. ₂ Or TiSi ₂ A metal silicide film 58 is formed.
[0088]
Next, as shown in FIG. 7C, as the interlayer insulating film 59, for example, SiO ₂ A film is deposited on the entire surface by CVD. Thereafter, a planarization process is performed by a CMP technique to expose the surfaces of the silicon nitride films 54 and 56.
[0089]
Next, as shown in FIG. 8D, the silicon nitride film 54 above the dummy gate is selectively removed from the interlayer insulating film 59 using, for example, phosphoric acid. At this time, the silicon nitride film 56 on the gate sidewall is also etched to the height of the polysilicon film 53. Subsequently, the polysilicon film 53 is selectively removed with respect to the interlayer insulating film 59 and the silicon nitride film 56 by using, for example, a radical atom etching technique.
[0090]
Next, as shown in FIG. 8E, the dummy gate oxide film 52 is removed by a wet etching process such as hydrofluoric acid. Thereafter, the gate insulating film 60 is formed. As the gate insulating film 60, the insulating film formed by the structure and film forming method shown in the first to fourth embodiments is used. Subsequently, an electrode film to be the gate electrode 61 is formed on the gate insulating film 60.
[0091]
Next, as shown in FIG. 8F, planarization processing of the gate insulating film 60 and the gate electrode 61 is performed using CMP technology until the interlayer insulating film 59 is exposed.
[0092]
Through the above steps, the gate insulating film 60 is formed of a high dielectric film, the gate electrode 61 is formed of a metal electrode, and a MIS transistor using metal silicide in the source / drain regions is completed.
[0093]
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
[0094]
【The invention's effect】
According to the present invention, it is possible to prevent the crystal grains contained in the granular insulating region from coming into direct contact by configuring the insulating film with the granular insulating region and the intergranular insulating region. Therefore, a clear crystal grain boundary between crystal grains can be eliminated, and insulation deterioration can be suppressed. Therefore, by using this insulating film as the gate insulating film of the MIS transistor, a MIS transistor having excellent characteristics and reliability can be manufactured.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing the structure of an insulating film in a first embodiment of the present invention.
FIG. 2 is a diagram schematically showing the structure of an insulating film in a second embodiment of the present invention.
FIG. 3 is a process sectional view mainly showing a method for forming an insulating film in a third embodiment of the present invention.
FIG. 4 is a process sectional view mainly showing a method of forming an insulating film in a fourth embodiment of the present invention.
FIG. 5 TiO ₂ TiO with respect to the oxidation temperature of the TiN film when the film thickness is changed ₂ The figure which showed the crystal grain diameter.
6 shows TiO at points A, B and C in FIG. ₂ The figure which showed the film | membrane structure of the film | membrane typically.
FIG. 7 is a process cross-sectional view showing a part of a manufacturing process of a semiconductor device according to a fifth embodiment of the present invention.
FIG. 8 is a process cross-sectional view showing a part of a manufacturing process of a semiconductor device according to a fifth embodiment of the invention.
FIG. 9 is a process cross-sectional view for explaining the prior art.
FIG. 10 is a diagram schematically showing a film structure of an insulating film according to a conventional technique.
[Explanation of symbols]
10, 32, 42 ... Insulating film
11, 33, 43 ... granular insulating region
12, 34, 44 ... intergranular insulating region
13 ... Cover insulation region
30, 40 ... silicon substrate
31, 41 ... Metal compound film
35, 45 ... Barrier metal
36, 46 ... Gate electrode film
50 ... Silicon substrate
51: Element isolation region
52. Dummy gate oxide film
53. Dummy polysilicon film
54, 56 ... Silicon nitride film
55, 57 ... Source / drain diffusion layers
58. Metal silicide film
59 ... Interlayer insulating film
60 ... Gate insulating film
61 ... Gate electrode

Claims

An insulating film formed on a main surface side of a semiconductor substrate, the insulating film being formed between a plurality of granular insulating regions made of metal oxide and spaced apart from each other and adjacent granular insulating regions An intergranular insulating region made of a material, and
The granular insulating region includes at least the crystal of the metal oxide, and the intergranular insulating region includes at least a second metal element different from oxygen and the first metal element constituting the metal oxide. Composed of amorphous insulator containing ,
The metal oxide crystal grains constituting the granular insulating region are composed of a single single crystal or a set of a plurality of single crystals having an angle of 10 degrees or less between the single crystals. Semiconductor device.

The insulating film covers at least one surface of the main insulating region composed of the granular insulating region and the intergranular insulating region, and is an amorphous insulator of the same type as the amorphous insulator constituting the intergranular insulating region The semiconductor device according to claim 1, further comprising a covering insulating region made of

The semiconductor device according to claim 1, wherein the metal element constituting the metal oxide includes titanium, zirconium, hafnium, tantalum, niobium, or aluminum.

A step of forming a metal compound film on a main surface side of a semiconductor substrate; and a plurality of spaced apart granular insulating regions made of a metal oxide of a metal element constituting the metal compound film by oxidizing the metal compound film; Forming an insulating film composed of an intergranular insulating region made of an amorphous insulator formed between adjacent granular insulating regions, and
The metal compound film includes at least a first metal element constituting the metal oxide and a second metal element different from the first metal element, and the granular insulating region is formed of the metal oxide. The intergranular insulating region is composed of an amorphous insulator including at least oxygen and a second metal element ;
The metal oxide crystal grains constituting the granular insulating region are composed of a single single crystal or a set of a plurality of single crystals having an angle of 10 degrees or less between the single crystals. A method for manufacturing a semiconductor device.

The method for manufacturing a semiconductor device according to claim 4, wherein the metal element constituting the metal oxide includes titanium, zirconium, hafnium, tantalum, niobium, or aluminum.