JP4079066B2 - Semiconductor device, circuit board, and electro-optical device - Google Patents
Semiconductor device, circuit board, and electro-optical device Download PDFInfo
- Publication number
- JP4079066B2 JP4079066B2 JP2003344801A JP2003344801A JP4079066B2 JP 4079066 B2 JP4079066 B2 JP 4079066B2 JP 2003344801 A JP2003344801 A JP 2003344801A JP 2003344801 A JP2003344801 A JP 2003344801A JP 4079066 B2 JP4079066 B2 JP 4079066B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive layer
- semiconductor device
- electrode
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Liquid Crystal (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体装置、回路基板および電気光学装置に関するものである。 The present invention relates to a semiconductor device, a circuit board, and an electro-optical device.
近年、例えばコンピュータ及び携帯情報機器等の各種電子機器が著しく発達しているが、これらの電子機器の発達に伴って液晶表示装置、特に表示能力の高いカラー液晶表示装置を備えた電子機器が増大している。カラー液晶表示装置は、赤色画素、緑色画素、及び青色画素各々をオン状態(例えば、光透過状態)又はオフ状態(例えば、光遮断状態)に制御するための信号線が必要であり、これらの信号線は、通常基板上に一定のピッチで配列されて形成されている。例えば、120×160ドットの液晶表示装置であれば、1つの色の画素につき120本の信号線(例えば、ゲート線)と160本の信号線(例えば、ソース線)とが必要になる。従って、カラー液晶表示装置においては、基板に形成される信号線は増大し、必然的に狭ピッチ化される。 In recent years, various electronic devices such as computers and portable information devices have been remarkably developed. With the development of these electronic devices, there has been an increase in liquid crystal display devices, especially electronic devices equipped with color liquid crystal display devices with high display capabilities. is doing. A color liquid crystal display device requires a signal line for controlling each of a red pixel, a green pixel, and a blue pixel to be in an on state (for example, a light transmission state) or an off state (for example, a light blocking state). The signal lines are usually arranged on the substrate at a constant pitch. For example, a 120 × 160 dot liquid crystal display device requires 120 signal lines (for example, gate lines) and 160 signal lines (for example, source lines) for each color pixel. Therefore, in the color liquid crystal display device, the number of signal lines formed on the substrate increases, and the pitch is inevitably reduced.
また、近年においては、主として高密度実装を実現するため、液晶表示装置を駆動するためのドライバ回路が形成された半導体装置は、上記基板上に搭載されることが多くなっている。例えば、携帯電話機、ノート型パーソナルコンピュータ、及びPDA(Personal Data Assistance)等の電子機器は携帯性が重視されるため、小型・軽量化が図られる状況にある。かかる状況下においては、外形形状が制限されるため、基板上に搭載される半導体装置は長チップ化され、さらに、近年では、ドライバ回路の機能が追加されているため半導体装置の更なる長チップ化が図られている。 In recent years, in order to mainly realize high-density mounting, a semiconductor device in which a driver circuit for driving a liquid crystal display device is formed is often mounted on the substrate. For example, portable devices, notebook personal computers, and electronic devices such as PDA (Personal Data Assistance) are placed in a situation where size and weight are reduced because portability is important. Under such circumstances, since the outer shape is limited, the semiconductor device mounted on the substrate is made into a long chip. Further, in recent years, the function of the driver circuit has been added, so that the further long chip of the semiconductor device has been added. It is planned.
このような半導体装置の実装には、いわゆるAuバンプが多く用いられている。このAuバンプの形成時には、半導体素子上に、TiW/Auなどのシード層をスパッタし、レジストをパターニングした後に、高さ20μm程度の電界Auメッキを施している。ところが、半導体装置の電極が狭ピッチ化するのに伴って、高アスペクトのレジスト形成、あるいはシード層のエッチングなど、安定したバンプ形成が困難となることが予測されている。 Many so-called Au bumps are used for mounting such semiconductor devices. When this Au bump is formed, a seed layer such as TiW / Au is sputtered on the semiconductor element, the resist is patterned, and then an electric field Au plating having a height of about 20 μm is applied. However, as the pitch of the electrodes of the semiconductor device is reduced, it is predicted that stable bump formation such as high aspect resist formation or seed layer etching becomes difficult.
そこで、特許文献1には、電極と離れた位置に樹脂製の突起部を設け、突起部の表面とを覆って接続する接続パターンを導電層として設けることで突起電極を形成する技術が開示されている。この技術によれば、小径の突起電極形成が容易で半導体チップサイズの縮小化に寄与するとともに、樹脂製突起の弾性により実装時のストレスを吸収して、実装品質の安定化に寄与できる。
しかしながら、上述したような従来技術には、以下のような問題が存在する。
半導体装置の線膨張係数と基板の線膨張係数とが異なるため、半導体と基板とが接合された状態で温度サイクルが加えられると、半導体装置のバンプのピッチ変化と、基板の配線ピッチ変化が一致しなくなる。そのため、半導体と基板との接合部にストレスが加わり、バンプと配線との導通が取れなくなる虞があった。
However, the following problems exist in the conventional technology as described above.
Since the linear expansion coefficient of the semiconductor device and the linear expansion coefficient of the substrate are different, if the temperature cycle is applied while the semiconductor and the substrate are bonded, the change in the bump pitch of the semiconductor device and the change in the wiring pitch of the substrate are equal. I will not do it. For this reason, there is a possibility that stress is applied to the junction between the semiconductor and the substrate, and the conduction between the bump and the wiring cannot be obtained.
また、バンプおよび配線が狭ピッチ化されると、バンプおよび配線接合時におけるズレの許容範囲が狭くなり、所望のバンプと配線との導通を確保することが困難になるという問題がある。
さらに、半導体装置と基板との接合時においても、温度サイクルが加えられるとバンプのピッチ変化と配線ピッチ変化とが一致しないため、所望の精度でバンプと配線との位置合わせすることが困難になるという問題があった。
Further, when the pitch of the bump and the wiring is reduced, there is a problem that an allowable range of deviation at the time of bonding the bump and the wiring is narrowed, and it is difficult to ensure conduction between the desired bump and the wiring.
Further, even when the semiconductor device and the substrate are bonded, if the temperature cycle is applied, the bump pitch change and the wiring pitch change do not coincide with each other, so that it is difficult to align the bump and the wiring with a desired accuracy. There was a problem.
本発明は、以上のような点を考慮してなされたもので、実装時における配置位置精度を確保することができるとともに、実装後に加えられる温度サイクルに対する接合部の強度を向上させることで品質を向上することができる半導体装置、および半導体装置を備えた回路基板、電気光学装置を提供することを目的とする。 The present invention has been made in consideration of the above points, and it is possible to ensure the placement position accuracy at the time of mounting and to improve the quality by improving the strength of the joint portion against the temperature cycle applied after mounting. An object of the present invention is to provide a semiconductor device that can be improved, a circuit board including the semiconductor device, and an electro-optical device.
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の半導体装置は、被実装対象の凸部上に設けられた端子と電気的に接続する電極と、該電極よりも突出し、樹脂により所定のパターンに形成される構造体と、前記被実装対象の端子に接触し一方向に延びる第1の導電層と、該第1の導電層及び前記電極に接触し前記一方向に延びる第2の導電層と、を有する半導体装置であって、前記構造体には、前記一方向に延びて形成された突起部と、該突起部の間に前記一方向に延び前記被実装対象の前記凸部に対応する凹部とが設けられ、前記電極は、前記凹部下方に、前記構造体と鉛直方向に離間して設けられ、前記第1の導電層は、流動性材料を用いて、前記一方向の一端側が前記凹部の底面に設けられるとともに、前記一方向の他端側が前記凹部から平面方向に離間した位置に設けられ、前記第2の導電層は、前記一方向の一端側が、前記構造体の凹部の下方に、前記電極と接触して設けられるとともに、前記一方向の他端側が、前記構造体と平面方向に離間して前記第1の導電層と接触して設けられ、前記第1の導電層の外側で、前記一方向の一端側及び前記一方向の他端側に、前記流動性材料を堰き止める堰き止め部を有することを特徴とするものである。
In order to achieve the above object, the present invention employs the following configuration.
The semiconductor device of the present invention, an electrode for connecting the terminal and electrically provided on the convex portion of the mounting object, the structure than the electrode protrudes, is formed into a predetermined pattern by the resin, said to be mounted A semiconductor device comprising: a first conductive layer that contacts a target terminal and extends in one direction; and a second conductive layer that contacts the first conductive layer and the electrode and extends in the one direction. The structure is provided with a protruding portion formed extending in the one direction, and a concave portion extending in the one direction between the protruding portions and corresponding to the protruding portion to be mounted. The first conductive layer is provided below the concave portion in a vertical direction away from the structure, and the first conductive layer is provided with one end side in the one direction on the bottom surface of the concave portion using a fluid material. The other end of the direction is provided at a position spaced apart from the recess in the plane direction. The second conductive layer is provided so that one end side in the one direction is in contact with the electrode below the concave portion of the structure body, and the other end side in the one direction is spaced apart from the structure body in a planar direction. A dam that is provided in contact with the first conductive layer and dams the flowable material on one end side in the one direction and the other end side in the one direction on the outside of the first conductive layer. It has the part .
従って、本発明では、被実装対象の凸部に対応した凹部が設けられているため、構造体の凹部と被実装対象の凸部とを用いて、半導体装置と被実装対象との相対位置を決めることができる。つまり、半導体装置と被実装対象との配置位置精度を確保することができる。
また、構造体の凹部と被実装対象の凸部とを用いて、半導体装置と被実装対象との相対移動距離を制限することができる。そのため、半導体装置と被実装対象との間に働くせん断方向応力を制限することができ、せん断方向に対する強度を向上させることができる。
例えば、線膨張係数の異なる半導体装置と被実装対象とを貼り付けた後に、温度サイクルが加えられても、半導体装置と被実装対象との間に働くせん断方向応力を制限することができ、温度サイクルに対する強度を向上させることで品質を向上することができる。
また、本発明では流動性材料を用いて第1の導電層を形成する際に、堰き止め部により流動性材料の流動を所定位置で堰き止めることができるので、能動面上にショートが生じたり、不要部分まで導電層が形成されてしまうことを防止でき、所定の導電層を形成できるとともに、不要部分の除去処理工程を削減できる。
Therefore, in the present invention, since the concave portion corresponding to the convex portion of the mounting target is provided, the relative position between the semiconductor device and the mounting target is determined by using the concave portion of the structure and the convex portion of the mounting target. I can decide. That is, it is possible to ensure the arrangement position accuracy between the semiconductor device and the mounting target.
Further, the relative movement distance between the semiconductor device and the mounting target can be limited by using the concave portion of the structure and the convex portion of the mounting target. Therefore, the shear direction stress acting between the semiconductor device and the mounting target can be limited, and the strength in the shear direction can be improved.
For example, even if a semiconductor device having a different linear expansion coefficient and a mounting target are pasted and a temperature cycle is applied, the shear direction stress acting between the semiconductor device and the mounting target can be limited. The quality can be improved by improving the strength against the cycle.
In the present invention, when the first conductive layer is formed using the fluid material, the flow of the fluid material can be dammed at a predetermined position by the damming portion, so that a short circuit may occur on the active surface. Further, it is possible to prevent the conductive layer from being formed up to unnecessary portions, to form a predetermined conductive layer, and to reduce the unnecessary portion removing process step.
堰き止め部を前記一方向の一端側に設ける場合には、第1の導電層を凹部の底面に形成する際に、第1の導電層にショートが生じたり、不要部分まで導電層が形成されてしまうことを防止できる。また、前記一方向の他端側に設けられた前記堰き止め部が、前記第1の導電層の周囲を取り囲んで前記突起部に接続される構成も採用できる。 When the damming portion is provided on one end side in the one direction, when the first conductive layer is formed on the bottom surface of the recess , a short circuit occurs in the first conductive layer, or the conductive layer is formed up to an unnecessary portion. Can be prevented. Further, a configuration in which the damming portion provided on the other end side in the one direction surrounds the periphery of the first conductive layer and is connected to the protruding portion may be employed.
前記一方向の他端側に設けられた前記堰き止め部としては、前記凹部の底面よりも低く形成されることが好ましい。
これにより、構造体の凹部に被実装対象が当接する際に、堰き止め部が被実装対象に当接してしまい、被実装対象との電気接続に支障を来すことを防止できる。
また、堰き止め部は、構造体と同じ樹脂により形成されることが好ましい。
これにより、構造体と堰き止め部とを同じ工程で形成することが可能となり、製造工程を削減することができる。
この導電層としては、導電性材料(例えば金属微粒子)を含む流動性材料の液滴吐出、印刷、材料噴霧のいずれかで形成することが好ましい。
The damming portion provided on the other end side in the one direction is preferably formed lower than the bottom surface of the recess .
Thereby, when the mounting target comes into contact with the concave portion of the structure, it is possible to prevent the damming portion from coming into contact with the mounting target and hindering the electrical connection with the mounting target.
Moreover, it is preferable that a damming part is formed with the same resin as a structure.
Thereby, it becomes possible to form a structure and a damming part in the same process, and a manufacturing process can be reduced.
The conductive layer is preferably formed by any one of droplet discharge, printing, and material spraying of a fluid material containing a conductive material (for example, metal fine particles).
そして、被実装対象との位置合わせとしては、前記被実装対象の凸部と、前記構造体の凹部との嵌め合わせにより行われたときに、前記導電層と前記被実装対象の端子とが接触することによって、前記電極と前記被実装対象の端子とが電気的に接続されることが好ましい。
この構成によれば、被実装対象の凸部と構造体の凹部との間の隙間が少なくなるため、半導体装置と被実装対象との相対位置をより正確に決めることができる。
また、半導体装置と被実装対象との相対移動距離をより短く制限することができるため、半導体装置と被実装対象との間に働くせん断方向応力をより小さく制限することができ、せん断方向に対する強度を向上させることができる。
Then, as the alignment between the mounted object, the a convex portion of the mounting object, when made by the mating of the recess of the structure, and the conductive layer and the terminal of the target mounting object contacts By doing so, it is preferable that the electrode and the terminal to be mounted are electrically connected .
According to this arrangement, since the gap between the recess of the convex portion and the structure of the mounting object is reduced, it is possible to determine the semiconductor device and the relative position between the mounting object more accurately.
Further, since the relative movement distance between the semiconductor device and the mounting target can be limited to be shorter, the shear direction stress acting between the semiconductor device and the mounting target can be limited to be smaller, and the strength in the shear direction can be reduced. Can be improved.
また、構造体の凹部の側面部は、傾斜角を持つテーパ部とされていることが望ましい。
この構成によれば、テーパ部が設けられていることにより、半導体装置と被実装対象とを貼り付けるときに、テーパ部がガイドとなって構造体の凹部と被実装対象の凸部とを嵌合させやすくなる。
Moreover, it is desirable that the side surface portion of the concave portion of the structure is a tapered portion having an inclination angle.
According to this configuration, since the tapered portion is provided, when the semiconductor device and the mounting target are attached, the tapered portion serves as a guide to fit the concave portion of the structure and the convex portion of the mounting target. It becomes easy to match.
本発明の回路基板は、基板と、該基板上に所定パターンに形成された配線と、前記基板上に形成された凸部と、前記配線と電気的に接続される半導体基板を有する回路基板であって、前記半導体基板が、上記本発明のの半導体装置であり、前記基板と前記半導体装置との位置合わせが、前記基板上に形成された凸部と前記構造体の凹部との嵌め合わせによって行われたときに、前記凹部に形成された前記第1の導電層と、前記基板に形成された前記配線とが接触して接続されることを特徴とする。 A circuit board of the present invention is a circuit board having a substrate, wiring formed in a predetermined pattern on the substrate, a convex portion formed on the substrate, and a semiconductor substrate electrically connected to the wiring. The semiconductor substrate is the semiconductor device of the present invention, and the alignment of the substrate and the semiconductor device is performed by fitting the convex portion formed on the substrate and the concave portion of the structure. When performed, the first conductive layer formed in the recess and the wiring formed in the substrate are connected in contact with each other.
すなわち、本発明の回路基板は、基板と半導体装置との位置合わせが、基板上に形成された凸部と構造体の凹部との嵌め合わせによって行われるため、基板上に形成された凸部と構造体の凹部とを用いて、半導体装置と基板との相対位置を決めることができる。つまり、半導体装置と基板との配置位置精度を確保することができる。また、本発明では、流動性材料を用いて第1の導電層を形成する際に、堰き止め部により流動性材料の流動を所定位置で堰き止めることができるので、能動面上にショートが生じたり、不要部分まで導電層が形成されてしまうことを防止でき、所定の導電層を形成できるとともに、不要部分の除去処理工程を削減できる。 That is, in the circuit board of the present invention, since the alignment between the substrate and the semiconductor device is performed by fitting the convex portion formed on the substrate and the concave portion of the structure, the convex portion formed on the substrate The relative position between the semiconductor device and the substrate can be determined using the concave portion of the structure. That is, it is possible to ensure the placement position accuracy between the semiconductor device and the substrate. Also, in the present invention, when the first conductive layer is formed using the fluid material, the flow of the fluid material can be blocked at a predetermined position by the blocking portion, so that a short circuit occurs on the active surface. In addition, the conductive layer can be prevented from being formed up to unnecessary portions, a predetermined conductive layer can be formed, and the unnecessary portion removal process can be reduced.
上記の構成を実現するために、より具体的には、基板が可撓性を有してもよい。
この構成によれば、基板が可撓性を有するため、半導体装置と基板との相対位置を決める時に基板が半導体装置に合わせるように変形することができる。そのため、半導体装置と被実装対象との相対位置をより正確に決めることができる。
また、基板が半導体装置の変形に追従することができるため、半導体装置と基板との間に働くせん断方向応力をより小さくすることができ、せん断方向に対する強度を向上させることができる。
In order to realize the above configuration, more specifically, the substrate may have flexibility.
According to this configuration, since the substrate is flexible, the substrate can be deformed to match the semiconductor device when determining the relative position between the semiconductor device and the substrate. Therefore, the relative position between the semiconductor device and the mounting target can be determined more accurately.
In addition, since the substrate can follow the deformation of the semiconductor device, the shear direction stress acting between the semiconductor device and the substrate can be further reduced, and the strength in the shear direction can be improved.
上記の構成を実現するために、より具体的には、基板上に形成された凸部が、配線により形成されていることが望ましい。
この構成によれば、基板上に形成された凸部が、配線により形成されているため、配線が半導体装置と接触しやすくなり、半導体装置の電極との導通をより確実に確保することができる。
More specifically, in order to realize the above configuration, it is desirable that the convex portion formed on the substrate is formed by wiring.
According to this configuration, since the convex portion formed on the substrate is formed by the wiring, the wiring can easily come into contact with the semiconductor device, and conduction with the electrode of the semiconductor device can be more reliably ensured. .
上記の構成を実現するために、より具体的には、基板上に形成された凸部の側面部は、傾斜角を持つテーパ部とされていることが望ましい。
この構成によれば、テーパ部が設けられていることにより、半導体装置と基板とを貼り付けるときに、テーパ部がガイドとなって構造体の凹部と基板の凸部とを嵌合させやすくなる。
In order to realize the above-described configuration, more specifically, it is desirable that the side surface portion of the convex portion formed on the substrate is a tapered portion having an inclination angle.
According to this configuration, since the tapered portion is provided, when the semiconductor device and the substrate are pasted, the tapered portion serves as a guide to easily fit the concave portion of the structure and the convex portion of the substrate. .
そして、本発明の電気光学装置は、電気光学パネルと、電気光学パネルに電気的に接続された上記本発明の回路基板を備えることを特徴とする。
すなわち、本発明の電気光学装置は、上記本発明の回路基板を備えているため、温度サイクルに対する強度が向上しており、電気光学装置の品質を向上させることができる。また、能動面上にショートが生じたり、不要部分まで導電層が形成されてしまうことを防止でき、所定の導電層を形成できるとともに、不要部分の除去処理工程を削減できる。
An electro-optical device according to the present invention includes an electro-optical panel and the circuit board according to the present invention electrically connected to the electro-optical panel.
That is, since the electro-optical device of the present invention includes the circuit board of the present invention, the strength against the temperature cycle is improved, and the quality of the electro-optical device can be improved. Further, it is possible to prevent a short circuit from occurring on the active surface or to form a conductive layer up to an unnecessary portion, a predetermined conductive layer can be formed, and the unnecessary portion removing process can be reduced.
以下、本発明の半導体装置、回路基板および電気光学装置の実施の形態を、図1ないし図13を参照して説明する。
図1は、本発明による電気光学装置としての液晶表示装置の分解斜視図である。
本発明の液晶表示装置(電気光学装置)1は、図1に示すように、大別するとカラーの液晶パネル(電気光学パネル)2と、液晶パネル2に接続される回路基板3とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル2に付設されている。
Hereinafter, embodiments of a semiconductor device, a circuit board, and an electro-optical device according to the present invention will be described with reference to FIGS.
FIG. 1 is an exploded perspective view of a liquid crystal display device as an electro-optical device according to the present invention.
As shown in FIG. 1, a liquid crystal display device (electro-optical device) 1 according to the present invention includes a color liquid crystal panel (electro-optical panel) 2 and a
液晶パネル2は、シール材4によって接着された一対の基板5a及び基板5bを有し、これらの基板5bと基板5bとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板5a及び基板5bは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板5a及び基板5bの外側表面には偏光板6a及び偏光板6bが貼り付けられている。なお、図1においては、偏光板6bの図示を省略している。
The
また、基板5aの内側表面には電極7aが形成され、基板5bの内側表面には電極7bが形成されている。これらの電極7a、7bはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極7a、7bは、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成されている。
基板5aは、基板5bに対して張り出した張り出し部を有し、この張り出し部に複数の端子8が形成されている。これらの端子8は、基板5a上に電極7aを形成するときに電極7aと同時に形成される。従って、これらの端子8は、例えばITOによって形成されている。これらの端子8には、電極7aから一体に延びるもの、及び導電材(不図示)を介して電極7bに接続されるものが含まれる。
An
The
なお、実際の電極7a,7b及び端子8は、極めて狭い間隔をもって多数本が基板5a及び基板5b上にそれぞれ形成されているが、図1においては、液晶パネル2の構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、それらの内の数本のみを図示することにして他の部分を省略してある。また、端子8と電極7aとの接続状態及び端子8と電極7bとの接続状態も図1においては図示を省略している。
The
また、回路基板3には、配線基板(配線)9上の所定位置に液晶駆動用ICとしての半導体素子(半導体装置)100が実装されている。配線基板9は、例えばポリイミド等の可撓性を有するベース基板(基板)11の上に形成されたCu等の金属膜をパターニングして配線パターン12を形成することによって製造されている。
なお、実際の配線パターン12は、極めて狭い間隔をもって多数本がベース基板11上に形成されているが、図1においては、構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。また、図示は省略しているが、半導体素子100が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていてもよい。
Further, a semiconductor element (semiconductor device) 100 as a liquid crystal driving IC is mounted on the
Note that a large number of
図2は、ベース基板11の断面図である。
ベース基板11として可撓性基板を用いてその上に実装部品を実装すればCOF(Chip On Film)方式の実装構造体が構成される。また、図1において、配線パターン12には、回路基板3の一側辺部に形成される出力用端子12a及びそれに対向する側辺部に形成される入力用端子12bが含まれる。また、配線パターン12の内、半導体素子100を装着するための領域に臨み出る部分は半導体用端子(凸部)13を構成している。
半導体用端子13は、図2に示すように、ベース基板11上に高さaだけ突出するように設けられ、その側面は、ベース基板11から離れる方向に向かって互いに近づく傾斜を持つ端子傾斜面(テーパ部)13aとされている。
FIG. 2 is a cross-sectional view of the
A mounting structure of a COF (Chip On Film) system is formed by using a flexible substrate as the
As shown in FIG. 2, the
図3は、本発明の半導体素子の部分平面図であり、図4は、図3におけるA−A線視断面図であり、図5は、図3におけるB−B線視断面図である。
なお、本実施形態における半導体素子としては、多数の半導体チップが形成されている状態のシリコンウェハ等の半導体基板であっても、個々の半導体チップであってもよい。また、半導体チップの場合には、一般的には直方体(立方体を含む)であるが、その形状は限定されず、球状であってもよい。
半導体素子100の能動面の端縁近傍には、図3から図5に示すように、電気信号の入出力を行うAl電極(電極)101と、樹脂で形成されAl電極101上に配置された構造体102と、Al電極101と電気的に接続された導電層103a、103bが形成されている。また、半導体素子100には、その能動面を保護するパッシベーション膜104が全面に形成されている。
3 is a partial plan view of the semiconductor element of the present invention, FIG. 4 is a cross-sectional view taken along line AA in FIG. 3, and FIG. 5 is a cross-sectional view taken along line BB in FIG.
The semiconductor element in the present embodiment may be a semiconductor substrate such as a silicon wafer in which a large number of semiconductor chips are formed, or individual semiconductor chips. In the case of a semiconductor chip, it is generally a rectangular parallelepiped (including a cube), but its shape is not limited and may be spherical.
In the vicinity of the edge of the active surface of the
Al電極101は、図3から図5に示すように、1つ1つの形状が略長方形の形状であって、半導体素子100の端縁近傍に所定のピッチで複数形成されている。Al電極101の周辺部には、パッシベーション膜104が半導体素子100を覆うように形成されている。
このAl電極101は、例えばスパッタリングにより形成され、レジスト等を用いて所定の形状(例えば、矩形形状)にパターニングすることにより形成されている。なお、本実施形態では、電極がAl電極で形成されている場合を例に挙げて説明するが、例えばTi(チタン)層、TiN(窒化チタン)層、AlCu(アルミニウム/銅)層、及びTiN層(キャップ層)を順に積層した構造であってもよい。さらに、電極は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
また、パッシベーション膜104は、SiO2(酸化珪素)、SiN(窒化珪素)、ポリイミド樹脂等により形成することができる。なお、パッシベーション膜104の厚みとしては、1μm程度の厚みを例示することができる。
As shown in FIGS. 3 to 5, each of the
The Al electrode 101 is formed by sputtering, for example, and is formed by patterning into a predetermined shape (for example, rectangular shape) using a resist or the like. In the present embodiment, the case where the electrode is formed of an Al electrode will be described as an example. For example, a Ti (titanium) layer, a TiN (titanium nitride) layer, an AlCu (aluminum / copper) layer, and TiN are used. A structure in which layers (cap layers) are sequentially laminated may be used. Furthermore, the electrode is not limited to the above-described configuration, and may be appropriately changed according to required electrical characteristics, physical characteristics, and chemical characteristics.
Further, the
構造体102は、後述する導電層103aおよびパッシベーション膜104面上に、Al電極101が設けられている領域を覆うように配置されている。構造体102には、Al電極101のピッチと略同じピッチで凸形状の突起部105と、凹形状の導通部(凹部)106とが交互に形成されている。また、突起部105と導通部106との間には両者を面でつなぐテーパ部107が形成され、導通部106における半導体素子100の端縁側端部には、後述する導電層103bを配線する傾斜面108が形成されている。
The
この構造体102としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;BenzoCycloButene)、ポリベンゾオキサゾール(PBO;PolyBenzOxazole)等の樹脂をエッチングすることにより形成することができる。このエッチング方法としてはフォトエッチングやウエットエッチングが好ましく、テーパ部107や傾斜面108を容易に形成することができる。また、突起部105と導通部106との段差量bはエッチングの時間を管理することによって、半導体用端子13の高さaよりも段差量bのほうが小さくなるように管理されている。
なお、構造体102のエッチングは、フォトエッチングやウエットエッチングに限られることなくプラズマエッチングによって行ってもよい。プラズマエッチングを用いると、テーパ部107の傾斜角が略垂直となり、突起部105および導通部106のピッチをより短くすることができる。
The
Note that etching of the
導電層103aは、図3から図5に示すように、各Al電極101の上面にそれぞれAl電極101と導通するように形成されている。導電層103aの形状は、Al電極101を覆うような略長方形形状であって、その長軸側の一端(本実施の形態においては半導体素子1の端縁側)がパッシベーション膜104上にまで延びるように形成されている。なお、導電層103aをパッシベーション膜104上にまで延ばす方向は、本実施の形態の方向だけでなく、逆の方向(半導体素子100の中央側)に向けて延ばしてもよい。
As shown in FIGS. 3 to 5, the
また、導電層103bは、導通部106面上から傾斜面108を経て導電層103a面上に亘って形成されている。導電層103bの形状は、導電層103aと同様に略長方形形状に形成されている。なお、導電層103bは導通部106面上のみに形成されるだけでなく、その両側のテーパ部107にも形成されてもよい。このとき、導電層103bと半導体用端子13との接触面積が増え、より確実に導電性を確保することができる。
これら導電層103a、103bは、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al等の金属、または、これらの金属のいくつかを上記金属微粒子等の導電性微粒子を含む液状体材料(流動性材料)を液滴吐出方式、印刷、材料噴霧方式等により塗布して形成することができる。
本実施の形態では、導電層103bを液滴吐出方式で形成するものとする。
なお、導電層103a、103bは、Al電極2よりも耐腐食性の高い材料、例えばCu、TiW、Crで形成することが好ましい。これにより、Al電極101の腐食を阻止して、電気的不良の発生を防止することが可能になる。
また、いずれの方式を採用する場合でも、これら導電層103a、103bを形成する材料を鉛(Pb)フリーとすることが地球環境保護の観点から好ましい。
Further, the
These
In this embodiment mode, the
The
In addition, in any case, it is preferable from the viewpoint of global environmental protection that the material for forming the
導電層103bを液滴吐出方式で形成する場合、特に導電層を傾斜面またはその近傍に形成する場合、塗布した液状体材料は、その流動性により所定の位置に留まらない可能性がある。そのため、本実施の形態では、液状体材料の流動を堰き止めて所定位置に留まらせるために堰き止め部が設けられている。
具体的には、図4に示すように、導電層103bの長さ方向(図4中、左右方向)については、構造体102の導通部106から突出する堰き止め部111が一端側で形成され、構造体102から離間した半導体素子100の端縁側に堰き止め部112が他端側で突設されている。堰き止め部111は、突起部105よりも低い高さに設定され、また、ベース基板11の半導体用端子13と干渉しない位置に形成されている。堰き止め部112の高さは、導通部106の高さ以下に設定され、ベース基板11の半導体用端子13が導通部106の導電層103bに接続された場合でも当該半導体用端子13と干渉しない構成となっている。また、堰き止め部112は、図3に示すように、導電層103bの周囲を取り囲んで構造体102の突起部105(の傾斜面)に接続され、導電層103bの幅方向においても液状体材料の流動を堰き止める構成となっている。
これら堰き止め部111、112は、構造体102と同じ樹脂材料により、構造体102と同一の製造工程(エッチング工程)で形成されている。
When the
Specifically, as shown in FIG. 4, a damming
These damming
次に、導電層103bを液滴吐出方式により形成する際に用いる液状体材料(配線パターン用インク)について説明する。
液滴吐出法によって液滴状に吐出される液状体材料は、一般に、膜形成成分として導電性微粒子を分散媒(媒体)に分散させた分散液からなる。
本実施の形態では、導電性微粒子として、上述した金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
Next, a liquid material (wiring pattern ink) used when forming the
The liquid material discharged in the form of droplets by the droplet discharge method is generally composed of a dispersion liquid in which conductive fine particles are dispersed in a dispersion medium (medium) as a film forming component.
In the present embodiment, as the conductive fine particles, in addition to the metal fine particles described above, these oxides, fine particles of conductive polymers and superconductors, and the like are used.
These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility.
The particle diameter of the conductive fine particles is preferably 1 nm or more and 0.1 μm or less. If it is larger than 0.1 μm, there is a possibility that clogging may occur in the nozzle of the liquid discharge head described later. On the other hand, if it is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of the organic matter in the obtained film becomes excessive.
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。 The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。 The surface tension of the conductive fine particle dispersion is preferably in the range of 0.02 N / m to 0.07 N / m. When the liquid is discharged by the droplet discharge method, if the surface tension is less than 0.02 N / m, the wettability of the ink composition with respect to the nozzle surface increases, and thus flight bending easily occurs, resulting in 0.07 N / m. If it exceeds the upper limit, the shape of the meniscus at the nozzle tip is unstable, and it becomes difficult to control the discharge amount and the discharge timing. In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。 The viscosity of the dispersion is preferably 1 mPa · s to 50 mPa · s. When the liquid material is ejected as droplets using the droplet ejection method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of ink, and if the viscosity is greater than 50 mPa · s, The frequency of clogging in the nozzle holes increases, and it becomes difficult to smoothly discharge droplets.
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。
また、加圧振動方式は、材料に30kg/cm2程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
Here, examples of the discharge technique of the droplet discharge method include a charge control method, a pressure vibration method, an electromechanical conversion method, an electrothermal conversion method, and an electrostatic suction method. In the charge control method, a charge is applied to a material by a charging electrode, and the flight direction of the material is controlled by a deflection electrode and discharged from a nozzle.
In addition, the pressurized vibration method is a method in which an ultra-high pressure of about 30 kg / cm 2 is applied to the material and the material is discharged to the nozzle tip side. When no control voltage is applied, the material goes straight and is discharged from the nozzle. When a control voltage is applied, electrostatic repulsion occurs between the materials, and the materials are scattered and are not discharged from the nozzle. The electromechanical conversion method utilizes the property that a piezoelectric element (piezoelectric element) is deformed by receiving a pulse-like electric signal. The piezoelectric element is deformed through a flexible substance in a space where material is stored. Pressure is applied, and the material is extruded from this space and discharged from the nozzle.
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料(流動体)の一滴の量は、例えば1〜300ナノグラムである。 In the electrothermal conversion method, a material is rapidly vaporized by a heater provided in a space in which the material is stored to generate bubbles, and the material in the space is discharged by the pressure of the bubbles. In the electrostatic attraction method, a minute pressure is applied in a space in which the material is stored, a meniscus of the material is formed on the nozzle, and an electrostatic attractive force is applied in this state before the material is drawn out. In addition to this, techniques such as a system that uses a change in the viscosity of a fluid due to an electric field and a system that uses a discharge spark are also applicable. The droplet discharge method has an advantage that the use of the material is less wasteful and a desired amount of the material can be accurately disposed at a desired position. The amount of one drop of the liquid material (fluid) discharged by the droplet discharge method is, for example, 1 to 300 nanograms.
次に、導電層103bを製造する際に用いられるデバイス製造装置について説明する。
このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出することによりデバイスを製造する液滴吐出装置(インクジェット装置)が用いられる。
図6は、液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッドHと、X軸方向駆動軸204と、Y軸方向ガイド軸205と、制御装置CONTと、ステージ207と、クリーニング機構208と、基台209と、ヒータ215とを備えている。
ステージ207は、この液滴吐出装置IJによりインク(液状体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
Next, a device manufacturing apparatus used when manufacturing the
As this device manufacturing apparatus, a droplet discharge apparatus (inkjet apparatus) that manufactures a device by discharging droplets from a droplet discharge head onto a substrate is used.
FIG. 6 is a perspective view showing a schematic configuration of the droplet discharge device IJ.
The droplet discharge device IJ includes a droplet discharge head H, an X-axis
The
液滴吐出ヘッドHは、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッドHの下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッドHの吐出ノズルからは、ステージ207に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
The droplet discharge head H is a multi-nozzle type droplet discharge head having a plurality of discharge nozzles, and the longitudinal direction and the Y-axis direction are matched. The plurality of ejection nozzles are provided on the lower surface of the droplet ejection head H at regular intervals along the Y-axis direction. From the discharge nozzle of the droplet discharge head H, the ink containing the conductive fine particles described above is discharged onto the substrate P supported by the
X軸方向駆動軸204には、X軸方向駆動モータ202が接続されている。X軸方向駆動モータ202はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸204を回転させる。X軸方向駆動軸204が回転すると、液滴吐出ヘッドHはX軸方向に移動する。
Y軸方向ガイド軸205は、基台209に対して動かないように固定されている。ステージ207は、Y軸方向駆動モータ203を備えている。Y軸方向駆動モータ203はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ207をY軸方向に移動する。
An X-axis direction drive
The Y-axis direction guide
制御装置CONTは、液滴吐出ヘッドHに液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ202に液滴吐出ヘッドHのX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ203にステージ207のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構208は、液滴吐出ヘッドHをクリーニングするものである。クリーニング機構208には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構208は、Y軸方向ガイド軸205に沿って移動する。クリーニング機構208の移動も制御装置CONTにより制御される。
ヒータ215は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液状体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ215の電源の投入及び遮断も制御装置CONTにより制御される。
The control device CONT supplies a droplet discharge control voltage to the droplet discharge head H. Further, a drive pulse signal for controlling movement of the droplet discharge head H in the X-axis direction is supplied to the X-axis direction drive
The
Here, the
液滴吐出装置IJは、液滴吐出ヘッドHと基板Pを支持するステージ207とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。したがって、液滴吐出ヘッドHの吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図6では、液滴吐出ヘッドHは、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッドHの角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッドHの角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
The droplet discharge device IJ discharges droplets onto the substrate P while relatively scanning the droplet discharge head H and the
図7は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図7において、液状体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液状体材料を収容する材料タンクを含む液体材料供給系23を介して液状体材料が供給される。ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、ノズル25から液状体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子22の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
FIG. 7 is a view for explaining the discharge principle of the liquid material by the piezo method.
In FIG. 7, a
そして、上記の液滴吐出装置IJによる液滴吐出法を用いて、導電層103bを形成する際には、図7に示すように、構造体102が形成された半導体素子100(基板P)と液滴吐出ヘッドHとを相対移動させながら、液体吐出ヘッドHから導電層形成材料を含む液状体材料を液滴32として吐出し、その液滴32を基板P上の所定位置に配置する。具体的には、導電層103bの形成方向(図7中、左右方向)に沿って、液滴吐出ヘッド1と基板Pとを相対移動させつつ、所定のピッチで液滴32を複数吐出することで、線状の導電層103bを形成する。
このとき、導電層103bを形成すべき領域の端部には、堰き止め部111、112が形成されているため、液状体材料が流動して能動面上でショートが生じたり、不要部分まで導電層が形成されてしまうことを防止できる。これは、導電層103bの幅方向についても同様である。
When the
At this time, since the damming
この後、基板P上に配置された液滴に含まれる分散媒あるいはコーティング剤を除去するために熱処理/光処理工程を実施する。すなわち、基板P上に配置された導電層形成用の液状体材料は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
例えば、有機物からなるコーティング剤を除去するためには、約300℃で焼成することが必要である。
Thereafter, a heat treatment / light treatment step is performed to remove the dispersion medium or coating agent contained in the droplets disposed on the substrate P. That is, in the liquid material for forming the conductive layer disposed on the substrate P, it is necessary to completely remove the dispersion medium in order to improve electrical contact between the fine particles. Further, when a coating agent such as an organic substance is coated on the surface of the conductive fine particles in order to improve dispersibility, it is also necessary to remove this coating agent. The heat treatment and / or light treatment is usually performed in the air, but may be performed in an inert gas atmosphere such as nitrogen, argon, or helium as necessary. The treatment temperature of the heat treatment and / or the light treatment depends on the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as the dispersibility and oxidation of the fine particles, the presence and amount of the coating agent, It is determined appropriately in consideration of the heat resistant temperature.
For example, in order to remove the coating agent made of organic matter, it is necessary to bake at about 300 ° C.
熱処理及び/又は光処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態例では100W以上1000W以下の範囲で十分である。
上記熱処理及び/又は光処理により、微粒子間の電気的接触が確保され、図4に示したように導電膜に変換され、構造体102の導通部106面上から傾斜面108を経て導電層103a面上に亘って導電層103bが形成される。
The heat treatment and / or light treatment may be performed using lamp annealing in addition to general heat treatment using a heating means such as a hot plate or an electric furnace. The light source used for lamp annealing is not particularly limited, but excimer laser such as infrared lamp, xenon lamp, YAG laser, argon laser, carbon dioxide laser, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. Can be used. These light sources generally have a power output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient.
By the heat treatment and / or light treatment, electrical contact between the fine particles is ensured and converted into a conductive film as shown in FIG. 4, and the
次に、上記の構成からなる半導体素子100および回路基板3の接合について説明する。
図8(a)、(b)は、半導体素子と配線基板との接合工程図である。
まず、図8(a)に示すように、配線基板9をステージ150上に載置するとともに、半導体素子100を搭載位置に配置し、かつ、半導体素子100の上部にツール151を配置する。ここで、ステージ150は数十〜百数十℃程度の範囲で温度を設定することができ、ツール151は数百℃に温度を設定することができる。
Next, the joining of the
FIGS. 8A and 8B are diagrams showing a bonding process between a semiconductor element and a wiring board.
First, as shown in FIG. 8A, the
図9は、半導体素子と配線基板との接合断面図である。
ステージ150、配線基板9、半導体素子100、及びツール151を図8(a)に示した配置として、ステージ150及びツール151の温度を設定した状態で、ツール151をステージ150の方向へ移動させて半導体素子100を加熱・加圧する。
すると、図9に示すように、半導体素子100のテーパ部107と配線基板9の端子傾斜面13aとが接触し、互いの傾斜面によりガイドされながら接近し、導電層103bと半導体用端子13とが当接する。
半導体素子100と配線パターン12とが当接すると、図8(b)に示したように、半導体素子100とベース基板11との間に、毛細管現象を利用して封止樹脂152を流し込み、凝固させる。
以上の工程によって、半導体素子100が配線基板9上に搭載される。なお、封止樹脂としてACP(Anisotropic Conductive Paste)やNCP(Non Conductive Paste)を用い、配線基板9にこれらを先に塗布しておき、半導体素子100を搭載してもよい。また、半導体素子100または配線基板9を振動させながら接合する超音波接合を用いてもよい。
なお、ここでは半導体素子100が上に、回路基板3が下に配置されて接合される例に適応して説明したが、逆に半導体素子100が下に、回路基板3が上に配置されて接合されることもできる。
FIG. 9 is a cross-sectional view of the junction between the semiconductor element and the wiring board.
The
Then, as shown in FIG. 9, the
When the
The
In this example, the
上記の構成によれば、配線基板9と半導体素子100との位置合わせが、配線基板9上に形成された半導体用端子13と構造体102の突起部105および導通部106との嵌め合わせによって行われている。そのため、半導体素子100と配線基板9との相対位置を容易に決めることができ、半導体素子100と配線基板9との配置位置精度を容易に確保することができる。
また、半導体用端子13と構造体102の突起部105および導通部106とを用いて、半導体素子100と配線基板9との相対移動距離を制限することができる。そのため、線膨張係数の異なる半導体素子100と配線基板9とを接続した後に、温度サイクルが加えられても、半導体素子100と配線基板9との接続部に働くせん断方向応力を制限することができる。その結果、半導体素子100と配線基板9との導通が断たれるのを防止することができ、液晶表示装置1の品質を向上することができる。
According to the above configuration, the alignment between the
In addition, the relative movement distance between the
また、構造体102のテーパ部107と半導体用端子13の端子傾斜面13aとが設けられていることにより、半導体素子100と配線基板9とを接合させるときに、テーパ部107と端子傾斜面13aとがガイドとなって半導体用端子13と構造体102の突起部105および導通部106とを嵌合させやすくすることができる。
さらに、テーパ部107と端子傾斜面13aとにより、ベース基板11が引き伸ばされ、導電層103bと半導体用端子13とのピッチを合わせることができる。そのため、ベース基板11の熱膨張のみでピッチ合わせをする場合と比べて、ステージ150からベース基板11に加える温度の上限を低くすることができる。
また、突起部105と導通部106との段差量寸法bが、半導体用端子13の高さ寸法aより小さいため、半導体用端子13の先端を導通部106に形成された導電層103bに確実に当接させることができ、より確実に導電性を確保することができる。
Further, since the tapered
Further, the
In addition, since the step size dimension b between the
ベース基板11が可撓性を有するため、半導体素子100と配線基板9との相対位置を決める時にベース基板11が半導体素子100に合わせるように変形することができる。そのため、半導体素子100と配線基板9との相対位置をより正確に決めることができる。
また、ベース基板11が半導体素子100の変形に追従することができるため、半導体素子100と配線基板9との間に働くせん断方向応力をより小さくすることができ、せん断方向に対する接合部の強度を向上させることができる。
Since the
In addition, since the
また、本実施の形態では、堰き止め部111、112により導電層形成用の液状体材料の流動を堰き止めているので、液状体材料が流動して能動面上でショートが生じたり、不要部分まで導電層が形成されてしまうことを防止できる。その結果、所定形状、長さの導電層を形成して導電層の形成精度を向上させることができるとともに、不要部分の除去処理工程を削減して生産性の向上にも寄与できる。また、本実施の形態では、堰き止め部112の高さを導通部106よりも低くすることで、配線基板9と半導体素子100との接合に支障を来すことも防止している。
Further, in this embodiment, since the flow of the liquid material for forming the conductive layer is blocked by the damming
図10は、本発明によるCOG式液晶表示装置の一例を示す分解斜視図である。
また、本発明は、上記COF実装以外にも表示体パネル(液晶パネル)上に直接ドライバIC等を実装するCOG(Chip On Glass)式の電気光学装置や、COB(Chip On Board)式の電気光学装置にも適用可能である。
電気光学装置としての液晶表示装置(電気光学装置)50は、図10に示すように、金属板から成る枠状のシールドケース68と、電気光学パネルとしての液晶パネル(電気光学パネル)52と、液晶駆動用LSI58と、液晶パネル52と液晶駆動用LSI(半導体装置)58の能動面に形成された構造体(図示せず)とをCOG実装方式によって互いに電気的に接続するための図示しないACF(Anisotropic Conductive Film :異方性導電膜)と、全体の強度を保つための保持部材172とを有している。
FIG. 10 is an exploded perspective view showing an example of a COG type liquid crystal display device according to the present invention.
In addition to the COF mounting, the present invention also includes a COG (Chip On Glass) type electro-optical device in which a driver IC or the like is directly mounted on a display panel (liquid crystal panel), and a COB (Chip On Board) type electric optical device. It can also be applied to an optical device.
As shown in FIG. 10, a liquid crystal display device (electro-optical device) 50 as an electro-optical device includes a frame-shaped
この液晶パネル52は、一方の面に第1透明電極層を設けた0.7mm厚のソーダガラスからなる第1基板53と、一方の面に第2の透明電極層を設けた0.7mm厚のソーダガラスからなる第2基板54とを、第1透明電極層と第2透明電極層とが相対向するように貼り合わせ、さらに、これらの基板間に液晶組成物を封入して構成される。そして、COG用ACFを用いて液晶駆動用LSI58を一方の基板54上に直接、電気的に接続する。こうしてCOG型の液晶パネル52が形成される。この液晶駆動用LSI58は、上記半導体装置の製造方法により製造される。
The
図11は、本発明による電気光学装置としての有機EL表示装置に設けられる有機ELパネルの断面図である。
また、電気光学装置としては、液晶表示装置以外にも有機EL表示装置を用いることも可能である。有機ELパネル(電気光学パネル)30は、図11に示すように、基板31上にマトリクス状にTFT(Thin Film Transistor)32を形成し、さらにその上に複数の積層体33を形成して概略構成されている。TFT32は、ソース電極、ゲート電極、及びドレイン電極が形成されており、ゲート電極及びソース電極は例えば図3に示した導電層103bのいずれかと電気的に接続される。上記積層体33は、陽極層34、正孔注入層35、発光層36、及び陰極層37を含んで構成される。上記陽極層34は、TFT32のドレイン電極と接続されており、TFT32がオン状態にあるときに電流が、TFT32のソース電極及びドレイン電極を介して陽極層34に供給される。
FIG. 11 is a cross-sectional view of an organic EL panel provided in an organic EL display device as an electro-optical device according to the present invention.
In addition to the liquid crystal display device, an organic EL display device can be used as the electro-optical device. As shown in FIG. 11, the organic EL panel (electro-optical panel) 30 is formed by forming TFTs (Thin Film Transistors) 32 in a matrix on a
以上の構成の有機ELパネル30において、陽極層34から正孔注入層35を介して発光層36に注入された正孔(ホール)と、陰極層37から発光層36に注入された電子とが発光層36内において再結合して生ずる光は、基板31側から射出される。
In the
以上、本発明の実施形態による半導体装置の製造方法及び回路基板並びに電気光学装置について説明したが、本実施形態の電気光学装置が搭載される電子機器について説明する。以上説明した電気光学装置としての液晶表示装置、CPU(中央処理装置)等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図12に示すノート型のパーソナルコンピュータ60が製造される。
Although the semiconductor device manufacturing method, the circuit board, and the electro-optical device according to the embodiment of the present invention have been described above, an electronic apparatus in which the electro-optical device of the present embodiment is mounted will be described. By incorporating electronic components such as a liquid crystal display device as an electro-optical device described above, a motherboard including a CPU (Central Processing Unit), a keyboard, and a hard disk into the housing, for example, a notebook
図12は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図13は、他の電子機器としての液晶表示装置(電気光学装置)を示す斜視図である。
図12において61は筐体であり、62は液晶表示装置(電気光学装置)であり、63はキーボードである。なお、図12においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機EL表示装置を備えていても良い。
図13に示した携帯電話機70は、アンテナ71、受話器72、送話器73、液晶表示装置74、及び操作釦部75等を備えて構成されている。また、図13に示した携帯電話機においても液晶表示装置74に代えて有機EL表示装置を備えた構成であってもよい。
FIG. 12 is an external view showing a notebook computer as an electronic apparatus according to an embodiment of the present invention. FIG. 13 is a perspective view showing a liquid crystal display device (electro-optical device) as another electronic apparatus.
In FIG. 12, 61 is a housing, 62 is a liquid crystal display device (electro-optical device), and 63 is a keyboard. Note that FIG. 12 shows a notebook computer provided with a liquid crystal display device, but an organic EL display device may be provided instead of the liquid crystal display device.
A
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。 In the above-described embodiment, a notebook computer and a mobile phone have been described as examples of electronic devices. However, the present invention is not limited to these, and a liquid crystal projector, a multimedia-compatible personal computer (PC), and an engineering workstation (EWS). It can be applied to electronic devices such as pagers, word processors, televisions, viewfinder type or monitor direct-view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, and devices equipped with touch panels. .
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記の実施の形態においては、半導体素子100側に凹部(導通部106)が形成され、配線基板9側に凸部(半導体用端子13)が形成される構成に適応して説明したが、この構成に限られることなく、半導体素子100側に凸部を形成し、配線基板9側に凹部を形成する構成など、その他各種の構成に適応することができるものである。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, recess is formed (conductive portion 106) in the
また、上記実施の形態では、導電層103bを液滴吐出方式で形成するものとして説明したが、これに限定されるものではなく、印刷法や材料噴霧法により形成してもよい。また、導電層103bに限らず、導電層103aについても液滴吐出方式や印刷法、材料噴霧法により形成してもよい。
In the above embodiment, the
1、50、62…液晶表示装置(電気光学装置)、 2、52…液晶パネル(電気光学パネル)、 3…回路基板、 9…配線基板(配線)、 11…ベース基板(基板)、 13…半導体用端子(凸部)、 13a…端子傾斜面(テーパ部)、 30…有機ELパネル(電気光学パネル)、 58…液晶駆動用LSI(半導体装置)、 100…半導体素子(半導体装置)、 101…Al電極(電極)、 102…構造体、 103a、103b…導電層、106…導通部(凹部)、107…テーパ部、 111、112…堰き止め部
DESCRIPTION OF
Claims (12)
該電極よりも突出し、樹脂により所定のパターンに形成される構造体と、
前記被実装対象の端子に接触し一方向に延びる第1の導電層と、
該第1の導電層及び前記電極に接触し前記一方向に延びる第2の導電層と、
を有する半導体装置であって、
前記構造体には、前記一方向に延びて形成された突起部と、該突起部の間に前記一方向に延び前記被実装対象の前記凸部に対応する凹部とが設けられ、
前記電極は、前記凹部下方に、前記構造体と鉛直方向に離間して設けられ、
前記第1の導電層は、流動性材料を用いて、前記一方向の一端側が前記凹部の底面に設けられるとともに、前記一方向の他端側が前記凹部から平面方向に離間した位置に設けられ、
前記第2の導電層は、前記一方向の一端側が、前記構造体の凹部の下方に、前記電極と接触して設けられるとともに、前記一方向の他端側が、前記構造体と平面方向に離間して前記第1の導電層と接触して設けられ、
前記第1の導電層の外側で、前記一方向の一端側及び前記一方向の他端側に、前記流動性材料を堰き止める堰き止め部を有することを特徴とする半導体装置。 An electrode electrically connected to a terminal provided on the convex portion to be mounted;
A structure that protrudes from the electrode and is formed into a predetermined pattern with a resin;
A first conductive layer extending in one direction in contact with the of the mounting object terminal,
A second conductive layer in contact with the first conductive layer and the electrode and extending in the one direction;
A semiconductor device comprising:
The structure is provided with a protrusion formed to extend in the one direction, and a recess corresponding to the protrusion to be mounted that extends in the one direction between the protrusions.
The electrode is provided below the recess and spaced apart from the structure in the vertical direction,
The first conductive layer is made of a flowable material, and one end side in the one direction is provided on the bottom surface of the recess, and the other end side in the one direction is provided at a position spaced apart from the recess in the plane direction.
The second conductive layer is provided so that one end side in the one direction is in contact with the electrode below the concave portion of the structure body, and the other end side in the one direction is spaced apart from the structure body in a planar direction. And provided in contact with the first conductive layer,
A semiconductor device comprising a blocking portion for blocking the flowable material on one end side in the one direction and the other end side in the one direction outside the first conductive layer .
前記一方向の他端側に設けられた前記堰き止め部は、前記第1の導電層の周囲を取り囲んで前記突起部に接続されることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The damming portion provided on the other end side in the one direction surrounds the periphery of the first conductive layer and is connected to the protruding portion .
前記一方向の他端側に設けられた前記堰き止め部は、前記凹部の底面よりも低く形成されることを特徴とする半導体装置 The semiconductor device according to claim 2 ,
The damming portion provided on the other end in the one direction is formed lower than the bottom surface of the recess.
前記堰き止め部は、前記樹脂により形成されることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 3,
The damming portion is formed of the resin.
前記第1の導電層は、前記流動性材料の液滴吐出、印刷、材料噴霧のいずれかで形成されることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 4,
The semiconductor device according to claim 1, wherein the first conductive layer is formed by one of droplet discharge, printing, and material spraying of the fluid material.
前記被実装対象との位置合わせが、前記被実装対象の凸部と、前記構造体の凹部との嵌め合わせにより行われたときに、前記第1の導電層と前記被実装対象の端子とが接触することによって、前記電極と前記被実装対象の端子とが電気的に接続されることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 5,
When the alignment with the mounting target is performed by fitting the convex portion of the mounting target with the concave portion of the structure, the first conductive layer and the terminal of the mounting target are The semiconductor device is characterized in that the electrode and the terminal to be mounted are electrically connected by contact.
前記構造体の凹部の側面部は、傾斜角を持つテーパ部とされていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 6,
The semiconductor device according to claim 1, wherein a side surface portion of the concave portion of the structure is a tapered portion having an inclination angle.
前記半導体基板が、請求項1から7のいずれかに記載の半導体装置であり、
前記基板と前記半導体装置との位置合わせが、前記基板上に形成された凸部と前記構造体の凹部との嵌め合わせによって行われたときに、前記凹部に形成された前記第1の導電層と、前記基板に形成された前記配線とが接触して接続されることを特徴とする回路基板。 A circuit board having a substrate, wiring formed in a predetermined pattern on the substrate, a convex portion formed on the substrate, and a semiconductor substrate electrically connected to the wiring;
The semiconductor substrate is a semiconductor device according to any one of claims 1 to 7 ,
The first conductive layer formed in the recess when the alignment between the substrate and the semiconductor device is performed by fitting the protrusion formed on the substrate and the recess of the structure. And a wiring formed on the substrate in contact with each other and connected.
前記基板が可撓性を有することを特徴とする回路基板。 The circuit board according to claim 8 ,
A circuit board, wherein the board has flexibility.
前記基板に形成された前記配線が、前記被実装対象の凸部を形成することを特徴とする回路基板。 The circuit board according to claim 8 or 9 ,
The circuit board, wherein the wiring formed on the substrate forms a projection to be mounted.
前記基板上に形成された凸部の側面部は、傾斜角を持つテーパ部とされていることを特徴とする回路基板。 The circuit board according to any one of claims 8 to 10 ,
The circuit board according to claim 1, wherein a side surface portion of the convex portion formed on the substrate is a tapered portion having an inclination angle.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003344801A JP4079066B2 (en) | 2003-10-02 | 2003-10-02 | Semiconductor device, circuit board, and electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003344801A JP4079066B2 (en) | 2003-10-02 | 2003-10-02 | Semiconductor device, circuit board, and electro-optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116560A JP2005116560A (en) | 2005-04-28 |
JP4079066B2 true JP4079066B2 (en) | 2008-04-23 |
Family
ID=34538314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003344801A Expired - Fee Related JP4079066B2 (en) | 2003-10-02 | 2003-10-02 | Semiconductor device, circuit board, and electro-optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4079066B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6623870B2 (en) * | 2016-03-17 | 2019-12-25 | 富士通株式会社 | Multilayer wiring board and method of manufacturing multilayer wiring board |
-
2003
- 2003-10-02 JP JP2003344801A patent/JP4079066B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005116560A (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3788467B2 (en) | Pattern forming method, device and device manufacturing method, electro-optical device, electronic apparatus, and active matrix substrate manufacturing method | |
JP4677937B2 (en) | Film pattern forming method, device, electro-optical device, electronic apparatus, and active matrix substrate manufacturing method | |
KR100726271B1 (en) | Pattern forming structure, pattern forming method, device, electro-optical device, and electronic apparatus | |
JP3922280B2 (en) | Wiring pattern forming method and device manufacturing method | |
US7691562B2 (en) | Method for forming film pattern, and method for manufacturing device, electro-optical device, electronic apparatus and active matrix substrate | |
US7517735B2 (en) | Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus | |
JP4200981B2 (en) | Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus | |
KR100715298B1 (en) | Bank structure, method of forming bank structure, device, electro-optical device and electronic apparatus | |
JP2007027589A (en) | Method of forming film pattern, device, electrooptical apparatus, and electronic equipment | |
JP4517583B2 (en) | Line pattern forming method and device manufacturing method | |
JP4079066B2 (en) | Semiconductor device, circuit board, and electro-optical device | |
JP4042798B2 (en) | Wiring pattern forming method and device manufacturing method | |
JP4670596B2 (en) | Film pattern forming method, device, electro-optical device, and electronic apparatus | |
JP4075929B2 (en) | Pattern formation method | |
JP4572814B2 (en) | Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus | |
JP2006065020A (en) | Method for manufacturing active matrix substrate, active matrix substrate, electro-optical device and electronic equipment | |
JP2006019630A (en) | Wiring forming method | |
JP2004311530A (en) | Pattern forming method, device and its manufacturing method, method of manufacturing liquid crystal display device, method of manufacturing plasma display panel, method of manufacturing organic el device, method of manufacturing field emission display, electro-optical device, and electronic apparatus | |
JP2006269884A (en) | Formation method of film pattern, manufacturing method of device, electro-optic device, and electronic apparatus | |
JP2004305989A (en) | Method for forming film pattern, device and device manufacturing method, electro-optical apparatus and electronic equipment | |
JP2006319016A (en) | Method for forming film pattern, film pattern, device, electrooptical device, and electronic apparatus | |
JP2006065019A (en) | Method for manufacturing active matrix substrate, active matrix substrate, electro-optical device and electronic equipment | |
JP2007027588A (en) | Method of forming film pattern, device, electrooptical apparatus, and electronic equipment | |
JP2007288203A (en) | Thin-film transistor | |
JP2006043623A (en) | Method for forming pattern, method for manufacturing device, device, method for manufacturing active matrix substrate, electro-optical device and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051125 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110215 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20130215 |
|
LAPS | Cancellation because of no payment of annual fees |